CN109411571B - 发光二极管 - Google Patents
发光二极管 Download PDFInfo
- Publication number
- CN109411571B CN109411571B CN201711172865.6A CN201711172865A CN109411571B CN 109411571 B CN109411571 B CN 109411571B CN 201711172865 A CN201711172865 A CN 201711172865A CN 109411571 B CN109411571 B CN 109411571B
- Authority
- CN
- China
- Prior art keywords
- forming
- recessed fin
- fin structure
- doped
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 claims abstract description 69
- 238000005253 cladding Methods 0.000 claims abstract description 48
- 239000000463 material Substances 0.000 claims abstract description 39
- 239000000758 substrate Substances 0.000 claims abstract description 38
- 239000011162 core material Substances 0.000 claims description 70
- 238000002955 isolation Methods 0.000 claims description 22
- 238000000151 deposition Methods 0.000 claims description 12
- 238000005530 etching Methods 0.000 claims description 8
- 239000007769 metal material Substances 0.000 claims description 5
- 239000011248 coating agent Substances 0.000 claims description 2
- 238000000576 coating method Methods 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 abstract description 19
- 239000004065 semiconductor Substances 0.000 abstract description 5
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 46
- 229910002601 GaN Inorganic materials 0.000 description 44
- 229910052751 metal Inorganic materials 0.000 description 10
- 239000002184 metal Substances 0.000 description 10
- 238000005229 chemical vapour deposition Methods 0.000 description 8
- 239000002019 doping agent Substances 0.000 description 6
- 239000003086 colorant Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 238000005137 deposition process Methods 0.000 description 4
- 125000006850 spacer group Chemical group 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 3
- 229910052681 coesite Inorganic materials 0.000 description 3
- 229910052906 cristobalite Inorganic materials 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 239000010408 film Substances 0.000 description 3
- 229910052738 indium Inorganic materials 0.000 description 3
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 229910052682 stishovite Inorganic materials 0.000 description 3
- 229910052905 tridymite Inorganic materials 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000007795 chemical reaction product Substances 0.000 description 2
- 238000005538 encapsulation Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000011065 in-situ storage Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 229910003465 moissanite Inorganic materials 0.000 description 2
- 239000002055 nanoplate Substances 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 239000000047 product Substances 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910005540 GaP Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- -1 InN Chemical compound 0.000 description 1
- 229910000673 Indium arsenide Inorganic materials 0.000 description 1
- 229910010092 LiAlO2 Inorganic materials 0.000 description 1
- 229910003811 SiGeC Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000003190 augmentative effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000009643 growth defect Effects 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000013067 intermediate product Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002086 nanomaterial Substances 0.000 description 1
- 239000002073 nanorod Substances 0.000 description 1
- 239000002135 nanosheet Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
- H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
- H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/0004—Devices characterised by their operation
- H01L33/002—Devices characterised by their operation having heterojunctions or graded gap
- H01L33/0025—Devices characterised by their operation having heterojunctions or graded gap comprising only AIIIBV compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
- H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
- H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
- H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
- H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0016—Processes relating to electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0025—Processes relating to coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
- H01L33/18—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous within the light emitting region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/40—Materials therefor
- H01L33/405—Reflective materials
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Led Devices (AREA)
Abstract
本公开一般涉及半导体结构,更具体地,涉及发光二极管以及制造方法。方法包括:在衬底材料上形成具有掺杂芯区域的鳍结构;通过包覆鳍结构的第一鳍结构的掺杂芯区域而保护鳍结构的第二鳍结构和第三鳍结构的掺杂芯区域形成第一颜色发射区域;通过包覆第二鳍结构的掺杂芯区域而保护第一鳍结构和第三鳍结构的掺杂芯区域形成第二颜色发射区域;以及通过包覆第三鳍结构的掺杂芯区域而保护第一鳍结构和第二鳍结构的掺杂芯区域形成第三颜色发射区域。
Description
技术领域
本公开一般涉及半导体结构,更具体地,涉及发光二极管和制造方法。
背景技术
发光二极管(LED)用在许多不同类型的设备的显示器中。LED显示器可以通过由不同材料构成的鳍FET结构制成,包括硅上氮化镓(GaN-on-Si)或蓝宝石。
LED的制造是一个挑战。例如,GaN具有与Si的晶格失配和热失配,这可导致结构中的应力,例如Si晶片的翘曲和开裂。此外,随着铟(In)浓度的增加,GaN和Si之间的晶格失配也增加。此外,GaN中的In的固体溶解度非常低,这导致GaN中大量的生长缺陷。
发明内容
在本公开的一个方面中,一种方法包括:在衬底材料上形成具有掺杂芯区域的鳍结构;通过包覆鳍结构的第一鳍结构的掺杂芯区域而保护鳍结构的第二鳍结构和第三鳍结构的掺杂芯区域形成第一颜色发射区域;通过包覆第二鳍结构的掺杂芯区域而保护第一鳍结构和第三鳍结构的掺杂芯区域形成第二颜色发射区域;以及通过包覆第三鳍结构的掺杂芯区域而保护第二鳍结构和第一鳍结构形成第三颜色发射区域。
在本公开的一个方面中,一种方法包括:形成衬底材料的鳍结构;使鳍结构凹陷以形成凹陷的鳍结构;通过将芯材料沉积在凹陷的鳍结构上而在凹陷的鳍结构上形成掺杂芯区域;在尚未包覆的芯区域之上形成硬掩模,而留下至少一个暴露的芯区域以进行包覆;在至少一个暴露的芯区域上形成交替包覆层;去除硬掩模;在交替包覆层和至少一个尚未包覆的附加的芯区域之上形成另外的硬掩模,而留下至少另一个暴露的芯区域以进行包覆;以及在至少另一个暴露的芯区域上形成交替包覆层。
在本公开的一个方面中,一种方法包括:形成衬底材料的掺杂鳍结构;通过包覆掺杂鳍结构的第一掺杂鳍结构而保护剩余的掺杂鳍结构形成第一颜色发射区域;通过包覆掺杂鳍结构的第二掺杂鳍结构而保护第一掺杂鳍结构和剩余的掺杂鳍结构形成第二颜色发射区域;以及通过包覆掺杂鳍结构的第三掺杂鳍结构而保护第一掺杂鳍结构、第二掺杂鳍结构和剩余的掺杂鳍结构形成第三颜色发射区域。
附图说明
在下面的详细描述中通过本公开的示例性实施例的非限制性示例参考所述多个附图来描述本公开。
图1示出了根据本公开的方面除了其它特征之外的进入鳍结构以及相应的制造工艺。
图2A示出了根据本公开的方面的除了其它特征之外的凹陷鳍结构以及相应的制造工艺。
图2B示出了根据本公开的方面的除了其它特征之外的[111]平面中的蚀刻的鳍结构以及相应的制造工艺。
图3示出了根据本公开的方面的除了其它特征之外的多量子阱(MQW)区域以及相应的制造工艺。
图4A示出了根据本公开的方面的除了其它特征之外的鳍结构的选择性包覆以及相应的制造工艺。
图4B示出了根据本公开的方面的除了其它特征之外的另一鳍结构的选择性包覆以及相应的制造工艺。
图4C示出了根据本公开的方面的除了其它特征之外的另一鳍结构的选择性包覆以及相应的制造工艺。
图5示出了根据本公开的方面的除了其它特征之外的包覆的鳍结构以及相应的制造工艺。
图6示出了根据本公开的方面的除了其它特征之外的到衬底的接触以及相应的制造工艺。
图7示出了根据本公开的方面的除了其它特征之外的到包覆的鳍结构的接触以及相应的制造工艺。
图8示出了根据本公开的方面的除了其它特征之外的反射镜以及相应的制造工艺。
具体实施方式
本公开一般涉及半导体结构,更具体地,涉及发光二极管(LED)以及制造方法。LED可以包括在显示器中使用的鳍FET。这些显示器可用于可穿戴设备,例如用于虚拟现实(VR)/增强现实(AR)的头戴式显示器以及其它示例。在实施例中,鳍FET结构被布置成发射多种颜色。该布置可以包括在多量子阱区域的层中的不同百分比的铟(In)。具体地,In的百分比变化以实现不同颜色LED的不同带隙。更具体地,In的不同百分比导致发射不同波长的光(即,不同颜色)的不同量子阱带隙。
在实施例中,在此所述的结构和方法允许鳍FET结构在GaN芯区域中具有最少缺陷量。此外,在此描述的结构和方法的另外的优点包括:(i)形成GaN纳米棒和纳米片,其产生零位错、在其上生长LED有源区域非极性刻面(facet);(ii)在常规取向衬底上产生非极性面,以便获得非极性取向的优点,而不需要昂贵的衬底成本;(iii)降低与高电流运行相关联的效率下降的3D有源区域;(iv)在Si或其它低成本衬底上生长的纳米结构,以进一步降低制造成本;以及(v)在纳米片上的垂直多量子阱(MQW)的红-绿-蓝(RGB)生长。
本公开的结构可以使用多种不同的工具以多种方式制造。通常,方法和工具用于形成尺寸在微米和纳米级的结构。已经从集成电路(IC)技术中采用了用于制造本公开的结构的方法,即技术。例如,这些结构构建在晶片上,并且通过在晶片顶部上通过光刻工艺图案化的材料的膜来实现。具体地,结构的制造使用三个基本构建块:(i)在衬底上沉积材料的薄膜,(ii)通过光刻成像在膜的顶部上施加图案化掩模,以及(iii)将膜选择性地蚀刻到掩模。
图1示出了根据本公开的方面的结构和相应的制造工艺。具体地,图1示出了鳍FET结构10,其包括作为用于发光二极管(LED)的纳米片开始的衬底100。在实施例中,衬底100可以是任何合适的半导体材料,例如,体Si、SiGe、SiGeC、SiC、6H-SiC、GaAs、GaN、GaP、InAs、InN、InP、AlN、AlAs、LiAlO2、蓝宝石和III/V或II/VI化合物半导体。衬底100可以通过注入工艺或原位掺杂技术(诸如通过n型掺杂)被重掺杂。
鳍结构105由衬底100形成,其可以单独地掺杂或已经从衬底100掺杂。鳍结构105可以通过使用常规图案化工艺蚀刻衬底100来形成,例如,常规侧壁图像转移(SIT)工艺或CMOS光刻和蚀刻工艺,这取决于鳍结构105的最终宽度。例如,除了其它示例之外,鳍结构105可以具有在约100nm至200nm的范围内的尺寸,更优选在约10nm至50nm。
在SIT技术中,作为示例,使用常规沉积工艺(例如,CVD)在衬底100上形成芯轴(mandrel)。芯轴材料与衬底100不同,例如SiO2。抗蚀剂形成在芯轴材料上,并暴露于光以形成图案(开口)。RIE通过开口被施行以形成芯轴。间隔物形成在芯轴的侧壁上,其优选地是与芯轴不同的材料,并且使用本领域技术人员已知的常规沉积工艺而形成。间隔物可以具有例如与鳍结构105的尺寸匹配的宽度。使用对芯轴材料有选择性的常规蚀刻工艺去除或剥离芯轴。然后在间隔物的间隔内执行蚀刻以形成亚光刻特征。然后可以剥离侧壁间隔物。
隔离区域110形成在鳍结构105之间。在实施例中,隔离区域110可以是沉积在鳍结构105之间的氧化物材料(诸如SiO2)。在实施例中,隔离区域110包括与稍后形成的绝缘层不同的材料,稍后形成的绝缘层将覆盖隔离区域110的部分。隔离区域110可以使用常规沉积工艺(例如,化学气相沉积(CVD)工艺)沉积到鳍结构105的高度。在替代实施例中,隔离区域110的材料可以沉积到鳍结构105上方的高度,接着是抛光工艺(例如,化学机械抛光(CMP))到鳍结构105的高度。
图2A和2B示出了根据本公开的方面的附加结构。在图2A中,鳍结构105是凹陷的,即衬底100被蚀刻,如参考标记105'所示,以在隔离区域110之间形成凹陷的鳍结构105'和凹陷115。图2B示出了在(111)平面中的衬底100,例如凹陷的鳍结构105',以在隔离区域110之间形成凹陷115'。在图2A和2B中,凹陷的鳍结构105'没有被完全去除,在衬底100的上方留下凹陷的鳍结构105'的部分用于随后的工艺。可以使用常规的选择性蚀刻工艺(例如,RIE工艺)形成凹陷115、115'。
图3示出了在暴露的凹陷鳍结构105'之上的凹陷115、115'内生长的替换鳍结构135,即多量子阱(MQW)区域的部分。具体地,替换鳍结构135包括缓冲层120和形成在缓冲层120之上的芯区域125。因此,缓冲层120可以形成在每个替换鳍结构135的芯区域125和衬底材料100之间,衬底被蚀刻以形成凹陷的鳍结构105'。在实施例中,缓冲层120可以是例如AlN,其也可以用作用于衬底100的材料。缓冲层120可以通过常规沉积方法(例如,CVD工艺)沉积到约10至100纳米的厚度;尽管在此也考虑了其它尺寸。在另外的实施例中,缓冲层120的厚度可以是在衬底100的厚度的约1/5至1/10的范围内,例如其可以具有约300nm的厚度。
在缓冲层120的沉积之后,芯区域125选择性地在其上生长,通过在凹陷的鳍结构上沉积芯材料。芯区域125的芯材料可以是用于发光二极管的氮化镓(GaN)。如本领域技术人员应当理解的,GaN具有3.4eV的宽带隙,这为其在光电子、大功率和高频器件中的应用提供了特殊的性能。
如图3进一步所示,芯区域125可以生长到隔离区域110的高度,即与隔离区域110是平面的。此外,如果芯区域125被过生长,即高于隔离区域110,则芯区域125可以通过CMP工艺被抛光回到隔离区域110的表面。在实施例中,缓冲层120和芯区域125的沉积可以发生在(111)面上以形成替换鳍。
更具体地,衬底100的Si将具有用于GaN生长(即芯区域125)的(111)或(110)面。这是因为Si(100)面具有比(111)面或(110)面更多的缺陷。在实施例中,缓冲层120和芯区域125以及随后沉积的包覆层可以用于形成量子阱区域。如本领域技术人员应当理解的,量子阱是仅具有离散能量值的势阱。用于证明量子阱的经典模型是将原始在三维中自由移动的粒子限制到二维,通过强迫它们占据平面区域。
图3进一步示出了在形成包覆层之前,替换鳍结构135(即,芯区域125)的掺杂或离子注入,以形成掺杂的芯区域。在实施例中,掺杂可以是使用各种方法的采用n型掺杂的芯区域125的重掺杂。例如,在芯区域125的生长期间,掺杂可以是例如GaN材料(即芯区125)的离子注入或原位掺杂。在实施例中,掺杂可以以大约15meV的能级用n型掺杂剂来执行,掺杂剂电阻率为约0.002Ωcm。更具体地,掺杂芯区域是n型GaN材料。作为另一个实例,Mg可用于n型掺杂剂,使用160meV的能级,掺杂剂电阻率为约0.2至2Ωcm。作为另一个替代,Zn可以用作n型掺杂,以大约340meV的能级,掺杂剂电阻率为约0.2至2Ωcm。
图4A示出了在替换鳍结构135之间的隔离区域110被凹陷到其中在芯区域125中出现最小缺陷的深度。在实施例中,隔离区域110通过常规RIE工艺采用选择性化学被凹陷到芯区域125的表面之下。换句话说,凹陷的隔离区域110将覆盖在缓冲层120之上的GaN材料(例如芯区域125)中的缺陷。
图4A还示出了在芯区域125上的包覆层的沉积。硬掩模142施加在选择的替换鳍结构135之上以保护替换鳍结构135”、135”'不被包覆层140包覆。硬掩模142可以是保护替换鳍结构135”、135”'不被包覆的任何合适的硬掩模材料。开口143形成在硬掩模142中,以暴露用于包覆的替换鳍结构135',并且更具体地,暴露用于被包覆层140包覆的替换鳍结构135'的芯区域125。通过包覆芯区域125,形成了量子阱区域144,即第一颜色发射区域,而其它替换鳍结构135”、135”'保持被保护,即替换鳍结构135”、135”'的芯区域125保持被保护。在该表达中,作为示例,量子阱区域144可以是蓝色区域。在形成量子阱区域144之后,硬掩模142可以通过氧灰化或其它常规剥离剂来去除。
在图4A中,多个包覆层140用于形成多量子阱区域144。在实施例中,量子阱区域144由n型掺杂的芯区域125(后掺杂工艺)构成,具有由在此所述的InGaN和GaN材料的交替层构成的包覆层140。例如,包覆层140可以包括InGaN/GaN/InGaN/GaN材料的交替层,即交替的InGaN和GaN材料。更具体地,InGaN层140'沉积在芯区域125上,GaN层140”沉积在InGaN层140'上,随后是另一InGaN层140'。GaN层140”'沉积在InGaN层140'上。GaN层140”可以是n型GaN;而GaN层140”'(即,最上层的包覆层)可以是p型(p+)GaN层,并且可以形成在其它包覆层140(即,InGaN层140'和GaN层140”)之上。在随后的步骤中,GaN层140”可用于形成低电阻接触。在实施例中,包覆层140的InGaN/GaN/InGaN/GaN的交替层可以通过常规CVD工艺来沉积。
在实施例中,InGaN层140'形成量子阱,其可以被掺杂或可以不被掺杂。更具体地,替换鳍结构135'的n型掺杂芯区域125用作量子阱(InGaN层)140'的缓冲区域,而p型GaN层140”'用作量子阱140'的帽盖区域。在另外的实施例中,这可以被反转,n型掺杂芯区域125作为帽盖区域以及p型GaN层140”'作为缓冲区域。在实施例中,包覆层140(即,层InGaN/GaN/InGaN/GaN)可以各自具有约小于10nm的厚度,优选在约3nm至10nm的范围内。
图4B示出了另一替换鳍结构135”的选择性包覆,而量子阱区域144和剩余的替换鳍结构135”'及其各自的芯区域125由另一个硬掩模142'保护。开口143形成在硬掩模142'中以暴露用于包覆的替换鳍结构135”,并且更具体地,暴露用于包覆的替换鳍结构135”的芯区域125。通过沉积包覆层140,即InGaN层140'、GaN层140”和GaN层140”',从而包覆替换鳍结构135”的芯区域125,第二量子阱区域144'被形成。第二量子阱区域144'是第二颜色发射区域,并且可以发射与从第一颜色发射区域(即,第一量子阱区域144)发射的颜色不同的颜色。不同的包覆层140(即InGaN层140'、GaN层140”和GaN层140”')可以以在此已经描述的方式(例如CVD工艺)来沉积。
图4C示出了另一替换鳍结构135”'的选择性包覆,而量子阱区域144、144'及其各自的芯区域125由另一个硬掩模142”保护。开口143形成在硬掩模142”中以暴露用于包覆的替换鳍结构135”',并且更具体地,暴露用于包覆的替换鳍结构135”'的芯区域125。通过沉积包覆层140,即InGaN层140'、GaN层140”和GaN层140”',从而包覆替换鳍结构135”'的芯区域125,第三量子阱区域144”被形成。不同的包覆层140,即InGaN层140'、GaN层140”和GaN层140”'可以以在此已经描述的方式(例如CVD工艺)来沉积。
第三量子阱区域144”是第三颜色发射区域,并且可以发射与由第一和第二颜色发射区域(即第一量子阱区域144和第二量子阱区域144')发射的颜色不同的颜色。在该表达中,量子阱区域144'、144”可以分别是绿色区域和红色区域;而量子阱区域144是蓝色区域。在实施例中,不同颜色发射区域,即量子阱区域144、144'、144”具有用于不同颜色的不同带隙。
具体地,不同颜色通过改变阱层中的铟(In)的百分比来实现,即量子阱区域144、144'、144”的包覆层140的InGaN层140'。更具体地,量子阱区域144、144'、144”的InGaN层140'中的In的百分比被改变以实现用于不同颜色LED的不同带隙。例如,x限定InxGa1-xN阱层(即,InGaN层140')中的In的百分比(原子百分比)。用于量子阱区域144、144'、144”中的InxGa1-xN层的In的百分比可以如下:1)蓝色,x=15至20%;2)绿色,x=25至30%;以及3)红色,x=35至40%。
只要不同带隙具有足够的分离,In的其它百分比可以是有用的。例如,In的不同百分比导致发射不同波长的光(即不同颜色)的不同量子阱带隙。本领域技术人员应当理解,量子阱区域144、144'、144”可以不同地布置,例如分别地,蓝色区域、绿色区域和红色区域。
图5示出了根据本公开的方面的被绝缘层147覆盖的量子阱区域144、144'、144”。绝缘层147可以共形地沉积在GaN层140”'上,即最上层的p型GaN层。在实施例中,作为示例,绝缘层147是诸如SiN或SiO2的绝缘材料。优选地,绝缘层147是与隔离区域110的材料不同的材料,例如SiO2,以使得可以在没有附加掩蔽步骤的情况下执行随后的蚀刻工艺,例如选择性去除隔离区域110。通过绝缘量子阱区域144、144'、144”,绝缘层147绝缘第一颜色发射区域、第二颜色发射区域和第三颜色发射区域。
图6示出了形成为与衬底100接触的金属层145。在实施例中,为了沉积金属层145,通过RIE工艺在隔离区域110和绝缘层147中形成沟槽或开口108。沟槽108将暴露衬底100的部分以用于随后的接触形成。金属层145沉积在沟槽108中并且在不同的替换鳍结构135'、135”、135”'之间的绝缘层147之间,例如在多量子阱区域144、144'、144”之间。金属层145可以是铝(Al),其用作到衬底100的欧姆接触。此外,金属层145可以是反射金属材料。金属层145可以通过CVD工艺、然后的抛光CMP被沉积到与量子阱区域144、144'、144”的顶表面上的绝缘层147是平面的。
图7示出了形成到p型GaN层140”'的接触。在实施例中,接触150优选为与p型GaN层140”'接触的p型接触并且形成到p型GaN层140”'的p结。作为示例,接触150可以是例如钯(Pd)、镍(Ni)或金(Au)。在实施例中,接触150可以通过常规光刻、蚀刻和沉积工艺形成。例如,形成在绝缘层147之上的抗蚀剂暴露于能量(光)以形成开口。通过开口执行蚀刻工艺(例如RIE),以在绝缘层147中形成过孔,并暴露GaN层140”'。如果需要,用于形成接触150的金属层然后沉积在过孔内,随后是CMP工艺。例如,金属接触150可以是铜或铝。
在图8中,通过蚀刻金属层145形成反射镜155。具体地,反射镜155由金属层145的金属材料构成,其也接触到衬底材料100。这提供了一体的反射/反射涂层,并且还用作阴极的接触。反射镜155形成在不同的替换鳍结构135'、135”、135”'的绝缘层147之间,例如在多量子阱区域144、144'、144”之间。此外,反射镜155接触下面的衬底100。如图8所示,反射镜155形成在相邻的包覆芯区域(即,量子阱144、144'、144”)之间,作为到衬底材料100的接触。
如上所述的方法用于集成电路芯片的制造。所得到的集成电路芯片可以由制造商以原始晶片形式(也就是说,作为具有多个未封装芯片的单个晶片)作为裸芯片或以封装形式分发。在后一种情况下,芯片安装在单个芯片封装(诸如塑料载体,具有固定到母板或其它更高级别载体的引线)或多芯片封装(诸如具有单面或双面表面互连或掩埋互连的陶瓷载体)中。在任何情况下,芯片然后与其它芯片、分立电路元件和/或其它信号处理设备集成,作为(a)中间产品(诸如母板)或(b)最终产品的一部分。最终产品可以是包括集成电路芯片的任何产品,从玩具和其它低端应用到具有显示器、键盘或其它输入设备以及中央处理器的高级计算机产品。
为了说明的目的,已经呈现了本公开的各种实施例的描述,但并不旨在穷举或限于所公开的实施例。在不脱离所描述的实施例的范围和精神的情况下,许多修改和变化对于本领域普通技术人员将是显而易见的。选择在此所使用的术语是为了最好地解释实施例的原理、对市场中发现的技术的实际应用或技术改进,或使得本领域普通技术人员能够理解在此所公开的实施例。
Claims (20)
1.一种方法,包括:
在衬底材料上形成具有掺杂芯区域的凹陷鳍结构;
通过包覆所述凹陷鳍结构的第一凹陷鳍结构的所述掺杂芯区域而保护所述凹陷鳍结构的第二凹陷鳍结构和第三凹陷鳍结构的所述掺杂芯区域形成第一颜色发射区域;
通过包覆所述第二凹陷鳍结构的所述掺杂芯区域而保护所述第一凹陷鳍结构和所述第三凹陷鳍结构的所述掺杂芯区域形成第二颜色发射区域;以及
通过包覆所述第三凹陷鳍结构的所述掺杂芯区域而保护所述第一凹陷鳍结构和所述第二凹陷鳍结构的所述掺杂芯区域形成第三颜色发射区域。
2.根据权利要求1所述的方法,其中,包覆所述第一凹陷鳍结构、所述第二凹陷鳍结构和所述第三凹陷鳍结构形成量子阱。
3.根据权利要求2所述的方法,其中,所述第一凹陷鳍结构、所述第二凹陷鳍结构和所述第三凹陷鳍结构中的每一个的包覆包括沉积交替的InGaN材料和GaN材料的层而用硬掩模保护未被包覆的所述凹陷鳍结构。
4.根据权利要求3所述的方法,还包括在包覆层之上形成p型GaN层以及在所述p型GaN层之上形成绝缘层。
5.根据权利要求4所述的方法,还包括形成与所述p型GaN层接触的p型接触。
6.根据权利要求5所述的方法,还包括形成在每个凹陷鳍结构的所述掺杂芯区域和被蚀刻以形成所述凹陷鳍结构的所述衬底材料之间形成的缓冲层。
7.根据权利要求6所述的方法,其中,所述缓冲层是AlN。
8.根据权利要求1所述的方法,还包括在包覆所述第一凹陷鳍结构、所述第二凹陷鳍结构和所述第三凹陷鳍结构之前掺杂所述凹陷鳍结构。
9.根据权利要求1所述的方法,还包括在包覆所述第一凹陷鳍结构、所述第二凹陷鳍结构和所述第三凹陷鳍结构之后形成绝缘层,所述绝缘层使所述第一颜色发射区域、所述第二颜色发射区域和所述第三颜色发射区域绝缘。
10.根据权利要求9所述的方法,还包括在所述凹陷鳍结构的每个之间形成隔离区域,所述隔离区域包括与所述绝缘层不同的材料。
11.根据权利要求1所述的方法,还包括在相邻的所述凹陷鳍结构之间形成反射镜。
12.根据权利要求11所述的方法,其中,所述反射镜包括也接触到所述衬底材料的金属材料。
13.一种方法,包括:
形成衬底材料的鳍结构;
使所述鳍结构凹陷以形成凹陷鳍结构;
通过在所述凹陷鳍结构上沉积芯材料而在所述凹陷鳍结构上形成掺杂芯区域;
在尚未被包覆的芯区域之上形成硬掩模,而留下至少一个暴露的芯区域以进行包覆;
在所述至少一个暴露的芯区域之上形成交替包覆层;
去除所述硬掩模;
在所述交替包覆层和尚未被包覆的至少一个附加的芯区域之上形成另外的硬掩模,而留下至少另一个暴露的芯区域以进行包覆;以及
在所述至少另一个暴露的芯区域上形成交替包覆层。
14.根据权利要求13所述的方法,其中,所述交替包覆层形成量子阱。
15.根据权利要求13所述的方法,还包括:
在所述芯区域之间形成隔离区域;以及
通过暴露所述衬底材料的所述隔离区域蚀刻沟槽。
16.根据权利要求15所述的方法,还包括:
在所述沟槽内和在暴露的所述衬底材料上沉积金属材料;以及
在相邻的包覆芯区域之间从所述金属材料形成反射镜,作为到所述衬底材料的接触。
17.根据权利要求13所述的方法,还包括在所述掺杂芯区域之下形成缓冲层。
18.根据权利要求17所述的方法,其中,所述包覆包括交替的InGaN和GaN材料,其中最上层为p型GaN层。
19.根据权利要求18所述的方法,还包括:
在所述p型GaN层之上形成绝缘层;
蚀刻所述绝缘层以暴露所述p型GaN层的表面;以及
在所述p型GaN层的暴露表面上形成接触。
20.一种方法,包括:
形成衬底材料的掺杂凹陷鳍结构上的掺杂芯区域;
通过包覆所述掺杂凹陷鳍结构的第一掺杂凹陷鳍结构而保护剩余的掺杂凹陷鳍结构形成第一颜色发射区域;
通过包覆所述掺杂凹陷鳍结构的第二掺杂凹陷鳍结构而保护所述第一掺杂凹陷鳍结构和剩余的掺杂凹陷鳍结构形成第二颜色发射区域;以及
通过包覆所述掺杂凹陷鳍结构的第三掺杂凹陷鳍结构而保护所述第一掺杂凹陷鳍结构、所述第二掺杂凹陷鳍结构和所述剩余的掺杂凹陷鳍结构形成第三颜色发射区域。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US15/680977 | 2017-08-18 | ||
US15/680,977 US10263151B2 (en) | 2017-08-18 | 2017-08-18 | Light emitting diodes |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109411571A CN109411571A (zh) | 2019-03-01 |
CN109411571B true CN109411571B (zh) | 2021-07-09 |
Family
ID=65361167
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201711172865.6A Active CN109411571B (zh) | 2017-08-18 | 2017-11-22 | 发光二极管 |
Country Status (3)
Country | Link |
---|---|
US (1) | US10263151B2 (zh) |
CN (1) | CN109411571B (zh) |
TW (1) | TWI677013B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10763118B2 (en) * | 2018-07-11 | 2020-09-01 | International Business Machines Corporation | Cyclic selective deposition for tight pitch patterning |
WO2022240406A1 (en) * | 2021-05-12 | 2022-11-17 | Xuejun Xie | Color tunable nano led with polarized light emission |
CN113437189B (zh) * | 2021-05-30 | 2022-12-23 | 福州大学 | 一种可寻址纳米led发光显示阵列结构及其制备方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103426373A (zh) * | 2012-05-14 | 2013-12-04 | 果尚志 | 发光二极管显示器与其制造方法 |
CN105009309A (zh) * | 2013-01-29 | 2015-10-28 | 三星电子株式会社 | 制造纳米结构半导体发光器件的方法 |
WO2017111827A1 (en) * | 2015-12-26 | 2017-06-29 | Intel Corporation | Nanowire led pixel |
Family Cites Families (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5813753A (en) | 1997-05-27 | 1998-09-29 | Philips Electronics North America Corporation | UV/blue led-phosphor device with efficient conversion of UV/blues light to visible light |
US7667238B2 (en) | 2003-04-15 | 2010-02-23 | Luminus Devices, Inc. | Light emitting devices for liquid crystal displays |
US7646033B2 (en) | 2005-01-11 | 2010-01-12 | Semileds Corporation | Systems and methods for producing white-light light emitting diodes |
US8183587B2 (en) * | 2006-12-22 | 2012-05-22 | Qunano Ab | LED with upstanding nanowire structure and method of producing such |
US20100155749A1 (en) * | 2007-03-19 | 2010-06-24 | Nanosys, Inc. | Light-emitting diode (led) devices comprising nanocrystals |
KR101526567B1 (ko) | 2008-05-07 | 2015-06-10 | 엘지이노텍 주식회사 | 발광 다이오드 패키지 |
CN102187479B (zh) * | 2008-09-01 | 2014-06-18 | 学校法人上智学院 | 半导体光学元件阵列及其制造方法 |
US7955875B2 (en) | 2008-09-26 | 2011-06-07 | Cree, Inc. | Forming light emitting devices including custom wavelength conversion structures |
US8168998B2 (en) | 2009-06-09 | 2012-05-01 | Koninklijke Philips Electronics N.V. | LED with remote phosphor layer and reflective submount |
US8415692B2 (en) | 2009-07-06 | 2013-04-09 | Cree, Inc. | LED packages with scattering particle regions |
US9112085B2 (en) | 2009-11-30 | 2015-08-18 | The Royal Institution For The Advancement Of Learning/Mcgill University | High efficiency broadband semiconductor nanowire devices |
JP2011181699A (ja) * | 2010-03-01 | 2011-09-15 | Seiko Instruments Inc | 発光デバイス |
US8329482B2 (en) | 2010-04-30 | 2012-12-11 | Cree, Inc. | White-emitting LED chips and method for making same |
JP5759790B2 (ja) | 2010-06-07 | 2015-08-05 | 株式会社東芝 | 半導体発光装置の製造方法 |
US8163581B1 (en) | 2010-10-13 | 2012-04-24 | Monolith IC 3D | Semiconductor and optoelectronic devices |
US10158057B2 (en) | 2010-10-28 | 2018-12-18 | Corning Incorporated | LED lighting devices |
KR101269053B1 (ko) * | 2011-11-09 | 2013-06-04 | 삼성전자주식회사 | 나노 로드 발광 소자 및 그 제조 방법 |
US8835965B2 (en) | 2012-01-18 | 2014-09-16 | The Penn State Research Foundation | Application of semiconductor quantum dot phosphors in nanopillar light emitting diodes |
US9559099B2 (en) * | 2012-03-01 | 2017-01-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Apparatus and method for FinFETs |
FR2988904B1 (fr) * | 2012-04-02 | 2015-01-16 | Commissariat Energie Atomique | Structure semiconductrice optoelectronique a nanofils et procede de fabrication d'une telle structure |
JP2016094303A (ja) * | 2013-02-27 | 2016-05-26 | 東京エレクトロン株式会社 | 微細構造形成方法及びフィン構造 |
CN105531797A (zh) * | 2013-06-28 | 2016-04-27 | 英特尔公司 | 具有用于III-N外延的Si(100)晶片上的Si(111)平面的纳米结构和纳米特征 |
EP3050130A4 (en) * | 2013-09-27 | 2017-03-01 | Intel Corporation | Forming led structures on silicon fins |
KR102075985B1 (ko) * | 2013-10-14 | 2020-02-11 | 삼성전자주식회사 | 나노구조 반도체 발광소자 |
WO2016049507A1 (en) | 2014-09-26 | 2016-03-31 | Glo Ab | Monolithic image chip for near-to-eye display |
US9978808B2 (en) * | 2016-05-04 | 2018-05-22 | Glo Ab | Monolithic multicolor direct view display containing different color LEDs and method of making thereof |
-
2017
- 2017-08-18 US US15/680,977 patent/US10263151B2/en active Active
- 2017-11-22 CN CN201711172865.6A patent/CN109411571B/zh active Active
-
2018
- 2018-01-05 TW TW107100493A patent/TWI677013B/zh not_active IP Right Cessation
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103426373A (zh) * | 2012-05-14 | 2013-12-04 | 果尚志 | 发光二极管显示器与其制造方法 |
CN105009309A (zh) * | 2013-01-29 | 2015-10-28 | 三星电子株式会社 | 制造纳米结构半导体发光器件的方法 |
WO2017111827A1 (en) * | 2015-12-26 | 2017-06-29 | Intel Corporation | Nanowire led pixel |
Also Published As
Publication number | Publication date |
---|---|
US10263151B2 (en) | 2019-04-16 |
US20190058087A1 (en) | 2019-02-21 |
TW201913744A (zh) | 2019-04-01 |
CN109411571A (zh) | 2019-03-01 |
TWI677013B (zh) | 2019-11-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7146827B2 (ja) | アキシャル構成の三次元半導体構造を備えた光電子デバイス | |
US20170358562A1 (en) | INTEGRATED DISPLAY SYSTEM WITH MULTI-COLOR LIGHT EMITTING DIODES (LEDs) | |
US10388691B2 (en) | Light emitting diodes (LEDs) with stacked multi-color pixels for displays | |
KR101358701B1 (ko) | 여러 파장의 광을 방출하도록 구성된 반도체 발광 장치 | |
US9373755B2 (en) | Light-emitting diodes on concave texture substrate | |
US9130115B2 (en) | Light-emitting diode with textured substrate | |
KR102496367B1 (ko) | 발광다이오드를 구비한 광전자장치 | |
US10199429B2 (en) | LEDs with three color RGB pixels for displays | |
US10396121B2 (en) | FinFETs for light emitting diode displays | |
CN109411571B (zh) | 发光二极管 | |
US9419176B2 (en) | Three-dimensional light-emitting device and fabrication method thereof | |
KR20230058637A (ko) | Led 디바이스 및 led 디바이스를 제조하는 방법 | |
US20210359186A1 (en) | Subpixel light emitting diodes for direct view display and methods of making the same | |
TW202215394A (zh) | 包括發光二極體的彩色顯示光電裝置 | |
US20210399166A1 (en) | Light-emitting diode and process for producing a light-emitting diode | |
US20210343902A1 (en) | Optoelectronic semiconductor component having a sapphire support and method for the production thereof | |
US20230113198A1 (en) | Light emitting diodes with lattice matching sidewall passivation layer and method of making thereof | |
CN109411574B (zh) | 均匀半导体纳米线和纳米片发光二极管 | |
WO2023275161A1 (en) | Optoelectronic semiconductor device, array of optoelectronic semiconductor devices and method of manufacturing an optoelectronic semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
TA01 | Transfer of patent application right |
Effective date of registration: 20201201 Address after: California, USA Applicant after: Lattice core USA Inc Address before: Grand Cayman Islands Applicant before: GF |
|
TA01 | Transfer of patent application right | ||
GR01 | Patent grant | ||
GR01 | Patent grant |