CN105531797A - 具有用于III-N外延的Si（100）晶片上的Si（111）平面的纳米结构和纳米特征 - Google Patents

具有用于III-N外延的Si（100）晶片上的Si（111）平面的纳米结构和纳米特征 Download PDF

Info

Publication number
CN105531797A
CN105531797A CN201380077010.9A CN201380077010A CN105531797A CN 105531797 A CN105531797 A CN 105531797A CN 201380077010 A CN201380077010 A CN 201380077010A CN 105531797 A CN105531797 A CN 105531797A
Authority
CN
China
Prior art keywords
fin
crystal orientation
layer
substrate
aimed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201380077010.9A
Other languages
English (en)
Inventor
S·达斯古普塔
邓汉威
S·K·加德纳
本杰明·丘康
M·拉多萨维耶维奇
成承训
R·S·周
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN105531797A publication Critical patent/CN105531797A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/2036—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30608—Anisotropic liquid etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Nanotechnology (AREA)

Abstract

具有第一晶体取向的衬底上的绝缘层上方的鳍部被修改以形成沿着第二晶体取向对准的表面。器件层沉积在鳍部的沿着第二晶体取向对准的表面上。

Description

具有用于III-N外延的Si（100）晶片上的Si（111）平面的纳米结构和纳米特征
技术领域
如在此描述的实施例涉及电子器件制造领域，并且特别是涉及制造基于III-V材料的器件。
背景技术
一般而言，为了将III-V材料集成在沿着<100>晶体取向（Si（100））对准的硅（Si）衬底上以用于具有互补金属氧化物半导体（CMOS）晶体管的芯片上系统（SoC）高电压和射频（RF）器件，由于III-V材料和硅的相异的晶格性质而出现巨大的挑战。通常，当III-V材料生长在硅（Si）衬底上时，由于III-V材料与硅之间的晶格失配而生成缺陷。这些缺陷可以减少III-V材料中的载流子（例如，电子、空穴或两者）的迁移率。
目前，GaN在Si（100）晶片上的集成涉及使用厚的缓冲层（>1.5um）以及以2-8°的斜切角度开始斜切Si（100）晶片以为器件层的生长提供足够低缺陷密度的层。通常，GaN（或任何其他III-N材料）在Si（100）晶片上的集成涉及覆盖层外延生长工艺。
在氮化镓（“GaN”）生长在Si（100）衬底上时，GaN与Si（100）之间大的晶格失配（大约42%）造成大量不期望的缺陷的生成，其不能够用于器件制造。因此，III-V材料与Si之间大的晶格失配对于III-V材料在Si（100）衬底上的外延生长以用于器件制造提供巨大挑战。
另外，与GaN的常规高生长温度相结合的GaN与Si之间的大的热失配（大约116%）导致外延层上形成表面裂缝，从而使它们不适合于器件制造。
附图说明
图1是根据一个实施例的电子器件结构的横截面视图。
图2是根据一个实施例的，在沿着预先确定的晶体取向对准的衬底上形成鳍部之后的类似于图1的视图。
图3是根据一个实施例的，在绝缘层在鳍部之间沉积在衬底101上并且硬掩模被去除之后的类似于图2的视图。
图4是根据一个实施例的，图3中所示的电子器件结构的一部分的横截面视图。
图5是根据一个实施例的类似于图4的视图，其示出修改在衬底上的绝缘层上方的鳍部以暴露沿着与第二晶体取向相对应的第二晶体平面对准的表面。
图6是根据一个实施例的在鳍部已经被修改之后的类似于图5的视图。
图7是根据另一实施例的，在绝缘层在鳍部之间沉积在衬底上并且硬掩模被去除之后的图2中示出的电子器件结构的一部分的横截面视图。
图8是根据另一实施例的，在鳍部被各向异性蚀刻之后的类似于图7的视图。
图9是根据一个实施例的，在绝缘层凹进之后的类似于图8的视图。
图10是根据一个实施例的，具有如图6中所描绘的鳍部的电子器件结构的透视图。
图11是根据一个实施例的，具有如图9中所描绘的鳍部的电子器件结构的透视图。
图12是根据一个实施例的，具有如图8中所描绘的鳍部的电子器件结构的透视图。
图13是根据一个实施例的，在可选的成核/籽晶层沉积在沿着第二晶体取向对准的鳍部的表面上、器件层沉积在成核/籽晶层上以及极化感应层沉积在器件层上之后的类似于图6的横截面视图。
图14是根据一个实施例的，在可选的成核/籽晶层沉积在沿着第二晶体取向对准的鳍部的表面上、器件层沉积在成核/籽晶层上以及极化感应层沉积在器件层上之后的类似于图9的横截面视图。
图15是如图16中所描绘的电子器件结构的透视图。
图16是根据另一实施例的，在器件层沉积在沿着第二晶体取向对准的鳍部的表面上、以及极化感应层沉积在器件层上之后的类似于图6的横截面视图。
图17是根据另一个实施例的，在可选的成核/籽晶层沉积在沿着第二晶体取向对准的鳍部的表面上、器件层沉积在成核/籽晶层上以及极化感应层沉积在器件层上之后的类似于图6的横截面视图。
图18A-1、18A-2和18A-3示出如在此描述的结构的实施例的横截面扫描电子显微镜（XSEM）图片。
图18B-1、18B-2和18B-3示出根据一个实施例的，在鳍部已经在TMAH溶液中蚀刻相同时间之后，描绘具有不同尺寸的鳍部的图片。
图19是根据一个实施例的，示出利用高温退火的鳍部的重新整形的图片1901的视图1900。
图20-1、20-2、21-1和21-2示出根据实施例的，III-N材料层在像Si（111）的平面上的生长。
图22示出根据一个实施例的计算装置。
具体实施方式
在以下描述中，陈述了许多具体细节，诸如元件的具体材料、尺寸等，以便提供对如在此描述的实施例中的一个或多个的透彻理解。然而，将明显的是，对于本领域普通技术人员来说，在没有这些具体细节的情况下，可以实践如在此描述的一个或多个实施例。在其他实例中，半导体制造工艺、技术、材料、设备等还未详细描述以避免不必要地使该描述晦涩难懂。
虽然在附图中描述和示出了特定示例性实施例，但将理解的是，这样的实施例仅是说明性的并且不是限制性的，并且实施例不局限于所示和所描述的具体构造和布置，因为对本领域这些普通技术人员来说可以出现修改。
遍及说明书对“一个实施例”、“另一实施例”或“实施例”的引用意味着与该实施例结合描述的特定特征、结构或特性被包括在至少一个实施例中。因此，在遍及说明书的各种地方中诸如“一个实施例”以及“实施例”的短语的出现并不必然都指代相同实施例。此外，特定特征、结构或特性可以以任何合适方式组合在一个或多个实施例中。
而且，创造性方面处于少于单个所公开的实施例的全部特征中。因此，在详细描述之后的权利要求由此明确地并入到该详细描述中，其中每个权利要求作为分开的实施例独立。虽然在此已经描述了示例性实施例，本领域技术人员将认识到这些示例性实施例可以利用如在此描述的修改和变更来实践。因此，描述应视为是说明性的而不是限制性的。
在此描述了制造电子器件的方法和设备。在沿着第一晶体取向对准的衬底上的绝缘层上方的鳍部被修改以形成沿着第二晶体取向对准的表面。器件层沉积在鳍部的沿着第二晶体取向对准的表面上方。在至少一些实施例中，衬底包括硅，并且器件层包括III-V材料。一般地，III-V材料指代复合半导体材料，其包括周期表的族III元素中的至少一个，例如铝（Al）、镓（Ga）、铟（In），以及周期表的族V元素中的至少一个，例如氮（N）、磷（P）、砷（As）、锑（Sb）。
在实施例中，描述了在Si（100）晶片上形成具有沿着<111>晶体取向（（111）平面）对准的暴露表面的Si纳米鳍部的方法。具有暴露（111）平面的Si纳米鳍部（纳米特征）为III-V（例如，III-氮化(N)）外延层的外延生长提供了极好的模板。通常，III-N外延层具有比对Si（100）较小的对Si（111）的晶格失配。例如，Si（100）上的GaN具有40%的晶格失配，而Si（111）上的GaN具有~17%的晶格失配。Si（111）晶格单胞具有六边形对称性并且因此适合于也具有六边形晶体结构的III-N材料生长。这与具有立方晶格结构的Si（100）相反，并且因此生长六边形GaN晶体可以导致在立方Si（100）单胞上取向六边形GaN晶体的问题。
在此描述的至少一些实施例提及（111）Si纳米特征在Si（100）上的创建，因此使得能够实现III-N材料在Si纳米模板上改进的外延。纳米模板使得能够实现在外延生长期间自由表面弛豫的益处的利用，并且像鳍部的尺寸导致衬底顺从性，其可以导致在没有缓冲层的使用的情况下的III-N材料的集成和III-V材料在硅（100）上的缺陷密度的减少。因为母晶片仍然是Si（100），所以（111）Si纳米特征在Si（100）上的创建对于芯片上系统（“SoC”）应用和其他电子器件系统两者使得能够实现III-N在大型Si（100）晶片上的集成。
图1示出根据一个实施例的电子器件结构的横截面视图100。电子器件结构包括衬底101。在实施例中，衬底101是具有沿着预先确定的晶体取向对准的顶表面103的衬底。
一般地，晶体学取向指的是晶体的方向链接节点（例如，原子、离子或分子）。晶体学平面通常指的是沿着晶体的晶体学取向链接节点（例如，原子、离子或分子）的平面。一般地，如电子器件制造领域的普通技术人员已知的，晶体学取向和晶体学平面由密勒指数（例如，<100>、<111>、<110>以及其他密勒指数）限定。通常，晶体的某些方向和平面具有比该晶体的其他方向和平面更高的节点的密度。
在实施例中，衬底101包括具有沿着预先确定的晶体取向对准的顶表面的半导体材料，例如单晶硅（Si）、锗（Ge）、硅锗（SiGe）、基于III-V材料的材料，例如砷化镓（“GaAs”），或其任何组合。在一个实施例中，衬底101包括用于集成电路的金属化互连层。在至少一些实施例中，衬底101包括电子器件，例如晶体管、存储器、电容器、电阻器、光电子器件、开关和任何其他有源或无源电子器件，其由电绝缘层，例如层间电介质、沟槽绝缘层或电子器件制造领域的普通技术人员已知的任何其他绝缘层分离。在至少一些实施例中，衬底101包括配置为连接金属化层的互连，例如通孔。
在实施例中，衬底101是包括块较低衬底、中间绝缘层以及沿着例如<100>晶体取向的预先确定的晶体取向对准的顶部单晶层的绝缘体上半导体（SOI）衬底。顶部单晶层可以包括上面列出的任何材料，例如硅。
在实施例中，衬底101是沿着<100>晶体取向（“Si（100）”）对准的硅衬底。
图2是根据一个实施例的，在沿着预先确定的晶体取向对准的衬底上形成鳍部之后的类似于图1的视图200。如图2所示，鳍部，诸如鳍部103形成在衬底101上。如图2所示，图案化的硬掩模102沉积在衬底101上。硬掩模102可以使用电子器件制造领域的普通技术人员已知的图案化和蚀刻技术之一来形成在衬底101上。在实施例中，衬底101的未被硬掩模102覆盖的部分被蚀刻到预先确定的深度以形成鳍部，诸如鳍部103。如图2所示，鳍部103中的每一个具有顶表面和邻近于顶表面的两个相对的侧壁。硬掩模102在鳍部中的每一个的顶表面上。如图2所示，鳍部在衬底101上彼此分离一距离。在实施例中，衬底101上的鳍部103之间的距离为至少100纳米（nm），并且更具体地至少200nm。在实施例中，衬底101上的鳍部103之间的距离在从大约30nm至大约300nm的大致范围内。
图3是根据一个实施例的，在绝缘层在鳍部之间沉积在衬底101上并且硬掩模被去除之后的类似于图2的视图300。绝缘层104沉积在鳍部103之间，如图3所示。绝缘层104可以是适合于绝缘邻近器件并且防止泄漏的任何材料。在一个实施例中，电绝缘层104是氧化物层，例如二氧化硅，或者由电子器件设计确定的任何其他电绝缘层。在一个实施例中，绝缘层104包括层间电介质（ILD），例如，二氧化硅。在一个实施例中，绝缘层102可以包括聚酰亚胺、环氧树脂、光可定义材料，诸如苯并环丁烯（BCB）以及WPR系列材料，或者旋涂玻璃。在一个实施例中，绝缘层104是低介电常数（低k）ILD层。通常，低k被提及具有低于二氧化硅的介电常数的介电常数（介电常数k）的电介质。
在一个实施例中，绝缘层104是浅沟槽隔离（STI）层，用以提供将衬底101上的一个鳍部与其他鳍部隔离的场隔离区域。在一个实施例中，层104的厚度在500埃（Å）至10000Å的大致范围内。绝缘层104可以使用电子器件制造领域的普通技术人员已知的技术中的任何技术来进行覆盖层沉积，所述技术诸如但不限于化学气相沉积（CVD）以及物理气相沉积（PVP），并且随后被返回抛光以去除绝缘层104和硬掩模102并且暴露鳍部。硬掩模层可以通过抛光工艺从鳍部103的顶部去除，所述抛光工艺诸如电子器件制造领域的普通技术人员已知的化学机械平坦化（CMP）工艺。在实施例中，例如使用电子器件制造领域的普通技术人员已知的蚀刻技术之一，鳍部103之间的绝缘层104向下凹进至由器件设计确定的深度。
图4是根据一个实施例的图3中示出的电子器件结构的一部分的横截面视图400。鳍部103被形成在衬底101上的绝缘层104上方。如图4所示，鳍部103具有顶表面107、侧壁106以及侧壁108。绝缘层104从顶表面107向下凹进至深度108。在一个实施例中，通过使用电子器件制造领域的普通技术人员已知的选择性蚀刻技术，诸如但不限于利用对于衬底101上的鳍部基本上高的选择性的化学物的湿蚀刻和干蚀刻，绝缘层104凹进，同时保留鳍部103完整。这意味着该化学物主要地蚀刻绝缘层104而非衬底101的鳍部。在一个实施例中，绝缘层104相对于鳍部的蚀刻速率的比率是至少10：1。在实施例中，氧化硅的绝缘层104使用氢氟酸（“HF”）溶液选择性蚀刻，如电子器件制造领域的普通技术人员所知的。
如图4所示，绝缘层104向下凹进至深度120，该深度120限定了鳍部103相对于绝缘层104的顶表面的高度（“Hsi”）。鳍部103的高度120和宽度（Wsi）121通常由设计确定。在实施例中，鳍部103相对于绝缘层104的顶表面的高度120从大约10nm至大约200nm并且鳍部109的宽度从大约5nm至大约100nm。在实施例中，鳍部103相对于绝缘层104的顶表面的高度120从大约10nm至大约80nm。在实施例中，鳍部109的宽度从大约10nm至大约100nm。在实施例中，鳍部的宽度121小于鳍部的高度120。鳍部103具有沿着与衬底101的第一晶体取向相对应的第一晶体平面对准的顶表面107。第一晶体平面可以是任何晶体平面，例如100、110、111或任何其他晶体平面。在实施例中，鳍部的侧壁106和108沿着与<110>晶体取向相对应的晶体平面（110）对准，并且鳍部的顶表面107沿着与<100>晶体取向相对应的晶体平面（100）对准。在其他实施例中，侧壁106和108沿着与其他晶体取向相对应的其他晶体平面例如晶体平面（100）对准。在实施例中，鳍部103表示沿着（100）晶体平面取向的初始鳍部。
图5是根据一个实施例的类似于图4的视图，其示出修改在衬底上的绝缘层上方的鳍部以暴露沿着与第二晶体取向相对应的第二晶体平面对准的表面。第二晶体平面可以是任何晶体平面，例如111、110、100或者任何其他晶体平面。沿着第一晶体平面对准的鳍部可以使用许多方法进行修改以创建具有沿着第二晶体平面对准的、不同于第二晶体平面的表面的纳米模板。
原位外形成
在实施例中，鳍部被蚀刻以暴露沿着与不同于衬底的取向的晶体取向相对应的晶体平面对准的表面。在实施例中，鳍部103被各向异性地蚀刻105以暴露沿着与不同于衬底101的晶体取向（例如（100）晶体平面）的晶体取向（例如（111）晶体平面）对准的表面。如图5所示，对应于（100）晶体平面的顶表面107比对应于（110）晶体平面的侧壁108和106更快地被蚀刻以暴露对应于（111）平面的鳍部的表面。在实施例中，蚀刻溶液（例如，四甲基氢氧化铵（TMAH）、氢氧化钾（KOH）、氢氧化铵（NH4OH））用于各向异性地蚀刻Si鳍部以暴露该鳍部的对应于（111）晶体平面的表面。在实施例中，Si鳍部被取向为使得侧壁是（110）平面。在各向异性蚀刻期间（例如，使用基于TMAH、KOH、NH4OH的溶液），（100）平面通常是最快进行蚀刻的。蚀刻名义上停止在（111）平面上，由于其原子键的高密度。
在原位形成
在实施例中，鳍部被退火以形成沿着与不同于衬底的取向的晶体取向相对应的晶体平面对准的表面。在实施例中，像Si（111）的平面在III-N外延生长之前在原位形成在MOCVD腔室中。高温度氢气（“H2”）退火导致由初始的Si鳍部形成像Si（111）的平面。在实施例中，通过退火，氢在Si（100）鳍部的表面处被吸收，所述退火使Si原子移动以形成沿着（111）平面的最强键。在实施例中，鳍部在GaN生长工艺期间遭受高温（例如，大于大约800℃，并且更具体地，大于大约1000℃），并且Si从Si鳍部的表面回流导致具有像（111）的平面的更加圆形的鳍部模板。在实施例中，在每分钟大约5标准公升（slm）至大约100slm的氢气（“H2”）流下在从大约30秒至大约600秒的大致时间范围内，用于对（100）Si鳍部进行重新整形以暴露（111）表面的在原位鳍部回流温度在从大约850℃至大约1100℃的大致范围内。
图6是根据一个实施例的，在初始鳍部103已经被修改之后的类似于图5的视图600。在实施例中，最初沿着对应于第一晶体取向的第一晶体平面（例如，（100）晶体平面）对准的鳍部103被修改（例如，通过各向异性蚀刻、退火或两者）以形成沿着与第二晶体取向相对应的第二晶体平面（例如（111）晶体平面）对准的表面126和表面128。在实施例中，鳍部103被修改以暴露对应于第二晶体平面的表面126和128。如图6所示，与第一晶体平面相对应的顶表面107在修改之后变得在绝缘层104的顶表面的水平处基本上小于鳍部103的宽度129。
在实施例中，鳍部103的在绝缘层104上方的部分131具有基本上三角形状（“结构A”）。如图6所示，对应于（100）晶体平面的顶表面107基本上被蚀刻掉。对应于（111）晶体平面的表面 126和128在顶表面顶点107处彼此邻近，从而形成三角形形状。一般而言，被修改的鳍部的最终形状取决于蚀刻溶液的温度、初始鳍部高度Hsi和宽度Wsi、鳍部的初始取向、退火温度或其任何组合，并且由器件设计来确定。例如，如果初始Hsi大于鳍部的初始宽度Wsi，则可以获得结构A。
在实施例中，在从大约5秒至大约100秒的时间内，在从大约30℃至大约100℃的温度下TMAH湿蚀刻溶液用于各向异性地蚀刻Si鳍部以暴露对应于（111）晶体平面的鳍部的表面以创建结构A。在实施例中，在从大约20℃至大约80℃的温度下并且在从大约30秒至大约50秒的时间内，KOH溶液和NH4OH溶液中的至少一个用于各向异性地蚀刻Si鳍部以暴露对应于（111）晶体平面的鳍部的表面来创建结构A。
图10是根据一个实施例的具有如图6中所描绘的鳍部的电子器件结构的透视图1000。电子器件结构具有鳍部，诸如在衬底101上的绝缘层104上方的鳍部103。如上所述，衬底101沿着对应于第一晶体取向的第一晶体平面（例如（100）晶体平面）对准。如上所述，鳍部103中的每一个具有沿着对应于第二晶体取向的第二晶体平面（例如（111）晶体平面）对准的表面126和表面128。
图7是根据另一实施例的，在绝缘层104在鳍部之间沉积在衬底101上并且硬掩模被去除之后的图2中示出的电子器件结构的一部分的横截面视图700。如图7所示，鳍部103的顶表面107与衬底101上的绝缘层104的顶表面109处于相同水平。绝缘层104可以使用电子器件制备领域的普通技术人员已知的技术中的任何技术来进行覆盖层沉积，所述技术诸如但不限于化学气相沉积（CVD）以及物理气相沉积（PVD），并且随后被返回抛光以去除绝缘层104和硬掩模102并且暴露鳍部的顶表面107。硬掩模层可以通过诸如如电子器件制备领域的普通技术人员已知的化学机械平坦化（CMP）工艺的抛光工艺来从鳍部103的顶部去除。
图8是根据另一实施例的，在初始鳍部103被各向异性蚀刻之后的类似于图7的视图800。如图8所示，最初沿着对应于第一晶体取向的第一晶体平面（例如，（100）晶体平面）对准的鳍部103通过各向异性蚀刻被修改以形成沿着与第二晶体取向相对应的第二晶体平面（例如（111）晶体平面）对准的表面112和表面113。鳍部103被蚀刻以暴露对应于第二晶体平面的表面112和113。如图8所示，各向异性蚀刻用于蚀刻对应于（100）晶体平面的顶表面107。各向异性蚀刻终止在对应于（111）晶体平面的表面112和113上。
如图8所示，鳍部103的顶部分134具有V形状（“结构B”）。如图8所示，对应于（100）晶体平面的顶表面107已经基本上被蚀刻掉，使得对应于（111）晶体平面的表面132和133在基底135处变得彼此邻近。
在实施例中，在从大约30秒至大约150秒的时间内，在从大约30℃至大约100℃的温度下，TMAH湿蚀刻溶液用于各向异性地蚀刻Si鳍部以暴露对应于（111）晶体平面的鳍部的表面以创建结构B。在实施例中，在从大约20℃至大约80℃的温度下并且在从大约30秒至大约150秒的时间内，KOH溶液和NH4OH溶液中的至少一个用于各向异性地蚀刻Si鳍部以暴露对应于（111）晶体平面的鳍部的表面来创建结构B。
图12是根据一个实施例的，具有如图8中所描绘的鳍部的电子器件结构的透视图1200。电子器件结构具有在衬底101上的绝缘层104上方的鳍部103。如上所述，衬底101沿着对应于第一晶体取向的第一晶体平面（例如（100）晶体平面）对准。如上所述，鳍部103具有沿着对应于第二晶体取向的第二晶体平面（例如（111）晶体平面）对准的表面113和表面115。
图9是根据一个实施例的，在绝缘层104凹进之后的类似于图8的视图900。绝缘层104从顶表面向下凹进至深度123。在一个实施例中，如上所述，使用选择性蚀刻技术，绝缘层104凹进，同时留下鳍部103完整。如图9所示，绝缘层102向下凹进至深度123，该深度123限定了鳍部103相对于绝缘层104的顶表面的高度（“Hsi”）。如上所述，鳍部103的高度Hsi和宽度（“Wsi”）通常由设计确定。在实施例中，相对于绝缘层104的顶表面的高度123从大约10nm至大约200nm，并且更具体地为大约50nm。
如图9所示，鳍部103的顶部分136具有M形状（“结构C”）。在实施例中，部分136具有沿着对应于第三晶体取向的第三晶体平面（例如，（110）晶体平面）对准的侧壁114和115，并且沿着第二晶体平面（例如（111）晶体平面）对准的表面112和113在基底135处彼此邻近。
在实施例中，在从大约30秒至大约150秒的时间内，在从大约30℃至大约100℃的温度下TMAH湿蚀刻溶液用于各向异性地蚀刻Si鳍部以暴露对应于（111）晶体平面的鳍部的表面来创建结构C。在实施例中，在从大约20℃至大约80℃的温度下并且在从大约30秒至大约150秒的时间内，KOH溶液和NH4OH溶液中的至少一个用于各向异性地蚀刻Si鳍部以暴露对应于（111）晶体平面的鳍部的表面来创建结构C。
图11是根据一个实施例的，具有如图9中所描绘的鳍部的电子器件结构的透视图1100。电子器件结构具有在衬底101上的绝缘层104上方的鳍部103。如上所述，衬底101沿着对应于第一晶体取向的第一晶体平面（例如（100）晶体平面）对准。如上所述，鳍部103具有沿着对应于第二晶体取向的第二晶体平面（例如（111）晶体平面）对准的表面113和表面115，以及沿着对应于第三晶体取向的第三晶体平面（例如，（110）晶体平面）对准的侧壁114和115。
图18A-1、18A-2和18A-3示出以上根据实施例描述的结构的截面扫描电子显微镜（“XSEM”）图片。
图18A-1示出图片1801，其示出根据一个实施例的通过原位外蚀刻修改的Si鳍部。形成在Si衬底（100）上的绝缘层（STI）上方的所修改的Si鳍部具有暴露的Si表面（111）。所修改的Si鳍部具有如上所述的类似于结构A的三角形形状。
图18A-2示出图片1802，其示出根据一个实施例的通过原位外蚀刻修改的Si鳍部。由Si衬底（100）上的绝缘层（STI）包围的所修改的Si鳍部具有暴露表面Si（111）。所修改的Si鳍部中的每一个具有如上所述的类似于结构B的V形状。
图18A-3示出图片1802，其示出根据一个实施例的通过原位外蚀刻修改的Si鳍部。Si衬底（100）上的所修改的Si鳍部具有暴露表面Si（111）。所修改的鳍部由衬底上的绝缘层（STI）分离。在实施例中，所修改的Si鳍部基于如上所述的类似于结构C的形状形成。
图18B-1、18B-2和18B-3示出根据一个实施例的，在鳍部已经在TMAH溶液中蚀刻相同时间之后，描绘具有不同尺寸的鳍部的图片1821、1822和1823。如图片1821、1822和1823所示的，取决于初始鳍部宽度和高度，鳍部的最终轮廓改变。
图19是根据一个实施例的，示出利用高温退火的鳍部的重新整形的图片1901的视图1900。
图13是根据一个实施例的，在可选的成核/籽晶层沉积在沿着第二晶体取向对准的鳍部的表面上、器件层沉积在成核/籽晶层上以及极化感应层沉积在器件层上之后的类似于图6的横截面视图1300。可选的成核/籽晶层201沉积在表面126和128上以及绝缘层104的一部分212上。器件层202沉积在可选的成核/籽晶层201上以及绝缘层104的一部分213上。极化感应层203沉积在器件层202上以及绝缘层104的一部分214上。在实施例中，极化感应层203沉积以在器件层202中感应二维电子气（2DEG）。
如图13所示，可选的成核/籽晶层201、器件层202和极化感应层203在垂直于鳍部103的表面126和128的方向上延伸到远处。在一些实施例中，可选的成核/籽晶层201、器件层202和极化感应层203可以在鳍部103的顶部211上方横向生长。
在实施例中，暴露表面126和128的晶格参数与可选的成核/籽晶层201的晶格参数之间的失配被减小。可选的成核/籽晶层201可以使用电子器件制备领域的普通技术人员已知的外延技术之一，例如化学气相沉积（“CVD”）、有机金属化学气相沉积（“MOCVD”）、原子层沉积（“ALD”）或电子器件制备领域的普通技术人员已知的其他外延生长技术，选择性地沉积在鳍部103的表面126和128上。在实施例中，可选的氮化铝（AlN）的成核/籽晶层沉积到硅鳍部的（111）表面上至从大约2nm到大约25nm的厚度。
在其他实施例中，器件层202直接沉积到鳍部的表面126和128上。在实施例中，暴露表面126和128的晶格参数与器件层202的晶格参数之间的失配被相当大地减小。
在实施例中，器件层202包括III-V材料。在一个实施例中，器件层202包括III-N材料。在实施例中，器件层202是GaN、InGaN、任何其他的III-N材料、任何其他的III-V材料，或者其任何组合。器件层202的厚度由器件设计确定。在实施例中，器件层202的厚度从大约1nm至大约100nm。在实施例中，器件层202包括二维电子气（2DEG）部分。
在实施例中，使用选择性区域外延，将器件层202沉积在表面128和126上方。如图13所示，器件层202局部地外延生长在可选的成核/籽晶层上。外延器件层202可以使用电子器件制造领域的普通技术人员已知的外延技术之一，例如化学气相沉积（“CVD”）、有机金属化学气相沉积（“MOCVD”）、原子层沉积（“ALD”）或电子器件制造领域的普通技术人员已知的其他外延生长技术，选择性地沉积。
在实施例中，极化感应层203包括III-V材料。在一个实施例中，极化感应层203包括III-N材料。在实施例中，极化感应层203是AlGaN、InAlN、任何其他III-N材料、任何其他III-V材料，或者其任何组合。在实施例中，极化感应层203是AlxGa1-xN，其中x从大约0.2至大约0.35。在实施例中，极化感应层203是InxAl1-xN，其中x从大约0.17至大约0.22。
极化感应层203的厚度由器件设计确定。在实施例中，极化感应层203的厚度从大约3nm至大约20nm。在实施例中，极化感应层203被沉积以在器件层203中感应2DEG。
在实施例中，使用选择性区域外延，将极化感应层203沉积在器件层202上。如图13所示，极化感应层203局部地外延生长在可选的器件层上。极化感应层203可以使用电子器件制造领域的普通技术人员已知的外延技术之一，例如化学气相沉积（“CVD”）、有机金属化学气相沉积（“MOCVD”）、原子层沉积（“ALD”）或电子器件制造领域的普通技术人员已知的其他外延生长技术，选择性地沉积。
图16是根据另一实施例的，在器件层沉积在沿着第二晶体取向对准的鳍部的表面上、以及极化感应层沉积在器件层上之后的类似于图6的横截面视图1600。图15是如图16中所描绘的电子器件结构的透视图1500。如上所述，器件层202沉积在表面126和128上。如上所述，极化感应层203沉积在器件层202上。如图15和16所示的电子器件结构与图13所示的电子器件结构的不同之处在于，器件层202直接沉积到鳍部的表面126和128上，并且器件层202和极化感应层203中一个也没有向上延伸到绝缘层104中。如图15和16所示，器件层202和极化感应层203与绝缘层104间隔开。如图15和16所示，器件层202包括由极化感应层203提供的二维电子气（“2DEG”）部分204，如上所述。在实施例中，沿着基于III-N材料的器件层202的厚度的平面205是m平面（1-100）。III-N材料中的m平面是非极性平面，这意味着沉积在该平面上的晶体不具有它们内的任何内建极化场。生长在m平面上的GaN/InGaN的多量子阱结构可以用于制成发光器件，其提供高照明效率并且不遭受由于极化场而导致的发光减小，其针对生长在c平面（由正交于层203、202的表面表示）上的发光器件而出现。在实施例中，沿着鳍部103的表面126和128延伸的基于III-N材料的极化感应层203的平面是C平面（0001），沿着该C平面感应二维电子气204。
图17是根据另一个实施例的，在可选的成核/籽晶层沉积在沿着第二晶体取向对准的鳍部的表面上、器件层沉积在成核/籽晶层上以及极化感应层沉积在器件层上之后的类似于图6的横截面视图1700。如上所述，可选的成核/籽晶层201沉积在表面126和128上。如上所述，器件层202沉积在可选的成核/籽晶层201上。如上所述，极化感应层203沉积在器件层202上。如图15所示的电子器件结构与图13所示的电子器件结构的不同之处在于，可选的成核/籽晶层201、器件层202和极化感应层203覆盖鳍部103的顶部分211。如图17所示，器件层202包括由极化感应层203提供的二维电子气（“2DEG”）部分204，如上所述。
图14是根据一个实施例的，在可选的成核/籽晶层沉积在沿着第二晶体取向对准的鳍部的表面上、器件层沉积在成核/籽晶层上以及极化感应层沉积在器件层上之后的类似于图9的横截面视图1400。
如图9所描绘的，可选的成核/籽晶层201沉积在表面126和128上以及鳍部103的具有M形状（结构C）的侧壁114和115上。如图14所示，可选的成核/籽晶层201、器件层202和极化感应层203覆盖鳍部103全部四个表面，包括表面126和128以及侧壁114和115。在实施例中，可选的氮化铝（“AlN”）的成核/籽晶层沉积到硅鳍部的（111）表面和（110）侧壁上至从大约2nm到大约25nm的厚度。
在实施例中，暴露表面126和128的晶格参数与可选的成核/籽晶层201的晶格参数之间的失配被减小。即，相比于如果可选的成核/籽晶层201沉积在表面107上的情况，将可选的成核/籽晶层201沉积在表面126、128以及侧壁114和115上导致较低的晶格失配。
如上所述，可选的成核/籽晶层201可以使用电子器件制造领域的普通技术人员已知的外延技术之一，例如化学气相沉积（“CVD”）、有机金属化学气相沉积（“MOCVD”）、原子层沉积（“ALD”）、分子束外延（“MBE”）或电子器件制造领域的普通技术人员已知的其他外延生长技术，选择性地沉积到鳍部103的表面126和128以及侧壁114和115上。
如上所述，器件层202沉积在可选的成核/籽晶层201上。在实施例中，器件层202直接沉积到鳍部的表面126和128以及（110）侧壁114和115上。在实施例中，如上所述，暴露表面126和128的晶格参数与器件层202的晶格参数之间的失配被相当大地减小。即，相比于如果器件层202沉积在表面107上的情况，将器件层202沉积在表面126、128以及侧壁114和115上导致较低的晶格失配。例如，GaN与Si（100）之间的晶格失配是大约40%，GaN与Si（111）之间的晶格失配是大约17%，以及GaN与Si（110）之间的晶格失配是大约20。将GaN器件层和GaN成核/籽晶层中的至少一个沉积在Si（111）和Si（110）的表面中的至少一个上而不是将GaN器件层和GaN成核/籽晶层中的至少一个沉积在Si（100）上将减小GaN器件层和GaN成核/籽晶层中的至少一个与Si衬底之间的晶格失配到至多1/2。如上所述，极化感应层203沉积在器件层202上。
因为Si鳍部的暴露（111）表面的晶格参数与III-N器件层的晶格参数之间的失配被相当大地减小，在此描述的实施例提供了无需使用厚缓冲层的优点。相比于常规技术，在此描述的实施例减少了生长时间、成本并且提供了更加容易的III-N器件到Si SoC工艺流程中的集成。GaN或III-N材料生长在Si（111）平面上而不是在Si（100）平面上。如上所述，Si（111）平面被创建在纳米级模板上并且可以具有由器件设计限定的不同形状和几何结构。这是对于III-N外延获得两个世界的最好结果的新颖方法：在其上可以具有CMOS电路的Si（100）大面积晶片上使用开始Si（111）模板，并且导致III-N晶体管与Si CMOS的共同集成。因为Si模板是纳米级的，Si衬底对于器件集成是更加顺从的。因为纳米特征（例如鳍部）的三维本性，大量自由表面面积可用于外延层以用于自由表面弛豫。在此描述的实施例允许III-N膜以基本上减小的缺陷密度沉积在Si（100）衬底上的Si（111）模板上并且可以导致基本上无缺陷的III-N材料。
针对在Si（100）上的III-N材料生长而修改初始模板（鳍部）以提供具有（111）平面的纳米模板（例如，鳍部或任何其他纳米结构）使得开始衬底对于III-N材料外延更加顺从，并且因此能够吸收晶格失配应变中的一些。纳米模板的形状还直接影响可用于外延层的自由表面面积，以用于自由表面弛豫。这些因素可以减小将大晶格失配的系统集成在Si上的挑战，减小生长在Si衬底上的基于III-N材料的外延层的厚度，并且减小基于III-N材料的外延膜中的缺陷密度。相比于Si（100），Si（111）具有对于GaN的较小的晶格失配。Si（111）还具有单胞，其是对称的六边形并且因此有助于六边形的GaN单胞在其顶部上的更好的晶体配准。对于Si（100）不是这种情况，其中单胞具有立方体（菱形晶格结构）对称，并且因此在立方体材料上对六边形晶体（III-N材料）取向可以导致多晶畴的形成。
如在此所述的III-N材料（GaN、AlGaN、InGaN、InAlN）在具有Si（111）平面的纳米模板上的生长具有以下优点：
1、GaN晶体结构具有六边形对称性并且Si（111）单胞也具有六边形对称性。由此，更加容易将结晶的GaN外延地成核在Si（111）上。Si（111）还在表面上提供了双台阶结构并且因此极性材料（如GaN）在该表面上的生长不生成如反相晶畴的缺陷。
2、使用常规方法，与Si（100）【～40%】对照，GaN具有对于Si（111）较低的晶格失配【17%】。
3、纳米模板，例如如在此描述的鳍部或者纳米带或纳米线对于晶格失配外延膜的生长提供了若干优点。由于较小的衬底体积并且还由于具有可用于外延膜经受自由表面弛豫的自由表面的纳米模板的形状，衬底现在是顺从的。在此描述的结构相比于常规的鳍部（其具有更大的Hsi）具有甚至更加减小的衬底体积，并且更加减小的衬底体积将导致对于外延膜生长的更多的衬底顺从性。
4、如在此描述的GaN在纳米模板上的生长不需要使用通常为厚层（例如，大于1.5微米）的“缓冲”层。在覆盖层膜沉积中的缓冲层试图在外延层与衬底之间的底部界面处保持位错缺陷。使用在此描述的为“无缓冲”的方法，可以生长外延膜的薄层（例如，从大约1纳米至大约40纳米），并且由于因为衬底顺从性的应变共享效果以及自由表面弛豫，导致具有适合于器件层的低缺陷密度的在Si上的III-N材料的薄膜。
5、如在此描述的GaN在结构上的生长还可以同时导致具有GaN的多晶体平面的GaN晶体的生长。这关于图16进行解释。常规的外延导致仅一个优选的晶体平面的生长。例如，GaN在Si（111）或Si（100）覆盖层晶片上的生长可以导致仅仅GaN c-平面（0001）的生长。由于这些纳米模板的独特结构，我们可以形成如下的结构：其中通过改变生长条件可以形成GaN的多个晶体平面（例如，如图16中所描述的C-平面（0001）以及m-平面（1-100））并且这些可以用于特定器件和LED操作。同样，这对于像GaN的材料、纤维锌矿类别的晶体也是相当独特的，因为在该晶格系统中的晶体平面不是对称的并且因此也具有不同的材料和电特性。
6、除了生长用于SoC应用的GaN晶体管以外，在此描述的实施例还可以适用于用于LED和激光二极管的基于GaN的外延层的生长。多个晶体平面可以共同存在的事实可以导致具有不同波长频谱和高效率的LED结构。
图20-1、20-2、21-1和21-2示出根据实施例的III-N材料层在像Si（111）的平面上的生长。图片2001示出能量色散（dispesive）x射线光谱法（“EDX”）映像，其包括在具有暴露（111）平面的硅鳍部上的AlN层 2101上的GaN层2012。图片2001是HRTEM图像，其示出在GaN层（用于未来SoC应用的器件层）中几乎不存在穿线位错缺陷。缺陷可以形成在硅鳍部中，其可以是有效的应变传递至硅鳍部的结构，并且由于Si鳍部的体积比GaN层的体积小，Si鳍部开始形成缺陷以适应错配应变。图片2100示出具有厚度为～2微米的缓冲层的现有技术的GaN器件。如图片2100中所示的，在Si（100）上的现有技术的GaN堆叠具有穿线位错缺陷2102和2101。图片2103示出沉积在如在此所述的Si纳米结构鳍部上的GaN层。如图片2103中所示，GaN中不存在观察到的穿线位错。
图22示出根据一个实施例的计算装置2200。计算装置2200容纳主板2202。主板2202可以包括许多组件，包括但不限于处理器2201以及至少一个通信芯片2204。处理器2201物理且电耦合至主板2202。在一些实施方式中，至少一个通信芯片也物理和电耦合至主板2202。在进一步实施方式中，至少一个通信芯片2204是处理器2201的部分。
取决于其应用，计算装置2200可以包括可以或可以不物理和电耦合至主板2202的其他组件。这些其他组件包括但不限于诸如易失性存储器2208（例如DRAM）、非易失性存储器2210（例如ROM）、闪存存储器、图形处理器2212、数字信号处理器（未示出）、密码处理器（未示出）、芯片组2206、天线2216、例如触摸屏显示器2217的显示器、例如触摸屏控制器2211的显示器控制器、电池2218、音频编解码器（未示出）、视频编解码器（未示出）、例如功率放大器2209的放大器、全球定位系统（GPS）装置2213、罗盘2214、加速度计（未示出）、陀螺仪（未示出）、扬声器2215、照相机2203以及大容量存储装置（诸如硬盘驱动、光盘（CD）、数字通用盘（DVD）等）（未示出）。
例如通信芯片2204的通信芯片使得能够实现用于往返计算装置2200的数据的传递的无线通信。术语“无线”及其衍生词可以用于描述电路、器件、系统、方法、技术、通信信道等，其可以通过经由非固态媒介的调制电磁辐射的使用而传送数据。该术语不暗示相关联的器件不包含任何导线，尽管在一些实施例中它们可能不包含。通信芯片406可以实现许多无线标准或协议中的任何无线标准或协议，包括但不限于WiFi（IEEE802.11族）、WiMAX（IEEE802.16族）、IEEE802.20、长期演进（LTE）、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、蓝牙、其衍生物、以及被指定为3G、4G、5G及以后的任何其它无线协议。计算装置2200可以包括多个通信芯片。例如，通信芯片2204可以专用于较短范围的无线通信，诸如Wi-Fi和蓝牙，并且通信芯片2236可以专用于较长范围的无线通信，诸如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO等等。
在至少一些实施例中，计算装置2200的处理器2201包括利用集成热散布器设计封装的集成电路管芯，该集成热散布器设计使从如在此描述的多芯片封装的热传递最大化。处理器的集成电路管芯包括一个或多个器件，诸如如在此描述的晶体管或金属互连。术语“处理器”可以指代处理来自寄存器和/或存储器的电子数据以将该电子数据转换为可以存储在寄存器和/或存储器中的其他电子数据的任何装置或装置的部分。通信芯片2205也包括根据在此描述的实施例的集成电路管芯集成热散布器设计，该集成热散布器设计使来自多芯片封装的热传递最大化。在进一步实施方式中，容纳在计算装置2200内的另一组件可以包含根据在此描述的实施例的具有集成热散布器设计的集成电路管芯封装，该集成热散布器设计使来自多芯片封装的热传递最大化。根据一个实施方式，通信芯片的集成电路管芯包括一个或多个器件，诸如晶体管和金属互连，如在此描述的。在各种实施方式中，计算装置2200可以是膝上型计算机、上网本、笔记本、超级本、智能电话、平板电脑、个人数字助理（PDA）、超级移动PC、移动电话、桌上型计算机、服务器、打印机、扫描仪、监视器、机顶盒、娱乐控制单元、数字照相机、便携式音乐播放器或者数字视频记录器。在进一步实施方式中，计算装置2200可以是处理数据的任何其它电子装置。
以下示例关于进一步实施例：
一种制造电子器件的方法，包括：修改沿着第一晶体取向对准的衬底上的绝缘层上方的鳍部，以形成沿着第二晶体取向对准的表面；以及在所述鳍部的沿着所述第二晶体取向对准的所述表面上方沉积器件层。
一种制造电子器件的方法包括：修改沿着第一晶体取向对准的衬底上的绝缘层上方的鳍部，以形成沿着第二晶体取向对准的表面；在所述鳍部的沿着所述第二晶体取向对准的所述表面上沉积成核层；以及在成核层上沉积器件层。
一种制造电子器件的方法包括：修改沿着第一晶体取向对准的衬底上的绝缘层上方的鳍部，以形成沿着第二晶体取向对准的表面；以及在所述鳍部的沿着所述第二晶体取向对准的所述表面上方沉积器件层。
一种制造电子器件的方法包括：修改沿着第一晶体取向对准的衬底上的绝缘层上方的鳍部，以形成沿着第二晶体取向对准的表面；在所述鳍部的沿着所述第二晶体取向对准的所述表面上沉积成核层，以及在成核层上沉积器件层。
一种制造电子器件的方法包括：修改沿着第一晶体取向对准的衬底上的绝缘层上方的鳍部，以形成沿着第二晶体取向对准的表面；以及在所述鳍部的沿着所述第二晶体取向对准的所述表面上方沉积器件层。其中修改所述鳍部包括：蚀刻所述鳍部以暴露沿着第二晶体取向对准的表面。
一种制造电子器件的方法包括：修改沿着第一晶体取向对准的衬底上的绝缘层上方的鳍部，以形成沿着第二晶体取向对准的表面；以及在所述鳍部的沿着所述第二晶体取向对准的所述表面上方沉积器件层。其中修改所述鳍部包括：对所述鳍部进行退火以形成沿着所述第二晶体取向对准的所述表面。
一种制造电子器件的方法包括：修改沿着第一晶体取向对准的衬底上的绝缘层上方的鳍部，以形成沿着第二晶体取向对准的表面；以及在所述鳍部的沿着所述第二晶体取向对准的所述表面上方沉积器件层，其中，所述衬底包括硅，并且所述器件层包括III-V材料。
一种制造电子器件的方法包括：修改沿着第一晶体取向对准的衬底上的绝缘层上方的鳍部，以形成沿着第二晶体取向对准的表面；在所述鳍部的沿着所述第二晶体取向对准的所述表面上沉积器件层；以及在所述器件层上沉积极化感应层以提供二维电子气。
一种制造电子器件的方法包括：通过掩模蚀刻所述衬底以形成鳍部；在所述衬底上沉积所述绝缘层；修改沿着第一晶体取向对准的衬底上的绝缘层上方的鳍部，以形成沿着第二晶体取向对准的表面；在所述鳍部的沿着所述第二晶体取向对准的所述表面上方沉积器件层。
一种制造电子器件的方法包括：修改沿着第一晶体取向对准的衬底上的绝缘层上方的鳍部，以形成沿着第二晶体取向对准的表面；以及在所述鳍部的沿着所述第二晶体取向对准的所述表面上方沉积器件层，其中所述第一晶体取向是<100>晶体取向，并且所述第二晶体取向是<111>晶体取向。
一种制造电子器件的方法包括：修改沿着第一晶体取向对准的衬底上的绝缘层上方的鳍部，以形成沿着第二晶体取向对准的表面；以及在所述鳍部的沿着所述第二晶体取向对准的所述表面上沉积器件层，其中，所述器件层的厚度从1纳米至40纳米。
一种制造电子器件的方法包括：修改沿着第一晶体取向对准的衬底上的绝缘层上方的鳍部，以形成沿着第二晶体取向对准的表面；以及在所述鳍部的沿着所述第二晶体取向对准的所述表面上方沉积器件层，其中，所述第一鳍部的宽度小于所述第一鳍部的高度。
一种电子器件，包括：沿着第一晶体取向对准的衬底上的绝缘层上方的鳍部，所述鳍部具有沿着第二晶体取向对准的第一表面；以及沉积在所述鳍部的沿着所述第二晶体取向对准的所述第一表面上方的器件层。
一种电子器件，包括：沿着第一晶体取向对准的衬底上的绝缘层上方的鳍部，所述鳍部具有沿着第二晶体取向对准的第一表面；以及在所述鳍部的沿着所述第二晶体取向对准的所述第一表面上的成核层以及在成核层上的器件层。
一种电子器件，包括：沿着第一晶体取向对准的衬底上的绝缘层上方的鳍部，所述鳍部具有沿着第二晶体取向对准的第一表面；以及沉积在所述鳍部的沿着所述第二晶体取向对准的所述第一表面上方的器件层，以及在所述器件层上的极化感应层，用以提供二维电子气。
一种电子器件，包括：沿着第一晶体取向对准的衬底上的绝缘层上方的鳍部，所述鳍部具有沿着第二晶体取向对准的第一表面；以及沉积在所述鳍部的沿着所述第二晶体取向对准的所述第一表面上方的器件层，其中，所述鳍部具有沿着第二晶体取向对准的与所述第一表面邻近的第二表面。
一种电子器件，包括：沿着第一晶体取向对准的衬底上的绝缘层上方的鳍部，所述鳍部具有沿着第二晶体取向对准的第一表面；以及沉积在所述鳍部的沿着所述第二晶体取向对准的所述第一表面上方的器件层，其中，所述鳍部具有三角形形状。
一种电子器件，包括：沿着第一晶体取向对准的衬底上的绝缘层上方的鳍部，所述鳍部具有沿着第二晶体取向对准的第一表面；以及沉积在所述鳍部的沿着所述第二晶体取向对准的所述第一表面上方的器件层，其中，所述鳍部具有V形状。
一种电子器件，包括：沿着第一晶体取向对准的衬底上的绝缘层上方的鳍部，所述鳍部具有沿着第二晶体取向对准的第一表面；以及沉积在所述鳍部的沿着所述第二晶体取向对准的所述第一表面上方的器件层，其中，所述鳍部具有M形状。
一种电子器件，包括：沿着第一晶体取向对准的衬底上的绝缘层上方的鳍部，所述鳍部具有沿着第二晶体取向对准的第一表面；以及沉积在所述鳍部的沿着所述第二晶体取向对准的所述第一表面上方的器件层，其中，所述衬底包括硅；并且所述器件层包括III-V材料。
一种电子器件，包括：沿着第一晶体取向对准的衬底上的绝缘层上方的鳍部，所述鳍部具有沿着第二晶体取向对准的第一表面；以及沉积在所述鳍部的沿着所述第二晶体取向对准的所述第一表面上方的器件层，其中，所述第一晶体取向是<100>晶体取向，并且所述第二晶体取向是<111>晶体取向。
一种电子器件，包括：沿着第一晶体取向对准的衬底上的绝缘层上方的鳍部，所述鳍部具有沿着第二晶体取向对准的第一表面；以及沉积在所述鳍部的沿着所述第二晶体取向对准的所述第一表面上方的器件层，其中，所述器件层的厚度从1纳米到40纳米。

Claims (20)

1.一种制造电子器件的方法，包括：
修改沿着第一晶体取向对准的衬底上的绝缘层上方的鳍部，以形成沿着第二晶体取向对准的表面；以及
在所述鳍部的沿着所述第二晶体取向对准的所述表面上方沉积器件层。
2.根据权利要求1所述的方法，还包括：
在所述鳍部与所述器件层之间沉积成核层。
3.根据权利要求1所述的方法，其中，修改所述鳍部包括：
蚀刻所述鳍部以暴露沿着所述第二晶体取向对准的所述表面。
4.根据权利要求1所述的方法，其中，修改所述鳍部包括：
对所述鳍部进行退火以形成沿着所述第二晶体取向对准的所述表面。
5.根据权利要求1所述的方法，其中，所述衬底包括硅，并且所述器件层包括III-V材料。
6.根据权利要求1所述的方法，还包括：
在所述器件层上沉积极化感应层以提供二维电子气。
7.根据权利要求1所述的方法，还包括：
通过掩模蚀刻所述衬底以形成所述鳍部；以及
在所述衬底上沉积所述绝缘层。
8.根据权利要求1所述的方法，其中，所述第一晶体取向是<100>晶体取向，并且所述第二晶体取向是<111>晶体取向。
9.根据权利要求1所述的方法，其中，所述器件层的厚度从1纳米至40纳米。
10.根据权利要求1所述的方法，其中，所述第一鳍部的宽度小于所述第一鳍部的高度。
11.一种电子器件，包括：
沿着第一晶体取向对准的衬底上的绝缘层上方的鳍部，所述鳍部具有沿着第二晶体取向对准的第一表面；以及
沉积在所述鳍部的沿着所述第二晶体取向对准的所述第一表面上方的器件层。
12.根据权利要求11所述的电子器件，还包括：
在所述鳍部与所述器件层之间的成核层。
13.根据权利要求11所述的电子器件，还包括在所述器件层上的极化感应层，用以提供二维电子气。
14.根据权利要求11所述的电子器件，其中，所述鳍部具有沿着第二晶体取向对准的与所述第一表面邻近的第二表面。
15.根据权利要求11所述的电子器件，其中，所述鳍部具有三角形形状。
16.根据权利要求11所述的电子器件，其中，所述鳍部具有V形状。
17.根据权利要求11所述的电子器件，其中，所述鳍部具有M形状。
18.根据权利要求11所述的电子器件，其中，所述衬底包括硅；并且所述器件层包括III-V材料。
19.根据权利要求11所述的电子器件，其中，所述第一晶体取向是<100>晶体取向，并且所述第二晶体取向是<111>晶体取向。
20.根据权利要求11所述的电子器件，其中，所述器件层的厚度从1纳米到40纳米。
CN201380077010.9A 2013-06-28 2013-06-28 具有用于III-N外延的Si（100）晶片上的Si（111）平面的纳米结构和纳米特征 Pending CN105531797A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2013/048757 WO2014209393A1 (en) 2013-06-28 2013-06-28 NANOSTRUCTURES AND NANOFEATURES WITH Si (111) PLANES ON Si (100) WAFERS FOR III-N EPITAXY

Publications (1)

Publication Number Publication Date
CN105531797A true CN105531797A (zh) 2016-04-27

Family

ID=52142514

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380077010.9A Pending CN105531797A (zh) 2013-06-28 2013-06-28 具有用于III-N外延的Si（100）晶片上的Si（111）平面的纳米结构和纳米特征

Country Status (7)

Country Link
US (2) US20160056244A1 (zh)
KR (1) KR20160029005A (zh)
CN (1) CN105531797A (zh)
DE (1) DE112013007072T5 (zh)
GB (1) GB2529953B (zh)
TW (2) TWI517217B (zh)
WO (1) WO2014209393A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108231881A (zh) * 2017-12-25 2018-06-29 中国电子科技集团公司第五十五研究所 图形化的Si（100）衬底GaN-HEMT外延片及其制备方法
CN110770900A (zh) * 2018-04-10 2020-02-07 深圳大学 光电记忆器件、光电记忆读出器件及相机模组

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013103602A1 (de) * 2013-04-10 2014-10-16 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zu seiner Herstellung
US9634185B2 (en) * 2015-03-26 2017-04-25 Imec Vzw Optical semiconductor device and method for making the device
US9355914B1 (en) 2015-06-22 2016-05-31 International Business Machines Corporation Integrated circuit having dual material CMOS integration and method to fabricate same
US9558943B1 (en) * 2015-07-13 2017-01-31 Globalfoundries Inc. Stress relaxed buffer layer on textured silicon surface
WO2017111852A1 (en) * 2015-12-24 2017-06-29 Intel Corporation Vertical iii-n transistors with lateral epitaxial overgrowth
US10181526B2 (en) 2016-06-02 2019-01-15 Samsung Electronics Co., Ltd. Field effect transistor including multiple aspect ratio trapping structures
US20180083000A1 (en) * 2016-09-20 2018-03-22 Qualcomm Incorporated Fin epitaxy with lattice strain relaxation
US10263151B2 (en) * 2017-08-18 2019-04-16 Globalfoundries Inc. Light emitting diodes
WO2019066789A1 (en) * 2017-09-27 2019-04-04 Intel Corporation NANORUBAN III-N EPITAXIAL STRUCTURES FOR MANUFACTURING DEVICES
US10504747B2 (en) 2017-09-29 2019-12-10 Taiwan Semiconductor Manufacturing Company, Ltd. Method of gap filling using conformal deposition-annealing-etching cycle for reducing seam void and bending
TWI683362B (zh) * 2018-12-17 2020-01-21 許富翔 矽鰭片結構的修整方法
US11145507B2 (en) * 2019-12-16 2021-10-12 Wafer Works Corporation Method of forming gallium nitride film over SOI substrate
US11652105B2 (en) 2020-07-22 2023-05-16 Taiwan Semiconductor Manufacturing Co., Ltd. Epitaxy regions with large landing areas for contact plugs

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050242395A1 (en) * 2004-04-30 2005-11-03 Taiwan Semiconductor Manufacturing Co., Ltd. FinFET transistor device on SOI and method of fabrication
CN101427374A (zh) * 2006-04-28 2009-05-06 国际商业机器公司 高性能3d fet结构及其使用择优晶体蚀刻的形成方法
CN101645458A (zh) * 2008-08-08 2010-02-10 索尼株式会社 半导体器件和制造半导体器件的方法
CN101853808A (zh) * 2008-08-11 2010-10-06 台湾积体电路制造股份有限公司 形成电路结构的方法
US20120292665A1 (en) * 2011-05-16 2012-11-22 Fabio Alessio Marino High performance multigate transistor

Family Cites Families (107)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5244173A (en) * 1975-10-06 1977-04-06 Hitachi Ltd Method of flat etching of silicon substrate
US4762382A (en) * 1987-06-29 1988-08-09 Honeywell Inc. Optical interconnect circuit for GaAs optoelectronics and Si VLSI/VHSIC
US5040032A (en) * 1988-02-09 1991-08-13 Bell Communications Research, Inc. Semiconductor superlattice heterostructures on non-planar substrates
US5114877A (en) * 1991-01-08 1992-05-19 Xerox Corporation Method of fabricating quantum wire semiconductor laser via photo induced evaporation enhancement during in situ epitaxial growth
JPH06232099A (ja) * 1992-09-10 1994-08-19 Mitsubishi Electric Corp 半導体装置の製造方法，半導体装置の製造装置，半導体レーザの製造方法，量子細線構造の製造方法，及び結晶成長方法
JP3761918B2 (ja) * 1994-09-13 2006-03-29 株式会社東芝 半導体装置の製造方法
US5780343A (en) * 1995-12-20 1998-07-14 National Semiconductor Corporation Method of producing high quality silicon surface for selective epitaxial growth of silicon
US5770475A (en) * 1996-09-23 1998-06-23 Electronics And Telecommunications Research Institute Crystal growth method for compound semiconductor
US20020069816A1 (en) * 1999-12-13 2002-06-13 Thomas Gehrke Methods of fabricating gallium nitride layers on textured silicon substrates, and gallium nitride semiconductor structures fabricated thereby
US20020011612A1 (en) * 2000-07-31 2002-01-31 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
KR100476940B1 (ko) * 2003-06-20 2005-03-16 삼성전자주식회사 기판으로부터 수직으로 연장된 게이트 채널을 갖는디램기억 셀 및 그 제조방법
KR100496891B1 (ko) * 2003-08-14 2005-06-23 삼성전자주식회사 핀 전계효과 트랜지스터를 위한 실리콘 핀 및 그 제조 방법
WO2005038931A1 (ja) * 2003-10-20 2005-04-28 Nec Corporation 半導体装置及び半導体装置の製造方法
US7385247B2 (en) * 2004-01-17 2008-06-10 Samsung Electronics Co., Ltd. At least penta-sided-channel type of FinFET transistor
JP4675585B2 (ja) * 2004-06-22 2011-04-27 シャープ株式会社 電界効果トランジスタ
US7262099B2 (en) * 2004-08-23 2007-08-28 Micron Technology, Inc. Methods of forming field effect transistors
US6969644B1 (en) * 2004-08-31 2005-11-29 Texas Instruments Incorporated Versatile system for triple-gated transistors with engineered corners
KR100601138B1 (ko) * 2004-10-06 2006-07-19 에피밸리 주식회사 Ⅲ-질화물 반도체 발광소자 및 그 제조 방법
KR100849177B1 (ko) * 2005-01-04 2008-07-30 삼성전자주식회사 패싯 채널들을 갖는 모스 트랜지스터를 채택하는 반도체집적회로 소자들 및 그 제조방법들
JP2006196631A (ja) * 2005-01-13 2006-07-27 Hitachi Ltd 半導体装置及びその製造方法
US8324660B2 (en) * 2005-05-17 2012-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US7494858B2 (en) * 2005-06-30 2009-02-24 Intel Corporation Transistor with improved tip profile and method of manufacture thereof
US8466490B2 (en) * 2005-07-01 2013-06-18 Synopsys, Inc. Enhanced segmented channel MOS transistor with multi layer regions
US7586158B2 (en) * 2005-07-07 2009-09-08 Infineon Technologies Ag Piezoelectric stress liner for bulk and SOI
US7666741B2 (en) * 2006-01-17 2010-02-23 International Business Machines Corporation Corner clipping for field effect devices
JP4635897B2 (ja) * 2006-02-15 2011-02-23 株式会社東芝 半導体装置及びその製造方法
WO2007112066A2 (en) * 2006-03-24 2007-10-04 Amberwave Systems Corporation Lattice-mismatched semiconductor structures and related methods for device fabrication
US7582516B2 (en) * 2006-06-06 2009-09-01 International Business Machines Corporation CMOS devices with hybrid channel orientations, and methods for fabricating the same using faceted epitaxy
JP2008141187A (ja) * 2006-11-09 2008-06-19 Matsushita Electric Ind Co Ltd 窒化物半導体レーザ装置
US20080237634A1 (en) * 2007-03-30 2008-10-02 International Business Machines Corporation Crystallographic recess etch for embedded semiconductor region
FR2914783A1 (fr) * 2007-04-03 2008-10-10 St Microelectronics Sa Procede de fabrication d'un dispositif a gradient de concentration et dispositif correspondant.
US8237151B2 (en) * 2009-01-09 2012-08-07 Taiwan Semiconductor Manufacturing Company, Ltd. Diode-based devices and methods for making the same
US8927353B2 (en) * 2007-05-07 2015-01-06 Taiwan Semiconductor Manufacturing Co., Ltd. Fin field effect transistor and method of forming the same
US8174073B2 (en) * 2007-05-30 2012-05-08 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit structures with multiple FinFETs
US7956370B2 (en) * 2007-06-12 2011-06-07 Siphoton, Inc. Silicon based solid state lighting
JP2009032955A (ja) * 2007-07-27 2009-02-12 Toshiba Corp 半導体装置、およびその製造方法
US8344242B2 (en) * 2007-09-07 2013-01-01 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-junction solar cells
US8188513B2 (en) * 2007-10-04 2012-05-29 Stc.Unm Nanowire and larger GaN based HEMTS
US7727830B2 (en) * 2007-12-31 2010-06-01 Intel Corporation Fabrication of germanium nanowire transistors
US8030666B2 (en) * 2008-04-16 2011-10-04 Taiwan Semiconductor Manufacturing Company, Ltd. Group-III nitride epitaxial layer on silicon substrate
US8987092B2 (en) * 2008-04-28 2015-03-24 Spansion Llc Methods for fabricating memory cells having fin structures with semicircular top surfaces and rounded top corners and edges
US20090283829A1 (en) * 2008-05-13 2009-11-19 International Business Machines Corporation Finfet with a v-shaped channel
WO2010011201A1 (en) * 2008-07-21 2010-01-28 Pan Shaoher X Light emitting device
US8134169B2 (en) * 2008-07-01 2012-03-13 Taiwan Semiconductor Manufacturing Co., Ltd. Patterned substrate for hetero-epitaxial growth of group-III nitride film
US8268729B2 (en) * 2008-08-21 2012-09-18 International Business Machines Corporation Smooth and vertical semiconductor fin structure
US8313967B1 (en) * 2009-01-21 2012-11-20 Stc.Unm Cubic phase, nitrogen-based compound semiconductor films epitaxially grown on a grooved Si <001> substrate
US7906802B2 (en) * 2009-01-28 2011-03-15 Infineon Technologies Ag Semiconductor element and a method for producing the same
JP4875115B2 (ja) * 2009-03-05 2012-02-15 株式会社東芝 半導体素子及び半導体装置
US8816391B2 (en) * 2009-04-01 2014-08-26 Taiwan Semiconductor Manufacturing Company, Ltd. Source/drain engineering of devices with high-mobility channels
CN101853882B (zh) * 2009-04-01 2016-03-23 台湾积体电路制造股份有限公司 具有改进的开关电流比的高迁移率多面栅晶体管
WO2011004474A1 (ja) * 2009-07-08 2011-01-13 株式会社 東芝 半導体装置及びその製造方法
US8264021B2 (en) * 2009-10-01 2012-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. Finfets and methods for forming the same
US8629478B2 (en) * 2009-07-31 2014-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Fin structure for high mobility multiple-gate transistor
US8350273B2 (en) * 2009-08-31 2013-01-08 Infineon Technologies Ag Semiconductor structure and a method of forming the same
US8362575B2 (en) * 2009-09-29 2013-01-29 Taiwan Semiconductor Manufacturing Company, Ltd. Controlling the shape of source/drain regions in FinFETs
US8415718B2 (en) * 2009-10-30 2013-04-09 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming epi film in substrate trench
US8759203B2 (en) * 2009-11-17 2014-06-24 Taiwan Semiconductor Manufacturing Company, Ltd. Growing III-V compound semiconductors from trenches filled with intermediate layers
US9087725B2 (en) * 2009-12-03 2015-07-21 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs with different fin height and EPI height setting
US8598003B2 (en) * 2009-12-21 2013-12-03 Intel Corporation Semiconductor device having doped epitaxial region and its methods of fabrication
US8722441B2 (en) * 2010-01-21 2014-05-13 Siphoton Inc. Manufacturing process for solid state lighting device on a conductive substrate
US8674383B2 (en) * 2010-01-21 2014-03-18 Siphoton Inc. Solid state lighting device on a conductive substrate
US20110233521A1 (en) * 2010-03-24 2011-09-29 Cree, Inc. Semiconductor with contoured structure
US8729627B2 (en) * 2010-05-14 2014-05-20 Taiwan Semiconductor Manufacturing Company, Ltd. Strained channel integrated circuit devices
US8609517B2 (en) * 2010-06-11 2013-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. MOCVD for growing III-V compound semiconductors on silicon substrates
KR101217209B1 (ko) * 2010-10-07 2012-12-31 서울대학교산학협력단 발광소자 및 그 제조방법
US8183134B2 (en) * 2010-10-19 2012-05-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and manufacturing method with improved epitaxial quality of III-V compound on silicon surfaces
US8709921B2 (en) * 2010-11-15 2014-04-29 Applied Materials, Inc. Method for forming a semiconductor device using selective epitaxy of group III-nitride
US20120199888A1 (en) * 2011-02-09 2012-08-09 United Microelectronics Corporation Fin field-effect transistor structure
US8624292B2 (en) * 2011-02-14 2014-01-07 Siphoton Inc. Non-polar semiconductor light emission devices
US8217418B1 (en) * 2011-02-14 2012-07-10 Siphoton Inc. Semi-polar semiconductor light emission devices
KR20120122776A (ko) * 2011-04-29 2012-11-07 에스케이하이닉스 주식회사 반도체 소자 및 그의 제조 방법
US8841701B2 (en) * 2011-08-30 2014-09-23 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET device having a channel defined in a diamond-like shape semiconductor structure
US8946829B2 (en) * 2011-10-14 2015-02-03 Taiwan Semiconductor Manufacturing Company, Ltd. Selective fin-shaping process using plasma doping and etching for 3-dimensional transistor applications
CN104025293B (zh) * 2011-10-18 2018-06-08 英特尔公司 利用非平面拓扑的反熔丝元件
US20130093062A1 (en) * 2011-10-18 2013-04-18 Ying-Chih Lin Semiconductor structure and process thereof
KR101867999B1 (ko) * 2011-10-31 2018-06-18 삼성전자주식회사 Ｉｉｉ-ｖ족 물질층을 형성하는 방법, ｉｉｉ-ｖ족 물질층을 포함하는 반도체 소자 및 그 제조방법
KR20130047813A (ko) * 2011-10-31 2013-05-09 삼성전자주식회사 Ｉｉｉ-ｖ족 화합물 반도체층을 포함하는 반도체 소자 및 그 제조방법
KR101805634B1 (ko) * 2011-11-15 2017-12-08 삼성전자 주식회사 Ⅲ-ⅴ족 배리어를 포함하는 반도체 소자 및 그 제조방법
CN107068753B (zh) * 2011-12-19 2020-09-04 英特尔公司 通过部分熔化升高的源极-漏极的晶体管的脉冲激光退火工艺
DE112011105987T5 (de) * 2011-12-19 2014-09-11 Intel Corporation Nichtplanarer III-N-Transistor
US8629038B2 (en) * 2012-01-05 2014-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs with vertical fins and methods for forming the same
US8546891B2 (en) * 2012-02-29 2013-10-01 Taiwan Semiconductor Manufacturing Company, Ltd. Fin profile structure and method of making same
US8629512B2 (en) * 2012-03-28 2014-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Gate stack of fin field effect transistor with slanted sidewalls
US9012286B2 (en) * 2012-04-12 2015-04-21 Globalfoundries Inc. Methods of forming FinFET semiconductor devices so as to tune the threshold voltage of such devices
US9368388B2 (en) * 2012-04-13 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus for FinFETs
US9559189B2 (en) * 2012-04-16 2017-01-31 United Microelectronics Corp. Non-planar FET
WO2013165620A1 (en) * 2012-05-04 2013-11-07 Stc.Unm Growth of cubic crystalline phase structure on silicon substrates and devices comprising the cubic crystalline phase structure
US8669147B2 (en) * 2012-06-11 2014-03-11 Globalfoundries Inc. Methods of forming high mobility fin channels on three dimensional semiconductor devices
US8729634B2 (en) * 2012-06-15 2014-05-20 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET with high mobility and strain channel
KR101909204B1 (ko) * 2012-06-25 2018-10-17 삼성전자 주식회사 내장된 스트레인-유도 패턴을 갖는 반도체 소자 및 그 형성 방법
US8883570B2 (en) * 2012-07-03 2014-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-gate FETs and methods for forming the same
US9142400B1 (en) * 2012-07-17 2015-09-22 Stc.Unm Method of making a heteroepitaxial layer on a seed area
US8729607B2 (en) * 2012-08-27 2014-05-20 Kabushiki Kaisha Toshiba Needle-shaped profile finFET device
US9064709B2 (en) * 2012-09-28 2015-06-23 Intel Corporation High breakdown voltage III-N depletion mode MOS capacitors
KR20140052734A (ko) * 2012-10-25 2014-05-07 삼성전자주식회사 반도체 소자 및 이의 제조 방법
US8768271B1 (en) * 2012-12-19 2014-07-01 Intel Corporation Group III-N transistors on nanoscale template structures
US8785907B2 (en) * 2012-12-20 2014-07-22 Intel Corporation Epitaxial film growth on patterned substrate
CN103943498B (zh) * 2013-01-22 2016-08-10 中芯国际集成电路制造(上海)有限公司 三维量子阱晶体管及其形成方法
US9123633B2 (en) * 2013-02-01 2015-09-01 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for forming semiconductor regions in trenches
US9196709B2 (en) * 2013-02-01 2015-11-24 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for forming semiconductor regions in trenches
US9054044B2 (en) * 2013-03-07 2015-06-09 Globalfoundries Inc. Method for forming a semiconductor device and semiconductor device structures
US9159832B2 (en) * 2013-03-08 2015-10-13 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor fin structures and methods for forming the same
CN104218082B (zh) * 2013-06-04 2017-08-25 中芯国际集成电路制造(上海)有限公司 高迁移率鳍型场效应晶体管及其制造方法
US9275861B2 (en) * 2013-06-26 2016-03-01 Globalfoundries Inc. Methods of forming group III-V semiconductor materials on group IV substrates and the resulting substrate structures
US20150014808A1 (en) * 2013-07-11 2015-01-15 United Microelectronics Corp. Semiconductor structure and fabrication method thereof
US9240342B2 (en) * 2013-07-17 2016-01-19 Globalfoundries Inc. Methods of forming replacement fins for a FinFET semiconductor device by performing a replacement growth process
KR102101762B1 (ko) * 2013-09-25 2020-04-20 인텔 코포레이션 실리콘 핀의 (111) 면 상의 iii-v 디바이스 구조의 형성

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050242395A1 (en) * 2004-04-30 2005-11-03 Taiwan Semiconductor Manufacturing Co., Ltd. FinFET transistor device on SOI and method of fabrication
CN101427374A (zh) * 2006-04-28 2009-05-06 国际商业机器公司 高性能3d fet结构及其使用择优晶体蚀刻的形成方法
CN101645458A (zh) * 2008-08-08 2010-02-10 索尼株式会社 半导体器件和制造半导体器件的方法
CN101853808A (zh) * 2008-08-11 2010-10-06 台湾积体电路制造股份有限公司 形成电路结构的方法
US20120292665A1 (en) * 2011-05-16 2012-11-22 Fabio Alessio Marino High performance multigate transistor

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108231881A (zh) * 2017-12-25 2018-06-29 中国电子科技集团公司第五十五研究所 图形化的Si（100）衬底GaN-HEMT外延片及其制备方法
CN110770900A (zh) * 2018-04-10 2020-02-07 深圳大学 光电记忆器件、光电记忆读出器件及相机模组
CN110770900B (zh) * 2018-04-10 2023-04-11 深圳大学 光电记忆器件、光电记忆读出器件及相机模组

Also Published As

Publication number Publication date
US20170213892A1 (en) 2017-07-27
GB2529953B (en) 2020-04-01
TW201517128A (zh) 2015-05-01
DE112013007072T5 (de) 2016-01-28
WO2014209393A1 (en) 2014-12-31
TWI517217B (zh) 2016-01-11
GB201520313D0 (en) 2015-12-30
GB2529953A (en) 2016-03-09
KR20160029005A (ko) 2016-03-14
TWI582831B (zh) 2017-05-11
US20160056244A1 (en) 2016-02-25
TW201626440A (zh) 2016-07-16

Similar Documents

Publication Publication Date Title
CN105531797A (zh) 具有用于III-N外延的Si（100）晶片上的Si（111）平面的纳米结构和纳米特征
US10096682B2 (en) III-N devices in Si trenches
US10475888B2 (en) Integration of III-V devices on Si wafers
US10573717B2 (en) Selective epitaxially grown III-V materials based devices
US10269971B2 (en) Semiconductor devices and FinFETs
US20170186598A1 (en) Non-silicon device heterolayers on patterned silicon substrate for cmos by combination of selective and conformal epitaxy
CN104160478B (zh) 在非天然表面上形成具有减小的表面粗糙度和体缺陷密度的异质层的方法以及由此形成的结构
CN105745759A (zh) 非同质半导体衬底上的宽带隙晶体管及其制造方法
TWI706476B (zh) 蝕刻鰭片核心以提供加倍鰭片

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20160427