CN108231881A - 图形化的Si(100)衬底GaN-HEMT外延片及其制备方法 - Google Patents

图形化的Si(100)衬底GaN-HEMT外延片及其制备方法 Download PDF

Info

Publication number
CN108231881A
CN108231881A CN201711420113.7A CN201711420113A CN108231881A CN 108231881 A CN108231881 A CN 108231881A CN 201711420113 A CN201711420113 A CN 201711420113A CN 108231881 A CN108231881 A CN 108231881A
Authority
CN
China
Prior art keywords
layer
gan
substrate
patterned
epitaxial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201711420113.7A
Other languages
English (en)
Inventor
王克超
潘磊
董逊
李忠辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 55 Research Institute
Original Assignee
CETC 55 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 55 Research Institute filed Critical CETC 55 Research Institute
Priority to CN201711420113.7A priority Critical patent/CN108231881A/zh
Publication of CN108231881A publication Critical patent/CN108231881A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003Nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT

Abstract

本发明涉及一种图形化的Si(100)衬底GaN‑HEMT外延片及其制备方法,包括Si衬底,图形化表面,外延层,图形化表面位于Si衬底上,外延层生长于图形化表面上;其中外延层由五部分组成,由下向上分别为成核层,缓冲层,GaN层,势垒层,帽层。制备方法包括:1)清洗Si衬底1;2)在衬底上生长氧化硅层掩膜,正胶光刻;3)腐蚀衬底;4)去除残留的氧化硅掩膜;5)利用MOCVD在图形化的Si衬底之上进行外延;6)清洗外延片。优点:1)采用Si(100)外延衬底实现与现有IC工艺的兼容性。2)外延结构呈现四面体,表面积增加了73%,减小单位器件的尺寸,节约晶圆面积。3)提高了薄膜质量和势垒层AlGaN的压应力,提高器件性能。4)避免对器件表面的损伤,节约生产成本。

Description

图形化的Si(100)衬底GaN-HEMT外延片及其制备方法
技术领域
本发明是一种图形化的Si(100)衬底GaN-HEMT外延片及其制备方法,属于半导体技术领域。
背景技术
III族氮化物半导体材料构成的异质结,如GaN与Al(In)GaN,可以形成高浓度高电子迁移率的二维电子气,适合于研制微波功率场效应晶体管器件。由于缺乏大尺寸的同质衬底,目前氮化物半导体材料主要生长在碳化硅、蓝宝石或Si等衬底上。
SiC与GaN的晶格失配最小,因此在SiC衬底上外延的GaN薄膜质量最好。虽然蓝宝石衬底与GaN的晶格失配远大于SiC,但在蓝宝石衬底比SiC衬底便宜的多,同时蓝宝石衬底尺寸大、晶体质量高,大量的GaN晶体薄膜和AlGaN/GaN异质结材料生长都是基于蓝宝石衬底的。Si作为半导体产业的主流材料,不论是氮化物自身的发展还是化合物半导体与Si的融合都使得在Si衬底上外延氮化物成为具有战略性意义的发展方向。然而,Si上外延GaN宜选取Si(111)衬底而非IC工艺通常采用的(100)衬底,而且Si与GaN之间存在16.9%的晶格失配与56%的热失配,使得Si上外延 GaN的应力很大。目前,通过缓冲层、插入层等方法已能较好的实现氮化物的外延,但Si(111)衬底与IC工艺的不兼容性与外延过程中的应力调配限制了Si基氮化物和微波功率器件的发展。
发明内容
本发明提出的是一种图形化的Si(100)衬底GaN-HEMT外延片及其制备方法,其目的在于实现Si基氮化物器件与IC工艺的兼容,并改善GaN-HEMT的器件性能。
本发明的技术解决方案:
图形化的Si(100)衬底GaN-HEMT外延片,包括Si衬底1,图形化表面2,外延层3,图形化表面2位于Si衬底1之上,外延层3生长于图形化表面2上;其中外延层3由五部分组成,由下向上分别为成核层4,缓冲层5,GaN层6,势垒层7,帽层8。
其制备方法包括以下步骤:
1)将Si衬底1进行标准RCA清洗。
2)利用PECVD在Si衬底1之上生长一层100-500nm的氧化硅层作为掩膜,对衬底进行正胶光刻,光刻的图案为周期性分布的长方形,尺寸为1-999μm;将衬底浸没在BOE或者氢氟酸的水溶液中,使方形的Si表面裸露出来,之后去除光刻胶;
3)将衬底浸泡在四甲基氢氧化胺(TMAH)与异丙醇(IPA)的水溶液中,在80oC水浴下腐蚀10-60min;
4)去离子水冲洗衬底之后,将衬底浸泡在BOE或者氢氟酸水溶液中2-5min,去除残留的氧化硅掩膜,去离子水冲洗5-10min;
5)利用MOCVD 在图形化的Si衬底之上进行外延;外延层包括100-500nm的高温或低温AlN成核层;缓冲层包括多层组分渐变的AlGaN或GaN/AlN超晶格层,或两者均有,其中AlGaN缓冲层每层厚度为100-500nm,Al组分由底层向上层逐渐变少,GaN/AlN超晶格层周期为20-60,GaN厚度为10-20nm,AlN层厚度为2-20nm; GaN层,厚度为500-1500nm,为未掺杂或p掺形成的高阻层;势垒层为10-30nm的AlGaN,Al组分为10~40 wt%;帽层为GaN,厚度为2-20nm的;
6)清洗外延片,去除表面的有机物、金属等颗粒物。
本发明的有益效果:
1)采用Si(100)外延衬底实现与现有IC工艺的兼容性,对于Si基氮化物及其微波功率器件的发展具有战略性发展意义。
2)外延结构呈现四面体形状,表面积增加了73%,可有效减小单位器件的尺寸,节约晶圆面积,相同尺寸的晶圆可得到更多数量的分立器件。
3)外延层分布于分立的V形坑中,每部分外延层的尺寸保持在几到几百微米之间,因此外延生长降温过程过程中热失配产生的张应力应力可以得到有效释放,提高了薄膜质量,并且提高了势垒层AlGaN的压应力,可产生更高浓度的二维电子气浓度,有效提高了器件的性能。
4)在图形化的Si表面进行外延生长GaN-HEMT结构,器件之间无需进行额外的分离工艺,避免了对器件表面的损伤,而且节约了生产成本。
附图说明
附图1是为图形化的Si(100)衬底GaN-HEMT外延片的示意图,其中a图为横向剖面图,b为俯视图,c外延层的组成示意图。
附图2是图形化Si(100)衬底外延GaN-HEMT结构的制备流程图。
图中1是Si衬底、2是图形化表面、3是外延层、4是成核层、5是缓冲层、6是GaN层、7是势垒层、8是帽层。
具体实施方式
图形化的Si(100)衬底GaN-HEMT外延片,包括Si衬底1,图形化表面2,外延层3,图形化表面2位于Si衬底1之上,外延层3生长于图形化表面2上;其中外延层3由五部分组成,由下向上分别为成核层4,缓冲层5,GaN层6,势垒层7,帽层8。
所述Si衬底1为(100)衬底。
所述图形化表面2是将Si衬底1进行光刻,然后浸泡在腐蚀液中腐蚀形成的V形沟槽,该结构周期分布于Si衬底1之上,沟槽的表面为Si的(111)晶面。
所述外延层3为GaN-HEMT结构,通过金属有机物化学气相沉积(MOCVD)生长得到。
所述外延层3的最底部为成核层4,成核层4为低温或高温生长的AlN层,厚度为100-500nm。
所述缓冲层5位于成核层4上,缓冲层5为多层AlGaN缓冲层,或 GaN/AlN超晶格层,或两者均有;其中AlGaN缓冲层每层厚度为100-500nm,Al组分由底层向上层逐渐减少;GaN/AlN超晶格层周期为20-60,GaN厚度在10-20nm,AlN层为2-20nm。
所述GaN层6厚度为500-1500nm,为未掺杂或p掺形成的高阻层。
所述势垒层7为AlGaN层,厚度为10-30nm,Al组分为10~40 wt%。
所述帽层8为GaN层,厚度为2-20nm。
其制备方法包括以下步骤:
1)将Si衬底1进行标准RCA清洗。
2)利用PECVD在Si衬底1之上生长一层100-500nm的氧化硅层作为掩膜,对衬底进行正胶光刻,光刻的图案为周期性分布的长方形,尺寸为1-999μm;将衬底浸没在BOE或者氢氟酸的水溶液中,使方形的Si表面裸露出来,之后去除光刻胶;
3)将衬底浸泡在四甲基氢氧化胺(TMAH)与异丙醇(IPA)的水溶液中,在80oC水浴下腐蚀10-60min;
4)去离子水冲洗衬底之后,将衬底浸泡在BOE或者氢氟酸水溶液中2-5min,去除残留的氧化硅掩膜,去离子水冲洗5-10min;
5)利用MOCVD 在图形化的Si衬底之上进行外延;外延层包括100-500nm的高温或低温AlN成核层;缓冲层包括多层组分渐变的AlGaN或GaN/AlN超晶格层,或两者均有,其中AlGaN缓冲层每层厚度为100-500nm,Al组分由底层向上层逐渐变少,GaN/AlN超晶格层周期为20-60,GaN厚度为10-20nm,AlN层厚度为2-20nm; GaN层,厚度为500-1500nm,为未掺杂或p掺形成的高阻层;势垒层为10-30nm的AlGaN,Al组分为10~40 wt%;帽层为GaN,厚度为2-20nm的;
6)清洗外延片,去除表面的有机物、金属等颗粒物。
下面结合附图对本发明技术方案进一步说明
如附图1所示,图形化的Si(100)衬底GaN-HEMT外延片,其特征是包括Si衬底1,位于Si衬底1之上的图形化表面2,在图形化表面2上生长的外延层3,其中外延层3由五部分组成,由底向上分别为成核层4,缓冲层5,GaN层6,势垒层7,帽层8。
所述的Si衬底1为IC工艺中最常采用的(100)衬底。
图形化表面2是通过 将Si衬底1进行光刻,然后浸泡在腐蚀液中腐蚀一定时间形成的V形沟槽,该结构周期分布于Si衬底1之上,且沟槽的表面为Si的(111)晶面。
外延层3为GaN-HEMT结构,通过MOCVD(金属有机物化学气相沉积)生长得到,由成核层4、缓冲层5、GaN层6、势垒层7、帽层8自下而上构成。
外延层3最底部为成核层4,该层为低温或高温生长的AlN层,厚度在100-500nm之间。
成核层4之上为缓冲层5,该层为 多层AlGaN缓冲层 ,或为 GaN/AlN超晶格层,或两者均有;其中AlGaN缓冲层每层厚度为100-500nm,Al组分由底层向上层逐渐变少;GaN/AlN超晶格层周期为20-60,GaN厚度在10-20nm,AlN层在2-20nm。
GaN层6厚度在500-1500nm之间,通常为未掺杂或p掺形成的高阻层。
势垒层7为AlGaN层,厚度在10-30nm之间。
帽层8为2-20nm厚的GaN层。
如附图2所示,其制备方法包括以下步骤:
1)将Si衬底1进行标准RCA清洗。
2)利用PECVD在Si衬底1之上生长一层100-500nm的氧化硅层作为掩膜,对衬底进行正胶光刻,光刻的图案为周期性分布的长方形,尺寸为1-999μm;将衬底浸没在BOE或者氢氟酸的水溶液中,使方形的Si表面裸露出来,之后去除光刻胶;
3)将衬底浸泡在四甲基氢氧化胺(TMAH)与异丙醇(IPA)的水溶液中,在80oC水浴下腐蚀10-60min;
4)去离子水冲洗衬底之后,将衬底浸泡在BOE或者氢氟酸水溶液中2-5min,去除残留的氧化硅掩膜,去离子水冲洗5-10min;
5)利用MOCVD 在图形化的Si衬底之上进行外延;外延层包括100-500nm的高温或低温AlN成核层;缓冲层包括多层组分渐变的AlGaN或GaN/AlN超晶格层,或两者均有,其中AlGaN缓冲层每层厚度为100-500nm,Al组分由底层向上层逐渐变少,GaN/AlN超晶格层周期为20-60,GaN厚度为10-20nm,AlN层厚度为2-20nm; GaN层,厚度为500-1500nm,为未掺杂或p掺形成的高阻层;势垒层为10-30nm的AlGaN,Al组分为10~40 wt%;帽层为GaN,厚度为2-20nm的;
6)清洗外延片,去除表面的有机物、金属等颗粒物。
实施例1
图形化Si(100)衬底外延GaN-HEMT结构,其制备方法如下:
1)采用直径100mm的(100)面单抛Si为衬底1,采用标准的RCA清洗方法对衬底进行清洗:首先将衬底浸泡在H2SO4:H2O2=3:1溶液中,80°C水浴加热下浸泡10-15min后,取出衬底,去离子水冲洗3min;然后将衬底放入BOE溶液中浸泡1min,之后去离子水冲洗3min;然后将衬底放入HCl :H2O2 :H2O=1:1:5 溶液中,80°C水浴加热(可超声)下浸泡10-15min后,去离子水冲洗3min;然后将衬底放入BOE溶液中浸泡1min,之后去离子水冲洗3min;最后将衬底放入氨水 :H2O2 :H2O=1:1:5 溶液中80°C水浴加热(可超声)下浸泡10-15min后,去离子水冲洗3min;然后将衬底放入BOE溶液中浸泡1min,之后去离子水冲洗3min,用氮气枪将衬底吹干。
2)将衬底放入PECVD(等离子体辅助化学气相沉积)中,在其正反两面均淀积一层200nm厚的氧化硅掩膜层,对衬底进行光刻(抛光面进行光刻,光刻图案为间距5um,100x15um的长方形,背面涂抹光刻胶保护)。然后将衬底放入BOE溶液中浸泡1min30s-1min40s,去除窗口处的氧化硅掩膜,去离子水冲洗3min;最后将衬底分别放入丙酮溶液80oC超声状态下水浴加热15min,乙醇溶液80 oC超声状态下水浴加热15min,去离子水冲洗5min,用来去除衬底表面的光刻胶。
3)将TMAH(150g/L)+IPA(100ml/L)溶液水浴加热到80 oC后,将衬底放入溶液中腐蚀50-60min形成周期性分布的V形坑结构2,去离子水冲洗5min。
4)将衬底浸泡在BOE溶液中5min去除衬底表面的氧化硅,再用去离子水冲洗5min。
5)利用MOCVD外延GaN-HEMT结构3。在反应室压力为6.65kPa的氢气气氛下加热Si衬底1到1000oC,进行10min的热退火。维持反应室压力不变,将衬底温度提高到1030oC,通入流速为10L/min的氨气和流速为86μmol/min的三甲基铝(TMA),生长厚度为200nm的AlN成核层4,生长时间为3600s。然后,向反应室中通入流速为86μmol/min的TMA,23μmol/min的三甲基镓(TMG)和6L/min的氨气,生长缓冲层5,首先是Al组分为0.75的Al0.75Ga0.25N,厚度为200nm,生长时间为2000s。接着,通入流速为86μmol/min的TMA,61μmol/min的TMG和6L/min的氨气,生长Al组分为0.5的Al0.5Ga0.5N,生长厚度为250nm,生长时间为2500s。再接着,通入流速为65μmol/min的TMA,124μmol/min的TMG和6L/min的氨气,生长Al组分为0.25的Al0.25Ga0.75N,生长厚度为300nm,生长时间为1000s。
维持反应室压力和衬底温度不变,在Al0.35Ga0.65N中间层6上生长30个周期AlN(10nm厚)/ GaN(12nm厚)的超晶格。其中AlN层生长时通入流速为86μmol/min的TMA和6L/min的氨气,GaN层生长时通入流速为117μmol/min的TMG和6L/min的氨气。超晶格中间层总的厚度为660nm,总的生长时间为2250s。
停止向反应室通入Al源,并将衬底温度降低到1000oC,将反应室压力提高到13.3kPa,通入流速为311μmol/min的TMG和10L/min的氨气,生长厚度为500nm的GaN层,生长时间为600s。接着将反应室压力进一步提高到66.5kPa,在源流速不变的条件下,生长厚度为400nm的GaN,生长时间为1000s。
然后,将衬底温度提高到1030oC,并将反应室压力降低到13.3kPa,通入流速为32μmol/min的TMA,74μmol/min的TMG和6L/min的氨气,生长Al组分为0.25的Al0.25Ga0.75N势垒层7,生长厚度为25nm。通入流速为194μmol/min的TMG和10L/min的氨气,生长厚度为3nm的GaN帽层8。
6)对外延片进行清洗,去除表面有机物颗粒、金属颗粒等。

Claims (10)

1.图形化的Si(100)衬底GaN-HEMT外延片,其特征是包括Si衬底,图形化表面,外延层,图形化表面位于Si衬底之上,外延层生长于图形化表面上;其中外延层由五部分组成,由下向上分别为成核层,缓冲层,GaN层,势垒层,帽层。
2.根据权利要求1所述的图形化的Si(100)衬底GaN-HEMT外延片,其特征是所述Si衬底为(100)衬底。
3.根据权利要求1所述的图形化的Si(100)衬底GaN-HEMT外延片,其特征是所述图形化表面是将Si衬底进行光刻,然后浸泡在腐蚀液中腐蚀形成的V形沟槽,该结构周期分布于Si衬底之上,沟槽的表面为Si的(111)晶面。
4.根据权利要求1所述的图形化的Si(100)衬底GaN-HEMT外延片,其特征是所述外延层为GaN-HEMT结构,通过金属有机物化学气相沉积(MOCVD)生长得到。
5.根据权利要求1所述的图形化的Si(100)衬底GaN-HEMT外延片,其特征是所述外延层的最底部为成核层,成核层为低温或高温生长的AlN层,厚度为100-500nm。
6.根据权利要求1所述的图形化的Si(100)衬底GaN-HEMT外延片,其特征是所述缓冲层位于成核层上,缓冲层为多层AlGaN缓冲层,或 GaN/AlN超晶格层,或两者均有;其中AlGaN缓冲层每层厚度为100-500nm,Al组分由底层向上层逐渐减少;GaN/AlN超晶格层周期为20-60,GaN厚度在10-20nm,AlN层为2-20nm。
7.根据权利要求1所述的图形化的Si(100)衬底GaN-HEMT外延片,其特征是所述GaN层厚度为500-1500nm,为未掺杂或p掺形成的高阻层。
8.根据权利要求1所述的图形化的Si(100)衬底GaN-HEMT外延片,其特征是所述势垒层为AlGaN层,厚度为10-30nm,Al组分为10~40 wt%。
9.根据权利要求1所述的图形化的Si(100)衬底GaN-HEMT外延片,其特征是所述帽层为GaN层,厚度为2-20nm。
10.如权利要求1所述的图形化的Si(100)衬底GaN-HEMT外延片的制备方法,其特征是包括以下步骤:
1)将Si衬底1进行标准RCA清洗;
2)利用PECVD在Si衬底之上生长一层100-500nm的氧化硅层作为掩膜,对衬底进行正胶光刻,光刻的图案为周期性分布的长方形,尺寸为1-999μm;将衬底浸没在BOE或者氢氟酸的水溶液中,使方形的Si表面裸露出来,之后去除光刻胶;
3)将衬底浸泡在四甲基氢氧化胺(TMAH)与异丙醇(IPA)的水溶液中,在80oC水浴下腐蚀10-60min;
4)去离子水冲洗衬底之后,将衬底浸泡在BOE或者氢氟酸水溶液中2-5min,去除残留的氧化硅掩膜,去离子水冲洗5-10min;
5)利用MOCVD 在图形化的Si衬底之上进行外延;外延层包括100-500nm的高温或低温AlN成核层;缓冲层包括多层组分渐变的AlGaN或GaN/AlN超晶格层,或两者均有,其中AlGaN缓冲层每层厚度为100-500nm,Al组分由底层向上层逐渐变少,GaN/AlN超晶格层周期为20-60,GaN厚度为10-20nm,AlN层厚度为2-20nm; GaN层,厚度为500-1500nm,为未掺杂或p掺形成的高阻层;势垒层为10-30nm的AlGaN,Al组分为10~40 wt%;帽层为GaN,厚度为2-20nm的;
6)清洗外延片,去除表面的有机物、金属等颗粒物。
CN201711420113.7A 2017-12-25 2017-12-25 图形化的Si(100)衬底GaN-HEMT外延片及其制备方法 Pending CN108231881A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711420113.7A CN108231881A (zh) 2017-12-25 2017-12-25 图形化的Si(100)衬底GaN-HEMT外延片及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711420113.7A CN108231881A (zh) 2017-12-25 2017-12-25 图形化的Si(100)衬底GaN-HEMT外延片及其制备方法

Publications (1)

Publication Number Publication Date
CN108231881A true CN108231881A (zh) 2018-06-29

Family

ID=62648293

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711420113.7A Pending CN108231881A (zh) 2017-12-25 2017-12-25 图形化的Si(100)衬底GaN-HEMT外延片及其制备方法

Country Status (1)

Country Link
CN (1) CN108231881A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112366233A (zh) * 2020-11-17 2021-02-12 佛山市国星半导体技术有限公司 一种GaN基紫外探测器及其制作方法
CN112736128A (zh) * 2020-12-31 2021-04-30 晶能光电(江西)有限公司 GaN基HEMT外延结构及其制备方法
WO2022082733A1 (zh) * 2020-10-23 2022-04-28 苏州晶湛半导体有限公司 一种半导体结构及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9153431B1 (en) * 2009-01-21 2015-10-06 Stc.Unm Cubic phase, nitrogen-based compound semiconductor films
CN105531797A (zh) * 2013-06-28 2016-04-27 英特尔公司 具有用于III-N外延的Si(100)晶片上的Si(111)平面的纳米结构和纳米特征

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9153431B1 (en) * 2009-01-21 2015-10-06 Stc.Unm Cubic phase, nitrogen-based compound semiconductor films
CN105531797A (zh) * 2013-06-28 2016-04-27 英特尔公司 具有用于III-N外延的Si(100)晶片上的Si(111)平面的纳米结构和纳米特征

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022082733A1 (zh) * 2020-10-23 2022-04-28 苏州晶湛半导体有限公司 一种半导体结构及其制备方法
CN112366233A (zh) * 2020-11-17 2021-02-12 佛山市国星半导体技术有限公司 一种GaN基紫外探测器及其制作方法
CN112736128A (zh) * 2020-12-31 2021-04-30 晶能光电(江西)有限公司 GaN基HEMT外延结构及其制备方法

Similar Documents

Publication Publication Date Title
CN100587919C (zh) 用于氮化物外延生长的纳米级图形衬底的制作方法
CN100466172C (zh) 用于形成第ⅲ主族氮化物半导体层的方法以及半导体器件
CN104993023A (zh) 一种利用化学腐蚀的方法剥离生长衬底的方法
Kim et al. Highly efficient InGaN/GaN blue LED on 8-inch Si (111) substrate
CN108231881A (zh) 图形化的Si(100)衬底GaN-HEMT外延片及其制备方法
CN101814427A (zh) GaN基图形衬底模板的制备方法
WO2017041661A1 (zh) 一种半导体元件及其制备方法
CN101807518A (zh) 基于阳极氧化铝的GaN基图形衬底模板的制作方法
US10600645B2 (en) Manufacturing method of gallium nitride substrate
CN110867483A (zh) 一种Si衬底上GaN基功率半导体器件的外延层结构及其制备方法
US10109482B2 (en) Method for treating surface of semiconductor layer, semiconductor substrate, method for making epitaxial substrate
JP2009224758A (ja) 複合半導体基板とその製造方法
Zhu et al. The effect of delta‐doping on Si‐doped Al rich n‐AlGaN on AlN template grown by MOCVD
CN210805810U (zh) 一种硅基氮化镓外延结构
CN104078539A (zh) 降低氮化镓缺陷密度的成长方法
US20150079769A1 (en) Semiconductor device and method of manufacturing the same
TWI297959B (zh)
Kuo et al. Efficiency improvement of GaN-based light-emitting diode prepared on GaN nanorod template
CN216450669U (zh) 外延片及半导体发光器件
CN106887495B (zh) 发光二极管的外延片及其制作方法
CN105702816A (zh) 一种氮化物发光二极管芯片的制备方法
US20150115277A1 (en) Episubstrates for Selective Area Growth of Group III-V Material and a Method for Fabricating a Group III-V Material on a Silicon Substrate
CN104979377A (zh) Ⅲ族氮化物/异质衬底复合模板及其制备方法
CN105609598B (zh) 一种带空腔的iii‑v族氮化物复合衬底的制备方法
Kim et al. Pretreatment by selective ion-implantation for epitaxial lateral overgrowth of GaN on patterned sapphire substrate

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20180629