CN112736128A - GaN基HEMT外延结构及其制备方法 - Google Patents

GaN基HEMT外延结构及其制备方法 Download PDF

Info

Publication number
CN112736128A
CN112736128A CN202011636477.0A CN202011636477A CN112736128A CN 112736128 A CN112736128 A CN 112736128A CN 202011636477 A CN202011636477 A CN 202011636477A CN 112736128 A CN112736128 A CN 112736128A
Authority
CN
China
Prior art keywords
layer
gan
silicon substrate
based hemt
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011636477.0A
Other languages
English (en)
Inventor
付羿
周名兵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jingneng Optoelectronics Jiangxi Co ltd
Lattice Power Jiangxi Corp
Original Assignee
Jingneng Optoelectronics Jiangxi Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jingneng Optoelectronics Jiangxi Co ltd filed Critical Jingneng Optoelectronics Jiangxi Co ltd
Priority to CN202011636477.0A priority Critical patent/CN112736128A/zh
Publication of CN112736128A publication Critical patent/CN112736128A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明提供了一种GaN基HEMT外延结构将其制备方法，其中，GaN基HEMT外延结构从下至上依次包括：硅衬底层、缓冲层、高阻耐压层、沟道层及势垒层，其中，硅硅衬底层表面制备有多孔结构；缓冲层通过外延侧向生长技术生长于硅衬底层表面。其通过电化学腐蚀的方式在硅衬底表面形成多孔结构的方式，有效抑制硅衬底GaN基HEMT器件的衬底射频损耗，降低GaN基HEMT器件制作成本的同时扩展其应用，尤其可应用于小功率、高密度组网的5G飞基站皮基站。

Description

GaN基HEMT外延结构及其制备方法
技术领域
本发明涉及半导体技术领域，尤其是一种GaN基HEMT外延结构及其制备方法。
背景技术
相对于传统的硅基LDMOSFET器件，GaN基射频HEMT在高频、大功率、高温、功率密度等重要指标上有明显优势，是5G网络基站的核心元件之一。目前，商用的GaN基射频HEMT都是基于半绝缘SiC(碳化硅)衬底。但是，SiC衬底不但非常昂贵，而且生产技术壁垒很高。相比之下，硅衬底圆晶尺寸大，价格便宜，生产技术成熟。基于硅衬底的GaN基功率HEMT已经开始规模应用。如果在硅衬底上也能制备高性能的GaN基射频HEMT，可有望在小功率场景上成功应用，将能显著降低高密度的5G皮基站飞基站组网成本。阻碍硅衬底作为射频HEMT的主要原因之一是硅衬底的禁带宽度小、本征载流子浓度大，导致阻抗较低。即使在室温电阻率高于5000Ω·cm的硅衬底上，GaN基HEMT在高频高温应用时也会硅衬底中产生较大的射频损失(RF Loss)，劣化HEMT器件的射频性能。
发明内容
为了克服以上不足，本发明提供了一种GaN基HEMT外延结构将其制备方法，有效解决现有硅衬底GaN基HEMT中衬底射频损耗过高的技术问题。
本发明提供的技术方案为：
一方面，本发明提供了一种GaN基HEMT外延结构，所述外延结构从下至上依次包括：硅衬底层、缓冲层、高阻耐压层、沟道层及势垒层，其中，硅硅衬底层表面制备有多孔结构；所述缓冲层通过外延侧向生长技术生长于所述硅衬底层表面。
另一方面，本发明提供了一种GaN基HEMT外延结构制备方法，包括：
配备硅衬底，并对其进行电化学腐蚀，在硅衬底表面形成多孔结构；
通过外延侧向生长技术在所述硅衬底的多孔结构表面生长缓冲层；
依次在所述缓冲层表面高阻耐压层、沟道层及势垒层，完成GaN基HEMT外延结构的制备。
本发明提供的GaN基HEMT外延结构将其制备方法，通过电化学腐蚀的方式在硅衬底表面形成多孔结构的方式，有效抑制硅衬底GaN基HEMT器件的衬底射频损耗，降低GaN基HEMT器件制作成本的同时扩展其应用，尤其可应用于小功率、高密度组网的5G飞基站皮基站。
附图说明
图1为本发明GaN基HEMT外延结构示意图；
图2为本发明电化学腐蚀硅衬底层示意图。
附图标记：
101/201-硅衬底层，202-多孔结构，203-缓冲层，204-高阻耐压层，205-沟道层，206-势垒层。
具体实施方式
为了更清楚地说明本发明实施案例或现有技术中的技术方案，下面将对照附图说明本发明的具体实施方式。显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图，并获得其他的实施方式。
如图1所示为本发明提供的GaN基HEMT外延结构示意图，从图中可以看出，该外延结构从下至上依次包括：硅衬底层201、缓冲层203、高阻耐压层204、沟道层205及势垒层206，其中，硅衬底层201表面制备有多孔结构202；缓冲层203通过外延侧向生长技术生长于硅衬底层201表面。
在该GaN基HEMT外延结构中，硅衬底层201表面多孔结构202的多孔度为50％～60％，孔径为10～50nm，其用电化学阳极腐蚀的方法在普通低阻硅衬底上制备得到，电阻率可高达106Ω·cm量级，作为硅衬底表面的多孔硅隔离层。具体，在<111>晶向的硅衬底表面，使用氢氟酸和乙醇体积百分比为X:Y溶液对其进行电化学腐蚀，其中0％<X<100％，0％<Y<100％，腐蚀电流为1～100mA/cm2，时间为10～1000min。这一过程中，硅原子在空穴参与下被氢氟酸局部腐蚀，由于硅衬底表面的微观尺度凹凸不平，电化学腐蚀会发生在相对密集的表面凹陷处，从而在硅衬底表面形成多孔硅隔离结构。在实际应用中，可以通过调节腐蚀电流密度、氢氟酸溶液浓度及电化学腐蚀时间对腐蚀形成的多孔硅隔离结构进行调整，直到得到符合需求的多孔结构。这里的多孔度具体为多孔化后隔离层质量与多孔化前隔离层质量之比，多孔度越高，隔离层中微孔越密集，电阻率越高。
缓冲层203通过外延侧向生长(ELOG)技术生长于硅衬底层201表面，为多层AlN/AlGaN层结构，厚度为100～1000nm；高阻耐压层为掺碳(内掺或外掺)或掺铁的AlxGa1-xN层，其中，0≤x≤0.1，厚度为1000～10000nm；沟道层为非故意掺杂GaN层(uid-GaN)，厚度为100～1000nm。势垒层可以AlxGa1-xN层或为AlN层，当势垒层为AlxGa1-xN层时，0.1<x<0.4，厚度为10～40nm；当势垒层为AlN层，厚度为5～20nm。
以下通过实例对GaN基HEMT外延结构的制备流程进行进一步的说明：
实施例一：
如图2所示，在(111)晶向的硅衬底层101背面贴上Pt电极作阳极置于氢氟酸和乙醇溶液102，并在氢氟酸和乙醇溶液102的表面放置另一侧单铂片作阴极，通电后对硅衬底层101进行电化学腐蚀，硅原子在空穴参与下被氢氟酸局部腐蚀，在硅片表面形成多孔结构作为多孔硅隔离层。该实例中，腐蚀电流密度为20mA/cm2，氢氟酸溶液和乙醇体积百分比50％:50％，电化学腐蚀时间为360min，得到适合生长GaN基HEMT结构的多孔度为55％、孔径尺寸为30nm的多孔结构。
通过电化学腐蚀在硅衬底表面制备得到多孔结构之后，在外延生长前，通氢气将多孔结构表面还原成多孔Si(111)面，之后通过纳米ELOG方法在其表面生长外延结构。首先，将(111)晶向的硅衬底放入MOCVD反应室中，在70torr压力、1050℃温度的条件下进行高温H2处理，将多孔结构表面的氧化物去除；之后，在70torr压力、1000℃温度下生长一层1000nm的AlN/AlGaN的多层缓冲层，其中，AlN层和AlGaN层的厚度分别为300nm和700nm；接着，改变气氛至70torr压力、1000℃温度的GaN生长条件，生长3000nm的内掺碳高阻耐压层；之后，再次改变生长条件至200torr压力、1050℃温度的GaN生长条件，生长300nm厚度UGaN沟道层；最后，改变条件至100torr压力、1030℃温度的AlGaN生长条件，生长15nm的25％Al组分AlGaN势垒层。
实施例二：
如图2所示，在(111)晶向的硅衬底层101背面贴上Pt电极作阳极置于氢氟酸和乙醇溶液102，并在氢氟酸和乙醇溶液102的表面放置另一侧单铂片作阴极，通电后对硅衬底层101进行电化学腐蚀，硅原子在空穴参与下被氢氟酸局部腐蚀，在硅片表面形成多孔结构作为多孔硅隔离层。该实例中，腐蚀电流密度为20mA/cm2，氢氟酸溶液和乙醇体积百分比为45％:55％，电化学腐蚀时间为600min，得到适合生长GaN基HEMT结构的多孔度为60％、孔径尺寸为40nm的多孔结构。
通过电化学腐蚀在硅衬底表面制备得到多孔结构之后，在外延生长前，通氢气将多孔结构表面还原成多孔Si(111)面，之后通过纳米ELOG方法在其表面生长外延结构。首先，将(111)晶向的硅衬底放入MOCVD反应室中，在80torr压力、1050℃温度的条件下进行高温H2处理，将多孔结构表面的氧化物去除；之后，在80torr压力、1000℃温度下生长一层1000nm的AlN/AlGaN的多层缓冲层，其中，AlN层和AlGaN层的厚度分别为300nm和700nm；接着，改变气氛至100torr压力、1050℃温度的GaN生长条件，生长3000nm的内掺碳高阻耐压层；之后，再次改变生长条件至200torr压力、1050℃温度的GaN生长条件，生长300nm厚度UGaN沟道层；最后，改变条件至80torr压力、1000℃温度的AlN生长条件，生长6nm的AlN势垒层。
应当说明的是，上述实施例均可根据需要自由组合。以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (8)

1.一种GaN基HEMT外延结构，其特征在于，所述外延结构从下至上依次包括：硅衬底层、缓冲层、高阻耐压层、沟道层及势垒层，其中，硅硅衬底层表面制备有多孔结构；所述缓冲层通过外延侧向生长技术生长于所述硅衬底层表面。
2.如权利要求1所述的GaN基HEMT外延结构，其特征在于，在所述硅硅衬底层表面的多孔结构中，多孔度为50％～60％，孔径为10～50nm。
3.如权利要求1所述的GaN基HEMT外延结构，其特征在于，
所述缓冲层为多层AlN/AlGaN层，厚度为100～1000nm；和/或，
所述高阻耐压层为掺碳或掺铁的AlxGa1-xN层，其中，0≤x≤0.1，厚度为1000～10000nm；和/或，
所述沟道层为非故意掺杂GaN层，厚度为100～1000nm。
4.如权利要求1或2或3所述的GaN基HEMT外延结构，其特征在于，
所述势垒层为AlxGa1-xN层，0.1<x<0.4，厚度为10～40nm；或
所述势垒层为AlN层，厚度为5～20nm。
5.一种GaN基HEMT外延结构制备方法，其特征在于，包括：
配备硅衬底，并对其进行电化学腐蚀，在硅衬底表面形成多孔结构；
通过外延侧向生长技术在所述硅衬底的多孔结构表面生长缓冲层；
依次在所述缓冲层表面高阻耐压层、沟道层及势垒层，完成GaN基HEMT外延结构的制备。
6.如权利要求5所述的GaN基HEMT外延结构制备方法，其特征在于，在所述配备硅衬底，并对其进行电化学腐蚀，在硅衬底表面形成多孔结构中，包括：在氢氟酸和乙醇体积百分比为X:Y溶液中对配备的硅衬底进行电化学腐蚀得到多孔度为50％～60％、孔径为10～50nm的多孔结构，其中，0％<X<100％，0％<Y<100％，腐蚀电流为1～100mA/cm2，时间为10～1000min。
7.如权利要求5所述的GaN基HEMT外延结构制备方法，其特征在于，
所述缓冲层为多层AlN/AlGaN层，厚度为100～1000nm；和/或，
所述高阻耐压层为掺碳或掺铁的AlxGa1-xN层，其中，0≤x≤0.1，厚度为1000～10000nm；和/或，
所述沟道层为非故意掺杂GaN层，厚度为100～1000nm。
8.如权利要求5或6或7所述的GaN基HEMT外延结构制备方法，其特征在于，
所述势垒层为AlxGa1-xN层，0.1<x<0.4，厚度为10～40nm；或
所述势垒层为AlN层，厚度为5～20nm。
CN202011636477.0A 2020-12-31 2020-12-31 GaN基HEMT外延结构及其制备方法 Pending CN112736128A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011636477.0A CN112736128A (zh) 2020-12-31 2020-12-31 GaN基HEMT外延结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011636477.0A CN112736128A (zh) 2020-12-31 2020-12-31 GaN基HEMT外延结构及其制备方法

Publications (1)

Publication Number Publication Date
CN112736128A true CN112736128A (zh) 2021-04-30

Family

ID=75608688

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011636477.0A Pending CN112736128A (zh) 2020-12-31 2020-12-31 GaN基HEMT外延结构及其制备方法

Country Status (1)

Country Link
CN (1) CN112736128A (zh)

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005210097A (ja) * 2003-12-22 2005-08-04 Interuniv Micro Electronica Centrum Vzw シリコン基板上にｉｉｉ族窒化物材料を成長させるための方法及びそのための装置
JP2006303154A (ja) * 2005-04-20 2006-11-02 Matsushita Electric Ind Co Ltd 半導体発光素子及びその製造方法
CN1964024A (zh) * 2006-11-28 2007-05-16 北京大学 一种多孔硅片及其制备方法
CN103022054A (zh) * 2012-12-21 2013-04-03 上海宏力半导体制造有限公司 绝缘体上硅射频器件及绝缘体上硅衬底
WO2013169243A1 (en) * 2012-05-09 2013-11-14 Fabio Alessio Marino High performance transistor
CN104485400A (zh) * 2014-12-15 2015-04-01 厦门市三安光电科技有限公司 一种iii-v族氮化物的外延结构及其生长方法
CN205692835U (zh) * 2016-06-08 2016-11-16 苏州能屋电子科技有限公司 增强型自支撑垂直结构Ⅲ族氮化物HEMT器件及AlGaN/GaN HEMT器件
CN107170666A (zh) * 2017-05-25 2017-09-15 东南大学 一种非极性ⅲ族氮化物外延薄膜
CN107680998A (zh) * 2017-10-24 2018-02-09 江苏华功半导体有限公司 一种GaN基p型栅HFET器件及其制备方法
CN108231881A (zh) * 2017-12-25 2018-06-29 中国电子科技集团公司第五十五研究所 图形化的Si（100）衬底GaN-HEMT外延片及其制备方法
CN108573853A (zh) * 2017-03-09 2018-09-25 合肥彩虹蓝光科技有限公司 一种GaN基HEMT器件外延结构及其生长方法
CN108695385A (zh) * 2018-07-17 2018-10-23 中山市华南理工大学现代产业技术研究院 一种基于Si衬底的GaN基射频器件外延结构及其制造方法
CN110504340A (zh) * 2019-09-18 2019-11-26 福建兆元光电有限公司 一种氮化镓发光二极管led外延片的生长方法
CN111211159A (zh) * 2020-01-15 2020-05-29 北京大学 硅基氮化镓射频器件射频损耗的抑制方法
US20200395441A1 (en) * 2018-10-30 2020-12-17 Enkris Semiconductor, Inc. Semiconductor structure and manufacturing method thereof

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005210097A (ja) * 2003-12-22 2005-08-04 Interuniv Micro Electronica Centrum Vzw シリコン基板上にｉｉｉ族窒化物材料を成長させるための方法及びそのための装置
JP2006303154A (ja) * 2005-04-20 2006-11-02 Matsushita Electric Ind Co Ltd 半導体発光素子及びその製造方法
CN1964024A (zh) * 2006-11-28 2007-05-16 北京大学 一种多孔硅片及其制备方法
WO2013169243A1 (en) * 2012-05-09 2013-11-14 Fabio Alessio Marino High performance transistor
CN103022054A (zh) * 2012-12-21 2013-04-03 上海宏力半导体制造有限公司 绝缘体上硅射频器件及绝缘体上硅衬底
CN104485400A (zh) * 2014-12-15 2015-04-01 厦门市三安光电科技有限公司 一种iii-v族氮化物的外延结构及其生长方法
CN205692835U (zh) * 2016-06-08 2016-11-16 苏州能屋电子科技有限公司 增强型自支撑垂直结构Ⅲ族氮化物HEMT器件及AlGaN/GaN HEMT器件
CN108573853A (zh) * 2017-03-09 2018-09-25 合肥彩虹蓝光科技有限公司 一种GaN基HEMT器件外延结构及其生长方法
CN107170666A (zh) * 2017-05-25 2017-09-15 东南大学 一种非极性ⅲ族氮化物外延薄膜
CN107680998A (zh) * 2017-10-24 2018-02-09 江苏华功半导体有限公司 一种GaN基p型栅HFET器件及其制备方法
CN108231881A (zh) * 2017-12-25 2018-06-29 中国电子科技集团公司第五十五研究所 图形化的Si（100）衬底GaN-HEMT外延片及其制备方法
CN108695385A (zh) * 2018-07-17 2018-10-23 中山市华南理工大学现代产业技术研究院 一种基于Si衬底的GaN基射频器件外延结构及其制造方法
US20200395441A1 (en) * 2018-10-30 2020-12-17 Enkris Semiconductor, Inc. Semiconductor structure and manufacturing method thereof
CN110504340A (zh) * 2019-09-18 2019-11-26 福建兆元光电有限公司 一种氮化镓发光二极管led外延片的生长方法
CN111211159A (zh) * 2020-01-15 2020-05-29 北京大学 硅基氮化镓射频器件射频损耗的抑制方法

Similar Documents

Publication Publication Date Title
KR100348513B1 (ko) 반도체기판의 제작방법
JP5117588B2 (ja) 窒化物半導体結晶層の製造方法
KR100270889B1 (ko) 반도체기판 및 그의 제조방법
JP2012253364A (ja) 窒化物半導体結晶層の製造方法及び窒化物半導体結晶層
WO2013119029A1 (ko) 나노포러스 구조를 이용한 반도체소자 분리방법
CN116314278B (zh) 高电子迁移率晶体管外延结构及制备方法、hemt器件
CN104143497A (zh) GaN外延或GaN衬底的制作方法
JP2006080481A (ja) 半導体基板及びその製造方法
US20230307249A1 (en) Heteroepitaxial structure with a diamond heat sink
CN102222690B (zh) 氮化物系半导体晶片以及氮化物系半导体装置
CN210805810U (zh) 一种硅基氮化镓外延结构
CN112736128A (zh) GaN基HEMT外延结构及其制备方法
CN208368514U (zh) 基于Si衬底的GaN基射频器件外延结构
CN212991102U (zh) 一种复合衬底结构
CN115036367A (zh) 一种外延片、外延片制备方法及高电子迁移率晶体管
CN115000149A (zh) 一种氮化镓器件的外延结构及制备方法
CN112530803B (zh) GaN基HEMT器件的制备方法
CN111312585B (zh) 一种低位错密度氮化物的外延层生长方法
CN109346405B (zh) 一种GaN基SBD倒装芯片的制备方法
CN106783616B (zh) 半导体结构以及制备方法
KR20170033987A (ko) 프리 스탠딩 질화갈륨 기판의 휨 제어방법
CN115233309B (zh) 氮化镓衬底、氮化镓单晶层及其制造方法
RU2802796C1 (ru) Гетероэпитаксиальная структура с алмазным теплоотводом для полупроводниковых приборов и способ ее изготовления
CN217933824U (zh) 一种基于Si基GAN的Micro LED的外延结构
CN106373870B (zh) 半导体结构以及制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: 330096 No. 699, Aixi Hubei Road, Nanchang High-tech Development Zone, Jiangxi Province

Applicant after: Jingneng optoelectronics Co.,Ltd.

Address before: 330096 No. 699, Aixi Hubei Road, Nanchang High-tech Development Zone, Jiangxi Province

Applicant before: LATTICE POWER (JIANGXI) Corp.

RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20210430