CN103022054A - 绝缘体上硅射频器件及绝缘体上硅衬底 - Google Patents

绝缘体上硅射频器件及绝缘体上硅衬底 Download PDF

Info

Publication number
CN103022054A
CN103022054A CN2012105641756A CN201210564175A CN103022054A CN 103022054 A CN103022054 A CN 103022054A CN 2012105641756 A CN2012105641756 A CN 2012105641756A CN 201210564175 A CN201210564175 A CN 201210564175A CN 103022054 A CN103022054 A CN 103022054A
Authority
CN
China
Prior art keywords
pit
silicon
high resistivity
insulator
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012105641756A
Other languages
English (en)
Other versions
CN103022054B (zh
Inventor
李乐
许丹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201210564175.6A priority Critical patent/CN103022054B/zh
Publication of CN103022054A publication Critical patent/CN103022054A/zh
Priority to US14/134,432 priority patent/US9780164B2/en
Application granted granted Critical
Publication of CN103022054B publication Critical patent/CN103022054B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76283—Lateral isolation by refilling of trenches with dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Element Separation (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种绝缘体上硅射频器件及绝缘体上硅衬底，绝缘体上硅射频器件中，在高电阻率硅基板的靠近埋入氧化层的表面处设置有凹坑，凹坑内可以填充绝缘物质，这样可以增大高电阻率硅基板的等效表面电阻；凹坑内也可以不填充绝缘物质，即凹坑内保持在真空状态或仅填充有空气，这样同样可以增大高电阻率硅基板的等效表面电阻，因而能够减少在射频信号作用下高电阻率硅基板表面涡流的产生，减少了射频信号的损耗，提高了绝缘体上硅射频器件的射频信号的线性度。

Description

绝缘体上硅射频器件及绝缘体上硅衬底
技术领域
本发明涉及半导体制造领域，特别是涉及一种绝缘体上硅（silicon oninsulator，简称SOI）射频（Radio Frequency）器件及一种绝缘体上硅衬底。
背景技术
半导体器件持续朝高集成、高操作速度及低功耗方向发展，因此，体硅（bulk silicon）衬底的应用受到越来越多的限制。相反，绝缘体上硅衬底具有实现集成电路中元器件的介质隔离、彻底消除体硅CMOS电路中的寄生闩锁效应、寄生电容小、集成密度高、速度快、工艺简单、短沟道效应小及适用于低功耗低电压电路等优点，因此，利用绝缘体上硅衬底形成半导体器件愈来愈流行。射频器件要求具有较小的寄生电容，其中衬底的寄生电容往往起到很大的作用，采用绝缘体上硅衬底作为衬底，可以有效减小寄生电容。另外，在绝缘体上硅衬底中形成射频器件时，还可以提高射频器件的高频率特性和射频器件的运行速度。
现有一种绝缘体上硅射频器件的结构如图1所示，绝缘体上硅衬底1包括高电阻率硅基板2、位于高电阻率硅基板2上的埋入氧化层（BOX）3及位于埋入氧化层3上的顶层硅4，顶层硅4中形成有浅沟槽隔离结构5，以将顶层硅4中的有源区（未标识）隔离开来，顶层硅4的有源区中形成有半导体器件（未图示）如晶体管。绝缘体上硅衬底1上形成有金属互连结构，图1中以一层金属互连结构为例，其包括位于顶层硅4及浅沟槽隔离结构5上的层间介质层6、形成在层间介质层6内的导电插塞（未图示）及位于层间介质层6和导电插塞上的金属层7，且至少有部分浅沟槽隔离结构5上方覆盖有金属层7。
然而，在上述绝缘体上硅射频器件的实际使用过程会发现，其在一些高线性度、低插入损耗要求的射频应用中存在损耗大及射频信号线性度较差的缺陷。
发明内容
本发明的目的是解决现有绝缘体上硅射频器件在一些高线性度、低插入损耗要求的射频应用中，损耗及射频信号线性度达不到应用要求的问题。
发明人经过研究发现，造成现有绝缘体上硅射频器件在一些高线性度、低插入损耗要求的射频应用中，损耗及射频信号线性度达不到应用要求的原因是：外部电路会给绝缘体上硅射频器件施加射频信号或者射频信号与直流信号叠加的信号，所述信号可以在射频器件的金属互连结构上传输，如图1所示，由于高电阻率硅基板2的掺杂浓度很低，在施加有所述信号的金属层7的作用下，以及埋入氧化层3中固定电荷的作用下，金属层7正下方的高电阻率硅基板2的靠近埋入氧化层3的表面会形成反型层8，导致高电阻率硅基板2的表面电阻（surface resistance）减小，增加了高电阻率硅基板2的导电能力。在这种情况下，金属层7、位于金属层7正下方的高电阻率硅基板2及位于金属层7与高电阻率硅基板2之间的层间介质层6和浅沟槽隔离结构5可视作构成了一个电容C，在电容C中，金属层7及高电阻率硅基板2相当于电容C的两个极板，层间介质层6和浅沟槽隔离结构5相当于电容C两极板之间的介电层，由于金属层7会被施加射频信号或者射频信号与直流信号叠加的信号，且射频信号通常是随时间变化的信号，所述信号能够通过电容C耦合到高电阻率硅基板2，而射频信号产生的电磁场能够在高电阻率硅基板2表面形成涡流，导致射频信号被损耗，并使信号线性度变差。
为解决上述问题，本发明提供了一种绝缘体上硅射频器件，包括：
绝缘体上硅衬底，包括高电阻率硅基板、顶层硅及设置在所述高电阻率硅基板与顶层硅之间的埋入氧化层，所述顶层硅中至少形成有两个有源区，相邻两个所述有源区被浅沟槽隔离结构隔离；
设置在所述绝缘体上硅衬底内、数量至少为一个的第一凹坑，所述第一凹坑的开口设置在所述高电阻率硅基板的远离所述埋入氧化层的表面，所述第一凹坑沿着所述绝缘体上硅衬底的厚度方向延伸并至少贯穿所述高电阻率硅基板；
形成在所述顶层硅及浅沟槽隔离结构上的金属互连结构，其包括形成在所述顶层硅及浅沟槽隔离结构上的层间介质层及位于所述层间介质层上方的金属层。
可选地，至少有一个所述第一凹坑设置在所述浅沟槽隔离结构正下方。
可选地，所述浅沟槽隔离结构正下方的第一凹坑刚好贯穿所述高电阻率硅基板；或者，所述浅沟槽隔离结构正下方的第一凹坑贯穿所述高电阻率硅基板及部分所述埋入氧化层；或者，所述浅沟槽隔离结构正下方的第一凹坑贯穿所述高电阻率硅基板及所述埋入氧化层；或者，所述浅沟槽隔离结构正下方的第一凹坑贯穿所述高电阻率硅基板、所述埋入氧化层及部分所述浅沟槽隔离结构。
可选地，至少有一个所述第一凹坑设置在所述有源区正下方。
可选地，所述有源区正下方的第一凹坑刚好贯穿所述高电阻率硅基板；或者，所述有源区正下方的第一凹坑贯穿所述高电阻率硅基板及部分所述埋入氧化层；或者，所述有源区正下方的第一凹坑贯穿所述高电阻率硅基板及所述埋入氧化层。
可选地，所述第一凹坑的数量至少为两个，至少有一个所述第一凹坑设置在所述浅沟槽隔离结构正下方，至少有一个所述第一凹坑设置在所述有源区正下方。
可选地，所述浅沟槽隔离结构正下方的第一凹坑刚好贯穿所述高电阻率硅基板，或者，所述浅沟槽隔离结构正下方的第一凹坑贯穿所述高电阻率硅基板及部分所述埋入氧化层，或者，所述浅沟槽隔离结构正下方的第一凹坑贯穿所述高电阻率硅基板及所述埋入氧化层，或者，所述浅沟槽隔离结构正下方的第一凹坑贯穿所述高电阻率硅基板、所述埋入氧化层及部分所述浅沟槽隔离结构；
所述有源区正下方的第一凹坑刚好贯穿所述高电阻率硅基板；或者，所述有源区正下方的第一凹坑贯穿所述高电阻率硅基板及部分所述埋入氧化层；或者，所述有源区正下方的第一凹坑贯穿所述高电阻率硅基板及所述埋入氧化层。
可选地，所述第一凹坑为通孔或沟槽。
可选地，所述第一凹坑为通孔且其数量至少为两个，相邻两个通孔间隔设置；或者，所述第一凹坑为沟槽且其数量至少为两个，相邻两个沟槽间隔设置或交叉设置。
可选地，所述第一凹坑内填充有绝缘材料，或者，所述第一凹坑内未填充材料。
可选地，所述第一凹坑内填充有绝缘材料，所述绝缘材料为氧化硅或氮化硅。
可选地，还包括设置在所述绝缘体上硅衬底内、数量至少为一个的第二凹坑，所述第二凹坑的开口设置在所述浅沟槽隔离结构的远离所述埋入氧化层的表面，所述第二凹坑沿着所述绝缘体上硅衬底的厚度方向延伸，并贯穿所述浅沟槽隔离结构、埋入氧化层及部分所述高电阻率硅基板，所述第二凹坑内填充有绝缘材料。
可选地，所述绝缘材料为氧化硅或氮化硅。
可选地，所述第二凹坑贯穿所述高电阻率硅基板厚度的百分之一至百分之九十。
可选地，所述第二凹坑为通孔或沟槽。
可选地，所述第二凹坑为通孔且其数量至少为两个，相邻两个通孔间隔设置；或者，所述第二凹坑为沟槽且其数量至少为两个，相邻两个沟槽间隔设置或交叉设置。
可选地，所述绝缘体上硅射频器件为射频开关。
为解决上述问题，本发明还提供了另一种绝缘体上硅射频器件，包括：
绝缘体上硅衬底，其包括高电阻率硅基板、顶层硅及设置在所述高电阻率硅基板与顶层硅之间的埋入氧化层，所述顶层硅中至少形成有两个有源区，相邻两个所述有源区被浅沟槽隔离结构隔离；
设置在所述绝缘体上硅衬底内、数量至少为一个的凹坑，所述凹坑的开口设置在所述浅沟槽隔离结构的远离所述埋入氧化层的表面，所述凹坑沿着所述绝缘体上硅衬底的厚度方向延伸，并贯穿所述浅沟槽隔离结构、埋入氧化层及部分所述高电阻率硅基板，所述凹坑内填充有绝缘材料。
可选地，所述绝缘材料为氧化硅或氮化硅。
可选地，所述凹坑贯穿所述高电阻率硅基板厚度的百分之一至百分之九十。
可选地，所述凹坑为通孔或沟槽。
可选地，所述凹坑为通孔且其数量至少为两个，相邻两个通孔间隔设置；或者，所述凹坑为沟槽且其数量至少为两个，相邻两个沟槽间隔设置或交叉设置。
可选地，所述绝缘体上硅射频器件为射频开关。
同时，本发明还提供了一种绝缘体上硅衬底，包括高电阻率硅基板、顶层硅及设置在所述高电阻率硅基板与顶层硅之间的埋入氧化层，所述绝缘体上硅衬底内设置有至少一个凹坑，所述凹坑的开口设置在所述高电阻率硅基板的远离所述埋入氧化层的表面，所述凹坑沿着所述绝缘体上硅衬底的厚度方向延伸，并至少贯穿所述高电阻率硅基板。
可选地，所述凹坑刚好贯穿所述高电阻率硅基板，或者，所述凹坑贯穿所述高电阻率硅基板及部分所述埋入氧化层，或者，所述凹坑贯穿所述高电阻率硅基板及所述埋入氧化层。
可选地，所述凹坑为通孔或沟槽。
可选地，所述凹坑为通孔且其数量至少为两个，相邻两个通孔间隔设置；或者，所述凹坑为沟槽且其数量至少为两个，相邻两个沟槽间隔设置或交叉设置。
可选地，所述凹坑内填充有绝缘材料，或者，所述凹坑内未填充材料。
可选地，所述凹坑内填充有绝缘材料，所述绝缘材料为氧化硅或氮化硅。
与现有技术相比，本发明具有以下优点：
上述绝缘体上硅射频器件中，在高电阻率硅基板的靠近埋入氧化层的表面处设置有凹坑，凹坑内可以填充绝缘材料，这样可以增大高电阻率硅基板的等效表面电阻；凹坑内也可以未填充材料，即凹坑内保持在真空状态或仅填充有空气，这样同样可以增大高电阻率硅基板的等效表面电阻，因而能够减少在射频信号作用下高电阻率硅基板表面涡流的产生，减少了射频信号的损耗，提高了绝缘体上硅射频器件的射频信号的线性度。
附图说明
图1是现有一种绝缘体上硅射频器件的剖视图；
图2是本发明的实施例一中一种绝缘体上硅射频器件的仰视图，；
图3是图2所示绝缘体上硅射频器件沿A-A面的剖视图；
图4是本发明的实施例二中一种绝缘体上硅射频器件的仰视图；
图5是图4所示绝缘体上硅射频器件的俯视图；
图6是图4及图5所示绝缘体上硅射频器件沿B-B截面的剖视图；
图7是本发明的实施例三中一种绝缘体上硅射频器件的俯视图；
图8是图7所示绝缘体上硅射频器件沿C-C截面的剖视图；
图9是本发明的一个实施例中绝缘体上硅衬底的仰视图；
图10是图9所示绝缘体上硅衬底沿D-D截面的剖视图。
具体实施方式
为了解决现有绝缘体上硅射频器件在一些高线性度、低插入损耗要求的射频应用中，损耗及射频信号线性度达不到应用要求的问题，发明人提出：在用于形成射频器件的绝缘体上硅衬底中，在高电阻率硅基板的靠近埋入氧化层的表面处形成至少一个凹坑，以提高高电阻率硅基板的等效表面电阻，从而能够减少在射频信号作用下高电阻率硅基板表面涡流的产生，减少了射频信号的损耗，提高了绝缘体上硅射频器件的射频信号的线性度。
下面结合附图，通过具体实施例，对本发明的技术方案进行清楚、完整的描述，显然，所描述的实施例仅仅是本发明的可实施方式的一部分，而不是其全部。根据这些实施例，本领域的普通技术人员在无需创造性劳动的前提下可获得的所有其它实施方式，都属于本发明的保护范围。
实施例一
图2是本发明的实施例一中一种绝缘体上硅射频器件的仰视图，图3是图2所示绝缘体上硅射频器件沿A-A面的剖视图，结合图2及图3所示，绝缘体上硅射频器件100包括绝缘体上硅衬底200及形成在绝缘体上硅衬底200上方的金属互连结构300，绝缘体上硅衬底200中形成有多个半导体器件，金属互连结构300可以将多个半导体器件连接成所需电路。
具体地，绝缘体上硅衬底200包括高电阻率硅基板210、顶层硅230及设置在高电阻率硅基板210与顶层硅230之间的埋入氧化层220，其中，高电阻率硅基板210为位于其上方的埋入氧化层220及顶层硅230提供机械支撑，高电阻率硅基板210为电阻率大于200Ω·cm的硅基板。顶层硅230用于制作电路所需半导体器件。顶层硅230中设置有至少两个有源区240，有源区240形成有多种半导体器件（未图示），如pn结二极管、双极晶体管（BJT）、肖特基二极管、场效应晶体管等等。相邻两个有源区240被浅沟槽隔离结构250隔离。
绝缘体上硅衬底200内至少设置有一个第一凹坑260，第一凹坑260的开口设置在高电阻率硅基板210的远离埋入氧化层220的表面（即为高电阻率硅基板210的下表面），第一凹坑260沿着绝缘体上硅衬底200的厚度方向延伸并至少贯穿高电阻率硅基板210，换言之，第一凹坑260的深度不小于高电阻率硅基板210的厚度。第一凹坑260可以刚好贯穿高电阻率硅基板210，即第一凹坑260的深度等于高电阻率硅基板210的厚度；或者，第一凹坑260可以贯穿高电阻率硅基板210及部分埋入氧化层220，即第一凹坑260的深度大于高电阻率硅基板210的厚度，但小于高电阻率硅基板210与埋入氧化层220的厚度之和，或者，第一凹坑260可以贯穿高电阻率硅基板210及埋入氧化层220，即第一凹坑260的深度等于高电阻率硅基板210与埋入氧化层220的厚度之和。
第一凹坑260可以设置在浅沟槽隔离结构250的正下方，也可以设置在有源区240的正下方，也可以设置在浅沟槽隔离结构250与有源区240的交界位置的正下方。
作为一个具体的实施例，至少有一个第一凹坑260设置在浅沟槽隔离结构250的正下方。在这种情况下，第一凹坑260可以刚好贯穿高电阻率硅基板210，或贯穿高电阻率硅基板210及部分埋入氧化层220，或贯穿高电阻率硅基板210及埋入氧化层220；不仅如此，第一凹坑260还可以贯穿高电阻率硅基板210、埋入氧化层220及部分浅沟槽隔离结构250，即第一凹坑260的深度大于高电阻率硅基板210与埋入氧化层220的厚度之和，但第一凹坑260并没有贯穿整个浅沟槽隔离结构250，部分浅沟槽隔离结构250覆盖在第一凹坑260上方。
作为另一个具体的实施例，至少有一个第一凹坑260设置在有源区240的正下方。在这种情况下，第一凹坑260可以刚好贯穿高电阻率硅基板210，或贯穿高电阻率硅基板210及部分埋入氧化层220，或贯穿高电阻率硅基板210及埋入氧化层220。
作为另一个具体的实施例，绝缘体上硅衬底200内设置有至少两个第一凹坑260，至少有一个第一凹坑260设置在浅沟槽隔离结构250的正下方，且至少有一个第一凹坑260设置在有源区240的正下方，设置在浅沟槽隔离结构250正下方的第一凹坑260可以刚好贯穿高电阻率硅基板210，或贯穿高电阻率硅基板210及部分埋入氧化层220，或贯穿高电阻率硅基板210及埋入氧化层220，或贯穿高电阻率硅基板210、埋入氧化层220及部分浅沟槽隔离结构250，设置在有源区240正下方的第一凹坑260可以刚好贯穿高电阻率硅基板210，或贯穿高电阻率硅基板210及部分埋入氧化层220，或贯穿高电阻率硅基板210及埋入氧化层220。
上述绝缘体上硅射频器件的所有实施例中，第一凹坑260的形状有多种。为使第一凹坑260的制作工艺更为简单，作为一个具体实施例，第一凹坑260为通孔（via）；作为另一个具体实施例，第一凹坑260为沟槽（trench）。但需说明的是，第一凹坑260的形状及排布形式并不能仅仅局限于本发明的实施例及说明书附图。当绝缘体上硅衬底200内设置有至少两个第一凹坑260且第一凹坑260为通孔时，相邻两个通孔间隔设置；当绝缘体上硅衬底200内设置有至少两个第一凹坑260且第一凹坑260为沟槽时，相邻两个沟槽可以间隔设置（图中两个沟槽平行设置），也可以交叉设置（图中两个沟槽垂直设置）。
绝缘体上硅衬底200内第一凹坑260的数量及横截面面积会影响高电阻率硅基板210的等效表面电阻，当第一凹坑260的数量越多和/或第一凹坑260的横截面面积越大时，高电阻率硅基板210的等效表面电阻越大，因而能更大程度的减小高电阻率硅基板210表面涡流的产生。但考虑到高电阻率硅基板210要为位于其上方的结构（包括埋入氧化层220及顶层硅230）提供机械支撑，为避免高电阻率硅基板210的支撑强度不足，要合理设置第一凹坑260的数量及横截面面积。另外，可利用干法刻蚀形成第一凹坑260。当第一凹坑260的横截面面积越小时，第一凹坑260的形成工艺越困难复杂。因此，还要根据现有刻蚀工艺的能力来设置第一凹坑260的横截面面积。作为一个具体实施例，当第一凹坑260为通孔时，孔径可以设置在0.2微米至1毫米。
可以在绝缘体上硅衬底200上形成所有的电路结构（包括金属互连结构）之后再在绝缘体上硅衬底200内形成第一凹坑260，也可以在绝缘体上硅衬底200内形成第一凹坑260之后才在绝缘体上硅衬底200上形成电路结构。
如前所述，第一凹坑260至少要贯穿高电阻率硅基板210，即第一凹坑260的深度不小于高电阻率硅基板210的厚度，而高电阻率硅基板210的厚度较大，当第一凹坑260的横截面面积较小时，第一凹坑260的深度越大，其制作工艺越困难复杂；另外，由于仅会在高电阻率硅基板210的靠近埋入氧化层220的表面形成涡流，只要使第一凹坑260能够贯穿至高电阻率硅基板210的靠近埋入氧化层220的表面即可起到提高高电阻率硅基板210等效表面电阻的效果，因而，较佳地，第一凹坑260刚好贯穿高电阻率硅基板210。
上述绝缘体上硅射频器件的所有实施例中，第一凹坑260内可以填充有绝缘材料，如氧化硅、氮化硅等绝缘性能较好的材料；第一凹坑260内也可以不填充任何材料，这样，第一凹坑260保持在真空状态或仅与空气接触。无论第一凹坑260内是否填充绝缘材料，都能起到提高高电阻率硅基板210表面电阻的效果，因而能够减少高电阻率硅基板210表面涡流的产生。但需说明的是，当第一凹坑260的深宽比较大时，绝缘材料可能不会将第一凹坑260完全填满，但这样并不影响本发明的应用。
实施例二
在实施例一的基础上，本发明的实施例二提供了另一种绝缘体上硅射频器件，图4是本发明的实施例二中一种绝缘体上硅射频器件的仰视图，图5是图4所示绝缘体上硅射频器件的俯视图，图6是图4及图5所示绝缘体上硅射频器件沿B-B截面的剖视图，结合图4至图6所示，实施例二中绝缘体上硅射频器件与实施例一中绝缘体上硅射频器件的区别在于：绝缘体上硅衬底200内还设置有至少一个第二凹坑270，第二凹坑270的开口设置在浅沟槽隔离结构250的远离埋入氧化层220的表面（即为浅沟槽隔离结构250的上表面），第二凹坑270沿着绝缘体上硅衬底200的厚度方向延伸（第一凹坑260与第二凹坑270的延伸方向相反），并贯穿浅沟槽隔离结构250、埋入氧化层220及部分高电阻率硅基板210。
上述绝缘体上硅射频器件的所有实施例中，第二凹坑270的形状有多种。为使第二凹坑270的制作工艺更为简单，作为一个具体实施例，第二凹坑270为通孔（via）；作为另一个具体实施例，第二凹坑270为沟槽（trench）。但需说明的是，第二凹坑270的形状及排布并不能仅仅局限于本发明的实施例及说明书附图。当绝缘体上硅衬底200内至少设置有两个第二凹坑270且第二凹坑270为通孔时，相邻两个通孔间隔设置；当绝缘体上硅衬底200内设置有至少两个第二凹坑270且第二凹坑270为沟槽时，相邻两个沟槽可以间隔设置，也可以交叉设置。
绝缘体上硅衬底200内第二凹坑270的数量及横截面面积会影响高电阻率硅基板210的等效表面电阻，当第二凹坑270的数量越多和/或第二凹坑270的横截面面积越大时，高电阻率硅基板210的等效表面电阻越大，因而能更大程度的减小高电阻率硅基板210中涡流的产生。但考虑到高电阻率硅基板210要为位于其上方的结构（包括埋入氧化层220及顶层硅230）提供机械支撑，为避免高电阻率硅基板210的支撑强度不足，要合理设置第二凹坑270的数量及横截面面积。另外，可利用干法刻蚀形成第二凹坑270。当第二凹坑270的横截面面积越小时，第二凹坑270的形成工艺越困难复杂。因此，还要根据现有刻蚀工艺的能力来设置第二凹坑270的横截面面积。作为一个具体实施例，当第二凹坑270为通孔时，孔径可以设置在0.2微米至1毫米。
由于仅会在高电阻率硅基板210的靠近埋入氧化层220的表面处产生涡流，因此，只要使第二凹坑270贯穿部分高电阻率硅基板210即可起到提高高电阻率硅基板210表面电阻的效果，另外，考虑到当第二凹坑270的深度越大时第二凹坑270的制作工艺越困难复杂，综合考虑上述因素，较佳地，第二凹坑270贯穿高电阻率硅基板210厚度的百分之一至百分之九十。
在有源区240形成半导体器件之后，并在形成金属互连结构之前，可以形成第二凹坑270。为避免在形成第二凹坑270之后的工艺中，其它物质如金属粒子等会进入第二凹坑270内以致影响绝缘体上硅射频器件的电学性能，需在第二凹坑270内填充绝缘材料，如氧化硅、氮化硅等。当第二凹坑270的深度越小时，越容易在第二凹坑270内填充绝缘材料。
实施例三
图7是本发明的实施例三中一种绝缘体上硅射频器件的俯视图，图8是图7所示绝缘体上硅射频器件沿C-C截面的剖视图，结合图7及图8所示，绝缘体上硅射频器件100包括绝缘体上硅衬底200及形成在绝缘体上硅衬底200上方的金属互连结构300，绝缘体上硅衬底200中形成有多个半导体器件，金属互连结构300可以将多个半导体器件连接成所需电路。
具体地，绝缘体上硅衬底200包括高电阻率硅基板210、顶层硅230及设置在高电阻率硅基板210与顶层硅230之间的埋入氧化层220，其中，高电阻率硅基板210为位于其上方的埋入氧化层220及顶层硅230提供机械支撑，顶层硅230用于制作电路所需半导体器件。顶层硅230中设置有至少两个有源区240，有源区240形成有多种半导体器件（未图示），如pn结二极管、双极晶体管（BJT）、肖特基二极管、场效应晶体管等等。相邻两个有源区240被浅沟槽隔离结构250隔离。
绝缘体上硅衬底200内还设置有至少一个凹坑280，凹坑280的开口设置在浅沟槽隔离结构250的远离埋入氧化层220的表面（即为浅沟槽隔离结构250的上表面），凹坑280沿着绝缘体上硅衬底200的厚度方向延伸，并贯穿浅沟槽隔离结构250、埋入氧化层220及部分高电阻率硅基板210。
上述绝缘体上硅射频器件的所有实施例中，凹坑280的形状有多种。为使凹坑280的制作工艺更为简单，作为一个具体实施例，凹坑280为通孔（via）；作为另一个具体实施例，凹坑280为沟槽（trench）。但需说明的是，凹坑280的形状及排布并不能仅仅局限于本发明的实施例及说明书附图。当绝缘体上硅衬底200内设置有至少两个凹坑280且凹坑280为通孔时，相邻两个通孔间隔设置；当绝缘体上硅衬底200内设置有至少两个凹坑280且凹坑280为沟槽时，相邻两个沟槽可以间隔设置，也可以交叉设置。
绝缘体上硅衬底200内凹坑280的数量及横截面面积会影响高电阻率硅基板210的等效表面电阻，当凹坑280的数量越多和/或凹坑280的横截面面积越大时，高电阻率硅基板210的等效表面电阻越大，因而能更大程度的减小高电阻率硅基板210中涡流的产生。但考虑到高电阻率硅基板210要为位于其上方的结构（包括埋入氧化层220及顶层硅230）提供机械支撑，为避免高电阻率硅基板210的支撑强度不足，要合理设置凹坑280的数量及横截面面积。另外，可利用干法刻蚀形成凹坑280。当凹坑280的横截面面积越小时，凹坑280的形成工艺越困难复杂。因此，还要根据现有刻蚀工艺的能力来设置凹坑280的横截面面积。作为一个具体实施例，当凹坑280为通孔时，孔径可以设置在0.2微米至1毫米。
由于仅会在高电阻率硅基板210的靠近埋入氧化层220的表面处产生涡流，因此，只要使凹坑280贯穿部分高电阻率硅基板210即可起到提高高电阻率硅基板210表面电阻的效果，另外，考虑到当凹坑280的深度越大时凹坑280的制作工艺越困难复杂，综合考虑上述因素，较佳地，凹坑280贯穿高电阻率硅基板210厚度的百分之一至百分之九十。
在有源区240形成半导体器件之后，并在形成金属互连结构之前，可以形成凹坑280。为避免在形成凹坑280之后的工艺中，其它物质如金属粒子等会进入凹坑280内以致影响绝缘体上硅射频器件的电学性能，需在凹坑280内填充绝缘材料，如氧化硅、氮化硅等。当凹坑280的深度越小时，越容易在凹坑280内填充绝缘材料。但需说明的是，当凹坑280的深宽比较大时，绝缘材料可能不会将凹坑280完全填满，但这样并不影响本发明的应用。
由于射频开关对高线性度、低插入损耗要求比较高，作为一个具体的实施例，上述所有绝缘体上硅射频器件的实施例中，所述绝缘体上硅射频器件为射频开关。
另外，如图9及图10所示，本发明还提供了一种绝缘体上硅衬底400，其包括高电阻率硅基板410、顶层硅430及设置在高电阻率硅基板410与顶层硅430之间的埋入氧化层420，绝缘体上硅衬底400内设置有至少一个凹坑440，凹坑440的开口设置在高电阻率硅基板410的远离埋入氧化层420的表面（即为高电阻率硅基板410的下表面），且凹坑440沿着绝缘体上硅衬底400的厚度方向延伸，并至少贯穿高电阻率硅基板410。换言之，凹坑440的深度不小于高电阻率硅基板410的厚度。凹坑440可以刚好贯穿高电阻率硅基板410，即凹坑440的深度等于高电阻率硅基板410的厚度；或者，凹坑440可以贯穿高电阻率硅基板410及部分埋入氧化层420，即凹坑440的深度大于高电阻率硅基板410的厚度，但小于高电阻率硅基板410与埋入氧化层420的厚度之和，或者，凹坑440可以贯穿高电阻率硅基板410及埋入氧化层420，即凹坑440的深度等于高电阻率硅基板410与埋入氧化层420的厚度之和。
上述绝缘体上硅衬底的所有实施例中，凹坑440的形状有多种。为使凹坑440的制作工艺更为简单，作为一个具体实施例，凹坑440为通孔（via）；作为另一个具体实施例，凹坑440为沟槽（trench）。但需说明的是，凹坑440的形状及排布并不能仅仅局限于本发明的实施例及说明书附图。当绝缘体上硅衬底400内设置有至少两个凹坑440且凹坑440为通孔时，相邻两个通孔间隔设置；当绝缘体上硅衬底400内设置有至少两个凹坑440且凹坑440为沟槽时，相邻两个沟槽可以间隔设置（图中两个沟槽平行设置），也可以交叉设置（图中两个沟槽垂直设置）。
如前所述，凹坑440至少要贯穿高电阻率硅基板410，即凹坑440的深度不小于高电阻率硅基板410的厚度，而高电阻率硅基板410的厚度较大，当凹坑440的横截面面积较小时，凹坑440的深度越大，其制作工艺越困难复杂；另外，由于仅会在高电阻率硅基板410的表面形成涡流，只要使凹坑440能够贯穿至高电阻率硅基板410的靠近埋入氧化层420的表面即可起到提高高电阻率硅基板410等效表面电阻的效果，因而，较佳地，凹坑440刚好贯穿高电阻率硅基板410。
上述绝缘体上硅衬底的所有实施例中，凹坑440内可以填充有绝缘材料，如氧化硅、氮化硅等绝缘性能较好的材料；凹坑440内也可以未填充绝缘材料，这样，凹坑440保持在真空状态或仅与空气接触。无论凹坑440内是否填充绝缘材料，都能起到提高高电阻率硅基板410等效表面电阻的效果，因而能够减少高电阻率硅基板410表面涡流的产生。可根据预形成绝缘体上硅射频器件的具体结构提前在绝缘体上硅衬底内形成凹坑。
上述通过实施例的说明，应能使本领域专业技术人员更好地理解本发明，并能够再现和使用本发明。本领域的专业技术人员根据本文中所述的原理可以在不脱离本发明的实质和范围的情况下对上述实施例作各种变更和修改是显而易见的。因此，本发明不应被理解为限制于本文所示的上述实施例，其保护范围应由所附的权利要求书来界定。

Claims (29)

1.一种绝缘体上硅射频器件，其特征在于，包括：
绝缘体上硅衬底，包括高电阻率硅基板、顶层硅及设置在所述高电阻率硅基板与顶层硅之间的埋入氧化层，所述顶层硅中至少形成有两个有源区，相邻两个所述有源区被浅沟槽隔离结构隔离；
设置在所述绝缘体上硅衬底内、数量至少为一个的第一凹坑，所述第一凹坑的开口设置在所述高电阻率硅基板的远离所述埋入氧化层的表面，所述第一凹坑沿着所述绝缘体上硅衬底的厚度方向延伸并至少贯穿所述高电阻率硅基板；
形成在所述顶层硅及浅沟槽隔离结构上的金属互连结构，其包括形成在所述顶层硅及浅沟槽隔离结构上的层间介质层及位于所述层间介质层上方的金属层。
2.根据权利要求1所述的绝缘体上硅射频器件，其特征在于，至少有一个所述第一凹坑设置在所述浅沟槽隔离结构正下方。
3.根据权利要求2所述的绝缘体上硅射频器件，其特征在于，所述浅沟槽隔离结构正下方的第一凹坑刚好贯穿所述高电阻率硅基板；或者，所述浅沟槽隔离结构正下方的第一凹坑贯穿所述高电阻率硅基板及部分所述埋入氧化层；或者，所述浅沟槽隔离结构正下方的第一凹坑贯穿所述高电阻率硅基板及所述埋入氧化层；或者，所述浅沟槽隔离结构正下方的第一凹坑贯穿所述高电阻率硅基板、所述埋入氧化层及部分所述浅沟槽隔离结构。
4.根据权利要求1所述的绝缘体上硅射频器件，其特征在于，至少有一个所述第一凹坑设置在所述有源区正下方。
5.根据权利要求4所述的绝缘体上硅射频器件，其特征在于，所述有源区正下方的第一凹坑刚好贯穿所述高电阻率硅基板；或者，所述有源区正下方的第一凹坑贯穿所述高电阻率硅基板及部分所述埋入氧化层；或者，所述有源区正下方的第一凹坑贯穿所述高电阻率硅基板及所述埋入氧化层。
6.根据权利要求1所述的绝缘体上硅射频器件，其特征在于，所述第一凹坑的数量至少为两个，至少有一个所述第一凹坑设置在所述浅沟槽隔离结构正下方，至少有一个所述第一凹坑设置在所述有源区正下方。
7.根据权利要求6所述的绝缘体上硅射频器件，其特征在于，
所述浅沟槽隔离结构正下方的第一凹坑刚好贯穿所述高电阻率硅基板，或者，所述浅沟槽隔离结构正下方的第一凹坑贯穿所述高电阻率硅基板及部分所述埋入氧化层，或者，所述浅沟槽隔离结构正下方的第一凹坑贯穿所述高电阻率硅基板及所述埋入氧化层，或者，所述浅沟槽隔离结构正下方的第一凹坑贯穿所述高电阻率硅基板、所述埋入氧化层及部分所述浅沟槽隔离结构；
所述有源区正下方的第一凹坑刚好贯穿所述高电阻率硅基板；或者，所述有源区正下方的第一凹坑贯穿所述高电阻率硅基板及部分所述埋入氧化层；或者，所述有源区正下方的第一凹坑贯穿所述高电阻率硅基板及所述埋入氧化层。
8.根据权利要求1至7任一项所述的绝缘体上硅射频器件，其特征在于，所述第一凹坑为通孔或沟槽。
9.根据权利要求8所述的绝缘体上硅射频器件，其特征在于，所述第一凹坑为通孔且其数量至少为两个，相邻两个通孔间隔设置；或者，所述第一凹坑为沟槽且其数量至少为两个，相邻两个沟槽间隔设置或交叉设置。
10.根据权利要求1至7任一项所述的绝缘体上硅射频器件，其特征在于，所述第一凹坑内填充有绝缘材料，或者，所述第一凹坑内未填充材料。
11.根据权利要求10所述的绝缘体上硅射频器件，其特征在于，所述第一凹坑内填充有绝缘材料，所述绝缘材料为氧化硅或氮化硅。
12.根据权利要求1至7任一项所述的绝缘体上硅射频器件，其特征在于，还包括设置在所述绝缘体上硅衬底内、数量至少为一个的第二凹坑，所述第二凹坑的开口设置在所述浅沟槽隔离结构的远离所述埋入氧化层的表面，所述第二凹坑沿着所述绝缘体上硅衬底的厚度方向延伸，并贯穿所述浅沟槽隔离结构、埋入氧化层及部分所述高电阻率硅基板，所述第二凹坑内填充有绝缘材料。
13.根据权利要求12所述的绝缘体上硅射频器件，其特征在于，所述绝缘材料为氧化硅或氮化硅。
14.根据权利要求12所述的绝缘体上硅射频器件，其特征在于，所述第二凹坑贯穿所述高电阻率硅基板厚度的百分之一至百分之九十。
15.根据权利要求12所述的绝缘体上硅射频器件，其特征在于，所述第二凹坑为通孔或沟槽。
16.根据权利要求15所述的绝缘体上硅射频器件，其特征在于，所述第二凹坑为通孔且其数量至少为两个，相邻两个通孔间隔设置；或者，所述第二凹坑为沟槽且其数量至少为两个，相邻两个沟槽间隔设置或交叉设置。
17.根据权利要求1所述的绝缘体上硅射频器件，其特征在于，所述绝缘体上硅射频器件为射频开关。
18.一种绝缘体上硅射频器件，其特征在于，包括：
绝缘体上硅衬底，其包括高电阻率硅基板、顶层硅及设置在所述高电阻率硅基板与顶层硅之间的埋入氧化层，所述顶层硅中至少形成有两个有源区，相邻两个所述有源区被浅沟槽隔离结构隔离；
设置在所述绝缘体上硅衬底内、数量至少为一个的凹坑，所述凹坑的开口设置在所述浅沟槽隔离结构的远离所述埋入氧化层的表面，所述凹坑沿着所述绝缘体上硅衬底的厚度方向延伸，并贯穿所述浅沟槽隔离结构、埋入氧化层及部分所述高电阻率硅基板，所述凹坑内填充有绝缘材料。
19.根据权利要求18所述的绝缘体上硅射频器件，其特征在于，所述绝缘材料为氧化硅或氮化硅。
20.根据权利要求18所述的绝缘体上硅射频器件，其特征在于，所述凹坑贯穿所述高电阻率硅基板厚度的百分之一至百分之九十。
21.根据权利要求18至20任一项所述的绝缘体上硅射频器件，其特征在于，所述凹坑为通孔或沟槽。
22.根据权利要求21所述的绝缘体上硅射频器件，其特征在于，所述凹坑为通孔且其数量至少为两个，相邻两个通孔间隔设置；或者，所述凹坑为沟槽且其数量至少为两个，相邻两个沟槽间隔设置或交叉设置。
23.根据权利要求18所述的绝缘体上硅射频器件，其特征在于，所述绝缘体上硅射频器件为射频开关。
24.一种绝缘体上硅衬底，其特征在于，包括高电阻率硅基板、顶层硅及设置在所述高电阻率硅基板与顶层硅之间的埋入氧化层，所述绝缘体上硅衬底内设置有至少一个凹坑，所述凹坑的开口设置在所述高电阻率硅基板的远离所述埋入氧化层的表面，所述凹坑沿着所述绝缘体上硅衬底的厚度方向延伸，并至少贯穿所述高电阻率硅基板。
25.根据权利要求24所述的绝缘体上硅衬底，其特征在于，所述凹坑刚好贯穿所述高电阻率硅基板，或者，所述凹坑贯穿所述高电阻率硅基板及部分所述埋入氧化层，或者，所述凹坑贯穿所述高电阻率硅基板及所述埋入氧化层。
26.根据权利要求24或25所述的绝缘体上硅衬底，其特征在于，所述凹坑为通孔或沟槽。
27.根据权利要求26所述的绝缘体上硅衬底，其特征在于，所述凹坑为通孔且其数量至少为两个，相邻两个通孔间隔设置；或者，所述凹坑为沟槽且其数量至少为两个，相邻两个沟槽间隔设置或交叉设置。
28.根据权利要求24或25所述的绝缘体上硅衬底，其特征在于，所述凹坑内填充有绝缘材料，或者，所述凹坑内未填充材料。
29.根据权利要求28所述的绝缘体上硅衬底，其特征在于，所述凹坑内填充有绝缘材料，所述绝缘材料为氧化硅或氮化硅。
CN201210564175.6A 2012-12-21 2012-12-21 绝缘体上硅射频器件及绝缘体上硅衬底 Active CN103022054B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201210564175.6A CN103022054B (zh) 2012-12-21 2012-12-21 绝缘体上硅射频器件及绝缘体上硅衬底
US14/134,432 US9780164B2 (en) 2012-12-21 2013-12-19 Silicon-on-insulator radio frequency device and silicon-on-insulator substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210564175.6A CN103022054B (zh) 2012-12-21 2012-12-21 绝缘体上硅射频器件及绝缘体上硅衬底

Publications (2)

Publication Number Publication Date
CN103022054A true CN103022054A (zh) 2013-04-03
CN103022054B CN103022054B (zh) 2016-12-28

Family

ID=47970460

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210564175.6A Active CN103022054B (zh) 2012-12-21 2012-12-21 绝缘体上硅射频器件及绝缘体上硅衬底

Country Status (2)

Country Link
US (1) US9780164B2 (zh)
CN (1) CN103022054B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103296013A (zh) * 2013-05-28 2013-09-11 上海宏力半导体制造有限公司 射频器件的形成方法
CN103824837A (zh) * 2014-03-10 2014-05-28 上海华虹宏力半导体制造有限公司 半导体器件结构及其制作方法
CN105810694A (zh) * 2016-05-09 2016-07-27 中国科学院上海微系统与信息技术研究所 用于射频与cmos电路共集成的绝缘体上硅衬底及制备方法
CN108766968A (zh) * 2018-05-24 2018-11-06 上海集成电路研发中心有限公司 一种低衬底损耗的体硅cmos结构及制作方法
CN109637971A (zh) * 2018-12-07 2019-04-16 合肥市华达半导体有限公司 一种具有改进性能的半导体器件
CN112736128A (zh) * 2020-12-31 2021-04-30 晶能光电（江西）有限公司 GaN基HEMT外延结构及其制备方法
TWI733831B (zh) * 2016-06-08 2021-07-21 法商索泰克公司 用於射頻應用之結構

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103077949B (zh) * 2013-01-28 2016-09-14 上海华虹宏力半导体制造有限公司 绝缘体上硅射频器件及其制作方法
FR3050316B1 (fr) * 2016-04-19 2019-06-21 Commissariat A L'energie Atomique Et Aux Energies Alternatives Circuit electronique rf comportant des cavites enterrees sous les composants electroniques rf du circuit
US11164893B1 (en) * 2020-04-30 2021-11-02 Juniper Networks, Inc. Radio-frequency loss reduction for integrated devices

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080290524A1 (en) * 2007-05-25 2008-11-27 International Business Machines Corporation Through via in ultra high resistivity wafer and related methods
US20090206449A1 (en) * 2008-02-14 2009-08-20 Cooney Iii Edward C Stress-modified device structures, methods of fabricating such stress-modified device structures, and design structures for an integrated circuit
US20100035403A1 (en) * 2008-08-07 2010-02-11 Brown Brennan J Integrated Circuit Structure, Design Structure, and Method Having Improved Isolation and Harmonics
US20120038024A1 (en) * 2010-08-10 2012-02-16 International Business Machines Corporation Low harmonic rf switch in soi

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8089126B2 (en) * 2009-07-22 2012-01-03 International Business Machines Corporation Method and structures for improving substrate loss and linearity in SOI substrates
US8421193B2 (en) * 2010-11-18 2013-04-16 Nanya Technology Corporation Integrated circuit device having through via and method for preparing the same
US8481405B2 (en) * 2010-12-24 2013-07-09 Io Semiconductor, Inc. Trap rich layer with through-silicon-vias in semiconductor devices
US9000555B2 (en) * 2012-08-21 2015-04-07 Stmicroelectronics, Inc. Electronic device including shallow trench isolation (STI) regions with bottom nitride liner and upper oxide liner and related methods

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080290524A1 (en) * 2007-05-25 2008-11-27 International Business Machines Corporation Through via in ultra high resistivity wafer and related methods
US20090206449A1 (en) * 2008-02-14 2009-08-20 Cooney Iii Edward C Stress-modified device structures, methods of fabricating such stress-modified device structures, and design structures for an integrated circuit
US20100035403A1 (en) * 2008-08-07 2010-02-11 Brown Brennan J Integrated Circuit Structure, Design Structure, and Method Having Improved Isolation and Harmonics
US20120038024A1 (en) * 2010-08-10 2012-02-16 International Business Machines Corporation Low harmonic rf switch in soi

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103296013A (zh) * 2013-05-28 2013-09-11 上海宏力半导体制造有限公司 射频器件的形成方法
CN103296013B (zh) * 2013-05-28 2017-08-08 上海华虹宏力半导体制造有限公司 射频器件的形成方法
CN103824837A (zh) * 2014-03-10 2014-05-28 上海华虹宏力半导体制造有限公司 半导体器件结构及其制作方法
CN103824837B (zh) * 2014-03-10 2016-08-17 上海华虹宏力半导体制造有限公司 半导体器件结构及其制作方法
CN105810694A (zh) * 2016-05-09 2016-07-27 中国科学院上海微系统与信息技术研究所 用于射频与cmos电路共集成的绝缘体上硅衬底及制备方法
CN105810694B (zh) * 2016-05-09 2019-04-19 中国科学院上海微系统与信息技术研究所 用于射频与cmos电路共集成的绝缘体上硅衬底及制备方法
TWI733831B (zh) * 2016-06-08 2021-07-21 法商索泰克公司 用於射頻應用之結構
CN108766968A (zh) * 2018-05-24 2018-11-06 上海集成电路研发中心有限公司 一种低衬底损耗的体硅cmos结构及制作方法
CN109637971A (zh) * 2018-12-07 2019-04-16 合肥市华达半导体有限公司 一种具有改进性能的半导体器件
CN112736128A (zh) * 2020-12-31 2021-04-30 晶能光电（江西）有限公司 GaN基HEMT外延结构及其制备方法

Also Published As

Publication number Publication date
US9780164B2 (en) 2017-10-03
CN103022054B (zh) 2016-12-28
US20140175598A1 (en) 2014-06-26

Similar Documents

Publication Publication Date Title
CN103022054A (zh) 绝缘体上硅射频器件及绝缘体上硅衬底
CN103077949A (zh) 绝缘体上硅射频器件及其制作方法
CN106571370B (zh) 基于soi工艺的介质电容
CN103094346A (zh) 石墨烯晶体管、混合晶体管及其制造方法
US9466573B2 (en) RF SOI switch with backside cavity and the method to form it
CN103390593A (zh) 一种半导体衬底及其制造方法
CN103441131A (zh) 部分耗尽绝缘体上硅器件结构
CN103094068A (zh) 高密度嵌入式电容器及其制作方法
CN102945851A (zh) 绝缘体上硅结构以及半导体器件结构
CN103035654B (zh) 绝缘体上硅射频器件及其绝缘体上硅衬底
US9343352B2 (en) Integrated circuit using deep trench through silicon (DTS)
CN101764136B (zh) 一种可调节垂直栅soi cmos器件沟道电流的叉指型结构
CN215418189U (zh) 图形化soi ldmos器件结构
KR20160149432A (ko) 고비저항 기판 상에 형성된 반도체 소자 및 무선 주파수 모듈
CN102364681B (zh) 焊盘、具有焊盘的绝缘体上硅器件
CN109698196B (zh) 功率半导体器件
CN107946230B (zh) 半导体器件及其制备方法
CN104282753B (zh) 高集成度日形源漏栅辅控u形沟道高迁移率无结晶体管
CN203644791U (zh) 一种基于soi工艺的漏源区介质/pn结隔离前栅p/n-mosfet射频开关超低损耗器件
CN102339836B (zh) 绝缘体上硅器件
CN101656256B (zh) 有源区结构
CN104733392A (zh) 用于绝缘体上硅射频开关器件结构的制造方法
CN103681789B (zh) 一种基于soi工艺的漏源区介质/pn结隔离前栅p/n-mosfet射频开关超低损耗器件
CN103354207A (zh) 抗esd集成soi ldmos器件单元的制作方法
CN102244080A (zh) 绝缘体上的硅衬底结构及器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HONGLI SEMICONDUCTOR MANUFACTURE CO LTD, SHANGHAI

Effective date: 20140410

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20140410

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: Zuchongzhi road in Pudong Zhangjiang hi tech park Shanghai city Pudong New Area No. 1399 201203

Applicant before: Hongli Semiconductor Manufacture Co., Ltd., Shanghai

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant