CN103824837B - 半导体器件结构及其制作方法 - Google Patents

Abstract

本发明提供一种半导体器件结构及其制作方法，包括提供绝缘体上硅结构，所述绝缘体上硅结构包括硅衬底、埋氧层和顶层硅；形成半导体器件；由硅衬底的第二表面起刻蚀硅衬底至露出埋氧层以形成开口；在所述开口中形成陷阱层。本发明提供一种半导体器件结构，包括硅衬底、位于所述硅衬底的第一表面的埋氧层、位于所述埋氧层上的顶层硅、位于顶层硅内部或表面的半导体器件、贯穿硅衬底的第二表面且露出所述埋氧层的开口以及位于开口内的埋氧层上的陷阱层。本发明的有益效果在于，一方面，既基本得到相同的效果又简化了工艺步骤和难度，更加易于实施；另一方面，仅在形成的开口中形成所述陷阱层，相比于现有技术节省了一定的成本。

Description

半导体器件结构及其制作方法

技术领域

本发明涉及半导体制造领域，具体涉及一种半导体器件结构及其制作方法。

背景技术

现有在射频通信领域，为了优化半导体器件的射频特性，开始广泛采用绝缘体上硅（silicon on insulator,SOI）技术。具体的SOI技术是通过形成一层埋氧层，将硅衬底硅与用于形成半导体器件的顶层硅隔离开来。

但是，由于现今对于芯片体积以及性能的要求逐渐增加，例如在射频通信领域中，要求芯片体积减小，或者要求芯片对于信号的抗干扰能力、信号精度需要提升；而现有的绝缘体上硅技术在一些情况下制造的半导体器件已经难以满足这些需求，例如，由于SOI硅片的硅衬底与顶层硅之间有埋氧层隔离，硅衬底与顶层硅之间会存在固有的结电容，在一些情况下，经过的射频信号可能会干扰到半导体器件中硅衬底的载流子，使得硅衬底与硅衬底上方形成器件的区域之间的结电容会随着射频信号产生不规律的、非线性的变化，进而导致经过半导体器件的信号波形失真。由于这些失真或者误差通常是非线性的，因此需要提升半导体器件的抗干扰能力。

现有技术为解决上述问题，采用在硅衬底与埋氧层之间再形成一层陷阱层（trap rich layer），在后续有射频信号经过时，陷阱层可以用来“捕捉”硅衬底中受到射频信号影响而移动的载流子，进而减小上述结电容的变化程度，以尽量减小信号波形的失真程度。但是，这种方式形成陷阱层增大了制造SOI硅片的工序难度以及成本。

因此，如何较为简便、经济的形成带有陷阱层的半导体器件，成为本领域技术人员需要解决的问题。

发明内容

本发明解决的问题是较为简便、经济的形成带有陷阱层的半导体器件。

为解决上述问题，本发明提供一种半导体器件的制作方法，包括：

提供绝缘体上硅结构，所述绝缘体上硅结构包括硅衬底、位于硅衬底第一表面上的埋氧层和位于埋氧层上的顶层硅；

在所述顶层硅内及表面形成半导体器件；

在形成半导体器件后，由硅衬底的第二表面起，刻蚀硅衬底至露出埋氧层，形成开口，所述第二表面与第一表面相对设置；

在所述开口中形成陷阱层。

可选的，形成开口的步骤包括：

在所述硅衬底的第二表面形成光刻胶；

图形化所述光刻胶以露出部分硅衬底，形成开口图形；

以光刻胶为掩膜，刻蚀硅衬底，形成开口。

可选的，形成陷阱层的步骤包括：

在所述硅衬底的第二表面以及开口中形成所述陷阱层；

平坦化所述陷阱层，保留位于所述开口中的陷阱层。

可选的，所述陷阱层的材料采用多晶硅或者非晶硅。

可选的，形成陷阱层的步骤包括：使所述陷阱层将所述开口部分填充，所述开口在形成所述陷阱层后留有剩余空间。

可选的，使所述陷阱层将所述开口完全填充。

可选的，形成陷阱层的步骤之后还包括：在所述陷阱层表面覆盖材料层，以填充开口的剩余空间。

可选的，所述材料层为二氧化硅材料层。

此外，本发明还提供一种半导体器件结构，包括：

硅衬底；

埋氧层，位于所述硅衬底的第一表面；

顶层硅，位于所述埋氧层上；

半导体器件，位于顶层硅内部或表面；

其特征在于，还包括：

开口，贯穿硅衬底的第二表面且露出所述埋氧层；所述第二表面与第一表面相对设置；

陷阱层，位于开口内的埋氧层上。

可选的，所述开口中还包括材料层，所述陷阱层与所述材料层依次形成于所述开口中。

与现有技术相比，本发明的技术方案具有以下优点：

通过提供绝缘体上硅结构，并在所述绝缘体上硅结构的顶层硅内及表面形成半导体器件，然后由硅衬底与第一表面相对设置的第二表面起，刻蚀硅衬底至露出埋氧层以形成开口，并所述开口中形成陷阱层。由于形成陷阱层在形成埋氧层以及形成半导体器件之后，形成的陷阱层基本不会受到形成埋氧层以及半导体器件过程的影响，保证了形成的陷阱层的效果。相比现有技术，一方面，既基本得到相同的效果又简化了工艺步骤和难度，更加易于实施；另一方面，仅在形成的开口中形成所述陷阱层，相比于现有技术节省了一定的材料成本。

此外，本发明的半导体器件结构在所述硅衬底中直接形成贯穿硅衬底且露出所述埋氧层的开口，相比于现有技术，在一定程度上减小了半导体器件结构的体积。

附图说明

图1是本发明半导体器件的制作方法一实施例的流程示意图；

图2至图10是本发明半导体器件的制作方法一实施例中各个步骤的结构示意图；

图11是本发明半导体器件结构一实施例的结构示意图。

具体实施方式

现有的技术中形成带有陷阱层（trap rich layer）的半导体器件的方法是在形成硅衬底后，先在硅衬底上形成所述陷阱层，再采用采用绝缘体上硅（siliconon insulator,SOI）技术形成埋氧层。这种方法一方面增加了制造难度以及制造成本。另一方面，工艺中的退火步骤很容易对陷阱层的性能造成影响，导致陷阱层中的“陷阱”数量减少，使陷阱层的效果变差。此外，带有这种陷阱层的硅片价格较贵，这在一定程度上增加了生产的成本。

为此，本发明提供一种半导体器件的制作方法，参考图1为本方法在一实施例中的流程示意图，本方法在该实施例中主要包括以下步骤：

步骤S1，提供绝缘体上硅结构，所述绝缘体上硅结构包括硅衬底、位于硅衬底第一表面上的埋氧层和位于埋氧层上的顶层硅；

步骤S2，在所述顶层硅内及表面形成半导体器件；

步骤S3，在所述硅衬底的第二表面形成阻挡层；

步骤S4，去除部分阻挡层以及硅衬底，以在所述硅衬底中形成露出部分埋氧层的开口；

步骤S5，在所述硅衬底的第二表面以及开口中形成所述陷阱层；

步骤S6，在所述陷阱层表面覆盖材料层。

通过上述步骤，先提供绝缘体上硅结构，再形成半导体器件，然后在硅衬底相对于第一表面的第二表面形成开口，并在所述开口中形成陷阱层。一方面，由于形成陷阱层的步骤在形成埋氧层之后进行，很大程度上减小了陷阱层受到其它步骤（例如形成埋氧层等）的影响，既基本得到相同的效果又简化了工艺步骤和难度，更加易于实施；另一方面，陷阱层并不是完全覆盖硅衬底的整层结构，而是形成于开口中，相对于现有技术节省了材料成本。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例作详细的说明。

图2至图9是本发明半导体器件的制作方法一实施例中各个步骤的结构示意图。

参考图2，提供绝缘体上硅结构，包括硅衬底300，所述硅衬底300具有第一表面及与第一表面相对的第二表面；在所述硅衬底300第一表面上形成有埋氧层200；在所述埋氧层200上形成有顶层硅90。

本实施例中，所述埋氧层200用于隔离硅衬底300与所述顶层硅90。埋氧层200可以采用二氧化硅作为材料，形成工艺可以采用现有的SOI硅片工艺，本发明对此不做限制。

在所述顶层硅90内及表面形成半导体器件，所述半导体器件例如源漏区、栅极或者层间互联结构等，本发明对此不做限定。形成了半导体器件的顶层硅90变为图3中所示的器件层100。

参考图4，将包括硅衬底300、埋氧层200以及器件层100的绝缘体上硅结构翻转180°。此时，所述硅衬底300的第一表面在图中朝下，而硅衬底300的第二表面则朝上。

参考图5，在所述硅衬底300的第二表面形成阻挡层310，所述阻挡层310用于在后续的去除部分硅衬底300时作为硅衬底300需要保留的部分的保护层。

需要说明的是，所述阻挡层310可以仅由本实施例所采用，在本发明的其他实施例中，也可以不形成所述阻挡层310。

进一步，在本实施例中，所述阻挡层310可以采用氮化硅作为材料，但是本发明对此不作限定。

参考图6，刻蚀所述阻挡层310以及硅衬底300，以在形成硅衬底300中形成开口301。

本实施例中，具体形成所述开口301的步骤包括：

在所述阻挡层310表面覆盖一层光刻胶320；

图形化所述光刻胶320以露出部分硅衬底300，形成开口图形；由于本实施例中在所述硅衬底300上还形成有阻挡层310，所以，在本分步骤中，图形化所述光刻胶320以露出部分阻挡层310。

以形成有开口图形的光刻胶320为掩膜，去除部分阻挡层310以及硅衬底300以在所述硅衬底300中形成露出部分埋氧层200的开口301。所述开口301用于在后续中形成陷阱层。

在本实施例中，可以采用分步刻蚀的方法去除所述的部分阻挡层310以及硅衬底300。

通入刻蚀剂以刻蚀从形成有开口图形的光刻胶320暴露出的阻挡层310。

在本实施例中可以采用各向异性刻蚀，以尽量不影响到阻挡层310需要保留的部分；进一步，可以采用干法蚀刻，这样刻蚀后的残留物较少，易于后续对形成的开口301的清洗。

由于本实施例中的阻挡层310采用氮化硅作为材料，可以采用例如二氟甲烷气体等作为刻蚀气体。

在刻蚀阻挡层310之后，本实施例可以采用各向异性刻蚀的方式去除所述硅衬底300，以尽量不影响到需要保留的硅衬底300。

进一步，可以采用干法蚀刻，以尽量减少刻蚀后的残留物。

由于本实施例中的硅衬底300为硅衬底，本实施例中可以采用溴化氢气体作为刻蚀剂。

需要说明的是，本发明对上述刻蚀阻挡层310以及硅衬底300的刻蚀方式以及刻蚀剂均不做限定，同时也不限定必须要分步去除所述阻挡层310以及硅衬底300，而是应根据实际操作时的具体情况而定。

参考图7，在本实施例中，硅片50的硅衬底300形成的开口301可以为图中所示的图形。但是，需要说明的是，图7中的开口301图形仅仅是一个范例，本发明对于形成的开口301图形并不加以限定。

另外，本发明旨在尽量多的形成所述开口301，因为开口越多，意味着后续在开口中形成的陷阱层330的面积也越大，对于半导体器件性能的改善效果也越好。但是相应的，开口越多，硅衬底300的本身的结构强度也会下降，且后续使用的陷阱层330材料也越多，成本也有所增加。所以，应是根据实际情况，在改善效果、成本以及硅衬底300的结构强度这三者之间取得平衡，因此，对于开口301具体是何种形状不做任何限定。

参考图8，去除剩余的光刻胶320，并清洗形成的开口301，以为后续在开口301中形成所述陷阱层提供条件。

参考图9，在所述硅衬底300的第二表面以及开口301中形成所述陷阱层330。

所述陷阱层330可以通过自身的较高密度的“陷阱”，捕捉硅衬底300中受到射频信号的影响而移动的载流子，从而使硅衬底300与器件层100之间的结电容的变化程度相对减小，进而使半导器件输出的信号波形的失真程度，提高信号传输的精度。

由于在形成已经形成了埋氧层200以及器件层100，陷阱层330基本不会受到形成所述埋氧层200以及器件层100的影响，例如，形成埋氧层200或者形成器件层100中的退火工艺并不会影响到陷阱层330，这使得陷阱层330的效果得到了保证。

另外，在所述硅衬底300的第二表面形成开口301在所述开口301中可以形成所述陷阱层330，这在一定程度上降低了制作带有陷阱层的SOI硅片的难度。

在本实施例中，可以采用非晶硅材料的陷阱层330。但是本发明对此不做限定，也可以采用其他材料，例如多晶硅形成所述陷阱层330。

相应的，可以采用低压化学气相沉积（LPCVD）的方式形成所述陷阱层330，这种方式的覆盖能力较好，能够较好的形成于所述开口301中。但是本发明对此并不做限定，还可以采用其他方式形成所述陷阱层330。

另外，需要说明的是，由于本发明旨在形成具有陷阱层作用的陷阱层330，本实施例的图9中的陷阱层330仅仅为部分填充于所述开口301中，所述开口301在形成所述陷阱层330后，仍留有剩余空间。但是，在本发明的其他实施例中，所述陷阱层330也可以是完全填充于所述开口301中。

继续参考图9，由于本实施例中的陷阱层330部分填充所述开口301，在形成后在所述开口301中仍留有剩余空间，所以，在所述陷阱层330表面覆盖材料层340，材料层340将开口301的剩余空间填满，并在一定程度上支撑所述硅衬底300，增加所述硅衬底300的结构强度。

在本实施例中，可以采用覆盖能力较好，在工艺中也比较容易实施的氧化物材料形成所述材料层340，例如，采用质地较为坚硬、致密的二氧化硅作为材料，并采用低压化学气相沉积的工艺，以保证二氧化硅材料层较好的填充覆盖能力。

但是本发明并不限制是否必须采用二氧化硅等氧化物材料，其它能够覆盖开口301中剩余空间的材料也采用，本发明对此并不做限制。

图10是本发明半导体器件结构一实施例的结构示意图。

参考图10，对图9中所示的材料层340以及陷阱层330进行平坦化，以去除部分位于开口301之外的材料层340以及陷阱层330材料，仅保留位于所述开口301中的材料层340以及陷阱层330。

在本实施例中，可以采用化学机械研磨的方式进行所述平坦化。

此外，参考图11，本发明还提供一种半导体器件结构，包括绝缘体上硅结构，所述绝缘体上硅结构包括：

硅衬底420；

埋氧层410，位于所述硅衬底420的第一表面；

器件层400，位于所述埋氧层410上；

半导体器件，位于所述器件层400内部或表面；

本发明的半导体器件结构还包括：

贯穿硅衬底420的第二表面且露出所述埋氧层410的开口，其中，所述第二表面与第一表面相对设置；

陷阱层430，位于开口内的埋氧层410上。

通过在所述硅衬底中直接形成贯穿硅衬底且露出所述埋氧层的开口，相比于现有技术，在一定程度上减小了半导体器件结构的体积。

在本实施例中，所述埋氧层410为二氧化硅埋氧层，但本发明对硅衬底420以及埋氧层410的材料不做限定。

所述陷阱层430用于通过自身的较高密度的“陷阱”捕捉硅衬底420中受到射频信号的影响而移动的载流子，从而使硅衬底420与器件层400之间的结电容的变化程度相对减小，进而使半导器件输出的信号波形的失真程度，提高信号传输的精度。

另外需要说明的是，本图11中仅示出了本实施例中所述陷阱层430部分填充于所述开口内的形状，在所述开口中还形成有材料层440，所述陷阱层430与所述材料层440依次形成于所述开口中。所述材料层440用于填充所述开口，以起到支撑所述硅衬底420的作用。

在本实施例中，所述材料层440可采用质地较为坚硬、致密的二氧化硅作为材料，但是本发明对是否必须采用二氧化硅等氧化物材料不作限制，也可以采用其它类型的材料。

另外，在本发明的其它实施例中，所述陷阱层430也可以将所述开口完全填充。

另外需要说明的是，本发明可以但不限于采用上述方法得到。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (8)

1.一种半导体器件的制作方法，其特征在于，包括：

提供绝缘体上硅结构，所述绝缘体上硅结构包括硅衬底、位于硅衬底第一表面上的埋氧层和位于埋氧层上的顶层硅；

在所述顶层硅内及表面形成半导体器件；

在形成半导体器件后，由硅衬底的第二表面起，刻蚀硅衬底至露出埋氧层，形成开口，所述第二表面与第一表面相对设置；

在所述开口中形成陷阱层；其中，形成陷阱层的步骤包括：使所述陷阱层将所述开口部分填充，所述开口在形成所述陷阱层后留有剩余空间。

2.根据权利要求1所述的制作方法，其特征在于，形成开口的步骤包括：

在所述硅衬底的第二表面形成光刻胶；

图形化所述光刻胶以露出部分硅衬底，形成开口图形；

以光刻胶为掩膜，刻蚀硅衬底，形成开口。

3.根据权利要求1所述的制作方法，其特征在于，形成陷阱层的步骤包括：

在所述硅衬底的第二表面以及开口中形成所述陷阱层；

平坦化所述陷阱层，保留位于所述开口中的陷阱层。

4.根据权利要求1所述的制作方法，其特征在于，所述陷阱层的材料采用多晶硅或者非晶硅。

5.根据权利要求1所述的制作方法，其特征在于，使所述陷阱层将所述开口完全填充。

6.根据权利要求1所述的制作方法，其特征在于，形成陷阱层的步骤之后还包括：在所述陷阱层表面覆盖材料层，以填充开口的剩余空间。

7.根据权利要求6所述的制作方法，其特征在于，所述材料层为二氧化硅材料层。

8.一种半导体器件结构，包括：

硅衬底；

埋氧层，位于所述硅衬底的第一表面；

顶层硅，位于所述埋氧层上；

半导体器件，位于顶层硅内部或表面；

其特征在于，还包括：

开口，贯穿硅衬底的第二表面且露出所述埋氧层；所述第二表面与第一表面相对设置；

陷阱层，位于开口内的埋氧层上；

其中，所述开口中还包括材料层，所述材料层覆盖于所述陷阱层表面。