CN105006447A - 半导体器件的制造方法 - Google Patents

半导体器件的制造方法 Download PDF

Info

Publication number
CN105006447A
CN105006447A CN201510102964.1A CN201510102964A CN105006447A CN 105006447 A CN105006447 A CN 105006447A CN 201510102964 A CN201510102964 A CN 201510102964A CN 105006447 A CN105006447 A CN 105006447A
Authority
CN
China
Prior art keywords
oxide
groove
needle shape
etching
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510102964.1A
Other languages
English (en)
Other versions
CN105006447B (zh
Inventor
耶罗默·纪尧姆·安娜·迪布瓦
皮特·威塞尔斯
高拉夫·辛格·比什特
贾亚拉·蒂莱高文登
埃里克·奥姆斯
纳维恩·阿格拉沃尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP BV
Original Assignee
NXP BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP BV filed Critical NXP BV
Publication of CN105006447A publication Critical patent/CN105006447A/zh
Application granted granted Critical
Publication of CN105006447B publication Critical patent/CN105006447B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H01L21/76235—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls trench shape altered by a local oxidation of silicon process step, e.g. trench corner rounding by LOCOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/764—Air gaps

Abstract

一种半导体器件的制造方法，包括：形成包括针状缺陷的沟槽，在包括针状缺陷的沟槽上沉积高密度等离子体氧化物，通过施加氧化物刻蚀除去在针状缺陷上的部分高密度氧化物和线形氧化物，和在施加氧化物刻蚀之后，通过多晶硅刻蚀回刻蚀针状缺陷。

Description

半导体器件的制造方法
技术领域
本发明涉及浅沟槽隔离(STI)的制造方法，并且特别地，通过减少缺陷来改进STI的可靠性。
背景技术
通过热氧化二氧化硅衬底来形成浅沟槽隔离区以在硅衬底的表面上形成二氧化硅层。接着通过化学气相沉积(CVD)在二氧化硅层的顶部沉积氮化硅层。图案化氮化硅层并作为掩模用于将沟槽刻蚀进入硅衬底。然而，在硅层、氮化物层、抗蚀剂层或衬底的表面上固有存在的小颗粒可以阻碍刻蚀工艺和引起缺陷。
一种通常类型的缺陷是针状缺陷，其中，颗粒阻碍刻蚀工艺，然后这会在浅沟槽隔离区内部的阻挡区产生针状缺陷。也可能产生其它类型的缺陷，例如圆锥状或柱状缺陷。针状缺陷或其它缺陷可能引起在硅衬底和浅沟槽隔离区上的有源区之间的不想要的电击穿。这可能发生是因为针状缺陷顶部和有源区之间的距离与由浅沟槽隔离区的深度给出的所需要的隔离距离相比大大减小了。所减少的隔离距离在高压操作中尤其危险。
鉴于这些考虑，需要减少浅沟槽隔离区的制造步骤中的缺陷。
发明内容
根据本发明的一种制造半导体器件的方法包括：形成包括针状缺陷的沟槽，在包括针状缺陷的沟槽上沉积高密度等离子体氧化物，通过氧化物刻蚀除去针状缺陷上的部分高密度氧化物和线形氧化层，并且在施加氧化物刻蚀步骤之后，通过施加硅刻蚀来回刻蚀针状缺陷。
本发明的其它方面和优点在下面的具体描述中是显而易见的，与附图相结合，以示例的方式描述本发明的原理。
附图说明
图1A-1D描述了具有针状缺陷的沟槽的形成；
图2A-2F描述了减少浅沟槽隔离中缺陷的方法的第一实施例；
图3A-3F描述了减少浅沟槽隔离中缺陷的方法的第二实施例；
图4A-4E描述了减少浅沟槽隔离中缺陷的方法的第三实施例。
具体实施方式
可以理解的是这里一般性描述的实施例中的和附图中示出的元件可以各种不同的配置来布置和设计。因此，以下各种实施例的更具体的描述，以及图中的示出，并不是为了限制本申请的范围，而只是代表不同的实施例。当实施例的不同方面在图中示出时，除非特别指出，这些图不必是按比例绘制。
所描述的实施例在各方面中只是作为示例性的而不是限制。因此，本发明的范围由权利要求限定而不是通过这些详细说明表明。与权利要求相当的范围和含义内的所有的变化被包括在它们的范围中。
参考本说明书中的特征、优点、或类似的术语并非暗示由本发明可能实现的所有的特征和优点应该或者在任何单个的实施例中。而是，关于这些特征和优点的术语被认识是结合实施例描述的特征、优点或者特色被包含在至少一个实施例中。因此，贯穿说明书的特征和优点的讨论，以及类似的术语，可能但不是必须指相同的实施例。
另外，所描述的本发明的特征，优点和特色在一个或多个实施例中可能以任何合适的方式被组合。本领域技术人员将认识到，根据这里的描述，本发明可以在没有一个或多个具体的特征或特别的实施例的优点下实施。在其它情况中，另外的特征和优点可能在某些实施例中，而不是在本发明的所有实施例中出现。
参考本说明书中的特征、优点、或类似的术语意味着结合指定的实施例描述的特定的特征、结构、或特点被包括在至少一个实施例中。因此，说明书中的短语“在一个实施例中”、“在实施例中”和类似的术语可能，但不是必须的，涉及相同的实施例。
参考图1A-1D示出了半导体器件中的沟槽的制造方法。
在图1A中，在半导体衬底101，例如是硅衬底的表面上形成堆栈。堆栈包括在半导体衬底101表面上的二氧化硅层102和二氧化硅层102的顶部上的氮化硅层104。例如，二氧化硅层102通过热氧化半导体衬底101形成。然后，氮化硅层104通过化学气相沉积(CVD)或另一种沉积技术沉积到二氧化硅层102的顶部。
堆栈形成之后，抗蚀剂层106形成在氮化硅层104的顶部并在抗蚀剂层106中执行图形转移，如图1B所示。图案化工艺可以使用正抗蚀剂或负抗蚀剂利用任何适当的图案化技术执行，例如利用掩模的光刻技术。图案化定义了将要形成浅沟槽隔离的隔离区，以下将详细描述。
在图1C中，沟槽形成在由图案化的抗蚀剂定义的隔离区中。在一个实施例中，沟槽通过干法刻蚀使用抗蚀剂106和图案化的氮化硅层104作为掩模来刻蚀。干法刻蚀去除隔离区中的部分二氧化硅层102，和在隔离区中在半导体衬底101的顶表面中产生凹处。
在图1C中，刻蚀工艺例如被半导体衬底101表面上的颗粒阻碍，因此在颗粒下形成针状缺陷108阻碍刻蚀工艺。沟槽的形成还可以制造任何其它类型的不需要的缺陷，例如柱状缺陷或圆锥体缺陷。术语针状缺陷在实施例的以下描述中使用，但是实施例并不限于针状缺陷并且可以被应用到在半导体器件的沟槽形成中出现的任何其它缺陷。在一个实施例中，针状缺陷108从沟槽的底表面凸出，如图1C所示。在另一个实施例中，针状缺陷从沟槽的侧壁凸出。还可能形成一个以上缺陷。
如图1C所示的针状缺陷108的高度与半导体衬底101中的凹处的深度的高度大致相同。也就是说，针状缺陷108的顶部靠近半导体衬底101的顶表面的水平。然而，实施例并不限于这个高度。
在图1D中，线形氧化物110形成在隔离区内部。可以使用热氧化工艺形成线形氧化物110。在本实施例中，线形氧化物110形成在沟槽的侧壁的表面，沟槽的底部，以及针状缺陷108的表面上。在一个实施例中，线形氧化物110的厚度大约是25nm。
现在来看图2A，在半导体器件的顶部形成高密度等离子(HDP)氧化物202，覆盖图案化的氮化硅层106和填充部分沟槽。图2A所示的工 艺步骤跟随在以上描述的根据图1D的工艺步骤之后。可选地，可以跳过如图1D所描述的形成线形氧化物的步骤，HDP氧化物202可能直接形成在半导体衬底101的顶部并与半导体衬底101接触的沟槽中。
在图2A中，由于HDP氧化物沉积和用于形成HDP氧化物202的溅镀工艺的固有特性，因此与通常沉积HDP氧化物厚层的沟槽的底部和沟槽侧壁的较大面积相比，只有HDP氧化物的薄层沉积在小面积上例如针状缺陷108的顶端。如图2A所示，沟槽只是被HDP氧化物202部分地填充，在针状缺陷108顶端沉积的HDP氧化物202的厚度比在沟槽的底部和侧壁沉积的HDP氧化物202的厚度小得多。
在一个实施例中，HDP氧化物沉积使用产生2.5K HDP的条件，它使用例如在氮化硅层104的大的平表面上产生约2500埃(250纳米)厚度的HDP氧化物膜。在本实施例中，沉积在沟槽的底部和侧壁上的HDP氧化物202的厚度也是250纳米左右，因此，沉积在针状缺陷108的侧壁的上部和针状缺陷顶部的HDP氧化物202的厚度小很多并且可以是25纳米左右或更少。在图2A中，所沉积的HDP氧化物202的厚度向着针状缺陷108的中心铅锤轴线的方向放射性地减少。
参考图2B，施加氧化物刻蚀去除覆盖针状缺陷108顶端的部分HDP氧化物202和线形氧化物110，从而暴露针状缺陷的顶端，因此沟槽的侧壁和底部仍然被线形氧化物110和HDP氧化物202覆盖。氧化物刻蚀可以是干法刻蚀或湿法刻蚀，例如活性离子刻蚀，化学干法刻蚀，缓冲氧化物刻蚀，或任何其它用于刻蚀氧化物膜的合适的技术。在一个实施例中，氧化物刻蚀使用参数以除去与针状缺陷108的顶端上的线形氧化物110和HDP氧化物202加起来的厚度相同的氧化物。例如，如果在针状缺陷108上的线形氧化物110测得25nm和HDP氧化物测得25nm，那么导致50纳米氧化物去除的氧化物刻蚀可以用于暴露针状缺陷的顶端，同时保留沟槽底部和侧壁被HDP氧化物覆盖。
参考图2C，施加多晶硅或硅刻蚀以减少针状缺陷108的高度。多晶硅或硅刻蚀可以是干法刻蚀或湿法刻蚀，使用任何合适的技术以除去至少一部分针状缺陷108。由于针状缺陷108的顶端被暴露，多晶硅或硅刻蚀达到针状缺陷的顶端和从顶端开始回刻蚀针状缺陷和在刻蚀工艺中 向底部发展。多晶硅或硅刻蚀对二氧化硅具有高选择性，因此在保留HDP氧化物202完整的同时选择性地回刻蚀针状缺陷108。因此，与刻蚀工艺前的针状缺陷的高度相比，多晶硅或硅刻蚀之后的针状缺陷108的高度被减小。多晶硅或硅刻蚀并不攻击沟槽，因此沟槽的侧壁不受多晶硅或硅刻蚀的影响。一些多晶硅或硅刻蚀的例子使用参数减少针状缺陷108的高度到约300纳米。
参考图2D，另外的HDP氧化物204被沉积在半导体器件上以填充其余的沟槽。在一个实施例中，HDP氧化物204沉积保留HDP氧化物204和针状缺陷108之间的小的气隙，如图2D所示。在另一个实施例中，HDP氧化物204与针状缺陷108直接接触。然后可以执行化学机械研磨(CMP)从而暴露氮化硅层104，如图2E所示。然后可能去除氮化硅层104以形成浅沟槽隔离区，如图2F所示。
现在参考图3A，高密度等离子体(HDP)氧化物302形成在半导体器件的顶部，与上述参考图2A描述的工艺步骤类似。图3A所示的工艺步骤跟随在以上描述的根据图1D的工艺步骤之后。HDP氧化物302覆盖剩余的氮化硅层104和部分填充沟槽。
在图3A中，在沟槽的侧壁上的HDP氧化物302的厚度可能比沟槽的底部的HDP氧化物的厚度小。进一步地，只有非常薄层的HDP氧化物302沉积在针状缺陷108的顶端。为了防止在随后的工艺步骤种沟槽的侧壁被进一步刻蚀，针状缺陷108的接下来的刻蚀可以在掩模的方式中进行，如以下根据如图3B-3F的详细描述。
参考图3B，抗蚀剂303如光刻胶形成在沟槽上方。图案化抗蚀剂303以去除针状缺陷上方的部分抗蚀剂303，如图3C所示。完成抗蚀剂的图案化，例如可能在掩模的方式中完成，其中使用光掩模和光刻，或可能不用掩模来完成。在图3C的例子中，抗蚀剂303的图案化以以下方式完成，沟槽的侧壁仍然至少部分地被抗蚀剂303覆盖，同时暴露在针状缺陷的顶端的HDP氧化物302。接着图案化的抗蚀剂303作为掩模用于随后的刻蚀步骤，如以下根据图3D和3E的描述。
参考图3D，施加氧化物刻蚀以去除覆盖针状缺陷108的顶端的HDP氧化物302和线形氧化物110，从而暴露针状缺陷的顶端。在氧化物刻 蚀期间，沟槽的侧壁由抗蚀剂303保护，从而阻止氧化物刻蚀穿过侧壁上的HDP氧化物302和线形氧化物110并进入半导体衬底101。
参考图3E，施加多晶硅或硅刻蚀以减少针状缺陷108的高度。由于针状缺陷108的顶部是暴露的，所以多晶硅或者硅刻蚀达到针状缺陷的顶部并且回刻蚀和减少针状缺陷的高度。由于HDP氧化物302和抗蚀剂303的保护性能，多晶硅或硅刻蚀不会影响浅沟槽隔离区的沟槽和不会影响余下的工艺步骤。
参考图3F，进一步的氧化物304被沉积在半导体器件的上方以填充其余的沟槽以形成浅沟槽隔离区，如图3F所示。在图3F中，HDP氧化物304直接沉积在针状缺陷108的上方和与针状缺陷接触。在另一个实施例中，HDP氧化物304沉积在HDP氧化物304和针状缺陷108之间创造小的空隙。
参考图4A，高密度等离子体(HDP)氧化物402形成在半导体器件的顶部。图4A所示的工艺步骤跟随在以上描述的根据图1D的工艺步骤之后。HDP氧化物402覆盖剩余的氮化硅层104和充分填充沟槽以形成浅沟槽隔离。
参考图4B，在半导体器件的表面上执行化学机械研磨(CMP)。现在参考图4C，抗蚀剂403例如光刻胶形成在沟槽上。图案化抗蚀剂403以去除针状缺陷上方的部分抗蚀剂403，同时保留沟槽侧壁上方的抗蚀剂403，如图4C所示。抗蚀剂的图案化，例如可能在使用光刻的掩模的方式中完成。
参考图4D，施加氧化物刻蚀以去除覆盖针状缺陷108的顶端的HDP氧化物402和线形氧化物110，从而暴露针状缺陷的顶端。图案化的抗蚀剂403作为掩模用于随后的刻蚀工艺。在氧化物刻蚀期间，沟槽的侧壁由抗蚀剂403保护，从而阻止氧化物刻蚀穿过侧壁上的HDP氧化物402和线形氧化物110并进入半导体衬底101。
现在参考图4E，施加硅刻蚀以减少针状缺陷108的高度。由于HDP氧化物402和抗蚀剂403的保护性能，硅刻蚀不会影响浅沟槽隔离区的沟槽的形状。在接下来的工艺步骤中，沟槽可能被进一步的HDP氧化物填充和可能执行进一步的CMP以制造具有减少的针状缺陷的浅沟槽隔 离。
虽然本文记载和示出的方法以特定的顺序运行，但是可能改变方法运行的顺序从而某些运行可以以相反的顺序执行或从而某些运行可能至少部分地与其它运行一致地执行。在另一个实施例中，特定运算的命令或子运算可能以间断的和/或交互的方式执行。
此外，本发明具体的实施例被描述或描写为包括这里记载或描写的多个元件，本发明的其它实施例可能包括更少的或更多的元件以实现更少的或更多的特征。
此外，虽然已经描述和描写了本发明具体的实施例，但本发明不限于所描述和描写的特定的形式或部分的布置。本发明的范围由权利要求限定。

Claims (20)

1.一种半导体器件的制造方法，其特征在于，所述方法包括：
形成包括针状缺陷的沟槽；
在所述包括针状缺陷的沟槽上沉积高密度等离子体氧化物；
通过应用氧化物刻蚀去除针状缺陷上的部分高密度氧化物和线形氧化物；和
在应用氧化物刻蚀步骤之后，通过应用硅刻蚀来回刻蚀针状缺陷。
2.根据权利要求1所述的方法，其特征在于，形成沟槽的步骤还包括：在包括针状缺陷的沟槽上形成线形氧化物。
3.根据权利要求1所述的方法，其特征在于，沟槽通过以下步骤形成：
在半导体衬底的表面上形成二氧化硅层；
在二氧化硅层的顶部形成氮化硅层；
在氮化硅层上形成抗蚀剂层；
图案化抗蚀剂层以界定隔离区；
通过使用作为掩模的图案化的抗蚀剂层来刻蚀氮化硅层、二氧化硅层，和隔离区中的半导体衬底；
除去剩余的抗蚀剂层。
4.根据权利要求3所述的方法，其特征在于，还包括：
在回刻蚀针状缺陷步骤之后，用另外的高密度等离子体氧化物填充沟槽。
5.根据权利要求3所述的方法，其特征在于，还包括：
在用另外的高密度等离子体氧化物填充沟槽的步骤之后，通过执行另外的高密度等离子体氧化物的化学机械研磨来暴露剩余的氮化硅层。
6.根据权利要求4所述的方法，其特征在于，还包括：
在暴露氮化硅层的步骤之后，通过去除剩余的氮化硅层来形成浅沟槽隔离。
7.根据权利要求1所述的方法，其特征在于，针状缺陷是在沟槽的底部中。
8.根据权利要求6所述的方法，其特征在于，还包括：在沉积高密度等离子体(HDP)氧化物的步骤和去除部分高密度氧化物和线形氧化物的步骤之间：
在HDP氧化物上形成另外的抗蚀剂层；
图案化另外的抗蚀剂层，其中图案化后的另外的抗蚀剂层至少部分地覆盖沟槽的侧壁，同时暴露沟槽的底部。
9.根据权利要求2所述的方法，其特征在于，刻蚀氮化硅的步骤使用活性离子刻蚀。
10.根据权利要求1所述的方法，其特征在于，硅刻蚀是湿法刻蚀。
11.根据权利要求1所述的方法，其特征在于，硅刻蚀是干法刻蚀。
12.根据权利要求1所述的方法，其特征在于，执行氧化物刻蚀达到针状缺陷的顶端上的线形氧化物和HDP氧化物的厚度之和的深度。
13.根据权利要求7所述的方法，其特征在于，侧壁上的线形氧化物和HDP氧化物的厚度大于针状缺陷的顶端上的线形氧化物和HDP氧化物，其中刻蚀深度大于针状缺陷的顶端上的线形氧化物和HDP氧化物的厚度和小于沟槽的侧壁上的线形氧化物和HDP氧化物的厚度。
14.根据权利要求1所述的方法，其特征在于，氧化物刻蚀被执行到50nm的深度。
15.根据权利要求1所述的方法，其特征在于，多晶硅刻蚀被执行到300nm的深度。
16.根据权利要求2所述的方法，其特征在于，在沟槽上沉积高密度等离子体氧化物的步骤包括使用高密度等离子体氧化物部分地填充沟槽。
17.根据权利要求3所述的方法，其特征在于，在沟槽上沉积高密度等离子体氧化物的步骤包括用高密度等离子体氧化物充分填充沟槽和在高密度等离子体氧化物上执行化学机械研磨。
18.一种在半导体器件中制造浅沟槽隔离的方法，其特征在于，所述方法包括：
形成堆栈，所述堆栈包括：在半导体衬底表面上的二氧化硅层，在二氧化硅层的顶部的氮化硅层，和在氮化硅层的顶部的光刻胶层；
图案化光刻胶层以界定沟槽隔离区；
通过使用作为掩模的图案化的光刻胶层来刻蚀氮化硅层、二氧化硅层、和沟槽隔离区中的半导体衬底来形成沟槽，其中沟槽包括针状缺陷；
去除剩余的光刻胶层；
在包括针状缺陷的沟槽上形成线形氧化物；
在包括针状缺陷的沟槽上沉积高密度等离子体氧化物；
在高密度等离子体氧化物上形成另外的光刻胶层；
图案化另外的光刻胶层，其中图案化后的另外的光刻胶层至少部分地覆盖沟槽的侧壁，同时暴露沟槽的底部；
通过应用氧化物刻蚀去除针状缺陷上的部分高密度氧化物和线形氧化物；和
在应用氧化物刻蚀步骤之后，通过应用多晶硅刻蚀来回刻蚀针状缺陷。
19.根据权利要求18所述的方法，其特征在于，还包括：
在回刻蚀针状缺陷步骤之后，用另外的高密度等离子体氧化物填充沟槽。
20.根据权利要求19所述的方法，其特征在于，还包括：
在用另外的高密度等离子体氧化物填充沟槽的步骤之后，通过执行另外的高密度等离子体氧化物的化学机械研磨来暴露剩余的氮化硅层。
CN201510102964.1A 2014-04-16 2015-03-09 半导体器件的制造方法 Active CN105006447B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/254,523 2014-04-16
US14/254,523 US9105687B1 (en) 2014-04-16 2014-04-16 Method for reducing defects in shallow trench isolation

Publications (2)

Publication Number Publication Date
CN105006447A true CN105006447A (zh) 2015-10-28
CN105006447B CN105006447B (zh) 2018-04-10

Family

ID=53015517

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510102964.1A Active CN105006447B (zh) 2014-04-16 2015-03-09 半导体器件的制造方法

Country Status (3)

Country Link
US (1) US9105687B1 (zh)
EP (1) EP2933829B1 (zh)
CN (1) CN105006447B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022082872A1 (zh) * 2020-10-21 2022-04-28 武汉新芯集成电路制造有限公司 一种半导体器件的制造方法
TWI783413B (zh) * 2021-03-19 2022-11-11 世界先進積體電路股份有限公司 半導體裝置的形成方法
US11569121B2 (en) 2021-05-26 2023-01-31 Vanguard International Semiconductor Corporation Methods for forming semiconductor devices

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9953861B2 (en) 2014-11-26 2018-04-24 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having a shallow trench isolation structure and methods of forming the same
US10825717B1 (en) * 2019-07-09 2020-11-03 Nxp B.V. Method for making high voltage transistors insensitive to needle defects in shallow trench isolation

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5795684A (en) * 1996-04-05 1998-08-18 Intel Corporation Photolithography mask and method of fabrication
US6194284B1 (en) * 1999-08-30 2001-02-27 Taiwan Semiconductor Manufacturing Company Method for forming residue free etched silicon layer
US6825544B1 (en) * 1998-12-09 2004-11-30 Cypress Semiconductor Corporation Method for shallow trench isolation and shallow trench isolation structure
CN102044429A (zh) * 2009-10-23 2011-05-04 北京北方微电子基地设备工艺研究中心有限责任公司 一种硅片的刻蚀方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5747377A (en) 1996-09-06 1998-05-05 Powerchip Semiconductor Corp. Process for forming shallow trench isolation
JP3858462B2 (ja) 1998-07-30 2006-12-13 株式会社日立製作所 半導体装置の製造方法
TW586181B (en) 2002-12-25 2004-05-01 Macronix Int Co Ltd Method of fabricating shallow trench isolation
KR100538810B1 (ko) * 2003-12-29 2005-12-23 주식회사 하이닉스반도체 반도체소자의 소자분리 방법
JP4825402B2 (ja) 2004-01-14 2011-11-30 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR101831936B1 (ko) * 2011-12-22 2018-02-26 삼성전자주식회사 박막 형성 방법 및 이를 이용한 반도체 소자의 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5795684A (en) * 1996-04-05 1998-08-18 Intel Corporation Photolithography mask and method of fabrication
US6825544B1 (en) * 1998-12-09 2004-11-30 Cypress Semiconductor Corporation Method for shallow trench isolation and shallow trench isolation structure
US6194284B1 (en) * 1999-08-30 2001-02-27 Taiwan Semiconductor Manufacturing Company Method for forming residue free etched silicon layer
CN102044429A (zh) * 2009-10-23 2011-05-04 北京北方微电子基地设备工艺研究中心有限责任公司 一种硅片的刻蚀方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022082872A1 (zh) * 2020-10-21 2022-04-28 武汉新芯集成电路制造有限公司 一种半导体器件的制造方法
TWI783413B (zh) * 2021-03-19 2022-11-11 世界先進積體電路股份有限公司 半導體裝置的形成方法
US11569121B2 (en) 2021-05-26 2023-01-31 Vanguard International Semiconductor Corporation Methods for forming semiconductor devices

Also Published As

Publication number Publication date
EP2933829A1 (en) 2015-10-21
US9105687B1 (en) 2015-08-11
CN105006447B (zh) 2018-04-10
EP2933829B1 (en) 2019-08-14

Similar Documents

Publication Publication Date Title
TWI597846B (zh) 半導體裝置及其製造方法
CN105006447A (zh) 半导体器件的制造方法
CN105336571B (zh) 自对准多重图形掩膜的形成方法
CN104253082A (zh) 半导体结构及其形成方法
CN110911345A (zh) 一种浅沟槽隔离结构及其制作方法
CN104078366A (zh) 双重图形化鳍式晶体管的鳍结构制造方法
US11018218B2 (en) Narrow gap device with parallel releasing structure
CN103187448A (zh) 半导体结构及其形成方法
CN104134628A (zh) 一种浅沟槽隔离结构的制造方法
US9437674B2 (en) Insulating trench forming method
US11271087B2 (en) Metal gate process for FinFET device improvement
KR100649872B1 (ko) 반도체소자의 트랜치 소자분리막 형성방법
CN104425371B (zh) 半导体结构的形成方法
CN105990129A (zh) 半导体器件及其形成方法
CN111524793A (zh) 一种半导体结构及形成方法
US8435900B2 (en) Method for manufacturing a transistor
CN103187449A (zh) 半导体结构及其形成方法
US7968418B1 (en) Apparatus and method for isolating integrated circuit components using deep trench isolation and shallow trench isolation
CN102881625B (zh) 隔离结构以及半导体结构的形成方法
CN104979205B (zh) 晶体管的形成方法
CN111986983A (zh) 半导体结构及其形成方法
CN105439081B (zh) Mems器件的形成方法
CN112397519B (zh) 一种半导体器件及其制备方法
TW201725718A (zh) 半導體元件結構
US8114724B2 (en) Method for fabricating semiconductor device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant