CN110911345A - 一种浅沟槽隔离结构及其制作方法 - Google Patents
一种浅沟槽隔离结构及其制作方法 Download PDFInfo
- Publication number
- CN110911345A CN110911345A CN201811087794.4A CN201811087794A CN110911345A CN 110911345 A CN110911345 A CN 110911345A CN 201811087794 A CN201811087794 A CN 201811087794A CN 110911345 A CN110911345 A CN 110911345A
- Authority
- CN
- China
- Prior art keywords
- isolation
- substrate
- trench
- filling medium
- isolation trench
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002955 isolation Methods 0.000 title claims abstract description 254
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 238000011049 filling Methods 0.000 claims abstract description 100
- 239000000758 substrate Substances 0.000 claims abstract description 98
- 239000011148 porous material Substances 0.000 claims abstract description 40
- 238000000034 method Methods 0.000 claims description 40
- 229920002120 photoresistant polymer Polymers 0.000 claims description 25
- 238000005530 etching Methods 0.000 claims description 13
- 238000000151 deposition Methods 0.000 claims description 11
- 239000004065 semiconductor Substances 0.000 claims description 10
- 238000000059 patterning Methods 0.000 claims description 4
- 230000003071 parasitic effect Effects 0.000 abstract description 8
- 230000002708 enhancing effect Effects 0.000 abstract description 3
- 239000011800 void material Substances 0.000 description 11
- 238000005229 chemical vapour deposition Methods 0.000 description 10
- 238000000231 atomic layer deposition Methods 0.000 description 7
- 238000005240 physical vapour deposition Methods 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 239000000463 material Substances 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 239000000126 substance Substances 0.000 description 6
- 238000001020 plasma etching Methods 0.000 description 5
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 4
- 150000001875 compounds Chemical class 0.000 description 4
- 229910052732 germanium Inorganic materials 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 238000007789 sealing Methods 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000007517 polishing process Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
本发明提供一种浅沟槽隔离结构及其制作方法，该制作方法包括以下步骤：提供衬底，形成隔离沟槽于衬底中，以在衬底中界定出多个有源区；形成第一填充介质于隔离沟槽的侧壁；形成牺牲层于第一填充介质的侧壁；形成第二填充介质于隔离沟槽中剩余的空间；去除牺牲层，得到位于第一填充介质与第二填充介质之间的孔隙；形成第三填充介质于孔隙顶部，以将孔隙封口。本发明在浅沟槽隔离结构中引入了孔隙，该孔隙中可以包括空气，由于空气介电常数只有1.0，可以有效降低隔离沟槽中填充介质的K值，从而增强沟槽的隔离性能，降低在浅沟槽隔离处产生的寄生电容，减少器件间的相互干扰，提高器件的运行速度。
Description
技术领域
本发明属于集成电路以及电子元器件的制造领域，涉及一种浅沟槽隔离结构及其制作方法。
背景技术
随着器件尺寸越来越小，STI的宽度也会越来越小，那么当STI两边隔离的器件有移动的电荷就有可能产生寄生电容，由于现有的浅沟槽隔离结构中，沟槽填充介质的介电常数较高，沟道的隔绝性能不理想，使得器件间相互干扰，降低器件的运行速度。
因此，如何提供一种应用于集成电路中各单元之间的隔离的浅沟槽隔离结构及其制作方法，以降低沟槽填充介质的介电常数，降低相邻器件之间的干扰，提高隔离效果，成为本领域技术人员亟待解决的一个重要技术问题。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种浅沟槽隔离结构及其制作方法，用于解决现有技术中随着器件尺寸的减小，浅沟槽隔离宽度随之减小，导致隔绝性能下降的问题。
为实现上述目的及其他相关目的，本发明提供一种浅沟槽隔离结构的制作方法，包括以下步骤：
提供衬底，形成隔离沟槽于所述衬底中，以在所述衬底中界定出多个有源区；
形成第一填充介质于所述隔离沟槽的侧壁；
形成牺牲层于所述第一填充介质的侧壁；
形成第二填充介质于所述隔离沟槽中剩余的空间；
去除所述牺牲层，得到位于所述第一填充介质与所述第二填充介质之间的孔隙；
形成第三填充介质于所述孔隙顶部，以将所述孔隙封口。
本发明还提供另一种浅沟槽隔离结构的制作方法，包括以下步骤：
提供衬底，形成第一隔离沟槽于所述衬底中；
形成第一填充介质于所述第一隔离沟槽中；
在所述衬底上定义字线区域，并形成第二隔离沟槽于所述衬底中，所述第二隔离沟槽相交于所述第一隔离沟槽，且避开所述字线区域，所述第一隔离沟槽与所述第二隔离沟槽共同在所述衬底中界定出多个有源区；
形成第二填充介质于所述第二隔离沟槽的侧壁；
形成牺牲层于所述第二填充介质的侧壁；
形成第三填充介质于所述第二隔离沟槽中剩余的空间；
去除所述牺牲层，得到位于所述第二填充介质与所述第三填充介质之间的孔隙；
形成第四填充介质于所述孔隙顶部，以将所述孔隙封口。
可选地，所述第二隔离沟槽平行于所述字线区域。
可选地，所述孔隙的宽度范围是30埃-200埃，高度范围是500埃-2800埃。
可选地，所述孔隙内包含空气。
可选地，形成第一隔离沟槽于所述衬底中包括以下步骤：
自下而上依次形成衬垫层与硬掩膜层于所述衬底上；
形成光刻胶层于所述硬掩膜层上，并图形化所述光刻胶层；
以图形化的所述光刻胶层为掩膜刻蚀所述硬掩膜层、所述衬垫层及所述衬底，得到所述第一隔离沟槽。
可选地，形成第二隔离沟槽于所述衬底中包括以下步骤：
形成光刻胶层于所述衬底上方，并图形化所述光刻胶层；
以图形化的所述光刻胶层为掩膜刻蚀所述第一填充介质，得到所述第二隔离沟槽。
可选地，所述第二隔离沟槽的底面与所述第一隔离沟槽的底面齐平，或者所述第二隔离沟槽的底面相对较浅于所述第一隔离沟槽的底面。
可选地，形成所述第二填充介质于所述第二隔离沟槽的侧壁包括以下步骤：
沉积所述第二填充介质，所述第二填充介质被覆于所述衬底上方、所述第二隔离沟槽的侧壁及所述第二隔离沟槽的底面；
采用各向异性刻蚀去除所述第二隔离沟槽外及所述第二隔离沟槽底面的所述第二填充介质。
可选地，形成所述牺牲层于所述第二填充介质的侧壁包括以下步骤：
沉积所述牺牲层，所述牺牲层被覆于所述衬底上方、所述第二填充介质的侧壁及所述第二隔离沟槽的底面；
采用各向异性刻蚀去除所述第二隔离沟槽外及所述第二隔离沟槽底面的所述牺牲层。
可选地，去除所述牺牲层的方法包括等离子体刻蚀、湿法腐蚀中的任意一种。
可选地，形成所述第四填充介质的方法包括化学气相沉积。
本发明还提供一种浅沟槽隔离结构，包括：
衬底；
隔离沟槽，形成于所述衬底中，以在所述衬底中界定出多个有源区；
第一填充介质，形成于所述隔离沟槽的侧壁；
第二填充介质，形成于所述隔离沟槽中部；
孔隙，位于所述第一填充介质与所述第二填充介质之间；
第三填充介质，形成于所述孔隙顶部，以将所述孔隙封口。
可选地，所述孔隙的宽度范围是30埃-200埃，高度范围是500埃-2800埃。
可选地，所述孔隙内包含空气。
本发明还提供另一种浅沟槽隔离结构，包括：
衬底，所述衬底上定义有字线区域；
第一隔离沟槽，形成于所述衬底中；
第一填充介质，形成于所述第一隔离沟槽中；
第二隔离沟槽，形成于所述衬底中，所述第二隔离沟槽相交于所述第一隔离沟槽，且避开所述字线区域，所述第一隔离沟槽与所述第二隔离沟槽共同在所述衬底中界定出多个有源区；
第二填充介质，形成于所述第二隔离沟槽的侧壁；
第三填充介质，形成于所述第二隔离沟槽中部；
孔隙，位于所述第二填充介质与所述第三填充介质之间；
第四填充介质，形成于所述孔隙顶部，以将所述孔隙封口。
可选地，所述第二隔离沟槽平行于所述字线区域。
可选地，所述孔隙的宽度范围是30埃-200埃，高度范围是500埃-2800埃。
可选地，所述孔隙内包含空气。
可选地，所述第二隔离沟槽的底面与所述第一隔离沟槽的底面齐平，或者所述第二隔离沟槽的底面相对较浅于所述第一隔离沟槽的底面。
如上所述，本发明的浅沟槽隔离结构及其制作方法，具有以下有益效果：本发明在浅沟槽隔离结构中引入了孔隙，该孔隙中可以包括空气，由于空气介电常数只有1.0，可以有效降低隔离沟槽中填充介质的K值，从而增强沟槽的隔离性能，降低在浅沟槽隔离处产生的寄生电容，减少器件间的相互干扰，提高器件的运行速度。
附图说明
图1a显示为现有技术中一种浅沟槽隔离结构的剖面图。
图1b显示为现有技术中一种浅沟槽隔离结构中有源区、隔离结构及字线区域的一种平面布局。
图2a-图2g显示为本发明的浅沟槽隔离结构的制作方法于实施例一中各步骤所呈现的结构示意图。
图3a-图3u显示为本发明的浅沟槽隔离结构的制作方法于实施例二中各步骤所呈现的结构示意图。
图4a显示为本发明的浅沟槽隔离结构于实施例三中所呈现的俯视图。
图4b显示为图4a的A-A’向剖面图。
图5a显示为本发明的浅沟槽隔离结构于实施例四中所呈现的俯视图。
图5b显示为图5a的B-B’向剖面图。
图5c显示为图5a的C-C’向剖面图。
元件标号说明
1 衬底
2 隔离结构
3 有源区
4 字线区域
101 衬底
102 隔离沟槽
103 有源区
104 第一填充介质
105 牺牲层
106 第二填充介质
107 孔隙
108 第三填充介质
201 衬底
202 衬垫层
203 硬掩膜层
204 光刻胶层
205 光刻胶层开口
206 第一隔离沟槽
207 第一填充介质
208 光刻胶层
209 光刻胶层开口
210 第二隔离沟槽
211 字线区域
212 有源区
213 第二填充介质
214 牺牲层
215 第三填充介质
216 孔隙
217 第四填充介质
301 衬底
302 隔离沟槽
303 有源区
304 第一填充介质
305 第二填充介质
306 孔隙
307 第三填充介质
401 衬底
402 字线区域
403 第一隔离沟槽
404 第一填充介质
405 第二隔离沟槽
406 有源区
407 第二填充介质
408 第三填充介质
409 孔隙
410 第四填充介质
具体实施方式
如图1a所示，显示为现有的一种浅沟槽隔离结构的剖面图，包括衬底1及形成于所述衬底1中的隔离结构2，所述隔离结构2在所述衬底1中隔离出多个有源区3。如图1b所示，显示为现有的浅沟槽隔离结构中有源区3、隔离结构2及字线区域4的一种平面布局。
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图2a至图5c。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
实施例一
本实施例中提供一种浅沟槽隔离结构的制作方法，包括以下步骤：
首先执行步骤S101：如图2a所示，提供衬底101，形成隔离沟槽102于所述衬底101中，以在所述衬底101中界定出多个有源区103。
具体的，所述衬底101包括但不限于Si、Ge、SiGe、III-V族化合物等半导体衬底。形成隔离沟槽102的方法包括但不限于等离子体刻蚀工艺。
作为示例，图2b示出了有源区103与隔离沟槽102的一种平面布局，在其它实施例中，有源区与隔离沟槽也可以根据需要采用其它平面布局，此处不应过分限制本发明的保护范围。
然后执行步骤S102：如图2c所示，形成第一填充介质104于所述隔离沟槽102的侧壁。
具体的，采用化学气相沉积、物理气相沉积、原子层沉积或其它沉积方法沉积第一填充介质，并采用各向异性刻蚀去除隔离沟槽底部及沟槽外多余的第一填充介质。
接着执行步骤S103：如图2d所示，形成牺牲层105于所述第一填充介质104的侧壁。
具体的，采用化学气相沉积、物理气相沉积、原子层沉积中任意一种或组合沉积所述牺牲层，并采用等离子体各向异性刻蚀去除隔离沟槽底部及沟槽外多余的牺牲层。
再执行步骤S104：如图2e所示，形成第二填充介质106于所述隔离沟槽102中剩余的空间。
具体的，采用化学气相沉积、物理气相沉积、原子层沉积中任意一种或组合沉积所述第二填充介质，采用化学、物理研磨的方式去除沟槽外多余的第二填充介质。
再执行步骤S105：如图2f所示，去除所述牺牲层105，得到位于所述第一填充介质104与所述第二填充介质106之间的孔隙107。
具体的，采用等离子体刻蚀或湿法腐蚀去除所述牺牲层。
再执行步骤S106：如图2g所示，形成第三填充介质108于所述孔隙107顶部，以将所述孔隙107封口。
具体的，采用化学气相沉积或其它沉积方法沉积所述第三填充介质108，并采用化学机械研磨工艺去除沟槽周边区域的第三填充介质。
本实施例的浅沟槽隔离结构的制作方法在所有浅沟槽隔离区域中引入孔隙，该孔隙中可以包括空气，由于空气介电常数只有1.0，可以有效降低隔离沟槽中填充介质的K值，从而增强沟槽的隔离性能，降低在浅沟槽隔离处产生的寄生电容，减少器件间的相互干扰，提高器件的运行速度。
实施例二
本实施例中提供另一种浅沟槽隔离结构的制作方法，本实施例与实施例一的不同之处在于，实施例一中在全部的浅沟槽隔离区域中均引入了孔隙，适用于字线位于衬底上的半导体结构，或者适用于无字线的半导体结构，而本实施例中，仅在部分浅沟槽隔离区域引入了孔隙，适用于采用埋入式字线的半导体结构，孔隙避开了埋入式字线所在区域，避免形成字线沟槽时将孔隙破坏，降低隔离效果。
本实施例的浅沟槽隔离结构的制作方法包括以下步骤：
首先执行步骤S201：如图3a-图3d所示，提供衬底201，形成第一隔离沟槽206于所述衬底201中。
作为示例，包括以下具体流程：
如图3a所示，自下而上依次形成衬垫层202与硬掩膜层203于所述衬底上201。所述衬底201可采用Si、Ge、SiGe、III-V族化合物等半导体衬底。所述衬垫层202包括但不限于热氧化层，其厚度范围是5～20埃，形成热氧化层为干氧氧化工艺，氧化温度范围是800～1100℃。所述硬掩膜层203的材质包括但不限于氮化硅，其厚度范围是500～1000埃。形成所述硬掩膜层203包括但不限于化学气相沉积、物理气相沉积、原子层沉积等方法。
如图3b所示，采用旋涂法或其它方法形成光刻胶层204于所述硬掩膜层上，并采用曝光、显影等光刻工艺图形化所述光刻胶层204，得到若干光刻胶层开口205。
如图3c所示，以图形化的所述光刻胶层204为掩膜，采用等离子体刻蚀工艺向下刻蚀所述硬掩膜层203、所述衬垫层202及所述衬底201，得到所述第一隔离沟槽206。所述第一隔离沟槽的纵截面包括但不限于矩形。所述第一隔离沟槽的深度小于4000埃，本实施例中，所述第一隔离沟槽的深度以3000埃为例。
作为示例，图3e示出了所述第一隔离沟槽206在所述衬底201中的一种平面布局，其中，形成了相互间隔的多条第一隔离沟槽。需要指出的是，多条所述第一隔离沟槽206仅为所要定义的浅沟槽隔离区域的一部分，此时有源区的整体轮廓还未呈现。本实施例中，多条所述第一隔离沟槽206之间相互平行。然而须知，在其它实施例中，当定义的有源区及位线采用其它布局方式，所述第一隔离沟槽的布局及延伸方向也可进行相应调整，此处不应过分限制本发明的保护范围。
作为示例，图3f示出了所述第一隔离沟槽206在所述衬底201中的另一种平面布局，其中，所述第一隔离沟槽206对应于全部的浅沟槽隔离区域，此时有源区212的整体轮廓已呈现。
然后执行步骤S202：如图3g-图3h所示，形成第一填充介质207于所述第一隔离沟槽206中。
作为示例，包括以下具体流程：
如图3g所示，采用化学气相沉积、物理气相沉积、原子层沉积或其它沉积方法沉积第一填充介质207于所述第一隔离沟槽206中及所述硬掩膜层203表面，直至所述第一隔离沟槽206被填满。所述第一填充介质207的材质包括但不限于氧化硅。
如图3h所示，采用化学机械抛光法去除位于所述硬掩膜层203表面的所述第一填充介质207。
再执行步骤S203：如图3i-图3j所示，在所述衬底201上的所述硬掩膜层203表面定义字线区域211，并形成第二隔离沟槽210于所述衬底201中，所述第二隔离沟槽210相交于所述第一隔离沟槽206，且避开所述字线区域211，所述第一隔离沟槽206与所述第二隔离沟槽210共同在所述衬底201中界定出多个有源区212。本实施例中，所述述第二隔离沟槽210自所述硬掩膜层203表面开口，贯穿所述硬掩膜层203及所述衬垫层202，并延伸进所述衬底201中。
作为示例，具体包括以下流程：
如图3i所示，采用旋涂法或其它方法形成光刻胶层208于所述衬底201上方的所述硬掩膜层203表面，并采用曝光、显影等光刻工艺图形化所述光刻胶层208，得到若干光刻胶层开口209。
如图3j所示，以图形化的所述光刻胶层208为掩膜，采用等离子体刻蚀工艺向下刻蚀所述第一填充介质207，得到所述第二隔离沟槽210。
需要指出的是，若所述第一隔离沟槽206采用图3e的平面布局，则还包括以图形化的所述光刻胶层208为掩膜向下刻蚀所述衬底201的步骤。
本实施例中，所述第二隔离沟槽210的底面与所述第一隔离沟槽206的底面齐平，所述第二隔离沟槽210的深度为3000埃。在其它实施例中，所述第二隔离沟槽210的底面也可以相对较浅于所述第一隔离沟槽206的底面。
作为示例，图3k示出了所述第一隔离沟槽206、所述第二隔离沟槽210及所述字线区域211在所述衬底201中的一种平面布局。其中，所述第二隔离沟槽210避开所述字线区域，以避免后续形成埋入式字线沟槽时将后续形成于所述第二隔离沟槽210中的孔隙破坏。
本实施例中，所述第二隔离沟槽210平行于所述字线区域211，且位于两列有源区212之间。在其它实施例中，所述第二隔离沟槽210的形状及排布也可以根据实际的有源区排列及字线布局进行调整，只要避开字线区域即可，此处不应过分限制本发明的保护范围。
再执行步骤S204：如图3l-图3m所示，形成第二填充介质213于所述第二隔离沟槽210的侧壁。
作为示例，包括以下具体流程：
如图3l所示，沉积所述第二填充介质213，所述第二填充介质213被覆于所述衬底201上方的所述硬掩膜层203表面、所述第二隔离沟槽210的侧壁及所述第二隔离沟槽210的底面。所述第二填充介质213的材质包括但不限于氧化硅。
如图3m所示，采用各向异性刻蚀去除所述第二隔离沟槽210底面及所述第二隔离沟槽210外多余的所述第二填充介质213。
再执行步骤S205：如图3n-图3o所示，形成牺牲层214于所述第二填充介质213的侧壁。
作为示例，包括以下具体流程：
如图3n所示，采用化学气相沉积、物理气相沉积、原子层沉积中任意一种或组合沉积所述牺牲层213，所述牺牲层213被覆于所述衬底201上方的所述硬掩膜层203表面、所述第二填充介质213的侧壁及所述第二隔离沟槽210的底面。所述牺牲层的材质可选用对所述第二填充介质213具有高选择比或易于用湿法去除的材质，例如当所述第二填充介质213为氧化硅时，所述牺牲层的材质可选用氮化硅、硼磷硅玻璃(BPSG)等。
如图3o所示，采用等离子体各向异性刻蚀去除所述第二隔离沟槽210底面及所述第二隔离沟槽210外多余的所述牺牲层214。
再执行步骤S206：如图3p-图3q所示，形成第三填充介质215于所述第二隔离沟槽210中剩余的空间。
作为示例，包括以下具体流程：
如图3p所示，采用化学气相沉积、物理气相沉积、原子层沉积中任意一种或组合沉积所述第三填充介质215，所述第三填充介质215填充满所述第二隔离沟槽210剩余的空间，并被覆于所述硬掩膜层203表面。所述第三填充介质215的材质包括但不限于氧化硅。
如图3q所示，采用化学物理研磨的方式去除位于所述硬掩膜层203表面多余的所述第三填充介质215。
再执行步骤S207：如图3r所示，去除所述牺牲层214，得到位于所述第二填充介质213与所述第三填充介质215之间的孔隙216。
具体的，采用等离子体刻蚀或湿法腐蚀去除所述牺牲层214。
再执行步骤S201：如图3s-图3u所示，形成第四填充介质217于所述孔隙216顶部，以将所述孔隙216封口。
具体的，包括以下具体流程：
如图3s所示，采用化学气相沉积或其它沉积方法沉积所述第四填充介质217，所述第四填充介质217将所述孔隙216快速封口，并被覆于所述硬掩膜层203表面。
如图3t所示，采用化学机械研磨工艺去除所述硬掩膜层203表面多余的所述第四填充介质217，以所述硬掩膜层203为化学机械抛光停止层。
如图3u所示，采用干法刻蚀工艺将所述衬底201上方的硬掩膜层203去除，采用湿法清洗将以及所述衬底201上方的衬垫层202去除。
具体的，封口后所述孔隙216的宽度范围是30埃-200埃，高度范围是500埃-2800埃。所述孔隙内可包含空气，并可进一步包含沉积所述第四填充介质217时所采用的工艺气体。
本实施例的浅沟槽隔离结构的制作方法在部分浅沟槽隔离区域(避开字线区域)中引入孔隙，该孔隙中可以包括空气，由于空气介电常数只有1.0，可以有效降低隔离沟槽中填充介质的K值，从而增强沟槽的隔离性能，降低在浅沟槽隔离处产生的寄生电容，减少器件间的相互干扰，提高器件的运行速度。
实施例三
本实施例提供一种浅沟槽隔离结构，请参阅图4a及图4b，其中，图4a显示为所述浅沟槽隔离的俯视图，图4b显示为图4a的A-A’向剖面图。
可见，所述浅沟槽隔离结构包括衬底301、隔离沟槽302、第一填充介质304、第二填充介质305、孔隙306及第三填充介质307，其中，所述隔离沟槽302形成于所述衬底301中，以在所述衬底301中界定出多个有源区303，所述第一填充介质304形成于所述隔离沟槽302的侧壁，所述第二填充介质305形成于所述隔离沟槽302中部，所述孔隙306位于所述第一填充介质304与所述第二填充介质305之间，所述第三填充介质307形成于所述孔隙306顶部，以将所述孔隙306封口。
具体的，所述衬底包括但不限于Si、Ge、SiGe、III-V族化合物等半导体衬底。所述隔离沟槽的深度小于4000埃，本实施例中，所述隔离沟槽的深度以3000埃为例。所述第一填充介质、第二填充介质、第三填充介质的材质包括但不限于氧化硅。
具体的，封口后所述孔隙306的宽度范围是30埃-200埃，高度范围是500埃-2800埃。所述孔隙内可包含空气，并可进一步包含沉积所述第三填充介质307时所采用的工艺气体。
本实施例的浅沟槽隔离结构在所有浅沟槽隔离区域中引入孔隙，该孔隙中可以包括空气，由于空气介电常数只有1.0，可以有效降低隔离沟槽中填充介质的K值，从而增强沟槽的隔离性能，降低在浅沟槽隔离处产生的寄生电容，减少器件间的相互干扰，提高器件的运行速度。
实施例四
本实施例中提供另一种浅沟槽隔离结构，本实施例与实施例三的不同之处在于，实施例三中在全部的浅沟槽隔离区域中均引入了孔隙，适用于字线位于衬底上的半导体结构，或者适用于无字线的半导体结构，而本实施例中，仅在部分浅沟槽隔离区域引入了孔隙，适用于采用埋入式字线的半导体结构，孔隙避开了埋入式字线所在区域，避免字线沟槽将孔隙破坏，降低隔离效果。
请参阅图5a-图5c，其中，图5a显示为本实施例的浅沟槽隔离结构所呈现的俯视图，图5b显示为图5a的B-B’向剖面图，图5c显示为图5a的C-C’向剖面图。
可见，所述浅沟槽隔离结构包括衬底401、第一隔离沟槽403、第一填充介质404、第二隔离沟槽405、第二填充介质407、第三填充介质408、孔隙409及第四填充介质410，其中，所述第一隔离沟槽403与所述第二隔离沟槽405均形成于所述衬底401中，且所述第二隔离沟槽405相交于所述第一隔离沟槽403，所述第一隔离沟槽403与所述第二隔离沟槽405共同在所述衬底401中界定出多个有源区406。
具体的，所述衬底包括但不限于Si、Ge、SiGe、III-V族化合物等半导体衬底。所述第一隔离沟槽与第二隔离沟槽的深度均小于4000埃。所述第二隔离沟槽的底面可以与所述第一隔离沟槽的底面齐平，也可以相对较浅于所述第一隔离沟槽的底面。本实施例中，所述第一隔离沟槽与第二隔离沟槽的深度均以3000埃为例。所述第一填充介质、第二填充介质、第三填充介质、第四填充介质的材质包括但不限于氧化硅。
具体的，所述衬底401上定义有字线区域402，所述第二隔离沟槽405避开所述字线区域402。所述第一填充介质404形成于所述第一隔离沟槽403中，所述第二填充介质407形成于所述第二隔离沟槽405的侧壁，所述第三填充介质408形成于所述第二隔离沟槽405中部，所述孔隙409位于所述第二填充介质407与所述第三填充介质之间，所述第四填充介质410形成于所述孔隙409顶部，以将所述孔隙409封口。
作为示例，所述第二隔离沟槽405平行于所述字线区域402。封口后所述孔隙409的宽度范围是30埃-200埃，高度范围是500埃-2800埃。所述孔隙内可包含空气，并可进一步包含沉积所述第四填充介质410时所采用的工艺气体。
本实施例的浅沟槽隔离结构在部分浅沟槽隔离区域(避开字线区域)中引入孔隙，该孔隙中可以包括空气，由于空气介电常数只有1.0，可以有效降低隔离沟槽中填充介质的K值，从而增强沟槽的隔离性能，降低在浅沟槽隔离处产生的寄生电容，减少器件间的相互干扰，提高器件的运行速度。
综上所述，本发明的浅沟槽隔离结构及其制作方法通过在浅沟槽隔离结构中引入孔隙，该孔隙中可以包括空气，由于空气介电常数只有1.0，可以有效降低隔离沟槽中填充介质的K值，从而增强沟槽的隔离性能，降低在浅沟槽隔离处产生的寄生电容，减少器件间的相互干扰，提高器件的运行速度。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (14)
1.一种浅沟槽隔离结构的制作方法，其特征在于，包括以下步骤：
提供衬底，形成隔离沟槽于所述衬底中，以在所述衬底中界定出多个有源区；
形成第一填充介质于所述隔离沟槽的侧壁；
形成牺牲层于所述第一填充介质的侧壁；
形成第二填充介质于所述隔离沟槽中剩余的空间；
去除所述牺牲层，得到位于所述第一填充介质与所述第二填充介质之间的孔隙；
形成第三填充介质于所述孔隙顶部，以将所述孔隙封口。
2.一种浅沟槽隔离结构的制作方法，其特征在于，包括以下步骤：
提供衬底，形成第一隔离沟槽于所述衬底中；
形成第一填充介质于所述第一隔离沟槽中；
在所述衬底上定义字线区域，并形成第二隔离沟槽于所述衬底中，所述第二隔离沟槽相交于所述第一隔离沟槽，且避开所述字线区域，所述第一隔离沟槽与所述第二隔离沟槽共同在所述衬底中界定出多个有源区；
形成第二填充介质于所述第二隔离沟槽的侧壁；
形成牺牲层于所述第二填充介质的侧壁；
形成第三填充介质于所述第二隔离沟槽中剩余的空间；
去除所述牺牲层，得到位于所述第二填充介质与所述第三填充介质之间的孔隙；
形成第四填充介质于所述孔隙顶部，以将所述孔隙封口。
3.根据权利要求2所述的浅沟槽隔离结构的制作方法，其特征在于：所述第二隔离沟槽平行于所述字线区域。
4.根据权利要求2所述的浅沟槽隔离结构的制作方法，其特征在于：所述孔隙的宽度范围是30埃-200埃，高度范围是500埃-2800埃，所述孔隙内包含空气。
5.根据权利要求2所述的浅沟槽隔离结构的制作方法，其特征在于，形成第一隔离沟槽于所述衬底中包括以下步骤：
自下而上依次形成衬垫层与硬掩膜层于所述衬底上；
形成光刻胶层于所述硬掩膜层上，并图形化所述光刻胶层；
以图形化的所述光刻胶层为掩膜刻蚀所述硬掩膜层、所述衬垫层及所述衬底，得到所述第一隔离沟槽。
6.根据权利要求2所述的浅沟槽隔离结构的制作方法，其特征在于，形成第二隔离沟槽于所述衬底中包括以下步骤：
形成光刻胶层于所述衬底上方，并图形化所述光刻胶层；
以图形化的所述光刻胶层为掩膜刻蚀所述第一填充介质，得到所述第二隔离沟槽。
7.根据权利要求2所述的浅沟槽隔离结构的制作方法，其特征在于，形成所述第二填充介质于所述第二隔离沟槽的侧壁包括以下步骤：
沉积所述第二填充介质，所述第二填充介质被覆于所述衬底上方、所述第二隔离沟槽的侧壁及所述第二隔离沟槽的底面；
采用各向异性刻蚀去除所述第二隔离沟槽外及所述第二隔离沟槽底面的所述第二填充介质。
8.根据权利要求2所述的浅沟槽隔离结构的制作方法，其特征在于，形成所述牺牲层于所述第二填充介质的侧壁包括以下步骤：
沉积所述牺牲层，所述牺牲层被覆于所述衬底上方、所述第二填充介质的侧壁及所述第二隔离沟槽的底面；
采用各向异性刻蚀去除所述第二隔离沟槽外及所述第二隔离沟槽底面的所述牺牲层。
9.一种浅沟槽隔离结构，其特征在于，包括：
衬底；
隔离沟槽，形成于所述衬底中，以在所述衬底中界定出多个有源区
第一填充介质，形成于所述隔离沟槽的侧壁；
第二填充介质，形成于所述隔离沟槽中部；
孔隙，位于所述第一填充介质与所述第二填充介质之间；
第三填充介质，形成于所述孔隙顶部，以将所述孔隙封口。
10.根据权利要求9所述的浅沟槽隔离结构，其特征在于：所述孔隙的宽度范围是30埃-200埃，高度范围是500埃-2800埃，所述孔隙内包含空气。
11.一种浅沟槽隔离结构，其特征在于，包括：
衬底，所述衬底上定义有字线区域；
第一隔离沟槽，形成于所述衬底中；
第一填充介质，形成于所述第一隔离沟槽中；
第二隔离沟槽，形成于所述衬底中，所述第二隔离沟槽相交于所述第一隔离沟槽，且避开所述字线区域，所述第一隔离沟槽与所述第二隔离沟槽共同在所述衬底中界定出多个有源区；
第二填充介质，形成于所述第二隔离沟槽的侧壁；
第三填充介质，形成于所述第二隔离沟槽中部；
孔隙，位于所述第二填充介质与所述第三填充介质之间；
第四填充介质，形成于所述孔隙顶部，以将所述孔隙封口。
12.根据权利要求11所述的浅沟槽隔离结构，其特征在于：所述第二隔离沟槽平行于所述字线区域。
13.根据权利要求11所述的浅沟槽隔离结构，其特征在于：所述孔隙的宽度范围是30埃-200埃，高度范围是500埃-2800埃，所述孔隙内包含空气。
14.根据权利要求11所述的浅沟槽隔离结构，其特征在于：所述第二隔离沟槽的底面与所述第一隔离沟槽的底面齐平，或者所述第二隔离沟槽的底面相对较浅于所述第一隔离沟槽的底面。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811087794.4A CN110911345B (zh) | 2018-09-18 | 2018-09-18 | 一种浅沟槽隔离结构及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811087794.4A CN110911345B (zh) | 2018-09-18 | 2018-09-18 | 一种浅沟槽隔离结构及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110911345A true CN110911345A (zh) | 2020-03-24 |
| CN110911345B CN110911345B (zh) | 2024-10-15 |
Family
ID=69813508
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811087794.4A Active CN110911345B (zh) | 2018-09-18 | 2018-09-18 | 一种浅沟槽隔离结构及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110911345B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111463204A (zh) * | 2020-04-08 | 2020-07-28 | 福建省晋华集成电路有限公司 | 存储器及其形成方法 |
| WO2022062591A1 (zh) * | 2020-09-28 | 2022-03-31 | 长鑫存储技术有限公司 | 半导体结构的制备工艺及半导体结构 |
| WO2023010618A1 (zh) * | 2021-08-02 | 2023-02-09 | 长鑫存储技术有限公司 | 半导体结构的制备方法、半导体结构以及半导体存储器 |
| US11843029B2 (en) | 2020-09-28 | 2023-12-12 | Changxin Memory Technologies, Inc. | Semiconductor structure and manufacturing method thereof |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040055354A (ko) * | 2002-12-20 | 2004-06-26 | 아남반도체 주식회사 | 반도체 소자의 트렌치 및 트렌치 제조방법 |
| US20090206442A1 (en) * | 2008-02-19 | 2009-08-20 | International Business Machines Corporation | Method and structure for relieving transistor performance degradation due to shallow trench isolation induced stress |
| CN102138210A (zh) * | 2008-08-27 | 2011-07-27 | 科洛司科技有限公司 | 具有气隙的浅沟槽隔离结构、采用该浅沟槽隔离结构的互补金属氧化物半导体图像传感器及其制造方法 |
| US20160148833A1 (en) * | 2014-11-26 | 2016-05-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device having a shallow trench isolation structure and methods of forming the same |
| CN208923085U (zh) * | 2018-09-18 | 2019-05-31 | 长鑫存储技术有限公司 | 一种浅沟槽隔离结构 |
-
2018
- 2018-09-18 CN CN201811087794.4A patent/CN110911345B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040055354A (ko) * | 2002-12-20 | 2004-06-26 | 아남반도체 주식회사 | 반도체 소자의 트렌치 및 트렌치 제조방법 |
| US20090206442A1 (en) * | 2008-02-19 | 2009-08-20 | International Business Machines Corporation | Method and structure for relieving transistor performance degradation due to shallow trench isolation induced stress |
| CN102138210A (zh) * | 2008-08-27 | 2011-07-27 | 科洛司科技有限公司 | 具有气隙的浅沟槽隔离结构、采用该浅沟槽隔离结构的互补金属氧化物半导体图像传感器及其制造方法 |
| US20160148833A1 (en) * | 2014-11-26 | 2016-05-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device having a shallow trench isolation structure and methods of forming the same |
| CN208923085U (zh) * | 2018-09-18 | 2019-05-31 | 长鑫存储技术有限公司 | 一种浅沟槽隔离结构 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111463204A (zh) * | 2020-04-08 | 2020-07-28 | 福建省晋华集成电路有限公司 | 存储器及其形成方法 |
| WO2022062591A1 (zh) * | 2020-09-28 | 2022-03-31 | 长鑫存储技术有限公司 | 半导体结构的制备工艺及半导体结构 |
| US11843029B2 (en) | 2020-09-28 | 2023-12-12 | Changxin Memory Technologies, Inc. | Semiconductor structure and manufacturing method thereof |
| WO2023010618A1 (zh) * | 2021-08-02 | 2023-02-09 | 长鑫存储技术有限公司 | 半导体结构的制备方法、半导体结构以及半导体存储器 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110911345B (zh) | 2024-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110911345B (zh) | 一种浅沟槽隔离结构及其制作方法 | |
| US8101497B2 (en) | Self-aligned trench formation | |
| JP2010510667A (ja) | 中にスタガ型の高さを形成するためにパターン層をエッチングする方法、および中間半導体デバイス構造 | |
| TWI397974B (zh) | 分離式字元線之製程 | |
| CN108666263B (zh) | 接触孔的制造方法 | |
| CN111180507A (zh) | 一种埋入式栅极结构及其制造方法 | |
| US20050151180A1 (en) | Method to reduce a capacitor depletion phenomena | |
| CN208923085U (zh) | 一种浅沟槽隔离结构 | |
| CN102376621A (zh) | 浅槽隔离结构的制作方法 | |
| US9437674B2 (en) | Insulating trench forming method | |
| CN102157435B (zh) | 接触孔形成方法 | |
| CN111969111B (zh) | 一种电容器及其制造方法 | |
| CN112289805A (zh) | 凹槽结构的制作方法、三维nand存储器及其制作方法 | |
| KR100842508B1 (ko) | 반도체 소자의 소자 분리막 제조 방법 | |
| CN111987040A (zh) | 半导体器件制备方法及半导体器件 | |
| CN111354630B (zh) | 半导体结构及其制造方法 | |
| CN111384151B (zh) | 半导体基底及其制备方法 | |
| CN108122819A (zh) | 浅沟槽隔离结构及其制备方法 | |
| US6423612B1 (en) | Method of fabricating a shallow trench isolation structure with reduced topography | |
| KR100664391B1 (ko) | 얕은 트렌치 소자분리막의 보이드 방지 방법 | |
| CN105826236A (zh) | 半导体结构及其形成方法 | |
| CN117976619A (zh) | 互联层中空气间隙的形成方法 | |
| CN114242651A (zh) | 浅槽隔离结构制作方法及浅槽隔离结构 | |
| CN117976528A (zh) | 半导体器件的制备方法 | |
| CN117542791A (zh) | 半导体结构及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant |