CN102138210A - 具有气隙的浅沟槽隔离结构、采用该浅沟槽隔离结构的互补金属氧化物半导体图像传感器及其制造方法 - Google Patents

具有气隙的浅沟槽隔离结构、采用该浅沟槽隔离结构的互补金属氧化物半导体图像传感器及其制造方法 Download PDF

Info

Publication number
CN102138210A
CN102138210A CN2009801333837A CN200980133383A CN102138210A CN 102138210 A CN102138210 A CN 102138210A CN 2009801333837 A CN2009801333837 A CN 2009801333837A CN 200980133383 A CN200980133383 A CN 200980133383A CN 102138210 A CN102138210 A CN 102138210A
Authority
CN
China
Prior art keywords
air gap
groove
wall oxide
oxide thing
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2009801333837A
Other languages
English (en)
Other versions
CN102138210B (zh
Inventor
成洛昀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MagnaChip Semiconductor Ltd
Intellectual Ventures II LLC
Original Assignee
MagnaChip Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MagnaChip Semiconductor Ltd filed Critical MagnaChip Semiconductor Ltd
Publication of CN102138210A publication Critical patent/CN102138210A/zh
Application granted granted Critical
Publication of CN102138210B publication Critical patent/CN102138210B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/764—Air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Element Separation (AREA)

Abstract

本发明涉及一种具有用于抑制CMOS图像传感器中产生的暗电流和串扰的气隙的浅沟槽隔离结构。根据本发明的浅沟槽隔离结构可以抑制从相邻像素注入的光子且抑制暗电流的产生，因此可以产生高质量的图像，而且因为在蚀刻内壁氧化物层以形成气隙的工艺中从光敏二极管的p型离子注入区域去除了外来杂质，所以光敏二极管的该区域具有均匀的掺杂分布，因此可以抑制电子向表面扩散而产生良好质量的图像。

Description

具有气隙的浅沟槽隔离结构、采用该浅沟槽隔离结构的互补金属氧化物半导体图像传感器及其制造方法
技术领域
本发明涉及一种半导体器件，比如CMOS传感器。更具体地，本发明涉及具有气隙的浅沟槽隔离结构、采用该浅沟槽隔离结构的CMOS图像传感器及该CMOS传感器的制造方法。
背景技术
随着半导体制造技术的发展，已经扩展了半导体器件的应用领域，因此已经密集地进行了各种研究和开发以增加半导体器件的集成度。随着半导体器件集成度的增加，研究已经更多地追求基于微制造工艺来制造微小尺寸的半导体器件。在半导体器件的微制造技术中，用于将器件彼此隔离以集成器件的隔离层缩减技术非常重要。
作为常规隔离技术，LOCOS(硅的局部氧化)技术通过在半导体衬底上选择生长厚的氧化物层而形成隔离层。然而，根据LOCOS技术，氧化物层形成在不需要横向扩散的区域中，从而限制了隔离层宽度的减小。
因此，LOCOS技术不适用于具有亚微米尺寸的半导体器件，所以需要新的隔离技术。
对此，已经提出了浅沟槽隔离技术。根据浅沟槽隔离技术，浅沟槽通过蚀刻工艺形成在半导体器件中，而绝缘材料填充在该浅沟槽中，由此与LOCOS技术相比更加减少了隔离区域的宽度。
这样的浅沟槽隔离技术应用于CMOS图像传感器，该CMOS图像传感器是将光学图像转换成电信号的半导体器件。随着光学器件被高度集成，CMOS图像传感器中采用的光敏二极管的尺寸也随之减小。在这种情况下，注入到相邻像素的光子在通过浅沟槽隔离结构的同时可能会在其他像素中产生电子和空穴，使得光学器件的特性劣化。也就是，暗电流和串扰会发生在CMOS图像传感器中，因此正努力通过解决暗电流和串扰来改善光学器件的特性。
发明内容
技术问题
因而，进行本发明以解决现有技术中产生的上述问题，本发明的目标是提供能够防止由光学器件的高度集成引起的光学器件的劣化的浅沟槽隔离结构。
本发明另一目标是提供具有这样的浅沟槽隔离结构的CMOS图像传感器及其制造方法。
技术方案
根据本发明的一方面，所提供的浅沟槽隔离结构包括：沟槽，形成在衬底的无源区域上；内壁氧化物层，形成在沟槽上；衬里，形成在内壁氧化物层上；氧化物层，形成在衬里上，以填充沟槽；气隙，形成在沟槽与衬里之间；以及缓冲层，密封气隙。
气隙可以形成在沟槽的一个横向侧。
气隙可以形成在沟槽的两个横向侧。
气隙可以形成在沟槽的一个横向侧和底表面处。
气隙可以通过选择性蚀刻内壁氧化物层而形成。
衬里可以具有用于防止当内壁氧化物层被选择性蚀刻时所述衬里被去除的足够的厚度。
缓冲层可以包括CVD SiO2、SiON、Si3N4和多晶硅之一。
根据本发明的另一方面，提供了一种CMOS图像传感器的制造方法，该方法包括步骤：在衬底上形成包括沟槽、内壁氧化物层、衬里和氧化物层的浅沟槽隔离结构；在衬底上形成栅极图案；在衬底中形成光敏二极管的n型离子注入区域；在栅极图案的两个侧壁处形成间隔物；在衬底上形成浮置扩散区域；在沟槽和衬里之间形成气隙；形成覆盖气隙的缓冲层；以及在衬底中形成光敏二极管的p型离子注入区域。
形成气隙的步骤可以包括：形成蚀刻掩模，使得形成在沟槽和衬里之间的内壁氧化物层被选择性暴露；以及蚀刻被暴露的内壁氧化物层。
在形成蚀刻掩模的步骤中，蚀刻掩模可以形成为使得内壁氧化物层在沟槽的一个横向侧被暴露。
在形成蚀刻掩模的步骤中，蚀刻掩模可以形成为使得内壁氧化物层在沟槽的两个横向侧被暴露。
在蚀刻内壁氧化物层的步骤中，内壁氧化物层的一部分可以在沟槽的横向侧被蚀刻，以在沟槽的该横向侧的一部分处形成气隙。
在蚀刻内壁氧化物层的步骤中，内壁氧化物层可以在沟槽的横向侧被蚀刻，以在沟槽的该横向侧的整个表面上形成气隙。
在蚀刻内壁氧化物层的步骤中，内壁氧化物层可以在沟槽的一个横向侧和底表面处被蚀刻，以在沟槽的该横向侧和底表面上形成气隙。
蚀刻内壁氧化物层的步骤中采用的蚀刻剂的蚀刻速率对氧化物层可以相对较高，而对硅可以相对较低。
衬里可以具有用于防止在蚀刻内壁氧化物层时衬里被去除的足够的厚度。
缓冲层可以包括能够在自对准硅化工艺中抑制金属离子扩散的材料。
缓冲层可以包括CVD SiO2、SiON、Si3N4和多晶硅之一。
根据本发明的又一方面，提供了通过以上方法制造的CMOS图像传感器。
有益效果
根据本发明的CMOS图像传感器，浅沟槽隔离结构具有气隙，以抑制从相邻像素注入的光子且抑制暗电流的产生，因此可以获得高质量的图像。
此外，当蚀刻内壁氧化物层从而形成气隙时，杂质从光敏二极管的p型离子注入区域被去除，因此p型离子注入区域会具有均匀的掺杂分布，由此抑制了电子向表面扩散而获得高质量的图像。
附图说明
根据以下结合附图的详细描述，本发明的以上及其他目标、特征和优点将更明显，附图中：
图1到3是示出根据本发明实施例的浅沟槽隔离结构的截面图；
图4是示出根据本发明一个实施例的CMOS图像传感器的截面图；
图5到17是示出根据本发明一个实施例的CMOS图像传感器的制造步骤的示意图。
具体实施方式
下面，将参考附图详细描述本发明的示范性实施例。如果对公知的功能或构造的详细描述使得本发明的主题不简洁，则将其省略。而且，为了清楚地说明的目的，附图中示出的元件会被简化或放大。此外，特定层或区域的位置可以表示相对位置，且它们之间可以插设第三层。
图1到3是示出根据本发明实施例的浅沟槽隔离结构的截面图。
如图1所示，根据本发明实施例的浅沟槽隔离结构包括沟槽205、内壁氧化物层211、衬里(liner)212、氧化物层213和气隙(air gap)253。
沟槽205通过蚀刻工艺形成在衬底201的无源区域处。
内壁氧化物层211通过湿法热氧化工艺或干法热氧化工艺形成在沟槽205上。
衬里212形成在内壁氧化物层211上。衬里212可以包括通过化学气相沉积(CVD)工艺沉积的氮化物层。
氧化物层213形成在内壁氧化物层211上且填充沟槽205。
气隙253形成在沟槽205与衬里212之间。气隙253增加了浅沟槽隔离结构的介电常数且改善了绝缘效果。根据本发明的一个实施例，气隙253可以通过选择性蚀刻内壁氧化物层211而形成。稍后将详细描述形成气隙253的方法。
如图1所示，气隙253形成在沟槽205一侧。尽管在图1中气隙253形成在沟槽205一侧的整个表面上，但气隙253也可以形成在沟槽205一侧的一部分上。气隙253的尺寸根据内壁氧化物层211的蚀刻程度而确定。
如图2所示，气隙253可以形成在沟槽205的两个横向侧。尽管在图2中气隙253形成在沟槽205两个横向侧的整个表面上，但气隙253也可以通过调整内壁氧化物层211的蚀刻程度而形成在沟槽205两个横向侧的一部分上。
如图3所示，气隙253可以形成在沟槽205的横向侧和底表面上。图3所示的气隙253可以通过进一步蚀刻图1所示的内壁氧化物层211而获得。
缓冲层255形成在气隙253上以密封气隙253。因为在浅沟槽隔离结构已经形成之后还进行后续工艺，所以缓冲层255可能会被去除而使得气隙253可能会暴露。因此，缓冲层255具有用于密封气隙253的足够的厚度。根据本发明的实施例，缓冲层255可以通过沉积CVD SiO2、SiON、Si3N4或多晶硅而形成。
图4是示出根据本发明一个实施例的CMOS图像传感器的截面图，关注光敏二极管和传输晶体管。如图4所示，根据本发明一个实施例的CMOS图像传感器通过具有气隙253的浅沟槽隔离结构而隔离。附图标记223表示包括绝缘层和导电层的栅极图案，附图标记235表示形成在栅极图案223两个侧壁处的间隔物，附图标记233表示形成在光敏二极管区域中以形成光敏二极管的n型离子注入区域，附图标记263表示形成在光敏二极管区域中以形成光敏二极管的p型离子注入区域，附图标记243表示浮置扩散区域。
因为图4所示的CMOS图像传感器采用具有气隙253的浅沟槽隔离结构，所以可以抑制从相邻像素注入光子且可以抑制暗电流的产生，从而可以获得具有高质量的图像。
图5到17是示出根据本发明一个实施例的CMOS图像传感器的制造步骤的示意图。图5到17被示出并且关注于CMOS图像传感器的单元像素中的光敏二极管和传输晶体管。尽管四个晶体管可以构成单元像素，但仅示出了传输晶体管，而其余的三个晶体管在附图中被省略了。
根据本发明的CMOS图像传感器的制造步骤，如图5所示，热氧化物层生长在衬底201上，以形成垫氧化物层202，其在保护衬底201的同时减弱衬底201的应力。垫氮化物层203形成在垫氧化物层202上，垫氮化物层203在平坦化工艺中用作掩模。垫氮化物层203可以通过CVD工艺形成。然后，进行光学工艺，以在垫氮化物层203上形成暴露无源区域的光致抗蚀剂图案204。之后，垫氮化物层203和垫氧化物层202采用光致抗蚀剂图案204作为掩模而被蚀刻，由此暴露衬底201的无源区域。
然后，如图6所示，光致抗蚀剂图案204被去除，沟槽205采用垫氮化物层203和垫氧化物层202作为蚀刻掩模而形成。
然后，如图所示7，对衬底201进行热氧化工艺，从而在沟槽205的内壁形成内壁氧化物层211。然后，衬里212通过在形成有内壁氧化物层211的所得结构的整个表面上沉积硅氮化物层而形成。
然后，如图8所示，形成氧化物层213，使得沟槽205可以被氧化物层213填充，且进行平坦化工艺。在平坦化工艺中可以进行回蚀工艺或化学机械抛光，或者在平坦化工艺中可以进行回蚀工艺和化学机械抛光二者。
接下来，如图9所示，光致抗蚀剂图案221在形成栅极图案223之前形成，且采用光致抗蚀剂图案221对邻近光敏二极管的区域进行离子注入工艺，以改善击穿特性(punch-through characteristic)。
然后，如图10所示，形成具有绝缘层和导电层的堆叠结构的栅极图案223。
之后，如图11所示，光敏二极管的n型离子注入区域233采用离子注入掩模231形成。
然后，如图12所示，间隔物235形成在栅极图案223的两个横向侧。
之后，如图13所示，浮置扩散区域243采用离子注入掩模241形成。
然后，如图14所示，蚀刻掩模251形成为使得浅沟槽隔离结构的内壁氧化物层211可以通过蚀刻掩模251而被选择性暴露，且进行蚀刻工艺。随着蚀刻工艺的进行，内壁氧化物层211被部分去除，从而形成气隙253。如上所述，气隙253抑制暗电流和串扰，从而可以改善光学器件的特性。
蚀刻掩模251形成为使得可以暴露在图16所示的后续工艺中形成的光敏二极管的p型离子注入区域263。
因为当进行蚀刻工艺以形成气隙时从p型离子注入区域263去除了杂质，所以p型离子注入区域263会具有均匀的掺杂分布，从而抑制电子向表面扩散且获得高质量的图像。
参考图14，根据本发明的一个实施例，蚀刻掩模251形成为使得内壁氧化物层211可以暴露在沟槽205一侧。然而，根据本发明的另一个实施例，蚀刻掩模251形成为使得内壁氧化物层211可以暴露在沟槽205的两侧。气隙253可以通过蚀刻工艺形成在沟槽205的两侧。
参考图14，根据本发明的一个实施例，气隙253形成在沟槽205的一侧的整个表面上。然而，根据本发明的另一个实施例，气隙253可以通过蚀刻形成在沟槽205一侧的内壁氧化物层211的一部分而形成在沟槽205的一侧的一部分上。此外，气隙253可以通过蚀刻形成在沟槽205的横向侧和底表面处的内壁氧化物层211而形成在沟槽205的横向侧和底表面处。气隙253的尺寸可通过调整内壁氧化物层211的蚀刻程度而调整。
蚀刻工艺中采用的蚀刻剂可以包括液体、气体或液体和气体的混合物。为了促进气隙253的形成，蚀刻剂的蚀刻速率可以对氧化物层相对较高，而对硅相对较低。此外，衬里212必须具有防止衬里212通过蚀刻工艺被去除的足够厚度。
然后，如图所示15，光致抗蚀剂图案251被去除，缓冲层255形成为覆盖气隙253。缓冲层255密封气隙253，以防止气隙253被暴露。优选地，缓冲层255可以包括能够抑制后续的自对准硅化工艺(salicide process)中金属离子扩散的材料。例如，缓冲层255可以包括CVD SiO2、SiON、Si3N4或多晶硅。
之后，如图16所示，光敏二极管的p型离子注入区域263采用离子注入掩模261形成。如以上所述，因为当蚀刻内壁氧化物层211从而形成气隙253时从光敏二极管的p型离子注入区域263去除了杂质，所以p型离子注入区域253可以具有均匀的掺杂分布。
图17示出离子注入掩模261已经被去除的衬底。之后，进行自对准硅化工艺和用于形成控制孔(control hole)的工艺。这些工艺在本领域中通常是已知的，所以其细节被省略。
尽管为了说明的目的已经描述了本发明的示范性实施例，但本领域的技术人员应该了解的是，可以进行各种修改、添加和替换，而不脱离权利要求书所公开的本发明的范围和精神。
工业应用
根据本发明的浅沟槽隔离结构包括：沟槽，形成在衬底的无源区域上；内壁氧化物层，形成在沟槽上；衬里，形成在内壁氧化物层上；氧化物层形成在衬里上以填充沟槽；气隙，形成在沟槽和衬里之间；以及缓冲层，密封气隙，该气隙来抑制从相邻像素注入的光子及暗电流的产生，从而获得具有高质量的图像。此外，因为当蚀刻内壁氧化物层从而形成气隙时，杂质从光敏二极管的p型离子注入区域被去除，所以p型离子注入区域可以具有均匀的掺杂分布。此外，电子被防止向表面扩散，且可以获得具有高质量的图像。因此，实际上，根据本发明的浅沟槽隔离结构可以应用于商业领域。

Claims (19)

1.一种浅沟槽隔离结构，包括：
沟槽，形成在衬底的无源区域上；
内壁氧化物层，形成在所述沟槽上；
衬里，形成在所述内壁氧化物层上；
氧化物层，形成在所述衬里上，以填充所述沟槽；
气隙，形成在所述沟槽和所述衬里之间；以及
缓冲层，密封所述气隙。
2.如权利要求1所述的浅沟槽隔离结构，其中所述气隙形成在所述沟槽的一个横向侧。
3.如权利要求1所述的浅沟槽隔离结构，其中所述气隙形成在所述沟槽的两个横向侧。
4.如权利要求1所述的浅沟槽隔离结构，其中所述气隙形成在所述沟槽的一个横向侧和底表面处。
5.如权利要求1所述的浅沟槽隔离结构，其中所述气隙通过选择性蚀刻所述内壁氧化物层形成。
6.如权利要求5所述的浅沟槽隔离结构，其中所述衬里具有用于防止当所述内壁氧化物层被选择性蚀刻时所述衬里被去除的足够的厚度。
7.如权利要求1所述的浅沟槽隔离结构，其中所述缓冲层包括CVDSiO2、SiON、Si3N4和多晶硅之一。
8.一种CMOS图像传感器的制造方法，该方法包括如下步骤：
在衬底上形成包括沟槽、内壁氧化物层、衬里和氧化物层的浅沟槽隔离结构；
在所述衬底上形成栅极图案；
在所述衬底中形成光敏二极管的n型离子注入区域；
在所述栅极图案的两个侧壁处形成间隔物；
在所述衬底中形成浮置扩散区域；
在所述沟槽和所述衬里之间形成气隙；
形成缓冲层，以覆盖所述气隙；以及
在所述衬底中形成所述光敏二极管的p型离子注入区域。
9.如权利要求8所述的方法，其中形成所述气隙的步骤包括：
形成蚀刻掩模，使得形成在所述沟槽和所述衬里之间的所述内壁氧化物层被选择性暴露；以及
蚀刻被暴露的所述内壁氧化物层。
10.如权利要求9所述的方法，其中，在形成所述蚀刻掩模的步骤中，所述蚀刻掩模形成为使得所述内壁氧化物层在所述沟槽的一个横向侧被暴露。
11.如权利要求9所述的方法，其中，在形成所述蚀刻掩模的步骤中，所述蚀刻掩模形成为使得所述内壁氧化物层在所述沟槽的两个横向侧被暴露。
12.如权利要求9所述的方法，其中，在蚀刻所述内壁氧化物层的步骤中，所述内壁氧化物层的一部分在所述沟槽的横向侧被蚀刻，以在所述沟槽的所述横向侧的一部分处形成所述气隙。
13.如权利要求9所述的方法，其中，在蚀刻所述内壁氧化物层的步骤中，所述内壁氧化物层在所述沟槽的横向侧被蚀刻，以在所述沟槽的所述横向侧的整个表面上形成所述气隙。
14.如权利要求9所述的方法，其中，在蚀刻所述内壁氧化物层的步骤在，所述内壁氧化物层在所述沟槽的一个横向侧和底表面处被蚀刻，以在所述沟槽的所述横向侧和所述底表面上形成所述气隙。
15.如权利要求9所述的方法，其中在蚀刻所述内壁氧化物层的步骤中采用的蚀刻剂的蚀刻速率对所述氧化物层相对较高，而对硅相对较低。
16.如权利要求9所述的方法，其中所述衬里具有用于防止在蚀刻所述内壁氧化物层时所述衬里被去除的足够的厚度。
17.如权利要求8所述的方法，其中所述缓冲层包括能够抑制自对准硅化工艺中金属离子的扩散的材料。
18.如权利要求17所述的方法，其中所述缓冲层包括CVD SiO2、SiON、Si3N4和多晶硅之一。
19.一种通过如权利要求8到18之一所述的方法制造的CMOS图像传感器。
CN200980133383.7A 2008-08-27 2009-08-27 具有气隙的浅沟槽隔离结构、采用该浅沟槽隔离结构的互补金属氧化物半导体图像传感器及其制造方法 Active CN102138210B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020080083736A KR20100025107A (ko) 2008-08-27 2008-08-27 에어갭을 구비한 샐로우 트렌치 소자분리구조, 이를 이용한시모스 이미지 센서 및 그 제조방법
KR10-2008-0083736 2008-08-27
PCT/KR2009/004776 WO2010024595A2 (ko) 2008-08-27 2009-08-27 에어갭을 구비한 샐로우 트렌치 소자분리구조, 이를 이용한 시모스 이미지 센서 및 그 제조방법

Publications (2)

Publication Number Publication Date
CN102138210A true CN102138210A (zh) 2011-07-27
CN102138210B CN102138210B (zh) 2014-05-07

Family

ID=41722117

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200980133383.7A Active CN102138210B (zh) 2008-08-27 2009-08-27 具有气隙的浅沟槽隔离结构、采用该浅沟槽隔离结构的互补金属氧化物半导体图像传感器及其制造方法

Country Status (6)

Country Link
US (1) US9240345B2 (zh)
EP (1) EP2323161A4 (zh)
JP (1) JP5318955B2 (zh)
KR (1) KR20100025107A (zh)
CN (1) CN102138210B (zh)
WO (1) WO2010024595A2 (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102931127A (zh) * 2012-10-10 2013-02-13 哈尔滨工程大学 一种抗辐射加固浅槽隔离结构形成方法
CN103378114A (zh) * 2012-04-27 2013-10-30 台湾积体电路制造股份有限公司 减少图像传感器中的串扰的设备和方法
CN103715129A (zh) * 2012-10-01 2014-04-09 台湾积体电路制造股份有限公司 注入隔离器件及其形成方法
CN104143558A (zh) * 2014-08-15 2014-11-12 北京思比科微电子技术股份有限公司 一种提高阱容量的图像传感器像素及其制作方法
CN104167419A (zh) * 2013-03-21 2014-11-26 英属开曼群岛商恒景科技股份有限公司 抑制热簇集的半导体结构、制作抑制热簇集半导体元件的方法与抑制热簇集的方法
CN106611765A (zh) * 2015-10-27 2017-05-03 台湾积体电路制造股份有限公司 用于背侧深沟槽隔离的额外的掺杂区域
CN108428709A (zh) * 2018-04-10 2018-08-21 德淮半导体有限公司 图像传感器及其制造和控制方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2969384A1 (fr) 2010-12-21 2012-06-22 St Microelectronics Sa Capteur d'image a intermodulation reduite
FR2969385A1 (fr) * 2010-12-21 2012-06-22 St Microelectronics Crolles 2 Capteur d'images a taux d'intermodulation réduit
JP5606961B2 (ja) 2011-02-25 2014-10-15 ルネサスエレクトロニクス株式会社 半導体装置
US8569130B2 (en) 2011-07-28 2013-10-29 Micron Technology, Inc. Forming air gaps in memory arrays and memory arrays with air gaps thus formed
US8907396B2 (en) 2012-01-04 2014-12-09 Micron Technology, Inc Source/drain zones with a delectric plug over an isolation region between active regions and methods
US9269609B2 (en) 2012-06-01 2016-02-23 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor isolation structure with air gaps in deep trenches
KR101404820B1 (ko) * 2012-09-21 2014-06-12 클레어픽셀 주식회사 Ｎｐｎ 트랜지스터를 구비한 씨모스 이미지 센서 및 그 제조 방법
US9425343B2 (en) * 2013-09-03 2016-08-23 Taiwan Semiconductor Manufacturing Co., Ltd. Mechanisms for forming image sensor device
KR102268712B1 (ko) * 2014-06-23 2021-06-28 삼성전자주식회사 자동 초점 이미지 센서 및 이를 포함하는 디지털 영상 처리 장치
US9559134B2 (en) 2014-12-09 2017-01-31 Taiwan Semiconductor Manufacturing Co., Ltd. Deep trench spacing isolation for complementary metal-oxide-semiconductor (CMOS) image sensors
KR102384890B1 (ko) 2015-01-13 2022-04-11 삼성전자주식회사 이미지 센서 및 그 형성 방법
JP7039411B2 (ja) 2018-07-20 2022-03-22 株式会社東芝 光検出器、光検出システム、ライダー装置及び車
CN111863851B (zh) * 2020-09-04 2024-03-08 锐芯微电子股份有限公司 图形传感器及其形成方法
WO2024081473A1 (en) * 2022-10-12 2024-04-18 Lam Research Corporation Inhibited oxide deposition for refilling shallow trench isolation

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5281548A (en) * 1992-07-28 1994-01-25 Micron Technology, Inc. Plug-based floating gate memory
US20010045608A1 (en) * 1999-12-29 2001-11-29 Hua-Chou Tseng Transister with a buffer layer and raised source/drain regions
JP2004342960A (ja) * 2003-05-19 2004-12-02 Sony Corp 半導体装置および半導体装置の製造方法
JP2005322859A (ja) * 2004-05-11 2005-11-17 Sony Corp 半導体装置およびその製造方法
US20060131655A1 (en) * 2004-12-17 2006-06-22 Eddy Kunnen Formation of deep trench airgaps and related applications
US20070200148A1 (en) * 2006-02-24 2007-08-30 Tatsuya Hirata Element for solid-state imaging device
US20080003748A1 (en) * 2006-06-29 2008-01-03 Hynix Semiconductor Inc. Method of fabricating recess gate in semiconductor device

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5098856A (en) * 1991-06-18 1992-03-24 International Business Machines Corporation Air-filled isolation trench with chemically vapor deposited silicon dioxide cap
US6268637B1 (en) * 1998-10-22 2001-07-31 Advanced Micro Devices, Inc. Method of making air gap isolation by making a lateral EPI bridge for low K isolation advanced CMOS fabrication
US7045468B2 (en) * 1999-04-09 2006-05-16 Intel Corporation Isolated junction structure and method of manufacture
US6406975B1 (en) * 2000-11-27 2002-06-18 Chartered Semiconductor Manufacturing Inc. Method for fabricating an air gap shallow trench isolation (STI) structure
KR100478270B1 (ko) * 2003-02-04 2005-03-23 동부아남반도체 주식회사 에어갭을 갖는 셀로우 트렌치 소자 분리막 및 그 제조 방법
JP2005166919A (ja) * 2003-12-02 2005-06-23 Matsushita Electric Ind Co Ltd 固体撮像装置およびその製造方法
KR100559990B1 (ko) * 2003-12-30 2006-03-13 동부아남반도체 주식회사 반도체 장치의 소자 분리체 및 그 형성방법
US7148525B2 (en) * 2004-01-12 2006-12-12 Micron Technology, Inc. Using high-k dielectrics in isolation structures method, pixel and imager device
US7094669B2 (en) * 2004-08-03 2006-08-22 Chartered Semiconductor Manufacturing Ltd Structure and method of liner air gap formation
US7265328B2 (en) * 2005-08-22 2007-09-04 Micron Technology, Inc. Method and apparatus providing an optical guide for an imager pixel having a ring of air-filled spaced slots around a photosensor
KR100697290B1 (ko) * 2005-09-08 2007-03-20 삼성전자주식회사 이미지 센서의 형성 방법
US7691712B2 (en) * 2006-06-21 2010-04-06 International Business Machines Corporation Semiconductor device structures incorporating voids and methods of fabricating such structures

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5281548A (en) * 1992-07-28 1994-01-25 Micron Technology, Inc. Plug-based floating gate memory
US20010045608A1 (en) * 1999-12-29 2001-11-29 Hua-Chou Tseng Transister with a buffer layer and raised source/drain regions
JP2004342960A (ja) * 2003-05-19 2004-12-02 Sony Corp 半導体装置および半導体装置の製造方法
JP2005322859A (ja) * 2004-05-11 2005-11-17 Sony Corp 半導体装置およびその製造方法
US20060131655A1 (en) * 2004-12-17 2006-06-22 Eddy Kunnen Formation of deep trench airgaps and related applications
US20070200148A1 (en) * 2006-02-24 2007-08-30 Tatsuya Hirata Element for solid-state imaging device
US20080003748A1 (en) * 2006-06-29 2008-01-03 Hynix Semiconductor Inc. Method of fabricating recess gate in semiconductor device

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103378114A (zh) * 2012-04-27 2013-10-30 台湾积体电路制造股份有限公司 减少图像传感器中的串扰的设备和方法
CN103378114B (zh) * 2012-04-27 2016-04-20 台湾积体电路制造股份有限公司 减少图像传感器中的串扰的设备和方法
CN103715129A (zh) * 2012-10-01 2014-04-09 台湾积体电路制造股份有限公司 注入隔离器件及其形成方法
CN103715129B (zh) * 2012-10-01 2016-08-03 台湾积体电路制造股份有限公司 注入隔离器件及其形成方法
CN102931127A (zh) * 2012-10-10 2013-02-13 哈尔滨工程大学 一种抗辐射加固浅槽隔离结构形成方法
CN104167419A (zh) * 2013-03-21 2014-11-26 英属开曼群岛商恒景科技股份有限公司 抑制热簇集的半导体结构、制作抑制热簇集半导体元件的方法与抑制热簇集的方法
CN104143558A (zh) * 2014-08-15 2014-11-12 北京思比科微电子技术股份有限公司 一种提高阱容量的图像传感器像素及其制作方法
CN106611765A (zh) * 2015-10-27 2017-05-03 台湾积体电路制造股份有限公司 用于背侧深沟槽隔离的额外的掺杂区域
CN106611765B (zh) * 2015-10-27 2020-05-15 台湾积体电路制造股份有限公司 用于背侧深沟槽隔离的额外的掺杂区域
CN108428709A (zh) * 2018-04-10 2018-08-21 德淮半导体有限公司 图像传感器及其制造和控制方法

Also Published As

Publication number Publication date
WO2010024595A3 (ko) 2010-05-27
EP2323161A2 (en) 2011-05-18
US9240345B2 (en) 2016-01-19
WO2010024595A2 (ko) 2010-03-04
US20110186918A1 (en) 2011-08-04
JP5318955B2 (ja) 2013-10-16
KR20100025107A (ko) 2010-03-09
JP2012501535A (ja) 2012-01-19
EP2323161A4 (en) 2014-12-03
CN102138210B (zh) 2014-05-07

Similar Documents

Publication Publication Date Title
CN102138210B (zh) 具有气隙的浅沟槽隔离结构、采用该浅沟槽隔离结构的互补金属氧化物半导体图像传感器及其制造方法
US7608872B2 (en) Complementary metal oxide semiconductor image sensor and method for fabricating the same
KR100481657B1 (ko) 반도체 장치 및 그 제조 방법
US7981783B2 (en) Semiconductor device and method for fabricating the same
US6483158B1 (en) Semiconductor memory device and fabrication method therefor
JP6713708B2 (ja) 深いトレンチ隔離構造を備えた半導体構造の方法及び半導体構造
CN1877846B (zh) 固体摄像装置、摄像机以及固体摄像装置的制造方法
US7723190B2 (en) Method of manufacturing a semiconductor device
US20220230909A1 (en) Method for making deep trench isolation of cis device, and semiconductor device structure
KR20000075409A (ko) 티(ｔ)형 소자분리막 형성방법, 이를 이용한 엘리베이티드 샐리사이드 소오스/드레인 영역 형성방법 및 티(ｔ)형 소자분리막을 가지는 반도체 소자
TWI540682B (zh) 電晶體元件的形成方法
KR101140065B1 (ko) 반도체 소자 및 그의 제조 방법
US20090209073A1 (en) Gate Structure in a Trench Region of a Semiconductor Device and Method for Manufacturing the Same
US6723618B2 (en) Methods of forming field isolation structures
KR20070000758A (ko) 수직 채널을 갖는 전계 효과 트랜지스터의 제조방법
KR100769146B1 (ko) 전기적 특성을 향상시키는 반도체 소자 및 그 제조 방법
KR20100138087A (ko) 이미지 센서 및 그 제조방법
KR100672704B1 (ko) 시모스 이미지 센서 및 그 제조방법
KR100568259B1 (ko) 트렌치 소자 분리형 반도체 장치 및 그 형성 방법
CN109560097A (zh) 图像传感器及其形成方法
KR100325598B1 (ko) 반도체 소자 분리를 위한 얕은 트렌치 제조 방법
JP2006049663A (ja) 半導体装置の製造方法
KR20030006425A (ko) 반도체장치의 소자격리영역 및 그의 형성방법
KR20050048946A (ko) 트랜지스터 문턱 전압 조절 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant