KR102384890B1 - 이미지 센서 및 그 형성 방법 - Google Patents

이미지 센서 및 그 형성 방법 Download PDF

Info

Publication number
KR102384890B1
KR102384890B1 KR1020150006012A KR20150006012A KR102384890B1 KR 102384890 B1 KR102384890 B1 KR 102384890B1 KR 1020150006012 A KR1020150006012 A KR 1020150006012A KR 20150006012 A KR20150006012 A KR 20150006012A KR 102384890 B1 KR102384890 B1 KR 102384890B1
Authority
KR
South Korea
Prior art keywords
substrate
device isolation
isolation pattern
width
trench
Prior art date
Application number
KR1020150006012A
Other languages
English (en)
Other versions
KR20160087428A (ko
Inventor
이윤기
정민욱
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020150006012A priority Critical patent/KR102384890B1/ko
Priority to US14/994,230 priority patent/US10032819B2/en
Publication of KR20160087428A publication Critical patent/KR20160087428A/ko
Priority to US16/026,265 priority patent/US10418403B2/en
Priority to US16/570,142 priority patent/US10797095B2/en
Priority to US17/014,269 priority patent/US11211420B2/en
Application granted granted Critical
Publication of KR102384890B1 publication Critical patent/KR102384890B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14605—Structural or functional details relating to the position of the pixel elements, e.g. smaller pixel elements in the center of the imager compared to pixel elements at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements

Abstract

이미지 센서 및 그 제조 방법이 제공된다. 이미지 센서는 복수의 픽셀 영역들을 포함하는 기판, 상기 기판은 상기 픽셀 영역들 사이에 제공된 트렌치를 갖는 것; 상기 기판 내에서 상기 픽셀 영역들에 각각 제공되는 광전 변환층들; 및 상기 트렌치 내에 제공되며, 에어갭을 갖는 소자 분리 패턴을 포함하되, 상기 소자 분리 패턴의 상부는 상기 소자 분리 패턴의 중간부보다 좁은 폭을 가질 수 있다.

Description

이미지 센서 및 그 형성 방법{Image sensor and method of forming the same}
본 발명은 소자 분리 패턴을 포함하는 이미지 센서 및 그 형성 방법에 관한 것이다.
이미지 센서는 광학 영상(Optical image)을 전기신호로 변환하는 반도체 소자이다. 이미지 센서는 CCD(Charge coupled device) 형 및 CMOS(Complementary metal oxide semiconductor) 형으로 분류될 수 있다. 상기 CMOS 형 이미지 센서는 CIS(CMOS image sensor)라고 약칭된다. 상기 CIS는 2차원적으로 배열된 복수의 픽셀들을 구비한다. 상기 픽셀들 각각은 포토 다이오드(photodiode, PD)를 포함한다. 상기 포토다이오드는 입사되는 광을 전기 신호로 변환해주는 역할을 한다.
반도체 소자가 고집적화됨에 따라 이미지 센서도 고집적화고 있다. 고집적화에 의하여 픽셀들 각각의 크기가 작아져, 픽셀간의 크로스 토크(cross talk)의 발생도 잦아질 수 있다.
본 발명이 해결하고자 하는 과제는 픽셀들 사이의 크로스 토크가 감소된 이미지 센서 및 그 제조방법을 제공하는 데 있다.
본 발명은 이미지 센서 및 이의 제조방법을 제공한다. 본 발명에 따른 이미지 센서는 복수의 픽셀 영역들을 포함하는 기판, 상기 기판은 상기 픽셀 영역들 사이에 제공된 트렌치를 갖는 것; 상기 기판 내에서 상기 픽셀 영역들에 각각 제공되는 광전 변환층들; 및 상기 트렌치 내에 제공되며, 에어갭을 갖는 소자 분리 패턴을 포함하되, 상기 소자 분리 패턴의 상부는 상기 소자 분리 패턴의 중간부보다 좁은 폭을 가질 수 있다.
실시예에 따르면, 상기 소자 분리 패턴은 상기 기판의 일면 상에 제공되며, 상기 트렌치의 상부를 막는 절연막을 포함할 수 있다.
실시예에 따르면, 상기 절연막은 상기 트렌치의 바닥면 및 측벽들 상에 제공될 수 있다.
실시예에 따르면, 상기 트렌치의 바닥면 상의 상기 절연막의 상면은 상기 트렌치의 상기 상부를 막는 상기 절연막의 하면과 이격될 수 있다.
실시예에 따르면, 상기 기판의 상기 일면 상의 상기 절연막의 두께는 상기 트렌치의 상기 바닥면 및 상기 측벽들 상에 제공된 상기 절연막의 두께와 실질적으로 동일할 수 있다.
실시예에 따르면, 상기 소자 분리 패턴의 바닥면에서의 폭은 상기 소자 분리 패턴의 상기 중간부에서의 폭보다 좁을 수 있다.
실시예에 따르면, 상기 소자 분리 패턴의 측벽들은 상기 트렌치의 측벽들과 공면을 이룰 수 있다.
본 발명에 따른 이미지 센서는 복수의 픽셀 영역들을 갖는 기판; 상기 기판 내에 및 상기 기판의 일면 상에 제공되어, 상기 픽셀 영역들을 정의하는 소자 분리 패턴, 상기 소자 분리 패턴은 에어갭을 갖는 것; 및 상기 기판 내에서, 상기 픽셀 영역들에 각각 제공되는 광전 변환층들을 포함하되, 상기 소자 분리 패턴의 상부는 상기 기판 내에서 상기 기판의 상기 일면에 인접하며, 상기 상부에서 상기 소자 분리 패턴의 폭은 상기 기판의 상기 일면에서부터 증가할 수 있다.
실시예에 따르면, 상기 소자 분리 패턴은 상기 기판의 상기 일면을 덮는 절연막을 포함하되, 상기 절연막은 상기 소자 분리 패턴의 상기 상부를 막을 수 있다.
실시예에 따르면, 상기 절연막은 상기 기판 내에 상기 소자 분리 패턴의 측벽들 및 바닥면 상에 제공될 수 있다.
실시예에 따르면, 상기 절연막은 상기 기판보다 낮고, 상기 에어갭보다 높은 굴절률을 가질 수 있다.
실시예에 따르면, 상기 소자 분리 패턴의 하부에서, 상기 소자 분리 패턴의 폭은 그 바닥면까지 감소할 수 있다.
실시예에 따르면, 상기 기판의 상기 일면 상에 제공되는 컬러 필터들; 상기 기판의 타면 상에서, 상기 픽셀 영역들에 각각 배치되는 트랜스퍼 게이트들; 및 상기 기판의 상기 타면 상에서, 상기 트랜스퍼 게이트들을 덮는 배선층을 더 포함할 수 있다.
본 발명에 따른 이미지 센서 제조방법은 기판을 준비하는 것; 상기 기판 내에 트렌치를 형성하되, 상기 트렌치의 상부는 상기 트렌치의 중간부보다 좁은 폭을 갖는 것; 및 상기 기판의 일면 상에 상기 트렌치의 상기 상부를 막는 절연막을 형성하여, 에어갭을 갖는 소자 분리 패턴을 형성하는 것을 포함하되, 상기 소자 분리 패턴은 상기 기판 내에서 픽셀 영역들을 정의할 수 있다.
실시예에 따르면, 상기 트렌치를 형성하는 것은 상기 기판의 상기 일면 상에 제1 폭의 개구부를 갖는 마스크 패턴을 형성하는 것; 및 상기 마스크 패턴에 의해 노출된 상기 기판을 식각하는 것을 포함하는 것을 포함하되, 상기 트렌치의 상기 상부는 상기 제1 폭과 동일하거나 넓은 폭을 가질 수 있다.
실시예에 따르면, 상기 기판을 식각하는 것은 불소를 함유하는 식각 가스를 사용하여, 상기 기판을 등방적으로 식각하는 것을 포함할 수 있다.
실시예에 따르면, 상기 트렌치는 상기 기판 내에서 상기 마스크 패턴의 아래로 연장될 수 있다.
실시예에 따르면, 상기 트렌치의 상부에서, 상기 트렌치의 상기 폭은 상기 기판의 상기 일면에서부터 증가할 수 있다.
실시예에 따르면, 상기 절연막은 상기 기판의 상기 일면, 상기 트렌치의 바닥면, 및 상기 트렌치의 측벽들을 콘포말하게 덮을 수 있다.
실시예에 따르면, 상기 기판 내에 광전 변환층들이 형성되며, 상기 광전 변환층들은 상기 픽셀 영역들에 각각 배치될 수 있다.
본 발명에 따르면, 절연막이 기판의 상면 상에서 트렌치의 상부를 막아, 에어갭을 갖는 소자 분리 패턴이 형성될 수 있다. 트렌치의 상부에서, 트렌치의 폭은 기판의 상면에 인접할수록 감소할 수 있다. 트렌치의 상부가 트렌치의 중간부보다 좁은 폭을 가져, 절연막이 트렌치의 상부를 용이하게 막을 수 있다. 이에 따라, 에어갭이 소자 분리 패턴 내에 용이하게 형성될 수 있다. 절연막은 얇은 두께로 콘포말하게 형성되어, 소자 분리 패턴에 대한 에어갭의 부피비가 증가할 수 있다. 이에 따라, 소자 분리 패턴의 굴절률이 감소하여, 픽셀 간 크로스 토크가 방지될 수 있다.
도 1은 본 발명의 일 예에 따른 이미지 센서의 등가회로도이다.
도 2a는 일 실시예에 따른 이미지 센서를 도시한 평면도이다.
도 2b는 도 2a의 Ⅰ-Ⅱ선을 따라 자른 단면도이다.
도 2c 및 도 2d는 실시예들에 따른 소자 분리 패턴을 나타낸 단면들이다.
도 3a 내지 도 3d는 본 발명의 일 실시예에 따른 이미지 센서의 제조방법을 도시한 단면도들이다.
도 4는 본 발명의 다른 실시예에 따른 이미지 센서를 도시한 단면도이다.
도 5a 내지 도 5c는 도 4의 이미지 센서의 제조과정의 일 실시예를 도시한 단면도들이다.
도 6a는 본 발명의 다른 실시예에 따른 이미지 센서를 도시한 평면도이다.
도 6b는 도 6a의 Ⅳ-Ⅴ선을 따라 자른 단면도이다.
도 7a는 본 발명의 실시예들에 따른 씨모스 이미지 센서가 적용되는 프로세서 기반 시스템을 나타내는 개략적 블록도이다.
도 7b는 본 발명의 실시예들에 따른 씨모스 이미지 센서가 적용되는 전자 장치를 나타내는 도면이다.
이상의 본 발명의 목적들, 다른 목적들, 특징들 및 이점들은 첨부된 도면과 관련된 이하의 바람직한 실시예들을 통해서 쉽게 이해될 것이다. 그러나 본 발명은 여기서 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다.
본 명세서에서, 어떤 구성 요소가 다른 구성 요소 상에 있다고 언급되는 경우에 그것은 다른 구성요소 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 구성요소가 개재될 수도 있다는 것을 의미한다. 또한, 도면들에 있어서, 구성요소들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다.
본 명세서에서 기술하는 실시예들은 본 발명의 이상적인 예시도인 단면도 및/또는 평면도들을 참고하여 설명될 것이다. 도면들에 있어서, 막 및 영역들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. 따라서, 제조 기술 및/또는 허용 오차 등에 의해 예시도의 형태가 변형될 수 있다. 따라서, 본 발명의 실시예들은 도시된 특정 형태로 제한되는 것이 아니라 제조 공정에 따라 생성되는 형태의 변화도 포함하는 것이다. 예를 들면, 직각으로 도시된 식각 영역은 라운드지거나 소정 곡률을 가지는 형태일 수 있다. 따라서, 도면에서 예시된 영역들은 속성을 가지며, 도면에서 예시된 영역들의 모양은 소자의 영역의 특정 형태를 예시하기 위한 것이며 발명의 범주를 제한하기 위한 것이 아니다. 본 명세서의 다양한 실시예들에서 제1, 제2 등의 용어가 다양한 구성요소들을 기술하기 위해서 사용되었지만, 이들 구성요소들이 이 같은 용어들에 의해서 한정되어서는 안 된다. 이들 용어들은 단지 어느 구성요소를 다른 구성요소와 구별시키기 위해서 사용되었을 뿐이다. 여기에 설명되고 예시되는 실시예들은 그것의 상보적인 실시예들도 포함한다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 '포함한다(comprises)' 및/또는 '포함하는(comprising)'은 언급된 구성요소는 하나 이상의 다른 구성요소의 존재 또는 추가를 배제하지 않는다.
이하, 도면들을 참조하여, 본 발명의 실시예들에 대해 상세히 설명하기로 한다.
도 1은 본 발명의 일 예에 따른 이미지 센서의 등가회로도이다. 도 2a는 일 실시예에 따른 이미지 센서를 도시한 평면도이다.
도 1 및 도 2a를 참조하면, 이미지 센서의 단위 픽셀 영역들 각각은 광전 변환부(PD), 트랜스퍼 트랜지스터(Tx), 리셋 트랜지스터(Rx), 억세스 트랜지스터(Ax), 및 선택 트랜지스터(Sx)를 포함할 수 있다. 트랜스퍼 트랜지스터(Tx), 리셋 트랜지스터(Rx), 억세스 트랜지스터(Ax), 및 선택 트랜지스터(Sx)는 각각 트랜스퍼 게이트(TG), 선택 게이트(G1), 리셋 게이트(G2) 및 억세스 게이트(G3)을 포함할 수 있다. 광전 변환부(PD)에, 수직적으로 중첩되는 복수개의 광전 변환 소자들이 제공된다. 상기 광전 변환 소자들 각각은 N형 불순물 영역과 P형 불순물 영역을 포함하는 포토다이오드일 수 있다. 트랜스퍼 트랜지스터(Tx, transfer transistor)의 트랜스퍼 게이트는 상기 반도체 에피택시얼층의 내부로 연장된다. 상기 트랜스퍼 트랜지스터(Tx)의 드레인은 부유 확산 영역(FD)으로 이해될 수 있다. 상기 부유 확산 영역(FD)은 상기 리셋 트랜지스터(Rx, reset transistor)의 소오스일 수 있다. 상기 부유 확산 영역(FD)은 상기 선택 트랜지스터(Sx, selection transistor)의 선택 게이트와 전기적으로 연결될 수 있다. 상기 선택 트랜지스터(Sx)와 상기 리셋 트랜지스터(Rx)는 직렬로 연결될 수 있다. 상기 선택 트랜지스터(Sx)는 상기 억세스 트랜지스터(Ax, access transistor)에 연결된다. 상기 리셋 트랜지스터(Rx), 상기 선택 트랜지스터(Sx) 및 상기 억세스 트랜지스터(Ax)는 이웃하는 픽셀들에 의해 서로 공유될 수 있으며, 이에 의해 집적도가 향상될 수 있다.
이미지 센서의 동작은 다음과 같다. 먼저, 빛이 차단된 상태에서 상기 리셋 트랜지스터(Rx)의 드레인과 상기 선택 트랜지스터(Sx)의 드레인에 전원전압(VDD)을 인가하여 상기 부유 확산 영역(FD)에 잔류하는 전하들을 방출시킨다. 그 후, 상기 리셋 트랜지스터(Rx)를 오프(OFF)시키고, 외부로부터의 빛을 상기 광전 변환부(PD)에 입사시키면, 상기 광전 변환부(PD)에서 전자-정공 쌍이 생성된다. 정공은 상기 P형 불순물 주입 영역쪽으로, 전자는 상기 N형 불순물 주입 영역으로 이동하여 축적된다. 상기 트랜스퍼 트랜지스터(Tx)를 온(ON) 시키면, 이러한 전자 및 정공과 같은 전하는 상기 부유 확산 영역(FD)으로 전달되어 축적된다. 축적된 전하량에 비례하여 상기 선택 트랜지스터(Sx)의 게이트 바이어스가 변하여, 상기 선택 트랜지스터(Sx)의 소오스 전위의 변화를 초래하게 된다. 이때 상기 억세스 트랜지스터(Ax)를 온(ON) 시키면, 칼럼 라인으로 전하에 의한 신호가 읽히게 된다.
상기 이미지 센서가 고집적화됨에 따라 상기 광전 변환부(PD)의 크기도 점점 작아져 수광량이 줄어들게 된다. 본 발명의 실시예에 따르면, 픽셀 영역들을 분리하는 소자 분리 패턴은 에어갭을 포함하여, 픽셀들 간의 크로스 토크를 방지한다.
도 2a는 일 실시예에 따른 이미지 센서를 도시한 평면도이다. 도 2b는 도 2a의 Ⅰ-Ⅱ선을 따라 자른 단면도이다.
도 2a 및 도 2b를 참조하면, 이미지 센서(1)는 기판(100), 소자 분리 패턴(200), 및 광전 변환부들(PD)을 포함할 수 있다. 기판(100)은 서로 마주 보는 제1 면(100a) 및 제2 면(100b)을 가질 수 있다. 제1 면(100a)은 기판(100)의 전면이고, 제2 면(100b)은 기판(100)의 후면일 수 있다. 예를 들어, 기판(100)은 반도체 기판(예를 들어, 실리콘 기판, 게르마늄 기판, 실리콘-게르마늄 기판, Ⅱ-Ⅵ족 화합물 반도체 기판, 또는 Ⅲ-Ⅴ족 화합물 반도체 기판) 또는 SOI(Silicon on insulator) 기판일 수 있다.
기판(100)은 복수의 픽셀 영역들(UP)을 포함할 수 있다. 소자 분리 패턴(200)이 기판(100) 내에 제공되며, 픽셀 영역들(UP)을 정의할 수 있다. 예를 들어, 소자 분리 패턴(200)은 기판(100)의 픽셀 영역들(UP) 사이에 제공될 수 있다. 도 2b를 참조하면, 소자 분리 패턴(200)은 기판(100)의 제2 면(100b)으로부터 리세스된 트렌치(250) 내에 제공된 깊은 소자 분리막(Deep Trench Isolation)일 수 있다. 일 예로, 소자 분리 패턴(200)은 기판(100)의 제1 면(100a)으로부터 이격될 수 있다. 소자 분리 패턴(200)은 기판(100)의 제2 면(100b) 상으로 연장되어, 제2 면(100b)을 덮을 수 있다.
실시예에서, 소자 분리 패턴(200)의 상부(201)는 기판(100)의 제2 면(100b)에 인접하고, 소자 분리 패턴(200)의 하부(203)는 기판(100)의 제1 면(100a)에 인접할 수 있다. 본 명세서에서, 소자 분리 패턴(200)의 중간부(202)는 상부(201) 및 하부(203) 사이에 제공되며, 소자 분리 패턴(200)의 최대 폭(W2)을 갖는 부분으로 정의될 수 있다. 상부(201), 중간부(202), 및 하부(203)의 높이는 다양할 수 있다. 본 발명의 소자 분리 패턴에 대하여 보다 상세하게 설명한다.
도 2c 및 도 2d는 실시예들에 따른 소자 분리 패턴을 나타낸 것으로, 도 2b의 Ⅲ영역을 확대 도시하였다.
도 2c 및 도 2d를 도 2b와 함께 참조하면, 소자 분리 패턴(200)의 상부(201)에서, 소자 분리 패턴(200)의 폭은 기판(100)의 제2 면(100b)에서부터 증가될 수 있다. 소자 분리 패턴(200)의 상부(201)는 중간부(202)보다 좁은 폭을 가질 수 있다. 예를 들어, 기판(100)의 제2 면(100b)과 동일한 레벨에서, 소자 분리 패턴(200)의 폭(W1)은 소자 분리 패턴(200)의 최대 폭(W2)보다 좁을 수 있다. 일 예로, 기판(100)의 제2 면(100b)과 동일한 레벨에서, 소자 분리 패턴(200)의 상부(201)의 폭(W1)은 대략 30nm 내지 250nm일 수 있다. 소자 분리 패턴(200)의 중간부(202)는 대략 200nm 내지 300nm의 최대 폭(W2)을 가질 수 있다. 여기에서, 소자 분리 패턴(200)의 폭은 소자 분리 패턴(200)의 양 측벽들(200s) 사이의 간격으로 정의되며, 상기 측벽들(200s)은 소자 분리 패턴(200)이 제공된 기판(100)의 트렌치(250)의 측벽들과 공면을 이룰 수 있다. 더불어, 소자 분리 패턴(200)의 폭의 증가 또는 감소는 공정 상 발생할 수 있는 의도하지 않은 오차를 제외한다. 소자 분리 패턴(200)의 하부(203)에서, 소자 분리 패턴(200)의 폭은 바닥면(200b)까지 감소할 수 있다. 소자 분리 패턴(200)의 바닥면(200b)에서의 폭(W3)는 중간부(200)의 최대 폭(W2)보다 좁을 수 있다. 일 예로, 소자 분리 패턴(200)의 상부(201)는 위로 볼록한 단면을 가지고, 소자 분리 패턴(200)의 하부(203)는 아래로 볼록한 단면을 가질 수 있으나, 이에 제한되지 않는다.
소자 분리 패턴(200)은 그 바닥면(200b) 및 측벽들(200s) 상에 제공된 절연막(IL)을 포함할 수 있다. 절연막(IL)은 기판(100)의 제2 면(100b) 상에 제공되어, 기판(100) 내의 소자 분리 패턴(200)의 상부(201)를 막을 수 있다. 절연막(IL)은 기판(100)의 제2 면(100b), 그리고 소자 분리 패턴(200)의 측벽들(200s) 및 바닥면(200b)을 콘포말하게 덮을 수 있다. 절연막(IL)은 대략 5nm 내지 7nm의 두께를 가질 수 있다. 소자 분리 패턴(200)의 측벽들(200s) 상의 절연막(IL)은 실질적으로 동일한 두께를 가질 수 있다. 기판(100)의 제2 면(100b) 상의 절연막(IL)은 소자 분리 패턴(200)의 측벽들(200s) 및 바닥면(200b) 상의 절연막(IL)들과 실질적으로 동일한 두께를 가질 수 있다. 본 명세서에서, 두께의 실질적 동일이란 절연막(IL)의 증착 공정에서 발생할 수 있는 의도되지 않은 오차 범위를 포함한다. 절연막(IL)은 단수 또는 복수의 막들을 포함할 수 있다. 절연막(IL)은 기판(100)보다 낮은 굴절률을 갖는 물질을 포함할 수 있다. 예를 들어, 절연막(IL)은 실리콘 물질(예를 들어, 실리콘 질화물, 실리콘 산화물, 및/또는 실리콘 산화질화물) 및/또는 고유전 물질(예를 들어, 하프늄 산화물 및/또는 알루미늄 산화물)을 포함할 수 있다.
자연 산화막(150)이 절연막(IL)과 인접한 기판(100) 내에 제공될 수 있다. 예를 들어, 자연 산화막(150)은 기판(100) 및 절연막(IL) 사이에 개재되며, 절연막(IL)과 접촉할 수 있다. 자연 산화막(150)은 대략 1nm 내지 대략 3nm의 두께를 가질 수 있다. 도 2c에 도시된 바와 같이, 기판(100)의 제2 면(100b) 상의 절연막(IL)의 상면(ILa)은 편평할 수 있다. 예를 들어, 트렌치(250)를 막는 절연막(IL)의 상면(ILa)은 기판(100)의 제2 면(100b) 상에 제공된 절연막(IL)의 상면(ILa)과 실질적으로 동일한 레벨에 배치될 수 있다. 다른 예로, 도 2d에 도시된 바와 같이, 트렌치(250)의 상부(251)를 막는 절연막(IL)은 돌출부(ILp)들을 가질 수 있다. 예를 들어, 트렌치(250)를 막는 절연막(IL)의 상면(ILa)은 기판(100)의 제2 면(100b) 상에 제공된 절연막(IL)의 상면(ILa)보다 높은 레벨에 배치될 수 있다.
에어갭(AG)은 소자 분리 패턴(200) 내에 제공되며, 절연막(IL)에 의해 둘러싸일 수 있다. 소자 분리 패턴(200)의 양 측벽들(200s) 상의 절연막(IL)의 상면(ILb)은 서로 이격될 수 있다. 소자 분리 패턴(200)의 바닥면(200b) 상의 절연막(IL)의 상면(ILc)은 소자 분리 패턴(200)의 상부(201)에 제공된 절연막(IL)의 하면(ILd)과 이격될 수 있다. 절연막(IL)에 의해, 에어갭(AG)이 기판(100) 내에 제공될 수 있다.
다시 도 2b를 참조하면, 소자 분리 패턴(200)은 기판(100)보다 낮은 굴절률을 가질 수 있다. 일 예로, 기판(100)의 굴절율이 n1이고, 소자 분리 패턴(200)의 굴절율이 n2일 때, 소자 분리 패턴(200)은 기판(100)에 대해 (n1Sinθ)/n2>1 조건을 만족시킬 수 있는 물질을 포함할 수 있다. 예를 들어, 절연막(IL)은 기판(100)보다 낮은 굴절률을 가지며, 전반사 조건을 만족시킬 수 있는 물질을 포함할 수 있다. 이에 따라, 픽셀 영역들(UP) 사이에 크로스 토크 현상이 방지/감소할 수 있다. 예를 들어, 광이 기판(100)의 제2 면(100b)으로부터 픽셀 영역들(UP) 중에서 어느 하나에 비스듬히 입사할 수 있다. 상기 광은 소자 분리 패턴(200)에 의해 전반사되어, 상기 광이 이웃한 픽셀 영역들(UP)로 입사되지 않을 수 있다.
소자 분리 패턴(200)은 절연막(IL) 내에 에어갭(AG)을 가져, 크로스 토크 현상이 감소될 수 있다. 에어갭(AG)은 절연막(IL)보다 낮은 굴절률을 갖는 물질을 포함할 수 있다 기판(100) 내에서 소자 분리 패턴(200)에 대한 에어갭(AG)의 부피가 증가할수록, 기판(100) 내의 소자 분리 패턴(200)의 굴절률은 감소할 수 있다. 절연막(IL)이 소자 분리 패턴(200)의 측벽들(200s) 및 바닥면(200b)을 비교적 얇을 두께로 콘포말하게 덮어, 소자 분리 패턴(200)에 대한 에어갭(AG)의 부피비가 증가될 수 있다. 이에 따라, 픽셀 영역들(UP) 사이에 크로스 토크가 더욱 방지될 수 있다.
광전 변환부들(PD) 및 웰 영역들(PW)이 기판(100) 내에서 픽셀 영역들(UP)에 각각 배치될 수 있다. 광전 변환부들(PD)은 기판(100)의 제1 면(100a)에서 깊게 배치된 영역일 수 있다. 예를 들어, 광전 변환부들(PD)은 기판(100) 내의 N형의 불순물이 도핑된 영역일 수 있다. 웰 영역들(PW)은 광전 변환부들(PD)보다 기판(100)의 제1 면(100a)에 인접하여 배치될 수 있다. 예를 들어, 웰 영역들(PW)은 P형의 불순물이 도핑된 영역들일 수 있다. 웰 영역들(PW) 내에 부유 확산 영역들(FD)이 각각 배치될 수 있다. 부유 확산 영역들(FD)은 웰 영역들(PW)에 도핑된 불순물과 반대되는 도전형의 불순물을 도핑한 영역일 수 있다. 예를 들어, 부유 확산 영역들(FD)은 N형의 불순물이 도핑된 영역일 수 있다. 트랜스퍼 게이트들(TG)이 기판(100)의 제1 면(100a) 상에서 픽셀 영역들(UP)에 각각 배치될 수 있다. 트랜스퍼 게이트들(TG) 및 기판(100) 사이에 게이트 절연막들(120)이 각각 제공될 수 있다.
기판(100)의 제1 면(100a) 상에 배선층(300)이 배치될 수 있다. 배선층(300)은 복수 개의 층간 절연막들(310) 및 배선들(320)을 포함할 수 있다. 층간 절연막들(310) 중에서 어느 하나는 기판(100)의 제1 면(100a)과 접촉하여, 트랜스퍼 게이트(TG)를 덮을 수 있다. 콘택들(305)이 층간 절연막들(310) 중 적어도 하나를 관통하며, 부유 확산 영역(FD)과 접촉될 수 있다. 도시된 바와 달리, 배선층(300)은 기판(100)의 제2 면(100b) 상에서 절연막(IL) 및 반사 방지막(400) 사이에 제공될 수 있다.
반사 방지막(400)이 기판(100)의 제2 면(100b) 상에 배치되어, 소자 분리 패턴(200)을 덮을 수 있다. 컬러 필터들(410) 및 마이크로 렌즈들(420)이 반사 방지막(400) 상에서 각각의 픽셀 영역들(UP)에 배치될 수 있다. 컬러 필터들(410)은 매트릭스 형태로 배열된 컬러 필터 어레이에 포함될 수 있다. 일 예로, 컬러 필터 어레이는 레드 필터, 그린 필터 및 블루 필터를 포함하는 베이어 패턴(Bayer pattern)을 가질 수 있다. 다른 예에서, 컬러 필터 어레이는 옐로우 필터, 마젠타 필터 및 시안 필터를 포함할 수 있다. 더불어, 컬러 필터 어레이는 화이트 필터를 추가적으로 구비할 수 있다. 그리드 패턴(415)이 반사 방지막(400) 상에서 컬러 필터들(410) 사이에 배치될 수 있다. 다른 예로, 그리드 패턴(415)은 생략될 수 있다.
도 3a 내지 도 3d는 본 발명의 일 실시예에 따른 이미지 센서의 제조방법을 도시한 단면도들이다. 이하, 앞서 설명한 바와 중복되는 내용은 생략한다.
도 3a 및 도 3b를 차례로 참조하면, 복수의 픽셀 영역들(UP)을 포함하는 기판(100)이 준비될 수 있다. 이 때, 도시된 바와 달리 기판(100)의 제1 면(100a)이 위를 향할 수 있다. 기판(100)의 제1 면(100a) 상에 복수의 이온 주입 공정들이 진행되어, 광전 변환부들(PD), 웰 영역들(PW), 및 부유 확산 영역들(FD)이 픽셀 영역들(UP)에 각각 형성될 수 있다. 기판(100), 광전 변환부들(PD), 웰 영역들(PW), 및 부유 확산 영역들(FD)은 앞서 도 2a 및 도 2b의 예에서 설명한 바와 동일할 수 있다. 트랜스퍼 게이트들(TG)이 기판(100)의 제1 면(100a) 상에서 픽셀 영역들(UP)에 각각 형성될 수 있다. 배선층(300)가 기판(100)의 제1 면(100a) 상에 형성될 수 있다. 배선층(300)는 층간 절연막들(310), 배선들(320), 및 콘택들(305)을 포함할 수 있다. 이후, 기판(100)이 뒤집어져, 도시된 바와 같이 기판(100)의 제2 면(100b)이 위를 향할 수 있다.
기판(100)의 제2 면(100b) 상에 마스크 패턴(500)이 형성될 수 있다. 마스크 패턴(500)은 제1 폭(W4)의 개구부(550)를 가져, 기판(100)의 제2 면(100b)을 노출시킬 수 있다. 기판(100)의 제2 면(100b)이 식각되여, 트렌치(250)가 기판(100) 내에 형성될 수 있다. 트렌치(250)의 형성은 마스크 패턴(500)에 의해 노출된 기판(100)을 등방성 식각하는 것을 포함할 수 있다. 상기 등방성 식각 공정에서 불소를 함유한 가스(예를 들어, SF6)가 사용될 수 있다. 등방성 식각 공정에 의해, 트렌치(250)가 기판(100) 내에서 마스크 패턴(500)의 아래로 연장될 수 있다. 기판(1000의 제2 면(100b)에서 트렌치(250)의 폭(W1)은 개구부(550)의 폭(W4)과 실질적으로 동일하거나 넓을 수 있다. 트렌치(250)의 상부(251)에서, 트렌치(250)의 폭(W1)은 제1 면(100a)에서부터 증가될 수 있다. 트렌치(250)의 단면의 형상은 앞서 도 2a 및 도 2b의 예에서 설명한 소자 분리 패턴(200)의 단면의 형상과 대응될 수 있다. 트렌치(250)는 중간부(252)에서 최대의 폭(W2)을 가질 수 있다. 트렌치(250)의 하부(253)에서, 트렌치(250)의 폭은 바닥면까지 감소될 수 있다. 트렌치(250)의 바닥면에서의 폭(W3)은 트렌치(250)의 중간부(252)에서의 폭, 예를 들어, 최대 폭(W2)보다 좁을 수 있다. 도시되 트렌치(250)의 폭들(W1, W2, W3)는 도 2b 내지 도 2d에 도시된 소자 분리 패턴(200)의 폭들(W1, W2, W3)과 실질적으로 동일할 수 있다. 일 예로, 트렌치(250)의 상부(251)는 위로 볼록한 곡률의 단면을 가지고, 하부(253)는 아래로 볼록한 곡률의 단면을 가질 수 있으나, 이에 제한되지 않는다. 트렌치(250)는 기판(100) 내에서 픽셀 영역들(UP) 사이에 형성될 수 있다. 이 후, 마스크 패턴(500)은 제거될 수 있다.
도 3c를 도 3b와 함께 참조하면, 절연막(IL)이 기판(100)의 제2 면(100b) 상에 도포되어, 에어갭(AG)을 갖는 소자 분리 패턴(200)이 형성될 수 있다. 절연막(IL)은 기판(100)보다 낮은 굴절률을 갖는 물질로 형성될 수 있다. 예를 들어, 기판(100)은 앞서 도 2a 및 도 2b의 예에서 설명한 바와 같은 실리콘 물질(예를 들어, 실리콘 질화물, 실리콘 산화물, 및/또는 실리콘 산화질화물) 및/또는 고유전 물질(예를 들어, 하프늄 산화물 및/또는 알루미늄 산화물)을 포함할 수 있다. 절연막(IL)은 원자핵 증착법에 의해 형성되며, 양호한 스텝 커버리지(step coverage)로 기판(100)의 제2 면(100b), 트렌치(250)의 측벽들, 및 트렌치(250)의 바닥면을 도포할 수 있다. 절연막(IL)은 트렌치(250)의 상부(251)를 막아, 에어갭(AG)이 소자 분리 패턴(200) 내에 형성될 수 있다. 소자 분리 패턴(200)은 기판(100) 내에 형성되고, 기판(100)의 제2 면(100b)을 덮을 수 있다. 절연막(IL)은 대략 5nm 내지 7nm의 두께를 가질 수 있다. 본 발명에 따르면, 트렌치(250)의 상부(251)가 중간부(252)보다 좁은 폭을 가져, 절연막(IL)은 비교적 얇은 두께로 콘포말하게 형성됨에도 불구하고 용이하게 트렌치(250)을 막을 수 있다. 이에 따라, 에어갭(AG)이 소자 분리 패턴(200) 내에 용이하게 형성될 수 있다.
도 3c를 도 2c 및 도 2d와 함께 참조하면, 절연막(IL)의 형성 공정은 기판(100) 및 절연막(IL) 사이에 자연 산화막(150)을 형성하는 것을 더 포함할 수 있다. 절연막(IL)의 증착 공정에 트렌치(250) 및 기판(100)의 제2 면(100b)이 노출될 수 있다. 증착 공정에 노출된 기판(100)이 산화되어, 자연 산화막(150)이 절연막(IL)에 인접하여 형성될 수 있다. 자연 산화막(150)은 트렌치(250) 및 기판(100)의 제2 면(100b)에 인접한 기판(100)에 형성될 수 있다. 트렌치(250)의 상부(201)를 막은 절연막(IL)은 도 2c와 같이 편평한 상면 또는 도 2d와 같이 돌출부를 포함하는 상면을 가질 수 있다.
도 3d를 참조하면, 반사 방지막(400), 그리드 패턴(415), 컬러 필터들(410), 및 마이크로 렌즈들(420)이 기판(100)의 제2 면(100b) 상에 형성될 수 있다. 반사 방지막(400), 컬러 필터들(410), 그리드 패턴(415), 및 마이크로 렌즈들(420)은 앞서 도 2a 및 도 2b에서 설명한 바와 동일할 수 있다. 지금까지 설명한 제조예에 의하여, 실시예에 따른 이미지 센서(1)의 제조가 완성될 수 있다.
도 4는 본 발명의 다른 실시예에 따른 이미지 센서를 도시한 단면도로, 도 2a의 Ⅰ-Ⅱ선을 따라 자른 단면에 대응된다.
도 4를 참조하면, 이미지 센서(2)는 기판(100), 소자 분리 패턴(200), 및 광전 변환부들(PD)을 포함할 수 있다. 기판(100)의 제1 면(100a) 상에 배선층(300)이 배치될 수 있다. 배선층(300)는 층간 절연막들(310) 및 배선들(320)을 포함할 수 있다. 반사 방지막(400), 그리드 패턴(415), 컬러 필터들(410), 및 마이크로 렌즈들(420)이 기판(100)의 제2 면(100b) 상에 배치될 수 있다. 도시된 바와 달리, 배선층(300)은 기판(100)의 제2 면(100b) 상에서 절연막(IL) 및 반사 방지막(400) 사이에 제공될 수 있다.
기판(100)은 복수의 픽셀 영역들(UP)을 포함할 수 있다. 소자 분리 패턴(200)이 기판(100) 내에 제공되며, 픽셀 영역들(UP)을 정의할 수 있다. 소자 분리 패턴(200)은 기판(100)의 제1 면(100a)으로부터 리세스된 트렌치(250) 내에 제공될 수 있다. 소자 분리 패턴(200)은 기판(100)의 제1 면(100a) 상으로 연장되어, 제1 면(100a)을 덮을 수 있다. 소자 분리 패턴(200)의 바닥면(200b)은 기판(100)의 제2 면(100b)에 인접하되, 제2 면(100b)으로부터 이격될 수 있다.
실시예에서, 소자 분리 패턴(200)의 상부(201)는 기판(100)의 제1 면(100a)에 인접하고, 하부(203)는 기판(100)의 제2 면(100b)에 인접할 수 있다. 소자 분리 패턴(200)의 상부(201)는 중간부(202)보다 좁은 폭을 가질 수 있다. 소자 분리 패턴(200)의 상부(201)에서, 소자 분리 패턴(200)의 폭은 기판(100)의 제1 면(100a)에서부터 증가될 수 있다. 일 예로, 기판(100)의 제1 면(100a)과 동일한 레벨에서, 소자 분리 패턴(200)의 상부(201)의 폭(W1)은 대략 30nm 내지 250nm일 수 있다. 소자 분리 패턴(200)의 중간부(202)는 대략 200nm 내지 300nm의 최대 폭(W2)을 가질 수 있다. 소자 분리 패턴(200)의 하부(203)에서, 소자 분리 패턴(200)의 폭은 바닥면(200b)까지 감소할 수 있다. 소자 분리 패턴(200)의 바닥면(200b)에서의 폭(W3)는 중간부(200)의 최대 폭(W2)보다 좁을 수 있다. 일 예로, 소자 분리 패턴(200)의 상부(201)는 위로 볼록한 단면을 가지고, 소자 분리 패턴(200)의 하부(203)는 아래로 볼록한 단면을 가질 수 있으나, 이에 제한되지 않는다.
소자 분리 패턴(200)은 그 바닥면(200b) 및 측벽들(200s) 상에 제공된 절연막(IL)을 포함할 수 있다. 절연막(IL)은 도 2a 및 도 2b에서 설명한 실리콘 물질 및/또는 고유전 물질을 포함할 수 있다. 절연막(IL)은 기판(100)의 제1 면(100a)을 덮으며, 소자 분리 패턴(200)의 상부(201)를 막을 수 있다. 절연막(IL)은 기판(100)의 제1 면(100a), 그리고 소자 분리 패턴(200)의 측벽들(200s) 및 바닥면(200b)을 콘포말하게 덮을 수 있다. 절연막(IL)은 대략 5nm 내지 7nm의 두께를 가질 수 있다. 기판(100)의 제1 면(100a) 상의 절연막(IL)은 소자 분리 패턴(200)의 측벽들(200s) 및 바닥면(200b) 상의 절연막(IL)과 실질적으로 동일한 두께를 가질 수 있다. 도 2c 및 도 2d에서 설명한 바와 같이, 자연 산화막(150)이 절연막(IL)과 인접한 기판(100) 내에 제공될 수 있다.
에어갭(AG)이 기판(100)의 픽셀 영역들(UP) 사이의 소자 분리 패턴(200) 내에 제공되며, 절연막(IL)에 의해 둘러싸일 수 있다. 소자 분리 패턴(200)은 기판(100)보다 낮은 굴절률을 가질 수 있다. 예를 들어, 절연막(IL)은 기판(100)보다 낮은 굴절률을 가지고, 에어갭(AG)은 절연막(IL)보다 낮은 굴절률을 가질 수 있다. 절연막(IL)이 비교적 얇은 두께를 가지고, 콘포말하게 제공됨에 따라, 소자 분리 패턴(200)에 대한 에어갭(AG)의 부피비가 증가될 수 있다. 이에 따라, 픽셀 영역들(UP) 사이에 크로스 토크가 더욱 방지될 수 있다.
광전 변환부들(PD), 웰 영역들(PW), 및 부유 확산 영역들(FD)이 기판(100) 내에서 픽셀 영역들(UP)에 각각 배치될 수 있다. 트랜스퍼 게이트들(TG)이 기판(100)의 제 1 면 상에서 픽셀 영역들(UP)에 각각 배치될 수 있다. 광전 변환부들(PD), 웰 영역들(PW), 부유 확산 영역들(FD), 및 트랜스퍼 게이트들(TG)은 앞서 도 2a 및 2b에서 설명한 바와 동일할 수 있다.
이하, 본 실시예의 이미지 센서의 제조과정을 설명한다.
도 5a 내지 도 5c는 도 4의 이미지 센서의 제조과정의 일 실시예를 도시한 단면도들이다. 이하, 앞서 설명한 바와 중복되는 내용은 생략한다.
도 5a 및 5b를 차례로 참조하면, 복수의 픽셀 영역들(UP)을 포함하는 기판(100)이 준비될 수 있다. 광전 변환부들(PD), 웰 영역들(PW), 및 부유 확산 영역들(FD)이 픽셀 영역들(UP)에 각각 형성될 수 있다. 도 3b와 달리, 마스크 패턴(500)이 기판(100)의 제1 면(100a) 상에 형성되어, 기판(100)의 제1 면(100a)을 노출시킬 수 있다. 트렌치(250)의 형성은 마스크 패턴(500)에 의해 노출된 기판(100)을 등방성 식각하는 것을 포함할 수 있다. 등방성 식각 공정은 앞서 도 3a 및 도 3b에서 설명한 바와 같은 조건으로 진행될 수 있다. 트렌치(250)의 단면의 형상 및 폭은 소자 분리 패턴(200)의 단면의 형상 및 폭과 대응될 수 있다. 기판(100)의 제1 면(100a)과 동일한 레벨에서, 트렌치(250)의 상부(251)에서의 폭(W1)은 마스크 패턴(500)의 개구부(550)의 폭(W4)과 동일하거나 넓을 수 있다. 트렌치(250)의 상부(251)에서, 트렌치(250)의 폭은 제1 면(100a)에서부터 증가될 수 있다. 트렌치(250)는 중간부(252)에서 최대의 폭(W2)을 가질 수 있다. 트렌치(250)의 하부(253)에서, 트렌치(250)의 폭은 그 바닥면까지 감소될 수 있다. 이 후, 마스크 패턴(500)은 제거될 수 있다.
도 5c를 참조하면, 절연막(IL)이 기판(100)의 제2 면(100b) 상에 도포되어, 에어갭(AG)을 갖는 소자 분리 패턴(200)이 형성될 수 있다. 절연막(IL)의 형성 공정은 앞서 도 3c의 예에서 설명한 바와 같이 진행될 수 있다. 절연막(IL)은 트렌치(250)의 상부(251)를 막아, 에어갭(AG)이 소자 분리 패턴(200) 내에 형성될 수 있다. 절연막(IL)은 대략 5nm 내지 7nm의 두께를 가질 수 있다. 본 발명에 따르면, 트렌치(250)의 상부(251)가 중간부(252)보다 좁은 폭을 가져, 절연막(IL)이 용이하게 트렌치(250)의 상부(251)를 막을 수 있다. 이에 따라, 에어갭(AG)이 용이하게 형성될 수 있다. 절연막(IL)의 형성은 절연막(IL)과 접촉하는 기판(100)에 자연 산화막(150)을 형성하는 것을 더 포함할 수 있다.
도 4를 다시 참조하면, 트랜스퍼 게이트들(TG) 및 배선층(300)이 기판(100)의 제1 면(100a) 상에 형성될 수 있다. 배선층(300)은 트랜스퍼 게이트들(TG)을 덮을 수 있다. 이후, 기판(100)이 뒤집어져, 기판(100)의 제2 면(100b)이 위를 향할 수 있다. 반사 방지막(400), 그리드 패턴(415), 컬러 필터들(410), 및 마이크로 렌즈들(420)이 기판(100)의 제2 면(100b) 상에 형성되어, 이미지 센서(2)의 제조가 완성될 수 있다.
도 6a은 본 발명의 다른 실시예에 따른 이미지 센서를 도시한 평면도이다. 도 6b는 도 6a의 Ⅳ-Ⅴ선을 따라 자른 단면도이다.
도 6a 및 도 6b를 참조하면, 이미지 센서(3)는 기판(100), 소자 분리 패턴(200), 및 광전 변환부들(PD)을 포함할 수 있다. 기판(100)의 제1 면(100a)은 전면이고, 제2 면(100b)은 후면일 수 있다. 기판(100)의 제1 면(100a) 상에 배선층(300)이 배치될 수 있다. 반사 방지막(400), 그리드 패턴(415), 컬러 필터들(410) 및 마이크로 렌즈들(420)이 기판(100)의 제2 면(100b) 상에 배치되며, 앞서 도 2a 및 2b에서 설명한 바와 동일할 수 있다. 도시된 바와 달리, 배선층(300)은 기판(100)의 제2 면(100b) 상에서 절연막(IL) 및 반사 방지막(400) 사이에 제공될 수 있다.
광전 변환부들(PD) 및 웰 영역들(PW)이 기판(100) 내에서 픽셀 영역들(UP)에 각각 배치될 수 있다. 광전 변환부들(PD)은 기판(100)의 제1 면(100a)에서 깊게 배치된 영역일 수 있다. 광전 변환부들(PD)은 기판(100) 내의 N형의 불순물이 도핑된 영역일 수 있다. 웰 영역들(PW)은 광전 변환부들(PD)보다 기판(100)의 제1 면(100a)에 인접하여 배치될 수 있다. 웰 영역들(PW)은 P형의 불순물이 도핑된 영역들일 수 있다.
얕은 소자 분리막(STI)이 웰 영역들(PW) 상에 제공되어, 트랜지스터들(Tx1, Tx2, Rx, Ax, Sx)의 활성 영역(AR)을 정의할 수 있다. 얕은 소자 분리막(STI)은 소자 분리 패턴(200)보다 얕은 깊이를 가질 수 있다. 일부 영역에서는 상기 얕은 소자 분리막(STI) 및 소자 분리 패턴(200)이 서로 하나로 연결될 수 있다.
게이트 절연막들(미도시)이 트랜스퍼 게이트들(TG) 및 기판(100) 사이에 개재될 수 있다. 트랜스퍼 게이트들(TG)의 상면은 기판(100)의 제1 면(100a)보다 높으며, 하면은 기판(100)의 웰 영역들(PW) 내에 각각 배치될 수 있다. 트랜스퍼 게이트들(TG)은 기판(100)의 제2 면(100b) 상에서 배선층(300)에 덮힌 돌출부(TG2) 및 기판(100) 내로 연장된 함몰부(TG1)를 포함할 수 있다. 부유 확산 영역들(FD)이 기판(100) 내에서 함몰부(TG1)의 일 측벽 및 얕은 소자 분리막(STI) 사이에 제공될 수 있다. 부유 확산 영역들(FD)은 N형의 불순물이 도핑된 영역일 수 있다. 얕은 소자 분리막(STI)에 의해 트랜스퍼 게이트(TG)와 이격된 활성 영역(AR)에 접지용 불순물 영역(110)이 배치된다. 접지용 불순물 영역(110)은 웰 영역들(PW)에 도핑된 불순물의 도전형과 같은 도전형의 불순물로 도핑될 수 있다. 예를 들면, 접지용 불순물 영역(110)에는 P형의 불순물이 도핑될 수 있다. 이때, 접지용 불순물 영역(110)에 도핑된 불순물의 농도는 상기 웰 영역(PW)에 도핑된 불순물의 농도보다 높을 수 있다. 부유 확산 영역(FD) 및 접지용 불순물 영역(110)은 콘택들(305)을 통하여 배선들(320)과 전기적으로 연결될 수 있다.
기판(100)은 복수의 픽셀 영역들(UP)을 포함할 수 있다. 소자 분리 패턴(200)이 기판(100) 내에 제공되며, 픽셀 영역들(UP)을 정의할 수 있다. 소자 분리 패턴(200)은 기판(100)의 제2 면(100b)으로부터 리세스된 트렌치(250) 내에 제공된 깊은 소자 분리막(Deep Trench Isolation)일 수 있다. 소자 분리 패턴(200)은 기판(100)의 제2 면(100b) 상으로 연장되어, 제2 면(100b)을 덮을 수 있다.
본 실시예에서, 소자 분리 패턴(200)의 상부(201)는 기판(100)의 제2 면(100b)에 인접하고, 하부(203)는 기판(100)의 제1 면(100a)에 인접할 수 있다. 소자 분리 패턴(200)의 상부(201)에서, 소자 분리 패턴(200)의 폭은 제2 면(100b)에서부터 증가될 수 있다. 소자 분리 패턴(200)의 상부(201)는 중간부(202)보다 좁은 폭을 수 있다. 소자 분리 패턴(200)의 중간부(202)는 최대 폭(W2)을 가질 수 있다. 소자 분리 패턴(200)의 하부(203)에서, 소자 분리 패턴(200)의 폭은 바닥면(200b)까지 감소할 수 있다. 소자 분리 패턴(200)의 바닥면(200b)에서의 폭(W3)는 중간부(202)의 최대 폭(W2)보다 좁을 수 있다. 일 예로, 소자 분리 패턴(200)의 상부(201)는 위로 볼록한 단면을 가지고, 소자 분리 패턴(200)의 하부(203)는 아래로 볼록한 단면을 가질 수 있으나, 이에 제한되지 않는다.
소자 분리 패턴(200)은 그 바닥면(200b) 및 측벽들(200s) 상에 제공된 절연막(IL)을 포함할 수 있다. 절연막(IL)은 소자 분리 패턴(200)의 상부(201)를 막을 수 있다. 절연막(IL)의 두께 및 물질은 앞서 도 2a 및 2b에서 설명한 바와 동일할 수 있다. 절연막(IL)은 기판(100)의 제2 면(100b), 그리고 소자 분리 패턴(200)의 측벽들(200s) 및 바닥면(200b)을 콘포말하게 덮을 수 있다. 기판(100)의 제2 면(100b) 상의 절연막(IL)은 소자 분리 패턴(200)의 측벽들(200s) 및 바닥면(200b) 상의 절연막(IL)과 실질적으로 동일한 두께를 가질 수 있다. 도 2c 및 도 2d에서 설명한 바와 같이, 자연 산화막(150)이 절연막(IL) 및 기판(100) 사이에 제공될 수 있다.
에어갭(AG)이 기판(100)의 픽셀 영역들(UP) 사이의 소자 분리 패턴(200) 내에 제공되며, 절연막(IL)에 의해 둘러싸일 수 있다. 소자 분리 패턴(200)은 기판(100)보다 낮은 굴절률을 가질 수 있다. 예를 들어, 절연막(IL)은 기판(100)보다 낮은 굴절률을 가지고, 에어갭(AG)은 절연막(IL)보다 낮은 굴절률을 가질 수 있다. 절연막(IL)이 비교적 얇은 두께로 콘포말하게 제공됨에 따라, 소자 분리 패턴(200)에 대한 에어갭(AG)의 부피비가 증가될 수 있다. 이에 따라, 픽셀 영역들(UP) 사이에 크로스 토크가 더욱 방지될 수 있다.
본 실시예의 소자 분리 패턴(200)은 앞서 도 3a 내지 3c에서 바와 같이 트렌치(250)의 형성 및 절연막(IL)의 형성을 포함할 수 있다. 트렌치(250)의 형성은 마스크 패턴(미도시)에 의해 노출된 기판(100)을 등방성 식각하는 것을 포함할 수 있다. 트렌치(250)의 단면의 형상은 소자 분리 패턴(200)의 단면의 형상과 대응될 수 있다. 트렌치(250)의 형성 공정에서, 얕은 소자 분리막(STI)이 식각 정지층의 역할을 하여, 트렌치(250)의 바닥면(200b)이 얕은 소자 분리막(STI)의 상면과 접촉할 수 있다. 다른 예로, 식각 조건이 조절되어, 트렌치(250)의 바닥면(200b)이 얕은 소자 분리막(STI)의 상면과 이격될 수 있다. 절연막(IL)이 기판(100)의 제2 면(100b) 상에서 트렌치(250)의 상부(201)를 막아, 에어갭(AG)을 갖는 소자 분리 패턴(200)이 제조될 수 있다. 본 발명에 따르면, 트렌치(250)의 상부(201)의 폭이 중간부(202)의 폭보다 좁아, 절연막(IL)이 용이하게 트렌치(250)의 상부(201)를 막을 수 있다. 이에 따라, 에어갭(AG)이 용이하게 형성될 수 있다.
도 7a는 본 발명의 실시예들에 따른 씨모스 이미지 센서가 적용되는 프로세서 기반 시스템을 나타내는 개략적 블록도이다. 도 7b는 본 발명의 실시예들에 따른 씨모스 이미지 센서가 적용되는 전자 장치를 나타내는 도면이다. 상기 전자장치는 디지털 카메라 또는 모바일 장치일 수 있다.
도 7a를 참조하면, 프로세서 기반 시스템(1000)은 이미지 센싱부(1100), 프로세서(1200), 메모리(1300), 디스플레이(1400) 및 버스(1500)를 포함한다. 도 17에 도시된 바와 같이, 이미지 센싱부(1100)는 프로세서(1200)의 제어에 응답하여 외부의 영상 정보를 캡쳐(Capture)한다. 프로세서(1200)는 캡쳐된 영상정보를 버스(1500)를 통하여 메모리(1300)에 저장한다. 프로세서(1200)는 메모리(1300)에 저장된 영상정보를 디스플레이(1400)로 출력한다.
시스템(1000)은 컴퓨터 시스템, 카메라 시스템, 스캐너, 기계화된 시계 시스템, 네비게이션 시스템, 비디오폰, 감독 시스템, 자동 포커스 시스템, 추적 시스템, 동작 감시 시스템, 이미지 안정화 시스템 등을 예시할 수 있으나, 이에 제한되는 것은 아니다. 또한, 프로세서 기반 시스템(1000)이 모바일 장치에 적용되는 경우, 모바일 장치에 동작 전압을 공급하기 위한 배터리 추가적으로 제공될 수 있다.
도 7b는 본 발명의 실시예들에 따른 씨모스 이미지 센서가 적용되는 모바일(mobile phone) 폰(2000)을 도시한다. 다른 예로, 발명의 실시예들에 따른 씨모스 이미지 센서는 스마트 폰(smart phone), PDA(personal digital assistant), PMP(portable multimedia player), DMB(digital multimedia broadcast) 장치, GPS(global positioning system) 장치, 휴대용 게임기(handled gaming console), 포터블(portable) 컴퓨터, 웹 타블렛(web tablet), 무선 전화기(wireless phone), 디지털 뮤직 플레이어(digital music player), 메모리 카드(memory card), 또는 정보를 무선환경에서 송신 및/또는 수신할 수 있는 모든 소자에 적용될 수 있다.
이상에서와 같이 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 것을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.

Claims (20)

  1. 복수의 픽셀 영역들을 포함하는 기판, 상기 기판은 상기 픽셀 영역들 사이 및 상기 기판의 제1 면 상에 제공된 트렌치를 갖는 것;
    상기 기판 내에서 상기 픽셀 영역들에 각각 제공되는 광전 변환층들;
    상기 트렌치 내에 제공되며, 에어갭을 갖는 소자 분리 패턴;
    상기 기판의 상기 제1 면 상에서, 상기 픽셀 영역들에 대응하며 제공된 컬러 필터들:
    상기 컬러 필터들 사이의 그리드 패턴; 및
    상기 컬러 필터들 상에서, 상기 컬러 필터들에 대응하며 제공된 마이크로렌즈층을 포함하되,
    상기 소자 분리 패턴의 상부의 상기 기판의 상기 제1 면에서의 폭은 상기 소자 분리 패턴의 중간부의 폭보다 좁고,
    상기 트렌치의 상부의 상기 기판의 상기 제1 면에서의 폭은 상기 트렌치의 중간부의 폭보다 좁고,
    상기 트렌치의 바닥면에서의 폭은 상기 트렌치의 상기 중간부의 상기 폭보다 더 좁고,
    상기 에어갭의 상부의 폭은 상기 에어갭의 중간부의 폭보다 좁고,
    상기 그리드 패턴의 폭은 상기 소자 분리 패턴의 상기 중간부의 상기 폭보다 더 좁은 이미지 센서.
  2. 제1 항에 있어서,
    상기 소자 분리 패턴은:
    상기 트렌치의 내측벽 및 상기 기판의 상기 제1 면을 덮는 산화막; 및
    상기 산화막 상에 제공되고, 상기 기판의 상기 제1 면 상으로 연장된 절연막을 포함하고,
    상기 에어갭은 상기 절연막에 의해 둘러싸인 이미지 센서.
  3. 제1 항에 있어서,
    상기 소자 분리 패턴은 상기 기판의 상면 상에 제공되며, 상기 트렌치의 상부를 막는 절연막을 포함하고,
    상기 절연막은 상기 트렌치의 바닥면 및 측벽들 상에 제공되는 이미지 센서.
  4. 제3 항에 있어서,
    상기 기판의 제2 면 및 상기 소자 분리 패턴 사이에 제공된 얕은 소자 분리 패턴을 더 포함하고, 상기 기판의 상기 제2 면은 상기 기판의 상기 제1 면과 대향되고,
    상기 트렌치의 상기 바닥면 상의 상기 절연막의 상면은 상기 트렌치의 상기 상부를 막는 상기 절연막의 하면과 이격되는 이미지 센서.
  5. 제3 항에 있어서,
    상기 기판의 상기 상면 상의 상기 절연막의 두께는 상기 트렌치의 상기 바닥면 및 상기 측벽들 상에 제공된 상기 절연막의 두께와 동일한 이미지 센서.
  6. 복수의 픽셀 영역들을 포함하는 기판, 상기 기판은 서로 대향되는 제1 면 및 제2 면을 갖고;
    상기 기판 내에서 상기 픽셀 영역들에 각각 제공되는 광전 변환층들;
    상기 기판 내의 상기 픽셀 영역들 사이에 제공된 소자 분리 패턴;
    상기 소자 분리 패턴의 바닥면 및 상기 기판의 제2 면 사이에 제공된 얕은 소자 분리 패턴;
    상기 기판의 상기 제1 면 상에서, 상기 픽셀 영역들에 대응하며 제공된 컬러 필터들: 및
    상기 기판의 상기 제1 면 상에 제공되고, 상기 소자 분리 패턴과 수직적으로 중첩되는 그리드 패턴을 포함하되,
    상기 그리드 패턴은 상기 컬러 필터들 사이에 배치되고,
    상기 소자 분리 패턴 내에 보이드가 제공되고,
    상기 소자 분리 패턴의 상부의 상기 기판의 상기 제1 면에서의 폭은 상기 소자 분리 패턴의 중간부에서의 폭보다 더 좁고,
    상기 소자 분리 패턴의 상기 바닥면에서의 폭은 상기 소자 분리 패턴의 상기 중간부에서의 상기 폭보다 좁고,
    상기 그리드 패턴의 폭은 상기 기판 내의 상기 소자 분리 패턴의 상기 중간부에서의 상기 폭보다 더 좁은 이미지 센서.
  7. 제1 항에 있어서,
    상기 소자 분리 패턴의 측벽들은 상기 트렌치의 측벽들과 공면을 이루는 이미지 센서.
  8. 서로 대향하는 제1 면 및 제2 면을 갖고, 복수의 픽셀 영역들을 갖는 기판;
    상기 기판 내에서, 상기 픽셀 영역들에 각각 제공되는 광전 변환층들
    상기 기판 내에 및 상기 기판의 상기 제1 면 상에 제공되어, 상기 픽셀 영역들을 사이에 배치된 소자 분리 패턴;
    상기 소자 분리 패턴 및 상기 기판의 제2 면 사이에 제공된 얕은 소자 분리 패턴; 및
    상기 기판의 상기 제1 면 상에 제공되고, 상기 소자 분리 패턴과 수직적으로 중첩되는 그리드 패턴
    을 포함하되,
    상기 기판 내에서 상기 픽셀 영역들 사이에 트렌치가 제공되고,
    상기 소자 분리 패턴은:
    상기 트렌치의 내측벽 및 상기 기판의 상기 제1 면과 직접 접촉하는 산화막; 및
    상기 산화막 상에 제공되고, 상기 기판의 상기 제1 면 상으로 연장된 절연막을 포함하고,
    상기 트렌치 내에 상기 절연막에 의해 둘러싸인 보이드가 제공되고,
    상기 그리드 패턴은 상기 절연막 상에 배치되고,
    상기 소자 분리 패턴의 상부의 상기 기판의 상기 제1 면에서의 폭은 상기 소자 분리 패턴의 중간부의 폭보다 작고,
    상기 소자 분리 패턴의 바닥부의 폭은 상기 소자 분리 패턴의 상기 중간부의 폭보다 작은 이미지 센서.
  9. 삭제
  10. 삭제
  11. 제8 항에 있어서,
    상기 절연막은 상기 기판보다 낮고, 에어갭보다 높은 굴절률을 갖는 이미지 센서.
  12. 제8 항에 있어서,
    상기 소자 분리 패턴의 상기 바닥부에서, 상기 소자 분리 패턴의 폭은 그 바닥면까지 감소하는 이미지 센서.
  13. 제8 항에 있어서,
    상기 기판의 상기 제1 면 상에 제공되는 컬러 필터들;
    상기 기판의 상기 제2 면 상에서, 상기 픽셀 영역들에 각각 배치되는 트랜스퍼 게이트들; 및
    상기 기판의 상기 제2 면 상에서, 상기 트랜스퍼 게이트들을 덮는 배선층을 더 포함하는 이미지 센서.
  14. 서로 대향되는 제1 면 및 제2 면을 갖는 기판을 준비하는 것;
    상기 기판 내에 상기 기판을 노출시키는 트렌치를 형성하되, 상기 트렌치의 상부는 상기 트렌치의 중간부보다 좁은 폭을 갖는 것;
    상기 기판의 상기 제1 면 상에 상기 트렌치의 상기 상부를 막는 절연막을 형성하여, 에어갭을 갖는 소자 분리 패턴을 형성하는 것;
    상기 기판의 상기 제1 면 상에 컬러 필터들을 형성하는 것;
    상기 컬러 필러들 사이에 그리드 패턴을 형성하는 것; 및
    상기 컬러 필터들 및 상기 그리드 패턴 상에 마이크로렌즈층을 형성하는 것을 포함하되,
    상기 소자 분리 패턴은 상기 기판 내에서 픽셀 영역들을 정의하고,
    상기 에어갭의 상부는 상기 에어갭의 중간부보다 좁은 폭을 갖고
    상기 소자 분리 패턴의 상부의 상기 기판의 상기 제1 면에서의 폭은 상기 소자 분리 패턴의 중간부의 폭보다 더 좁고,
    상기 소자 분리 패턴의 바닥부의 폭은 상기 소자 분리 패턴의 상기 중간부의 폭보다 좁고,
    상기 그리드 패턴의 폭은 상기 소자 분리 패턴의 상기 중간부의 상기 폭보다 좁은 이미지 센서 제조방법.
  15. 제14 항에 있어서,
    상기 트렌치를 형성하는 것은:
    상기 기판의 상기 제1 면 상에 제1 폭의 개구부를 갖는 마스크 패턴을 형성하는 것; 및
    상기 마스크 패턴에 의해 노출된 상기 기판을 식각하는 것을 포함하되,
    상기 트렌치의 상기 상부는 상기 제1 폭과 동일하거나 넓은 폭을 가지는 이미지 센서 제조방법.
  16. 제15 항에 있어서,
    상기 기판을 식각하는 것은 불소를 함유하는 식각 가스를 사용하여, 상기 기판을 등방적으로 식각하는 것을 포함하는 이미지 센서 제조방법.
  17. 제15 항에 있어서,
    상기 트렌치는 상기 기판 내에서 상기 마스크 패턴의 아래로 연장되는 이미지 센서 제조방법.
  18. 제14 항에 있어서,
    상기 트렌치의 상기 상부에서, 상기 트렌치의 상기 폭은 상기 기판의 상기 제1 면에서부터 증가하는 이미지 센서 제조방법.
  19. 제14 항에 있어서,
    상기 절연막은 상기 기판의 상기 제1 면, 상기 트렌치의 바닥면, 및 상기 트렌치의 측벽들을 콘포말하게 덮는 이미지 센서 제조방법.
  20. 제14 항에 있어서,
    상기 소자 분리 패턴 및 상기 기판의 상기 제2 면 사이에 얕은 소자 분리 패턴을 형성하는 것을 더 포함하고,
    상기 기판 내에 광전 변환층들이 형성되며, 상기 광전 변환층들은 상기 픽셀 영역들에 각각 배치되는 이미지 센서 제조방법.
KR1020150006012A 2015-01-13 2015-01-13 이미지 센서 및 그 형성 방법 KR102384890B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020150006012A KR102384890B1 (ko) 2015-01-13 2015-01-13 이미지 센서 및 그 형성 방법
US14/994,230 US10032819B2 (en) 2015-01-13 2016-01-13 Image sensors and methods of forming the same
US16/026,265 US10418403B2 (en) 2015-01-13 2018-07-03 Image sensors and methods of forming the same
US16/570,142 US10797095B2 (en) 2015-01-13 2019-09-13 Image sensors and methods of forming the same
US17/014,269 US11211420B2 (en) 2015-01-13 2020-09-08 Image sensors and methods of forming the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150006012A KR102384890B1 (ko) 2015-01-13 2015-01-13 이미지 센서 및 그 형성 방법

Publications (2)

Publication Number Publication Date
KR20160087428A KR20160087428A (ko) 2016-07-22
KR102384890B1 true KR102384890B1 (ko) 2022-04-11

Family

ID=56368085

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150006012A KR102384890B1 (ko) 2015-01-13 2015-01-13 이미지 센서 및 그 형성 방법

Country Status (2)

Country Link
US (4) US10032819B2 (ko)
KR (1) KR102384890B1 (ko)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10261910A1 (de) * 2002-12-30 2004-07-15 Polymerics Gmbh Adsorbermaterial für Blut-, Blutplasma- und Albuminreinigungsverfahren
KR102384890B1 (ko) * 2015-01-13 2022-04-11 삼성전자주식회사 이미지 센서 및 그 형성 방법
US10014333B2 (en) * 2015-08-26 2018-07-03 Semiconductor Components Industries, Llc Back-side illuminated pixels with interconnect layers
JP6700811B2 (ja) * 2016-01-26 2020-05-27 キヤノン株式会社 半導体装置および半導体装置の製造方法
US10559618B2 (en) * 2017-01-18 2020-02-11 Semiconductor Components Industries, Llc Methods and apparatus for an image sensor
JP6920110B2 (ja) * 2017-06-13 2021-08-18 ルネサスエレクトロニクス株式会社 固体撮像素子およびその製造方法
US10211244B2 (en) * 2017-06-30 2019-02-19 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor device with reflective structure and method for forming the same
US10276616B2 (en) * 2017-08-31 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor device
KR102506837B1 (ko) * 2017-11-20 2023-03-06 삼성전자주식회사 이미지 센서 및 그 제조 방법
US11075242B2 (en) * 2017-11-27 2021-07-27 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices for image sensing
KR102531355B1 (ko) * 2018-03-20 2023-05-10 삼성전자주식회사 이미지 센서
CN112119501A (zh) * 2018-05-18 2020-12-22 索尼半导体解决方案公司 摄像元件和电子设备
TW202005067A (zh) * 2018-05-25 2020-01-16 原相科技股份有限公司 改善背照式全域快門效率的結構
US10658410B2 (en) * 2018-08-27 2020-05-19 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor having improved full well capacity and related method of formation
JP7175159B2 (ja) * 2018-11-05 2022-11-18 ソニーセミコンダクタソリューションズ株式会社 撮像素子および製造方法、並びに電子機器
KR102638487B1 (ko) * 2018-12-28 2024-02-21 에스케이하이닉스 주식회사 이미지 센싱 장치 및 그 제조 방법
US11315974B2 (en) * 2019-06-11 2022-04-26 SK Hynix Inc. Image sensing device and method for forming the same
KR20210024820A (ko) * 2019-08-26 2021-03-08 에스케이하이닉스 주식회사 이미지 센서
KR20210025938A (ko) * 2019-08-28 2021-03-10 에스케이하이닉스 주식회사 이미지 센싱 장치
KR20210026845A (ko) * 2019-09-02 2021-03-10 에스케이하이닉스 주식회사 이미지 센싱 장치
CN110518030A (zh) * 2019-09-24 2019-11-29 德淮半导体有限公司 半导体装置及其制造方法
KR20210055418A (ko) * 2019-11-07 2021-05-17 에스케이하이닉스 주식회사 이미지 센싱 장치
US11670661B2 (en) * 2019-12-20 2023-06-06 Samsung Electronics Co., Ltd. Image sensor and method of fabricating same
FR3112242A1 (fr) * 2020-07-03 2022-01-07 Stmicroelectronics (Crolles 2) Sas Isolation de photodiodes
US11652124B2 (en) * 2020-10-14 2023-05-16 Taiwan Semiconductor Manufacturing Company, Ltd. Isolation structure having an air gap to reduce pixel crosstalk
KR20220070950A (ko) 2020-11-23 2022-05-31 삼성전자주식회사 이미지 센서
CN113270434A (zh) * 2021-03-12 2021-08-17 华虹半导体(无锡)有限公司 Cis器件的隔离结构制作方法
CN113113435B (zh) * 2021-03-12 2023-05-02 华虹半导体(无锡)有限公司 Cis器件的隔离沟槽制作方法
KR20230097887A (ko) * 2021-12-24 2023-07-03 삼성전자주식회사 이미지 센서
CN117238842B (zh) * 2023-11-14 2024-03-08 合肥晶合集成电路股份有限公司 深沟槽的形成方法以及背照式图像传感器制造方法

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100760137B1 (ko) 2005-12-29 2007-09-18 매그나칩 반도체 유한회사 이미지센서 및 그의 제조 방법
KR20070118391A (ko) 2006-06-12 2007-12-17 삼성전자주식회사 크로스토크가 감소한 이미지 센서
US8207590B2 (en) * 2008-07-03 2012-06-26 Samsung Electronics Co., Ltd. Image sensor, substrate for the same, image sensing device including the image sensor, and associated methods
JP2010034141A (ja) * 2008-07-25 2010-02-12 Panasonic Corp 固体撮像装置とその製造方法
KR20100025107A (ko) 2008-08-27 2010-03-09 크로스텍 캐피탈, 엘엘씨 에어갭을 구비한 샐로우 트렌치 소자분리구조, 이를 이용한시모스 이미지 센서 및 그 제조방법
KR20100074497A (ko) * 2008-12-24 2010-07-02 주식회사 동부하이텍 씨모스 이미지 센서의 제조 방법
KR101550435B1 (ko) 2009-01-14 2015-09-04 삼성전자주식회사 후면 수광 이미지 센서 및 그 제조 방법
KR101550866B1 (ko) 2009-02-09 2015-09-08 삼성전자주식회사 광학적 크로스토크를 개선하기 위하여, 절연막의 트렌치 상부만을 갭필하여 에어 갭을 형성하는 이미지 센서의 제조방법
JP5682174B2 (ja) * 2010-08-09 2015-03-11 ソニー株式会社 固体撮像装置とその製造方法、並びに電子機器
US8610227B2 (en) 2010-10-13 2013-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Formation of embedded micro-lens
FR2969385A1 (fr) * 2010-12-21 2012-06-22 St Microelectronics Crolles 2 Capteur d'images a taux d'intermodulation réduit
JP2012156310A (ja) * 2011-01-26 2012-08-16 Sony Corp 固体撮像素子、固体撮像素子の製造方法、および電子機器
JP5606961B2 (ja) * 2011-02-25 2014-10-15 ルネサスエレクトロニクス株式会社 半導体装置
JP6299058B2 (ja) * 2011-03-02 2018-03-28 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法及び電子機器
US8779539B2 (en) 2011-09-21 2014-07-15 United Microelectronics Corporation Image sensor and method for fabricating the same
US8853811B2 (en) 2011-11-07 2014-10-07 Taiwan Semiconductor Manufacturing Company, Ltd. Image sensor trench isolation with conformal doping
US8941204B2 (en) * 2012-04-27 2015-01-27 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method for reducing cross talk in image sensors
KR101934864B1 (ko) * 2012-05-30 2019-03-18 삼성전자주식회사 관통 실리콘 비아 구조물 및 그 제조 방법, 이를 포함하는 이미지 센서 및 그 제조 방법
US9105546B2 (en) 2012-09-19 2015-08-11 Semiconductor Components Industries, Llc Imaging systems with backside illuminated near infrared imaging pixels
US10009552B2 (en) * 2012-09-20 2018-06-26 Semiconductor Components Industries, Llc Imaging systems with front side illuminated near infrared imaging pixels
KR101983309B1 (ko) * 2012-10-26 2019-05-29 삼성전자주식회사 메모리 소자 및 이의 제조방법
KR102083402B1 (ko) * 2013-02-25 2020-03-02 삼성전자주식회사 이미지 센서 및 이의 형성 방법
TW201933599A (zh) * 2013-03-25 2019-08-16 日商新力股份有限公司 固體攝像元件、攝像裝置及電子裝置
KR102117995B1 (ko) * 2013-06-07 2020-06-03 삼성전자주식회사 씨모스 이미지 센서
JP2015060855A (ja) * 2013-09-17 2015-03-30 ソニー株式会社 固体撮像装置およびその製造方法、並びに電子機器
JP2015076569A (ja) * 2013-10-11 2015-04-20 ソニー株式会社 撮像装置およびその製造方法ならびに電子機器
KR102209097B1 (ko) * 2014-02-27 2021-01-28 삼성전자주식회사 이미지 센서 및 이의 제조 방법
US9293490B2 (en) * 2014-03-14 2016-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Deep trench isolation with air-gap in backside illumination image sensor chips
FR3019379A1 (fr) * 2014-03-31 2015-10-02 St Microelectronics Crolles 2 Transistor a grille verticale et structure de pixel comprenant un tel transistor
CN105097851A (zh) * 2014-05-04 2015-11-25 中芯国际集成电路制造(上海)有限公司 一种cmos图像传感器及其制造方法和电子装置
US9553118B2 (en) * 2014-06-18 2017-01-24 Taiwan Semiconductor Manufacturing Company, Ltd. Formation of buried color filters in a back side illuminated image sensor using an etching-stop layer
KR102318197B1 (ko) * 2014-09-22 2021-10-26 삼성전자주식회사 씨모스 이미지 센서의 픽셀 및 이를 포함하는 이미지 센서
KR102384890B1 (ko) * 2015-01-13 2022-04-11 삼성전자주식회사 이미지 센서 및 그 형성 방법
JP2016187007A (ja) * 2015-03-27 2016-10-27 株式会社東芝 固体撮像装置および固体撮像装置の製造方法

Also Published As

Publication number Publication date
US11211420B2 (en) 2021-12-28
US20180331135A1 (en) 2018-11-15
US10032819B2 (en) 2018-07-24
US20200013809A1 (en) 2020-01-09
KR20160087428A (ko) 2016-07-22
US10418403B2 (en) 2019-09-17
US10797095B2 (en) 2020-10-06
US20160204143A1 (en) 2016-07-14
US20200403014A1 (en) 2020-12-24

Similar Documents

Publication Publication Date Title
KR102384890B1 (ko) 이미지 센서 및 그 형성 방법
KR102034482B1 (ko) 이미지 센서 및 이의 형성 방법
KR102367384B1 (ko) 이미지 센서 및 그 형성 방법
US11302733B2 (en) Image sensors
KR102083402B1 (ko) 이미지 센서 및 이의 형성 방법
US8716769B2 (en) Image sensors including color adjustment path
US9620538B2 (en) Image sensors including non-aligned grid patterns
KR100809323B1 (ko) 크로스토크가 감소하고 감도가 증가한 이미지 센서
US8637910B2 (en) Image sensor
US9553119B2 (en) Methods of forming an image sensor
KR101867337B1 (ko) 이미지 센서 및 그 제조 방법
KR101853333B1 (ko) 블랙 레벨 안정화를 위한 이미지 센서
US9620544B2 (en) Image sensor device
US9030587B2 (en) Solid-state image sensor with light-guiding portion
US8614113B2 (en) Image sensor and method of fabricating the same
US20100258893A1 (en) Solid-state imaging device manufacturing method, solid-state imaging device, and electronic apparatus
KR101997539B1 (ko) 이미지 센서 및 이의 형성 방법
KR102424772B1 (ko) 후면 조사형 이미지 센서 및 그 제조 방법
KR102109952B1 (ko) 이미지 센서 및 이의 형성 방법
US20230307482A1 (en) Cmos image sensor
US20220109014A1 (en) Image sensor with trench structures
US20230120066A1 (en) Image sensor
US20220216250A1 (en) Image sensor with pixel separation structure
KR20100045239A (ko) 굴절률이 다른 혼색 방지 절연막 구조를 갖는 이미지 센서및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant