KR101853333B1 - 블랙 레벨 안정화를 위한 이미지 센서 - Google Patents
블랙 레벨 안정화를 위한 이미지 센서 Download PDFInfo
- Publication number
- KR101853333B1 KR101853333B1 KR1020110107769A KR20110107769A KR101853333B1 KR 101853333 B1 KR101853333 B1 KR 101853333B1 KR 1020110107769 A KR1020110107769 A KR 1020110107769A KR 20110107769 A KR20110107769 A KR 20110107769A KR 101853333 B1 KR101853333 B1 KR 101853333B1
- Authority
- KR
- South Korea
- Prior art keywords
- pixels
- region
- active region
- optical black
- semiconductor substrate
- Prior art date
Links
- 230000003287 optical effect Effects 0.000 claims abstract description 98
- 238000009792 diffusion process Methods 0.000 claims abstract description 80
- 239000000969 carrier Substances 0.000 claims abstract description 73
- 239000004065 semiconductor Substances 0.000 claims abstract description 70
- 239000000758 substrate Substances 0.000 claims abstract description 68
- 238000012937 correction Methods 0.000 claims abstract description 21
- 239000012535 impurity Substances 0.000 claims description 25
- 238000000034 method Methods 0.000 claims description 21
- 229910052751 metal Inorganic materials 0.000 claims description 16
- 239000002184 metal Substances 0.000 claims description 16
- 238000006243 chemical reaction Methods 0.000 claims description 12
- 239000011248 coating agent Substances 0.000 claims description 5
- 238000000576 coating method Methods 0.000 claims description 5
- 230000000903 blocking effect Effects 0.000 description 20
- 230000008569 process Effects 0.000 description 17
- 239000010410 layer Substances 0.000 description 14
- 238000010586 diagram Methods 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 8
- 238000005036 potential barrier Methods 0.000 description 6
- 101100189009 Schizosaccharomyces pombe (strain 972 / ATCC 24843) obr1 gene Proteins 0.000 description 5
- 238000004891 communication Methods 0.000 description 5
- 230000002265 prevention Effects 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 238000007599 discharging Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000007667 floating Methods 0.000 description 3
- 230000014509 gene expression Effects 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000002800 charge carrier Substances 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 238000011049 filling Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 238000009623 Bosch process Methods 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000000708 deep reactive-ion etching Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/62—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1462—Coatings
- H01L27/14623—Optical shielding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1463—Pixel isolation structures
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
이미지 센서는 제1 픽셀들, 제2 픽셀들 및 딥 트렌치를 포함한다. 제1 픽셀들은 입사광에 상응하는 광전하를 측정하기 위하여 반도체 기판의 활성 영역에 형성되고, 제2 픽셀들은 블랙 레벨 보정을 위하여 반도체 기판의 옵티컬 블랙 영역에 형성된다. 딥 트렌치는 활성 영역으로부터의 누설광 및 확산 캐리어를 차단하기 위하여 활성 영역에 인접한 옵티컬 블랙 영역의 경계 영역에 수직으로 형성된다. 이러한 빛샘 방지 구조에 의해 안정화된 블랙 레벨을 제공할 수 있다.
Description
본 발명은 이미지 센서에 관한 것으로서, 더욱 상세하게는 블랙 레벨 안정화를 위한 이미지 센서에 관한 것이다.
이미지 센서는 광학 영상(photo image)을 전기적 신호로 변환시키는 장치로서 디지털 카메라, 게임 기기, 비전(vision) 시스템 등에 널리 사용되고 있다.
이미지 센서의 종류는 크게 전하 결합 소자(CCD; Charge-Coupled Device) 타입과 상보성 금속 산화막 반도체(CMOS; Complementary Metal Oxide Semiconductor) 타입으로 분류된다. CCD 타입은 CMOS 타입에 비해서 소비전력 측면에서는 불리하지만, 노이즈가 적고, 이미지 품질이 우수하다. CMOS 타입은 일반적인 반도체 제조 기술로 생산가능하기 때문에 증폭 및 신호처리와 같은 주변 시스템과의 통합이 용이하여 생산비용을 낮출 수 있고, 처리속도가 빠르면서 CCD 타입에 비해서 소비 전력이 훨씬 낮다는 이점이 있다.
일반적으로 이미지 센서는 입사광에 무관하게 온도 변화 등에 따른 블랙 레벨 또는 다크 레벨을 제공하기 위한 부가적인 픽셀들을 포함한다. 특히 입사광의 조도가 매우 높을 때, 상기 입사광의 일부가 반사, 굴절, 회절 등에 의하여 상기 부가적인 픽셀에 도달하거나 상기 입사광에 의하여 발생된 광전하가 확산되어 상기 부가적인 픽셀에 도달하여 상기 블랙 레벨을 왜곡시키는 문제가 있다.
상기와 같은 문제점을 해결하기 위한 본 발명의 일 목적은, 블랙 레벨을 안정화하기 위한 빛샘 방지 수직 구조 및/또는 빛샘 방지 수평 구조를 포함하는 이미지 센서를 제공하는 것이다.
상기 일 목적을 달성하기 위해, 본 발명의 일 실시예에 따른 이미지 센서는 제1 픽셀들, 제2 픽셀들 및 딥 트렌치를 포함한다.
상기 제1 픽셀들은 입사광에 상응하는 광전하를 측정하기 위하여 반도체 기판의 활성 영역에 형성되고, 상기 제2 픽셀들은 블랙 레벨 보정을 위하여 상기 반도체 기판의 옵티컬 블랙 영역에 형성된다. 상기 딥 트렌치는 상기 활성 영역으로부터의 누설광 및 확산 캐리어를 차단하기 위하여 상기 활성 영역에 인접한 상기 옵티컬 블랙 영역의 경계 영역에 수직으로 형성된다.
상기 딥 트렌치는 상기 제1 픽셀들 및 상기 제2 픽셀들의 광전 변환부보다 깊게 형성될 수 있다. 상기 딥 트렌치의 내부는 상기 반도체 기판보다 큰 굴절률을 갖는 유전체로 충진될 수 있다.
일 실시예에서, 상기 딥 트렌치는 측벽에 형성된 금속 코팅막을 포함할 수 있다.
상기 옵티컬 블랙 영역은 상기 활성 영역의 양측에 각각 형성된 제1 옵티컬 블랙 영역 및 제2 옵티컬 블랙 영역을 포함하고, 상기 딥 트렌치는 상기 활성 영역에 인접한 상기 제1 옵티컬 블랙 영역의 경계 영역에 수직으로 형성된 제1 딥 트렌치 및 상기 활성 영역에 인접한 상기 제2 옵티컬 블랙 영역의 경계 영역에 수직으로 형성된 제2 딥 트렌치를 포함할 수 있다.
상기 옵티컬 블랙 영역은 상기 활성 영역을 둘러싸고, 상기 딥 트렌치는 상기 활성 영역을 둘러싸도록 환형으로 형성될 수 있다.
일 실시예에서, 상기 이미지 센서는 상기 활성 영역으로부터의 확산 캐리어들을 차단하기 위하여 상기 옵티컬 블랙 영역의 하부에 수평으로 형성된 매립 웰을 더 포함할 수 있다.
상기 반도체 기판은 p형 불순물로 도핑되고, 상기 매립 웰은 상기 반도체 기판보다 높은 농도의 p형 불순물로 도핑될 수 있다.
다른 실시예에서, 상기 이미지 센서는 상기 활성 영역으로부터의 확산 캐리어들을 포획하기 위하여 상기 옵티컬 블랙 영역의 하부에 n형 불순물로 도핑되어 수평으로 형성된 매립 웰, 및 상기 매립 웰에 양의 드레인 전압을 인가하기 위하여 상기 반도체 기판의 상부 표면으로부터 상기 매립 웰까지 연장되어 형성된 수직 컨택을 더 포함할 수 있다.
상기 수직 컨택은 상기 경계 영역의 반대쪽에 해당하는 상기 옵티컬 블랙 영역의 말단에 형성될 수 있다.
또 다른 실시예에서, 상기 이미지 센서는 상기 활성 영역으로부터의 확산 캐리어들을 포획하기 위하여 상기 옵티컬 블랙 영역의 하부에 n형 불순물로 도핑되어 수평으로 형성된 제1 매립 웰, 상기 활성 영역으로부터의 확산 캐리어들을 차단하기 위하여 상기 옵티컬 블랙 영역의 하부에 p형 불순물로 도핑되어 수평으로 형성된 제2 매립 웰, 및 상기 제1 매립 웰에 양의 드레인 전압을 인가하기 위하여 상기 반도체 기판의 상부 표면으로부터 상기 제1 매립 웰까지 연장되어 형성된 수직 컨택을 더 포함할 수 있다.
상기 제1 매립 웰의 상부에 상기 제2 매립 웰이 형성될 수도 있고, 상기 제1 매립 웰의 하부에 상기 제2 매립 웰이 형성될 수도 있다.
상기 일 목적을 달성하기 위해, 본 발명의 일 실시예에 따른 이미지 센서는 제1 픽셀들, 제2 픽셀들, 제1 매립 웰 및 수직 컨택을 포함할 수 있다.
상기 제1 픽셀들은 입사광에 상응하는 광전하를 측정하기 위하여 반도체 기판의 활성 영역에 형성되고, 상기 제2 픽셀들은 블랙 레벨 보정을 위하여 상기 반도체 기판의 옵티컬 블랙 영역에 형성된다. 상기 제1 매립 웰은 상기 활성 영역으로부터의 확산 캐리어들을 포획하기 위하여 상기 옵티컬 블랙 영역의 하부에 n형 불순물로 도핑되어 수평으로 형성된다. 상기 수직 컨택은 상기 제1 매립 웰에 양의 드레인 전압을 인가하기 위하여 상기 반도체 기판의 상부 표면으로부터 상기 제1 매립 웰까지 연장되어 형성된다.
상기 수직 컨택은 상기 활성 영역에 인접한 경계 영역의 반대쪽에 해당하는 상기 옵티컬 블랙 영역의 말단에 형성될 수 있다.
상기 옵티컬 블랙 영역은 상기 활성 영역을 둘러싸고, 상기 수직 컨택은 상기 옵티컬 블랙 영역을 둘러싸도록 환형으로 형성될 수 있다.
상기 이미지 센서는 상기 활성 영역으로부터의 확산 캐리어들을 차단하기 위하여 상기 옵티컬 블랙 영역의 하부에 p형 불순물로 도핑되어 수평으로 형성된 제2 매립 웰을 더 포함할 수 있다.
상기와 같은 본 발명의 실시예들에 따른 이미지 센서는 활성 영역으로부터의 누설광 및 확산 캐리어가 블랙 레벨 보정을 위한 픽셀들에 도달하는 것을 차단하여 안정화된 블랙 레벨을 제공하고 재생 영상의 품질을 향상할 수 있다.
도 1은 본 발명의 실시예들에 따른 이미지 센서의 레이아웃을 나타내는 도면이다.
도 2는 본 발명의 실시예들에 따른 이미지 센서의 동작을 설명하기 위한 도면이다.
도 3은 도 2의 픽셀의 일 예를 나타내는 회로도이다.
도 4 내지 12는 본 발명의 실시예들에 따른 이미지 센서의 단면도들이다.
도 13a 내지 13d는 본 발명의 실시예들에 따른 이미지 센서의 깊이에 따른 전위를 나타내는 도면들이다.
도 14a 내지 14e는 본 발명의 실시예들에 따른 제조 공정을 나타내는 도면들이다.
도 15a 내지 15c 본 발명의 실시예들에 따른 이미지 센서의 레이아웃을 나타내는 도면들이다.
도 16은 본 발명의 실시예들에 따른 이미지 센서를 컴퓨팅 시스템에 응용한 예를 나타내는 블록도이다.
도 17은 도 16의 컴퓨팅 시스템에서 사용되는 인터페이스의 일 예를 나타내는 블록도이다.
도 2는 본 발명의 실시예들에 따른 이미지 센서의 동작을 설명하기 위한 도면이다.
도 3은 도 2의 픽셀의 일 예를 나타내는 회로도이다.
도 4 내지 12는 본 발명의 실시예들에 따른 이미지 센서의 단면도들이다.
도 13a 내지 13d는 본 발명의 실시예들에 따른 이미지 센서의 깊이에 따른 전위를 나타내는 도면들이다.
도 14a 내지 14e는 본 발명의 실시예들에 따른 제조 공정을 나타내는 도면들이다.
도 15a 내지 15c 본 발명의 실시예들에 따른 이미지 센서의 레이아웃을 나타내는 도면들이다.
도 16은 본 발명의 실시예들에 따른 이미지 센서를 컴퓨팅 시스템에 응용한 예를 나타내는 블록도이다.
도 17은 도 16의 컴퓨팅 시스템에서 사용되는 인터페이스의 일 예를 나타내는 블록도이다.
본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 아니 된다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제 1, 제 2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로 사용될 수 있다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제 1 구성요소는 제 2 구성요소로 명명될 수 있고, 유사하게 제 2 구성요소도 제 1 구성요소로 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미이다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미인 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1은 본 발명의 실시예들에 따른 이미지 센서의 레이아웃을 나타내는 도면이다.
도 1을 참조하면, 이미지 센서(10)는 활성 영역(ACTR) 및 옵티컬 블랙 영역(OBR)을 포함한다. 옵티컬 블랙 영역(OBR)은 활성 영역(ACTR)에 인접한 경계 영역 (BNDR)을 포함한다. 후술하는 바와 같이 이미지 센서(10)는 반도체 기판을 이용하여 집적될 수 있다.
반도체 기판의 활성 영역(ACTR)에는 입사광에 상응하는 광전하를 측정하기 위한 제 1 픽셀들, 즉 액티브 픽셀(active pixel)들이 형성되고, 반도체 기판의 옵티컬 블랙 영역(OBR)에는 블랙 레벨(black level) 또는 다크 레벨(dark level)의 보정을 위한 제 2 픽셀들, 즉 ADLC(auto dark level compensation) 픽셀들이 형성된다.
활성 영역(ACTR)과 인접한 옵티컬 블랙 영역(OBR)의 경계 영역(BNDR)에는 활성 영역(ACTR)으로부터의 누설광 및 확산 캐리어를 차단하기 위하여 빛샘 방지 수직 구조가 형성될 수 있다. 일 실시예에서, 상기 빛샘 방지 수직 구조는 도 4 내지 9를 참조하여 후술하는 딥 트렌치(deep trench)를 포함할 수 있다. 다른 실시예에서, 상기 빛샘 방지 수직 구조는 도 10 내지 12를 참조하여 후술하는 더미 픽셀의 광전 변환부에 드레인 전압을 인가하는 구조일 수 있다.
옵티컬 블랙 영역(OBR)에는 빛샘 방지 수평 구조가 형성될 수 있다. 일반적으로 옵티컬 블랙 영역(OBR)의 상부에는 입사광을 직접적으로 차단하기 위한 차광막이 형성될 수 있다. 일 실시예에서, 옵티컬 블랙 영역(OBR)의 반도체 기판의 하부에는, 도 6 내지 12를 참조하여 후술하는 바와 같이, 활성 영역(ACTR)으로부터의 확산 캐리어를 차단 또는 배출하기 위한 적어도 하나의 매립 웰이 형성될 수 있다.
이와 같은 빛샘 방지 수직 구조 및/또는 빛샘 방지 수평 구조를 형성함으로써, 활성 영역(ACTR)으로부터의 누설광 및 확산 캐리어가 블랙 레벨을 제공하는 상기 제 2 픽셀들에 도달하는 것을 감소시킬 수 있다.
먼저 도 2 및 3을 참조하여 본 발명의 실시예들에 따른 이미지 센서의 기본 동작을 설명하고, 빛샘 방지 구조를 포함하는 이미지 센서(10)의 다양한 실시예들을 도 4 내지 도 12를 참조하여 설명한다.
도 2는 본 발명의 실시예들에 따른 이미지 센서의 동작을 설명하기 위한 도면이다.
도 2에는 활성 영역(ACTR)의 반도체 기판에 형성된 입사광을 측정하기 위한 제1 픽셀들(102) 및 활성 영역(ACTR)과 인접한 경계 영역(BNDR)을 제외한 옵티컬 블랙 영역(OBR)의 반도체 기판에 형성된 블랙 레벨 보정을 위한 제2 픽셀들(104)이 도시되어 있다. 반도체 기판 상부에는 행 방향으로 신장된 행 방향 배선들(214) 및 열 방향으로 신장된 열 방향 배선들(212)이 배치된다. 행 방향 배선들(214)은 활성 영역(ACTR)의 제1 픽셀들(211)과 옵티컬 블랙 영역(OBR)의 제2 픽셀들에 공통으로 접속되도록 경계 영역(BNDR)을 가로질러 행 방향으로 신장될 수 있다. 제1 픽셀들(102)이 제공하는 전기적 영상 신호(Vout)와 제2 픽셀들(104)이 제공하는 블랙 레벨 보정을 위한 기준 신호(Vref)는 열 방향 배선들(212)을 통하여 내부 로직 회로(미도시)에 전달된다. 하나의 행에 상응하는 제2 픽셀들(104)은 복수 개일 수 있으며, 이 경우 복수의 기준 신호들(Vref)의 평균값이 행 단위로 제공되어 영상 신호(Vout)로부터 차감될 수 있다.
도 3은 도 2의 픽셀의 일 예를 나타내는 회로도이다.
도 3을 참조하면, 이미지 센서의 픽셀 또는 단위 화소는 포토다이오드(PD)와 같은 광전 변환부, 전송 트랜지스터(M11), 리셋 트랜지스터(M12), 소스 폴로워 트랜지스터(M13) 및 선택 트랜지스터(M14)를 포함할 수 있다. 도 3에는 설명의 편의상 4-트랜지스터 구조를 도시하고 있으나, 이미지 센서의 픽셀은 3-트랜지스터 구조, 5-트랜지스터 구조 또는 복수의 픽셀들이 일부 트랜지스터를 공유하는 구조 등도 가능하다.
이하, 도 2 및 3을 참조하여 이미지 센서의 동작을 설명한다.
리셋 트랜지스터(M12)의 게이트 전압(RG)이 상승하여 리셋 트랜지스터(M12)가 턴온(turn-on)되면 센싱 노드인 플로팅 확산 노드(FD)의 전위가 전원 전압(VDD)으로 리셋된다.
광집적기 동안에 외부에서 수광된 빛이 포토다이오드(PD)에 입사되면 이에 비례하여 전자-전공쌍(EHP; Electron Hole Pair)이 생성된다.
광집적기가 끝난 다음에, 전송 트랜지스터(M11)의 게이트 전압(TG)이 상승하면 포토다이오드(PD) 영역에 축척된 전하는 플로팅 확산 노드(FD)로 전달되며 전달된 신호 전하량에 비례하여 플로팅 확산 노드(FD)의 전위가 하강하면 소스 폴로워 트랜지스터(M13)의 소스 전위가 변화된다.
이후 선택 트랜지스터(M14)의 게이트(SEL) 전압이 상승하여 선택 트랜지스터(M14)가 턴온되면 소스 폴로워 트랜지스터(M13)의 소스 전위가 출력된다. 제1 픽셀들(102)은 입사광을 광전 변환하여 영상 신호(Vout)를 출력하고, 입사광이 차단된 제2 픽셀들(104)은 블랙 레벨 보정을 위한 기준 신호(Vref)를 출력한다. 제1 픽셀들(102)과 제2 픽셀들(104)은 동일한 구조를 가질 수 있으며 동일한 특성을 갖도록 동일한 공정에 의해 형성될 수 있다.
픽셀들(102, 104)의 출력은 열 방향 배선들(212)을 통하여 전송되고, 트랜지스터들(M11, M12, M14)의 게이트 신호들(TG, RG, SEL)은 행 방향 배선들(214)을 통하여 전송될 수 있다.
도 4 내지 12는 본 발명의 실시예들에 따른 이미지 센서의 단면도들이다. 도 4 내지 12의 실시예들에서 중복되는 설명은 생략될 수 있다.
도 4를 참조하면, 이미지 센서(10a)는 제1 픽셀들(102), 제2 픽셀들(104) 및 딥 트렌치(150)를 포함한다.
입사광(incident light)에 상응하는 광전하를 측정하기 위한 제1 픽셀들(102), 즉 활성 픽셀(active pixel)들은 반도체 기판(100)의 활성 영역(ACTR)에 형성되고, 블랙 레벨 보정을 위한 제2 픽셀들(104), 즉 ADLC 픽셀(auto dark level compensation pixel)들은 반도체 기판(100)의 옵티컬 블랙 영역(OBR)에 형성된다. 제1 픽셀들(102) 및 제2 픽셀들(104)은 동일한 구조를 가질 수 있고, 동일한 동작 특성을 갖도록 동일한 공정에 의해 형성될 수 있다. 각각의 픽셀(102, 104)은 각각의 단위 영역(UC)마다 형성될 수 있고, 단위 영역(UC)은 포토다이오드(PD)와 같은 광전 변환부(110)가 형성되는 제1 단위 영역(UC1) 및 도 3을 참조하여 설명한 플로팅 확산 노드(FD), 전송 트랜지스터(M11) 등이 형성되는 제2 단위 영역(UC2)을 포함할 수 있다. 단위 영역(UC)들의 경계 및 제1 단위 영역(UC1)과 제2 단위 영역(UC2)의 경계에는 STI(shallow trench isolation) 공정 등을 이용하여 쉘로우 트렌치(shallow trench)(130)들이 형성될 수 있다.
활성 영역(ACTR)으로부터의 누설광(leakage light) 및 확산 캐리어(diffusion carrier)를 차단하기 위한 딥 트렌치(deep trench)(150)는 활성 영역(ACTR)에 인접한 옵티컬 블랙 영역(OBR)의 경계 영역(BNDR)에 수직으로 형성된다. 딥 트렌치(150)는 누설광 및 확산 캐리어의 충분한 차단을 위하여 제1 픽셀들(102) 및 제2 픽셀들(104)의 광전 변환부(110)보다 깊게 형성될 수 있다. 도 14a 내지 14e를 참조하여 후술하는 바와 같이, 딥 트렌치(150)의 제조 공정의 일부와 쉘로우 트렌치(130)들의 제조 공정의 일부와 함께 수행될 수 있고, 과도한 추가 공정 없이 종래의 제조 공정을 일부 수정하여 딥 트렌치(150)가 효율적으로 형성될 수 있다.
딥 트렌치(150)의 내부는 반도체 기판(100)보다 큰 굴절률을 갖는 유전체로 충진될 수 있다. 이 경우, 활성 영역(ACTR)으로부터의 누설광은 딥 트렌치(150)의 표면에서 전반사되어 누설광이 제2 픽셀들(104)에 도달하는 것을 차단할 수 있다. 또한 강한 입사광에 의해 발생된 전하 캐리어들이 확산에 의해 제2 픽셀들(104)에 도달하는 것을 차단할 수 있다.
반도체 기판(100)의 상부 영역(200)에는 복수의 금속층들(M1, M2, M3), 컬러 필터(250), 마이크로 렌즈(270) 등이 형성될 수 있다. 상부의 금속층(M3)에는 경계 영역(BNDR)을 포함하는 옵티컬 블랙 영역(OBR)의 전체에 대하여 차광막(230)이 형성될 수 있다. 하부의 금속층들(M1, M2)에는 신호 및 전압의 전송을 위한 배선들이 패턴화되어 형성될 수 있다.
이와 같이, 도 4의 이미지 센서(10a)는 딥 트렌치(150)와 같은 빛샘 방지 수직 구조에 의하여 안정화된 블랙 레벨을 제공할 수 있다.
도 5를 참조하면, 이미지 센서(10b)는 제1 픽셀들(102), 제2 픽셀들(104) 및 딥 트렌치(150)를 포함한다.
입사광에 상응하는 광전하를 측정하기 위한 제1 픽셀들(102)은 반도체 기판(100)의 활성 영역(ACTR)에 형성되고, 블랙 레벨 보정을 위한 제2 픽셀들(104)은 반도체 기판(100)의 옵티컬 블랙 영역(OBR)에 형성된다. 활성 영역(ACTR)으로부터의 누설광 및 확산 캐리어를 차단하기 위한 딥 트렌치(150)는 활성 영역(ACTR)에 인접한 옵티컬 블랙 영역(OBR)의 경계 영역(BNDR)에 수직으로 형성된다.
도 4의 실시예와 비교하여, 도 5의 딥 트렌치(150)는 측벽에 형성된 금속 코팅막(151)을 포함한다. 이 경우 전반사의 임계각은 도 4의 경우보다 더욱 작아지기 때문에 활성 영역(ACTR)으로부터의 누설광이 제2 픽셀들(102)에 도달하는 것을 더욱 차단할 수 있다. 또한 확산 캐리어들이 금속 코팅막(151)에 포획됨으로써 확산 캐리어들이 제2 픽셀들(104)에 도달하는 것을 더욱 차단할 수 있다.
도 6을 참조하면, 이미지 센서(10c)는 제1 픽셀들(102), 제2 픽셀들(104), 딥 트렌치(160) 및 매립 웰(BPW)(170)을 포함한다.
입사광에 상응하는 광전하를 측정하기 위한 제1 픽셀들(102)은 반도체 기판(100)의 활성 영역(ACTR)에 형성되고, 블랙 레벨 보정을 위한 제2 픽셀들(104)은 반도체 기판(100)의 옵티컬 블랙 영역(OBR)에 형성된다. 활성 영역(ACTR)으로부터의 누설광 및 확산 캐리어를 차단하기 위한 딥 트렌치(160)는 활성 영역(ACTR)에 인접한 옵티컬 블랙 영역(OBR)의 경계 영역(BNDR)에 수직으로 형성된다.
도 4의 실시예와 비교하여, 도 6의 이미지 센서(10c)는 매립 웰(170)을 더 포함한다. 매립 웰(170)은 활성 영역(ACTR)으로부터의 확산 캐리어들을 차단하기 위하여 옵티컬 블랙 영역(OBR)의 하부에 수평으로 형성된다. 예를 들어, 반도체 기판(100)은 p형 불순물로 도핑되고, 매립 웰(170)은 반도체 기판(100)보다 높은 농도의 p형 불순물로 도핑될 수 있다. 이 경우, 옵티컬 블랙 영역(OBR)의 하부로부터 유입될 수 있는 확산 캐리어들을 차단하여 더욱 안정화된 블랙 레벨을 제공할 수 있다.
딥 트렌치(160)는 매립 웰(170)과 접촉하는 깊이까지 또는 매립 웰(170)을 관통하는 깊이까지 형성될 수 있다. 도 6의 실시예에 따른 딥 트렌치(160)는 도 4의 실시예에 따른 딥 트렌치(15)보다 작은 깊이로 형성될 수 있으며, 이 경우 딥 트렌치(160)의 형성 공정이 용이해질 수 있다.
이와 같이, 도 6의 이미지 센서(10c)는 딥 트렌치(160)와 같은 빛샘 방지 수직 구조와 매립 웰(170)과 같은 빛샘 방지 수평 구조의 조합에 의하여 더욱 안정화된 블랙 레벨을 제공할 수 있다.
도 7을 참조하면, 이미지 센서(10d)는 제1 픽셀들(102), 제2 픽셀들(104), 딥 트렌치(160), 매립 웰(BNW)(180) 및 수직 컨택(190)을 포함한다.
입사광에 상응하는 광전하를 측정하기 위한 제1 픽셀들(102)은 반도체 기판(100)의 활성 영역(ACTR)에 형성되고, 블랙 레벨 보정을 위한 제2 픽셀들(104)은 반도체 기판(100)의 옵티컬 블랙 영역(OBR)에 형성된다. 활성 영역(ACTR)으로부터의 누설광 및 확산 캐리어를 차단하기 위한 딥 트렌치(160)는 활성 영역(ACTR)에 인접한 옵티컬 블랙 영역(OBR)의 경계 영역(BNDR)에 수직으로 형성된다.
도 4의 실시예와 비교하여, 도 7의 이미지 센서(10d)는 매립 웰(180) 및 수직 컨택(190)을 더 포함한다. 매립 웰(180)은 활성 영역(ACTR)으로부터의 확산 캐리어들을 포획하기 위하여 옵티컬 블랙 영역(OBR)의 하부에 n형 불순물로 도핑되어 수평으로 형성된다. 수직 컨택(190)은 매립 웰(180)에 양의 드레인 전압을 인가하기 위하여 반도체 기판(100)의 상부 표면으로부터 매립 웰(180)까지 연장되어 형성된다. 수직 컨택(190)은 금속층들(M1, M2, M3)에 형성된 양의 드레인 전압을 제공하는 배선과 전기적으로 연결되어 매립 웰(180)에 포획된 확산 캐리어, 즉 전자를 외부로 배출한다. 이 경우, 옵티컬 블랙 영역(OBR)의 하부로부터 유입될 수 있는 확산 캐리어들을 포획하여 배출함으로써 더욱 안정화된 블랙 레벨을 제공할 수 있다.
이와 같이, 도 7의 이미지 센서(10d)는 딥 트렌치(160)와 같은 빛샘 방지 수직 구조와 매립 웰(180)과 같은 빛샘 방지 수평 구조의 조합에 의하여 더욱 안정화된 블랙 레벨을 제공할 수 있다.
도 8을 참조하면, 이미지 센서(10e)는 제1 픽셀들(102), 제2 픽셀들(104), 딥 트렌치(160), 제1 매립 웰(BNW)(180), 제2 매립 웰(BPW)(170) 및 수직 컨택(190)을 포함한다.
입사광에 상응하는 광전하를 측정하기 위한 제1 픽셀들(102)은 반도체 기판(100)의 활성 영역(ACTR)에 형성되고, 블랙 레벨 보정을 위한 제2 픽셀들(104)은 반도체 기판(100)의 옵티컬 블랙 영역(OBR)에 형성된다. 활성 영역(ACTR)으로부터의 누설광 및 확산 캐리어를 차단하기 위한 딥 트렌치(160)는 활성 영역(ACTR)에 인접한 옵티컬 블랙 영역(OBR)의 경계 영역(BNDR)에 수직으로 형성된다.
도 4의 실시예와 비교하여, 도 8의 이미지 센서(10e)는 제1 매립 웰(180), 제2 매립 웰(170) 및 수직 컨택(190)을 더 포함한다. 제1 매립 웰(180)은 활성 영역(ACTR)으로부터의 확산 캐리어들을 포획하기 위하여 옵티컬 블랙 영역(OBR)의 하부에 n형 불순물로 도핑되어 수평으로 형성된다. 제2 매립 웰(170)은 활성 영역(ACTR)으로부터의 확산 캐리어들을 차단하기 위하여 옵티컬 블랙 영역(OBR)의 하부에 p형 불순물로 도핑되어 수평으로 형성된다.
도 8에 도시된 바와 같이, 제1 매립 웰(180)의 상부에 제2 매립 웰(170)이 형성될 수 있다. 수직 컨택(190)은 제1 매립 웰(180)에 양의 드레인 전압을 인가하기 위하여 반도체 기판(100)의 상부 표면으로부터 제1 매립 웰(180)까지 연장되어 형성된다. 수직 컨택(190)은 금속층들(M1, M2, M3)에 형성된 양의 드레인 전압을 제공하는 배선과 전기적으로 연결되어 제1 매립 웰(180)에 포획된 확산 캐리어를 외부로 배출한다. 또한 제2 매립 웰(170)은 제1 매립 웰(180)에 포획된 확산 캐리어가 제1 매립 웰(180)로부터 이탈하여 제2 픽셀들(104)에 도달하는 것을 차단한다. 두 개의 매립 웰들(170, 180)을 이용하여 확산 캐리어의 포획 및 차단을 수행함으로써 확산 캐리어가 제2 픽셀들(104)에 도달하는 것을 더욱 차단할 수 있다.
이와 같이, 도 8의 이미지 센서(10e)는 딥 트렌치(160)와 같은 빛샘 방지 수직 구조와 복수의 매립 웰들(170, 180)과 같은 빛샘 방지 수평 구조의 조합에 의하여 더욱 안정화된 블랙 레벨을 제공할 수 있다.
도 9를 참조하면, 이미지 센서(10f)는 제1 픽셀들(102), 제2 픽셀들(104), 딥 트렌치(160), 제1 매립 웰(BNW)(180), 제2 매립 웰(BPW)(170) 및 수직 컨택(190)을 포함한다.
입사광에 상응하는 광전하를 측정하기 위한 제1 픽셀들(102)은 반도체 기판(100)의 활성 영역(ACTR)에 형성되고, 블랙 레벨 보정을 위한 제2 픽셀들(104)은 반도체 기판(100)의 옵티컬 블랙 영역(OBR)에 형성된다. 활성 영역(ACTR)으로부터의 누설광 및 확산 캐리어를 차단하기 위한 딥 트렌치(160)는 활성 영역(ACTR)에 인접한 옵티컬 블랙 영역(OBR)의 경계 영역(BNDR)에 수직으로 형성된다.
도 4의 실시예와 비교하여, 도 9의 이미지 센서(10f)는 제1 매립 웰(180), 제2 매립 웰(170) 및 수직 컨택(190)을 더 포함한다. 제1 매립 웰(180)은 활성 영역(ACTR)으로부터의 확산 캐리어들을 포획하기 위하여 옵티컬 블랙 영역(OBR)의 하부에 n형 불순물로 도핑되어 수평으로 형성된다. 제2 매립 웰(170)은 활성 영역(ACTR)으로부터의 확산 캐리어들을 차단하기 위하여 옵티컬 블랙 영역(OBR)의 하부에 p형 불순물로 도핑되어 수평으로 형성된다.
도 8의 실시예와는 다르게, 제1 매립 웰(180)의 하부에 제2 매립 웰(170)이 형성될 수 있다. 수직 컨택(190)은 제1 매립 웰(180)에 양의 드레인 전압을 인가하기 위하여 반도체 기판(100)의 상부 표면으로부터 제1 매립 웰(180)까지 연장되어 형성된다. 큰 에너지를 가지는 확산 캐리어는 제2 매립 웰(170)을 투과할 수 있다. 제1 매립 웰(180)은 제2 매립 웰(170)을 투과한 확산 캐리어를 포획하여 제2 픽셀들(104)에 도달하는 것을 더욱 차단한다. 수직 컨택(190)은 금속층들(M1, M2, M3)에 형성된 양의 드레인 전압을 제공하는 배선과 전기적으로 연결되어 제1 매립 웰(180)에 포획된 확산 캐리어를 외부로 배출한다. 두 개의 매립 웰(170, 180)을 이용하여 확산 캐리어의 포획 및 차단을 수행함으로써 확산 캐리어가 제2 픽셀들(104)에 도달하는 것을 더욱 차단할 수 있다.
이와 같이, 도 9의 이미지 센서(10f)는 딥 트렌치(160)와 같은 빛샘 방지 수직 구조와 복수의 매립 웰들(170, 180)과 같은 빛샘 방지 수직 구조의 조합에 의하여 더욱 안정화된 블랙 레벨을 제공할 수 있다.
도 10을 참조하면, 이미지 센서(10g)는 제1 픽셀들(102), 제2 픽셀들(104), 매립 웰(BNW)(180) 및 수직 컨택(190)을 포함한다.
입사광에 상응하는 광전하를 측정하기 위한 제1 픽셀들(102)은 반도체 기판(100)의 활성 영역(ACTR)에 형성되고, 블랙 레벨 보정을 위한 제2 픽셀들(104)은 반도체 기판(100)의 옵티컬 블랙 영역(OBR)에 형성된다. 활성 영역(ACTR)으로부터의 누설광 및 확산 캐리어를 차단하기 위한 딥 트렌치(160)는 활성 영역(ACTR)에 인접한 옵티컬 블랙 영역(OBR)의 경계 영역(BNDR)에 수직으로 형성된다.
도 7의 실시예와 비교하여, 도 10의 이미지 센서(10g)는 딥 트렌치가 생략되고 경계 영역(BNDR)에 형성된 더미 픽셀들(106)의 광전 변환부(110)에 양의 드레인 전압(VDD)을 인가하여 빛샘 방지 수직 구조를 형성할 수 있다. 예를 들어, 양의 드레인 전압(VDD)은 이미지 센서(10g)의 전원 전압일 수 있다. 도 10g에 도시하지는 않았으나 더미 픽셀들(106)의 광전 변환부(110)는 비아(Via)와 같은 층간 컨택을 이용하여 금속층(M1, M2)에 형성된 전원 전압을 제공하기 위한 배선에 전기적으로 연결될 수 있다. 이와 같이 더미 픽셀을 이용하여 빛샘 방지 수직 구조를 구현하고 딥 트렌치의 형성 공정을 생략할 수 있다.
매립 웰(180)은 활성 영역(ACTR)으로부터의 확산 캐리어들을 포획하기 위하여 옵티컬 블랙 영역(OBR)의 하부에 n형 불순물로 도핑되어 수평으로 형성된다. 수직 컨택(190)은 매립 웰(180)에 양의 드레인 전압을 인가하기 위하여 반도체 기판(100)의 상부 표면으로부터 매립 웰(180)까지 연장되어 형성된다. 수직 컨택(190)은 금속층들(M1, M2, M3)에 형성된 양의 드레인 전압을 제공하는 배선과 전기적으로 연결되어 매립 웰(180)에 포획된 확산 캐리어, 즉 전자를 외부로 배출한다. 이 경우, 옵티컬 블랙 영역(OBR)의 하부로부터 유입될 수 있는 확산 캐리어들을 포획하여 배출함으로써 더욱 안정화된 블랙 레벨을 제공할 수 있다.
이와 같이, 도 10의 이미지 센서(10g)는 더미 픽셀들(106)을 이용한 빛샘 방지 수직 구조와 매립 웰(180)과 같은 빛샘 방지 수평 구조의 조합에 의하여 더욱 안정화된 블랙 레벨을 제공할 수 있다.
도 11을 참조하면, 이미지 센서(10h)는 제1 픽셀들(102), 제2 픽셀들(104), 제1 매립 웰(BNW)(180), 제2 매립 웰(BPW)(170) 및 수직 컨택(190)을 포함한다.
입사광에 상응하는 광전하를 측정하기 위한 제1 픽셀들(102)은 반도체 기판(100)의 활성 영역(ACTR)에 형성되고, 블랙 레벨 보정을 위한 제2 픽셀들(104)은 반도체 기판(100)의 옵티컬 블랙 영역(OBR)에 형성된다. 활성 영역(ACTR)으로부터의 누설광 및 확산 캐리어를 차단하기 위한 딥 트렌치(160)는 활성 영역(ACTR)에 인접한 옵티컬 블랙 영역(OBR)의 경계 영역(BNDR)에 수직으로 형성된다.
도 8의 실시예와 비교하여, 도 11의 이미지 센서(10h)는 딥 트렌치가 생략되고 경계 영역(BNDR)에 형성된 더미 픽셀들(106)의 광전 변환부(110)에 양의 드레인 전압(VDD)을 인가하여 빛샘 방지 수직 구조를 형성할 수 있다.
제1 매립 웰(180)은 활성 영역(ACTR)으로부터의 확산 캐리어들을 포획하기 위하여 옵티컬 블랙 영역(OBR)의 하부에 n형 불순물로 도핑되어 수평으로 형성된다. 제2 매립 웰(170)은 활성 영역(ACTR)으로부터의 확산 캐리어들을 차단하기 위하여 옵티컬 블랙 영역(OBR)의 하부에 p형 불순물로 도핑되어 수평으로 형성된다.
도 11에 도시된 바와 같이, 제1 매립 웰(180)의 상부에 제2 매립 웰(170)이 형성될 수 있다. 수직 컨택(190)은 제1 매립 웰(180)에 양의 드레인 전압을 인가하기 위하여 반도체 기판(100)의 상부 표면으로부터 제1 매립 웰(180)까지 연장되어 형성된다. 수직 컨택(190)은 금속층들(M1, M2)에 형성된 양의 드레인 전압을 제공하는 배선과 전기적으로 연결되어 제1 매립 웰(180)에 포획된 확산 캐리어를 외부로 배출한다. 또한 제2 매립 웰(170)은 제1 매립 웰(180)에 포획된 확산 캐리어가 제1 매립 웰(180)로부터 이탈하여 제2 픽셀들(104)에 도달하는 것을 차단한다. 두 개의 매립 웰들(170, 180)을 이용하여 확산 캐리어의 포획 및 차단을 수행함으로써 확산 캐리어가 제2 픽셀들(104)에 도달하는 것을 더욱 차단할 수 있다.
이와 같이, 도 11의 이미지 센서(10h)는 더미 픽셀들(106)을 이용한 빛샘 방지 수직 구조와 복수의 매립 웰들(170, 180)과 같은 빛샘 방지 수평 구조의 조합에 의하여 더욱 안정화된 블랙 레벨을 제공할 수 있다.
도 12를 참조하면, 이미지 센서(10i)는 제1 픽셀들(102), 제2 픽셀들(104), 제1 매립 웰(BNW)(180), 제2 매립 웰(BPW)(170) 및 수직 컨택(190)을 포함한다.
입사광에 상응하는 광전하를 측정하기 위한 제1 픽셀들(102)은 반도체 기판(100)의 활성 영역(ACTR)에 형성되고, 블랙 레벨 보정을 위한 제2 픽셀들(104)은 반도체 기판(100)의 옵티컬 블랙 영역(OBR)에 형성된다. 활성 영역(ACTR)으로부터의 누설광 및 확산 캐리어를 차단하기 위한 딥 트렌치(160)는 활성 영역(ACTR)에 인접한 옵티컬 블랙 영역(OBR)의 경계 영역(BNDR)에 수직으로 형성된다.
도 9의 실시예와 비교하여, 도 12의 이미지 센서(10i)는 딥 트렌치가 생략되고 경계 영역(BNDR)에 형성된 더미 픽셀들(106)의 광전 변환부(110)에 양의 드레인 전압(VDD)을 인가하여 빛샘 방지 수직 구조를 형성할 수 있다.
제1 매립 웰(180)은 활성 영역(ACTR)으로부터의 확산 캐리어들을 포획하기 위하여 옵티컬 블랙 영역(OBR)의 하부에 n형 불순물로 도핑되어 수평으로 형성된다. 제2 매립 웰(170)은 활성 영역(ACTR)으로부터의 확산 캐리어들을 차단하기 위하여 옵티컬 블랙 영역(OBR)의 하부에 p형 불순물로 도핑되어 수평으로 형성된다.
도 11의 실시예와는 다르게, 제1 매립 웰(180)의 하부에 제2 매립 웰(170)이 형성될 수 있다. 수직 컨택(190)은 제1 매립 웰(180)에 양의 드레인 전압을 인가하기 위하여 반도체 기판(100)의 상부 표면으로부터 제1 매립 웰(180)까지 연장되어 형성된다. 큰 에너지를 가지는 확산 캐리어는 제2 매립 웰(170)을 투과할 수 있다. 제1 매립 웰(180)은 제2 매립 웰(170)을 투과한 확산 캐리어를 포획하여 제2 픽셀들(104)에 도달하는 것을 더욱 차단한다. 수직 컨택(190)은 금속층들(M1, M2, M3)에 형성된 양의 드레인 전압을 제공하는 배선과 전기적으로 연결되어 제1 매립 웰(180)에 포획된 확산 캐리어를 외부로 배출한다. 두 개의 매립 웰(170, 180)을 이용하여 확산 캐리어의 포획 및 차단을 수행함으로써 확산 캐리어가 제2 픽셀들(104)에 도달하는 것을 더욱 차단할 수 있다.
이와 같이, 도 12의 이미지 센서(10i)는 더미 픽셀들(106)을 이용한 빛샘 방지 수직 구조와 복수의 매립 웰들(170, 180)과 같은 빛샘 방지 수평 구조의 조합에 의하여 더욱 안정화된 블랙 레벨을 제공할 수 있다.
도 13a 내지 13d는 본 발명의 실시예들에 따른 이미지 센서의 깊이에 따른 전위를 나타내는 도면들이다. 가로축은 반도체 기판의 상부 표면으로부터의 깊이(DEPTH)를 나타내고 세로축은 전위(EP: electric potential)를 나타낸다.
도 13a는 도 6을 참조하여 설명한 하나의 p형 매립 웰(BPW)을 포함하는 실시예에 상응하는 전위를 나타내고, 도 13b는 도 7 및 10을 참조하여 설명한 하나의 n형 매립 웰(BNW)을 포함하는 실시예에 상응하는 전위를 나타내고, 도 13c는 도 8 및 11을 참조하여 설명한 n형 매립 웰(BNW) 및 그 상부의 p형 매립 웰(BPW)을 포함하는 실시예에 상응하는 전위를 나타내고, 도 13d는 도 9 및 12를 참조하여 설명한 n형 매립 웰(BNW) 및 그 하부의 p형 매립 웰(BPW)을 포함하는 실시예에 상응하는 전위를 나타낸다.
도 13a를 참조하면, p형 매립 웰(BPW)에 의해 높은 전위 장벽(potential wall)이 형성되고, 이러한 전위 장벽을 넘을 수 있는 에너지를 가진 전하 캐리어만이 p형 매립 웰(BPW)을 통과하여 상부로 이동할 수 있다. 따라서 전위 장벽을 높게 형성함으로써 활성 영역(ACTR)으로부터의 확산 캐리어가 p형 매립 웰(BPW)을 통과하여 제2 픽셀들(104)에 도달하는 가능성을 감소시킬 수 있다.
도 13b를 참조하면, n형 매립 웰(BNW)에 의해 깊은 전위 우물(potential well)이 형성되고, 상부의 전위 장벽은 상대적으로 높아지게 된다. 따라서 활성 영역(ACTR)으로부터의 확산 캐리어가 n형 매립 웰(BNW)에 포획되어 제2 픽셀들(104)에 도달하는 가능성을 감소시킬 수 있다.
도 13c를 참조하면, n형 매립 웰(BNW)에 의해 깊은 전위 우물이 형성되고 그 상부의 p형 매립 웰(BPW)에 의해 높은 전위 장벽이 형성된다. 확산 캐리어가 n형 매립 웰(BNW)에 1차적으로 포획될 뿐만 아니라 포획된 확산 캐리어가 n형 매립 웰(BNW)로부터 탈출하더라도 p형 매립 웰(BPW)에 의해 2차적으로 차단된다. 따라서 활성 영역(ACTR)으로부터의 확산 캐리어가 제2 픽셀들(104)에 도달하는 가능성을 더욱 감소시킬 수 있다.
도 13d를 참조하면, p형 매립 웰(BPW)에 의해 높은 전위 장벽이 형성되고 그 상부의 n형 매립 웰(BNW)에 의해 깊은 전위 우물이 형성된다. 따라서 확산 캐리어가 p형 매립 웰(BPW)에 1차적으로 차단될 뿐만 아니라 확산 캐리어가 p형 매립 웰(BPW)을 통과하더라도 n형 매립 웰(BNW)에 의해 2차적으로 포획된다. 따라서 활성 영역(ACTR)으로부터의 확산 캐리어가 제2 픽셀들(104)에 도달하는 가능성을 더욱 감소시킬 수 있다.
도 14a 내지 14e는 본 발명의 실시예들에 따른 제조 공정을 나타내는 도면들이다.
도 14a 내지 14e를 참조하여 반도체 기판(100)에 매립 웰(170, 180) 및 딥 트렌치(160)를 형성하는 제조 공정을 주로 설명하고, 다른 구조물들의 제조 공정은 생략하기로 한다.
도 14a를 참조하면, 반도체 기판(100)의 상부 표면에 패터닝된 마스크막(51)을 이용하여 매립 웰들(170, 180)이 형성될 수 있다. 반도체 기판(100)의 상부 표면의 전체에 마스크막(51)을 형성하고 마스크 개방(open) 공정을 통하여 매립 웰들(170, 180)이 형성될 위치의 마스크를 제거한다. 이후 이온 주입(ion implanting) 공정을 통하여 매립 웰들(170, 180)을 형성한다. 예를 들어, 비소, 안티모니(antimony), 포스포러스(phosphorous) 등의 n형 도펀트를 주입하여 n형 매립 웰(180)을 형성한 후, 보론, 갈륨, 인듐 등의 p형 도펀트를 주입하여 n형 매립 웰(180)의 상부에 p형 매립 웰(170)을 형성할 수 있다.
도 14b를 참조하면, 매립 웰들(170, 180)을 형성한 후에 패터닝된 마스크막(51)을 제거하고, 반도체 기판(100)의 상부 표면에 패드산화막(52)과 패드질화막(53)을 형성한 후 DTI (deep trench isolation) 공정을 수행하여 딥 트렌치(160)를 형성한다. 예를 들어, 패터닝된 하드 마스크막(54)을 식각 장벽으로 하여 패드질화막(53)과 패드산화막(52)을 식각한 후, 반도체 기판(100)을 식각하여 딥 트렌치(160)를 형성할 수 있다. 딥 트렌치(160)는 매립 웰들(170, 180)을 관통하는 깊이까지 형성될 수 있다.
예를 들어, 딥 트렌치(160)는 보쉬 공정(bosch process)을 이용하여 형성될 수 있다. 즉 SF6 또는 O2 플라즈마를 이용한 ICP DRIE(inductive coupled plasma deep reactive ion etching) 공정과 C4F8 등과 같은 CFx 계열 중 어느 하나를 이용한 측벽 패시베이션(passivation) 공정을 수차례 반복하여 딥 트렌치(160)가 형성될 수 있다.
도 14c를 참조하면, 딥 트렌치(160)가 형성된 후 패터닝된 하드 마스크막(54)을 제거하고, STI(shallow trench isolation) 공정을 위한 포토레지스트(56)를 형성한 후 식각 공정을 수행하여 쉘로우 트렌치들(130)을 형성한다.
도 14d를 참조하면, 포토레지스트(56)를 제거한 후에 딥 트렌치(160) 및 쉘로우 트렌치들(130)을 충진하기 위한 산화막(59)을 증착한다. 도 5의 실시예를 참조하여 설명한 바와 같이, 산화막(59)을 증착하기 전에 딥 트렌치(160)에 측벽에 금속 코팅막이 형성될 수 있다.
도 14e를 참조하면, 패드질화막(53)을 제거하고 산화막(52)의 평탄화 공정을 수행한다. 결과적으로 누설광 및 확산 캐리어를 차단하기 위한 딥 트렌치(160) 및 소자들간의 격리를 위한 쉘로우 트렌치들(130)이 형성된다. 이후, 트랜지스터의 게이트 형성 공정, 층간 컨택 형성 공정, 금속 배선 형성 공정 등이 수행된다.
이와 같이, 쉘로우 트렌치(130)의 형성 공정의 일부와 딥 트렌치(160)의 형성 공정의 일부를 함께 수행함으로써 과도한 공정 추가 없이 효과적인 빛샘 방지 구조를 구현할 수 있다.
도 15a 내지 15c 본 발명의 실시예들에 따른 이미지 센서의 레이아웃을 나타내는 도면들이다.
도 15a를 참조하면, 이미지 센서(20)는 활성 영역(ACTR), 제1 옵티컬 블랙 영역(OBR1) 및 제2 옵티컬 블랙 영역(OBR2)을 포함한다. 제1 옵티컬 블랙 영역(OBR1)은 활성 영역(ACTR)에 인접한 제1 경계 영역 (BNDR1)을 포함하고, 제2 옵티컬 블랙 영역(OBR2)은 활성 영역(ACTR)에 인접한 제2 경계 영역 (BNDR2)을 포함한다. 전술한 바와 같이 이미지 센서(20)는 반도체 기판을 이용하여 집적될 수 있다.
반도체 기판의 활성 영역(ACTR)에는 입사광에 상응하는 광전하를 측정하기 위한 제 1 픽셀들, 즉 액티브 픽셀(active pixel)들이 형성되고, 반도체 기판의 제1 옵티컬 블랙 영역(OBR1) 및 제2 옵티컬 블랙 영역(OBR2)에는 블랙 레벨 또는 다크 레벨의 보정을 위한 제 2 픽셀들, 즉 ADLC(auto dark level compensation) 픽셀들이 형성된다.
활성 영역(ACTR)으로부터의 누설광 및 확산 캐리어를 차단하기 위하여 활성 영역(ACTR)의 일측에 인접한 제1 옵티컬 블랙 영역(OBR1)의 제1 경계 영역(BNDR1)에는 제1 딥 트렌치가 수직으로 형성되고 활성 영역(ACTR)의 타측에 인접한 제2 옵티컬 블랙 영역(OBR2)의 제2 경계 영역(BNDR2)에는 제2 딥 트렌치가 수직으로 형성될 수 있다. 전술한 바와 같이 제1 옵티컬 블랙 영역(OBR1) 및 제2 옵티컬 블랙 영역(OBR2)에는 적어도 하나의 매립 웰이 각각 형성될 수 있다.
이와 같이, 딥 트렌치와 같은 빛샘 방지 수직 구조 및/또는 매립 웰과 같은 빛샘 방지 수평 구조를 형성함으로써, 활성 영역(ACTR)으로부터의 누설광 및 확산 캐리어가 블랙 레벨을 제공하는 상기 제 2 픽셀들에 도달하는 것을 감소시킬 수 있다.
도 15b를 참조하면, 이미지 센서(30)는 활성 영역(ACTR) 및 옵티컬 블랙 영역(OBR)을 포함한다. 옵티컬 블랙 영역(OBR)은 활성 영역(ACTR)에 인접한 경계 영역 (BNDR)을 포함한다. 도 15b에 도시된 바와 같이, 옵티컬 블랙 영역(OBR)은 활성 영역(ACTR)을 둘러싸도록 형성될 수 있다. 이 경우 딥 트렌치는 활성 영역(ACTR)을 둘러싸도록 환형으로 형성될 수 있다.
도 15c를 참조하면, 이미지 센서(40)는 도 15b의 이미지 센서(30)와 비교하여 수직 컨택 영역(VCR)을 더 포함할 수 있다. 수직 컨택 영역(VCR)은 옵티컬 블랙 영역(ACTR)을 둘러싸고, 전술한 수직 컨택(190)이 수직 컨택 영역(VCR)에 환형으로 형성될 수 있다. 환형의 수직 컨택에는 양의 드레인 전압이 인가되어 옵티컬 블랙 영역(OBR)의 하부에 형성된 n형 매립 웰에 포획된 확산 캐리어를 배출하는 통로를 제공할 수 있다. 또한 환형의 수직 컨택이 옵티컬 블랙 영역(OBR)을 둘러싸도록 형성됨으로써, 주변의 회로 등에서 발생된 노이즈 전하들이 옵티컬 블랙 영역(OBR)으로 유입되는 것을 차단하여 더욱 안정화된 블랙 레벨을 제공할 수 있다.
도 16은 본 발명의 실시예들에 따른 이미지 센서를 컴퓨팅 시스템에 응용한 예를 나타내는 블록도이다.
도 16을 참조하면, 컴퓨팅 시스템(1000)은 프로세서(1010), 메모리 장치(1020), 저장 장치(1030), 입출력 장치(1040), 파워 서플라이(1050) 및 이미지 센서(900)를 포함할 수 있다. 한편, 도 16에는 도시되지 않았지만, 컴퓨팅 시스템(1000)은 비디오 카드, 사운드 카드, 메모리 카드, USB 장치 등과 통신하거나, 또는 다른 전자 기기들과 통신할 수 있는 포트(port)들을 더 포함할 수 있다.
프로세서(1010)는 특정 계산들 또는 태스크(task)들을 수행할 수 있다. 실시예에 따라, 프로세서(1010)는 마이크로프로세서(micro-processor), 중앙 처리 장치(Central Processing Unit; CPU)일 수 있다. 프로세서(1010)는 어드레스 버스(address bus), 제어 버스(control bus) 및 데이터 버스(data bus)를 통하여 메모리 장치(1020), 저장 장치(1030) 및 입출력 장치(1040)와 통신을 수행할 수 있다. 실시예에 따라, 프로세서(1010)는 주변 구성요소 상호연결(Peripheral Component Interconnect; PCI) 버스와 같은 확장 버스에도 연결될 수 있다. 메모리 장치(1020)는 컴퓨팅 시스템(1000)의 동작에 필요한 데이터를 저장할 수 있다. 예를 들어, 메모리 장치(1020)는 디램(DRAM), 모바일 디램, 에스램(SRAM), 피램(PRAM), 에프램(FRAM), 알램(RRAM) 및/또는 엠램(MRAM)으로 구현될 수 있다. 저장 장치(1030)는 솔리드 스테이트 드라이브(solid state drive), 하드 디스크 드라이브(hard disk drive), 씨디롬(CD-ROM) 등을 포함할 수 있다. 입출력 장치(1040)는 키보드, 키패드, 마우스 등과 같은 입력 수단 및 프린터, 디스플레이 등과 같은 출력 수단을 포함할 수 있다. 파워 서플라이(1050)는 전자 기기(1000)의 동작에 필요한 동작 전압을 공급할 수 있다.
이미지 센서(900)는 상기 버스들 또는 다른 통신 링크를 통해서 프로세서(1010)와 연결되어 통신을 수행할 수 있다. 이미지 센서(900)는 프로세서(1010)와 함께 하나의 칩에 집적될 수도 있고, 서로 다른 칩에 각각 집적될 수도 있다.
이미지 센서(900)는 다양한 형태들의 패키지로 구현될 수 있다. 예를 들어, 이미지 센서(900)의 적어도 일부의 구성들은 PoP(Package on Package), Ball grid arrays(BGAs), Chip scale packages(CSPs), Plastic Leaded Chip Carrier(PLCC), Plastic Dual In-Line Package(PDIP), Die in Waffle Pack, Die in Wafer Form, Chip On Board(COB), Ceramic Dual In-Line Package(CERDIP), Plastic Metric Quad Flat Pack(MQFP), Thin Quad Flatpack(TQFP), Small Outline(SOIC), Shrink Small Outline Package(SSOP), Thin Small Outline(TSOP), Thin Quad Flatpack(TQFP), System In Package(SIP), Multi Chip Package(MCP), Wafer-level Fabricated Package(WFP), Wafer-Level Processed Stack Package(WSP) 등과 같은 패키지들을 이용하여 실장될 수 있다.
한편, 컴퓨팅 시스템(1000)은 이미지 센서를 이용하는 모든 컴퓨팅 시스템으로 해석되어야 할 것이다. 예를 들어, 컴퓨팅 시스템(1000)은 디지털 카메라, 이동 전화기, 피디에이(Personal Digital Assistants; PDA), 피엠피(Portable Multimedia Player; PMP), 스마트폰 등을 포함할 수 있다.
도 17은 도 16의 컴퓨팅 시스템에서 사용되는 인터페이스의 일 예를 나타내는 블록도이다.
도 17을 참조하면, 컴퓨팅 시스템(1100)은 MIPI 인터페이스를 사용 또는 지원할 수 있는 데이터 처리 장치로 구현될 수 있고, 어플리케이션 프로세서(1110), 이미지 센서(1140) 및 디스플레이(1150) 등을 포함할 수 있다. 어플리케이션 프로세서(1110)의 CSI 호스트(1112)는 카메라 시리얼 인터페이스(Camera Serial Interface; CSI)를 통하여 이미지 센서(1140)의 CSI 장치(1141)와 시리얼 통신을 수행할 수 있다. 일 실시예에서, CSI 호스트(1112)는 디시리얼라이저(DES)를 포함할 수 있고, CSI 장치(1141)는 시리얼라이저(SER)를 포함할 수 있다. 어플리케이션 프로세서(1110)의 DSI 호스트(1111)는 디스플레이 시리얼 인터페이스(Display Serial Interface; DSI)를 통하여 디스플레이(1150)의 DSI 장치(1151)와 시리얼 통신을 수행할 수 있다.
일 실시예에서, DSI 호스트(1111)는 시리얼라이저(SER)를 포함할 수 있고, DSI 장치(1151)는 디시리얼라이저(DES)를 포함할 수 있다. 나아가, 컴퓨팅 시스템(1100)은 어플리케이션 프로세서(1110)와 통신을 수행할 수 있는 알에프(Radio Frequency; RF) 칩(1160)을 더 포함할 수 있다. 컴퓨팅 시스템(1100)의 PHY(1113)와 RF 칩(1160)의 PHY(1161)는 MIPI(Mobile Industry Processor Interface) DigRF에 따라 데이터 송수신을 수행할 수 있다. 또한, 어플리케이션 프로세서(1110)는 PHY(1161)의 MIPI DigRF에 따른 데이터 송수신을 제어하는 DigRF MASTER(1114)를 더 포함할 수 있다.
한편, 컴퓨팅 시스템(1100)은 지피에스(Global Positioning System; GPS)(1120), 스토리지(1170), 마이크(1180), 디램(Dynamic Random Access Memory; DRAM)(1185) 및 스피커(1190)를 포함할 수 있다. 또한, 컴퓨팅 시스템(1100)은 초광대역(Ultra WideBand; UWB)(1210), 무선 랜(Wireless Local Area Network; WLAN)(1220) 및 와이맥스(Worldwide Interoperability for Microwave Access; WIMAX)(1230) 등을 이용하여 통신을 수행할 수 있다. 다만, 컴퓨팅 시스템(1100)의 구조 및 인터페이스는 하나의 예시로서 이에 한정되는 것이 아니다.
본 발명의 빛샘 방지 구조는 안정화된 블랙 레벨을 제공하고 재생 화상의 품질을 향상할 수 있도록 이미지 센서에 유용하게 이용될 수 있다. 본 발명의 실시예들에 따른 빛샘 방지 구조를 포함하는 이미지 센서는 컴퓨터, 디지털 카메라, 이동 전화기, 피디에이(Personal Digital Assistants; PDA), 피엠피(Portable Multimedia Player; PMP), 스마트폰 등의 장치 및 시스템에 유용하게 이용될 수 있다.
상기에서는 본 발명이 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 것이다.
ACTR: 활성 영역 OBR: 옵티컬 블랙 영역
BNDR: 경계 영역 130: 쉘로우 트렌치
150, 160: 딥 트렌치 170: p형 매립 웰
180: n형 매립 웰 190: 수직 컨택
BNDR: 경계 영역 130: 쉘로우 트렌치
150, 160: 딥 트렌치 170: p형 매립 웰
180: n형 매립 웰 190: 수직 컨택
Claims (10)
- 입사광에 상응하는 광전하를 측정하기 위하여 반도체 기판의 활성 영역에 형성된 제1 픽셀들;
블랙 레벨 보정을 위하여 상기 반도체 기판의 옵티컬 블랙 영역에 형성된 제2 픽셀들;
상기 활성 영역으로부터의 누설광 및 확산 캐리어를 차단하기 위하여 상기 활성 영역에 인접한 상기 옵티컬 블랙 영역의 경계 영역에 상기 제1 픽셀들 및 상기 제2 픽셀들의 광전 변환부보다 깊게 수직으로 형성된 딥 트렌치; 및
상기 활성 영역으로부터의 확산 캐리어들을 차단하기 위하여 상기 옵티컬 블랙 영역의 하부에 p형 불순물로 도핑되어 수평으로 형성된 매립 웰을 포함하는 이미지 센서. - 제1 항에 있어서,
상기 딥 트렌치의 내부는 상기 반도체 기판보다 큰 굴절률을 갖는 유전체로 충진된 것을 특징으로 하는 이미지 센서. - 제1 항에 있어서, 상기 딥 트렌치는 측벽에 형성된 금속 코팅막을 포함하는 것을 특징으로 하는 이미지 센서.
- 제1 항에 있어서,
상기 옵티컬 블랙 영역은 상기 활성 영역을 둘러싸고, 상기 딥 트렌치는 상기 활성 영역을 둘러싸도록 환형으로 형성된 것을 특징으로 하는 이미지 센서. - 삭제
- 입사광에 상응하는 광전하를 측정하기 위하여 반도체 기판의 활성 영역에 형성된 제1 픽셀들;
블랙 레벨 보정을 위하여 상기 반도체 기판의 옵티컬 블랙 영역에 형성된 제2 픽셀들;
상기 활성 영역으로부터의 누설광 및 확산 캐리어를 차단하기 위하여 상기 활성 영역에 인접한 상기 옵티컬 블랙 영역의 경계 영역에 상기 제1 픽셀들 및 상기 제2 픽셀들의 광전 변환부보다 깊게 수직으로 형성된 딥 트렌치;
상기 활성 영역으로부터의 확산 캐리어들을 포획하기 위하여 상기 옵티컬 블랙 영역의 하부에 n형 불순물로 도핑되어 수평으로 형성된 매립 웰; 및
상기 매립 웰에 양의 드레인 전압을 인가하기 위하여 상기 반도체 기판의 상부 표면으로부터 상기 매립 웰까지 연장되어 형성된 수직 컨택을 포함하는 것을 특징으로 하는 이미지 센서. - 입사광에 상응하는 광전하를 측정하기 위하여 반도체 기판의 활성 영역에 형성된 제1 픽셀들;
블랙 레벨 보정을 위하여 상기 반도체 기판의 옵티컬 블랙 영역에 형성된 제2 픽셀들;
상기 활성 영역으로부터의 누설광 및 확산 캐리어를 차단하기 위하여 상기 활성 영역에 인접한 상기 옵티컬 블랙 영역의 경계 영역에 상기 제1 픽셀들 및 상기 제2 픽셀들의 광전 변환부보다 깊게 수직으로 형성된 딥 트렌치;
상기 활성 영역으로부터의 확산 캐리어들을 포획하기 위하여 상기 옵티컬 블랙 영역의 하부에 n형 불순물로 도핑되어 수평으로 형성된 제1 매립 웰;
상기 활성 영역으로부터의 확산 캐리어들을 차단하기 위하여 상기 옵티컬 블랙 영역의 하부에 p형 불순물로 도핑되어 수평으로 형성된 제2 매립 웰; 및
상기 제1 매립 웰에 양의 드레인 전압을 인가하기 위하여 상기 반도체 기판의 상부 표면으로부터 상기 제1 매립 웰까지 연장되어 형성된 수직 컨택을 포함하는 것을 특징으로 하는 이미지 센서. - 입사광에 상응하는 광전하를 측정하기 위하여 반도체 기판의 활성 영역에 형성된 제1 픽셀들;
블랙 레벨 보정을 위하여 상기 반도체 기판의 옵티컬 블랙 영역에 형성된 제2 픽셀들;
상기 활성 영역으로부터의 확산 캐리어들을 포획하기 위하여 상기 옵티컬 블랙 영역의 하부에 n형 불순물로 도핑되어 수평으로 형성된 제1 매립 웰; 및
상기 제1 매립 웰에 양의 드레인 전압을 인가하기 위하여 상기 반도체 기판의 상부 표면으로부터 상기 제1 매립 웰까지 연장되어 형성된 수직 컨택을 포함하는 이미지 센서. - 제8 항에 있어서,
상기 수직 컨택은 상기 활성 영역에 인접한 경계 영역의 반대쪽에 해당하는 상기 옵티컬 블랙 영역의 말단에 형성된 것을 특징으로 하는 이미지 센서. - 제8 항에 있어서,
상기 활성 영역으로부터의 확산 캐리어들을 차단하기 위하여 상기 옵티컬 블랙 영역의 하부에 p형 불순물로 도핑되어 수평으로 형성된 제2 매립 웰을 더 포함하는 것을 특징으로 하는 이미지 센서.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110107769A KR101853333B1 (ko) | 2011-10-21 | 2011-10-21 | 블랙 레벨 안정화를 위한 이미지 센서 |
| US13/615,451 US8729678B2 (en) | 2011-10-21 | 2012-09-13 | Image sensor for stabilizing a black level |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110107769A KR101853333B1 (ko) | 2011-10-21 | 2011-10-21 | 블랙 레벨 안정화를 위한 이미지 센서 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20130043716A KR20130043716A (ko) | 2013-05-02 |
| KR101853333B1 true KR101853333B1 (ko) | 2018-05-02 |
Family
ID=48135296
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020110107769A KR101853333B1 (ko) | 2011-10-21 | 2011-10-21 | 블랙 레벨 안정화를 위한 이미지 센서 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8729678B2 (ko) |
| KR (1) | KR101853333B1 (ko) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7442629B2 (en) | 2004-09-24 | 2008-10-28 | President & Fellows Of Harvard College | Femtosecond laser-induced formation of submicrometer spikes on a semiconductor substrate |
| US7057256B2 (en) | 2001-05-25 | 2006-06-06 | President & Fellows Of Harvard College | Silicon-based visible and near-infrared optoelectric devices |
| US8692198B2 (en) | 2010-04-21 | 2014-04-08 | Sionyx, Inc. | Photosensitive imaging devices and associated methods |
| CN103081128B (zh) | 2010-06-18 | 2016-11-02 | 西奥尼克斯公司 | 高速光敏设备及相关方法 |
| US9496308B2 (en) | 2011-06-09 | 2016-11-15 | Sionyx, Llc | Process module for increasing the response of backside illuminated photosensitive imagers and associated methods |
| CN103946867A (zh) | 2011-07-13 | 2014-07-23 | 西奥尼克斯公司 | 生物计量成像装置和相关方法 |
| US9064764B2 (en) | 2012-03-22 | 2015-06-23 | Sionyx, Inc. | Pixel isolation elements, devices, and associated methods |
| KR101989907B1 (ko) * | 2012-05-31 | 2019-06-17 | 삼성전자주식회사 | 유기 이미지 센서 및 그 제조방법 |
| KR102210675B1 (ko) * | 2013-03-29 | 2021-02-01 | 소니 주식회사 | 촬상 소자 및 촬상 장치 |
| JP6119432B2 (ja) * | 2013-05-31 | 2017-04-26 | ソニー株式会社 | 固体撮像素子、電子機器、および製造方法 |
| WO2014209421A1 (en) | 2013-06-29 | 2014-12-31 | Sionyx, Inc. | Shallow trench textured regions and associated methods |
| KR102155480B1 (ko) * | 2014-07-07 | 2020-09-14 | 삼성전자 주식회사 | 이미지 센서, 이를 포함하는 이미지 처리 시스템, 및 이를 포함하는 휴대용 전자 장치 |
| US9748299B2 (en) | 2014-08-06 | 2017-08-29 | Samsung Electronics Co., Ltd. | Pixel, image sensor including the same, and portable electronic device including the image sensor |
| KR102367384B1 (ko) | 2015-01-13 | 2022-02-25 | 삼성전자주식회사 | 이미지 센서 및 그 형성 방법 |
| KR102534249B1 (ko) | 2018-01-12 | 2023-05-18 | 삼성전자주식회사 | 이미지 센서 |
| CN108346615A (zh) * | 2018-01-30 | 2018-07-31 | 武汉新芯集成电路制造有限公司 | 一种沟槽形成方法及半导体器件 |
| JP2021019059A (ja) * | 2019-07-18 | 2021-02-15 | キヤノン株式会社 | 固体撮像素子 |
| TW202220200A (zh) * | 2020-06-16 | 2022-05-16 | 日商索尼半導體解決方案公司 | 攝像元件及電子機器 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002110955A (ja) * | 2000-09-28 | 2002-04-12 | Nec Corp | Ｃｍｏｓイメージセンサ及びｃｍｏｓイメージセンサの製造方法 |
| US20080019120A1 (en) | 2004-01-27 | 2008-01-24 | Carmen Rapisarda | Lighting systems for attachment to wearing apparel |
| US20090090515A1 (en) | 2007-10-04 | 2009-04-09 | Vetco Gray Inc. | Wellhead Isolation Sleeve Assembly |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100654342B1 (ko) | 2005-02-07 | 2006-12-08 | 삼성전자주식회사 | 이미지 센서 |
| JP2007335751A (ja) * | 2006-06-16 | 2007-12-27 | Toshiba Corp | 固体撮像装置 |
| US7781715B2 (en) * | 2006-09-20 | 2010-08-24 | Fujifilm Corporation | Backside illuminated imaging device, semiconductor substrate, imaging apparatus and method for manufacturing backside illuminated imaging device |
| JP2010245499A (ja) * | 2009-03-16 | 2010-10-28 | Sony Corp | 固体撮像装置及び電子機器 |
| JP5482025B2 (ja) * | 2009-08-28 | 2014-04-23 | ソニー株式会社 | 固体撮像装置とその製造方法、及び電子機器 |
| KR20120031403A (ko) * | 2010-09-24 | 2012-04-03 | 삼성전자주식회사 | 이미지 센서, 이의 동작 방법, 및 이를 포함하는 장치들 |
-
2011
- 2011-10-21 KR KR1020110107769A patent/KR101853333B1/ko active IP Right Grant
-
2012
- 2012-09-13 US US13/615,451 patent/US8729678B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002110955A (ja) * | 2000-09-28 | 2002-04-12 | Nec Corp | Ｃｍｏｓイメージセンサ及びｃｍｏｓイメージセンサの製造方法 |
| US20080019120A1 (en) | 2004-01-27 | 2008-01-24 | Carmen Rapisarda | Lighting systems for attachment to wearing apparel |
| US20090090515A1 (en) | 2007-10-04 | 2009-04-09 | Vetco Gray Inc. | Wellhead Isolation Sleeve Assembly |
Also Published As
| Publication number | Publication date |
|---|---|
| US8729678B2 (en) | 2014-05-20 |
| US20130099341A1 (en) | 2013-04-25 |
| KR20130043716A (ko) | 2013-05-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101853333B1 (ko) | 블랙 레벨 안정화를 위한 이미지 센서 | |
| US10797095B2 (en) | Image sensors and methods of forming the same | |
| US10396119B2 (en) | Unit pixel of image sensor, image sensor including the same and method of manufacturing image sensor | |
| KR101931658B1 (ko) | 이미지 센서의 단위 픽셀 및 이를 포함하는 이미지 센서 | |
| KR102545170B1 (ko) | 이미지 센서 및 그 제조 방법 | |
| US9385157B2 (en) | Pixel of an image sensor, and image sensor | |
| US9054003B2 (en) | Image sensors and methods of fabricating the same | |
| US8716769B2 (en) | Image sensors including color adjustment path | |
| US9508766B2 (en) | Image sensors and methods of fabricating the same | |
| US20140252420A1 (en) | Semiconductor devices including gate electrodes with multiple protrusions configured for charge transfer | |
| US20130248954A1 (en) | Unit Pixel of Image Sensor and Image Sensor Including the Same | |
| US9466636B2 (en) | Image sensors including well regions of different concentrations and methods of fabricating the same | |
| US9741758B2 (en) | Methods of forming image sensors including deposited negative fixed charge layers on photoelectric conversion regions | |
| CN107507842B (zh) | 优化cmos图像传感器晶体管结构的方法 | |
| KR102215822B1 (ko) | 이미지 센서의 단위 픽셀, 이를 포함하는 이미지 센서 및 이미지 센서의 제조 방법 | |
| CN107507773B (zh) | 优化cmos图像传感器晶体管结构的方法 | |
| US20230133670A1 (en) | Image sensing device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |