KR102545170B1 - 이미지 센서 및 그 제조 방법 - Google Patents

이미지 센서 및 그 제조 방법 Download PDF

Info

Publication number
KR102545170B1
KR102545170B1 KR1020150175352A KR20150175352A KR102545170B1 KR 102545170 B1 KR102545170 B1 KR 102545170B1 KR 1020150175352 A KR1020150175352 A KR 1020150175352A KR 20150175352 A KR20150175352 A KR 20150175352A KR 102545170 B1 KR102545170 B1 KR 102545170B1
Authority
KR
South Korea
Prior art keywords
layer
wiring layer
pixel
dummy
voltage application
Prior art date
Application number
KR1020150175352A
Other languages
English (en)
Other versions
KR20170068310A (ko
Inventor
오영선
박동혁
권희상
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020150175352A priority Critical patent/KR102545170B1/ko
Priority to CN201611127788.8A priority patent/CN106856201B/zh
Priority to US15/375,065 priority patent/US10748955B2/en
Publication of KR20170068310A publication Critical patent/KR20170068310A/ko
Priority to US16/924,723 priority patent/US11424285B2/en
Application granted granted Critical
Publication of KR102545170B1 publication Critical patent/KR102545170B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors

Abstract

본 발명의 기술적 사상은 암전류 특성을 개선할 수 있는 이미지 센서 및 그 제조방법을 제공한다. 그 이미지 센서는, 복수의 화소들을 포함한 화소 영역이 배치되고, 제1 면 및 상기 제1 면에 반대되고 빛이 입사되는 제2 면을 구비한 기판; 상기 기판 내의 상기 화소들 각각에 형성된 포토다이오드; 상기 기판 내에 배치되어 상기 화소들을 각각 분리하고, 내부에 도전층을 구비한 화소 분리 구조체; 및 상기 도전층으로부터 이격되고, 상기 화소 영역의 외곽의 적어도 일부를 둘러싸는 형태로 배치된 전압 인가 배선층;을 포함하고, 상기 도전층은 일체로 연결된 그물망 구조를 가지며, 상기 전압 인가 배선층과 상기 도전층은 적어도 하나의 콘택을 통해 전기적으로 연결된다.

Description

이미지 센서 및 그 제조 방법{Image sensor and method of fabricating the same}
본 발명의 기술적 사상은 이미지 센서에 관한 것으로, 특히 화소 분리 구조체 내에 도전층을 포함하는 이미지 센서 및 그 제조방법에 관한 것이다.
이미지 센서는 광학적 영상(Optical image)을 전기신호로 변환하는 반도체 소자이다. 이미지 센서는 크게 CCD(Charge coupled device)형 및 CMOS(Complementary metal oxide semiconductor)형으로 분류될 수 있다. CMOS 형 이미지 센서는 CIS(CMOS image sensor)라고 약칭될 수 있다. CIS는 2차원적으로 배열된 복수 개의 화소들을 구비할 수 있다. 화소들의 각각은 포토다이오드(photodiode, PD)를 포함할 수 있다. 포토다이오드는 입사되는 광을 전기 신호로 변환해주는 역할을 한다. 반도체 소자가 고집적화됨에 따라 이미지 센서도 고집적화고 있다. 고집적화에 의하여 화소들 각각의 크기가 작아져, 화소들 간의 크로스 토크(cross talk) 발생위험이 증가하고 있다.
본 발명의 기술적 사상이 해결하고자 하는 과제는 암전류 특성을 개선할 수 있는 이미지 센서 및 그 제조방법을 제공하는 데에 있다.
상기 과제를 해결하기 위하여, 본 발명의 기술적 사상은 복수의 화소들을 포함한 화소 영역이 배치되고, 제1 면 및 상기 제1 면에 반대되고 빛이 입사되는 제2 면을 구비한 기판; 상기 기판 내의 상기 화소들 각각에 형성된 포토다이오드; 상기 기판 내에 배치되어 상기 화소들을 각각 분리하고, 내부에 도전층을 구비한 화소 분리 구조체; 및 상기 도전층으로부터 이격되고, 상기 화소 영역의 외곽의 적어도 일부를 둘러싸는 형태로 배치된 전압 인가 배선층;을 포함하고, 상기 도전층은 일체로 연결된 그물망 구조를 가지며, 상기 전압 인가 배선층과 상기 도전층은 적어도 하나의 콘택을 통해 전기적으로 연결된, 이미지 센서를 제공한다.
본 발명의 일 실시예에 있어서, 상기 화소 영역의 수평 단면은 직사각형 형태를 가지며, 상기 전압 인가 배선층은 상기 화소 영역의 외곽을 둘러싸는 직사각형 고리 형태를 가지며, 상기 콘택은 상기 직사각형 고리의 각 변에 적어도 하나씩 배치될 수 있다.
본 발명의 일 실시예에 있어서, 상기 화소 영역의 수평 단면은 직사각형 형태를 가지며, 상기 전압 인가 배선층은 상기 직사각형의 각 꼭지점에 대응하는 4개의 'ㄱ'자 형태를 구비하며, 상기 콘택은 상기 4개의 'ㄱ'자 각각에 적어도 하나씩 배치될 수 있다.
본 발명의 일 실시예에 있어서, 상기 화소 영역의 수평 단면은 직사각형 형태를 가지며, 상기 전압 인가 배선층은 상기 직사각형의 각 변에 대응하는 4개의 '━'자 형태를 구비하며, 상기 콘택은 상기 4개의 '━'자 각각에 적어도 하나씩 배치될 수 있다.
본 발명의 일 실시예에 있어서, 상기 이미지 센서는, 상기 제1 면 상에 배치된 내부 배선층; 및 상기 화소 영역에 인접하여 상기 기판 내에 배치되고, 적어도 하나의 더미 화소를 구비한 더미 영역;을 더 포함하고, 상기 전압 인가 배선층 및 내부 배선층 중 적어도 하나는 더미 콘택을 통해 상기 더미 화소에 전기적으로 연결될 수 있다.
본 발명의 일 실시예에 있어서, 상기 더미 영역은 상기 화소 영역을 둘러싸는 구조로 배치되고, 상기 더미 콘택은 상기 더미 영역의 형태에 대응하여 소정 간격을 가지고 복수 개 배치될 수 있다.
본 발명의 일 실시예에 있어서, 상기 화소 영역의 수평 단면은 직사각형 형태를 가지며, 상기 더미 영역의 수평 단면은 상기 화소 영역을 둘러싸는 직사각형 고리 형태를 가지며, 상기 이미지 센서는 상기 직사각형 고리 형태에 대응하는 더미 배선층을 더 포함하며, 상기 더미 콘택은 상기 더미 배선층과 상기 더미 화소 사이에 배치되고, 상기 더미 배선층은 상기 전압 인가 배선층 및 내부 배선층 중 적어도 하나에 연결 배선층을 통해 연결될 수 있다.
본 발명의 일 실시예에 있어서, 상기 전압 인가 배선층은 상기 더미 영역으로 확장하는 돌출부를 구비하고, 상기 더미 콘택은 상기 돌출부와 상기 더미 화소 사이에 배치될 수 있다.
본 발명의 일 실시예에 있어서, 상기 전압 인가 배선층은 상기 제1 면 또는 상기 제2 면 상에 배치될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 면 상에 내부 배선층이 배치되고, 상기 전압 인가 배선층 및 내부 배선층 중 적어도 하나는 더미 콘택을 통해 상기 화소 영역의 외부에 배치된 더미 화소에 전기적으로 연결될 수 있다.
본 발명의 일 실시예에 있어서, 상기 화소 분리 구조체는 깊은 트렌치 분리(Deep Trench Isolation: DTI)층과 상기 DTI층 내에 배치된 상기 도전층을 포함하고, 상기 제1 면 또는 상기 제2 면 상에는 절연층이 배치되며, 상기 콘택은 상기 절연층을 관통하여 상기 도전층에 연결될 수 있다.
본 발명의 일 실시예에 있어서, 상기 전압 인가 배선층에 마이너스 전압이 인가되고, 상기 마이너스 전압은 상기 콘택을 통해 상기 도전층 전체로 인가될 수 있다.
또한, 본 발명의 기술적 사상은 상기 과제를 해결하기 위하여, 복수의 화소들을 포함한 화소 영역과 상기 화소 영역에 인접하고 적어도 하나의 더미 화소를 구비한 더미 영역이 배치되며, 제1 면 및 상기 제1 면에 반대되고 빛이 입사되는 제2 면을 구비한 기판; 상기 기판 내의 상기 화소들 각각에 형성된 포토다이오드; 상기 기판 내에 배치되어 상기 화소들을 각각 분리하고, 내부에 도전층을 구비한 화소 분리 구조체; 상기 화소 영역의 외곽에 배치되고 상기 도전층에 전기적으로 연결된 전압 인가 배선층; 및 상기 제1 면 상의 절연층 내에 배치된 내부 배선층;을 포함하고, 상기 전압 인가 배선층을 통해 상기 도전층에 마이너스 전압이 인가되며, 상기 전압 인가 배선층 및 내부 배선층 중 적어도 하나는 더미 콘택을 통해 상기 더미 화소에 전기적으로 연결된, 이미지 센서를 제공한다.
본 발명의 일 실시예에 있어서, 상기 화소 영역의 수평 단면은 직사각형 형태를 가지며, 상기 전압 인가 배선층은 상기 화소 영역의 외곽의 적어도 일부를 둘러싸는 형태로 배치될 수 있다.
본 발명의 일 실시예에 있어서, 상기 전압 인가 배선층은 절연층에 의해 상기 도전층으로부터 이격되고, 상기 전압 인가 배선층은 상기 층간 절연층을 관통하는 콘택을 통해 상기 도전층에 전기적으로 연결될 수 있다.
본 발명의 일 실시예에 있어서, 상기 화소 영역의 수평 단면은 직사각형 형태를 가지며, 상기 더미 영역의 수평 단면은 상기 화소 영역을 둘러싸는 직사각형 고리 형태를 가지며, 상기 전압 인가 배선층은 상기 더미 영역으로 확장하는 돌출부를 구비하고, 상기 더미 콘택은 상기 돌출부과 상기 더미 화소 사이에 배치될 수 있다.
본 발명의 일 실시예에 있어서, 상기 화소 분리 구조체는 DTI층과 상기 DTI층 내에 배치된 상기 도전층을 포함하고, 상기 화소 분리 구조체는 상기 제1 면에서 상기 제1 면으로 확장하는 구조 또는 상기 제2 면에서 상기 제1 면으로 확장하는 구조를 가지며, 상기 도전층은 일체로 연결된 그물망 구조를 가지며, 상기 전압 인가 배선층은 상기 제1 면 또는 상기 제2 면 상에 형성된 층간 절연층에 의해 상기 도전층으로부터 이격되고, 상기 층간 절연층을 관통하는 콘택을 통해 상기 도전층에 전기적으로 연결될 수 있다.
더 나아가, 본 발명의 기술적 사상은 상기 과제를 해결하기 위하여, 화소 영역이 정의되고, 제1 면 및 상기 제1 면에 반대되는 제2 면을 구비한 기판을 준비하는 단계; 상기 화소 영역 내에 상기 화소들을 각각 분리하고 내부에 도전층을 구비한 화소 분리 구조체를 형성하는 단계; 상기 제1 면 또는 제2 면 상에 상기 화소 영역의 외곽의 적어도 일부를 둘러싸는 형태를 가지며, 상기 도전층에 전기적으로 연결된 전압 인가 배선층을 형성하는 단계; 상기 제1 면 상에 내부 배선층을 형성하는 단계; 및 상기 제2 면 상에 컬러 필터 및 마이크로 렌즈를 형성하는 단계;를 포함하는 이미지 센서 제조방법을 제공한다.
본 발명의 일 실시예에 있어서, 상기 화소 분리 구조체를 형성하는 단계는, 상기 제1 면에서 상기 제2 면으로 확장하는 깊은 트렌치를 형성하는 단계; 상기 깊은 트렌치의 측벽과 바닥면을 덮는 DTI층을 형성하는 단계; 및 상기 DTI층 상에 상기 깊은 트렌치를 채우는 상기 도전층을 형성하는 단계;를 포함하고, 상기 화소 분리 구조체를 형성하는 단계 이후에, 상기 제1 면 또는 상기 제2 면 상에 층간 절연층을 형성하고, 상기 층간 절연층을 관통하여 상기 도전층에 연결되는 콘택을 형성하며, 상기 전압 인가 배선층은, 상기 층간 절연층 상에 상기 콘택과 연결되도록 형성하며, 상기 화소 영역의 외곽을 둘러싸는 고리 형태로 형성할 수 있다.
본 발명의 일 실시예에 있어서, 상기 깊은 트렌치는, 상기 제1 면에 얇은 트렌치 분리(Shallow Trench Isolation: STI)층을 형성한 후, 상기 STI층을 관통하는 구조로 형성하고, 상기 도전층의 상면은 상기 제1 면과 실질적으로 동일 평면을 이루며, 상기 층간 절연층은 상기 제1 면 상에 형성할 수 있다.
본 발명의 일 실시예에 있어서, 상기 화소 분리 구조체를 형성하는 단계 이후에, 상기 제1 면에 상기 화소 분리 구조체와 상기 기판의 일부를 제거하여 STI층을 형성하고, 상기 층간 절연층은 상기 제1 면 상에 형성하고, 상기 콘택은 상기 층간 절연층과 상기 STI층을 관통하여 형성할 수 있다.
본 발명의 일 실시예에 있어서, 상기 화소 분리 구조체를 형성하는 단계는, 상기 제1 면에 STI층을 형성하는 단계; 상기 STI층에 대응하여 상기 제2 면에서 상기 제1 면으로 확장하는 깊은 트렌치를 형성하는 단계; 상기 깊은 트렌치의 측벽과 바닥면을 덮는 DTI층을 형성하는 단계; 및 상기 DTI층 상에 상기 깊은 트렌치를 채우는 상기 도전층을 형성하는 단계;를 포함하고, 상기 화소 분리 구조체를 형성하는 단계 이후에, 상기 제1 면 또는 제2 면 상에 층간 절연층을 형성하고, 상기 층간 절연층을 관통하여 상기 도전층에 연결되는 콘택을 형성하며, 상기 전압 인가 배선층은 상기 층간 절연층 상에 상기 콘택과 연결되도록 형성하며, 상기 화소 영역의 외곽을 둘러싸는 고리 형태로 형성할 수 있다.
본 발명의 일 실시예에 있어서, 상기 화소 분리 구조체가 상기 제1 면에서 상기 제2 면으로 확장하는 구조로 형성된 경우, 상기 화소 분리 구조체를 형성하는 단계 이후에, 상기 제1 면 상에 상기 내부 배선층을 형성하고, 상기 화소 분리 구조체가 상기 제2 면에서 상기 제1 면으로 확장하는 구조로 형성된 경우, 상기 화소 분리 구조체를 형성하는 단계 이전에, 상기 제1 면 상에 상기 내부 배선층을 형성하며, 상기 전압 인가 배선층 및 내부 배선층 중 적어도 하나를, 상기 화소 영역에 인접하여 배치된 더미 영역 내의 더미 화소에 전기적으로 연결하는 더미 콘택을 더 형성할 수 있다.
본 발명의 일 실시예에 있어서, 상기 더미 영역은 상기 화소 영역을 둘러싸는 구조를 가지며, 상기 전압 인가 배선층은 상기 화소 영역의 외곽을 둘러싸는 형태를 가지되, 상기 더미 영역으로 확장하는 돌출부를 구비하고, 상기 더미 콘택은 상기 돌출부와 상기 더미 화소 사이에 형성할 수 있다.
본 발명의 일 실시예에 있어서, 상기 화소 분리 구조체를 형성하는 단계 이전 또는 이후에, 상기 기판 내에 이온 주입을 통해 포토다이오드를 형성할 수 있다.
한편, 본 발명의 기술적 사상은 상기 과제를 해결하기 위하여, 화소 영역 및 더미 영역이 정의되고, 제1 면 및 상기 제1 면에 반대되는 제2 면을 구비한 기판을 준비하는 단계; 상기 화소 영역 내에 상기 화소들을 각각 분리하고 내부에 도전층을 구비한 화소 분리 구조체를 형성하는 단계; 상기 제1 면 상에 상기 더미 영역 내의 더미 화소에 연결된 더미 콘택을 형성하는 단계; 상기 제1 면 또는 제2 면 상에 상기 화소 영역의 외곽의 적어도 일부를 둘러싸는 형태를 가지며, 상기 도전층에 전기적으로 연결된 전압 인가 배선층을 형성하는 단계; 상기 제1 면 상에 내부 배선층을 형성하는 단계; 및 상기 제2 면 상에 컬러 필터 및 마이크로 렌즈를 형성하는 단계;를 포함하고, 상기 더미 콘택은 상기 전압 인가 배선층 및 내부 배선층 중 적어도 하나를 상기 더미 화소에 전기적으로 연결하는, 이미지 센서 제조방법을 제공한다.
본 발명의 일 실시예에 있어서, 상기 화소 분리 구조체를 형성하는 단계 이후에, 상기 제1 면 또는 상기 제2 면 상에 층간 절연층을 형성하고, 상기 층간 절연층을 관통하여 상기 도전층에 연결되는 콘택을 형성하며, 상기 더미 영역은 상기 화소 영역을 둘러싸는 구조를 가지며, 상기 전압 인가 배선층은, 상기 층간 절연층 상에 상기 콘택과 연결되도록 상기 화소 영역의 외곽을 둘러싸는 고리 형태로 형성하되, 상기 더미 영역으로 확장하는 돌출부를 구비하며, 상기 더미 콘택은 상기 돌출부와 상기 더미 화소 사이에 형성할 수 있다.
본 발명의 일 실시예에 있어서, 상기 콘택과 상기 더미 콘택을 동시에 형성할 수 있다.
본 발명의 기술적 사상에 의한 이미지 센서는, 화소 영역의 외곽을 둘러싸는 구조의 전압 인가 배선층, 및 전압 인가 배선층과 화소 분리 구조체의 도전층을 연결하는 다수의 콘택들을 포함함으로써, 이미지 센서의 암전류 특성을 효과적으로 개선할 수 있다.
또한, 본 발명의 기술적 사상에 의한 이미지 센서는, 더미 영역의 더미 화소와 화소 영역의 내부 배선층을 연결하는 더미 콘택들을 포함함으로써, 메탈 배선 공정에서 더미 콘택들을 통해 전하들이 방전될 수 있다. 그에 따라, 내부 배선층의 전하 축적 문제를 해결하여 성능이 우수한 이미지 센서를 구현할 수 있도록 한다.
도 1은 본 발명의 일 실시예에 따른 이미지 센서에 대한 개략적인 레이아웃이다.
도 2a 및 도 2b는 각각 도 1의 A 부분을 확대하여 보여주는 확대도 및 단위 화소에 대한 회로도이다.
도 3a 및 도 3b는 도 2의 I-I' 및 Ⅱ-Ⅱ' 부분을 절단하여 보여주는 단면도들이다.
도 4는 도 3a의 B 부분을 확대하여 보여주는 확대도이다.
도 5a 내지 도 9b는 본 발명의 실시예들에 따른 이미지 센서에 대한 단면도들로서, 도 5a, 도 6a, 도 7a, 도 8a 및 도 9a는 도 3a에 대응하고 도 5b, 도 6b, 도 7b, 도 8b 및 도 9b는 도 3b에 대응한다.
도 10a 내지 도 10c는 본 발명의 실시예들에 따른 이미지 센서에 대한 레이아웃들이다.
도 11은 본 발명의 일 실시예에 따른 이미지 센서에 대한 개략적인 레이아웃이다.
도 12는 도 11의 C 부분을 확대하여 보여주는 확대도이다.
도 13a 및 도 13b는 도 12의 Ⅲ-Ⅲ' 부분을 절단하여 보여주는 단면도들이다.
도 14는 본 발명의 일 실시예에 따른 이미지 센서에 대한 개략적인 레이아웃으로서, 도 12에 대응한다.
도 15a 및 도 15b는 도 14의 Ⅳ-Ⅳ' 부분을 절단하여 보여주는 단면도들이다.
도 16은 본 발명의 일 실시예에 따른 이미지 센서에 대한 개략적인 레이아웃이다.
도 17은 도 16의 D 부분을 확대하여 보여주는 확대도이다.
도 18은 도 17의 Ⅴ-Ⅴ' 부분을 절단하여 보여주는 단면도이다.
도 19는 본 발명의 일 실시예에 따른 이미지 센서에 대한 개략적인 레이아웃이다.
도 20a 내지 도 20e는 본 발명의 일 실시예에 따른 도 3a의 이미지 센서의 제조 과정을 보여주는 단면도이다.
도 21a 내지 도 21c는 본 발명의 일 실시예에 따른 도 5a 또는 도 6a의 이미지 센서의 제조 과정을 보여주는 단면도들이다.
도 22a 및 도 22b는 본 발명의 일 실시예에 따른 도 7a의 이미지 센서의 제조 과정을 보여주는 단면도들이다.
도 23a 내지 도 23c는 본 발명의 일 실시예에 따른 도 8a의 이미지 센서의 제조 과정을 보여주는 단면도들이다.
도 24는 본 발명의 일 실시예에 따른 도 13a의 이미지 센서의 제조 과정을 보여주는 단면도이다.
도 25a 및 도 25b는 본 발명의 일 실시예에 따른 도 13b의 이미지 센서의 제조 과정을 보여주는 단면도들이다.
도 26은 본 발명의 일 실시예에 따른 이미지 센서들을 포함하는 카메라 시스템에 대한 개략적인 블록 구조도이다.
도 27은 본 발명의 일 실시예에 따른 이미지 센서를 포함하는 전자장치에 대한 개략적인 블록 구조도이다.
도 28 및 도 29는 본 발명의 실시예들에 따른 이미지 센서를 포함하는 전자장치의 예들을 보여준다.
이하에서는 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다.
본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위하여 제공되는 것이며, 하기 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 하기 실시예에 한정되는 것은 아니다. 오히려, 이들 실시예는 본 개시를 더욱 충실하고 완전하게 하고, 통상의 기술자에게 본 발명의 사상을 완전하게 전달하기 위하여 제공되는 것이다.
이하의 설명에서 어떤 구성 요소가 다른 구성 요소에 연결된다고 기술될 때, 이는 다른 구성 요소와 바로 연결될 수도 있지만, 그 사이에 제3의 구성 요소가 개재될 수도 있다. 유사하게, 어떤 구성 요소가 다른 구성 요소의 상부에 존재한다고 기술될 때, 이는 다른 구성 요소의 바로 위에 존재할 수도 있고, 그 사이에 제3의 구성 요소가 개재될 수도 있다. 또한, 도면에서 각 구성 요소의 구조나 크기는 설명의 편의 및 명확성을 위하여 과장되었고, 설명과 관계없는 부분은 생략되었다. 도면상에서 동일 부호는 동일한 요소를 지칭한다.
달리 정의되지 않는 한, 여기에 사용되는 모든 용어들은 기술 용어와 과학 용어를 포함하여 본 발명 개념이 속하는 기술 분야에서 통상의 지식을 가진 자가 공통적으로 이해하고 있는 바와 동일한 의미를 지닌다. 또한, 통상적으로 사용되는, 사전에 정의된 바와 같은 용어들은 관련되는 기술의 맥락에서 이들이 의미하는 바와 일관되는 의미를 갖는 것으로 해석되어야 하며, 여기에 명시적으로 정의하지 않는 한 과도하게 형식적인 의미로 해석되어서는 아니 될 것이다. 한편, 사용되는 용어들은 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 이미지 센서에 대한 개략적인 레이아웃이고, 도 2a 및 도 2b는 각각 도 1의 A 부분을 확대하여 보여주는 확대도 및 단위 화소에 대한 회로도이다. 또한, 도 3a 및 도 3b는 도 2의 I-I' 및 Ⅱ-Ⅱ' 부분을 절단하여 보여주는 단면도들이고, 도 4는 도 3a의 B 부분을 확대하여 보여주는 확대도이다.
도 1 내지 도 4를 참조하면, 본 실시예의 이미지 센서(100)는 기판(101), 포토다이오드(Photo Diode: PD), 화소 분리 구조체(110), 전압 인가 배선층(120), 내부 배선층(140), 컬러 필터(162) 및 마이크로 렌즈(164)를 포함할 수 있다.
기판(101)은 실리콘 벌크(bulk) 웨이퍼, 또는 에피택셜(Epitaxial) 웨이퍼로 형성될 수 있다. 에피택셜 웨이퍼는 벌크 기판에 에피텍셜 공정으로 성장시킨 결정성 물질층, 즉 에피텍셜층을 포함할 수 있다. 기판(101)은 벌크 웨이퍼 또는 에피택셜 웨이퍼에 한하지 않고, 폴리시드(polished) 웨이퍼, 열처리된(Annealed) 웨이퍼, SOI(Silicon On Insulator) 웨이퍼 등 다양한 웨이퍼들을 이용하여 형성될 수 있다.
기판(101)은 전면(Front Side: FS)과 후면(Back Side: BS)을 구비할 수 있다. 도 3a에 도시된 바와 같이, 전면(FS) 상으로는 내부 배선층(140)이 배치되고, 후면(BS) 상으로는 컬러 필터(162) 및 마이크로 렌즈(164)가 배치됨으로써, 후면(BS)으로부터 빛이 입사될 수 있다. 기판(101) 내에는 다수의 단위 화소들(Unit Pixels: UPs)을 포함한 화소 영역(PA) 또는 액티브 픽셀 센서(APS: Active Pixel Sensor) 영역이 배치될 수 있다. 도 1에 도시된 바와 같이, 화소 영역(PA)은 수평 단면이 직사각형 형태를 가질 수 있다. 물론, 화소 영역(PA)의 수평 단면이 직사각형 형태에 한정되는 것은 아니다.
다수의 단위 화소들(UPs) 각각은 입사광을 흡수하여 광량에 대응하는 전하를 축적할 수 있다. 다수의 단위 화소들(UPs) 각각은 기판(101) 내에 형성된 포토다이오드(PD)와 웰 영역(PW)을 포함할 수 있다. 포토다이오드(PD)와 웰 영역(PW)은 기판(101)의 화소 영역(PA)에 이온 주입 공정을 수행하여 서로 반대 타입의 불순물을 도핑하여 형성할 수 있다. 예컨대, 기판(101)이 P형 에피택셜 웨이퍼를 기반으로 하는 경우, 포토다이오드(PD)에는 N형의 불순물이 도핑될 수 있고, 웰 영역(PW)에는 P형의 불순물이 도핑될 수 있다. 이러한 포토다이오드(PD)는 기판(101)의 전면(FS)에서부터 후면(BS)으로 상대적으로 깊게 형성될 수 있다. 한편, 웰 영역(PW)은 기판(101)의 전면(FS)에서부터 후면(BS)으로 상대적으로 얕게 형성될 수 있다.
도 2b에 도시된 바와 같이, 단위 화소들(UPs) 각각은 포토다이오드(Photo Diode: PD), 트랜스퍼 트랜지스터(Transfer Transistor, Tx), 소스 팔로워 트랜지스터(Source Follower Transistor, Sx), 리셋 트랜지스터(Reset Transistor, Rx), 및 선택 트랜지스터(Selection Transistor, Ax)를 포함할 수 있다. 트랜스퍼 트랜지스터(Tx), 소스 팔로워 트랜지스터(Sx), 리셋 트랜지스터(Rx), 및 선택 트랜지스터(Ax)는 각각 트랜스퍼 게이트(TG), 소스 팔로워 게이트(SF), 리셋 게이트(RG) 및 선택 게이트(SEL)를 포함할 수 있다.
포토다이오드(PD)는 N형 불순물 영역과 P형 불순물 영역을 포함할 수 있다. 트랜스퍼 트랜지스터(Tx)의 드레인은 부유확산(Floating Diffusion) 영역(FD)에 해당할 수 있다. 또한, 부유확산 영역(FD)은 리셋 트랜지스터(Rx)의 소스일 수 있다. 부유확산 영역(FD)은 소스 팔로워 트랜지스터(Sx)의 소스 팔로워 게이트(SF)와 전기적으로 연결될 수 있다. 소스 팔로워 트랜지스터(Sx)는 선택 트랜지스터(Ax)에 연결될 수 있다. 리셋 트랜지스터(Rx), 소스 팔로워 트랜지스터(Sx) 및 선택 트랜지스터(Ax)는 이웃하는 화소들에 의해 서로 공유될 수 있으며, 이에 의해 집적도가 향상될 수 있다.
이미지 센서의 동작을 도 2b를 참조하여 간단히 설명하면 다음과 같다. 먼저, 빛이 차단된 상태에서 리셋 트랜지스터(Rx)의 드레인과 소스 팔로워 트랜지스터(Sx)의 드레인에 전원전압(VDD)을 인가하여 부유확산 영역(FD)에 잔류하는 전하들을 방출시킨다. 그 후, 리셋 트랜지스터(Rx)를 오프(Off)시키고, 외부로부터의 빛을 포토다이오드(PD)에 입사시키면, 포토다이오드(PD)에서 전자-정공 쌍이 생성된다. 정공은 P형 불순물 주입 영역 쪽으로 이동하고, 전자는 N형 불순물 주입 영역으로 이동한다. 트랜스퍼 트랜지스터(Tx)를 온(ON) 시키면, 전하는 부유확산 영역(FD)으로 전달되어 축적된다. 축적된 전하량에 비례하여 소스 팔로워 트랜지스터(Sx)의 게이트 바이어스가 변하여, 소스 팔로워 트랜지스터(Sx)의 소오스 전위의 변화를 일으키게 된다. 이때, 선택 트랜지스터(Ax)를 온(On) 시킴으로써, 칼럼 라인을 통해 전하에 의한 신호를 읽을 수 있다.
화소 분리 구조체(110)는 기판(101)에 배치되어 단위 화소들(UPs)을 각각 분리시킬 수 있다. 화소 분리 구조체(110)는 도 2a에 도시된 바와 같이 평면상 그물망 구조를 가질 수 있다. 또한, 화소 분리 구조체(110)는 기판(101)의 두께에 대응하는 높이를 가질 수 있다. 예컨대, 화소 분리 구조체(110)는 기판(2)의 전면(FS)과 후면(BS)을 연결할 수 있다.
화소 분리 구조체(110)는 깊은 트렌치 분리(Deep Trench Isolation: DTI)층(111)과 DTI층(111) 내에 배치된 도전층(113)을 포함할 수 있다. 또한, 화소 분리 구조체(110)는 DTI층(111) 하부에 채널 스톱 영역(115)을 더 포함할 수 있다. 경우에 따라, 채널 스톱 영역(115)은 생략될 수 있다. DTI층(111)은 기판(101)과 굴절률이 다른 절연물질로 형성될 수 있다. 예컨대, DTI층(111)은 실리콘 산화막, 실리콘질화막 및 실리콘산화질화막 중 적어도 하나로 형성될 수 있다. 본 실시예의 이미지 센서(100)에서, DTI층(111)은 기판(101)의 전면(FS)과 접하며 기판(101)의 후면(BS)으로부터 이격될 수 있다.
도전층(113)은 폴리실리콘(Poly-Si) 또는 불순물이 도핑된 폴리실리콘(Doped Poly-Si)으로 형성될 수 있다. 물론, 도전층(113)의 재질이 상기 물질들에 한정되는 것은 아니다. 도전층(113)은 DTI층(111)의 트렌치를 갭필(gap fill) 할 수 있는 모든 도전물질로 형성될 수 있다. 예컨대, 도전층(112)은 금속, 금속실리사이드, 금속함유 도전물질 중 적어도 하나로 형성될 수 있다.
한편, 화소 분리 구조체(110)가 그물망 구조로 일체로 연결된 구조를 가짐에 따라, 도전층(113) 역시 그물망 구조로 일체로 연결된 구조를 가질 수 있다. 따라서, 도전층(113)은 전기적으로 하나의 몸체 구조를 가질 수 있다. 다시 말해서, 도전층(113)의 어느 한 부분에 전기가 인가되면 도전층(113) 전체에 전기가 인가될 수 있다.
채널 스톱 영역(115)은 후면(BS)과 접할 수 있다. 예컨대, 포토다이오드(PD)에는 N형의 불순물이 도핑되고 채널 스톱 영역(15)에는 P형의 불순물이 도핑될 수 있다. 전술한 바와 같이 채널 스톱 영역(115)은 생략될 수 있고, 그러한 경우에는 DTI층(111)이 기판(101)의 후면(BS)에 접할 수 있다.
화소 분리 구조체(110)가 기판(101)의 전면(FS)에서 후면(BS)까지 걸쳐 형성되고, 그에 따라 단위 화소들(UPs) 별로 확실히 분리됨으로써, 경사지게 입사되는 빛에 의한 크로스 토크를 확실히 방지할 수 있다. 한편, 포토다이오드(PD)가 화소 분리 구조체(110)부터 이격되어 형성될 수도 있지만, 화소 분리 구조체(110)의 측벽에 접하여 형성될 수도 있다. 포토다이오드(PD)가 화소 분리 구조체(110)의 측벽에 접하여 형성되는 경우, 포토다이오드(PD)의 면적이 각 단위 화소(UP)의 면적과 동일하게 되어, 수광 면적이 넓어져 필 팩터(fill factor)가 향상될 수 있다.
한편, 기판(101)의 전면(FS) 상에는 도 2b에서 설명한 복수의 트랜지스터들(미도시)이 배치될 수 있다. 포토다이오드(PD) 상에는 웰 영역(PW)이 배치될 수 있다. 웰 영역(PW) 상에는 얇은 트렌치 분리(Shallow Trench Isolation: STI)층(103a, 103b)이 배치되어 상기 트랜지스터들의 활성 영역이 정의될 수 있다. STI층(103a, 103b)은 DTI층(111)보다 얕은 깊이를 가질 수 있다. 일부 영역에서 STI층(103a)과 DTI층(111)은 하나로 서로 결합할 수 있다. 예컨대, 화소 분리 구조체(110)는 STI층(130a)을 관통하는 구조로 STI층(130a)과 결합할 수 있다. 그에 따라, STI층(103a)과 화소 분리 구조체(110)는 단위 화소들(UPs) 사이에서 단면이 'T'자인 형태를 가질 수 있다. 화소 분리 구조체(110)가 STI층(130a)을 관통하는 구조에 대해서는 도 20a 내지 도 20c의 설명 부분에서 좀더 상세히 설명한다.
전압 인가 배선층(120)은 도 1에 도시된 바와 같이, 화소 영역(PA)의 외곽을 둘러싸는 구조로 형성될 수 있다. 좀더 구체적으로, 전압 인가 배선층(120)은 직사각형 형태의 화소 영역(PA)의 외곽을 둘러싸는 형태, 즉 직사각형 고리 형태를 가질 수 있다. 전압 인가 배선층(120)은 기판(101)의 전면(FS) 상의 절연층(130), 예컨대, 최하부의 제1 층간 절연층(131) 상에 배치될 수 있다.
전압 인가 배선층(120)은 화소 분리 구조체(110) 내의 도전층(113)에 전압을 인가하기 위한 배선층일 수 있다. 따라서, 전압 인가 배선층(120)은 도전층(113)이 배치된 부분에 대응하는 위치에 배치될 수 있다. 예컨대, 전압 인가 배선층(120)은 화소 영역(PA)의 최외곽에 배치된 화소 분리 구조체(110)의 부분에 대응하는 부분에 배치될 수 있다. 일반적으로 화소 영역(PA)의 최외곽에 배치된 화소 분리 구조체(110) 부분의 상부에는 배선층이 배치되지 않거나, 또는 최소한의 배선층만이 배치될 수 있다. 따라서, 전압 인가 배선층(120)이 화소 영역(PA)의 최외곽에 배치된 화소 분리 구조체(110)의 부분의 상부에 배치되도록 설계함으로써, 화소 영역(PA)의 배선층의 레이아웃의 변경없이, 또는 최소한의 변경을 가지고 전압 인가 배선층(120)이 용이하게 형성될 수 있다.
전압 인가 배선층(120)은 제1 층간 절연층(131)을 관통하는 콘택(122)에 의해 도전층(113)에 전기적으로 연결될 수 있다. 콘택(122)은 전압 인가 배선층(120)을 따라 소정 간격을 가지고 다수 개 배치될 수 있다. 콘택(122)이 화소 영역(PA)의 외곽을 둘러싸는 구조의 전압 인가 배선층(120)을 따라서 배치됨으로써, 콘택(122)의 수를 최적화시킬 수 있다. 전술한 바와 같이, 도전층(113)은 일체로 연결된 구조를 가지기 때문에, 하나의 콘택만으로도 도전층(113) 전체에 전압을 인가할 수도 있다. 그러나 다수의 콘택을 통해 병렬로 도전층(113)에 전압을 인가함으로써, 짧은 시간에 전압을 도전층(113) 전체에 균일하게 인가할 수 있다.
한편, 전압 인가 배선층(120)과 콘택(122)은 제1 내부 배선층(141)과 제1 층간 절연층(131) 내의 수직 콘택(142)을 형성할 때 함께 형성될 수 있다. 따라서, 전압 인가 배선층(120)과 콘택(122)을 형성하는 데에 별도의 추가적인 공정이 불필요하다. 물론, 전압 인가 배선층(120)과 콘택(122)을 제1 내부 배선층(141)과 수직 콘택(142)과 별개로 형성하는 것을 전적으로 배제하는 것은 아니다.
전압 인가 배선층(120)은 화소 영역(PA)의 외부의 외부 배선층과 연결되고, 외부 배선층으로부터 마이너스 전압(-Vbias)을 인가받을 수 있다. 전압 인가 배선층(120)에 인가된 마이너스 전압(-Vbias)은 콘택(122)을 통해 도전층(113)으로 전달되어, 도전층(113) 전체에 인가될 수 있다. 이와 같이 마이너스 전압(-Vbias)이 도전층(113)에 인가됨으로써, DTI층(111)의 표면에 존재할 수 있는 정공들이 고정되어 암전류 특성이 개선될 수 있다. 예컨대, 도 4에 도시된 바와 같이, 도전층(113)에 마이너스 전압(-Vbias)이 인가되면, 도전층(113)의 전자들이 DTI층(111) 계면으로 이동하고 또한 기판(101) 내의 정공들이 DTI층(111) 계면으로 이동하여 축적(accumulation) 될 수 있다. 이와 같이, 정공들이 DTI층(111)의 계면에 축적됨으로써, DTI층(111)에서 야기되는 디펙 전자들이 억제되고, 그에 따라 이미지 센서의 암전류 특성이 개선될 수 있다.
한편, 화소 영역(PA)의 외부에는 주변 회로 영역이 배치될 수 있다. 주변 회로 영역에는 영상에 대한 신호 처리를 위한 다수의 CMOS 회로들에 배치될 수 있다. 또한, 주변 회로 영역에는 전압 인가 소자가 배치될 수 있다. 전압 인가 소자는 암전류를 제거할 수 있는 적절한 마이너스 전압을 외부 배선층을 통해 전압 인가 배선층(120)으로 인가할 수 있다.
기판(101)의 전면(FS) 상에는 절연층(130)과 내부 배선층(140)이 배치될 수 있다. 절연층(130)은 다중층으로 형성될 수 있다. 예컨대, 절연층(130)은 제1 내지 제3 층간 절연층(131, 133, 135)을 포함할 수 있다. 물론, 절연층(130)이 3 중층에 한정되는 것은 아니다. 예컨대, 절연층(130)은 4 중층 이상으로 형성될 수 있다.
내부 배선층(140)은 다수의 배선층을 포함할 수 있다. 예컨대, 제1 층간 절연층(131) 상의 제1 내부 배선층(141)과 제2 층간 절연층(133) 상의 제2 내부 배선층(143)을 포함할 수 있다. 물론, 내부 배선층(140)의 수가 2개에 한정되는 것은 아니다. 예컨대, 내부 배선층(140)의 수는 3개 이상일 수 있다. 내부 배선층(140)의 각각의 배선층들(141, 143)은 수직 콘택(142)을 통해 서로 전기적으로 연결되며, 또한 기판(101)의 활성 영역들에도 전기적으로 연결될 수 있다. 이러한 내부 배선층(140)은 화소 영역(PA) 외부의 주변 회로 영역으로 확장할 수 있다.
일반적으로 이미지 센서에서, 절연층은 4개 이상의 다중층으로 형성되고, 또한 내부 배선층은 절연층 내에 3개 이상의 배선층을 포함할 수 있다. 본 실시예의 이미지 센서(100) 역시, 절연층(130)은 4개 이상의 다중층으로 형성되고, 내부 배선층(140)은 3개 이상의 배선층을 포함할 수 있다. 다만, 도시를 편의를 위해 절연층(130)과 내부 배선층(140)을 단순화하여 도시하고 있다. 덧붙여, 화소 분리 구조체(110)에 대응하는 절연층 부분에 배선층이 더 많이 배치되어 단위 화소(UP)에 대응하는 절연층 부분보다는 배선 밀도가 더 높을 수 있다. 다만, BSI 구조의 이미지 센서의 경우는 화소 분리 구조체(110) 부분과 단위 화소(UP) 부분의 배선 밀도가 크게 차이가 나지 않을 수도 있다.
참고로, 이미지 센서는 기판(101)의 전면(FS)으로 빛이 입사하는 전면 조명(Front Side Illumination: FSI) 구조의 이미지 센서와 기판(101)의 후면(BS)으로 빛이 입사하는 후면 조명(Back Side Illumination: BSI) 구조의 이미지 센서로 구별될 수 있다. 본 실시예의 이미지 센서(100)는 기판(101)의 후면(BS) 상으로 컬러 필터(162) 및 마이크로 렌즈(164)가 배치되므로 BSI 구조의 이미지 센서일 수 있다.
기판(101)의 후면(BS) 상에는 반사 방지층(151), 제1 절연층(153), 제2 절연층(155)이 형성될 수 있다. 각각의 단위 화소(UP)에 대응하여 제2 절연층(155) 상에는 컬러 필터(162)와 마이크로 렌즈(164)가 배치될 수 있다. 컬러 필터(162)는 매트릭스 형태로 배열된 컬러 필터 어레이에 포함될 수 있다. 일 실시예에서, 컬러 필터 어레이는 레드 필터, 그린 필터 및 블루 필터를 포함하는 베이어 패턴(Bayer pattern)을 가질 수 있다. 다른 실시예에서, 컬러 필터 어레이는 옐로우 필터, 마젠타 필터 및 시안 필터를 포함할 수 있다. 또한, 컬러 필터 어레이는 화이트 필터를 추가적으로 구비할 수 있다. 여기서, 제1 절연층(153)은 평탄화용 절연층이고, 제2 절연층(155)은 패시베이션층일 수 있다.
본 실시예의 이미지 센서(100)는 화소 영역(PA)의 외곽을 둘러싸는 구조로 배치된 전압 인가 배선층(120)을 포함할 수 있다. 또한, 본 실시예의 이미지 센서(100)는 전압 인가 배선층(120)을 따라 소정 간격을 가지고 배치되고, 전압 인가 배선층(120)과 화소 분리 구조체(110)의 도전층(113)을 연결하는 다수의 콘택들(122)을 포함할 수 있다.
본 실시예의 이미지 센서(100)에서, 전압 인가 배선층(120)과 콘택(122)은 화소 영역(PA)의 배선층의 레이아웃의 변경이나, 또는 별도의 추가적인 공정없이 형성될 수 있다. 따라서, 본 실시예의 이미지 센서(100)는 기존 이미지 센서의 공정을 그대로 이용하여 공정상 전혀 부담없이 매우 용이하게 구현될 수 있다.
본 실시예의 이미지 센서(100)는, 화소 영역(PA) 내에 전술한 구조로 전압 인가 배선층(120)과 콘택(122)이 배치됨으로써, 콘택(122)의 수가 최적화될 수 있다. 또한, 다수의 콘택(122)을 통해 병렬로 도전층(113)에 마이너스 전압을 인가함으로써, 짧은 시간에 마이너스 전압을 도전층(113) 전체에 균일하게 인가할 수 있다. 그에 따라, 본 실시예의 이미지 센서(100)는 암전류 특성이 효과적으로 개선될 수 있다.
도 5a 내지 도 9b는 본 발명의 실시예들에 따른 이미지 센서에 대한 단면도들로서, 도 5a, 도 6a, 도 7a, 도 8a 및 도 9a는 도 3a에 대응하고 도 5b, 도 6b, 도 7b, 도 8b 및 도 9b는 도 3b에 대응한다. 도 1 내지 도 4의 설명 부분에서 이미 설명한 내용은 간단히 설명하거나 생략한다.
도 5a 및 도 5b를 참조하면, 본 실시예의 이미지 센서(100a)는 화소 분리 구조체(110a)와 콘택(122a)의 구조에서, 도 3a의 이미지 센서(100)와 다를 수 있다. 구체적으로, 본 실시예의 이미지 센서(100a)에서, 화소 분리 구조체(110a)는 STI층(103a)을 관통하지 않고, STI층(103a)의 하면에 배치될 수 있다. 또한, 화소 분리 구조체(110a)가 STI층(103a)의 하면에 배치된 구조로 STI층(103a)과 결합함에 따라, 전압 인가 배선층(120)과 화소 분리 구조체(110a)의 도전층(113a)을 연결하는 콘택(122a)은 제1 층간 절연층(131)과 STI층(103a)을 관통하는 구조를 가질 수 있다. 따라서, 본 실시예의 이미지 센서(100a)의 콘택(122a)의 길이가 도 1의 이미지 센서(100)의 콘택(122)보다 길 수 있다.
본 실시예의 이미지 센서(100a)에서도, 전압 인가 배선층(120)은 화소 영역(PA)의 외곽을 둘러싸는 형태로 배치될 수 있다. 또한, 콘택(122a)은 전압 인가 배선층(120)을 따라 소정 간격을 가지고 다수 개 배치될 수 있다.
도 6a 및 도 6b를 참조하면, 본 실시예의 이미지 센서(100b)는 화소 분리 구조체(110)와 STI층의 결합 구조에서, 도 3a의 이미지 센서(100)와 다를 수 있다. 구체적으로, 본 실시예의 이미지 센서(100b)에서, 화소 분리 구조체(110)는 STI층과 결합하지 않고 형성될 수 있다. 그에 따라, 화소 분리 구조체(110)의 상부 부분의 측면은 웰 영역(PW)에 바로 접할 수 있다. 물론, 트랜지스터와 같은 소자들 간을 분리하는 STI층(103b)은 단위 화소(UP) 내에 여전히 형성될 수 있다.
한편, 화소 분리 구조체(110)가 STI층과 결합하지 않을 뿐, 화소 분리 구조체(110) 자체는 도 1의 이미지 센서(100)의 화소 분리 구조체(110)와 실질적으로 동일할 수 있다. 따라서, 전압 인가 배선층(120)과 화소 분리 구조체(110)의 도전층(113)을 연결하는 콘택(122) 구조는 도 1의 이미지 센서(100)의 콘택(122)의 구조와 실질적으로 동일할 수 있고, 또한 길이도 서로 동일할 수 있다.
본 실시예의 이미지 센서(100b)에서도, 전압 인가 배선층(120)은 화소 영역(PA)의 외곽을 둘러싸는 형태로 배치될 수 있다. 또한, 콘택(122)은 전압 인가 배선층(120)을 따라 소정 간격을 가지고 다수 개 배치될 수 있다.
도 7a 및 도 7b를 참조하면, 본 실시예의 이미지 센서(100c)는 전압 인가 배선층(120a)과 콘택(122b)의 구조에서, 도 3a의 이미지 센서(100)와 다를 수 있다. 구체적으로, 본 실시예의 이미지 센서(100c)에서, 전압 인가 배선층(120a)과 콘택(122b)은 기판(101)의 후면(BS') 쪽에서 화소 분리 구조체(110b)에 연결될 수 있다. 전압 인가 배선층(120a)이 기판(101)의 후면(BS') 쪽에 배치됨에 따라서, 기판(101)의 후면(BS') 상에 하부 절연층(157)이 더 배치될 수 있고, 전압 인가 배선층(120a)은 하부 절연층(157)의 하면 상에 배치될 수 있다. 또한, 콘택(122b)은 하부 절연층(157)과 DTI층(111)을 관통하여 도전층(113)의 하면에 연결될 수 있다.
한편, 도시된 바와 같이, 기판(101)의 후면(BS') 상에 하부 절연층(157)이 바로 배치됨에 따라, 화소 분리 구조체(110b)는 채널 스톱 영역을 포함하지 않을 수 있다. 또한, 본 실시예의 이미지 센서(100c)에서, 기판(101)의 두께는 채널 스톱 영역의 두께만큼 도 3a의 이미지 센서(100)의 기판(101)보다 작을 수 있다. 물론, 화소 분리 구조체(110b)의 길이를 길게 형성함으로써, 기판(101)의 두께를 도 3a의 이미지 센서(100)의 기판(101)과 동일하게 유지시킬 수도 있다.
기판(101)의 후면(BS') 쪽에 하부 절연층(157), 전압 인가 배선층(120a) 및 콘택(122b)이 배치됨에 따라, 반사 방지층(151)은 하부 절연층(157)과 전압 인가 배선층(120a) 상에 형성될 수 있다. 반사 방지층(151) 상에는 도 1의 이미지 센서(100)와 같이 제1 절연층(153)과 제2 절연층(155)이 배치되고, 제2 절연층(155) 상의 일부 영역에 컬러 필터(162)와 마이크로 렌즈(164)가 배치될 수 있다.
본 실시예의 이미지 센서(100c)에서, 전압 인가 배선층(120a)은 화소 영역(PA)의 외곽을 둘러싸는 형태로 배치될 수 있다. 그러나 도 3a의 이미지 센서(100)와 달리, 본 실시예의 이미지 센서(100c)에서는 전압 인가 배선층(120a)이 기판(101)의 후면(BS')의 하부 절연층(157) 상에 형성될 수 있다. 또한, 콘택(122b) 역시 전압 인가 배선층(120a)을 따라 소정 간격을 가지고 다수 개 배치되되, 하부 절연층(157)을 관통하여 화소 분리 구조체(110b)의 도전층(113)의 하면에 연결되는 구조로 형성될 수 있다.
도 8a 및 도 8b를 참조하면, 본 실시예의 이미지 센서(100d)의 화소 분리 구조체(110c)는, 전술한 실시예들의 이미지 센서들(100, 100a, 100b, 100c)의 화소 분리 구조체들과 크게 다를 수 있다. 다시 말해서, 전술한 이미지 센서들(100, 100a, 100b, 100c)의 화소 분리 구조체들은 기판(101)의 전면(FS)에서 후면(BS)로 확장하는 구조를 가지나, 본 실시예의 이미지 센서(100d)에서는 화소 분리 구조체(110c)가 기판(101)의 후면(BS)에서 전면(BS)으로 확장하는 구조를 가질 수 있다.
참고로, 화소 분리 구조체의 확장하는 방향은 제조 공정 중에 기판(101)의 어느 쪽 면에서 트렌치가 형성되는지에 따라 결정될 수 있다. 다만, 제조 공정이 아닌 결과물을 가지고 판단할 때는 화소 분리 구조체의 상부와 하부 부분 중 어느 쪽이 폭이 넓은지와, 화소 분리 구조체의 상부와 하부 중 어느 쪽이 기판(101)의 전면(FS) 또는 후면(BS)에 접하는지 등으로 판단될 수 있다. 본 실시예의 이미지 센서(100d)의 경우, 화소 분리 구조체(110c)의 하부가 상부보다 폭이 크고, 또한 하부 쪽이 기판(101)의 후면(BS)에 접하므로, 기판(101)의 후면(BS)에서 전면(FS)으로 확장한 구조로 볼 수 있다.
확장하는 방향이 반대이긴 하나, 본 실시예의 이미지 센서(100d)의 화소 분리 구조체(110c) 역시, DTI층(111c), 도전층(113c) 및 채널 스톱 영역(115c)을 포함할 수 있다. 한편, 도시된 바와 같이, 화소 분리 구조체(110c)는 STI층(103a) 부분에 대응하여 형성될 수 있다. 한편, 채널 스톱 영역(115c)은 생략될 수 있다. 채널 스톱 영역(115c)이 생략된 경우에, DTI층(111c)이 STI층(103a)의 하면에 바로 접할 수 있다.
본 실시예의 이미지 센서(100d)에서, 전압 인가 배선층(120a)은 기판(101)의 후면(BS) 쪽에 배치될 수 있다. 그에 따라, 기판(101)의 후면(BS) 상에는 하부 절연층(157)이 배치되고, 콘택(112b)이 하부 절연층(157)을 관통하여 도전층(113c)의 하면에 연결될 수 있다. 화소 분리 구조체(110c) 이외의 부분에서 기판(101)과 하부 절연층(157) 사이에 DTI층(111c')이 개재되어 있는데, 기판(101)과 하부 절연층(157) 사이의 DTI층(111c')은 생략될 수도 있다.
본 실시예의 이미지 센서(100d)에서도, 전압 인가 배선층(120a)은 화소 영역(PA)의 외곽을 둘러싸는 형태로 배치되며, 기판(101)의 후면(BS)의 하부 절연층(157) 상에 형성될 수 있다. 또한, 콘택(122b) 역시 전압 인가 배선층(120a)을 따라 소정 간격을 가지고 다수 개 배치되되, 하부 절연층(157)을 관통하여 화소 분리 구조체(110c)의 도전층(113c)의 하면에 연결되는 구조로 형성될 수 있다.
도 9a 및 도 9b를 참조하면, 본 실시예의 이미지 센서(100e)는 전압 인가 배선층(120)과 콘택(122a)이 기판(101)의 전면(FS) 쪽에 배치된다는 점에서, 도 8a의 이미지 센서(100d)와 다를 수 있다. 다시 말해서, 본 실시예의 이미지 센서(100e) 역시, 화소 분리 구조체(110d)는 기판(101)의 후면(BS)에서 전면(FS)으로 확장하는 구조를 가질 수 있다. 또한, 화소 분리 구조체(110d)는 채널 스톱 영역없이 DTI층(111d)이 STI층(130a)의 하면과 접하거나 하면에서 상부로 약간 돌출된 구조를 가질 수 있다.
한편, 전압 인가 배선층(120)은 제1 층간 절연층(131) 상에 배치되고, 콘택(122a)은 제1 층간 절연층(131)과 STI층(130a)을 관통하여 화소 분리 구조체(110d)의 도전층(113d)에 연결될 수 있다. 그 외, 전압 인가 배선층(120)의 배치 구조와 콘택(122a)의 배치 구조 등은 도 5a의 이미지 센서(100a)의 설명 부분에서 설명한 바와 같다.
도 10a 내지 도 10c는 본 발명의 실시예들에 따른 이미지 센서에 대한 레이아웃들이다. 도 1 내지 도 9b의 설명 부분에서 이미 설명한 내용은 간단히 설명하거나 생략한다.
도 10a를 참조하면, 본 실시예의 이미지 센서(100f)에서 전압 인가 배선층(120b)은 화소 영역(PA)의 외곽에 배치되되, 화소 영역(PA)의 외곽 전체를 둘러싸는 구조가 아닌, 화소 영역(PA)의 꼭지점 부분만을 둘러싸는 구조를 가질 수 있다. 예컨대, 전압 인가 배선층(120b)은 화소 영역(PA)의 꼭지점 부분에 대응하여 'ㄱ'자 형태를 가질 수 있다. 또한, 전압 인가 배선층(120b)은 4개의 꼭지점에 대응하여 4개의 'ㄱ'자 형태 부분을 포함할 수 있다.
4개의 전압 인가 배선층(120b) 각각에는 다수의 콘택(122)이 배치될 수 있다. 콘택(122)은 제1 층간 절연층(도 3a의 131 참조)을 관통하여 화소 분리 구조체(도 3a의 110)의 도전층(113)에 연결될 수 있다.
본 실시예의 이미지 센서(100f)는, 전압 인가 배선층(120b)이 화소 영역(PA)의 4개의 꼭지점에 대응하여 4개의 'ㄱ'자 형태로 형성되고, 콘택(122)이 전압 인가 배선층(120b)의 구조에 제한되어 배치된다는 점에서, 도 3a의 이미지 센서(100)와 다룰 수 있다. 따라서, 그 외의 구성 요소들에 대한 내용은 도 3a의 이미지 센서(100)의 설명 부분에서 설명한 바와 같다.
한편, 본 실시예의 이미지 센서(100f)에서, 전압 인가 배선층(120b), 콘택(122) 및 화소 분리 구조체(110)의 구조는 수직 단면의 측면에서, 도 3a의 이미지 센서(100)의 전압 인가 배선층(120), 콘택(122) 및 화소 분리 구조체(110)의 구조와 실질적으로 동일할 수 있다. 그러나 본 실시예의 이미지 센서(100f)의 수직 단면의 구조가 도 3a의 이미지 센서(100)에 한정되는 것은 아니다. 예컨대, 본 실시예의 이미지 센서(100f)의 수직 단면의 구조는 도 5a 내지 도 9b의 이미지 센서들(100a,..., 100e)의 구조를 가질 수도 있다.
도 10b를 참조하면, 본 실시예의 이미지 센서(100g)에서 전압 인가 배선층(120c)은 화소 영역(PA)의 외곽에 배치되되, 화소 영역(PA)의 외곽 전체를 둘러싸는 구조가 아닌, 화소 영역(PA)의 변 부분만을 둘러싸는 구조를 가질 수 있다. 예컨대, 전압 인가 배선층(120c)은 화소 영역(PA)의 변 부분에 대응하여 '━'자 형태를 가질 수 있다. 또한, 전압 인가 배선층(120c)은 4개의 변에 대응하여 4개의 '━'자 형태 부분을 포함할 수 있다.
4개의 전압 인가 배선층(120c) 각각에는 다수의 콘택(122)이 배치될 수 있다. 콘택(122)은 제1 층간 절연층(도 3a의 131 참조)을 관통하여 화소 분리 구조체(도 3a의 110)의 도전층(113)에 연결될 수 있다.
본 실시예의 이미지 센서(100g)는, 전압 인가 배선층(120c)이 화소 영역(PA)의 4개의 변에 대응하여 4개의 '━'자 형태로 형성되고, 콘택(122)이 전압 인가 배선층(120b)의 구조에 제한되어 배치된다는 점에서, 도 3a의 이미지 센서(100)와 다룰 수 있다. 그 외의 구성 요소들에 대한 내용은 도 3a의 이미지 센서(100)의 설명 부분에서 설명한 바와 같다. 또한, 본 실시예의 이미지 센서(100g)의 수직 단면의 구조 역시, 도 3a의 이미지 센서(100)에 한정되지 않고, 도 5a 내지 도 9b의 이미지 센서들(100a,..., 100e)의 구조를 가질 수 있다.
도 10c를 참조하면, 본 실시예의 이미지 센서(100h)에서 전압 인가 배선층(120d)은 화소 영역(PA)의 외곽에 배치되되, 화소 영역(PA)의 외곽 전체를 둘러싸는 구조가 아닌, 화소 영역(PA)의 꼭지점 부분과 변 부분만을 둘러싸는 구조를 가질 수 있다. 예컨대, 전압 인가 배선층(120d)은 화소 영역(PA)의 꼭지점 부분에 대응하여 'ㄱ'자 형태를, 그리고 변 부분에 대응하여 '━'자 형태를 가질 수 있다. 또한, 전압 인가 배선층(120d)은 4개의 꼭지점에 대응하여 4개의 'ㄱ'자 형태와 4개의 변에 대응하여 4개의 '━'자 형태 부분을 포함할 수 있다.
8개의 전압 인가 배선층(120d) 각각에는 다수의 콘택(122)이 배치될 수 있다. 콘택(122)은 제1 층간 절연층(도 3a의 131 참조)을 관통하여 화소 분리 구조체(도 3a의 110)의 도전층(113)에 연결될 수 있다.
본 실시예의 이미지 센서(100h)는, 전압 인가 배선층(120d)이 화소 영역(PA)의 4개의 꼭지점과 4개의 변에 대응하여 4개의 'ㄱ'자 형태와 4개의 '━'자 형태로 형성되고, 콘택(122)이 전압 인가 배선층(120c)의 구조에 제한되어 배치된다는 점에서, 도 3a의 이미지 센서(100)와 다룰 수 있다. 그 외의 구성 요소들에 대한 내용은 도 3a의 이미지 센서(100)의 설명 부분에서 설명한 바와 같다. 또한, 본 실시예의 이미지 센서(100h)의 수직 단면의 구조 역시, 도 3a의 이미지 센서(100)에 한정되지 않고, 도 5a 내지 도 9b의 이미지 센서들(100a,..., 100e)의 구조를 가질 수 있다.
지금까지, 이미지 센서 내의 전압 인가 배선층 및 콘택에 대한 다양한 배치 구조에 대하여 설명하였다. 그러나 본 발명의 기술적 사상이 전술한 실시예들에 따른 전압 인가 배선층 및 콘택의 배치 구조에 한정되는 것은 아니다. 예컨대, 화소 영역(PA)의 외곽의 적어도 일부를 둘러싸는 구조를 갖는 전압 인가 배선층, 및 전압 인가 배선층을 화소 분리 구조체의 도전층으로 연결하는 다수의 콘택을 포함한 모든 구조의 이미지 센서는 본 발명의 기술적 사상에 속한다고 할 것이다.
도 11은 본 발명의 일 실시예에 따른 이미지 센서에 대한 개략적인 레이아웃이고, 도 12는 도 11의 C 부분을 확대하여 보여주는 확대도이며, 도 13a 및 도 13b는 도 12의 Ⅲ-Ⅲ' 부분을 절단하여 보여주는 단면도들이다. 도 1 내지 도 10c의 설명 부분에서 이미 설명한 내용은 간단히 설명하거나 생략한다.
도 11 내지 도 13a를 참조하면, 본 실시예의 이미지 센서(100i)는 도 1 내지 도 3a의 이미지 센서(100)에 유사하나, 화소 영역(PA) 외부의 더미 영역(DA)에 더미 콘택(172)이 배치된다는 점에서, 도 1 내지 도 3a의 이미지 센서(100)와 다를 수 있다.
본 실시예의 이미지 센서(100i)에서도, 도 1 내지 도 3a의 이미지 센서(100)와 같이, 기판(101)이 전면(FS)과 후면(BS)을 구비하고, 전면(F1) 상에 내부 배선층(140)이 배치되며, 후면(BS) 상에 컬러 필터(162) 및 마이크로 렌즈(164)가 배치되며, 후면(BS)으로부터 빛이 입사될 수 있다. 한편, 기판(101) 내에는 다수의 단위 화소들(UPs)을 포함한 화소 영역(PA), 및 화소 영역(PA)에 인접하여 적어도 하나의 더미 화소(Dummy Pixel: DP)을 구비한 더미 영역(DA)이 배치될 수 있다.
도 11에 도시된 바와 같이, 화소 영역(PA)은 수평 단면이 직사각형 형태를 가지며, 더미 영역(DA)의 수평 단면은 화소 영역(PA)을 둘러싸는 직사각형 고리 형태를 가질 수 있다. 물론, 화소 영역(PA)의 수평 단면이 직사각형 형태에 한정되는 것은 아니며, 더미 영역(DA)의 수평 단면도 직사각형 고리 형태에 한정되는 것은 아니다. 한편, 본 실시예의 이미지 센서(100i)에서, 더미 영역(DA)은 화소 영역(PA)을 둘러싸는 구조를 가지지만, 더미 영역(DA)의 구조가 그에 한정되는 것은 아니다. 예컨대, 더미 영역(DA)은 화소 영역(PA)을 둘러싸지 않고, 화소 영역(PA)의 어느 일부에만 인접하여 배치될 수도 있다.
더미 영역(DA)은 다수의 더미 화소들(DPs)을 포함하며, 더미 화소들(DPs) 각각에는 단위 화소들(UPs)과 유사하게 웰 영역 및 포토다이오드가 형성될 수 있다. 또한, 더미 화소들(DPs)은 단위 화소들(UPs)과 마찬가지로 기판(101)을 기반으로 형성되므로 기본적으로 도전성을 가질 수 있다. 경우에 따라, 더미 화소들(DPs)에는 웰 영역 및 포토다이오드가 형성되지 않을 수도 있다. 더미 화소들(DPs)은 광전 변환에 의한 신호를 수신하는 영역이 아니다. 따라서, 단위 화소들(UP) 내에 배치되는 트랜지스터들은 더미 화소들(DPs)에 배치되지 않을 수 있다. 또한, 더미 화소들(DPs)에 대응하는 기판(101)의 후면(BS) 부분에 컬러 필터와 마이크로 렌즈도 배치되지 않을 수 있다. 한편, 더미 영역(DA)은 주변 회로 영역으로 분류되거나, 또는 주변 회로 영역과 별개로 화소 영역(PA)과 주변 회로 영역의 경계 영역으로 분류될 수 있다. 또한, 경우에 따라, 더미 영역(DA)을 화소 영역(PA)에 포함시키는 경우도 있다.
본 실시예의 이미지 센서(100i)에서, 더미 영역(DA)의 적어도 하나의 더미 화소(DP)에는 더미 콘택(172)이 배치될 수 있다. 더미 콘택(172)은 화소 영역(PA)의 내부 배선층(140) 중 적어도 하나의 배선층을 더미 화소(DP)에 전기적으로 연결할 수 있다. 도 13a에서, 더미 콘택(172)은 더미 영역(DA) 상의 제1 내부 배선층(141d), 수직 콘택(142d) 및 제2 내부 배선층(143d)에 연결되고, 더미 영역(DA) 상의 제2 내부 배선층(143d)이 화소 영역(PA)의 제2 내부 배선층(143)과 연결되는 것으로 도시되고 있다. 그러나 이는 하나의 예시일 뿐, 더미 콘택(172)과 화소 영역(PA)의 내부 배선층(140)은 다양한 구조로 연결될 수 있다. 예컨대, 더미 영역(DA) 상의 제1 내부 배선층(141d)과 화소 영역(PA)의 제1 내부 배선층(141)은 도시된 단면 부분 이외의 부분에서 서로 연결됨으로써, 화소 영역(PA)의 제1 내부 배선층(141)이 더미 콘택(172)을 통해 더미 화소(DP)에 전기적으로 연결될 수 있다.
더미 콘택들(172)을 통해 화소 영역(PA)의 내부 배선층(140)이 더미 화소(DP)로 연결됨으로써, 내부 배선층(140)에 축적되어 있는 전하들, 예컨대 정공들이 더미 콘택(172)을 통해 더미 화소(DP)로 이동하여 기판(101)을 통해 배출될 수 있다. 내부 배선층(140)에는 전하들이 축적될 수 있는데, 내부 배선층(140)에 축적된 전하들은 원하지 않는 필드를 발생시키고, 단위 화소들(UPs)이나 화소 분리 구조체(110)의 도전층(113)으로 이동하여 암전류 등과 같은 디펙을 야기할 수 있다. 그러나 본 실시예의 이미지 센서(100i)에서는, 전하들이 내부 배선층(140)에 축적되지 않고 더미 콘택들(172)을 통해 방전(discharging) 됨으로써, 전술한 문제점들이 사전에 방지할 수 있다. 한편, 더미 콘택들(172)은 전하의 방전에 이용되므로 방전 콘택으로 명명될 수도 있다.
참고로, 내부 배선층(140)에 전하들이 축적되는 하나의 원인은 메탈 배선 공정에서 이용하는 플라즈마에 기인할 수 있다. 예컨대, 내부 배선층(140)을 형성하기 위하여, 일반적으로 플라즈마를 이용한 증착, 식각, 세정 공정 등이 수행되는데, 플라즈마 내에는 중성을 띠는 라디칼 이외에 전하를 띄는 이온이나 전자들이 포함될 수 있다. 플라즈마 내의 전하를 갖는 이온이나 전자들은 메탈 배선 공정 중에 메탈층, 즉 내부 배선층(140)에 축적될 수 있다.
도 13a에서, 점선의 화살표를 통해 정공들이 더미 콘택(172), 더미 화소(DP) 및 기판(101)을 통해 방전되는 과정을 표시하고 있는데, 정공들의 실제 이동 경로와는 약간 다를 수 있다. 왜냐하면, 도 13a의 경우 기판(101)의 후면이 연마되어 제거된 이후의 모습이고, 메탈 배선 공정은 기판(101)의 후면이 연마되기 전에 수행되기 때문이다. 그에 따라, 메탈 배선 공정에서 정공들은 연마되기 전의 기판(101)의 더 깊은 부분을 통해 이동 및 배출될 수 있다.
그 외 전압 인가 배선층(120)과 콘택(122), 그리고 화소 분리 구조체(110), 절연층(130), 내부 배선층(140), 컬러 필터(162) 등의 다른 구성 요소들에 대한 내용은 도 1 내지 도 4의 설명 부분에서 설명한 바와 같다.
본 실시예의 이미지 센서(100i)는, 더미 영역(DA)의 더미 화소(DP)와 화소 영역(PA)의 내부 배선층(140)을 연결하는 더미 콘택들(172)을 포함할 수 있다. 그에 따라, 본 실시예의 이미지 센서(100i)는, 메탈 배선 공정에서 더미 콘택들(172)을 통해 전하들이 방전됨으로써, 메탈 배선 공정이 안정적으로 수행되고 성능이 우수한 이미지 센서를 구현할 수 있도록 한다. 예컨대, 본 실시예의 이미지 센서(100i)는 더미 콘택들(172)을 통해 기존 메탈 배선 공정에서의 내부 배선층(140)의 전하 축적 문제를 해결할 수 있고, 그에 따라 성능이 우수하고 불량률이 낮은 이미지 센서를 구현할 수 있도록 한다.
도 13b를 참조하면, 본 실시예의 이미지 센서(100j)는 전압 인가 배선층(120a)과 콘택(122b)이 기판(101)의 후면(BS) 쪽에서 형성된다는 점에서, 도 13a의 이미지 센서(100i)와 다를 수 있다. 예컨대, 본 실시예의 이미지 센서(100j)는, 더미 화소(DP)에 연결된 더미 콘택(172)이 기판(101)의 전면(FS) 쪽에 형성되되, 전압 인가 배선층(120a)과 콘택(122b)은 도 7a의 이미지 센서(100c)와 유사하게 기판(101)의 후면(BS) 쪽에 형성될 수 있다.
그 외 구성 요소들에 대한 내용은 도 11 내지 도 13a의 설명 부분 및 도 7a의 설명 부분에서 설명한 바와 같다.
도 13a 및 도 13b의 이미지 센서(100i, 100j)에서, 전압 인가 배선층과 콘택의 구조는 각각 도 3a 및 도 7a의 이미지 센서(100, 100c)의 전압 인가 배선층(120, 1220a)과 콘택(122, 122b)의 배치 구조를 갖는 것으로 예시되고 있다. 그러나 본 실시예의 이미지 센서의 전압 인가 배선층과 콘택의 구조가 그에 한정되는 것은 아니다. 예컨대, 본 실시예의 이미지 센서에는 도 5a, 도 6a, 도 8a, 도 9a의 이미지 센서(100a, 100b, 100d, 100e)의 전압 인가 배선층과 콘택의 배치 구조가 채용될 수도 있다. 또한, 본 실시예의 이미지 센서에는 도 10a 내지 도 10c의 이미지 센서(100f, 100g, 100h)의 전압 인가 배선층과 콘택의 배치 구조가 채용될 수도 있다.
도 14는 본 발명의 일 실시예에 따른 이미지 센서에 대한 개략적인 레이아웃으로서, 도 12에 대응하며, 도 15a 내지 도 15c는 도 14의 Ⅳ-Ⅳ' 부분을 절단하여 보여주는 단면도들이다. 도 1 내지 도 13b의 설명 부분에서 이미 설명한 내용은 간단히 설명하거나 생략한다.
도 14 및 도 15a를 참조하면, 본 실시예의 이미지 센서(100k)는 전압 인가 배선층(120e)의 구조와 더미 콘택(172)의 연결 구조에서, 도 12 및 도 13a의 이미지 센서(100i)와 다를 수 있다. 구체적으로, 본 실시예의 이미지 센서(100k)에서, 전압 인가 배선층(120e)은 더미 영역(DA) 방향으로 확장한 돌출부(120e-p)를 포함할 수 있다. 전압 인가 배선층(120e)의 돌출부(120e-p)는 더미 콘택(172)이 배치되는 더미 화소들(DP)에 대응하여 형성될 수 있다. 화소 영역(PA)에 인접한 더미 화소(DP)라도 더미 콘택(172)이 배치되지 않는 더미 화소(DP)에는 돌출부(120e-p)는 형성되지 않을 수 있다.
더미 화소들(DPs)에 배치되는 더미 콘택(172)은 도 15a에 도시된 바와 같이 전압 인가 배선층(120e)의 돌출부(120e-p)에 연결됨으로써, 전압 인가 배선층(120e)을 더미 화소(DP)에 전기적으로 연결할 수 있다. 또한, 도 14에 도시된 바와 같이, 하나의 전압 인가 배선층(120e)에 다수의 돌출부(120e-p)가 형성되고, 또한 다수의 돌출부(120e-p) 각각에 더미 콘택(172)이 연결될 수 있다. 따라서, 전압 인가 배선층(120e)에 축적된 전하들이 다수의 더미 콘택들(172), 더미 화소들(DPs) 및 기판(101)을 통해 신속하게 배출될 수 있다.
전압 인가 배선층(120e)은 크게 보면 화소 영역(PA)의 내부 배선층에 속할 수 있고, 또한, 전술한 바와 같이 전압 인가 배선층(120e)은 내부 배선층과 함께 형성될 수 있다. 따라서, 전압 인가 배선층(120e) 역시 메탈 배선 공정에서 전하 축적에 의한 문제를 야기시킬 수 있다. 특히, 전압 인가 배선층(120e)은 화소 분리 구조체(110)의 도전층(113)에 연결되므로, 전하들이 도전층(113)으로 이동하여 축적됨으로써, 필드 발생이나 단위 화소들(UPs)의 전기적 특성 저하 등의 문제들을 발생시킬 수 있다. 그러나 본 실시예의 이미지 센서(100k)에서는 전압 인가 배선층(120e)이 돌출부(120e-p)를 통해 더미 화소(DP)에 배치된 더미 콘택(172)에 연결되고, 메탈 배선 공정에서 전하들이 더미 콘택(172)을 거쳐 더미 화소(DP) 및 기판(101)을 통해 배출될 수 있다. 따라서, 기존의 화소 분리 구조체(110)의 도전층(113)에 전하가 축적되어 발생하는 문제들이 해결될 수 있다.
도 15b를 참조하면, 본 실시예의 이미지 센서(100l)는 전압 인가 배선층(120e')과 콘택(122b)이 기판(101)의 후면(BS) 쪽에서 형성되고, 또한 더미 콘택(172a) 역시 기판(101)의 후면(BS) 쪽에 형성된다는 점에서, 도 15a의 이미지 센서(100k)와 다를 수 있다. 구체적으로, 본 실시예의 이미지 센서(100l)는, 전압 인가 배선층(120e')과 콘택(122b)은 도 7a의 이미지 센서(100c)와 유사하게 기판(101)의 후면(BS) 쪽에 형성될 수 있다. 또한, 전압 인가 배선층(120e')은 더미 영역(DA)으로 확장하는 돌출부(120e-p')를 포함할 수 있다.
한편, 더미 콘택(172a)은 기판(101)의 후면(BS) 쪽에 하부 절연층(157)을 관통하여 더미 화소(DP)의 하면에 연결되는 구조를 가질 수 있다. 또한, 더미 콘택(172a)은 전압 인가 배선층(120e')의 돌출부(120e-p')에 연결될 수 있다. 따라서, 메탈 배선 공정에서 전압 인가 배선층(120e')의 전하들이 더미 콘택(172a), 더미 화소(DP) 및 기판(101)을 통해 방전될 수 있다.
그 외 구성 요소들에 대한 내용은 도 14 및 도 15a의 설명 부분 및 도 7a의 설명 부분에서 설명한 바와 같다.
도 15c를 참조하면, 본 실시예의 이미지 센서(100m)는 도 15b의 이미지 센서(100l)와 유사한 구조를 가지나, 기판(101)의 전면(FS) 쪽의 더미 화소(DP) 상에 더미 콘택(172)이 더 배치된다는 점에서, 도 15b의 이미지 센서(100l)와 다를 수 있다. 본 실시예의 이미지 센서(100m)에서, 기판(101)의 후면(BS) 쪽의 전압 인가 배선층(120e')과 콘택(122b), 그리고 더미 콘택(172a)의 구조나 기능 등은 도 15b의 이미지 센서(100l)의 설명 부분에서 설명한 바와 같다. 또한, 기판(101)의 전면(FS) 쪽의 더미 콘택(172)의 구조나 기능 등은 도 11 내지 도 13a의 이미지 센서(100i)의 설명 부분에서 설명한 바와 같다.
본 실시예의 이미지 센서(100m)는, 더미 콘택(172, 172a)을 이용하여 메탈 배선 공정에서 내부 배선층(140)과 전압 인가 배선층(120e')의 전하들을 더미 화소(DP) 및 기판(101)을 통해 방전되도록 함으로써, 내부 배선층(140)과 전압 인가 배선층(120e'), 또는 화소 분리 구조체(110)의 도전층(113)에 전하들이 축적됨에 따라 발생할 수 있는 문제들을 해결할 수 있다.
도 15a 내지 도 15c의 이미지 센서(100k, 100l, 100m)에서, 전압 인가 배선층과 콘택의 구조는 기본적으로 도 3a 및 도 7a의 이미지 센서(100, 100c)의 전압 인가 배선층(120, 1220a)과 콘택(122, 122b)의 배치 구조를 기반으로 하고 있다. 그러나 본 실시예의 이미지 센서의 전압 인가 배선층과 콘택의 구조가 그에 한정되는 것은 아니다. 예컨대, 본 실시예의 이미지 센서에는, 전압 인가 배선층이 돌출부를 포함하여 더미 콘택과 연결되는 구조를 유지할 수 있는 한, 도 5a, 도 6a, 도 8a, 도 9a의 이미지 센서(100a, 100b, 100d, 100e)의 전압 인가 배선층과 콘택의 배치 구조가 채용될 수도 있다. 또한, 본 실시예의 이미지 센서에는, 전압 인가 배선층이 돌출부를 가지고 더미 콘택과 연결되는 구조를 유지할 수 있는 한, 도 10a 내지 도 10c의 이미지 센서(100f, 100g, 100h)의 전압 인가 배선층과 콘택의 배치 구조가 채용될 수도 있다.
도 16은 본 발명의 일 실시예에 따른 이미지 센서에 대한 개략적인 레이아웃이고, 도 17은 도 16의 D 부분을 확대하여 보여주는 확대도이며, 도 18은 도 17의 Ⅴ-Ⅴ' 부분을 절단하여 보여주는 단면도이다. 도 1 내지 도 15c의 설명 부분에서 이미 설명한 내용은 간단히 설명하거나 생략한다.
도 16 내지 도 18을 참조하면, 본 실시예의 이미지 센서(100n)는 더미 영역(DA)에 더미 배선층(170)이 더 배치된다는 점에서, 도 11 내지 도 13a의 이미지 센서(100i)와 다를 수 있다. 구체적으로, 본 실시예의 이미지 센서(100n)에서, 더미 영역(DA)은 수평 단면이 직사각형 고리 형태를 가지며, 그러한 더미 영역(DA)의 형태에 대응하여 더미 영역(DA)의 제1 층간 절연층(131) 상에 더미 배선층(170)이 형성될 수 있다. 따라서, 더미 배선층(170)도 직사각형 고리 형태를 가질 수 있다.
더미 배선층(170)은 더미 화소들(DPs)에 연결된 더미 콘택들(172)과 연결될 수 있다. 또한, 더미 배선층(170)은 연결 배선층(175)을 통해 전압 인가 배선층(120)에 연결될 수 있다. 따라서, 본 실시예의 이미지 센서(100n)는, 메탈 배선 공정에서, 전압 인가 배선층(120)의 전하들이 연결 배선층(175), 더미 배선층(170) 및 더미 콘택(172)을 이용하여 더미 화소(DP)와 기판(101)을 통해 방전될 수 있다.
본 실시예의 이미지 센서(100n)에서, 더미 배선층(170)의 형태가 직사각형 고리 형태에 한정되는 것은 아니다. 예컨대, 더미 배선층(170)은 더미 영역(DA) 상에서 소부분들이 소정 간격을 가지고 이격된 형태로 형성될 수도 있다. 물론, 소부분들 각각은 연결 배선층(175)을 통해 전압 인가 배선층(120)에 연결되고, 하부에는 더미 콘택들(172)이 배치되어 더미 콘택들(172)을 통해 더미 화소(DP)에 연결될 수 있다.
또한, 본 실시예의 이미지 센서(100n)에서, 더미 배선층(170)은 전압 인가 배선층(120)에만 연결되는 것은 아니다. 예컨대, 더미 배선층(170)은 수직 콘택과 다른 연결 배선층을 이용하여 화소 영역(PA)의 내부 배선층(140)에도 연결될 수 있다. 따라서, 본 실시예의 이미지 센서(100n)는, 메탈 배선 공정에서, 화소 영역(PA)의 내부 배선층(140)의 전하들이 더미 배선층(170) 및 더미 콘택(172)을 이용하여 더미 화소(DP)와 기판(101)을 통해 방전될 수도 있다.
도 16 내지 도 18의 이미지 센서(100n)에서, 전압 인가 배선층과 콘택의 구조는 기본적으로 도 3a의 이미지 센서(100)의 전압 인가 배선층(120)과 콘택(122)의 배치 구조를 기반으로 하고 있다. 그러나 본 실시예의 이미지 센서의 전압 인가 배선층과 콘택의 구조가 그에 한정되는 것은 아니다. 예컨대, 더미 영역(DA)의 상부 또는 하부에 더미 배선층이 형성되고, 더미 배선층이 전압 인가 배선층 또는 내부 배선층으로 연결되어 더미 콘택을 통해 더미 화소와 연결될 수만 있다면, 본 실시예의 이미지 센서에는 도 5a 내지 도 9a의 이미지 센서(100a,..., 100e)의 전압 인가 배선층과 콘택의 배치 구조가 채용될 수도 있다. 또한, 상기 조건이 만족된다면, 본 실시예의 이미지 센서에는, 도 10a 내지 도 10c의 이미지 센서(100f, 100g, 100h)의 전압 인가 배선층과 콘택의 배치 구조가 채용될 수도 있다.
도 19는 본 발명의 일 실시예에 따른 이미지 센서에 대한 개략적인 레이아웃이다. 도 1 내지 도 4 및 도 11 내지 도 18의 설명 부분에서 이미 설명한 내용은 간단히 설명하거나 생략한다.
도 19를 참조하면, 본 실시예의 이미지 센서(100o)는, 더미 영역(DA)에 더미 콘택(172)이 형성되나, 화소 영역(PA)에는 별도의 전압 인가 배선층과 콘택이 형성되지 않는다는 점에서, 도 11의 이미지 센서(100i)와 다를 수 있다.
예컨대, 본 실시예의 이미지 센서(100o)는 메탈 배선 공정에서의 화소 영역(PA)의 내부 배선층(140)의 전하 방전을 주목적으로 하며, 전압 인가 배선층과 콘택은 별도로 형성되지 않을 수 있다. 다시 말해서, 화소 분리 구조체(110)의 DTI층(111) 계면의 디펙 소스를 억제하기 위하여 도전층(113)의 표면에 보론과 같은 불순물을 고농도 도핑하는 방법 등이 채용될 수 있다.
한편, 본 실시예의 이미지 센서(100o)에서도 도 16의 이미지 센서(100n)와 같은 더미 배선층(170)과 연결 배선층(175)이 채용될 수 있음은 물론이다. 다만, 본 실시예의 이미지 센서(100o)에서는 별도의 전압 인가 배선층이 형성되지 않으므로, 더미 배선층(170)은 연결 배선층(175)을 통해 화소 영역(PA)의 내부 배선층(140)에 연결될 수 있다.
그 외 구성 요소들의 구조나 기능 등은 도 1 내지 도 4 및 도 11 내지 도 18의 설명 부분에서 설명한 바와 같다.
도 20a 내지 도 20e는 본 발명의 일 실시예에 따른 도 3a의 이미지 센서의 제조 과정을 보여주는 단면도이다. 도 1 내지 도 4의 설명 부분에서 이미 설명한 내용은 간단히 설명하거나 생략한다.
도 20a를 참조하면, 서로 반대되는 전면(FS)과 후면(BS")을 가지는 기판(101)을 준비할 수 있다. 기판(101)은 실리콘 웨이퍼, 또는 에피택셜 웨이퍼, 또는 SOI(Silicon on insulator) 웨이퍼일 수 있다. 물론, 기판(101)이 상기 웨이퍼들에 한정되는 것은 아니다. 한편, 기판(101)에는 예를 들면 P형의 불순물이 도핑 될 수 있다.
기판(101)에 이온 주입 공정을 진행하여 포토다이오드(PD)와 웰 영역(PW)을 형성할 수 있다. 포토다이오드(PD)는 예컨대, N형의 불순물을 도핑하여 형성될 수 있고 웰 영역(PW)은 예컨대, P형의 불순물을 도핑하여 형성될 수 있다. 한편, 포토다이오드(PD) 및/또는 상기 웰 영역(PW)은 도 20c의 설명 부분의 화소 분리 구조체(110)를 형성한 후에 형성될 수도 있다.
이후, 전면(FS) 상에 제1 마스크 패턴(미도시)을 형성할 수 있다. 상기 제1 마스크 패턴을 식각 마스크로 이용하여 전면(FS)에 인접한 기판(101)의 상부 부분을 식각하여 제1 깊이의 제1 트렌치(T1)를 형성할 수 있다. 이후, 제1 트렌치(T1)를 채우는 절연층을 형성하고 CMP(Chemical Mechanical Polishing)나 에치백(etch back) 등을 이용한 평탄화 공정을 진행할 수 있다. 평탄화 공정을 통해 기판(101)의 전면(FS)이 노출되고, STI층(103a, 103b)이 형성될 수 있다.
도 20b를 참조하면, 기판(101)의 전면(FS)을 덮으며 단위 화소들(UPs)을 정의하는 제2 마스크 패턴(미도시)을 형성할 수 있다. 상기 제2 마스크 패턴을 식각 마스크로 이용하여 STI층(103a)과 기판(101)을 식각하여 제2 깊이의 제2 트렌치(T2)를 형성할 수 있다. 제2 트렌치(T2)는 서로 교차하는 그물망 형태로 형성될 수 있다. 상기 제2 마스크 패턴으로 덮이고 제2 트렌치(T2)가 형성된 상태에서 기판(101)에 대하여 이온주입 공정을 진행하여 제2 트렌치(T2)의 하부 면에 채널 스톱 영역(115)을 형성할 수 있다. 채널 스톱 영역(115)은 예컨대, P형의 불순물을 도핑하여 형성될 수 있다.
한편, 도 7a의 이미지 센서(100c)와 같이 화소 분리 구조체가 DTI층과 도전층만으로 구성되는 경우에는 이온주입 공정은 생략될 수 있다. 그에 따라, 채널 스톱 영역(115)은 형성되지 않을 수도 있다.
도 20c를 참조하면, 상기 제 2 마스크 패턴을 제거한 후에, 남은 기판(101) 결과물 상에 절연층을 컨포말하게 도포하여 제2 트렌치(T2)의 측벽과 바닥, 그리고 기판(1010)의 전면(FS)을 덮을 수 있다. 이후, 도전층을 상기 절연층 상에 적층하여 제2 트렌치(T2)를 채우고, 기판(101)의 전면(FS) 상의 상기 절연층을 덮을 수 있다. 평탄화 공정을 진행하여 제2 트렌치(T2) 안에 DTI층(111)과 도전층(113)을 형성하고, 기판(101)의 전면(FS)을 노출시킬 수 있다. 제2 트렌치(T2) 안에 DTI층(111)과 도전층(113)을 형성함으로써, DTI층(111), 도전층(113) 및 채널 스톱 영역(115)을 구비한 화소 분리 구조체(110)가 형성될 수 있다. 또한, 화소 분리 구조체(110)를 통해 단위 화소들(UPs)이 서로 분리될 수 있다.
도 20d를 참조하면, 기판(101) 전면(FS) 상의 단위 화소들(UPs) 각각에 게이트 절연층과 트랜스퍼 게이트를 형성하고, 이온 주입 공정을 통해 부유확산 영역과 접지용 불순물 영역 등을 형성할 수 있다. 또한, 기판(101) 전면(FS) 상에 절연층(130), 수직 콘택(142) 및 내부 배선층(140)을 형성할 수 있다.
수직 콘택(142)과 내부 배선층(140)을 형성하는 공정에서, 콘택(122)과 전압 인가 배선층(120)이 함께 형성될 수 있다. 전압 인가 배선층(120)은 제1 층간 절연층(도 3a의 131 참조) 상에 형성되며, 화소 영역(PA)의 외곽의 적어도 일부를 둘러싸는 구조로 형성될 수 있다. 또한, 콘택(122)은 전압 인가 배선층(120)의 구조에 대응하여, 전압 인가 배선층(120)의 하부에 소정 간격을 가지고 배치될 수 있다.
한편, 기판(101)의 후면(BS")에 평행하게 연장하는 점선은 후면 연마를 통해 기판(101)의 후면 부분이 제거되는 위치를 표시하는 라인일 수 있다. 예컨대, 차후 공정에서 기판(101)의 후면 부분이 제1 두께(Th1)만큼 제거될 수 있다.
도 20e를 참조하면, 기판(101)을 뒤집어 후면(BS")이 위를 향하도록 하고, 그라인딩 또는 CMP 공정을 진행하여, 후면(BS")에 인접한 기판(101) 부분을 제1 두께(도 20d의 Th1 참조)만큼 제거하여 채널 스톱 영역(115)을 노출시킬 수 있다. 만약, 화소 분리 구조체(110)가 DTI층(111)과 도전층(113)만으로 구성되는 경우에는 CMP 공정을 통해 DTI층(111)의 하면이 노출되도록 할 수도 있다. 물론, 그러한 경우에 DTI층(111) 하부에 채널 스톱 영역이 형성되지 않을 수 있다.
참고로, DTI층(111)의 하면에 채널 스톱 영역(115)이 배치되는 경우에, 그라인딩 또는 CMP 공정 후 기판(101)의 후면(BS)의 표면 평탄도 또는 균일도가 향상될 수 있다. 또한, 그라인딩 또는 CMP 공정 동안 기판(101)과 DTI층(111) 사이의 계면에 스트레스가 완화되어 결함이 감소할 수 있다. 표면 균일도 향상과 결함 감소에 기인하여, 화소별 색상 차이 및 암전류 특성이 개선되어 고화질의 이미지 센서가 구현될 수 있다.
계속해서, 기판(101)의 후면(BS) 상에 반사 방지층(151), 제1 절연층(153), 제2 절연층(155), 컬러 필터(162) 및 마이크로 렌즈(164)가 형성됨으로써, 도 3a의 이미지 센서(100)가 완성될 수 있다.
도 21a 내지 도 21c는 본 발명의 일 실시예에 따른 도 5a 또는 도 6a의 이미지 센서의 제조 과정을 보여주는 단면도들이다. 도 1 내지 도 6a 및 도 20a 내지 도 20e의 설명 부분에서 이미 설명한 내용은 간단히 설명하거나 생략한다.
도 21a를 참조하면, 도 20a의 설명 부분에서 설명한 바와 같이, 기판(101)에 이온 주입 공정을 진행하여 포토다이오드(PD)와 웰 영역(PW)을 형성할 수 있다. 이후, STI층은 형성하지 않고, 도 20b의 설명 부분에서 설명한 바와 같이 제2 트렌치(T2)를 형성할 수 있다. 제2 트렌치(T2) 형성 후, 이온 주입 공정을 통해 채널 스톱 영역(115)을 형성할 수 있다.
이후, 도 20c의 설명 부분에서 설명한 바와 같이, 기판(101) 전면(FS)의 결과물 상에 절연층 및 도전층을 형성하고, 평탄화 공정을 진행하여 제2 트렌치(T2) 안에 DTI층(111)과 도전층(113)을 형성할 수 있다. DTI층(111)과 도전층(113)을 형성함으로써, 화소 분리 구조체(110)가 형성되고, 또한, 이러한 화소 분리 구조체(110)를 통해 단위 화소들(UPs)이 서로 분리될 수 있다. 한편, 포토다이오드(PD)와 웰 영역(PW)은 화소 분리 구조체(110)가 형성된 후에 형성될 수 있다.
도 21b를 참조하면, 화소 분리 구조체(110) 형성 후, 도 20a의 설명 부분에서 설명한 바와 같이 기판(101) 전면 상에 제1 마스크 패턴을 형성하고, 상기 제1 마스크 패턴을 이용하여 제1 트렌치(T1)를 형성한 후 제1 트렌치(T1)에 절연층을 채워 STI층(103a, 103b)을 형성할 수 있다. 이와 같이, 화소 분리 구조체(110) 형성 후에 STI층(103a, 103b)을 형성함으로써, 화소 분리 구조체(110a)는 STI층(103a)을 관통하여 결합하는 구조가 아닌, STI층(103a)의 하면에 결합하는 구조로 형성될 수 있다.
도 21c를 참조하면, 이후, 도 20d의 설명 부분에서 설명한 바와 같이, 기판(101) 전면(FS) 상의 단위 화소들(UPs) 각각에 게이트 절연층과 트랜스퍼 게이트를 형성하고, 이온 주입 공정을 통해 부유확산 영역과 접지용 불순물 영역 등을 형성할 수 있다. 또한, 기판(101) 전면(FS) 상에 절연층(130), 수직 콘택(142) 및 내부 배선층(140)과, 전압 인가 배선층(120)과 콘택(122a)을 형성할 수 있다.
전술한 바와 같이, 수직 콘택(142)과 내부 배선층(140)을 형성하는 공정에서, 콘택(122a)과 전압 인가 배선층(120)이 함께 형성될 수 있다. 한편, 콘택(122a)은 도시된 바와 같이 제1 층간 절연층(131)과 STI층(103a)을 관통하여 화소 분리 구조체(110)의 도전층(113)에 연결되는 구조로 형성될 수 있다.
이후, 도 20e의 설명 부분에서 설명한 바와 같은 공정들을 진행하여 도 5a의 이미지 센서(100a)를 구현할 수 있다.
한편, 도 21b의 공정 단계에서, 화소 분리 구조체(110)에 결합하는 STI층(103a) 부분을 형성하지 않고, 단위 화소(UP) 내의 활성 영역만을 정의하는 STI층(103b)을 형성하고, 그 이후에 공정을 진행함으로써, 도 6a의 이미지 센서(100b)를 구현할 수 있다.
도 22a 및 도 22b는 본 발명의 일 실시예에 따른 도 7a의 이미지 센서의 제조 과정을 보여주는 단면도들이다. 도 1 내지 도 4, 도 7a, 및 도 20a 내지 도 20e의 설명 부분에서 이미 설명한 내용은 간단히 설명하거나 생략한다.
도 22a를 참조하면, 먼저, 도 20a 내지 도 20d의 공정 단계를 진행하되, 도 20b 공정 단계에서, 이온 주입 공정이 생략됨으로써, 채널 스톱 영역이 형성되지 않을 수 있다. 또한, 도 20d의 공정 단계에서, 기판(101)의 전면(FS) 상에 전압 인가 배선층(120)과 콘택(122)은 형성되지 않을 수 있다.
이후, 도 20e의 설명 부분에서 설명한 바와 같이, 기판(101)을 뒤집어 후면(BS")이 위를 향하도록 하고, 그라인딩 또는 CMP 공정을 진행하여, 후면(BS")에 인접한 기판(101) 부분을 제2 두께만큼 제거하고 DTI층(111)을 노출시킬 수 있다. 예컨대, DTI층(111)이 CMP 공정 등에서 식각 정지막으로 작용할 수 있다. 한편, 채널 스톱 영역이 존재하지 않고, 또한, CMP 공정을 통해 DTI층(111)이 노출되므로, 상기 제2 두께는 도 20d의 제1 두께(Th1)보다 클 수 있다.
도 22b를 참조하면, 이후, 기판(101)의 후면(BS') 상에 하부 절연층(157)을 형성할 수 있다. 또한, 하부 절연층(157) 및 DTI층(111)을 관통하여 화소 분리 구조체(110b)의 도전층(113)에 연결되는 콘택(122b)을 형성하고, 하부 절연층(157) 상에 전압 인가 배선층(120a)을 형성할 수 있다. 콘택(122b)은 전압 인가 배선층(120a)에 연결될 수 있다. 전압 인가 배선층(120a)은 기판(101)의 후면(BS') 쪽에서 화소 영역(PA)의 외곽을 둘러싸는 구조로 형성될 수 있다.
전압 인가 배선층(120a) 형성 후, 하부 절연층(157) 상에 반사 방지층(151), 제1 절연층(153), 제2 절연층(155), 컬러 필터(162) 및 마이크로 렌즈(164)가 형성됨으로써, 도 7a의 이미지 센서(100c)가 완성될 수 있다.
도 23a 내지 도 23c는 본 발명의 일 실시예에 따른 도 8a의 이미지 센서의 제조 과정을 보여주는 단면도들이다. 도 1 내지 도 4, 도 8a, 및 도 20a 내지 도 20e의 설명 부분에서 이미 설명한 내용은 간단히 설명하거나 생략한다.
도 23a를 참조하면, 도 20a의 설명 부분에서 설명한 바와 같이, STI층(103a, 103b)을 형성할 수 있다. 이후, 도 20b와 도 20c의 공정 단계를 수행하지 않고 바로 도 20d 공정 단계를 수행할 수 있다. 다시 말해서, 화소 분리 구조체(110)를 형성하지 않고, 기판(101)의 전면(FS) 상에 절연층(130), 수직 콘택(142) 및 내부 배선층(140)을 형성할 수 있다. 물론, 단위 화소들(UPs) 각각에 게이트들과 해당 불순물 영역들이 형성될 수 있다.
도 23b를 참조하면, 이후, 기판(101)의 후면(BS)에 대하여, 도 20b와 도 20c의 공정 단계를 수행하여, 화소 분리 구조체(110c)를 형성할 수 있다. 좀더 구체적으로, 일단 그라인딩이나 CMP 등을 통해 기판(101)의 후면 부분을 소정 부분 제거할 수 있다. 이후, 단위 화소들(UPs)을 서로 분리하는 제2 트렌치(T2')를 기판(101)의 후면(BS)에서 형성할 수 있다. 도시된 바와 같이, 제2 트렌치(T2')는 기판(101)의 후면(BS)에서 전면(FS)으로 확장하는 방향으로 형성될 수 있다.
제2 트렌치(T2')는 STI층(103a) 부분에 대응하여 형성될 수 있고, 제2 트렌치(T2')의 상면은 STI층(103a)의 하면으로부터 소정 간격 이격되도록 형성될 수 있다. 경우에 따라, 제2 트렌치(T2')는 STI층(103a)의 하면에 접하거나 또는 STI층(103a)의 하면으로부터 상부로 돌출되도록 형성될 수도 있다. 제2 트렌치(T2')의 상면이 STI층(103a)의 하면으로부터 소정 간격 이격된 경우에, 그 사이에 채널 스톱 영역(115c)이 형성될 수 있다.
이후, 기판(101) 후면(BS)의 결과물 상에 절연층 및 도전층을 형성하고, 평탄화 공정을 진행하여 제2 트렌치(T2') 안에 DTI층(111c)과 도전층(113c)을 형성할 수 있다. DTI층(111)과 도전층(113)을 형성함으로써, 화소 분리 구조체(110c)가 형성되고, 또한, 화소 분리 구조체(110c)를 통해 단위 화소들(UPs)이 서로 분리될 수 있다. 한편, 평탄화 공정에서 DTI층(111c)이 식각 정지막의 기능을 할 수 있다. 그에 따라, 도시된 바와 같이, 단위 화소들(UPs)에 대응하는 기판(101)의 후면(BS) 부분에 DTI층(111c')이 남을 수 있다.
도 23c를 참조하면, 이후, 도 22b의 공정 단계에서 설명한 바와 같이, 기판(101)의 후면(BS) 상에 하부 절연층(157)을 형성할 수 있다. 또한, 하부 절연층(157)을 관통하여 화소 분리 구조체(110c)의 도전층(113c)에 연결되는 콘택(122b)을 형성하고, 하부 절연층(157) 상에 전압 인가 배선층(120a)을 형성할 수 있다. 전압 인가 배선층(120a)은 기판(101)의 후면(BS) 쪽에서 화소 영역(PA)의 외곽을 둘러싸는 구조로 형성될 수 있다.
전압 인가 배선층(120a) 형성 후, 하부 절연층(157) 상에 반사 방지층(151), 제1 절연층(153), 제2 절연층(155), 컬러 필터(162) 및 마이크로 렌즈(164)가 형성됨으로써, 도 8a의 이미지 센서(100d)가 완성될 수 있다.
도 24는 본 발명의 일 실시예에 따른 도 13a의 이미지 센서의 제조 과정을 보여주는 단면도이다. 도 1 내지 도 4, 도 11 내지 도 13a, 그리고 도 20a 내지 도 20e의 설명 부분에서 이미 설명한 내용은 간단히 설명하거나 생략한다.
도 24를 참조하면, 도 20a 내지 도 20c의 공정 단계를 진행하여 기판(101)에 단위 화소들(UPs)을 각각 분리하는 화소 분리 구조체(110)를 형성할 수 있다.
이후, 도 20d에서 설명한 바와 같이, 기판(101)의 전면(FS) 상의 단위 화소들(UPs) 각각에 게이트 절연층과 트랜스퍼 게이트를 형성하고, 이온 주입 공정을 통해 부유확산 영역과 접지용 불순물 영역 등을 형성할 수 있다. 또한, 기판(101)의 전면(FS) 상에 절연층(130), 수직 콘택(142) 및 내부 배선층(140)들을 형성할 수 있다.
한편, 수직 콘택(142)과 내부 배선층(140)을 형성하는 공정에서, 콘택(122)과 전압 인가 배선층(120)이 함께 형성될 수 있다. 또한, 수직 콘택(142)과 내부 배선층(140)을 형성하는 공정에서, 더미 영역(DA)의 적어도 하나의 더미 화소(DP) 상에 더미 콘택(172), 수직 콘택(142d), 내부 배선층(140d) 등이 형성될 수 있다.
전압 인가 배선층(120)은 제1 층간 절연층 상에 형성되며, 화소 영역(PA)의 외곽의 적어도 일부를 둘러싸는 구조로 형성될 수 있다. 콘택(122)은 전압 인가 배선층(120)의 구조에 대응하여, 전압 인가 배선층(120)의 하부에 소정 간격을 가지고 배치될 수 있다. 더미 콘택(172)은 더미 화소(DP)에 연결되며, 또한, 더미 영역(DA)의 수직 콘택(142d), 내부 배선층(140d) 등을 통해 화소 영역의 내부 배선층(140)에 전기적으로 연결될 수 있다.
이후, 도 20e의 공정 단계가 수행됨으로써, 도 13a의 이미지 센서(100i)가 구현될 수 있다.
한편, 도시하지는 않았지만, 전압 인가 배선층을 도 14 및 도 15a의 이미지 센서(100k)의 전압 인가 배선층(120e)의 구조로 형성하고, 더미 콘택(172)이 돌출부(120e-p)를 통해 전압 인가 배선층(120e)에 연결되도록 할 수 있다. 이후, 도 20e의 공정 단계가 수행됨으로써, 도 15a의 이미지 센서(100k)가 구현될 수 있다.
더 나아가, 더미 영역(DA)에 도 17 내지 도 18의 이미지 센서(100n)의 더미 배선층(170)과 연결 배선층(175)을 형성하고, 더미 콘택(172)이 더미 배선층(170)에 연결되도록 할 수 있다. 이후, 도 20e의 공정 단계가 수행됨으로써, 도 18의 이미지 센서(100n)가 구현될 수 있다.
도 25a 및 도 25b는 본 발명의 일 실시예에 따른 도 13b의 이미지 센서의 제조 과정을 보여주는 단면도들이다. 도 1 내지 도 4, 도 11 내지 도 13b, 그리고 도 20a 내지 도 20e의 설명 부분에서 이미 설명한 내용은 간단히 설명하거나 생략한다.
도 25a를 참조하면, 도 20a 내지 도 20c의 공정 단계를 진행하여 기판(101)에 단위 화소들(UPs)을 각각 분리하는 화소 분리 구조체(110)를 형성할 수 있다. 이후, 도 20d의 설명 부분에서 설명한 바와 같이, 기판(101) 전면(FS) 상의 단위 화소들(UPs) 각각에 게이트 절연층과 트랜스퍼 게이트를 형성하고, 이온 주입 공정을 통해 부유확산 영역과 접지용 불순물 영역 등을 형성할 수 있다. 또한, 기판(101) 전면(FS) 상에 절연층(130), 수직 콘택(142) 및 내부 배선층(140)들을 형성할 수 있다.
한편, 수직 콘택(142)과 내부 배선층(140)을 형성하는 공정에서, 더미 영역(DA)의 적어도 하나의 더미 화소(DP) 상에 더미 콘택(172), 수직 콘택(142d), 내부 배선층(140d) 등이 형성될 수 있다. 도 24의 공정 단계와 달리, 본 공정 단계에서는 전압 인가 배선층과 콘택은 형성되지 않을 수 있다.
도 25b를 참조하면, 이후, 도 22b의 설명 부분에서 설명한 바와 같아, 기판(101)의 후면(BS') 상에 하부 절연층(157)을 형성할 수 있다. 또한, 하부 절연층(157) 및 DTI층(111)을 관통하여 화소 분리 구조체(110b)의 도전층(113)에 연결되는 콘택(122b)을 형성하고, 하부 절연층(157) 상에 전압 인가 배선층(120a)을 형성할 수 있다. 콘택(122b)은 전압 인가 배선층(120a)에 연결될 수 있다. 전압 인가 배선층(120a)은 기판(101)의 후면(BS') 쪽에서 화소 영역(PA)의 외곽을 둘러싸는 구조로 형성될 수 있다.
전압 인가 배선층(120a) 형성 후, 하부 절연층(157) 상에 반사 방지층(151), 제1 절연층(153), 제2 절연층(155), 컬러 필터(162) 및 마이크로 렌즈(164)가 형성됨으로써, 도 13b의 이미지 센서(100j)가 완성될 수 있다.
한편, 도시하지는 않았지만, 전압 인가 배선층을 도 15b 또는 도 15c의 이미지 센서(100l, 100m)의 전압 인가 배선층(120e') 구조로 형성하고, 하부의 더미 콘택(172a)이 돌출부(120e-p')를 통해 전압 인가 배선층(120e')에 연결되고, 또한 상부의 더미 콘택(172)이 화소 영역(PA)의 내부 배선층(140)에 연결되도록 할 수 있다. 이후, 도 20e의 공정 단계가 수행됨으로써, 도 15b또는 도 15c의의 이미지 센서(100k, 100m)가 구현될 수 있다.
도 26은 본 발명의 일 실시예에 따른 이미지 센서들을 포함하는 카메라 시스템에 대한 개략적인 블록 구조도이다.
도 26을 참조하면, 본 실시예에 따른 카메라 시스템(200)은, 이미지 센싱부(210, image sensing unit), 이미지 신호 처리부(220, image signal processing unit), 및 이미지 표시부(230, image display unit)를 포함할 수 있다. 이미지 센싱부(210)는 컨트롤 레지스터 블록(211, control resister block), 타이밍 제네레이터(212, timing generator), 램프 제네레이터(213, ramp signal generator), 버퍼부(214, buffer unit), 액티브 픽셀 센서 어레이(215, APS(Active Pixel Sensor) array), 로우 드라이버(216, row driver), 상관 이중 샘플러(217, correlated double sampler), 비교기(218, comparator), 및 아날로그-디지털 변환부(219, ADC(Analog to Digital Converter)를 포함할 수 있다.
컨트롤 레지스터 블록(211)은 이미지 센서(200)의 동작을 전체적으로 제어할 수 있다. 특히, 타이밍 제네레이터(212), 램프 제네레이터(213), 및 버퍼부(214)에 직접적으로 동작 신호를 전송할 수 있다. 타이밍 제네레이터(212)는 이미지 센싱부(210)의 여러 구성 요소들의 동작 타이밍의 기준이 되는 신호를 발생할 수 있다. 타이밍 제네레이터(212)에서 발생된 동작 타이밍 기준 신호는 로우 드라이버(216), 상관 이중 샘플러(217), 비교기(218), 및/또는 아날로그-디지털 변환부(219) 등에 전달될 수 있다. 램프 제네레이터(213)는 상관 이중 샘플러(217) 및/또는 비교기(218) 등에 사용되는 램프 신호를 생성, 전송할 수 있다. 버퍼부(214)는 래치부를 포함할 수 있다. 버퍼부(214)는 외부로 송신할 이미지 신호를 임시적으로 저장할 수 있다.
APS 어레이(215)는 외부 이미지를 센싱할 수 있다. APS 어레이(215)는 다수 개의 액티브 픽셀들을 포함하며, APS 어레이(215)에는 본 실시예들에 따른 이미지 센서들의 구조가 적용될 수 있다. 로우 드라이버(216)는 APS 어레이(215)의 로우를 선택적으로 활성화시킬 수 있다. 상관 이중 샘플러(217)는 APS 어레이(215)로부터 발생된 아날로그 신호를 샘플링하고 출력할 수 있다. 비교기(218)는 상관 이중 샘플러(217)에서 전송된 데이터와 그 아날로그 기준 전압들에 따라 피드백된 램프 시그널의 기울기 등을 비교하여 다양한 참조 신호를 발생할 수 있다. 아날로그-디지털 변환부(219)는 아날로그 이미지 데이터를 디지털 이미지 데이터로 변환할 수 있다.
도 27은 본 발명의 일 실시예에 따른 이미지 센서를 포함하는 전자장치에 대한 개략적인 블록 구조도이다.
도 27을 참조하면, 본 실시예의 전자장치(300)는 디지털 카메라 또는 모바일 장치일 수 있다. 전자장치(300)는 이미지 센서(310), 프로세서(320), 메모리(330), 디스플레이(340) 및 버스(350)를 포함할 수 있다. 이미지 센서(310)는 프로세서(320)의 제어에 응답하여 외부의 영상 정보를 캡쳐(Capture)할 수 있다. 이미지 센서(310)는 예컨대, 본 실시예들에 따른 이미지 센서들을 포함할 수 있다. 프로세서(320)는 캡쳐된 영상정보를 버스(350)를 통하여 메모리(330)에 저장할 수 있다. 또한. 프로세서(320)는 메모리(330)에 저장된 영상정보를 디스플레이(330)를 통해 출력하도록 할 수 있다.
도 28 및 도 29는 본 발명의 실시예들에 따른 이미지 센서를 포함하는 전자장치의 예들을 보여준다.
도 28 및 도 29를 참조하면, 본 실시예들에 따른 이미지 센서들은 이미지 촬영 기능을 구비한 다양한 멀티미디어 장치들에 적용될 수 있다. 예를 들어, 본 실시예들에 따른 이미지 센서는, 도 28에 도시된 바와 같이 모바일 폰 또는 스마트 폰(400)에 적용될 수 있다. 또한, 도시하지는 않았지만, 이미지 센서는 태블릿 또는 스마트 태블릿, 노트북, 또는 데스크 탑에도 적용될 수 있음은 물론이다.
본 실시예들에 따른 이미지 센서는 도 29에 도시된 바와 같이, 디지털 카메라, 또는 디지털 캠코더와 같은 이미지 촬영 장치(500)에 적용될 수 있다. 더 나아가, 본 실시예들에 따른 이미지 센서는 텔레비전 또는 스마트 텔레비전과 같은 대형 디스플레이에도 적용될 수 있다.
지금까지, 본 발명을 도면에 도시된 실시예를 참고로 설명하였으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
100, 100a,..100o: 이미지 센서, 101: 기판, 110, 110a, 110b, 100c, 100d: 화소 분리 구조체, 111, 111a, 111c, 11d: DTI층, 113, 113a, 113c, 113d: 도전층, 115, 115c: 채널 스톱 영역, 120, 120a, 120b, 120c, 120d, 120e: 전압 인가 배선층, 120e-p: 돌출부, 122, 122a, 122b: 콘택, 130: 절연층, 140: 내부 배선층, 142: 수직 콘택, 103a, 103b: STI층, 151: 반사 방지층, 153, 155: 제1 및 제3 절연층, 157: 하부 절연층, 162: 컬러 필터, 164: 마이크로 렌즈, 170: 더미 배선층, 172, 172: 더미 콘택, 175:연결 배선층

Claims (20)

  1. 복수의 화소들을 포함한 화소 영역이 배치되고, 제1 면 및 상기 제1 면에 반대되고 빛이 입사되는 제2 면을 구비한 기판;
    상기 기판 내의 상기 화소들 각각에 형성된 포토다이오드;
    상기 기판 내에 배치되어 상기 화소들을 각각 분리하고, 내부에 도전층을 구비한 화소 분리 구조체;
    상기 도전층으로부터 이격되고, 상기 화소 영역의 외곽의 적어도 일부를 둘러싸는 형태로 배치된 전압 인가 배선층; 및
    상기 화소 영역에 인접하여 상기 기판 내에 배치되고, 적어도 하나의 더미 화소를 구비한 더미 영역;을 포함하고,
    상기 도전층은 일체로 연결된 그물망 구조를 가지며, 상기 전압 인가 배선층과 상기 도전층은 적어도 하나의 콘택을 통해 전기적으로 연결되고,
    상기 전압 인가 배선층은, 상기 도전층과 오버랩되도록 상기 도전층의 상부에 배치되며, 라인 형태로 연장하며,
    상기 더미 영역은 상기 화소 영역을 고리 형태로 둘러싸고, 상기 전압 인가 배선층은 상기 더미 영역 안쪽의 상기 화소 영역 상에 배치된, 이미지 센서.
  2. 제1 항에 있어서,
    상기 화소 영역의 수평 단면은 직사각형 형태를 가지며,
    상기 전압 인가 배선층은 상기 화소 영역의 외곽을 둘러싸는 직사각형 고리 형태를 가지며,
    상기 콘택은 상기 직사각형 고리의 각 변에 적어도 하나씩 배치된 것을 특징으로 하는 이미지 센서.
  3. 제1 항에 있어서,
    상기 이미지 센서는,
    상기 제1 면 상에 배치된 내부 배선층을 더 포함하고,
    상기 전압 인가 배선층 및 내부 배선층 중 적어도 하나는 더미 콘택을 통해 상기 더미 화소에 전기적으로 연결된 것을 특징으로 하는 이미지 센서.
  4. 제3 항에 있어서,
    상기 더미 콘택은 상기 더미 영역의 형태에 대응하여 소정 간격을 가지고 복수 개 배치되는 것을 특징으로 하는 이미지 센서.
  5. 제3 항에 있어서,
    상기 화소 영역의 수평 단면은 직사각형 형태를 가지며,
    상기 더미 영역의 수평 단면은 상기 화소 영역을 둘러싸는 직사각형 고리 형태를 가지며,
    상기 이미지 센서는 상기 직사각형 고리 형태에 대응하는 더미 배선층을 더 포함하며,
    상기 더미 콘택은 상기 더미 배선층과 상기 더미 화소 사이에 배치되고,
    상기 더미 배선층은 상기 전압 인가 배선층 및 내부 배선층 중 적어도 하나에 연결 배선층을 통해 연결된 것을 특징으로 하는 이미지 센서.
  6. 제3 항에 있어서,
    상기 전압 인가 배선층은 상기 더미 영역으로 확장하는 돌출부를 구비하고,
    상기 더미 콘택은 상기 돌출부와 상기 더미 화소 사이에 배치된 것을 특징으로 하는 이미지 센서.
  7. 제1 항에 있어서,
    상기 전압 인가 배선층은 상기 제1 면 또는 상기 제2 면 상에 배치된 것을 특징으로 하는 이미지 센서.
  8. 제7 항에 있어서,
    상기 제1 면 상에 내부 배선층이 배치되고,
    상기 전압 인가 배선층 및 내부 배선층 중 적어도 하나는 더미 콘택을 통해 상기 더미 화소에 전기적으로 연결된 것을 특징으로 하는 이미지 센서.
  9. 제1 항에 있어서,
    상기 화소 분리 구조체는 깊은 트렌치 분리(Deep Trench Isolation: DTI)층과 상기 DTI층 내에 배치된 상기 도전층을 포함하고,
    상기 제1 면 또는 상기 제2 면 상에는 절연층이 배치되며,
    상기 콘택은 상기 절연층을 관통하여 상기 도전층에 연결된 것을 특징으로 하는 이미지 센서.
  10. 복수의 화소들을 포함한 화소 영역과 상기 화소 영역에 인접하고 적어도 하나의 더미 화소를 구비한 더미 영역이 배치되며, 제1 면 및 상기 제1 면에 반대되고 빛이 입사되는 제2 면을 구비한 기판;
    상기 기판 내의 상기 화소들 각각에 형성된 포토다이오드;
    상기 기판 내에 배치되어 상기 화소들을 각각 분리하고, 내부에 도전층을 구비한 화소 분리 구조체;
    상기 화소 영역의 외곽에 배치되고 상기 도전층에 전기적으로 연결된 전압 인가 배선층; 및
    상기 제1 면 상의 절연층 내에 배치된 내부 배선층;을 포함하고,
    상기 전압 인가 배선층을 통해 상기 도전층에 마이너스 전압이 인가되며,
    상기 전압 인가 배선층 및 내부 배선층 중 적어도 하나는 더미 콘택을 통해 상기 더미 화소에 전기적으로 연결되고,
    상기 전압 인가 배선층은, 상기 화소 영역의 외곽의 적어도 일부를 둘러싸고, 상기 도전층과 오버랩되도록 상기 도전층의 상부에 배치되며 라인 형태로 연장하며,
    상기 더미 영역은 상기 화소 영역을 고리 형태로 둘러싸고, 상기 전압 인가 배선층은 상기 더미 영역 안쪽의 상기 화소 영역 상에 배치된, 이미지 센서.
  11. 제10 항에 있어서,
    상기 화소 영역의 수평 단면은 직사각형 형태를 갖는 것을 특징으로 하는 이미지 센서.
  12. 제10 항에 있어서,
    상기 전압 인가 배선층은 층간 절연층에 의해 상기 도전층으로부터 이격되고,
    상기 전압 인가 배선층은 상기 층간 절연층을 관통하는 콘택을 통해 상기 도전층에 전기적으로 연결된 것을 특징으로 하는 이미지 센서.
  13. 제10 항에 있어서,
    상기 화소 영역의 수평 단면은 직사각형 형태를 가지며,
    상기 더미 영역의 수평 단면은 상기 화소 영역을 둘러싸는 직사각형 고리 형태를 가지며,
    상기 전압 인가 배선층은 상기 더미 영역으로 확장하는 돌출부를 구비하고,
    상기 더미 콘택은 상기 돌출부과 상기 더미 화소 사이에 배치된 것을 특징으로 하는 이미지 센서.
  14. 제10 항에 있어서,
    상기 화소 분리 구조체는 DTI층과 상기 DTI층 내에 배치된 상기 도전층을 포함하고,
    상기 화소 분리 구조체는 상기 제1 면에서 상기 제2 면으로 확장하는 구조 또는 상기 제2 면에서 상기 제1 면으로 확장하는 구조를 가지며,
    상기 도전층은 일체로 연결된 그물망 구조를 가지며,
    상기 전압 인가 배선층은 상기 제1 면 또는 상기 제2 면 상에 형성된 층간 절연층에 의해 상기 도전층으로부터 이격되고, 상기 층간 절연층을 관통하는 콘택을 통해 상기 도전층에 전기적으로 연결된 것을 특징으로 하는 이미지 센서.
  15. 복수의 화소들을 구비한 화소 영역과 상기 화소 영역에 인접하고 적어도 하나의 더미 화소를 구비한 더미 영역이 정의되고, 제1 면 및 상기 제1 면에 반대되는 제2 면을 구비한 기판을 준비하는 단계;
    상기 화소 영역 내에 상기 화소들을 각각 분리하고 내부에 도전층을 구비한 화소 분리 구조체를 형성하는 단계;
    상기 제1 면 또는 제2 면 상에 상기 화소 영역의 외곽의 적어도 일부를 둘러싸는 형태를 가지며, 상기 도전층에 전기적으로 연결된 전압 인가 배선층을 형성하는 단계;
    상기 제1 면 상에 내부 배선층을 형성하는 단계; 및
    상기 제2 면 상에 컬러 필터 및 마이크로 렌즈를 형성하는 단계;를 포함하고,
    상기 전압 인가 배선층은, 상기 도전층과 오버랩되도록 상기 도전층의 상부에 배치되며, 라인 형태로 연장하며,
    상기 더미 영역은 상기 화소 영역을 고리 형태로 둘러싸고, 상기 전압 인가 배선층은 상기 더미 영역 안쪽의 상기 화소 영역 상에 배치된, 이미지 센서 제조방법.
  16. 제15 항에 있어서,
    상기 화소 분리 구조체를 형성하는 단계는,
    상기 제1 면에서 상기 제2 면으로 확장하는 깊은 트렌치를 형성하는 단계;
    상기 깊은 트렌치의 측벽과 바닥면을 덮는 DTI층을 형성하는 단계; 및
    상기 DTI층 상에 상기 깊은 트렌치를 채우는 상기 도전층을 형성하는 단계;를 포함하고,
    상기 화소 분리 구조체를 형성하는 단계 이후에, 상기 제1 면 또는 상기 제2 면 상에 층간 절연층을 형성하고, 상기 층간 절연층을 관통하여 상기 도전층에 연결되는 콘택을 형성하며,
    상기 전압 인가 배선층은, 상기 층간 절연층 상에 상기 콘택과 연결되도록 형성하며, 상기 화소 영역의 외곽을 둘러싸는 고리 형태로 형성하는 것을 특징으로 하는 이미지 센서 제조방법.
  17. 제16 항에 있어서,
    상기 깊은 트렌치는, 상기 제1 면에 얇은 트렌치 분리(Shallow Trench Isolation: STI)층을 형성한 후, 상기 STI층을 관통하는 구조로 형성하고,
    상기 도전층의 상면은 상기 제1 면과 실질적으로 동일 평면을 이루며,
    상기 층간 절연층은 상기 제1 면 상에 형성하는 것을 특징으로 하는 이미지 센서 제조방법.
  18. 제15 항에 있어서,
    상기 화소 분리 구조체를 형성하는 단계는,
    상기 제1 면에 STI층을 형성하는 단계;
    상기 STI층에 대응하는 위치에서, 상기 제2 면에서 상기 제1 면으로 확장하는 깊은 트렌치를 형성하는 단계;
    상기 깊은 트렌치의 측벽과 바닥면을 덮는 DTI층을 형성하는 단계; 및
    상기 DTI층 상에 상기 깊은 트렌치를 채우는 상기 도전층을 형성하는 단계;를 포함하고,
    상기 화소 분리 구조체를 형성하는 단계 이후에, 상기 제1 면 또는 제2 면 상에 층간 절연층을 형성하고, 상기 층간 절연층을 관통하여 상기 도전층에 연결되는 콘택을 형성하며,
    상기 전압 인가 배선층은 상기 층간 절연층 상에 상기 콘택과 연결되도록 형성하며, 상기 화소 영역의 외곽을 둘러싸는 고리 형태로 형성하는 것을 특징으로 하는 이미지 센서 제조방법.
  19. 제15 항에 있어서,
    상기 화소 분리 구조체가 상기 제1 면에서 상기 제2 면으로 확장하는 구조로 형성된 경우, 상기 화소 분리 구조체를 형성하는 단계 이후에, 상기 제1 면 상에 상기 내부 배선층을 형성하고,
    상기 화소 분리 구조체가 상기 제2 면에서 상기 제1 면으로 확장하는 구조로 형성된 경우, 상기 화소 분리 구조체를 형성하는 단계 이전에, 상기 제1 면 상에 상기 내부 배선층을 형성하며,
    상기 전압 인가 배선층 및 내부 배선층 중 적어도 하나를, 상기 더미 화소에 전기적으로 연결하는 더미 콘택을 더 형성하는 것을 특징으로 하는 이미지 센서 제조방법.
  20. 복수의 화소들을 구비한 화소 영역 및 상기 화소 영역에 인접하고 적어도 하나의 더미 화소를 구비한 더미 영역이 정의되고, 제1 면 및 상기 제1 면에 반대되는 제2 면을 구비한 기판을 준비하는 단계;
    상기 화소 영역 내에 상기 화소들을 각각 분리하고 내부에 도전층을 구비한 화소 분리 구조체를 형성하는 단계;
    상기 제1 면 상에 상기 더미 화소에 연결된 더미 콘택을 형성하는 단계;
    상기 제1 면 또는 제2 면 상에 상기 화소 영역의 외곽의 적어도 일부를 둘러싸는 형태를 가지며, 상기 도전층에 전기적으로 연결된 전압 인가 배선층을 형성하는 단계;
    상기 제1 면 상에 내부 배선층을 형성하는 단계; 및
    상기 제2 면 상에 컬러 필터 및 마이크로 렌즈를 형성하는 단계;를 포함하고,
    상기 더미 콘택은 상기 전압 인가 배선층 및 내부 배선층 중 적어도 하나를 상기 더미 화소에 전기적으로 연결하고,
    상기 전압 인가 배선층은, 상기 도전층과 오버랩되도록 상기 도전층의 상부에 배치되며, 라인 형태로 연장하며,
    상기 더미 영역은 상기 화소 영역을 고리 형태로 둘러싸고, 상기 전압 인가 배선층은 상기 더미 영역 안쪽의 상기 화소 영역 상에 배치된, 이미지 센서 제조방법.
KR1020150175352A 2015-12-09 2015-12-09 이미지 센서 및 그 제조 방법 KR102545170B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020150175352A KR102545170B1 (ko) 2015-12-09 2015-12-09 이미지 센서 및 그 제조 방법
CN201611127788.8A CN106856201B (zh) 2015-12-09 2016-12-09 图像传感器、其制造方法和包括该图像传感器的系统
US15/375,065 US10748955B2 (en) 2015-12-09 2016-12-09 Image sensor with conductive pixel separation structure and method of manufacturing the same
US16/924,723 US11424285B2 (en) 2015-12-09 2020-07-09 Image sensor with conductive pixel separation structure and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150175352A KR102545170B1 (ko) 2015-12-09 2015-12-09 이미지 센서 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20170068310A KR20170068310A (ko) 2017-06-19
KR102545170B1 true KR102545170B1 (ko) 2023-06-19

Family

ID=59019141

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150175352A KR102545170B1 (ko) 2015-12-09 2015-12-09 이미지 센서 및 그 제조 방법

Country Status (3)

Country Link
US (2) US10748955B2 (ko)
KR (1) KR102545170B1 (ko)
CN (1) CN106856201B (ko)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9741754B2 (en) 2013-03-06 2017-08-22 Apple Inc. Charge transfer circuit with storage nodes in image sensors
KR20240010101A (ko) * 2017-03-22 2024-01-23 소니 세미컨덕터 솔루션즈 가부시키가이샤 촬상 장치 및 신호 처리 장치
CN107749416A (zh) * 2017-10-20 2018-03-02 德淮半导体有限公司 半导体装置及其制造方法
CN107768392B (zh) * 2017-10-20 2020-09-25 德淮半导体有限公司 半导体装置及其制造方法
US10825853B2 (en) * 2017-11-09 2020-11-03 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor image sensor device with deep trench isolations and method for manufacturing the same
CN108109990B (zh) * 2017-12-15 2020-12-18 浙江清华柔性电子技术研究院 用于系统级封装的硅通孔转接板
KR102606765B1 (ko) * 2018-02-07 2023-11-27 삼성전자주식회사 비아 플러그를 갖는 반도체 소자 및 그 형성 방법
US10848693B2 (en) 2018-07-18 2020-11-24 Apple Inc. Image flare detection using asymmetric pixels
US11019294B2 (en) 2018-07-18 2021-05-25 Apple Inc. Seamless readout mode transitions in image sensors
KR20200039924A (ko) 2018-10-08 2020-04-17 삼성전자주식회사 반도체 장치
KR102599049B1 (ko) * 2018-11-06 2023-11-06 삼성전자주식회사 이미지 센서
KR102637626B1 (ko) * 2019-01-08 2024-02-20 삼성전자주식회사 이미지 센서
KR102651721B1 (ko) * 2019-01-09 2024-03-26 삼성전자주식회사 이미지 센서
KR102652444B1 (ko) * 2019-01-11 2024-03-28 삼성전자주식회사 이미지 센서
CN110246856B (zh) * 2019-06-14 2022-03-15 芯盟科技有限公司 图像传感器的形成方法、图像传感器以及其工作方法
US11032496B2 (en) * 2019-07-22 2021-06-08 Omnivision Technologies, Inc. Enhanced shutter efficiency time-of-flight pixel
US11201124B2 (en) * 2019-07-29 2021-12-14 Omnivision Technologies, Inc. Semiconductor devices, semiconductor wafers, and methods of manufacturing the same
US11101168B2 (en) 2019-10-30 2021-08-24 Taiwan Semiconductor Manufacturing Company, Ltd. Profile of deep trench isolation structure for isolation of high-voltage devices
DE102020107390A1 (de) * 2019-10-30 2021-05-06 Taiwan Semiconductor Manufacturing Co. Ltd. Profil einer tiefgrabenisolationsstruktur zur isolierung von hochspannungsvorrichtungen
US11563910B2 (en) 2020-08-04 2023-01-24 Apple Inc. Image capture devices having phase detection auto-focus pixels
KR20220029072A (ko) 2020-09-01 2022-03-08 삼성전자주식회사 이미지 센서 및 그 제조 방법
KR20220087221A (ko) * 2020-12-17 2022-06-24 삼성전자주식회사 반도체 소자 및 그의 제조 방법
US11908878B2 (en) * 2021-01-15 2024-02-20 Taiwan Semiconductor Manufacturing Company, Ltd. Image sensor and manufacturing method thereof
US11546532B1 (en) 2021-03-16 2023-01-03 Apple Inc. Dynamic correlated double sampling for noise rejection in image sensors
JP2022148841A (ja) 2021-03-24 2022-10-06 ソニーセミコンダクタソリューションズ株式会社 撮像素子及び撮像装置
US20220344383A1 (en) * 2021-04-27 2022-10-27 Taiwan Semiconductor Manufacturing Co., Ltd. Backside structure for image sensor
WO2023084989A1 (ja) * 2021-11-11 2023-05-19 ソニーセミコンダクタソリューションズ株式会社 光検出装置及び電子機器
KR20230093563A (ko) * 2021-12-20 2023-06-27 삼성전자주식회사 이미지 센서 및 이의 제조 방법
JP2023146662A (ja) * 2022-03-29 2023-10-12 ソニーセミコンダクタソリューションズ株式会社 光検出装置及び電子機器

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3173061B2 (ja) * 1991-09-11 2001-06-04 ソニー株式会社 プラズマアドレス電気光学装置
US7205584B2 (en) 2003-12-22 2007-04-17 Micron Technology, Inc. Image sensor for reduced dark current
KR100720483B1 (ko) 2005-12-09 2007-05-22 동부일렉트로닉스 주식회사 수직 칼라 필터 검출기단 및 그 제조방법
KR100879013B1 (ko) 2007-05-22 2009-01-19 (주)실리콘화일 매립형 컬렉터를 구비하는 포토트랜지스터
JP2009065118A (ja) 2007-08-09 2009-03-26 Panasonic Corp 固体撮像装置
US7800147B2 (en) 2008-03-27 2010-09-21 International Business Machines Corporation CMOS image sensor with reduced dark current
JP4873001B2 (ja) * 2008-12-10 2012-02-08 ソニー株式会社 固体撮像装置とその製造方法、電子機器並びに半導体装置
EP2216817B1 (fr) 2009-02-05 2014-01-08 STMicroelectronics (Crolles 2) SAS Capteur d'images à semiconducteur à éclairement par la face arrière
KR101650469B1 (ko) 2009-11-05 2016-08-23 삼성전자주식회사 배수 통로를 갖는 광차단 금속배선이 있는 시모스 이미지 센서 및 제조 방법
JP5630027B2 (ja) * 2010-01-29 2014-11-26 ソニー株式会社 固体撮像装置、および、その製造方法、電子機器、半導体装置
JP5693924B2 (ja) * 2010-11-10 2015-04-01 株式会社東芝 半導体撮像装置
KR101975028B1 (ko) 2012-06-18 2019-08-23 삼성전자주식회사 이미지 센서
KR102034482B1 (ko) * 2013-03-04 2019-10-21 삼성전자주식회사 이미지 센서 및 이의 형성 방법
KR102011102B1 (ko) * 2013-03-13 2019-08-14 삼성전자주식회사 이미지 센서
US9160949B2 (en) 2013-04-01 2015-10-13 Omnivision Technologies, Inc. Enhanced photon detection device with biased deep trench isolation
JP2015032636A (ja) 2013-07-31 2015-02-16 株式会社東芝 固体撮像装置の製造方法および固体撮像装置
JP2015088568A (ja) 2013-10-29 2015-05-07 株式会社東芝 固体撮像装置および固体撮像装置の製造方法
JP2015146356A (ja) 2014-01-31 2015-08-13 株式会社東芝 固体撮像装置および固体撮像装置の製造方法
KR102209097B1 (ko) * 2014-02-27 2021-01-28 삼성전자주식회사 이미지 센서 및 이의 제조 방법
KR102180102B1 (ko) 2014-03-07 2020-11-17 삼성전자주식회사 이미지 센서 및 그 제조방법

Also Published As

Publication number Publication date
US20200343294A1 (en) 2020-10-29
CN106856201B (zh) 2021-12-28
KR20170068310A (ko) 2017-06-19
CN106856201A (zh) 2017-06-16
US11424285B2 (en) 2022-08-23
US10748955B2 (en) 2020-08-18
US20170170229A1 (en) 2017-06-15

Similar Documents

Publication Publication Date Title
KR102545170B1 (ko) 이미지 센서 및 그 제조 방법
USRE49793E1 (en) Image sensors including conductive pixel separation structures
US9564463B2 (en) Methods of fabricating image sensors having deep trenches including negative charge material
KR102401583B1 (ko) 이미지 센서
US9443892B2 (en) Image sensor and method of forming the same
KR101931658B1 (ko) 이미지 센서의 단위 픽셀 및 이를 포함하는 이미지 센서
US8716769B2 (en) Image sensors including color adjustment path
US9054003B2 (en) Image sensors and methods of fabricating the same
JP5679653B2 (ja) 光電変換装置およびそれを用いた撮像システム
US20160079288A1 (en) Methods of forming an image sensor
KR20130043716A (ko) 블랙 레벨 안정화를 위한 이미지 센서
KR102653348B1 (ko) 이미지 센서
KR20130106978A (ko) 이미지 센서의 단위 픽셀 및 이를 포함하는 이미지 센서
US9741758B2 (en) Methods of forming image sensors including deposited negative fixed charge layers on photoelectric conversion regions
KR20200098843A (ko) 이미지 센싱 장치 및 그 제조 방법
US20230017156A1 (en) Image sensor
US20220109014A1 (en) Image sensor with trench structures
US20230282667A1 (en) Image sensor
US20230307484A1 (en) Pixel Cell Having Anti-Blooming Structure and Image Sensor
JP2023007450A (ja) ダブルトレンチを含むピクセル分離構造物を含むイメージセンサ
CN116314218A (zh) 图像传感器及其制造方法
CN116344566A (zh) 图像传感器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant