CN106856201B - 图像传感器、其制造方法和包括该图像传感器的系统 - Google Patents

图像传感器、其制造方法和包括该图像传感器的系统 Download PDF

Info

Publication number
CN106856201B
CN106856201B CN201611127788.8A CN201611127788A CN106856201B CN 106856201 B CN106856201 B CN 106856201B CN 201611127788 A CN201611127788 A CN 201611127788A CN 106856201 B CN106856201 B CN 106856201B
Authority
CN
China
Prior art keywords
layer
pixel
image sensor
dummy
line layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201611127788.8A
Other languages
English (en)
Other versions
CN106856201A (zh
Inventor
吴暎宣
朴东赫
权熙相
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN106856201A publication Critical patent/CN106856201A/zh
Application granted granted Critical
Publication of CN106856201B publication Critical patent/CN106856201B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

提供了一种图像传感器、制造该图像传感器的方法和包括该图像传感器的系统。该图像传感器包括：基板，包括像素区域、第一侧以及与第一侧相反的第二侧，其中像素区域包括多个像素并且光入射到第二侧；光电二极管，布置在基板的像素的每个中；像素分隔结构，布置在基板中以使像素彼此分离并且在其中包括导电层；以及电压施加线层，与导电层间隔开并且布置为围绕像素区域的外部分的至少一部分。导电层具有是单一整体结构的网格结构，电压施加线层通过至少一个接触电连接到导电层。

Description

图像传感器、其制造方法和包括该图像传感器的系统
技术领域
本发明构思涉及图像传感器。更具体地，并且不作为限制，在本公开中公开的本发明构思的具体实施方式针对在像素分隔结构中包括导电层的图像传感器以及制造该图像传感器的方法、和包括该图像传感器的系统。
背景技术
图像传感器是将光学图像转换成电信号的半导体器件。图像传感器通常被分为电荷耦合器件(CCD)图像传感器以及互补金属氧化物半导体(CMOS)图像传感器。CMOS图像传感器也被称为CIS。该CIS包括布置成二维传感器阵列的多个像素。每个像素包括光电二极管(PD)。PD将入射到其上的光转换成电信号。随着半导体器件变得越来越集成，图像传感器也变得更高度地集成。由于图像传感器的高集成，所以每个像素的尺寸减小，并且像素之间串扰的风险增加。
发明内容
在一个实施方式中，本公开涉及一种图像传感器，该图像传感器包括：基板，包括像素区域、第一侧以及与第一侧相反的第二侧，其中光入射到第二侧并且像素区域包括多个像素；像素分隔结构，布置在基板中以使像素彼此分离并且在其中包括导电层；以及电压施加线层，与导电层间隔开并且布置在基板上以围绕像素区域的外部分的至少一部分，其中电压施加线层通过至少一个接触电连接到导电层。在一个实施方式中，导电层具有网格结构。
在另一实施方式中，本公开涉及一种图像传感器，该图像传感器包括：基板，像素区域、邻近像素区域布置的虚设区域、第一侧以及与第一侧相反的第二侧，其中光入射到第二侧，像素区域包含多个像素，并且虚设区域包含至少一个虚设像素；像素分隔结构，布置在基板中以使像素彼此分离并且在其中包括导电层；电压施加线层，布置在像素区域的外部分处并且电连接到导电层；以及内部线层，布置在第一侧上的绝缘层中，其中负电压通过电压施加线层被施加到导电层，以及其中电压施加线层和内部线层的至少一个通过虚设接触电连接到所述至少一个虚设像素。
在特定实施方式中，本公开涉及一种制造图像传感器的方法。该方法包括：准备基板，该基板包含在其中限定的像素区域，其中基板具有第一侧和与第一侧相反的第二侧；形成使布置在像素区域中的像素彼此分离并且在其中包含导电层的像素分隔结构；在第一侧或第二侧形成电压施加线层以围绕像素区域的外部分的至少一部分，电压施加线层电连接到导电层；在第一侧上形成内部线层；以及在第二侧上形成滤色器和微透镜。
在其它实施方式中，本公开涉及一种制造图像传感器的方法，其中该方法包含：准备基板，该基板包含在其中限定的像素区域和虚设区域，其中基板具有第一侧和与第一侧相反的第二侧；形成使布置在像素区域中的像素彼此分离并且在其中包含导电层的像素分隔结构；在第一侧形成连接到虚设区域中的虚设像素的虚设接触；在第一侧或第二侧形成电压施加线层以围绕像素区域的外部分的至少一部分，电压施加线层电连接到导电层；在第一侧上形成内部线层；以及在第二侧上形成滤色器和微透镜。在该方法中，虚设接触电连接电压施加线层和内部线层的至少之一到虚设像素。
在另一实施方式中，本公开涉及一种系统，该系统包括：处理器；以及图像传感器，联接到处理器并且受其操作控制。在该系统中，图像传感器包括：基板，包括像素区域、第一侧以及与第一侧相反的第二侧，其中光入射到第二侧并且像素区域包括多个像素；光电二极管，布置在基板的像素的每个中；像素分隔结构，布置在基板中以使像素彼此分离并且在其中包括导电层，其中导电层具有网格结构；以及电压施加线层，与导电层间隔开并且布置在基板上以围绕像素区域的外部分的至少一部分，其中电压施加线层通过至少一个接触电连接到导电层。
在一些实施方式中，一种图像传感器包括：基板，包括像素的阵列；导电结构，设置在基板内并且在所述阵列的像素之间；和电连接到导电结构的线层，其中线层形成在基板上。
在一些实施方式中，一种图像传感器包括：基板，包括像素的阵列；分隔结构，形成在基板内以使所述阵列的像素彼此分离，其中分隔结构包括在其中的导电结构；电连接到导电结构的线层，其中线层形成在基板上。
附图说明
从以下结合附图的详细描述，本公开的实施方式将被更清楚地理解，在附图中：
图1是显示根据本公开的一个实施方式的图像传感器的示例性布局图；
图2A和2B分别是图1的部分“A”的放大图和单元像素的电路图；
图3A和3B分别是沿图2A中的线I-I和II-II'截取的截面图；
图4是显示图3A的部分“B”的放大图；
图5A至9B是显示按照本公开的具体实施方式的示例性图像传感器的截面图，其中图5A、6A、7A、8A和9A对应于图3A，并且图5B、6B、7B、8B和9B对应于图3B；
图10A至10C是显示按照本公开的具体实施方式的图像传感器的示例性布局图；
图11是显示根据本公开的一实施方式的示例性图像传感器的布局图；
图12是显示图11的部分“C”的放大图；
图13A和13B是沿图12中的线III-III'截取的截面图；
图14，其对应于图12，是显示根据本公开的一个实施方式的示例性图像传感器的布局图；
图15A-15C是沿图14中的线IV-IV'截取的截面图；
图16是显示根据本公开的一个实施方式的示例性图像传感器的布局图；
图17是显示图16的部分“D”的放大图；
图18是沿图17中的线V-V'截取的截面图；
图19是显示根据本公开的一个实施方式的示例性图像传感器的布局图；
图20A至20E是显示根据本公开的具体实施方式的制造图3A的图像传感器的示例性方法的截面图；
图21A至21C是显示根据本公开的特定实施方式的制造图5A或6A的图像传感器的示例性方法的截面图；
图22A和22B是显示根据本公开的特定实施方式的制造图7A的图像传感器的示例性方法的截面图；
图23A至23C是显示根据本公开的特定实施方式的制造图8A的图像传感器的示例性方法的截面图；
图24是显示根据本公开的实施方式的制造图13A的图像传感器的示例性方法的截面图；
图25A和25B是显示根据本公开的特定实施方式的制造图13B的图像传感器的示例性方法的截面图；
图26是显示包括根据本公开的特定实施方式的图像传感器的示例性照相机系统的框图；
图27是显示包括根据本公开的特定实施方式的图像传感器的电子装置的示例性框图；
图28和29是显示每个包括根据本公开的特定实施方式的图像传感器的示例性电子装置的视图。
具体实施方式
在下文中，将参考附图详细说明本公开。
图1是显示根据本公开的一个实施方式的图像传感器的示例性布局图，图2A和2B分别是图1的部分“A”的放大图和单元像素的电路图。此外，图3A和3B分别是沿图2A中的线I-I'和II-II'截取的截面图，图4是显示图3A的部分“B”的放大图。为了便于参考，一组相关图中的多个图可以被共同地提及，而没有局部指示。例如，图2A和2B可以被总称为“图2”，图3A和3B可以被总称为“图3”，等等。
参考图1至4，根据本公开的一个实施方式的图像传感器100包括基板101(图3A和4)、光电二极管PD(图2B、3A和4)、像素分隔结构110(图2A和图3-4)、电压施加线层120、内部线层140(图3A-3B)、滤色器162(图3A-3B)和微透镜164(图3A-3B)。
基板101可以由体硅晶片或外延片形成。外延片包括通过外延工艺在体晶片上生长的晶体层，即，外延层。基板101不限于体晶片或外延片，基板101可以由各种其它类型的晶片诸如抛光晶片、退火晶片、绝缘体上硅(SOI)晶片等形成。
基板101可以包括前侧(FS)和背侧(BS)。如图3A所示，因为内部线层140布置在前侧FS上并且滤色器162和微透镜164布置在背侧BS上，所以光可以从背侧BS入射。包括多个单元像素(UP)的像素区域(PA)或有源像素传感器(APS)区域可以被定义在基板101中。如图1所示，当被看做水平截面时，像素区域PA具有矩形形状，但是像素区域PA被看作水平截面的形状不限于矩形形状。
每个单元像素UP(图2A)吸收入射光并聚集与入射光的量相应的电荷。每个单元像素UP包括形成在基板101中的光电二极管PD和阱区PW。光电二极管PD和阱区PW通过在像素区域PA上进行离子注入工艺以用具有相反极性的杂质掺杂光电二极管PD和阱区PW而形成。例如，在基板101由P型外延晶片形成的情况下，光电二极管PD用N型杂质掺杂，阱区PW用P型杂质掺杂。光电二极管PD相对深地从前侧FS到背侧BS形成在基板101中。然而，阱区PW相对浅地从前侧FS到背侧BS形成在基板101中。
如图2B所示，每个单元像素UP可以包括光电二极管PD、传输晶体管Tx、源跟随器晶体管Sx、复位晶体管Rx和选择晶体管Ax。传输晶体管Tx、源跟随器晶体管Sx、复位晶体管Rx和选择晶体管Ax分别包括传输栅极TG、源跟随器栅极SF、复位栅极RG和选择栅极SEL。
光电二极管PD可以包括N型杂质区域和P型杂质区域。传输晶体管Tx的漏极对应于浮置扩散区FD。此外，浮置扩散区FD可以是，但是不限于，复位晶体管Rx的源极。浮置扩散区FD可以电连接到源跟随器晶体管Sx的源跟随器栅极SF。源跟随器晶体管Sx可以连接到选择晶体管Ax。复位晶体管Rx、源跟随器晶体管Sx和选择晶体管Ax可以被彼此相邻的像素共用，因而集成度可以提高。
在下文中，将参考图2B简要地描述图像传感器的操作。在光阻挡状态，源极电压VDD被施加到复位晶体管Rx的漏极和源跟随器晶体管Sx的漏极以释放保留在浮置扩散区FD中的电荷。然后，当复位晶体管Rx被截止且外部光入射到光电二极管PD时，在光电二极管PD中产生电子空穴对。空穴移动到P型杂质区域，电子移动到N型杂质区域。当传输晶体管Tx导通时，电荷被传送到并聚集在浮置扩散区FD中。源跟随器晶体管Sx的栅偏压与电荷的聚集量成比例地变化，并导致源跟随器晶体管Sx的源极电势的变化。在这种情形下，由电荷所致的信号可以通过使选择晶体管Ax导通而借助列线(column line)读出。
像素分隔结构110(图2A)布置在基板101中以使单元像素UP彼此分离。当在如图2A所示的平面图中看时，像素分隔结构110具有网格结构。此外，像素分隔结构110具有与基板101的厚度相应的高度。例如，像素分隔结构110可以连接基板101的前侧FS和背侧BS，如例如图3A所示。
像素分隔结构110可以包括深沟槽隔离(DTI)层111和布置在DTI层111中的导电层113(图2A和3A)。此外，像素分隔结构110还可以包括布置在DTI层111下面的沟道停止区域115。在某些实施方式中，可以省略沟道停止区域115。DTI层111可以由具有与基板101的折射率不同的折射率的绝缘材料形成。例如，DTI层111可以由以下至少之一形成：硅氧化物层、硅氮化物层和硅氮氧化物层。在本实施方式的图像传感器100中，DTI层111可以与基板101的前侧FS接触并且可以与基板101的背侧BS间隔开。
导电层113由多晶硅或掺杂多晶硅形成，但是导电层113的材料不限于此或不因此受到限制。导电层113可以由可以间隙填充DTI层111的沟槽的任何类型的导电材料形成。例如，导电层113可以由以下至少之一形成：金属、金属硅化物和包含金属的导电材料。
同时，因为像素分隔结构110具有是单一整体结构的网格结构，所以导电层113也具有作为单一整体结构的网格结构。因此，导电层113可以被认为是电学上的单体结构。换言之，当电功率被施加到导电层113的任何部分时，电功率可以被供给到整个导电层113。
沟道停止区域115与背侧BS接触。例如，光电二极管PD用N型杂质掺杂，沟道停止区域115用P型杂质掺杂。如上所述，沟道停止区域115可以被省略，在这种情形下，DTI层111可以与基板101的背侧BS接触。
因为像素分隔结构110形成得遍及基板101的前侧FS至背侧BS，所以单元像素UP可以彼此分离，从而防止发生由倾斜入射光所致的串扰。光电二极管PD可以与像素分隔结构110间隔开地形成；然而，光电二极管PD可以形成为与像素分隔结构110的侧壁接触。在光电二极管PD形成为与像素分隔结构110的侧壁接触的情形下，光电二极管PD具有与每个单元像素UP的面积相同的面积，并且光电二极管PD的光接收面积增加，从而改善占空系数。
同时，参考图2B描述的晶体管(基板101中未示出)布置在基板101的前侧FS上。阱区PW布置在光电二极管PD上方(图3A)。浅沟槽隔离(STI)层103a和103b布置在阱区PW上以定义每个晶体管的有源区。STI层103a和103b具有比DTI层111浅的深度。STI层103a和DTI层111可以在一些区域中一体地联接到彼此。例如，像素分隔结构110可以在穿透STI层103a之后联接到STI层103a。因此，如图3A的示例性实施方式所示，当看作单元像素UP之间的截面时，STI层103a和像素分隔结构110可具有“T”形状。随后将参考图20A至20E详细描述其中像素分隔结构110穿透STI层103a的结构。
电压施加线层120形成在基板上以围绕如图1所示的像素区域PA的外部分。更具体而言，电压施加线层120具有围绕具有矩形形状的像素区域PA的外部分的矩形环形状。电压施加线层120布置在第一内部绝缘层131上，该第一内部绝缘层131自身布置在基板101的前侧FS上的绝缘层130中的最下面的位置，如例如图3A所示。
电压施加线层120可以用作施加电压到像素分隔结构110的导电层113的线层。因而，电压施加线层120布置在与导电层113被布置的位置相应的位置处。例如，电压施加线层120布置在与像素分隔结构110的布置在像素区域PA的最外面的位置处的部分对应的位置处。一般而言，没有线层或最少量的线层布置在像素分隔结构110的布置在像素区域PA的最外面的位置处的所述部分之上。因此，因为图像传感器100被设计为允许电压施加线层120布置在像素分隔结构110的所述部分上以及在像素区域PA的最外面的位置处，所以电压施加线层120可以容易地形成，而不改变像素区域PA的线层的布局或具有线层的布局的最小变化。
电压施加线层120通过穿透第一内部绝缘层131的接触122电连接到导电层113，例如，如图3A的实施方式中所示。接触122被提供为复数个，并且这些多个接触122沿电压施加线层120以一间距彼此间隔开地布置。因为接触122沿围绕像素区域PA的外部分的电压施加线层120布置，所以接触122的数目可以被优化。如上所述，因为导电层113具有一体形成的单体的结构，所以电压可以通过一个接触被施加到整个导电层113。然而，当电压通过多个接触被并行地施加到导电层113时，电压在短时间内被均匀地施加到导电层113的整个部分。
电压施加线层120和接触122分别与第一内部线层141和第一内部绝缘层131中的竖直接触142一起形成，如图3A的示例性实施方式所示。因此，不要求用于形成电压施加线层120和接触122的分开的额外工艺。然而，在某些实施方式中，电压施加线层120和接触122可以与第一内部线层141和竖直接触142分离地形成。
电压施加线层120连接到像素区域PA外部的外线层(未示出)并且从外线层接收负电压(-Vbias)(图3A-3B)。施加到电压施加线层120的负电压(-Vbias)通过接触122被施加到导电层113，然后被施加到整个导电层113。当负电压(-Vbias)被施加到导电层113时，存在于DTI层111的表面上的空穴被保持，因而暗电流特性可以改善。例如，如图4所示，当负电压(-Vbias)被施加到导电层113时，导电层113的电子移动到导电层113和DTI层111之间的界面，并且基板101的空穴移动到基板101和DTI层111之间的界面，并且聚集在那里。如上所述，当空穴靠近DTI层111的所述界面聚集时，来自DTI层111的缺陷电子被抑制，因而图像传感器的暗电流特性改善。
同时，外围电路区可以布置在像素区域PA外部。多个CMOS电路可以布置在外围电路区中以对图像进行信号处理。此外，电压施加装置可以布置在外围电路区中。电压施加装置通过外线层施加适于控制暗电流的负电压到电压施加线层120。
绝缘层130和内部线层140布置在基板101的前侧FS上。绝缘层130具有如图3A-3B的实施方式所示的多层结构。例如，绝缘层130包括第一内部绝缘层131、第二内部绝缘层133和第三内部绝缘层135。绝缘层130不限于该三层结构。也就是，绝缘层130可具有四层或更多层。
内部线层140包括多个线层。例如，内部线层140包括在第一内部绝缘层131上的第一内部线层141以及在第二内部绝缘层133上的第二内部线层143，但是内部线层140的数目不限于两个。也就是，内部线层140的数目可以是三个或更多。第一和第二内部线层141和143通过竖直接触142电连接到彼此并且电连接到基板101的有源区，例如，如图3A所示。在某些实施方式中，内部线层140可以在像素区域PA外部的外围电路区中延伸。
在图像传感器中，绝缘层可具有四层或更多层的多层结构，内部线层可以包括三个线层或更多线层。在本公开的图像传感器100中，绝缘层130可以包括四层或更多层，并且内部线层140可以包括三个线层或更多线层。为了说明的方便，绝缘层130和内部线层140以简单形式示出。此外，在绝缘层的与像素分隔结构110相应的部分中的线的密度可以高于在绝缘层的与单元像素(UP)相应的部分中的线的密度，因为布置在绝缘层的与像素分隔结构110相应的部分上的线层的数目大于在绝缘层的与单元像素(UP)相应的部分上的线层的数目。然而，在背侧照明(BSI)图像传感器的情形下，像素分隔结构110的部分和单元像素UP的部分之间的密度没有明显差异存在。
图像传感器可以被分类为其中光入射到基板101的前侧FS的前侧照明(FSI)图像传感器或其中光入射到基板101的背侧BS的BSI图像传感器。图像传感器100可以是BSI图像传感器，因为滤色器162和微透镜164布置在基板101的背侧BS上。
如图3A-3B所示，抗反射层151、第一绝缘层153和第二绝缘层155布置在基板101的背侧BS上。滤色器162和微透镜164布置在第二绝缘层155上以对应于每个单元像素UP。滤色器162被包括于具有矩阵形式的滤色器阵列(未示出)中。在一个实施方式中，滤色器阵列可具有包括红色滤色器、绿色滤色器和蓝色滤色器的拜耳(Bayer)图案。在另一实施方式中，滤色器阵列可以包括黄色滤色器、品红色滤色器和青色滤色器。此外，在某些实施方式中，滤色器阵列还可以包括白色滤色器。这里，第一绝缘层153可以是平坦化绝缘层，第二绝缘层155可以是钝化层。
本公开的具体实施方式的图像传感器100包括布置为围绕像素区域PA的外部分的电压施加线层120。此外，图像传感器100还包括沿电压施加线层120以一间距布置并且连接电压施加线层120和像素分隔结构110的导电层113的接触122。
在图像传感器100中，电压施加线层120和接触122可以在不改变像素区域PA的线层的布局的情况下或不进行分离的额外工艺的情况下形成。因此，本公开的图像传感器100可以通过使用应用于一般图像传感器的工艺而不进行额外工艺容易地形成。
在图像传感器100，接触122的数目可以优化，因为电压施加线层120和接触122二者均布置在像素区域PA中，如上所述。此外，因为负电压(-Vbias)通过接触122并行地施加到导电层113，所以负电压可以在短时间内均匀地施加到整个导电层113。结果，图像传感器100的暗电流特性可以有效地改善。
图5A至9B是显示根据本公开的特定实施方式的示例性图像传感器的截面图，其中图5A、6A、7A、8A和9A对应于图3A，图5B、6B、7B、8B和9B对应于图3B。在以下图5A至9B的讨论中，与参考图1至4描述的那些相同的元件将仅被简要地描述，或从讨论省略。
参考图5A和5B，显示了包括与图3A的图像传感器100的那些不同的像素分隔结构110a和接触122a的图像传感器100a。详细地，在图像传感器100a中，像素分隔结构110a布置在STI层103a的下表面上，而未穿透STI层103a。此外，因为像素分隔结构110a布置在STI层103a的下表面上以联接到STI层103a，所以连接电压施加线层120和像素分隔结构110a的导电层113a的接触122a穿透第一内部绝缘层131和STI层103a。因此，本实施方式的图像传感器100a的接触122a具有比图3A的图像传感器100的接触122的长度大的长度。
如同在图3A-3B中的图像传感器100的情况下，在图5A-5B的图像传感器100a中，电压施加线层120布置为围绕像素区域PA的外部分。此外，接触122a被提供为复数个，并且这样的多个接触122a沿电压施加线层120以一间距布置。
参考图6A和6B，在本公开的图像传感器100b中，像素分隔结构110和STI层之间的联接结构与图3A的图像传感器100的不同。更详细地，在本实施方式的图像传感器100b中，像素分隔结构110在没有联接到STI层的情况下形成。因此，像素分隔结构110的上部分的侧表面与阱区PW直接接触。STI层103b形成在单元像素(UP)中以使器件例如晶体管彼此隔离。
然而，图6A的实施方式中的像素分隔结构110可以与图3A的图像传感器100的像素分隔结构110相同，除了图6A中的像素分隔结构110没有联接到STI层之外。因此，在图6A中连接电压施加线层120和像素分隔结构110的导电层113的接触122的结构可以与图3A的图像传感器100的接触122的结构相同，并且图6A的图像传感器100b的接触122的长度可以与图3A的图像传感器100的接触122的长度相同。
在图像传感器100b中，电压施加线层120布置为围绕像素区域PA的外部分。此外，接触122被提供为复数个，并且这样的多个接触122沿电压施加线层120以一间距布置。
参考图7A和7B，显示了包括与图3A的图像传感器100的那些不同的电压施加线层120a和接触122b的图像传感器100c。详细地，在本实施方式的图像传感器100c中，电压施加线层120a和接触122b在基板101的背侧BS'连接到像素分隔结构110b。因为电压施加线层120a布置在基板101的背侧BS'，所以下绝缘层157进一步布置在基板101的背侧BS'上，并且电压施加线层120a布置在下绝缘层157的下表面上。此外，接触122b在穿透下绝缘层157和DTI层111之后连接到导电层113的下表面。
如图7A和7B所示，像素分隔结构110b可以不包括沟道停止区域，因为下绝缘层157直接布置在基板101的背侧BS'上。此外，在本实施方式的图像传感器100c中，基板101的厚度比图3A的图像传感器100的基板101的厚度小沟道停止区域的厚度。在像素分隔结构110b的长度增加的情形下，图像传感器100c中的基板101的厚度可以保持为等于图3A的图像传感器100的基板101的长度。
当下绝缘层157、电压施加线层120a和接触122b布置在基板101的背侧BS'上时，抗反射层151布置在下绝缘层157和电压施加线层120a上。类似于图3A的图像传感器100，第一绝缘层153和第二绝缘层155布置在抗反射层151上，并且滤色器162和微透镜164布置在第二绝缘层155的一部分上。
在本实施方式的图像传感器100c中，电压施加线层120a还布置为围绕像素区域PA的外部分。然而，与图3A的图像传感器100不同，在图7A-7B的图像传感器100c中，电压施加线层120a形成在基板101的背侧BS'的下绝缘层157上。此外，接触122b被提供为复数个，并且这样的多个接触122b沿电压施加线层120a以间距布置。接触122b穿透下绝缘层157并且连接到像素分隔结构110b的导电层113的下表面。
参考图8A和8B，显示了图像传感器100d的像素分隔结构110c，其与之前描述的图像传感器100、100a、100b和100c的像素分隔结构不同。更具体而言，图像传感器100、100a、100b和100c的像素分隔结构从基板101的前侧FS延伸到背侧BS，但是图像传感器100d的像素分隔结构110c从背侧BS延伸到前侧FS，如图8A的示例性实施方式中所示。
其中像素分隔结构延伸的方向基于沟槽形成在基板101哪一侧来确定。然而，在其中像素分隔结构延伸的方向不基于制造工艺而是基于通过制造工艺获得的最终产品确定的情形下，该方向可以基于像素分隔结构的上部分和下部分的哪个具有比另一个更宽的宽度以及像素分隔结构的上部分和下部分的哪个比另一个更邻近前侧FS或背侧BS布置来确定。在本实施方式的图像传感器100d的情形下，因为像素分隔结构110c的下部分的宽度大于像素分隔结构110c的上部分的宽度并且下部分比上部分更邻近于背侧BS布置，所以像素分隔结构从基板101的背侧BS延伸到前侧FS。
虽然像素分隔结构110c的延伸方向与先前描述的实施方式的相反，但是本公开的图像传感器100d的像素分隔结构110c包括DTI层111c、导电层113c和沟道停止区域115c。如图8A和8B所示，像素分隔结构110c布置为对应于STI层103a。在某些实施方式中，可以省略沟道停止区域115c。在省略了沟道停止区域115c的情形下，DTI层111c与STI层103a的下表面直接接触。
在图像传感器100d中，电压施加线层120a布置在基板101的背侧BS。因此，下绝缘层157布置在背侧BS上，接触122b在穿透下绝缘层157之后连接到导电层113c的下表面。在除了像素分隔结构110c被布置的区域之外区域中，DTI层111c'插入基板101和下绝缘层157之间。然而，在某些其它实施方式中，可以省略插置在基板101和下绝缘层157之间的DTI层111c'。
在图8A-8B的图像传感器100d中，电压施加线层120a布置为围绕像素区域PA的外部分并且形成在基板101的背侧BS的下绝缘层157上。此外，接触122b被提供为复数个，并且多个这样的接触122b沿电压施加线层120a以间距布置。接触122b穿透下绝缘层157并且连接到像素分隔结构110c的导电层113c的下表面。
参考图9A和9B，显示了图像传感器100e，该图像传感器100e在图像传感器100e的电压施加线层120和接触122a布置在基板101的前侧FS这一方面不同于图8A的图像传感器100d。更具体而言，图9A-9B的图像传感器100e包括从背侧BS延伸到前侧FS的像素分隔结构110d。此外，在像素分隔结构110d中，DTI层111d与STI层103a的下表面接触，而没有沟道停止区域，或DTI层111d从STI层103a的下表面向上突出。
电压施加线层120布置在第一内部绝缘层131上，并且接触122a穿透第一内部绝缘层131和STI层103a以与像素分隔结构110d的导电层113d接触。在图像传感器100e中电压施加线层120的布置结构和接触122a的布置结构与参考图5A的图像传感器100a描述的那些相同。
图10A至10C是显示根据本公开的特定实施方式的图像传感器的示例性布局图。在以下图10A至10C的讨论中，与参考图1至9B描述的那些相同的元件将仅被简要地描述，或从讨论省略。
参考图10A，显示了图像传感器100f的电压施加线层120b，该电压施加线层120b布置在像素区域PA的外侧以仅围绕像素区域PA的拐角部分而没有如例如在图1的实施方式的情形中那样完全围绕像素区域PA的外部分。更具体而言，在图10A的实施方式中，电压施加线层120b具有与像素区域PA的拐角部分相应的L形状。此外，具有L形状的电压施加线层120b被提供在分别与所述四个拐角部分相应的四个部分中。
多个接触122布置在四个电压施加线层120b的每个中。接触122在穿透第一内部绝缘层131(参考图3A)之后连接到像素分隔结构110的导电层113(参考图3A)。
图10A的实施方式中的图像传感器100f具有与图3A的图像传感器100的那些相同的结构和功能，除了四个电压施加线层120b形成为具有L形状并且分别布置为与像素区域PA的四个拐角对应之外并且除了接触122的布置受电压施加线层120b的结构限制之外。因此，其它元件的细节被省略。
此外，在图10A中的图像传感器100f中，当作为竖直截面看时，电压施加线层120b、接触122和像素分隔结构110的结构可以与图3A的图像传感器100的电压施加线层120、接触122和像素分隔结构110的结构相同。然而，当作为垂直截面看时，图10A中的图像传感器100f的结构不限于图3A的图像传感器100的竖直结构。例如，当作为垂直截面看时，本实施方式的图像传感器100f可具有图5A至9B的图像传感器100a、100b、100c、100d和100e的结构作为其竖直结构。
参考图10B，显示了图像传感器100g的电压施加线层120c，该电压施加线层120c布置在像素区域PA的外侧以围绕像素区域PA的侧部分而没有如例如在图1中的实施方式的情形中那样地完全围绕像素区域PA的外部分。更具体而言，在图10B的实施方式中，电压施加线层120c具有与像素区域PA的侧部分相应的条形状。此外，具有条形状的电压施加线层120c被提供在分别与四个侧部分相应的四个部分中。
多个接触122布置在四个电压施加线层120c的每个中。接触122在穿透第一内部绝缘层131(参考图3A)之后连接到像素分隔结构110的导电层113(参考图3A)。
图10B的实施方式中的图像传感器100g具有与图3A的图像传感器100的那些相同的结构和功能，除了四个电压施加线层120c形成为具有条形状并且分别布置为与像素区域PA的四个侧部分对应之外并且除了接触122的布置受电压施加线层120c的结构限制之外。因此，其它元件的细节被省略。此外，当作为竖直截面看时，图10B中的图像传感器100g的结构不限于图3A的图像传感器100的竖直结构，本实施方式的图像传感器100g可具有图5A至9B的图像传感器100a、100b、100c、100d和100e的结构作为在作为垂直截面看时的其竖直结构。
参考图10C，显示了图像传感器100h的电压施加线层120d，该电压施加线层120d布置在像素区域PA的外侧以围绕像素区域PA的拐角部分和侧部分而没有完全围绕像素区域PA的外部分。更具体而言，电压施加线层120d具有与像素区域PA的拐角部分相应的L形状和与像素区域PA的侧部分相应的条形状。此外，具有L形状的电压施加线层120d被提供在分别与四个拐角部分相应的四个部分中，并且具有条形状的电压施加线层120d提供在分别与四个侧部分相应的四个部分中。
多个接触122布置在八个电压施加线层120d的每个中。接触122在穿透第一内部绝缘层131(参考图3A)之后连接到像素分隔结构110的导电层113(参考图3A)。
图10C的实施方式中的图像传感器100h具有与图3A的图像传感器100的那些相同的结构和功能，除了四个电压施加线层120d形成为具有L形状并且分别布置为与像素区域PA的四个拐角部分对应，以及四个电压施加线层120d形成为具有条形状并且分别布置为与像素区域PA的四个侧部分对应之外，和除了接触122的布置受电压施加线层120d的结构限制之外。因此，其它元件的细节被省略。此外，当作为竖直截面看时，图10C中的图像传感器100h的结构不限于图3A的图像传感器100h的竖直结构，本实施方式的图像传感器100h可具有图5A至9B的图像传感器100a、100b、100c、100d和100e的结构作为在作为垂直截面看时的其竖直结构。
在讨论至此，已经描述了在图像传感器中的电压施加线层和接触的各种布置结构。然而，本公开不限于根据先前描述的实施方式的电压施加线层和接触的布置结构。因而，例如，包括布置为围绕像素区域PA的外部分的至少一部分的电压施加线层以及将电压施加线层连接到像素分隔结构的导电层的接触的图像传感器可以在本公开的范围和精神内。
图11是显示根据本公开的实施方式的示例性图像传感器的布局图，图12是显示图11的部分“C”的放大图，图13A和13B是沿图12中的线III-III'截取的截面图。在图11至13B中，与参考图1至10C描述的那些相同的元件将仅被简要地描述或从讨论省略。
参考图11至13A，显示了图像传感器100i，该图像传感器100i类似于图3A的图像传感器100，除了虚设接触172布置在像素区域PA外部的虚设区域DA中之外。
如图13A所示，在图像传感器100i中，基板101包括前侧FS和背侧BS、布置在前侧FS上的内部线层140以及布置在背侧BS上的滤色器162和微透镜164。因此，光从背侧BS入射。同时，包括多个单元像素UP的像素区域PA和包括至少一个虚设像素DP的虚设区域DA布置在基板101中，虚设区域DA邻近像素区域PA布置，如在图13A的示例性实施方式中那样。
如图11所示，当作为水平截面看时，像素区域PA具有矩形形状，并且当作为水平截面看时，虚设区域DA具有围绕像素区域PA的矩形环形状。像素区域PA的形状不限于矩形形状，虚设区域DA的形状也不限于矩形环形状。在本实施方式的图像传感器100i中，虚设区域DA布置为围绕像素区域PA，但是虚设区域DA的结构不限于此或不由此限制。例如，虚设区域DA可以邻近像素区域PA的一部分布置而没有围绕像素区域PA。
虚设区域DA包括多个虚设像素DP，每个虚设像素DP包括阱区和光电二极管，类似于之前描述的单元像素UP。此外，类似于单元像素UP，虚设像素DP基于基板101形成，因而虚设像素DP具有导电率。在一个实施方式中，虚设像素DP可以不包括阱区和光电二极管。虚设像素DP不接收通过光电转换获得的信号。因此，布置在单元像素UP中的晶体管不布置在虚设像素DP中。此外，滤色器和微透镜没有布置在基板101的背侧BS上在与虚设像素DP相应的区域中。同时，虚设区域DA可以被分类为外围电路区或在像素区域PA和外围电路区之间的边界区域。此外，虚设区域DA可以被包括在像素区域PA中。
在图像传感器100i中，虚设接触172可以布置在虚设区域DA的至少一个虚设像素DP中。虚设接触172电连接像素区域PA的内部线层140的至少一个线层至虚设像素DP。在图13A中，虚设接触172连接到在虚设区域DA上的第一内部线层141d、竖直接触142d和第二内部线层143d。在虚设区域DA上的第二内部线层143d连接到像素区域PA中的第二内部线层143。然而，虚设接触172和像素区域PA的内部线层140的连接不限于上述结构，虚设接触172可以以多种方式连接到像素区域PA的内部线层140。例如，在虚设区域DA上的第一内部线层141d和像素区域PA的第一内部线层141可以在图13A中未示出的区域中彼此连接，因而，像素区域PA的第一内部线层141可以通过虚设接触172电连接到虚设像素DP。
因为像素区域PA的内部线层140通过虚设接触172连接到虚设像素DP，所以聚集在内部线层140中的电荷，例如空穴，经过虚设接触172移动到虚设像素DP并且通过基板101释放。聚集在内部线层140中的电荷产生不期望的场并且移动到单元像素UP或像素分隔结构110的导电层113，从而导致诸如暗电流的缺陷。然而，在本实施方式的图像传感器100i中，电荷通过虚设接触172释放而没有聚集在内部线层140中，因而可以防止发生上述缺陷。同时，虚设接触172可以被称为放电接触，因为虚设接触172被用于释放电荷。
在金属布线工艺中使用的等离子体可以导致在内部线层140中电荷的积累。例如，各种工艺，例如沉积工艺、蚀刻工艺、清洁工艺等利用等离子体进行以形成内部线层140，并且等离子体包含中性自由基和带电离子或电子。在金属布线工艺期间，等离子体中的带电离子或电子可以聚集在金属层中，即内部线层140中。
图13A显示了沿虚线箭头通过虚设接触172、虚设像素DP和基板101释放的空穴，但是放电路径可以不同于空穴沿其实际移动的实际路径。这是因为图13A显示了其背侧被抛光的基板101，并且金属布线工艺在抛光基板101的背侧之前进行。因此，在金属布线工艺中的空穴可以通过基板101的没有被抛光的较深部分释放。
在图像传感器100i中，其它元件，诸如电压施加线层120、接触122、像素分隔结构110、绝缘层130、内部线层140、滤色器162等与参考图1至4描述的那些相同。
图像传感器100i还可以包括连接虚设区域DA的虚设像素DP和像素区域PA的内部线层140的虚设接触172。因此，因为电荷在图像传感器100i的金属布线工艺中通过虚设接触172释放，所以金属布线工艺稳定地进行，并且实现具有优越性能的图像传感器。例如，图13A的图像传感器100i可以通过使用虚设接触172而防止电荷在金属布线工艺期间聚集在内部线层140中，因而图像传感器可具有优越性能和低故障率。
参考图13B，显示了图像传感器100j，该图像传感器100j不同于图13A的图像传感器100i，因为电压施加线层120a和接触122b形成在基板101的背侧BS上。例如，在图13B的图像传感器100j中，连接到虚设像素DP的虚设接触172形成在基板101的前侧FS上，并且电压施加线层120a和接触122b形成在基板101的背侧BS上，类似于图7A中显示的图像传感器100c。
图像传感器100j的其它元件与参考图7A和图11至13A描述的那些相同。
在图13A和13B的图像传感器100i和100j中，电压施加线层和接触分别具有图3A和7A的图像传感器100和100c的电压施加线层120和120a和接触122和122b的结构。然而，图13A-13B中的实施方式的图像传感器的电压施加线层和接触的结构不限于上述结构。例如，图13A-13B的图像传感器可以采用图5A、6A、8A和9A的图像传感器100a、100b、100d和100e的电压施加线层和接触的布置结构。此外，图13A-13B中的实施方式的图像传感器可以采用图10A至10C的图像传感器100f、100g和100h的电压施加线层和接触的布置结构。
与图12相应的图14是显示根据本公开的一个实施方式的示例性图像传感器100k的布局图，图15A至15C是沿图14中的线IV-IV'截取的截面图。在以下图14、15A、15B和15C的讨论中，与参考图1至13B描述的那些相同的元件将仅被简要地描述，或从讨论省略。
参考图14和15A，图像传感器100k与图12和13A的图像传感器100i相同，除了电压施加线层120e的结构和虚设接触172的连接结构之外。详细地，在本实施方式的图像传感器100k中，电压施加线层120e可以包括延伸到虚设区域DA的突起120e-p。电压施加线层120e的突起120e-p可以与在其上布置虚设接触172的虚设像素DP相应地形成。虽然虚设像素DP邻近像素区域PA布置，但是突起120e-p可以不形成于在其上没有布置虚设接触172的虚设像素DP上。
布置在虚设像素DP上的虚设接触172如图15A所示地连接到电压施加线层120e的突起120e-p以电连接电压施加线层120e至虚设像素DP。此外，如图14所示，突起120e-p被提供为复数个，多个这样的突起120e-p形成在一个电压施加线层120e处，并且虚设接触172连接到每个突起120e-p。因此，聚集在电压施加线层120e中的电荷通过虚设接触172、虚设像素DP和基板101快速地释放。
电压施加线层120e可以属于像素区域PA的内部线层，并且如上所述，电压施加线层120e可以以内部线层的形式形成。因此，电压施加线层120e可以由于在金属布线工艺中的电荷而导致缺陷。具体地，因为电压施加线层120e连接到像素分隔结构110的导电层113，所以电荷移动到并聚集在导电层113中，从而导致场的产生或单元像素UP的电特性的劣化。然而，在图14和15A的图像传感器100k中，电压施加线层120e通过突起120e-p连接到布置在虚设像素DP上的虚设接触172，并且电荷在金属布线工艺期间通过虚设接触172、虚设像素和基板101释放---如例如在图13A的实施方式中示出的。因而，可以防止电荷聚集在像素分隔结构110的导电层113中。
参考图15B，在其中显示的图像传感器100l在以下方面不同于图15A的图像传感器100k：电压施加线层120e'和接触122b形成在基板101的背侧BS并且虚设接触172a也形成在基板101的背侧BS。更具体地，在图15B的图像传感器100l中，电压施加线层120e'和接触122b形成在基板101的背侧BS，类似于图7A的图像传感器100c。此外，电压施加线层120e'包括延伸到虚设区域DA的突起120e-p'。
在图15B的实施方式中，虚设接触172a在穿透布置在基板101的背侧BS的下绝缘层157之后连接到虚设像素DP的下表面。此外，虚设接触172a连接到电压施加线层120e'的突起120e-p'。因此，电压施加线层120e'的电荷在金属布线工艺期间通过虚设接触172a、虚设像素DP和基板101释放。
图像传感器100l的其它元件与参考图7A、14和15A描述的那些相同。
参考图15C，显示了图像传感器100m，该图像传感器100m具有类似于图15B的图像传感器100l的结构，但是图像传感器100m可以在以下方面不同于图15B的图像传感器100l：虚设接触172还布置在在基板101的前侧FS处的虚设像素DP上。在图15C的图像传感器100m中，邻近基板101的背侧BS布置的电压施加线层120e'、接触122b和虚设接触172a的结构和功能与参考图15B描述的图像传感器100l的那些相同。此外，在基板101的前侧FS上的虚设接触172的结构和功能与参考图11至13A描述的图像传感器100i的那些相同。
在金属布线工艺期间，本实施方式的图像传感器100m允许内部线层140和电压施加线层120e'的电荷分别使用虚设接触172和172a通过虚设像素DP和基板101释放，因而可以防止发生由聚集在内部线层140、电压施加线层120e'或像素分隔结构110的导电层113中的电荷所致的缺陷。
分别是图15A至15C的图像传感器100k、100l和100m的电压施加线层和接触的结构基于分别是图3A和7A的图像传感器100和100c的电压施加线层120和120a和接触122和122b的布置结构。然而，图15A-15C的实施方式中的图像传感器的电压施加线层和接触的结构不限于此或不由此限制。例如，在图15A-15C中的任何实施方式中的图像传感器可以采用图5A、6A、8A和9A的图像传感器100a、100b、100d和100e的电压施加线层和接触的布置结构，只要电压施加线层包括突起并且连接到虚设接触。此外，图像传感器100k、100l和100m中的任一个可以采用图10A至10C的图像传感器100f、100g和100h的电压施加线层和接触的布置结构，只要电压施加线层包括突起并且连接到虚设接触。
图16是显示根据本公开的一个实施方式的示例性图像传感器的布局图，图17是显示图16的部分“D”的放大图，图18是沿图17中的线V-V'截取的截面图。在图16至18的讨论中，与参考图1至15C描述的那些相同的元件将仅被简要地描述，或从讨论省略。
参考图16至18，显示了图像传感器100n，该图像传感器100n在以下方面不同于图11至13A的图像传感器100i：在虚设线层170进一步布置在虚设区域DA中。更具体而言，在图像传感器100n中，当作为水平截面看时，虚设区域DA具有矩形环形状，并且虚设线层170布置在虚设区域DA的第一内部绝缘层131上以对应于虚设区域DA的形状。也就是，虚设线层170也具有矩形环形状。
虚设线层170连接到虚设接触172，其进而连接到虚设像素DP。此外，虚设线层170还通过连接线层175连接到电压施加线层120。因此，在金属布线工艺期间，图16-18的实施方式中的图像传感器100n可以使用连接线层175、虚设线层170和虚设接触172通过虚设像素DP和基板101释放电压施加线层120中的电荷。
在图像传感器100n中，虚设线层170的形状不限于矩形环形状。例如，虚设线层170可以形成为具有其中虚设线层170的部分以间距彼此间隔开地布置在虚设区域DA上的结构。虚设线层170的所述部分的每个通过连接线层175连接到电压施加线层120，虚设接触172布置在虚设线层170下面以连接虚设线层170的所述部分至虚设像素DP。
此外，在本实施方式的图像传感器100n中，虚设线层170没有仅连接到电压施加线层120。例如，虚设线层170也可以通过竖直接触和另一连接线层(未示出)连接到像素区域PA的内部线层140。因此，本实施方式的图像传感器100n可以使用虚设线层170和虚设接触172通过虚设像素DP和基板101释放像素区域PA的内部线层140的电荷。
在图16至18的图像传感器100n中，电压施加线层和接触的结构是基于图3A的图像传感器100的电压施加线层120和接触122的布置结构。然而，图像传感器100n的电压施加线层和接触的结构不限于此或不由此限制。例如，图16-18的图像传感器100n可以采用图5A至9A的图像传感器100a、100b、100c、100d和100e的电压施加线层和接触的布置结构，只要虚设线层形成在虚设区域DA的上部分或下部分上并且虚设线层连接到电压施加线层或内部线层以通过虚设接触连接到虚设像素。在虚设线层形成在虚设区域DA的上部分或下部分上并且虚设线层通过虚设接触连接到虚设像素的情形下，本实施方式的图像传感器100n可以采用图10A至10C的图像传感器100f、100g和100h的电压施加线层和接触的布置结构。
图19是显示根据本公开的一个实施方式的示例性图像传感器100o的布局图。在图19的讨论中，与参考图1至4和图11至18描述的那些相同的元件将仅被简要地描述，或从讨论省略。
参考图19，在图像传感器100o中，虚设接触172形成在虚设区域DA中；然而，单独的电压施加线层和单独的接触没有形成在像素区域PA中。因此，本实施方式的图像传感器100o可以不同于图11的图像传感器100i。
图19的图像传感器100o具有释放像素区域PA的内部线层140的电荷的主要目的，并且没有形成单独的电压施加线层和单独的接触。换言之，在图19的图像传感器100o中，导电层113的表面可以用杂质诸如硼重掺杂，以抑制像素分隔结构110的DTI层111的界面中的缺陷。
图19的图像传感器100o也可以如图16的图像传感器100n中那样包括虚设线层170和连接线层175。然而，因为单独的电压施加线层没有形成在本实施方式的图像传感器100o中的PA中，所以虚设线层170通过连接线层175连接到像素区域PA的内部线层140。
图像传感器100o的其它元件与参考图1至4和图11至18描述的那些相同。
图20A至20E是显示根据本公开的特定实施方式的制造图3A的图像传感器的示例性方法的截面图。在图20A至20E的讨论中，与参考图1至4描述的那些相同的元件将仅被简要地描述，或从讨论省略。
参考图20A，最初，可以准备包括前侧FS以及与前侧FS相反的背侧BS”的基板101。基板101可以是硅晶片、外延晶片或绝缘体上硅(SOI)晶片。然而，基板101不限于上述晶片。基板101可以掺杂有P型杂质。
可以在基板101上进行离子注入工艺以形成光电二极管PD和阱区PW。在特定实施方式中，光电二极管PD通过用N型杂质掺杂基板101形成，并且阱区PW通过用P型杂质掺杂基板101形成。光电二极管PD和/或阱区PW可以在形成将参考图20C描述的像素分隔结构110之后形成。
然后，第一掩模图案(未示出)形成在前侧FS上。基板101的邻近前侧FS的上部分使用第一掩模图案作为蚀刻掩模被蚀刻以形成具有第一深度的第一沟槽T1。然后，绝缘层形成为填充第一沟槽T1，并且使用化学机械抛光(CMP)或回蚀方法在绝缘层上进行平坦化工艺。通过平坦化工艺，基板101的前侧FS暴露，并且形成STI层103a和103b。
参考图20B，第二掩模图案(未示出)形成为覆盖基板101的前侧FS并且限定单元像素UP。STI层103a和基板101使用第二掩模图案作为蚀刻掩模被蚀刻以形成具有第二深度的第二沟槽T2。第二沟槽T2可具有网格结构。在通过第二掩模图案覆盖并且包括在其中形成的第二沟槽T2的基板101上进行离子注入工艺，因而在第二沟槽T2下面形成沟道停止区域115。在某些实施方式中，沟道停止区域115可以通过用P型杂质掺杂基板101形成。
在像素分隔结构仅包括DTI层和导电层的情形下---如在图7A的图像传感器100c的情形下，离子注入工艺可以省略。在那种情况下，可以不形成沟道停止区域115。
参考图20C，在从基板101去除第二掩模图案之后，绝缘层被共形地涂覆在基板101上以覆盖第二沟槽T2的侧壁和底部以及基板101的前侧FS。然后，导电层形成在绝缘层上以填充第二沟槽T2并且覆盖在基板101的前侧FS上的绝缘层。平坦化工艺被执行以在第二沟槽T2中形成DTI层111和导电层113并且暴露基板101的前侧FS。因为DTI层111和导电层113形成在第二沟槽T2中，所以像素分隔结构110形成为包括DTI层111、导电层113和沟道停止区域115。此外，单元像素UP通过像素分隔结构110彼此分离。
现在参考图20D，栅绝缘层和传输栅极形成在基板101的前侧FS上的每个单元像素UP中，并且浮置扩散区和接地杂质区通过离子注入工艺形成。此外，绝缘层130、竖直接触142和内部线层140也形成在基板101的前侧FS上。
在形成竖直接触142和内部线层140的工艺中，接触122和电压施加线层120与竖直接触142和内部线层140一起形成。电压施加线层120形成在第一内部绝缘层131(参考图3A)上并且围绕像素区域PA的外部分的至少部分。此外，接触122可以以间距布置在电压施加线层120下面以对应于电压施加线层120的结构。
在图20D中，平行于基板101的背侧BS延伸的虚线表示基板101的将通过抛光工艺被去除的部分。在图20D的实施方式中，基板101的邻近背侧的部分被去除达第一厚度Th1。
参考图20E，基板101被翻转以允许基板101的背侧BS”面朝上，并且在背侧BS”上进行研磨或CMP工艺以去除基板101的邻近该背侧的部分达第一厚度Th1(参考图20D)，从而暴露沟道停止区域115。在像素分隔结构110仅包括DTI层111和导电层113的情形下，DTI层111的下表面可以通过CMP工艺暴露。在这种情形下，沟道停止区域可以不形成在DTI层111下面。
在沟道停止区域115布置在DTI层111的下表面的情形下，基板101的背侧BS的表面光滑度或均匀性可以在进行研磨或CMP工艺之后提高。此外，在基板101和DTI层111之间的界面处发生的应力在研磨或CMP工艺期间减轻，因而图像传感器的缺陷减少。由于表面均匀性的改善和缺陷的减少，像素之间的颜色差异减小，并且暗电流特性改善。结果，提供具有高显示品质的图像传感器。
接着，抗反射层151、第一绝缘层153、第二绝缘层155、滤色器162和微透镜164形成在基板101的背侧BS上，从而完成图3的图像传感器100的制造。
图21A至21C是显示根据本公开的特定实施方式的制造图5A或6A的图像传感器的示例性方法的截面图。在图21A至21C的讨论中，与参考图1至6A以及图20A至20E描述的那些相同的元件将仅被简要地描述，或从讨论省略。
参考图21A，如参考图20A描述的，在基板101上进行离子注入工艺以形成光电二极管PD和阱区PW。然后，没有形成STI层，而是形成第二沟槽T2，如参考图20B描述的。在形成第二沟槽T2之后，通过离子注入工艺形成沟道停止区域115。
然后，如参考图20C描述的，绝缘层和导电层形成在基板101的前侧FS的所得结构上，并且在基板101的前侧FS上进行平坦化工艺以在第二沟槽T2中形成DTI层111和导电层113。DTI层111和导电层113形成像素分隔结构110，并且单元像素UP通过像素分隔结构110彼此分离。光电二极管PD和阱区PW可以在形成像素分隔结构110之后形成。
参考图21B，在形成像素分隔结构110之后，第一掩模图案形成在基板101的前侧之上，如参考图20A描述的，第一沟槽T1使用第一掩模图案形成，并且绝缘层填充在第一沟槽T1中，从而形成STI层103a和103b。如上所述，因为STI层103a和103b在形成像素分隔结构110之后形成，所以像素分隔结构110形成为联接到STI层103a的下表面而没有穿透STI层103a。
参考图21C，如参考图20D描述的，栅绝缘层和传输栅极形成在基板101的前侧FS上的每个单元像素UP中，并且浮置扩散区和接地杂质区通过离子注入工艺形成。此外，绝缘层130、竖直接触142和内部线层140也形成在基板101的前侧FS上。
如上所述，接触122a和电压施加线层120可以与竖直接触142和内部线层140一起形成。接触122a形成为在穿透第一内部绝缘层131和STI层103a之后连接到像素分隔结构110的导电层113，如图21C所示。
然后，进行与参考图20E描述的相同工艺以完成图5A的图像传感器100a的制造。
在图21b的工艺操作中，当限定单元像素UP的有源区的STI层103b在没有形成联接到像素分隔结构110的STI层103a的一部分的情形下形成并且执行在形成STI层103b的工艺之后的工艺时，可以实现图6A的图像传感器100b。
图22A和22B是显示根据本公开的特定实施方式的制造图7A的图像传感器的示例性方法的截面图。在图22A和22B的讨论中，与参考图1至4、7A和20A至20E描述的那些相同的元件将仅被简要描述或从讨论省略。
参考图22A，在图22A的实施方式中进行之前描述的图20A至20D的工艺操作，但是参考图20B论述的离子注入工艺被省略。因此，在图22A中可以不形成沟道停止区域。此外，在图22A的实施方式中，在图20D的工艺操作中的电压施加线层120和接触122也可以不形成在基板101的前侧FS上。
然后，如参考图20E描述的，基板101被翻转以允许基板101的背侧BS'面朝上，并且在背侧BS'上进行研磨或CMP工艺以去除邻近基板101的背侧BS'的部分达第二厚度，从而暴露DTI层111。DTI层111可以在CMP工艺中用作蚀刻停止层。因为没有沟道停止区域存在并且DTI层111通过CMP工艺暴露，所以第二厚度大于图20D的第一厚度Th1。
参考图22B，下绝缘层157形成在基板101的背侧BS'上。此外，接触122b形成为在穿透下绝缘层157和DTI层111之后连接到像素分隔结构110b的导电层113，并且电压施加线层120a形成在下绝缘层157上。接触122b连接到电压施加线层120a。电压施加线层120a形成为在基板101的背侧BS'之上围绕像素区域PA的外部分。
在形成电压施加线层120a之后，抗反射层151、第一绝缘层153、第二绝缘层155、滤色器162和微透镜164形成在下绝缘层157上，因而完成图7A的图像传感器100c的制造。
图23A至23C是显示根据本公开的特定实施方式的制造图8A的图像传感器的示例性方法的截面图。在图23A至23C的讨论中，与参考图1至4、8A和图20A至20E描述的那些相同的元件将仅被简要地描述，或从讨论省略。
参考图23A，如参考图20A描述的，形成STI层103a和103b。然后，执行图20D的工艺操作，而不进行图20B和20C的工艺操作。换言之，在图23A的实施方式中，绝缘层130、竖直接触142和内部线层140形成在基板101的前侧FS上而不形成像素分隔结构110。栅极和杂质区域可以形成在每个单元像素UP中。
现在参考图23B，在图23B的实施方式中，在基板101的背侧BS上进行图20B和20C的工艺操作以形成像素分隔结构110c。更具体而言，基板101的背侧BS的一部分通过研磨或CMP工艺被去除。然后，在基板101的背侧BS中形成第二沟槽T2'以使单元像素UP彼此分离。如图23B所示，形成从基板101的背侧BS延伸到前侧FS的第二沟槽T2'。
第二沟槽T2'对应于STI层103a形成，第二沟槽T2'的上表面与STI层103a的下表面间隔开一距离。在一个实施方式中，第二沟槽T2'可以形成为与STI层103a的下表面接触或从STI层103a的下表面向上突出。在第二沟槽T2'的上表面与STI层103a的下表面间隔开的情形下，沟道停止区域115c可以形成在第二沟槽T2'的上表面和STI层103a的下表面之间，如图23B所示。
然后，绝缘层和导电层形成在基板101的背侧BS的所得结构上，并且在绝缘层和导电层上进行平坦化工艺，从而在第二沟槽T2'中形成DTI层111c和导电层113c。当形成DTI层111c和导电层113c时，形成像素分隔结构110c，并且单元像素UP通过像素分隔结构110c彼此分离。同时，在平坦化工艺中，DTI层111c用作蚀刻停止层。因此，DTI层111c'保留在基板101的背侧BS上，对应于单元像素UP。
参考图23C，如参考图22B描述的，下绝缘层157形成在基板101的背侧BS上。此外，接触122b形成为在穿透下绝缘层157之后连接到像素分隔结构110c的导电层113c，并且电压施加线层120a形成在下绝缘层157上。电压施加线层120a形成在基板101的背侧BS之上以围绕像素区域PA的外部分。
在形成电压施加线层120a之后，抗反射层151、第一绝缘层153、第二绝缘层155、滤色器162和微透镜形成在下绝缘层157上，因而完成图8A的图像传感器100d的制造。
图24是显示根据本公开的实施方式的制造图13A的图像传感器的示例性方法的截面图。在图24的讨论中，与参考图1至4、图11至13A以及图20A至20E描述的那些相同的元件将仅被简要地描述，或从讨论省略。
参考图24，首先执行图20A至20C的工艺操作，以在基板101中形成使单元像素UP彼此分离的像素分隔结构110。
然后，如参考图20D描述的，栅绝缘层和传输栅极形成在基板101的前侧FS上的每个单元像素UP中，并且浮置扩散区和接地杂质区通过离子注入工艺形成。此外，绝缘层130、竖直接触142和内部线层140形成在基板101的前侧FS上。
接触122和电压施加线层120在形成竖直接触142和内部线层140的工艺中形成。此外，在形成竖直接触142和内部线层140的工艺期间，虚设接触172、竖直接触142d和内部线层140d形成在虚设区域DA的至少一个虚设像素DP上。
电压施加线层120形成在第一内部绝缘层131上以围绕像素区域PA的外部分的至少一部分。接触122布置在电压施加线层120下面并且彼此间隔开间距以对应于电压施加线层120的结构。虚设接触172连接到虚设像素DP，虚设接触172通过虚设区域DA的竖直接触142d和内部线层140d电连接到像素区域的内部线层140。
然后，执行图20E的工艺操作以完成图13A的图像传感器100i的制造。
虽然在图中未示出，但是电压施加线层可以形成为具有图14和15A的图像传感器100k的电压施加线层120e的结构，并且虚设接触172可以通过突起120e-p连接到电压施加线层120e。然后，执行图20E的工艺操作，因而实现图15A的图像传感器100k。
此外，图16-18的图像传感器100n的虚设线层170和连接线层175形成在虚设区域DA中，并且虚设接触172连接到虚设线层170。然后，执行图20E的工艺操作以完成图18的图像传感器100n的制造。
图25A和25B是显示根据本公开的特定实施方式的制造图13B的图像传感器的示例性方法的截面图。在图25A和25B的讨论中，与参考图1至4、图11至13B和图20A至20E描述的那些相同的元件将仅被简要地描述，或从讨论省略。
参考图25A，进行图20A至20C的工艺操作，以在基板101上形成使单元像素UP彼此分离的像素分隔结构110b。然后，如参考图20D描述的，栅绝缘层和传输栅极形成在基板101的前侧FS上的每个单元像素UP中，并且浮置扩散区和接地杂质区通过离子注入工艺形成。此外，绝缘层130、竖直接触142和内部线层140形成在基板101的前侧FS上。
在形成竖直接触142和内部线层140的工艺中，虚设接触172、竖直接触142d和内部线层140d形成在虚设区域DA的至少一个虚设像素DP上。不同于图24的工艺操作，可以在与图25A的实施方式有关的工艺操作中不形成电压施加线层120和接触122。
参考图25B，如参考图22B描述的，下绝缘层157形成在基板101的背侧BS'上。此外，接触122b形成为在穿透下绝缘层157和DTI层111之后连接到像素分隔结构110b的导电层113，并且电压施加线层120a形成在下绝缘层157上。接触122b连接到电压施加线层120a。电压施加线层120a形成为在基板101的背侧BS'之上围绕像素区域PA的外部分。
在形成电压施加线层120a之后，抗反射层151、第一绝缘层153、第二绝缘层155、滤色器162和微透镜164形成在下绝缘层157上，因而完成图13B的图像传感器100j的制造。
虽然未示出，但是电压施加线层可以形成为具有图15B或15C的图像传感器100l或100m的电压施加线层120e'的结构，基板101下面的虚设接触172a可以通过突起120e-p'连接到电压施加线层120e'，并且基板101之上的虚设接触172可以连接到像素区域PA的内部线层140。然后，执行图20E的工艺操作，因而完成图15B或15C的图像传感器100l或100m的制造。
图26是显示包括根据本公开的特定实施方式的图像传感器的示例性照相机系统200的框图。
参考图26，根据本公开的一个实施方式的照相机系统200包括图像感测单元210、图像信号处理单元220和图像显示单元230。图像感测单元210包括控制电阻器块211、时序发生器212、斜坡信号产生器213、缓冲单元214、有源像素传感器(APS)阵列215、行驱动器216、相关的双采样器217、比较器218和模-数转换器(ADC)219。
控制电阻器块211可以控制照相机系统200d的整体操作。更具体而言，控制电阻器块211可以直接提供动作信号给时序发生器212、斜坡信号产生器213和缓冲单元214。时序发生器212可以产生被用作图像感测单元210的组件的操作时序的参考信号的信号。由时序发生器212产生的时序参考信号可以施加到行驱动器216、相关的双采样器217、比较器218和/或ADC 219。斜坡信号产生器213可以产生在相关的双采样器217和/或比较器218中使用的斜坡信号，并且可以施加斜坡信号到相关的双采样器217和/或比较器218。缓冲单元214可以包括锁存单元(未示出)。缓冲单元214可以暂时地存储图像信号以被传输到缓冲单元214外面，诸如例如被传输到图像信号处理单元220。
APS阵列215可以感测外部图像。APS阵列215可以包括多个有源像素，并且之前讨论的图像传感器中的任一个的结构可以应用于APS阵列215。行驱动器216可以选择性地激活APS阵列215中的一行。相关的双采样器217可以采样由APS阵列215产生的模拟信号并且输出被采样的模拟信号。比较器218可以比较从相关的双采样器217提供的数据与根据模拟参考电压反馈的斜坡信号的斜度以产生参考信号的变化。ADC 219可以将模拟图像数据转换成数字图像数据，其可以被发送到缓冲单元214用于存储和后续加工。
图像处理单元220可以处理从缓冲单元214接收的图像数据并且已处理的图像可以使用图像显示单元230向使用者/观看者显示。
图27是显示包括根据本公开的特定实施方式的图像传感器的电子装置300的示例性框图。图像传感器可以是在本公开中描述的图像传感器的任一个。
参考图27，电子装置300可以是，但是不限于，数字照相机或移动装置。电子装置300可以包括图像传感器310、处理器320、存储器330、显示器340和总线350。图像传感器310可以在处理器320的操作控制下获取外部图像信息。图像传感器310可以包括根据先前描述的实施方式的图像传感器中的任一个。处理器320可以通过总线350在存储器330中存储所获取的图像信息。此外，处理器320可以通过显示器340输出在存储器330中存储的图像信息。
图28和29是显示每个包括根据本公开的特定实施方式的图像传感器的示例性电子装置的视图。
参考图28和29，根据本公开的图像传感器可以被用于装备有照相机功能的各种多媒体装置中。如图28所示，根据本公开的教导的图像传感器可以被用于移动式电话或智能手机400。此外，虽然在图28和29中未示出，但是这样的图像传感器也可以用于平板或智能平板、笔记本式电脑或台式计算机。
根据本公开的教导设计的图像传感器也可以被用于图像俘获装置500，例如数字照相机、数字摄像放像机等，如图29所示。此外，根据本公开的图像传感器可以被用于大型显示器，诸如电视机(TV)、智能TV等。
如在本发明构思的领域中是传统的那样，根据功能块、单元和/或模块，实施方式被描述并且在图中示出。本领域的技术人员将理解，这些块、单元和/或模块通过电子(或光学)电路诸如逻辑电路、分离部件、微处理器、硬布线电路、存储元件、线连接等物理地实现，其可以使用半导体基制造技术或其它制造技术形成。在块、单元和/或模块通过微处理器或类似装置实现的情形下，它们可以使用软件(例如微码)编程以进行此处讨论的各种功能并且可以通过固件和/或软件选择性地驱动。备选地，每个块、单元和/或模块可以通过专用硬件实现，或被实现为用于执行一些功能的专用硬件以及用于执行其它功能的处理器(例如一个或更多个被编程的微处理器和相关的电路)的组合。此外，实施方式的每个块、单元和/或模块可以物理地分成两个或更多个相互关联的且分离的块、单元和/或模块而不脱离本发明构思的范围。此外，实施方式的块、单元和/或模块可以物理地结合成更多个复杂的块、单元和/或模块，而没有脱离本发明构思的范围。
本发明构思提供一种能够改善暗电流特性的图像传感器。在特定实施方式中，这样的改善可以通过施加电压到常规的未掺杂多晶硅(硅)导电层或施加电压到基板中用掺杂的多晶硅导电层填充的深沟槽隔离(DTI)而实现。由于这样的电压的内部施加，空穴聚集在界面处，并且由DTI所致的缺陷的电子被抑制。在特定实施方式中，本公开还提供一种用于施加电压到DTI电压施加结构中的多晶硅的接触的结构以及形成该接触的方法。此外，本公开的教导可以应用于图像传感器而与用于间隙填充DTI的材料的种类无关，只要间隙填充材料是导体。因而，等离子体充电特性的副作用可以通过借助电压施加结构形成充电路径布局而被去除。
本公开还提供了制造图像传感器的不同方法。
虽然已经参考本发明构思的示例实施方式具体地显示和描述了本发明构思，但是将理解，可以在其中进行形式和细节中的各种变化而不脱离权利要求的精神和范围。
本申请要求享有2015年12月9日在韩国知识产权局提交的第10-2015-0175352号韩国专利申请的优先权，该韩国专利申请的公开通过引用被整体合并于此。

Claims (25)

1.一种图像传感器，包括
基板，包括像素区域、第一侧以及与所述第一侧相反的第二侧，其中光入射到所述第二侧并且所述像素区域包括多个像素；
像素分隔结构，布置在所述基板中以使所述像素彼此分离并且在其中包括导电层；以及
电压施加线层，与所述导电层间隔开并且布置在所述基板上以围绕所述像素区域的外部分的至少一部分，其中所述电压施加线层通过至少一个接触电连接到所述导电层，以及其中所述电压施加线层布置在所述像素区域内，并且设置在所述导电层之上使得整个所述电压施加线层与所述导电层重叠并以线的形式延伸。
2.根据权利要求1所述的图像传感器，其中当作为水平截面看时，所述像素区域具有矩形形状，所述电压施加线层具有围绕所述像素区域的所述外部分的矩形环形状，并且所述至少一个接触布置在所述矩形环形状的每条边处。
3.根据权利要求1所述的图像传感器，其中当作为水平截面看时，所述像素区域具有矩形形状，所述电压施加线层被提供在四个部分中，该四个部分的每个具有与所述矩形形状的拐角部分相应的L形状，并且所述至少一个接触布置在所述四个部分的每个处。
4.根据权利要求1所述的图像传感器，其中当作为水平截面看时，所述像素区域具有矩形形状，所述电压施加线层被提供在四个部分中，该四个部分的每个具有与所述矩形形状的侧部分相应的条形状，并且所述至少一个接触布置在所述四个部分的每个处。
5.根据权利要求1所述的图像传感器，还包括：
布置在所述第一侧的内部线层；以及
虚设区域，在所述基板中邻近所述像素区域布置并且包含至少一个虚设像素，其中所述电压施加线层和所述内部线层的至少一个通过虚设接触电连接到所述至少一个虚设像素。
6.根据权利要求5所述的图像传感器，其中所述虚设区域布置为围绕所述像素区域，所述虚设接触包括多个虚设接触，并且所述虚设接触布置为对应于所述虚设区域的形状并且彼此间隔开间距。
7.根据权利要求5所述的图像传感器，其中当作为水平截面看时，所述像素区域具有矩形形状，其中当作为水平截面看时，所述虚设区域具有矩形环形状并且围绕所述像素区域，以及其中所述图像传感器还包括：
虚设线层，对应于所述矩形环形状，其中所述虚设接触布置在所述虚设线层和所述至少一个虚设像素之间，以及其中所述虚设线层通过连接线层连接到所述电压施加线层和所述内部线层的至少一个。
8.根据权利要求5所述的图像传感器，其中所述电压施加线层包含延伸到所述虚设区域的突起，以及其中所述虚设接触布置在所述突起和所述至少一个虚设像素之间。
9.根据权利要求1所述的图像传感器，其中所述电压施加线层布置在所述第一侧或所述第二侧上。
10.根据权利要求9所述的图像传感器，还包括布置在所述第一侧上的内部线层，其中所述电压施加线层和所述内部线层的至少一个通过虚设接触电连接到布置在所述像素区域外部的虚设像素。
11.根据权利要求1所述的图像传感器，其中所述像素分隔结构包含深沟槽隔离(DTI)层和布置在所述深沟槽隔离层中的所述导电层，其中绝缘层布置在所述第一侧或所述第二侧，并且其中所述接触在穿透所述绝缘层之后连接到所述导电层。
12.根据权利要求1所述的图像传感器，其中负电压被施加到所述电压施加线层，以及其中所述负电压通过所述接触被施加到整个所述导电层。
13.一种图像传感器，包括：
基板，包括像素区域、邻近所述像素区域布置的虚设区域、第一侧以及与所述第一侧相反的第二侧，其中光入射到所述第二侧，所述像素区域包含多个像素，并且所述虚设区域包含至少一个虚设像素；
像素分隔结构，布置在所述基板中以使所述像素彼此分离并且在其中包括导电层；
电压施加线层，布置在所述像素区域的外部分处并且电连接到所述导电层，其中所述电压施加线层布置在所述像素区域内，并且设置在所述导电层之上使得整个所述电压施加线层与所述导电层重叠并以线的形式延伸；以及
内部线层，布置在所述第一侧上的绝缘层中，其中负电压通过所述电压施加线层被施加到所述导电层，以及其中所述电压施加线层和所述内部线层的至少一个通过虚设接触电连接到所述至少一个虚设像素。
14.根据权利要求13所述的图像传感器，其中当作为水平截面看时，所述像素区域具有矩形形状，以及其中所述电压施加线层布置为围绕所述像素区域的所述外部分的至少一部分。
15.根据权利要求13所述的图像传感器，其中所述电压施加线层通过内部绝缘层与所述导电层间隔开，以及其中所述电压施加线层通过穿透所述内部绝缘层的接触电连接到所述导电层。
16.根据权利要求13所述的图像传感器，其中当作为水平截面看时，所述像素区域具有矩形形状，其中当作为水平截面看时，所述虚设区域具有矩形环形状并且围绕所述像素区域，其中所述电压施加线层包含延伸到所述虚设区域的突起，以及其中所述虚设接触布置在所述突起和所述至少一个虚设像素之间。
17.根据权利要求13所述的图像传感器，其中所述像素分隔结构包含深沟槽隔离(DTI)层和布置在所述深沟槽隔离层中的所述导电层，其中所述像素分隔结构还包括从所述第一侧延伸到所述第二侧的结构或从所述第二侧延伸到所述第一侧的结构，其中所述导电层具有是单一整体结构的网格结构，以及其中所述电压施加线层通过布置在所述第一侧或所述第二侧的内部绝缘层与所述导电层间隔开并且通过穿透所述内部绝缘层的接触电连接到所述导电层。
18.一种制造图像传感器的方法，所述方法包括：
准备基板，该基板包含在其中限定的像素区域，其中所述基板具有第一侧和与所述第一侧相反的第二侧；
形成使布置在所述像素区域中的像素彼此分离并且在其中包含导电层的像素分隔结构；
在所述第一侧或所述第二侧形成电压施加线层以围绕所述像素区域的外部分的至少一部分，所述电压施加线层电连接到所述导电层，布置在所述像素区域内，并且设置在所述导电层之上使得整个所述电压施加线层与所述导电层重叠并以线的形式延伸；
在所述第一侧上形成内部线层；以及
在所述第二侧上形成滤色器和微透镜。
19.根据权利要求18所述的方法，其中所述形成所述像素分隔结构包括：
形成从所述第一侧延伸到所述第二侧的深沟槽；
形成深沟槽隔离(DTI)层以覆盖所述深沟槽的侧壁和底表面；以及
在所述深沟槽隔离层上形成所述导电层以填充所述深沟槽，以及
其中内部绝缘层在所述像素分隔结构的形成之后形成在所述第一侧或所述第二侧上，接触形成为在穿透所述内部绝缘层之后连接到所述导电层，并且所述电压施加线层形成在所述内部绝缘层上以连接到所述接触并且形成为具有围绕所述像素区域的所述外部分的环形状。
20.根据权利要求18所述的方法，其中所述形成所述像素分隔结构包括：
在所述第一侧上形成浅沟槽隔离(STI)层；
形成从所述第二侧延伸到所述第一侧以对应于所述浅沟槽隔离层的深沟槽；
形成深沟槽隔离(DTI)层以覆盖所述深沟槽的侧壁和底表面；以及
在所述深沟槽隔离层上形成所述导电层以填充所述深沟槽，以及
其中内部绝缘层在所述像素分隔结构的形成之后形成在所述第一侧或所述第二侧上，接触形成为在穿透所述内部绝缘层之后连接到所述导电层，并且所述电压施加线层形成在所述内部绝缘层上以连接到所述接触并且具有围绕所述像素区域的所述外部分的环形状。
21.一种制造图像传感器的方法，所述方法包括：
准备基板，该基板包含在其中限定的像素区域和虚设区域，其中所述基板具有第一侧和与所述第一侧相反的第二侧；
形成使布置在所述像素区域中的像素彼此分离并且在其中包含导电层的像素分隔结构；
在所述第一侧形成连接到所述虚设区域中的虚设像素的虚设接触；
在所述第一侧或所述第二侧形成电压施加线层以围绕所述像素区域的外部分的至少一部分，所述电压施加线层电连接到所述导电层，布置在所述像素区域内，并且设置在所述导电层之上使得整个所述电压施加线层与所述导电层重叠并以线的形式延伸；
在所述第一侧上形成内部线层；以及
在所述第二侧上形成滤色器和微透镜，
其中所述虚设接触将所述电压施加线层和所述内部线层的至少之一电连接到所述虚设像素。
22.一种系统，包括：
处理器；以及
图像传感器，联接到所述处理器并且受其操作控制，其中所述图像传感器包括：
基板，包括像素区域、第一侧以及与所述第一侧相反的第二侧，其中光入射到所述第二侧并且所述像素区域包括多个像素；
光电二极管，布置在所述基板的所述像素的每个中；
像素分隔结构，布置在所述基板中以使所述像素彼此分离并且在其中包括导电层，其中所述导电层具有网格结构；以及
电压施加线层，与所述导电层间隔开并且布置在所述基板上以围绕所述像素区域的外部分的至少一部分，其中所述电压施加线层通过至少一个接触电连接到所述导电层，布置在所述像素区域内，并且设置在所述导电层之上使得整个所述电压施加线层与所述导电层重叠并以线的形式延伸。
23.一种图像传感器，包括：
基板，具有像素区域、第一侧和与所述第一侧相反的第二侧，其中所述像素区域包括多个像素；
光电二极管，在所述基板的所述像素的每个中；
像素分隔结构，形成在所述基板中以使所述像素彼此分离，其中所述像素分隔结构包括在其中的导电层；和
电压施加线层，与所述导电层间隔开并且形成在所述基板上以围绕所述像素区域的外部分的至少一部分，其中所述电压施加线层通过至少一个接触电连接到所述导电层，布置在所述像素区域内，并且设置在所述导电层之上使得整个所述电压施加线层与所述导电层重叠并以线的形式延伸。
24.一种图像传感器，包括：
基板，包括像素的阵列；
导电结构，设置在所述基板内并且在所述阵列的所述像素之间；和
电连接到所述导电结构的线层，
其中所述线层形成在所述基板上，布置在所述像素的阵列内，并且设置在所述导电结构之上使得整个所述线层与所述导电结构重叠并以线的形式延伸。
25.一种图像传感器，包括：
基板，包括像素的阵列；
分隔结构，形成在所述基板内以使所述阵列的所述像素彼此分离，其中所述分隔结构包括在其中的导电结构；
电连接到所述导电结构的线层，其中所述线层布置在所述像素的阵列内，并且设置在所述导电结构之上使得整个所述线层与所述导电结构重叠并以线的形式延伸，
其中所述线层形成在所述基板上。
CN201611127788.8A 2015-12-09 2016-12-09 图像传感器、其制造方法和包括该图像传感器的系统 Active CN106856201B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020150175352A KR102545170B1 (ko) 2015-12-09 2015-12-09 이미지 센서 및 그 제조 방법
KR10-2015-0175352 2015-12-09

Publications (2)

Publication Number Publication Date
CN106856201A CN106856201A (zh) 2017-06-16
CN106856201B true CN106856201B (zh) 2021-12-28

Family

ID=59019141

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611127788.8A Active CN106856201B (zh) 2015-12-09 2016-12-09 图像传感器、其制造方法和包括该图像传感器的系统

Country Status (3)

Country Link
US (2) US10748955B2 (zh)
KR (1) KR102545170B1 (zh)
CN (1) CN106856201B (zh)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9741754B2 (en) 2013-03-06 2017-08-22 Apple Inc. Charge transfer circuit with storage nodes in image sensors
KR102625899B1 (ko) * 2017-03-22 2024-01-18 소니 세미컨덕터 솔루션즈 가부시키가이샤 촬상 장치 및 신호 처리 장치
CN107749416A (zh) * 2017-10-20 2018-03-02 德淮半导体有限公司 半导体装置及其制造方法
CN107768392B (zh) * 2017-10-20 2020-09-25 德淮半导体有限公司 半导体装置及其制造方法
US10825853B2 (en) 2017-11-09 2020-11-03 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor image sensor device with deep trench isolations and method for manufacturing the same
CN108109990B (zh) * 2017-12-15 2020-12-18 浙江清华柔性电子技术研究院 用于系统级封装的硅通孔转接板
KR102606765B1 (ko) * 2018-02-07 2023-11-27 삼성전자주식회사 비아 플러그를 갖는 반도체 소자 및 그 형성 방법
US10848693B2 (en) 2018-07-18 2020-11-24 Apple Inc. Image flare detection using asymmetric pixels
US11019294B2 (en) 2018-07-18 2021-05-25 Apple Inc. Seamless readout mode transitions in image sensors
KR20200039924A (ko) 2018-10-08 2020-04-17 삼성전자주식회사 반도체 장치
KR102599049B1 (ko) 2018-11-06 2023-11-06 삼성전자주식회사 이미지 센서
KR102637626B1 (ko) * 2019-01-08 2024-02-20 삼성전자주식회사 이미지 센서
KR102651721B1 (ko) * 2019-01-09 2024-03-26 삼성전자주식회사 이미지 센서
KR102652444B1 (ko) * 2019-01-11 2024-03-28 삼성전자주식회사 이미지 센서
CN110246856B (zh) * 2019-06-14 2022-03-15 芯盟科技有限公司 图像传感器的形成方法、图像传感器以及其工作方法
US11032496B2 (en) * 2019-07-22 2021-06-08 Omnivision Technologies, Inc. Enhanced shutter efficiency time-of-flight pixel
US11201124B2 (en) * 2019-07-29 2021-12-14 Omnivision Technologies, Inc. Semiconductor devices, semiconductor wafers, and methods of manufacturing the same
US11101168B2 (en) * 2019-10-30 2021-08-24 Taiwan Semiconductor Manufacturing Company, Ltd. Profile of deep trench isolation structure for isolation of high-voltage devices
DE102020107390A1 (de) * 2019-10-30 2021-05-06 Taiwan Semiconductor Manufacturing Co. Ltd. Profil einer tiefgrabenisolationsstruktur zur isolierung von hochspannungsvorrichtungen
US11563910B2 (en) 2020-08-04 2023-01-24 Apple Inc. Image capture devices having phase detection auto-focus pixels
KR20220029072A (ko) 2020-09-01 2022-03-08 삼성전자주식회사 이미지 센서 및 그 제조 방법
KR20220087221A (ko) * 2020-12-17 2022-06-24 삼성전자주식회사 반도체 소자 및 그의 제조 방법
US11908878B2 (en) * 2021-01-15 2024-02-20 Taiwan Semiconductor Manufacturing Company, Ltd. Image sensor and manufacturing method thereof
US11546532B1 (en) 2021-03-16 2023-01-03 Apple Inc. Dynamic correlated double sampling for noise rejection in image sensors
JP2022148841A (ja) 2021-03-24 2022-10-06 ソニーセミコンダクタソリューションズ株式会社 撮像素子及び撮像装置
US20220344383A1 (en) * 2021-04-27 2022-10-27 Taiwan Semiconductor Manufacturing Co., Ltd. Backside structure for image sensor
CN118202466A (zh) * 2021-11-11 2024-06-14 索尼半导体解决方案公司 光检测装置和电子设备
KR20230093563A (ko) * 2021-12-20 2023-06-27 삼성전자주식회사 이미지 센서 및 이의 제조 방법
JP2023146662A (ja) * 2022-03-29 2023-10-12 ソニーセミコンダクタソリューションズ株式会社 光検出装置及び電子機器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5408245A (en) * 1991-09-11 1995-04-18 Sony Corporation Plasma addressing electro-optical device
CN101752396A (zh) * 2008-12-10 2010-06-23 索尼株式会社 固态成像器件及其制造方法、电子设备、以及半导体器件
CN102157537A (zh) * 2010-01-29 2011-08-17 索尼公司 固体摄像器件及其制造方法、电子装置和半导体器件
CN102468312A (zh) * 2010-11-10 2012-05-23 株式会社东芝 半导体摄像装置及其制造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7205584B2 (en) 2003-12-22 2007-04-17 Micron Technology, Inc. Image sensor for reduced dark current
KR100720483B1 (ko) * 2005-12-09 2007-05-22 동부일렉트로닉스 주식회사 수직 칼라 필터 검출기단 및 그 제조방법
KR100879013B1 (ko) 2007-05-22 2009-01-19 (주)실리콘화일 매립형 컬렉터를 구비하는 포토트랜지스터
JP2009065118A (ja) 2007-08-09 2009-03-26 Panasonic Corp 固体撮像装置
US7800147B2 (en) 2008-03-27 2010-09-21 International Business Machines Corporation CMOS image sensor with reduced dark current
EP2216817B1 (fr) 2009-02-05 2014-01-08 STMicroelectronics (Crolles 2) SAS Capteur d'images à semiconducteur à éclairement par la face arrière
KR101650469B1 (ko) 2009-11-05 2016-08-23 삼성전자주식회사 배수 통로를 갖는 광차단 금속배선이 있는 시모스 이미지 센서 및 제조 방법
KR101975028B1 (ko) 2012-06-18 2019-08-23 삼성전자주식회사 이미지 센서
KR102034482B1 (ko) * 2013-03-04 2019-10-21 삼성전자주식회사 이미지 센서 및 이의 형성 방법
KR102011102B1 (ko) * 2013-03-13 2019-08-14 삼성전자주식회사 이미지 센서
US9160949B2 (en) 2013-04-01 2015-10-13 Omnivision Technologies, Inc. Enhanced photon detection device with biased deep trench isolation
JP2015032636A (ja) 2013-07-31 2015-02-16 株式会社東芝 固体撮像装置の製造方法および固体撮像装置
JP2015088568A (ja) 2013-10-29 2015-05-07 株式会社東芝 固体撮像装置および固体撮像装置の製造方法
JP2015146356A (ja) 2014-01-31 2015-08-13 株式会社東芝 固体撮像装置および固体撮像装置の製造方法
KR102209097B1 (ko) 2014-02-27 2021-01-28 삼성전자주식회사 이미지 센서 및 이의 제조 방법
KR102180102B1 (ko) 2014-03-07 2020-11-17 삼성전자주식회사 이미지 센서 및 그 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5408245A (en) * 1991-09-11 1995-04-18 Sony Corporation Plasma addressing electro-optical device
CN101752396A (zh) * 2008-12-10 2010-06-23 索尼株式会社 固态成像器件及其制造方法、电子设备、以及半导体器件
CN102157537A (zh) * 2010-01-29 2011-08-17 索尼公司 固体摄像器件及其制造方法、电子装置和半导体器件
CN102468312A (zh) * 2010-11-10 2012-05-23 株式会社东芝 半导体摄像装置及其制造方法

Also Published As

Publication number Publication date
US20200343294A1 (en) 2020-10-29
KR20170068310A (ko) 2017-06-19
US11424285B2 (en) 2022-08-23
US20170170229A1 (en) 2017-06-15
KR102545170B1 (ko) 2023-06-19
US10748955B2 (en) 2020-08-18
CN106856201A (zh) 2017-06-16

Similar Documents

Publication Publication Date Title
CN106856201B (zh) 图像传感器、其制造方法和包括该图像传感器的系统
US10644053B2 (en) Image sensor
US9443892B2 (en) Image sensor and method of forming the same
US9564463B2 (en) Methods of fabricating image sensors having deep trenches including negative charge material
US9754994B2 (en) Image sensors including conductive pixel separation structures and methods of fabricating the same
KR101931658B1 (ko) 이미지 센서의 단위 픽셀 및 이를 포함하는 이미지 센서
US9768226B2 (en) Solid-state imaging device
US9553119B2 (en) Methods of forming an image sensor
US7378695B2 (en) Solid-state image pickup device and manufacturing method thereof
CN109786410B (zh) 图像感测装置
US10998358B2 (en) Image sensor including dummy isolation structure
US11437420B2 (en) Image sensor with overlap of backside trench isolation structure and vertical transfer gate
US20230017156A1 (en) Image sensor
KR102109952B1 (ko) 이미지 센서 및 이의 형성 방법
US20230282667A1 (en) Image sensor
KR20110064097A (ko) 이미지 센서 및 그 제조방법
KR20230041427A (ko) 이미지 센서
JP2023007450A (ja) ダブルトレンチを含むピクセル分離構造物を含むイメージセンサ
CN116344566A (zh) 图像传感器

Legal Events

Date Code Title Description
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant