KR102625899B1 - 촬상 장치 및 신호 처리 장치 - Google Patents

촬상 장치 및 신호 처리 장치 Download PDF

Info

Publication number
KR102625899B1
KR102625899B1 KR1020237026230A KR20237026230A KR102625899B1 KR 102625899 B1 KR102625899 B1 KR 102625899B1 KR 1020237026230 A KR1020237026230 A KR 1020237026230A KR 20237026230 A KR20237026230 A KR 20237026230A KR 102625899 B1 KR102625899 B1 KR 102625899B1
Authority
KR
South Korea
Prior art keywords
electrode
layer
semiconductor region
pixel
semiconductor
Prior art date
Application number
KR1020237026230A
Other languages
English (en)
Other versions
KR20230119250A (ko
Inventor
준 오기
요시아키 타시로
타카히로 토요시마
요리토 사카노
유스케 오이케
홍보 쥬
케이이치 나카자와
유카리 타케야
아츠시 오쿠야마
야스후미 미요시
료스케 마츠모토
아츠시 호리우치
Original Assignee
소니 세미컨덕터 솔루션즈 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 세미컨덕터 솔루션즈 가부시키가이샤 filed Critical 소니 세미컨덕터 솔루션즈 가부시키가이샤
Priority to KR1020247001195A priority Critical patent/KR20240010101A/ko
Publication of KR20230119250A publication Critical patent/KR20230119250A/ko
Application granted granted Critical
Publication of KR102625899B1 publication Critical patent/KR102625899B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/107—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier working in avalanche mode, e.g. avalanche photodiodes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Light Receiving Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

[과제] 화소의 미세화와 저노이즈화 및 고양자효율을 실현함과 함께, 화소 사이의 간섭이나 화소마다의 편차를 억제하면서 단파장의 감도를 개선한다.
[해결 수단] 본 개시에 의하면, 반도체 기판에 형성된 제1 반도체층과, 상기 제1 반도체층상에 형성된 상기 제1 반도체층과 역도전형의 제2 반도체층과, 상기 제1 반도체층 및 상기 제2 반도체층을 포함하는 화소 영역을 구획하는 화소 분리부와, 상기 반도체 기판의 일방의 면측에서 상기 제1 반도체층과 접속된 제1 전극과, 상기 반도체 기판의 타방의 면인 광조사면측에서 상기 제2 반도체층과 접속되고, 상기 화소 분리부의 위치에 대응하도록 형성된 제2 전극을 구비하는, 촬상 장치가 제공된다.

Description

촬상 장치 및 신호 처리 장치{IMAGING DEVICE AND SIGNAL PROCESSING DEVICE}
본 개시는, 촬상 장치 및 신호 처리 장치에 관한 것이다.
종래, 예를 들면 하기한 특허문헌 1에는, SPAD(Single Photon Avalanche Diode)의 구성에서, 제1의 도전형을 갖는 제1의 매입층인 제1 반도체층과, 제1 반도체층 아래에 제1의 도전형과는 반대의 제2의 도전형을 갖는 제2 반도체층을 구비하고, 제2 반도체층은 에피택셜층에 매입되고, 바이어스 전압을 인가함에 의해 제2 반도체층을 완전히 공핍층화(空乏層化)시키는 것이 기재되어 있다.
일본 특개2015-41746호 공보
SPAD의 기술에서는, 고전압의 바이어스 전압을 인가하여 전자증배(電子增倍)를 함에 의해 광 입사를 대신호로서 추출할 수 있다. 그렇지만, 특허문헌 1에 기재되어 있는 구성에서는, 고전압을 인가하는 한 쌍의 전극을 기판의 표면에 나열하여 마련하고 있기 때문에, 노이즈의 저감이나 광전변환 효율의 향상을 도모하기 위해서는, 한 쌍의 전극 사이를 확실하게 절연할 필요가 있다. 특히, 미세화가 진행될수록 한 쌍의 전극 사이의 절연이 곤란해져서, 미세화와, 노이즈의 저감 또는 광전변환 효율의 향상 등을 양립하는 것은 곤란하다.
또한, 한 쌍의 전극을 기판의 표면측과 이면측에 마련하는 경우는, 광조사면에 투명 전극 또는 불순물층에 의해 형성한 전극을 마련하게 되는데, 투명 전극을 마련하는 경우는, 기판과의 콘택트부에서 노이즈가 발생하는 경우가 있다. 또한, 전극을 불순물층에 의해 형성한 경우, 고농도의 불순물을 주입할 필요가 있고, 불순물층의 영역에는 공핍층을 형성할 수가 없는데, 전극을 저저항화 하기 위해서는 불순물층의 두께를 확보할 필요가 있고, 그 경우, 특히 단파장의 광의 감도가 저하되는 문제가 있다.
그래서, 화소의 미세화와 저노이즈화 및 고양자효율(高量子效率)을 실현함과 함께, 화소 사이의 간섭이나 화소마다의 편차를 억제하면서 단파장의 감도를 개선할 것이 요구되어 있다.
본 개시에 의하면, 반도체 기판에 형성된 제1 반도체층과, 상기 제1 반도체층상에 형성된 상기 제1 반도체층과 역도전형(逆導電型)의 제2 반도체층과, 상기 제1 반도체층 및 상기 제2 반도체층을 포함하는 화소 영역을 구획하는 화소 분리부와, 상기 반도체 기판의 일방의 면측에서 상기 제1 반도체층과 접속된 제1 전극과, 상기 반도체 기판의 타방의 면인 광조사면측에서 상기 제2 반도체층과 접속되고, 상기 화소 분리부의 위치에 대응하도록 형성된 제2 전극을 구비하는, 촬상 장치가 제공된다.
또한, 본 개시에 의하면, 반도체 기판에 형성된 제1 반도체층과, 상기 제1 반도체층상에 형성된 상기 제1 반도체층과 역도전형의 제2 반도체층과, 상기 제1 반도체층 및 상기 제2 반도체층을 포함하는 화소 영역을 구획하는 화소 분리부와, 상기 반도체 기판의 일방의 면측에서 상기 제1 반도체층과 접속된 제1 전극과, 상기 반도체 기판의 타방의 면인 광조사면측에서 상기 제2 반도체층과 접속되고, 상기 화소 분리부의 위치에 대응하도록 형성된 제2 전극을 구비한 촬상 장치로부터, 상기 화소 영역의 각각에 대응한 화상 신호를 수취하고, 표시 장치에 표시하기 위한 신호 처리를 행하는 신호 처리 장치가 제공된다.
이상 설명한 바와 같이 본 개시에 의하면, 화소의 미세화와 저노이즈화 및 고양자효율을 실현함과 함께, 화소 사이의 간섭이나 화소마다의 편차를 억제하면서 단파장의 감도를 개선하는 것이 가능해진다.
또한, 상기한 효과는 반드시 한정적인 것이 아니고, 상기한 효과와 함께, 또는 상기한 효과에 대신하여, 본 명세서에 나타난 어느 하나의 효과, 또는 본 명세서로부터 파악될 수 있는 다른 효과가 이루어져도 좋다.
도 1은 SPAD 포토 다이오드를 이면 조사형으로 하고, 일방의 애노드 전극을 이면측에 마련하고, 고전압을 인가하는 구성례를 도시하는 모식도.
도 2는 본 개시의 한 실시 형태에 관한 반도체 장치(SPAD 포토 다이오드)를 도시하는 모식도.
도 3은 본 실시 형태의 다른 구성례를 도시하는 모식도.
도 4는 도 3에 도시하는 구성의 매입 금속층이 이면측부터 매입되어 있는 구성을 도시하는 모식도.
도 5는 도 2에 도시하는 구성례에 대해, 화소 영역의 최표면에 애노드 전극과 연결되는 보조 전극을 마련한 예를 도시하는 모식도.
도 6은 도 2에 도시하는 구성례에 대해, 광전변환부의 최표면에 절연층을 마련하고, 화소 분리부상의 범위에서, 절연층상에 차광성을 갖는 금속층을 마련한 예를 도시하는 모식도.
도 7은 화소 분리부상에는 절연막을 마련하는 일 없이, 애노드 전극상에 차광성을 갖는 금속층을 마련한 예를 도시하는 모식도.
도 8은 도 3에 도시한 구성례에서, 차광성을 갖는 금속층을 마련하는 일 없이, 광조사면에 절연층을 마련한 예를 도시하는 모식도.
도 9는 도 3에 도시한 구성례에서, 도 6에 도시한 구성례와 마찬가지로, 절연층과 차광성을 갖는 금속층을 마련한 예를 도시하는 모식도.
도 10은 도 3에 도시한 구성례에서, 도 7에 도시한 구성례와 마찬가지로, 절연층과 차광성을 갖는 금속층을 마련한 예를 도시하는 모식도.
도 11은 도 4에 도시한 구성례에서, 애노드 전극을 화소 분리부보다도 화소 영역측에 배치하고, 애노드 전극과 화소 분리부상에 마련한 표면 금속층을 접속한 예를 도시하는 모식도.
도 12는 도 1에 도시한 구성례에 대해, 매입 금속층의 길이를 화소 영역의 깊이 방향에서 단축한 예를 도시하는 모식도.
도 13은 애노드 전극과, 애노드 전극과 접속된 전극과의 위치 관계를 도시하는 모식도.
도 14는 애노드 전극과, 애노드 전극과 접속된 전극과의 위치 관계를 도시하는 모식도.
도 15는 애노드 전극과, 애노드 전극과 접속된 전극과의 위치 관계를 도시하는 모식도.
도 16은 애노드 전극과 콘택트층과의 위치 관계를 도시하는 평면도.
도 17은 애노드 전극과 콘택트층과의 위치 관계를 도시하는 평면도.
도 18은 도 12에 도시하는 구성에서, 광조사면의 절연층상에 컬러 필터가 마련되고, 컬러 필터의 더욱 위에 온 칩 렌즈가 마련된 구성을 도시하는 개략 단면도.
도 19는 도 18에 도시하는 광전변환부와 절연층과의 계면에서 광전변환부측의 영역을 본 상태를 도시하는 모식도.
도 20은 본 기술을 적용한 전자 기기로서의, 카메라 장치의 구성례를 도시하는 블록도.
도 21은 각 배리에이션에서 공통되는 기본 구성을 도시하는 개략 단면도.
도 22는 제1의 배리에이션에 관한 반도체 장치의 제조 방법을 공정순으로 도시하는 개략 단면도.
도 23은 P+층(402), C층(404), 차광 메탈(410)이 들어가는 트렌치(411), 배선(412)이 들어가는 콘택트 홀(413)의 위치 관계를 도시하는 평면도.
도 24는 P+층, C층, 차광 메탈이 들어가는 트렌치, 배선이 들어가는 콘택트 홀의 위치 관계를 도시하는 평면도.
도 25는 제1의 배리에이션의 완성한 반도체 장치를 도시하는 개략 단면도.
도 26은 도 23의 구조에 더하여, P+층의 저면부를 고농도의 C층이 둘러싸고 있는 구조를 도시하는 모식도.
도 27은 Si 기판상에 P+층을 형성하고, P+층상에 Si 에피택셜층을 형성한 경우의 구성례 1과, 구성례 1의 P+층의 상하에 C층을 형성한 경우로, 열처리 후에 붕소(B)가 확산하는 양상을 도시하는 특성도.
도 28은 제2의 배리에이션에 관한 반도체 장치의 제조 방법을 공정순으로 도시하는 개략 단면도.
도 29는 제2의 배리에이션에 관한 반도체 장치의 제조 방법을 공정순으로 도시하는 개략 단면도.
도 30은 제2의 배리에이션의 완성한 반도체 장치를 도시하는 개략 단면도.
도 31은 제2의 배리에이션의 완성한 반도체 장치를 도시하는 개략 단면도.
도 32는 얇은 P+층을 형성할 때에 주위에 경사를 갖게한 예를 도시하는 개략 단면도.
도 33은 도 32에 도시하는 반도체 장치의 제조 방법을 공정순으로 도시하는 개략 단면도.
도 34는 도 30에 도시하는 반도체 장치에서, 집광부보다도 내측을 저농도의 P영역(446)으로 한 구성을 도시하는 개략 단면 모식도.
도 35는 도 34에 도시하는 반도체 장치의 제조 방법을 공정순으로 도시하는 개략 단면도.
도 36은 제2의 배리에이션의 SPAD 화소의 평면 구성의 몇가지의 예를 도시하는 평면도.
도 37은 제3의 배리에이션에 관한 반도체 장치의 제조 방법을 공정순으로 도시하는 개략 단면도.
도 38은 제3의 배리에이션의 완성한 반도체 장치를 도시하는 개략 단면도.
도 39는 제4의 배리에이션에 관한 반도체 장치의 제조 방법을 공정순으로 도시하는 개략 단면도.
도 40은 고상(固相) 확산을 이용하여, 표측부터 이면측에 형성한 제2의 매입층을 고농도의 P층으로 둘러싸는 경우의 제조 공정을 도시하는 모식도.
도 41은 제5의 배리에이션에 관한 반도체 장치의 제조 방법을 공정순으로 도시하는 개략 단면도.
도 42는 3층 별도 형성 구조의 형성 방법의 예를 도시하는 모식도.
도 43은 도 41 및 도 42와는 다른 제조 방법을 도시하는 모식도.
도 44는 FEOL 공정에서 표면측부터 관통 트렌치를 형성한 경우의 제조 방법의 예를 도시하는 모식도.
도 45는 제6의 배리에이션에 관한 반도체 장치의 제조 방법을 공정순으로 도시하는 개략 단면도.
도 46은 제6의 배리에이션에 관한 반도체 장치의 제조 방법을 공정순으로 도시하는 개략 단면도.
도 47은 제6의 배리에이션에 관한 반도체 장치의 다른 제조 방법을 공정순으로 도시하는 개략 단면도.
도 48은 제6의 배리에이션에 관한 반도체 장치의 다른 제조 방법을 공정순으로 도시하는 개략 단면도.
도 49는 제6의 배리에이션에 관한 반도체 장치의 또 다른 제조 방법을 공정순으로 도시하는 개략 단면도.
도 50은 제6의 배리에이션에 관한 반도체 장치의 또 다른 제조 방법을 공정순으로 도시하는 개략 단면도.
도 51은 제6의 배리에이션에 관한 반도체 장치의 또 다른 제조 방법을 공정순으로 도시하는 개략 단면도.
도 52는 제6의 배리에이션에 관한 반도체 장치의 또 다른 제조 방법을 공정순으로 도시하는 개략 단면도.
도 53은 촬상 장치를 포함하는 전자 디바이스의 구성을 도시하는 모식도.
도 54는 차량 제어 시스템의 개략적인 구성의 한 예를 도시하는 블록도.
도 55는 차외 정보 검출부 및 촬상부의 설치 위치의 한 예를 도시하는 설명도.
도 56은 내시경 수술 시스템의 개략적인 구성의 한 예를 도시하는 도면.
도 57은 카메라 헤드 및 CCU의 기능 구성의 한 예를 도시하는 블록도.
이하에 첨부 도면을 참조하면서, 본 개시의 알맞은 실시의 형태에 관해 상세히 설명한다. 또한, 본 명세서 및 도면에서, 실질적으로 동일한 기능 구성을 갖는 구성 요소에 관해서는, 동일한 부호를 붙임에 의해 중복 설명을 생략한다.
또한, 설명은 이하의 순서로 행함으로써 한다.
1. 전제가 되는 기술
2. 본 실시 형태에 관한 촬상 장치의 구성례
3. 본 실시 형태에 관한 촬상 장치의 다른 구성례
4. 애노드 전극의 외부로의 인출
5. 애노드 전극과 콘택트층과의 위치 관계
6. 컬러 필터, 렌즈를 포함하는 구성례
7. 본 실시 형태에 관한 촬상 장치의 적용례
8. 본 개시의 배리에이션
8. 1. 공통되는 구조
8. 2. 제1의 배리에이션
8. 3. 제2의 배리에이션
8. 4. 제3의 배리에이션
8. 5. 제4의 배리에이션
8. 6. 제5의 배리에이션
8. 7. 제6의 배리에이션
9. 촬상 장치 이외에의 적용례
10. 전자 디바이스의 구성례
11. 이동체에의 응용례
12. 내시경 수술 시스템에의 응용례
1. 전제가 되는 기술
전자증배를 함에 의해 1광자 레벨의 판독 감도를 갖는 포토 다이오드를 실현하는 SPAD(Single Photon Avalanche Diode)의 기술이 있다. SPAD에서는, 증배를 일으키기 위해 ±수10V 정도의 고전압이 필요하기 때문에, 불순물의 주입 설계가 어렵고, 미세화와, 노이즈의 저감 또는 광전변환 효율의 향상 등을 양립하기가 어렵다. 이 때문에, 도 1에 도시하는 바와 같이, SPAD 포토 다이오드를 이면 조사형으로 하고, 일방의 애노드 전극(1130)을 이면측에 마련하고, 고전압을 인가함으로써 횡방향 전계 완화의 문제를 해결하면서, 깊은 공핍층을 만들어 낼 수 있도록 하는 기술이 있다. 도 1에 도시하는 구성에서는, P형의 광전변환부(1160)와 접하는 고농도의 P형층(제2 반도체층)(1170)과 캐소드의 N형층(제1 반도체층)(1180)과의 사이에서 고전계(高電界)가 되는 증배 영역을 형성하고 있다. 캐소드 전극(1100)에는 N형층(1180)이 접속되어 있다. 캐소드 전극(1100)의 표측에는 전극(1102)이 접속되어 있다.
애노드 전극(1130)은 표면측에 취출되지만, 표면측에의 콘택트부와 캐소드 전극(1100)과의 사이에서 전계를 완화하기 위해서는, 콘택트부와 캐소드 전극(1100)과의 사이를 충분히 이간할 필요가 있다. 이 때문에, 도 1에 도시하는 구성에서는, 애노드 전극(1130)과 접속되어 애노드 전극(1130)을 표면측으로 인출하는 콘택트층(1140)을 화소 어레이의 외측에 마련하고 있다.
한편, 도 1과 같이 이면 구조로 하여, 이면측의 조사면에 애노드 전극(1130)을 형성하기 위해서는, 애노드 전극(1130)으로서 투명 전극을 이용할 필요가 있다. ITO 등의 투명 전극으로 애노드 전극(1130)을 형성하여 광전변환부(1160)에 접촉시키는 방법에서는, 애노드 전극(1130)과 광전변환부(1160)와의 접촉부에서 노이즈가 발생한다. 이 때문에, 포토 다이오드 최표면, 즉 광전변환부(1160)의 최표면에 고농도의 불순물을 주입한 전극을 형성하는 경우가 있다. 그러나, 광전변환부(1160)에 고농도의 불순물 주입을 행하면, 이 부분에는 공핍층을 형성할 수가 없게 되어, 포토 다이오드 최표면에서 광전변환을 할 수가 없게 되기 때문에, 단파장광의 양자 효율이 저하되어 버린다. 이 때문에, 광전변환부(1160)의 최표면에 형성한 고농도의 불순물 부분을 얇게 할 필요가 있지만, 고농도의 불순물 부분을 얇게 하면 저항이 높아져 버린다. 특히, 화소 어레이의 외측에 콘택트층(1140)을 마련하여 이면측의 애노드 전극(1130)에의 콘택트를 행하는 경우, 미세화에는 유리하지만, 콘택트층(1140)부터 화소까지의 전기 저항이 높아지고, SPAD에 특유한 큰 증배 전류가 흐른 때에 전압이 변동하여 버린다. 이 변동이 다른 화소에도 영향을 주어, 다른 화소의 특성을 바꾸어 버리는 화소 사이 간섭이 일어나 버린다.
이상의 점을 감안하여, 본 실시 형태에서는, 미세 화소를 실현할 수 있는 이면 전극 구조를 취하면서, 전극 내로의 전압 변동에 의한 화소 사이 간섭을 억제하고, 또한, 특히 단파장측의 양자 효율을 개선한다.
2. 본 실시 형태에 관한 촬상 장치의 구성례
도 2는 본 개시의 한 실시 형태에 관한 촬상 장치(SPAD 포토 다이오드)(1000)를 도시하는 모식도이다. 도 2에 도시하는 구성에서는, SPAD 화소로서의 증배 영역과 광전변환을 행하는 광전변환부(160)를 구비하고, 캐소드 전극(100)과 애노드 전극(130)을 갖는다. 도 2에 도시하는 구성은 이면 조사형의 화소이고, 포토 다이오드의 기판은 10㎛ 이하로 박육화되어 있고, 고전압이 인가되는 한 쌍의 전극 중, 일방의 애노드 전극(130)은 이면측에 마련되어 있다. 또한, 반도체 기판(50)의 표면측이란, 반도체 기판(50)상에 배선층이 형성되는 측이고, 본 실시 형태의 촬상 장치(100)에서는, 반도체 기판(50)의 이면측이 광조사면으로 되어 있다. 이면측의 애노드 전극(130)은, 화소 분리부(150)에 대응하여 마련되어 있다. 애노드 전극(130)의 두께는, 한 예로서 500㎚ 이상이 되고, 저저항화의 전극으로 되어 있다. 화소 분리부(150)의 사이의 화소 영역에 광전변환부(160)가 마련되고, 광전변환부(160)의 이면측의 최표면은 광이 조사되는 광조사부로 되어 있다. 화소 영역은, 화소 분리부(150)의 거리로 규정되고, 종횡 5㎛ 이하의 사각형의 평면 형상을 갖고 있다. 애노드 전극(130)은, 화소 어레이 밖에서, 깊은 불순물 주입이나 금속의 매입 등에 의해 형성되는 콘택트층(140)과 접속되고, 표면측에 그 전위가 취출되고 있다. 표면측에서 콘택트층(140)과 접속된 전극(142)에 소정의 전압이 인가됨으로써, 애노드 전극(130)에는, 콘택트층(140)을 통하여 소정의 전압이 인가된다. 콘택트층(140)은 화소 어레이를 둘러싸고 형성되어 있는 것이 바람직하다. 콘택트층(140)은, 1개소라도 좋고, 복수로 분할되어 있어도 좋다. 또한, 애노드 전극(140)은, 화소 어레이 내에서 복수의 콘택트층(140)이 형성되어 있어도 좋다. 전극 취출을 위한 콘택트층(140)이 많을수록 이면측의 애노드 전극(130) 내에서의 전압 변동을 억제할 수 있다.
도 2에 도시하는 바와 같이, 화소 어레이 내에서는 화소 분리부(150)에 의해 화소가 분리되어 있다. 도 2에서는, 화소 어레이 내의 1화소를 나타내고 있다. 화소 분리부(150)는, 광전변환부(160)와 불순물의 극성을 바꿈에 의해 형성되어 있다. 이면측의 애노드 전극(130)은, 화소 분리부(150)의 위치에 대응하여 마련되고, 도 2에서는 화소 분리부(150)의 바로 위에 마련되어 있다. 화소 분리부(150)는, 고농도의 불순물 주입에 의해 형성되고, 저항을 충분히 낮게 하기 위해, 애노드 전극(130)은 충분한 두께, 예를 들면 500㎚ 이상으로 되어 있다. 이와 같은 구조로 함으로써, 광전변환부(160)의 공핍층을 화소 이면측의 최표면까지 형성할 수 있고, 단파장의 감도를 충분히 유지할 수 있다.
도 2에서는, 표면측에 N형의 불순물층을 형성하여 캐소드 전극(100)으로서, 이면측에 P형의 불순물층을 형성하여 애노드 전극(130)으로 하고 있다. 캐소드 전극(100)에는 N형층(제1 반도체층)(180)이 접속되어 있다. 또한, 캐소드 전극(100)의 표측에는 전극(102)이 접속되어 있다. 애노드 전극(130)에 접속되어 있는 광전변환부(160)는 저농도의 P형이고, 광전변환부(제3 반도체층)(160)와 접하는 고농도의 P형층(제2 반도체층)(170)과 캐소드의 N형층(180)과의 사이에서 고전계가 되는 증배 영역을 형성하고 있다. 또한, 화소 분리부(150)로서 저농도의 N형층을 이용하고 있다. 또한, 광전변환부(160)를 마련하지 않고서, P형층(170)이 광전변환부(160)의 영역까지 확대되어 있어도 좋다.
또한, 불순물층의 도전형과 농도는 한 예이고, P와 N을 교체하여 애노드와 캐소드를 반대의 도전형으로 하여도 좋다. 또한, 고전계가 된 증배 영역의 만드는 법은 그 밖에도 다양한 방법이 생각된다. 또한, 증배 영역을 분리하기 위한 불순물 주입 영역을 마련하거나, 화소 분리부(150)로서 STI(Sallow Trench Isolation) 등을 마련하여도 좋다.
이상과 같이, 본 실시 형태에서는, 이면 조사형의 SPAD에서, 애노드 전극(130)과 캐소드 전극(100)을 기판의 표면과 이면에 갖는다. 이면측의 애노드 전극(130)은 화소 사이 분리 영역(150)에 마련되어 있다. 이에 의해, 공핍층으로 이루어지는 광전변환부(160)를 광조사면의 최표면까지 확대할 수 있기 때문에, 단파장 감도를 대폭적으로 높일 수 있다. 화소가 비교적 큰 경우는 애노드 전극(130)이 화소단(畵素端)에 위치하기 때문에, 화소 내의 전계가 일정하게 되지 않고 화소 중앙부에서는 공핍층이 광전변환부(160)의 표면까지 퍼지기 어려운 경우도 있지만, 미세 화소에서는 화소단부터의 전위가 화소 중앙에도 도달하기 때문에, 이면측의 애노드 전극(130)을 화소 분리부(150)에 마련하는 구조를 채용할 수 있다.
도 3은 본 실시 형태의 다른 구성례를 도시하는 모식도이고, 이면측의 화소 표면에 화소 분리부(150)로서 차광성을 갖는 금속층(152)을 사용한 예이다. 이에 의해 광에 의한 화소 사이 간섭을 저감하면서, 이면의 애노드 전극(130)의 저항도 내릴 수 있고, 전압 변동에 의한 화소 간섭을 더욱 억제할 수 있다. 금속층(152)은, 텅스텐(W) 등의 금속으로 구성할 수 있다. 이 금속층(152)의 바로 아래에 도 2와 같은 고농도의 불순물 주입 영역을 마련하여 애노드 전극(130)으로 한다. 금속층(152)과 고농도 불순물 영역으로 이루어지는 애노드 전극(130)은 콘택트하고 있어도 좋다. 도 3에 도시하는 구성례의 경우도, 도 2와 마찬가지로 애노드 전극(130)은 표면측에 취출되어도 좋지만, 이면측에서 그대로 본딩 패드에 접속되어도 좋다.
화소 분리부(150)는 사각형의 화소 영역을 둘러싸도록 격자형상의 평면 형상을 갖는다. 이 때문에, 화소 분리부(150)상에 형성되는 애노드 전극(130), 애노드 전극(130)상에 형성되는 금속층(152)도, 화소 분리부(150)를 모방한 격자형상의 평면 형상을 가질 수 있다.
또한, 도 3에 도시하는 예에서는, 화소 분리부(150)에 차광성이 있는 매입 금속층(190)이 표면측부터 매입되어 있다. 매입 금속층(190)은, 금속층(152)과 마찬가지로 텅스텐(W) 등의 금속으로 구성할 수 있다. 이 경우, 매입 금속층(190)과 광전변환부(160)는 절연막(194)으로 분리되어 있고, 매입 금속층(190)은 인접하는 화소 영역 사이에서 절연막(194)에 둘러싸여 있다. 이 구조에서는, 화소 영역의 깊은 영역에서 일어나는 화소 사이 간섭을 억제할 수 있고, 또한 이면측에 애노드 전극(130)을 마련한 미세화에 유리한 구조를 조합시킬 수 있다. 매입 금속층(190)은 표면측부터 광전변환부(160)의 도중까지 매입되어 있고, 이 매입 금속층(190)의 바로 위에 고농도 불순물 영역을 만들어, 이면측의 애노드 전극(130)으로 한다.
도 4에 도시하는 예에서는, 도 3에 도시하는 구성의 매입 금속층(190)이 이면측부터 매입되어 있다. 이 경우, 고농도 불순물 영역으로 이루어지는 애노드 전극(130)은 매입 금속층(190)을 둘러싸도록 화소 영역 내에 형성되는데, 매입 금속층(190)을 마련함에 의해 애노드 전극(130)의 화소 사이에서의 접속이 차단되기 때문에, 금속층(152)을 화소 분리부(150)상에 마련하여, 금속층(152)과 애노드 전극(130)을 콘택트하여 화소 사이에서 애노드 전극(130)을 접속한다. 금속(152)은, 매입 금속층(190)과는 절연되어 있다. 이 때문에, 매입 금속층(190)에는 고전압이 인가되지 않아, 표면측의 횡방향 전계를 작게 할 수 있다. 매입 금속층(190)은 광전변환부(160)의 일부에만 매입되어 있어도 좋지만, 보다 바람직하게는, 화소 영역의 전체에 매입되어 있다. 이 구조로 함으로써, 광에 의한 화소 사이 간섭을 완전히 차단하면서, 전압 변동에 의한 화소 사이 간섭도 억제하고, 미세화와 고양자효율을 달성할 수 있고, 저노이즈의 화소를 실현할 수 있다.
이상과 같이, 본 실시 형태에서는, 애노드 전극(130)이 화소 분리부(150)의 위치에 대응하도록 형성되어 있다. 또한, 애노드 전극(130)이 화소 분리부(150)의 위치에 대응하도록 형성되는 것은, 도 2와 같이 애노드 전극(130)이 화소 분리부(150)의 바로 위에 형성되는 경우, 도 4와 같이 애노드 전극(130)이 화소 분리부(150)의 화소 영역측에 형성되는 경우를 포함하는 것으로 한다. 또한, 애노드 전극(130)은, 화소 분리부(150)의 위치에 대응하도록 형성되어 있지만, 화소 분리부(150)의 전부에 대응하여 마련되지 않아도 좋고, 화소 분리부(150)의 일부에만 대응하여 마련되어 있어도 좋다.
3. 본 실시 형태에 관한 촬상 장치의 다른 구성례
이하에서는, 도 2∼도 4에 도시한 구성례를 기초로, 본 실시 형태의 몇가지의 배리에이션에 관해 설명한다. 도 5에 도시하는 구성례는, 도 2에 도시하는 구성례에 대해, 화소 영역의 최표면에 애노드 전극(130)과 연결되는 보조 전극(132)을 마련한 예를 도시하고 있다. 보조 전극(132)은, 애노드 전극(130)과 같은 도전형으로 형성되어 있다. 보조 전극(132)의 두께는, 한 예로서 50㎚ 이하가 되고, 광전변환부(160)의 영역을 최대한 확보할 수 있도록 하고 있다. 이와 같이, 화소 내의 이면측의 최표면에는, 고농도의 불순물 주입에 의해 보조 전극(132)을 마련하여도 좋다. 단, 화소 내에 불순물이 주입된 보조 전극(132)의 영역의 두께는 충분히 얇게 하고, 예를 들면 50㎚ 이하로 하는 것이 알맞다. 도 5에 도시하는 예에서는, 보조 전극(132)상에 절연층(200)이 마련되어 있고, 절연층(200)을 통하여 광전변환부(160)에 광이 조사된다. 보조 전극(132)을 마련함으로써, 이면측의 광전변환부(160)의 최표면의 전위를 일정하게 할 수 있고, 공핍층의 확산이나 증배 영역의 전계를 화소에서로 균일화할 수 있다. 이 보조 전극(132)은 두께가 얇고 단파장 감도에는 영향을 주지 않는 만큼, 저항도 높지만, 화소 분리부에 마련한 애노드 전극(130)의 저항이 낮기 때문에, 다른 화소의 전위 변동은 일어나지 않는다
도 6에 도시하는 구성례는, 도 2에 도시하는 구성례에 대해, 광전변환부(160)의 최표면(광조사면)에 절연층(200)을 마련하고, 화소 분리부(150)상의 범위에서, 절연층(200)상에 차광성을 갖는 금속층(152)을 마련한 예를 도시하고 있다. 또한, 도 7에 도시하는 구성례는, 화소 분리부(150)상에는 절연막(200)을 마련하는 일 없이, 애노드 전극(130)상에 차광성을 갖는 금속층(152)을 마련한 예를 도시하고 있다. 차광성을 갖는 금속층(152)을 마련함으로써, 광 침입 경로를 화소마다 구분할 수 있다. 도 7에 도시하는 구성례에 의하면, 애노드 전극(130)과 차광성을 갖는 금속층(152)을 동전위로 할 수 있다.
도 8에 도시하는 구성례는, 도 3에 도시한 구성례에서, 차광성을 갖는 금속층(152)을 마련하는 일 없이, 광조사면에 절연층(200)을 마련한 예를 도시하고 있다. 또한, 도 9에 도시하는 구성례는, 도 3에 도시한 구성례에서, 도 6에 도시한 구성례와 마찬가지로, 절연층(200)과 차광성을 갖는 금속층(152)을 마련한 예를 도시하고 있다. 또한, 도 10에 도시하는 구성례는, 도 3에 도시한 구성례에서, 도 7에 도시한 구성례와 마찬가지로, 절연층(200)과 차광성을 갖는 금속층(152)을 마련한 예를 도시하고 있다.
또한, 도 11에 도시하는 구성례는, 도 4에 도시한 구성례에서, 애노드 전극(130)을 화소 분리부(150)보다도 화소 영역측에 배치하고, 애노드 전극(130)과 화소 분리부(150)상에 마련한 표면 금속층(220)을 접속한 예를 도시하고 있다. 애노드 전극(130)은, 인접하는 화소 영역의 애노드 전극(130)과 표면 금속층(220)에 의해 접속된다. 이 때문에, 표면 금속층(220)은, 화소 분리부(150)를 넘도록 형성되어 있다. 또한, 도 12에 도시하는 구성례는, 도 1에 도시한 구성례에 대해, 매입 금속층(190)의 길이를 화소 영역(광전변환부(160))의 깊이 방향에서 단축한 예를 도시하고 있다.
4. 애노드 전극의 외부로의 인출
도 13∼도 15는, 애노드 전극(130)과, 애노드 전극(130)과 접속된 전극(142)과의 위치 관계를 도시하는 모식도이다. 여기서, 전극(142)은 화소 어레이 밖에 마련되고, 본딩 패드(인출 전극)로서 기능한다. 도 13은, 도 2와 마찬가지로 콘택트층(140)을 마련함으로써, 콘택트층(140)을 통하여 애노드 전극(130)을 표면측으로 인출하고, 콘택트층(140)과 표면측의 전극(142)을 접속한 예를 도시하고 있다. 또한, 콘택트층(140)은, 화소 어레이 주변의 회로에 접속되어 있어도 좋다.
도 14에 도시하는 예는, 애노드 전극(130)과 같은 이면측에 전극(142)을 마련하고, 애노드 전극(130)과 전극(142)을 직접적으로 접속한 예를 도시하고 있다. 도 14에 도시하는 예에서는, 본딩 패드로서의 전극(142)이 이면측에 마련된다. 또한, 도 14에서, 애노드 전극(130)상에 차광성을 갖는 금속층(152)을 마련하고, 금속층(152)과 본딩 패드로서의 전극(142)을 접속하여도 좋다.
도 15에 도시하는 예는, 도 13에 도시하는 예와 마찬가지로 표면측에 전극(142)을 마련한 예이지만, 애노드 전극(130)과 접속된 전극(152)을 마련하고, 전극(152)을 통하여 콘택트층(140)과의 접속을 행하는 예를 도시하는 모식도이다.
5. 애노드 전극과 콘택트층과의 위치 관계
도 16 및 도 17은, 애노드 전극(130)과 콘택트층(140)과의 위치 관계를 도시하는 평면도이고, 광조사면측(이면측)에서 본 상태를 도시하고 있다. 도 16 및 도 17에서, 1점쇄선(R)의 내측은 화소 어레이 내의 영역이고, 1점쇄선(R)의 외측은 화소 어레이 밖의 영역이다. 도 16에 도시하는 바와 같이, 화소 어레이 내에서는, 애노드 전극(130)은 화소 분리부(150)에 따라 마련되기 때문에, 애노드 전극(130)은 격자형상의 형상으로 되어 있다. 차광성을 갖는 금속층(152)을 마련하는 경우는, 도 16에 도시하는 격자형상의 애노드 전극(130)을 모방한 형상의 금속층(152)을 애노드 전극(130)상에 마련할 수 있다. 차광성을 갖는 금속층(152)은, 화소 어레이 내의 주변으로 갈수록 그 위치를 화소 분리부(150)로부터 비켜놓음으로써, 동(瞳) 위치에 응한 보정을 행할 수가 있고, 차광 효과를 높일 수 있다. 특히, 도 6과 같이 절연층(200)을 통하여 애노드 전극(130)상에 차광성을 갖는 금속층(152)을 형성한 경우는, 금속층(152)과 애노드 전극(130)이 일체화되지 않기 때문에, 화소 어레이 내의 주변으로 갈수록 금속층(152)의 위치를 화소 분리부(150)(애노드 전극(130))으로부터 비켜놓을 수 있다. 화소 어레이 밖에는, 화소 어레이를 둘러싸도록 콘택트층(140)이 마련되고, 도 2에 도시한 바와 같이, 애노드 전극(130)은 콘택트층(140)을 통하여 표면측으로 인출되어 있다. 콘택트층(140)을 화소 어레이 밖의 전둘레에 마련함으로써, 애노드 전극(130) 내에서의 전압 변동을 확실하게 억제할 수 있다.
도 17은, 도 16의 구성에 더하여, 화소 어레이 내에도 콘택트층(140)을 마련한 예를 도시하고 있다. 도 17에 도시하는 바와 같이, 화소 어레이 내에도 콘택트층(140)을 마련함으로써, 애노드 전극(130)의 전위를 더욱 안정시키는 것이 가능하다.
6. 컬러 필터, 렌즈를 포함하는 구성례
도 18은, 도 12에 도시하는 구성에서, 광조사면의 절연층(200)상에 컬러 필터(300a, 300b, 300c)가 마련되고, 컬러 필터(300a, 300b, 300c)의 더욱 위에 온 칩 렌즈(400)가 마련된 구성을 도시하는 개략 단면도이다. 온 칩 렌즈(400) 및 컬러 필터(300a, 300b, 300c)를 투과한 광은, 광전변환부(160)에 조사된다. 또한, 도 18에서, 도 12에 도시하는 화소 분리부(150)의 절연막(194)은, 광조사면의 절연층(200)과 공통으로 마련되어 있다.
도 19는, 도 18에 도시하는 광전변환부(160)와 절연층(200)과의 계면에서 광전변환부(160)측의 영역을 본 상태를 도시하는 모식도이다. 도 19에 도시하는 바와 같이, 매입 금속층(190)과 절연층(200)(절연막(194))으로 화소 분리부(150)가 마련되고, 화소 분리부(150)에 의해 광전변환부(160)로 이루어지는 화소 영역이 구획되어 있다. 도 19에 도시하는 각 광전변환부(160)에서, 애노드 전극(130)은 화소 분리부(150)에 따라 화소 영역을 둘러싸도록 마련되어 있다.
7. 본 실시 형태에 관한 촬상 장치의 적용례
도 20은, 본 기술을 적용한 전자 기기로서의, 카메라 장치(2000)의 구성례를 도시하는 블록도이다. 도 20에 도시한 카메라 장치(2000)는, 렌즈군 등으로 이루어지는 광학부(2100), 상술한 촬상 장치(촬상 디바이스)(1000), 및 카메라 신호 처리 장치인 DSP 회로(2200)를 구비한다. 또한, 카메라 장치(2000)는, 프레임 메모리(2300), 표시부(표시 장치)(2400), 기록부(2500), 조작부(2600), 및 전원부(2700)도 구비한다. DSP 회로(2200), 프레임 메모리(2300), 표시부(2400), 기록부(2500), 조작부(2600) 및 전원부(2700)는, 버스 라인(2800)을 통하여 상호 접속되어 있다.
광학부(2100)는, 피사체로부터의 입사광(상광)을 취입하여 촬상 장치(1000)의 촬상면상에 결상한다. 촬상 장치(1000)는, 광학부(2100)에 의해 촬상면상에 결상된 입사광의 광량을 화소 단위로 전기 신호로 변환하여 화소 신호로서 출력한다.
표시부(2400)는, 예를 들면, 액정 패널이나 유기 EL(Electro Luminescence) 패널 등의 패널형 표시 장치로 이루어지고, 촬상 장치(1000)에서 촬상된 동화 또는 정지화를 표시한다. DSP 회로(2200)는, 촬상 장치(1000)로부터 출력된 화소 신호를 수취하고, 표시부(2400)에 표시시키기 위한 처리를 행한다. 기록부(2500)는, 촬상 장치(1000)에서 촬상된 동화 또는 정지화를, 비디오테이프나 DVD(Digital Versatile Disk) 등의 기록 매체에 기록한다.
조작부(2600)는, 유저에 의한 조작하에서, 촬상 장치(1000)가 갖는 다양한 기능에 관해 조작 지령을 발한다. 전원부(2700)는, DSP 회로(2200), 프레임 메모리(2300), 표시부(2400), 기록부(2500) 및 조작부(2600)의 동작 전원이 되는 각종의 전원을, 이들 공급 대상에 대해 적절히 공급한다.
8. 본 개시의 배리에이션
이하에서는, 본 개시를 구체적으로 실시한 경우에 생기는 과제와, 과제를 해결하기 위한 실시례의 배리에이션에 관해 설명한다.
8. 1. 공통되는 구조
최초에, 각 배리에이션에서 공통되는 기본 구성에 관해 설명한다. 도 21은, 각 배리에이션에서 공통되는 기본 구성을 도시하는 개략 단면도이다. 도 21에 도시하는 촬상 장치(2000)는, SPAD 화소로서의 증배 영역과 광전변환을 행하는 광전변환부(N-영역)(160)를 구비하고, 광전변환부(160)의 이면측의 최표면은 광이 조사되는 광조사부로 되어 있다.
도 21에 도시하는 바와 같이, 애노드 전극(130)은 P영역(760)과 전기적으로 접속되어 있다. P영역(760)은, 하층일수록 불순물 농도가 낮아지도록 구성되어 있다. 또한, P영역(760)부터 화소 분리부(150)에 따라 P영역(700), P-영역(710)이 형성되고, P영역(760)부터 애벌런치부(720)까지가 전기적으로 접속되어 있다. 애벌런치부(720)는 P+영역(730)과 N+영역(740)이 접합되어 구성되어 있다. P영역(700)은, 애벌런치부(720)에서 판독하고 싶은 전하(전자)가 통과하도록, 반대의 전하(홀)를 축적시킴으로써 구성되어 있다. P-영역(710)은, 애벌런치부(720)에 전하가 통과하도록, 중앙의 전위를 높게 하기 위해, 저농도의 영역으로 하는 것이 바람직하다.
N+영역(740)은, N+영역(750)을 통하여 전극(102)과 접속되어 있다. 또한, P+영역(730)과 N+영역(740)의 측면에는, N-영역(780)이 형성되어 있다. 또한, N+층(740) 및 N-영역(780)과 전기적으로 접속되는 P+층(790)이 마련되고, P+층(790)은 전극(800)을 통하여 접지(GND)되어 있다. 또한, P+층(790) 및 전극(800)은, 마련되지 않아도 좋다.
화소 분리부(150)의 측면과 P영역(760)의 상층에는, 고정 전하막(810)이 마련되어 있다. 또한, P영역(760)의 상층의 구성은, 기본적으로 도 18에 도시한 구성과 마찬가지이다.
이상과 같이 구성된 도 21의 촬상 장치(2000)에서, N+영역(740) 및 N+영역(750)은, 도 2에 도시한 N형층(180)에 대응한다. 또한, P영역(760), P영역(700), 및 P-영역(710)은, 광전변환부(제3 반도체층)(160), P형층(170)에 대응한다.
이하에서 설명하는 각 배리에이션에서는, 기본적으로 도 21에 도시한 P영역(760), P영역(700), P-영역(710), 애벌런치부(720)(P+영역(730), N+영역(740)), N+영역(750), N-영역(780) 등을 포함하는 SPAD 화소의 구성을 구비하는 것으로 하고, 이들의 구성을 기본 구성으로 하여, 도시는 적절히 생략한다. 또한, 각 배리에이션에서는, 기본 구성 이외의 구성을 일부 나타내지만, 기본 구성에 적절히 치환하는 것이 가능하다.
8. 2. 제1의 배리에이션
이면측에 고전압을 걸기 위해서는, Si 표면의 P형층에 고전위를 걸어서 이면으로 전파시킨다. 이 때문에, 표면측의 P형과 N형에서는 매우 큰 전위차가 생기고, 충분한 분리 내압을 취하기 위해서는 P형과 N형의 거리를 떼는 것이 바람직하다.
제1의 배리에이션에서는, 이면 오믹 전극에 관한 제조 방법이고, Si 기판 표면측과 이면측에 각각 전압이 걸리도록 오믹 전극을 만듦에 의해, Si 기판 표면에서는 전계를 약하게 유지한 채로, Si 기판 이면에서 표면의 PN 접합부를 향하여 강전계를 발생시키는 것을 가능하게 한다.
통상, 오믹 전극을 형성할 때는 이온 주입 등에 의해 Si 중에 불순물을 주입하고, 고온 어닐에 의해 활성화를 행한다. Si 기판 표면측에서는, 내열성이 우수한 재료만을 사용하고 있기 때문에, 고온 어닐에 의한 문제는 생기지 않지만, Si 기판 이면측에서는 배선층이 이미 존재하고 있어서, 고온 어닐에 의한 활성화가 어렵다.
이 때문에, 배선 형성 전의 Si 기판에 고농도의 P형층(P+층)을 형성하고, 그 위에 Si의 에피택셜 성장(Epi : epitaxial growth) 기술에서 필요한 Si막두께를 확보하고, 그곳에 포토 다이오드층 등을 형성한다.
제1의 배리에이션에서는, Si 중의 P+층의 B(Boron)에 관해, 후처리 공정에서 걸리는 열에 의한 확산을 억제하기 위해, B를 카본(C)으로 덮는 구조로 한다. 이에 의해 이면측의 P+층의 미세화가 가능해지고, 수광면에 충분한 공간을 마련하는 것이 가능해진다.
이하, 도 22에 의거하여, 제1의 배리에이션에 관한 반도체 장치의 제조 방법을 공정순(工程順)으로 설명한다. 도 22는, 제1의 배리에이션에 관한 반도체 장치의 제조 방법을 공정순으로 도시하는 개략 단면도이다. 우선, 공정(1)에서는, Si 기판(400)상에 패터닝을 행하고, 붕소(B)의 불순물 주입이나 고상 확산 등으로 P+층(402)을 형성한다. 붕소(B)의 농도는, 후의 오믹 접합에 필요해지는 만큼의 농도가 필요해지기 때문에, 3×1019/㎤ 이상이 된다. 그 P+층(402)의 외측을 둘러싸도록 Si 중에 C층(404)을 형성한다. C농도는 B농도와 같은 정도 또는 그 이상이 된다. 그 후 패터닝용의 마스크를 제거하고, P+층(402)과 C층(404)을 포함하는 Si 기판(400)을 노출시킨다.
다음의 공정(2)에서는, 공정(1)에서 형성한 Si 기판(400)상에 포토 다이오드가 되는 N형 Si 에피택셜층(406)을 성막한다. 이때의 N형 Si 에피택셜층(406)의 막두께는, 최종적인 센서로서 필요한 막두께보다도 약간의 얇은 막두께가 된다. 또한, 통상의 가시광에서는 2∼10㎛정도이다.
다음의 공정(3)에서는, 공정(2)에서 성장시킨 N형 Si 에피택셜층(406)상에 센서 형성 프로세스(FEOL∼BEOL)를 행한다. 또한, FEOL(Front End of Line)은, 반도체 제조전 공정의 전반이고, 트랜지스터 형성 공정, 이온 주입(임플란테이션), 어닐 등에 의한 Si 기판 중의 소자의 만들어 넣음을 주로 하는 것이다. 또한, BEOL(Back End of Line)은, 반도체 제조 전(前)공정의 후반이고, 배선 공정, 특히 배선의 형성부터 접합 전까지를 가리키는 것으로 한다. 여기까지의 N형 Si 에피택셜층(406)의 성장 및 FEOL에서 1000℃를 초과하는 열이 걸리지만, P+층(402)의 B의 확산은 C층(404)에 의해 억제된다. BEOL 이후는, 450℃ 이하에서의 프로세스가 된다.
다음의 공정(4)에서는, 공정(3)까지가 완료된 Si 기판(400)을 상하 반전하고, 로직 기판(408)과 접합을 행한다. 이때에 센서측의 Si 기판(400)이 표측에 위치한다.
다음의 공정(5)에서는, 센서측의 Si 기판(400)의 박육화를 행한다. 이때에, Si 기판(400)이, N형 Si 에피택셜층(406)의 상면보다도 수백㎚ 두껍게 남도록 완성한다. 이에 의해 광입사측의 최표면에 패터닝된 고농도의 P+층(402)이 노출한다.
다음의 공정(6)에서는, 각 화소를 분리하는 트렌치를 형성하고, 이 트렌치에 차광 메탈(410)을 매입하고, 애벌런치 항복에서의 발광에 의한 옆의 화소로부터의 광의 누입(漏入)을 차단한다.
다음의 공정(7)에서는, 광입사면측에 나온 각 화소의 고농도 P+층(402)에 콘택트를 떨어뜨려, 배선(412)에 모든 화소를 접속시킨다. 이 배선(412)은 차광 그리드로서도 사용된다.
도 23 및 도 24는, P+층(402), C층(404), 차광 메탈(410)이 들어가는 트렌치(411), 배선(412)이 들어가는 콘택트 홀(413)의 위치 관계를 도시하는 평면도이다. 도 23은 트렌치(411)가 고농도 P+층(402)을 가로지른 예를 도시하고 있고, 도 24는 트렌치(411)가 P+층(402)에 따르는 예를 도시하고 있다. 또한, 도 23 및 도 24에서, 해칭을 붙인 영역이 차광 그리드로서 기능한다.
도 25는, 완성한 반도체 장치를 도시하는 개략 단면도이다. 도 25는, 광조사면측에 미세한 콘택트를 갖는 구조를 도시하고 있다. 도 25에 도시하는 바와 같이, 배선(412)이 콘택트하는 부위의 Si 기판(400)에, 고농도의 B(3×1019/㎤ 이상)로 이루어지는 패턴화된 P+층(402)이 형성되어 있다. 또한, P+층(402)의 주위는, 고농도의 C층(404)(3×1019/㎤ 이상)이 평면적으로 둘러싸고 있다.
또한, 도 26은, 도 23의 구조에 더하여, P+층(402)의 저면부를 고농도의 C층(404)(3×1019/㎤ 이상)이 둘러싸고 있는 구조를 도시하고 있다.
또한, 상술한 예에서는, C층(404)을 형성함으로써 P+층(402)의 붕소(B)의 확산을 억제하도록 하였지만, 붕소(B) 대신에 고농도의 Ge(농도 3×1019/㎤ 이상)를 사용하여도 좋다.
도 27은, Si 기판(400)상에 P+층(402)을 형성하고, P+층(402)상에 Si 에피택셜층(406)을 형성한 경우의 구성례 1과, 구성례 1의 P+층(402)의 상하에 C층(404)을 형성한 경우에서, 열처리 후에 붕소(B)가 확산하는 양상을 도시하는 특성도이다.
도 27에서, 깊이 3.0㎛로부터 깊이 3.6㎛의 사이에 P+층(402)이 위치하고 있다. 또한, 도 27 중에 실선으로 도시하는 특성은, 구성례 2에서 C층(404)의 C농도를 도시하는 특성이다.
도 27 중에 파선으로 도시하는 특성은, 구성례 1의 열처리 후의 B농도를 나타내고 있다. 도 27에 도시하는 바와 같이, P+층(402)의 상하에 C층(404)을 형성하지 않은 구성례 1에서는, 열처리 후에 붕소(B)가 깊이 방향의 상하로 확산하고 있음을 알 수 있다.
한편, 도 27 중에 1점쇄선으로 도시하는 특성은, 구성례 2의 열처리 후의 B농도를 나타내고 있다. 도 27에 도시하는 바와 같이, P+층(402)의 상하에 C층(404)을 형성한 구성례 2에서는, 열처리 후의 붕소(B)의 확산을 억제할 수 있다.
8. 3. 제2의 배리에이션
제1의 배리에이션에서 설명한 바와 같이, 이면측에 고전압을 걸기 위해, 이면측에 P+층을 통하여 전극을 형성함으로써, 표면측 및 이면측에 전극을 마련하여 전계를 거는 방법이 있다. P+층을 형성하는 방법으로서, 이온 주입에 의한 불순물 도입을 들 수 있다. 그러나, 이면측에서 주입하는 경우는 배선을 형성한 후에서의 공정이 되기 때문에, 충분한 어닐 온도를 가할 수가 없고 주입 데미지의 회복이 곤란해지는 경우가 있다. 또한, 표면측에서 고에너지로 이온 주입하여, P+층을 형성하는 방법도 생각되지만, 전극과의 콘택트를 취하기 위해서는 1×1015㎝-2 정도의 도즈량의 이온 주입이 필요해지기 때문에, 1000℃ 정도의 고온 어닐을 시행하여도 포토 다이오드층에 생기는 결정 결함의 회복이 곤란해지는 경우가 있다.
이 때문에, SPAD에서 표면측에서 캐소드 및 애노드 전극을 형성하는 경우는 고전계를 걸기 위한 불순물 프로파일 설계가 어렵고, 특히 화소를 미세화하는 경우에는 곤란하다. 이면측에 전극을 형성하려고 한 경우에는, 저저항의 P+층의 형성이 필요해지는데, 이온 주입 등의 불순물 도입 기술을 이용한 경우는 포토 다이오드 영역에 생기는 결정 결함의 회복이 곤란해지기 때문에, 암전류 등의 특성 개선이 기대될 수 없다.
제2의 배리에이션에서는, 2층의 에피택셜 기판을 사용함으로써, 이면측에 애노드 전극을 형성한다. 지지 기판(430)상에 P+에피택셜층(442), N에피택셜층(444)을 형성한 2층 에피택셜 기판(440)을 이용한다. 이 2층 에피택셜 기판(440)에 표면측에서 SPAD 화소를 형성하고, 지지 기판(430)에 접합한다. 접합 후에 이면측에서 Si를 삭제하여 고농도 P+층(442)을 노출시킨다. P+층(442)에는, 표면측에서 관통시킨 텅스텐(W) 등의 메탈층으로 오믹 콘택트를 취할 수 있다.
이 구조에 의해, 이면측 애노드∼캐소드에의 전계를 일정하게 하는 동시에 미세화를 양립시킬 수 있다. 또한, 에피택셜층을 포토 다이오드의 활성화 영역에 이용함으로써, 포토 다이오드 중에 P+층 형성에 의한 결정 결함은 생기지 않는다.
2층 에피택셜 기판 중, 1층째의 P+층은 금속과의 콘택트 저항을 저감시키기 위해 저저항인 것으로 한다. 구체적으로는, 2×1019/㎤ 이상의 불순물 농도로 한다.
이하, 도 28 및 도 29 의거하여, 제2의 배리에이션에 관한 반도체 장치의 제조 방법을 공정순으로 설명한다. 도 28 및 도 29는, 제2의 배리에이션에 관한 반도체 장치의 제조 방법을 공정순으로 도시하는 개략 단면도이다. 우선, 공정(1), 공정(2)에서는, 2층 에피택셜 기판(440)에 표면측에서 SPAD 화소를 형성한다. 2층 에피택셜 기판(440)은, 지지 기판(430)에 대해 접합된다.
공정(3)에서는, 상하를 반전한다. 공정(4)에서는, 지지 기판(430)측에서 지지 기판(430)을 삭제하여, 고농도 P+층(442)을 노출시킨다. 다음의 공정(5)에서는, 레지스트 패턴을 형성하고, 이면측에서 차광부를 위한 콘택트 홀(450)을 파들어간다. 또한, 공정(6)∼(7)에서는, 콘택트 홀(450)에 층간막(452)을 형성하고, 또한 표면측의 전극까지 관통하는 콘택트 홀(454)을 형성한다. 또한, 층간막(452) 대신에 고정 전하막을 형성하여도 좋다.
그 후, 공정(8)에서는, P+층(442)에 달하는 콘택트 홀(456)을 층간막(452)에 형성하고, 공정(9)에서는, 콘택트 홀(454, 456)에 텅스텐(W) 등의 금속막(458)을 매입한다. 공정(10)에서는, 수광부의 패터닝을 행함으로써, 수광부의 금속막(458)을 제거한다. 이에 의해, 이면측에 애노드 전극이 형성된다(공정(11)).
도 30 및 도 31은, 완성한 반도체 장치를 도시하는 개략 단면도이다. 도 30에 도시하는 바와 같이, 금속막(458)을 이면측에서 표면측으로 관통시킴에 의해, 이면측의 애노드로부터 캐소드에의 전계를 일정하게 할 수 있음과 함께, 미세화를 양립시킬 수 있다.
또한, 도 31에 도시하는 바와 같이, 화소의 수광부에 닿는 부분의 고농도 P+층(442)을 노출시킨 후에, 화소의 광전변환부만을 에칭하여 얇은 P+층(442)을 형성하는 것도 가능하다. 또한, 도 32에 도시하는 바와 같이, 얇은 P+층(442)을 형성할 때에 주위에 경사를 갖게 하여도 좋다.
도 33은, 도 32에 도시하는 반도체 장치의 제조 방법을 공정순으로 도시하는 개략 단면도이다. 우선, 공정(1), 공정(2)에서는, 2층 에피택셜 기판(440)에 표면측에서 SPAD 화소를 형성한다. 2층 에피택셜 기판(440)은, 지지 기판(430)에 대해 접합된다.
공정(3)에서는, 상하를 반전한다. 공정(4)에서는, 지지 기판(430)측에서 지지 기판(430)을 삭제하여, 화소의 중앙에서 N에피택셜층(444)을 노출시킨다. 다음의 공정(5)에서는, 레지스트 패턴을 형성하고, 이면측에서 차광부를 위한 콘택트 홀(450)을 파들어간다. 또한, 공정(6)에서는, 콘택트 홀(450)에 층간막 등의 절연막을 형성하고, 또한 표면측의 전극까지 관통하는 콘택트 홀을 형성하고, 콘택트 홀에 텅스텐(W) 등의 금속막(458)을 매입한다. 공정(7)에서는, 수광부의 패터닝을 행함으로써 수광부의 금속막(458)을 제거하고, 다시 금속막(458)에 접속되는 전극(459)을 형성한다. 전극(459)은, P+층(442)에 대해서도 접속된다.
도 34는, 도 30에 도시하는 반도체 장치에서, 집광부보다도 내측을 저농도의 P영역(446)으로 한 구성을 도시하는 개략 단면 모식도이다. 또한, 도 35는, 도 34에 도시하는 반도체 장치의 제조 방법을 공정순으로 도시하는 개략 단면도이다. 우선, 공정(1)에서는, 지지 기판(430)상에 P층(441), N층(444)을 형성하고, 소자 분리의 영역에 고농도의 P층(442)을 형성한다. P층(442)은, 이온 주입, 고상 확산 등으로 형성한다. 다음에, 공정(2)에서는, 표면측에서 SPAD 화소를 형성하고, 화소 분리부(150)의 영역에 절연막으로 이루어지는 매입층(820)을 형성하고, 매입층(820) 내에 전극(822)을 형성한다. 다음의 공정(3)에서는, 상하를 반전하고, 지지 기판(800)을 상측에서 삭제하여, P+층(442)을 노출시킨다.
다음의 공정(4)에서는, 레지스트 패턴을 형성하고, 이면측에서 차광부를 위한 콘택트 홀을 파들어가고, 콘택트 홀에 절연막(452, 453)을 형성한다. 다음의 공정(5)에서는, 표면측의 전극까지 관통하는 콘택트 홀을 형성하고, 콘택트 홀에 텅스텐(W) 등의 금속막(458)을 매입한다. 공정(6)에서는, 수광부의 패터닝을 행함으로써, 수광부의 금속막(458)을 제거한다. 이에 의해, 이면측에 애노드 전극이 형성된다. 다시 금속막(458)에 접속되는 전극(459)을 형성하고, 층간막(806)상에 절연막(812)을 형성한다.
이상과 같이 제3의 배리에이션에서는, 이면 애노드 전극을 형성하는 것이 가능해지기 때문에, 보다 미세한 SPAD 소자의 구성이 가능해진다. 또한, 2층 에피택셜 기판을 이용함으로써, 애노드 전극이 되는 P+층(442) 및 P+층(442)과 N층(444)의 계면을, 결정 결함을 억제하여 형성할 수 있다. 따라서, 암전류 등의 특성을 더욱 개선하는 것도 가능해진다.
도 36은, 제2의 배리에이션의 SPAD 화소의 평면 구성의 몇가지의 예를 도시하는 평면도이다. 도 36에 도시하는 표준 구조는, 화소 분리부(150)와 인접하여 콘택트부인 고농도 P+층(442)을 마련한 예를 도시하고 있다. 또한, 도 36에 도시하는 저농도 영역을 마련한 예는, 고농도 P+층(442)보다도 내측의 최표면에 P농도가 P+층(442)보다도 저농도의 영역(443)으로 한 예를 도시하고 있다. 이 영역(443)은, 도 31 및 도 32에 도시하는 바와 같이, P+층(442)을 상측에서 제거한 영역에 상당한다. 또한, 집광 면적을 확보할 수 있고, 콘택트가 취하여지는 것이라면, 이들의 구성으로 한정되는 것이 아니다.
도 31, 도 32, 도 36에 도시하는 바와 같이, P농도가 P+층(442)보다도 저농도의 영역(443)을 마련함에 의해, 화소부 이면측 전면(全面)이 P+의 고농도층이 되는 것을 회피할 수 있고, 그 결과, 농도 프로파일 제어가 용이해지고, 전하 전송에 악영향이 생기는 것을 억제할 수 있다. 또한, 재결합 확률을 향상할 수 있고, 수광 감도(PDE : Photo Detection Efficiency)를 향상할 수 있다.
8. 4. 제3의 배리에이션
미세화를 도모하기 위해 한 쌍의 전극을 기판의 표면측과 이면측에 마련한 경우는, 광조사면에 투명 전극 또는 불순물층에 의해 형성한 전극을 마련하게 되는데, 투명 전극을 마련한 경우는, 기판과의 콘택트부에서 노이즈가 발생한다. 또한, 전극을 불순물층에 의해 형성한 경우, 고농도의 불순물을 주입할 필요가 있고, 전극을 저저항화 하기 위해서는 불순물층의 두께를 확보할 필요가 있고, 그 경우, 특히 단파장의 광의 감도가 저하된다.
제3의 배리에이션에서는, SPAD 포토 다이오드를 이면 조사형으로 하고, 애노드-캐소드 사이의 전위차를 종방향으로 한다. 화소 사이는 차광성이 있는 금속층으로 매입되고, 이 매입 금속층과 광전변환부는 절연막으로 분리된다. 그리고, 애노드 전극을 이면측에 형성하기 때문에, 웨이퍼 이면측에 고농도의 불순물층을 갖는다. 이에 의해, 화소의 미세화와 저노이즈화 실현함과 함께, 화소 사이의 간섭이나 화소마다의 편차를 억제하면서, 단파장의 감도를 개선하는 것이 가능하게 된다.
이하, 도 37에 의거하여, 제3의 배리에이션에 관한 반도체 장치의 제조 방법을 공정순으로 설명한다. 도 37은, 제3의 배리에이션에 관한 반도체 장치의 제조 방법을 공정순으로 도시하는 개략 단면도이다. 우선, 공정(1)에서는, 처음에 Si 기판(500)에 얼라인먼트 측정용의 마크를 형성하고, 고농도 불순물의 이온 주입을 행함으로써 P+층(502)을 형성한다. 그리고, P+층(502)을 둘러싸도록 Si 기판(500)을 파들어가고, 파들어간 영역에 절연막(504)을 매입한다. 절연막(504)의 종류(SiN계, SiO2계)는 특히 묻지 않는다.
공정(2)에서는, 절연막(504)의 평탄화를 행하고 기판(506)과 접합한다. 기판(506)은, SPAD 포토 다이오드를 형성하는 지지 기판이 된다. 공정(3)에서는, 상하를 반전하고, 기판(500)을, 기정(旣定)의 Si 두께(수㎛) 레벨까지 박육화한다. 그리고, 기판(506)에 접합된, 기판(500)의 박육화된 면에 트랜지스터(Tr) 형성 등을 행한다. Tr 형성을 행할 때에 고온의 어닐(ANL) 작업이 실시되지만, 기판(500)에 주입된 P+층(502)은 절연막(504)에 둘러싸여 있기 때문에, 확산을 억제할 수 있다.
다음의 공정(4)에서는, 센서 형성 프로세스(FEOL∼BEOL)를 행한다. 다음의 공정(5)에서는, 배선 공정까지 형성이 끝났던 기판(500) 및 기판(506)을 상하 반전하고, 기판(508)에 접합한다. 다음의 공정(6)에서는, 기판(508)을 지지 기판으로 하여, 기판(506)을 에칭 또는 연마에 의해 완전히 제거하고, 기판(506)과 기판(500)과의 접합면(절연막(504))을 노출시킨다.
다음의 공정(7)에서는, 기판(500)과 기판(506)의 접합면에 이용하고 있던 절연막(503)을 제거하고, 화소 사이에 차광 메탈(510)을 매입한다. 다음의 공정(8)에서는, 이면 전극(512)을 형성한다.
도 38은, 제3의 배리에이션의 완성한 반도체 장치를 도시하는 개략 단면도이다. 도 38에 도시하는 바와 같이, 배선(512)이 콘택트하는 부위에, 고농도의 B(3×1019/㎤ 이상)로 이루어지는 패턴화된 P+층(502)이 형성되어 있다. 또한, P+층(502)의 주위는, 절연막(504)이 평면적으로 둘러싸고 있다.
제3의 배리에이션은, 각 화소의 광조사면에 미세한 콘택트를 갖는 구조이고, 콘택트와 접속하는 Si 중에 불순물층을 가지며, 콘택트와 Si계면에서 불순물이 고농도로 존재하는(파일 업하고 있는) 구조이다. 제3의 배리에이션에서는, 이면에 전극을 형성함으로써 미세화를 가능하게 한다. 이면 전극은 FEOL의 최초에 형성한다. 그때에, Si 기판(500)에 미세한 패턴으로 불순물을 도프하고, 확산 방지를 위해 P+층(502)을 절연막(504)으로 둘러싼다. 절연막(504)으로 P+층(502)을 둘러쌈으로써, 후처리 공정의 열에 의한 붕소(B)의 확산을 방지한다. 이에 의해, 트랜지스터 형성 전에 이면 콘택트용의 불순물층을 형성하고, 후처리 공정의 열에 의한 확산을 억제하고, 미세한 소자 형성이 가능해진다. 또한, 불순물의 고농도 영역을 전극 형성면으로 할 수가 있어서, 오믹 접합이 용이해진다.
이상과 같이 제3의 배리에이션에서는, 이면에 전극을 형성함으로써 미세화를 가능하게 한다. 이 이면 전극은 오믹 접합으로 형성하기 때문에, 고농도의 불순물층을 형성할 필요가 있지만, 고농도의 불순물층을 절연막으로 둘러쌈에 의해, 불순물의 확산을 억제하는 것이 가능하다.
8. 5. 제4의 배리에이션
이면 전극 구조에서 종방향으로 PNP의 구조를 만들어 분리하기 위해서는, N층의 농도를 진하게 하고 싶지만, 전계가 강하게 걸려서 브레이크다운할 우려가 있다. 또한, N층의 농도를 진하게 함으로써 암전류가 증대할 우려가 있다. 또한, 고정 전하막(피닝막, SCF)을 붙인 경우, 고농도의 N영역에도 고정 전하막이 성막되고 버리면, 암전류가 증대할 우려가 있다.
제4의 배리에이션에서는, 절연막을 매입한 제1의 층을 형성한 다음, 그것과 연결되도록 제2의 절연막 매입층을 형성하고, 그들의 층을 관통하도록 매입 금속층을 형성한다.
제4의 배리에이션에서는, 절연막을 매입한 층을 관통시켜, 화소를 둘러싸도록, 매입 금속층을 형성한다. 절연막을 매입한 층의 단부(端部)는 공핍층 영역에 있고, 공핍층 단부는 절연막을 매입한 층의 측벽에 있다.
구체적으로, 도 21에 도시한 P-영역(710)과 N-영역(780)의 경계가 공핍층 영역이다. N-영역(780)이 너무 고농도가 되면, 브레이크다운의 우려가 있다. 그리고, N-영역(780)의 측면에 고정 전하막이 형성되면, 암전류가 증대할 우려가 생긴다. 제4의 배리에이션에서는, 절연막을 매입한 층이 있음에 의해, N영역의 고정 전하막(피닝막, SCF)의 성막을 막을 수 있다. 고정 전하막 대신에, 고상 확산 등의 수법에 의해 고농도의 P층을 형성하여도 좋다. 절연막을 매입한 층에 기인하여 생기는 표면 부근에서 발생하는 암전류는 P+층(790)과 전극(800)을 통하여 그라운드에 버려진다.
이하, 도 39에 의거하여, 제4의 배리에이션에 관한 반도체 장치의 제조 방법을 공정순으로 설명한다. 도 39는, 제4의 배리에이션에 관한 반도체 장치의 제조 방법을 공정순으로 도시하는 개략 단면도이다. 우선, 공정(1)에서는, Si 기판(520)상에, Si 최표면이 N층(522)이고, 그 아래에 P층(524)이 있는 Si층(526)을 형성한다. N층(522), P층(524)을 에피택셜 성장으로 형성하는 경우를 대표례로 하지만, 에피택셜 성장 전에 이온 주입이나 고상 확산을 행하여 형성하여도 좋다.
다음에, 공정(2)에서는, 화소를 둘러싸도록 STI의 절연막을 매입한 제1의 층(528)을 형성하고, 이온 주입과 열처리 등을 이용하여 필요한 N층, P층을 형성한 다음, 절연막을 매입한 제1의 층(528)상에 메탈층(530)을 형성하고, 다시 절연막을 형성함으로써 제1의 층(528)의 중에 메탈층(530)을 매입한 구조를 얻는다. 제1의 층(528)의 매입은, 산화막, 질화막, 산화막과 질화막의 적층 등, 다양한 배리에이션이 생각된다. 또한, 제1의 층(528)보다 아래의 N층 영역은, 이온 주입 등의 수법으로 P층으로 하여 둘 필요가 있다. 메탈층(530)은 텅스텐(W) 등으로 형성하는 것이 바람직하다.
다음에, 공정(3)에서는, 필요한 배선층을 형성한 다음, 접합 등의 수법에 의해 표리면을 반전시키고, P층(524)이 최표면에 나오도록 불필요한 층을 제거한다. 다음의 공정(4)에서는, STI에 도달하도록 Si층(526)을 에칭한 다음, 산화알루미늄(Al2O3), 하프늄 산화물(HF2) 등으로 이루어지는 고정 전하막(532)과, 산화막 등으로 이루어지는 절연막(534)을 성막한다. 성막은 적용 범위가 좋은 막종(膜種)을 이용하는 것이 알맞다. 그리고, 공정(5)에서는, 제1의 매입층(528)을 관통하고, 메탈층(530)에 도달하는 콘택트 홀을 형성하고, 메탈막(536)을 매입한다. 메탈막(536)은 텅스텐(W) 등으로 형성하는 것이 바람직하다. 또한, Si층(526)과 제1의 매입층(528)을 관통시킨 후, 고정 전하막(532)과 절연막(534)을 성막하고, 메탈층(536)을 매입하여도 좋다. 최후에, 공정(6)에서는, 이면 콘택트를 취하는 전극(538)을 형성한다. 이들의 공정에 의해, 이면 전극을 구비한 소자를 제조한다. 또한, N층, P층이 반전하여도 상관없다. 그 경우는, 고정 전하막(532)의 종류를 변경한다.
도 39에 도시한 제조 방법에 있어서, 고정 전하막(532)의 형성이 아니라, 표면측 형성시에, 고상 확산 등을 이용하여, 표측부터 이면측에 형성한 제2의 매입층을 고농도의 P층으로 둘러싸도 좋다. 도 40은, 이 경우의 제조 공정을 도시하는 모식도이다. 공정(1)은 도 39와 마찬가지이다. 공정(2)에서, N층(522)과 P층(524)을 관통하도록 제2의 층(540)을 매입하고, 제2의 층(540)의 중에 메탈막(542)을 매입한다. 제2의 층(540)을 매입할 때에, 고상 확산 등을 이용하여 제2의 층(540)과 인접하는 N층(522)에 고농도의 P층(544)을 형성한다.
다음의 공정(3)에서는, 표리면을 반전시키고, P층(524)이 최표면에 나오도록 불필요한 층을 제거한다. 그 후, P층(524)상에 소정의 절연막을 형성한 후, 도 39의 공정(6)과 마찬가지로, 이면 콘택트를 취한 전극(538)을 형성한다.
제4의 배리에이션에 의하면, 이면측의 P층(524)에는 고정 전하막(532)이 형성된다. 한편, N층(522)의 하층에는, 고정 전하막(532) 또는 고상 확산에 의한 고농도의 P층(544)은 형성되지 않는다. 이에 의해, 내압이 향상함과 함께, 암전류를 억제할 수 있다.
8. 6. 제5의 배리에이션
SPAD 화소를 종방향으로 PNP 구조로 분리하고, 화소 사이 차광을 위해 관통 트렌치를 형성한 경우에, 백점/암전류 특성 개선을 위해 트렌치 측벽에 고정 전하막을 형성할 필요가 있지만, N형 영역에도 피닝막이 형성되어 버려, 역으로 암전류가 증대할 우려가 있다.
제5의 배리에이션에서는, 화소 사이 차광 트렌치 측벽의 고정 전하막을 종방향으로 나누어 만들어, 제4의 배리에이션과 같은 관점에서, 적어도 N형 영역의 측벽에 고정 전하막이 존재하지 않는 구조를 형성한다.
제5의 배리에이션에서는, 화소를 둘러싸도록 Si를 관통하는 트렌치를 형성하고, 금속층을 매입한다. Si를 관통하는 트렌치의 측벽에서, N형 영역 이외에 고정 전하막을 형성한다. 종방향으로 PNP 구조를 형성하고, 표리면 전극을 전기적으로 분리한다.
이하, 도 41에 의거하여, 제5의 배리에이션에 관한 반도체 장치의 제조 방법을 공정순으로 설명한다. 도 41은, 제5의 배리에이션에 관한 반도체 장치의 제조 방법을 공정순으로 도시하는 개략 단면도이다. 우선, 공정(1)에서는, 미리 관통 트렌치를 형성하는 영역에 이온 주입이나 고상 확산에 의해 종방향의 PNP 구조를 형성하여 둔다. 이면측에서 Si를 박육화하여 화소 표면을 노출시킨 후, P형 영역의 Si 에칭에 의해 트렌치(550)를 형성한다.
다음의 공정(2)에서는, P형 영역에 고정 전하막(552)을 형성한 후, 드라이 에치백에 의해 트렌치 바닥(底)에만 Si를 노출시키고, 계속하고 Si의 에치백으로 표면측의 층간 절연막(554)까지 에칭함으로써 관통 트렌치를 형성한다. 다음에, 공정(3)에서는, 예를 들면 고(高)애스펙트 구조에서 커버리지가 좋은 ALD법에 의해 SiO2로 이루어지는 절연막(556)을 형성한다. 이에 의해, 절연막(556)은 상관(相關) 절연막(554)과 일체가 된다. 그 후, 콘택트 영역에 메탈을 접촉시키기 위해, 절연막(556) 및 고정 전하막(552)을 부분적으로 개구시킨다.
다음의 공정(4)에서는, 공정(3)에서 개구시킨 부분 및 트렌치 내에 화소 사이 차광 및 이면 콘택트 전극이 되는 메탈막(558)을 매입하고, CMP나 드라이 에치백으로 메탈막(558)을 평탄화하여, 다마신 구조(damascene structure)를 형성한다. 메탈막(558)으로서는, 텅스텐(W), 알루미늄(Al), 구리(Cu) 등을 사용한다. 이에 의해, 메탈막(558)과 애노드의 콘택트 전극(560)이 일체화된 구조가 얻어진다. 또한, 메탈막(558)과 콘택트 전극(560)은 제각기 형성하여도 좋다. 이들의 공정에 의해, 이면 전극을 구비한 소자가 제조된다. 또한, N층, P층이 반전하여도 상관없다. 그 경우는, 고정 전하막(552)의 종류를 변경한다.
도 42는, 3층 별도 형성 구조(three layer separately creation structure)의 형성 방법의 예를 도시한다. 도 41에서는, 이면측의 P형 영역과 표면측의 N/P형 영역에서 고정 전하막(552)을 2층으로 나누어 만들었지만, 표면측의 P형 영역에도 고정 전하막(552)을 형성하는 3층 구조로 하는 편이 보다 바람직하다.
이 경우, 공정(2)에서, 고정 전하막(552) 형성 후의 실리콘 에치백에서는, N형 영역만 에칭한다. 그리고, 공정(3)에서, SiO2로 이루어지는 절연막(556)을 성막한 후에 절연막(556)의 에치백을 행한다. 또한, 실리콘 에치백으로 표면측의 층간 절연막(556)까지 트렌치를 관통시킨 후에, 재차 피닝막(553)을 형성한다. 이후의 제법은 도 41과 마찬가지이다. 이에 의해, 트렌치 측벽에 접촉하는 막이 P형 영역은 고정 전하막(552), N형 영역은 절연막(556)이 되는 3층 구조를 형성할 수 있다.
도 43은, 도 41 및 도 42와는 다른 제조 방법을 나타낸다. 도 43에 도시하는 예에서는, 공정(1)에서 최초에 트렌치(550)를 형성할 때에, 표면측까지 트렌치(550)를 관통시킨다. 다음의 공정(2)에서는, 표면측의 N/P형 영역에 더미 재료(예를 들면 레지스트)(562)를 매입한 상태에서 고정 전하막(552)을 형성한다.
다음의 공정(3)에서는, 고정 전하막(552)의 에치백 후, 더미 재료(562)의 제거를 행하고, 계속해서 SiO2로 이루어지는 절연막(556)을 성막한다. 더미 재료(562)의 제거는, 예를 들면 황산 과수 용액(硫酸過水溶液, sulfuric acid/hydrogen perooxide solution)이나 유기 레지스트 박리액을 이용한 에칭, 드라이 에치백 등에 의해 행한다. 그 후의 제법은 도 41과 마찬가지이다. 이에 의해, 도 41과 같은 구조를 형성할 수 있다. 또한, 도 42와 같이 3층 구조로 하는 경우는, 더미 재료(562)의 에치백을 N형 영역만으로 하고, 그 후에 절연막(556)을 형성하고, 에치백, 피닝막(553)의 성막을 행하면 좋다.
도 44는, FEOL 공정에서 표면측부터 관통 트렌치를 형성한 경우의 제조 방법의 예를 나타낸다. 공정(1)에서, FEOL로 관통 트렌치(570)를 형성 후, 예를 들면 SiO2막(572)과 Poly-Si막(574)을 트렌치(570) 내에 매입하여 둔다. 그 후, 공정(2)에서, 이면측에서 Si의 박육화를 행하여, 트렌치(570)의 바닥이 노출한 후에, 트렌치(570) 내의 SiO2막(572)과 Poly-Si막(574)을 제거한다. SiO2막(572)과 Poly-Si막(574)을 매입한 경우, 예를 들면 알칼리계의 Si 에칭액과 DHF 용액 등을 이용하면 좋다. 그 후의 제법은 도 43과 마찬가지이다. 도 42와 마찬가지로 3층 구조를 형성하는 것도 가능하다.
제5의 배리에이션에 의하면, 트렌치 측벽의 P형 영역에는 피닝막이 형성되지만, N형 영역에의 피닝 형성을 막을 수 있다. 그 결과, 화소 사이 혼색의 억제, 표리면 전극의 분리가 가능한 구조에서, 백점이나 암전류의 발생을 억제할 수 있다.
8. 7. 제6의 배리에이션
제6의 배리에이션에서는, 트랜지스터 형성 공정 및 배선 공정에서, STI 영역에 전극 충전용의 트렌치를 형성한다. 이에 의해, 이면에서 형성하는 깊은 트렌치(이면 DT(Deep Trench))의 형성 후의 관통 가공시에 필요해지는 에칭량이 대폭적으로 감소하고, 또는 관통 가공이 불필요하게 된다.
또한, STI 영역의 전극을, STI와의 맞춤 어긋남이 생기는 일 없이 형성한 것도 가능하고, N+영역과 STI 내 전극과 내압(耐壓) 확보를 위해 필요한 STI 선폭(線幅)을 좁게 하는 것이 가능해진다.
이하, 도 45 및 도 46에 의거하여, 제6의 배리에이션에 관한 반도체 장치의 제조 방법을 공정순으로 설명한다. 도 45 및 도 46은, 제6의 배리에이션에 관한 반도체 장치의 제조 방법을 공정순으로 도시하는 개략 단면도이다. 우선, 공정(1)에서는, STI(590)를 형성하고, STI(590) 내에 절연층(592)을 형성한다. 다음에, 공정(2)에서는, STI(590)의 영역을 에칭에 의해 개구하고, 전극(594)을 성막한다. 전극(594)으로서는, Poly-Si, PDAS 및 W 등을 들 수 있다.
다음에, 공정(3)에서는, 배선층 형성 공정에서, 배선층(596)과 STI 영역의 전극(594)을 접속한다. 다음에, 공정(4)에서는, 상하를 반전하고, 이면 DT를 형성하고, 이면 DT 내부에 고정 전하막(596)을 형성하고, 고정 전하막(596)상에 절연막(598)을 형성한다. 다음에, 공정(5)에서는, 이면 DT 저부(底部)의 고정 전하막(596)상의 절연막(598), 고정 전하막(596) 및 STI(590)의 절연막(592)을 관통 가공한다. 가공이 필요한 STI(590)의 절연막(592)의 막두께는, 공정(2)의 STI(590)의 개구시의 STI(590)의 저부의 절연막(592)의 나머지 막두께이고, 매우 얇은 막두께이다. 다음에, 공정(6)에서는, 후속 공정으로 관통 전극(599)을 형성하고, 완성시킨다.
공정(5)에서, 절연막(592)의 매우 얇은 막두께를 제거함으로써 전극(594)이 노출하기 때문에, 관통 가공시에 마스크가 되는 막의 두께가 부족해 버리는 것을 억제할 수 있다. 따라서, 관통 가공을 안정하게 행하는 것이 가능하다. 이상과 같이, STI(590)의 반대측부터 관통 전극(599)을 형성하기 때문에, 전극(594)과 관통 전극(599)의 중심축은 완전히 일치하지 않는 경우가 있지만, 콘택트 형성시의 위치맞춤을 정확하게 행함으로써, 허용 범위에 넣을 수 있다.
도 47 및 도 48은, 제6의 배리에이션에 관한 반도체 장치의 다른 제조 방법을 공정순으로 도시하는 개략 단면도이다. 우선, 공정(1)에서는, STI(610)를 형성하고, STI(610) 내에 폐색하지 않도록 절연층(612)을 형성한다. 절연막(612)은, N+층과의 절연 내성 확보에 필요한 막두께 이상으로 한다.
다음의 공정(2)에서는, STI(610) 내에 전극재를 충전하고, STI 영역의 전극(614)으로 한다. 이른바 FEOL 공정에서 전극(614)을 형성하기 때문에, 전극(614)의 재료는 PolySi, PDAS 등의 비금속재이다. 공정(2)에 의해, 전극(614)의 셀프얼라인을 형성함으로써, STI(610)와 전극(614)의 위치맞춤 어긋남은 제로가 된다.
다음의 공정(3)에서는, 배선층 형성 공정에서, 배선층(616)과 STI(610)의 전극(614)을 접속한다. 다음의 공정(4)에서는, 상하를 반전하고, 이면 DT를 형성하고, 이면 DT 내부에 고정 전하막(618)을 형성하고, 고정 전하막(618)상에 절연막(620)을 형성한다.
다음의 공정(5)에서는, 이면 DT 저부의 SCF(618)상의 절연막(620), SCF(618) 및 STI(610)의 절연막(612)을 관통 가공한다. 가공이 필요한 STI(610)의 절연막(612)의 막두께는 공정(1)에서 형성한 막두께이고, 매우 대폭적으로 얇은 막두께로 할 수 있다. 또한, 도 45 및 도 46의 예와 비교하여, 필요한 STI 절연막량의 막두께 편차를 억제할 수 있다. 다음에, 공정(6)에서는, 후속 공정에서 관통 전극(599)을 형성하고, 완성시킨다.
도 49 및 도 50은, 제6의 배리에이션에 관한 반도체 장치의 또 다른 제조 방법을 공정순으로 도시하는 개략 단면도이다. 우선, 공정(1)에서는, STI(630)를 가공하고, STI(630) 내에 절연층(632)을 형성한다.
다음의 공정(2)에서는, STI(630)를 에칭에 의해 개구한다. 그때, STI(630) 저부의 절연막(632)을 관통하도록 개구를 형성한다. 그 후, 전극(634)을 성막한다. 전극(634)의 재료로서는 PolySi, PDAS 등의 비금속막을 들 수 있다. 금속막은 기판 오염 억제의 관점에서, 전극재로서 사용하지 않는 것이 바람직하다.
다음의 공정(3)에서는, 배선층 형성 공정에서, 배선층(636)과 STI(630)의 전극(634)을 접속한다. 다음의 공정(4)에서는, 상하를 반전하고, 이면 DT를 형성하고, 이면 DT 내부에 고정 전하막(638)을 형성하고, 고정 전하막(638)상에 절연막(640)을 형성한다. 이 예에서는 STI(630) 저부의 절연막(632)을 관통하도록 전극(634)을 형성하고 있기 때문에, 이면 DT 가공시에 STI(630)의 전극(634)이 노출한다.
다음의 공정(5)에서는, 이면 DT 저부의 고정 전하막(638)상의 절연막(640), 고정 전하막(638)을 관통 가공한다. 이 예에서는, 이면 DT 가공시에 전극(634)이 노출하고 있기 때문에, 관통 가공시에 STI(630)의 절연막(632)을 에칭할 필요는 없다. 후속 공정에서 관통 전극(599)을 형성하여 완성이 된다
도 51 및 도 52는, 제6의 배리에이션에 관한 반도체 장치의 또 다른 제조 방법을 공정순으로 도시하는 개략 단면도이다. 우선, 공정(1)에서는, STI(640)를 가공하고, STI(640) 내에 절연층(642)을 형성한다. 다음의 공정(2)에서는, STI(640)를 에칭에 의해 개구하고, 절연막 및 희생막을 충전층(644)으로서 충전한다. 희생막으로서는 PolySi, PDAS 및 SiN 등을 들 수 있다.
다음의 공정(3)에서는, 배선층 형성 공정에서, 배선층(646)과 충전층(644)을 접속한다. 다음의 공정(4)에서는, 배선 공정을 완료하고, 상하를 반전하고, 지지 기판과 접속 후에 박육화를 행하여, 충전층(644)을 노출시킨다.
다음의 공정(5)에서는, 충전층(644)을 제거한다. 이 공정에 의해, 관통 전극 형성용을 위한 관통 트렌치가 완성된다. 다음의 공정(6)에서는, 충전층(644)의 제거 후에, 전극재(599)를 관통 트렌치 내에 형성하고, 필요한 배선을 형성하여 완성이 된다.
제6의 배리에이션에 의하면, STI 관통 구조를 형성하는데 즈음하여 과제가 되는 이면에서의 관통 가공시의 마스크 막두께 부족이 해소된다. 또한, STI와 STI 내 전극이 맞춤 어긋남을 없애는 것이 가능해져서, 맞춤 어긋남의 영향을 고려하여 STI 선폭을 넓게 하는 것이 불필요해진다. 이에 의해, 소자 레이아웃 설정 자유도가 증가한다.
9. 촬상 장치 이외에의 적용례
본 개시는, 예를 들면, TOF(Time Of Flight) 센서 등, 광을 검출하는 다른 장치에 적용할 수도 있다. TOF 센서에 적용하는 경우는, 예를 들면, 직접 TOF 계측법에 의한 거리 화상 센서, 간접 TOF 계측법에 의한 거리 화상 센서에 적용하는 것이 가능하다. 직접 TOF 계측법에 의한 거리 화상 센서에서는, 포톤의 도래 타이밍을 각 화소에서 직접 시간 영역에서 구하기 때문에, 짧은 펄스 폭의 광펄스를 송신하고, 고속으로 응답하는 수신기에서 전기적 펄스를 생성한다. 그때의 수신기에 본 개시를 적용할 수 있다. 또한, 간접 TOF법에서는, 광에서 발생한 캐리어의 검출과 축적량이, 광의 도래 타이밍에 의존하여 변화하는 반도체 소자 구조를 이용하여 광의 비행시간을 계측한다. 본 개시는, 그와 같은 반도체 구조로서도 적용하는 것이 가능하다. TOF 센서에 적용하는 경우는, 도 18에 도시한 바와 같은 컬러 필터(300a, 300b, 300c)와 온 칩 렌즈(400)를 마련하는 것은 임의이고, 이들을 마련하지 않아도 좋다.
10. 전자 디바이스의 구성례
도 53은, 상술한 촬상 장치(1000)를 포함하는 전자 디바이스(3000)의 구성을 도시하는 모식도이다. 도 53에 도시하는 전자 디바이스(3000)는, 복수의 광전변환부(160)가 배치되어 이루어지는 센서부(3010)를 갖는 제1 반도체 칩(3100)과, 광전변환부(160)에 의해 취득된 신호를 처리하는 신호 처리부(3020)를 갖는 제2 반도체 칩(3200)을 구비하고 있다. 제1 반도체 칩(3100)과 제2 반도체 칩(3200)은 적층되어 있다. 또한, 신호 처리부(3020)와 근접하여, 전자 디바이스(3000)를 제어하는 제어부(3030), 광전변환부(160)에 의해 취득된 신호를 기억하는 메모리부(3040)가 마련되어 있다. 제어부(3030)는, 신호 처리부(3020)의 제어 이외에도, 예를 들면 광전변환부(160)의 부근에, 다른 구동이나 제어의 목적으로 배치할 수 있다. 제어부(3030)는, 도시한 배치 이외에도, 제1 반도체 칩(3100)과 제2 반도체 칩(3200)의 임의의 영역에, 임의의 기능을 갖도록 마련할 수 있다. 또한, 복수의 광전변환부(160)는, 2차원 매트릭스 형상(행렬형상)으로 배치되어 있다. 또한, 도 53에서는, 설명의 관계상, 제1 반도체 칩(3100)과 제2 반도체 칩(3200)을 분리한 상태로서 도시하고 있다.
11. 이동체에의 응용례
본 개시에 관한 기술(본 기술)은, 다양한 제품에 응용할 수 있다. 예를 들면, 본 개시에 관한 기술은, 자동차, 전기 자동차, 하이브리드 전기 자동차, 자동 이륜차, 자전거, 퍼스널 모빌리티, 비행기, 드론, 선박, 로봇 등의 어느 한 종류의 이동체에 탑재되는 장치로서 실현되어도 좋다.
도 54는, 본 개시에 관한 기술이 적용될 수 있는 이동체 제어 시스템의 한 예인 차량 제어 시스템의 개략적인 구성례를 도시하는 블록도이다.
차량 제어 시스템(12000)은, 통신 네트워크(12001)를 통하여 접속된 복수의 전자 제어 유닛을 구비한다. 도 54에 도시한 예에서는, 차량 제어 시스템(12000)은, 구동계 제어 유닛(12010), 바디계 제어 유닛(12020), 차외 정보 검출 유닛(12030), 차내 정보 검출 유닛(12040), 및 통합 제어 유닛(12050)을 구비한다. 또한, 통합 제어 유닛(12050)의 기능 구성으로서, 마이크로 컴퓨터(12051), 음성 화상 출력부(12052), 및 차량탑재 네트워크 I/F(Interface)(12053)가 도시되어 있다.
구동계 제어 유닛(12010)은, 각종 프로그램에 따라 차량의 구동계에 관련되는 장치의 동작을 제어한다. 예를 들면, 구동계 제어 유닛(12010)은, 내연 기관 또는 구동용 모터 등의 차량의 구동력을 발생시키기 위한 구동력 발생 장치, 구동력을 차륜에 전달하기 위한 구동력 전달 기구, 차량의 타각을 조절하는 스티어링 기구, 및, 차량의 제동력을 발생시키는 제동 장치 등의 제어 장치로서 기능한다.
바디계 제어 유닛(12020)은, 각종 프로그램에 따라 차체에 장비된 각종 장치의 동작을 제어한다. 예를 들면, 바디계 제어 유닛(12020)은, 키레스 엔트리 시스템, 스마트 키 시스템, 파워 윈도우 장치, 또는, 헤드 램프, 백 램프, 브레이크 램프, 윙커 또는 포그 램프 등의 각종 램프의 제어 장치로서 기능한다. 이 경우, 바디계 제어 유닛(12020)에는, 키를 대체하는 휴대기로부터 발신되는 전파 또는 각종 스위치의 신호가 입력될 수 있다. 바디계 제어 유닛(12020)은, 이들의 전파 또는 신호의 입력을 접수하여, 차량의 도어 로크 장치, 파워 윈도우 장치, 램프 등을 제어한다.
차외 정보 검출 유닛(12030)은, 차량 제어 시스템(12000)을 탑재한 차량의 외부의 정보를 검출한다. 예를 들면, 차외 정보 검출 유닛(12030)에는, 촬상부(12031)가 접속된다. 차외 정보 검출 유닛(12030)은, 촬상부(12031)에 차외의 화상을 촬상시킴과 함께, 촬상된 화상을 수신한다. 차외 정보 검출 유닛(12030)은, 수신한 화상에 의거하여, 사람, 차, 장애물, 표지 또는 노면상의 문자 등의 물체 검출 처리 또는 거리 검출 처리를 행하여도 좋다.
촬상부(12031)는, 광을 수광하고, 그 광의 수광량에 응한 전기 신호를 출력하는 광센서이다. 촬상부(12031)는, 전기 신호를 화상으로서 출력할 수도 있고, 거리측정의 정보로서 출력할 수도 있다. 또한, 촬상부(12031)가 수광하는 광은, 가시광이라도 좋고, 적외선 등의 비가시광이라도 좋다.
차내 정보 검출 유닛(12040)은, 차내의 정보를 검출한다. 차내 정보 검출 유닛(12040)에는, 예를 들면, 운전자의 상태를 검출하는 운전자 상태 검출부(12041)가 접속된다. 운전자 상태 검출부(12041)는, 예를 들면 운전자를 촬상하는 카메라를 포함하고, 차내 정보 검출 유닛(12040)은, 운전자 상태 검출부(12041)로부터 입력된 검출 정보에 의거하여, 운전자의 피로 정도 또는 집중 정도를 산출하여도 좋고, 운전자가 앉아서 졸고 있지 않는지를 판별하여도 좋다.
마이크로 컴퓨터(12051)는, 차외 정보 검출 유닛(12030) 또는 차내 정보 검출 유닛(12040)에서 취득되는 차내외의 정보에 의거하여, 구동력 발생 장치, 스티어링 기구 또는 제동 장치의 제어 목표치를 연산하고, 구동계 제어 유닛(12010)에 대해 제어 지령을 출력할 수 있다. 예를 들면, 마이크로 컴퓨터(12051)는, 차량의 충돌 회피 또는 충격 완화, 차간 거리에 의거한 추종 주행, 차속 유지 주행, 차량의 충돌 경고, 또는 차량의 레인 일탈 경고 등을 포함하는 ADAS(Advanced Driver Assistance System)의 기능 실현을 목적으로 한 협조 제어를 행할 수가 있다.
또한, 마이크로 컴퓨터(12051)는, 차외 정보 검출 유닛(12030) 또는 차내 정보 검출 유닛(12040)에서 취득된 차량의 주위의 정보에 의거하여 구동력 발생 장치, 스티어링 기구 또는 제동 장치 등을 제어함에 의해, 운전자의 조작에 근거하지 않고 자율적으로 주행하는 자동 운전 등을 목적으로 한 협조 제어를 행할 수가 있다.
또한, 마이크로 컴퓨터(12051)는, 차외 정보 검출 유닛(12030)에서 취득된 차외의 정보에 의거하여, 바디계 제어 유닛(12030)에 대해 제어 지령을 출력할 수 있다. 예를 들면, 마이크로 컴퓨터(12051)는, 차외 정보 검출 유닛(12030)에서 검지한 선행차 또는 대향차의 위치에 응하여 헤드 램프를 제어하고, 하이 빔을 로우 빔으로 전환하는 등의 눈부심 방지(防眩, preventing glare)를 도모하는 것을 목적으로 한 협조 제어를 행할 수가 있다.
음성 화상 출력부(12052)는, 차량의 탑승자 또는 차외에 대해, 시각적 또는 청각적으로 정보를 통지하는 것이 가능한 출력 장치에 음성 및 화상 중의 적어도 일방의 출력 신호를 송신한다. 도 54의 예에서는, 출력 장치로서, 오디오 스피커(12061), 표시부(12062) 및 인스트루먼트 패널(12063)이 예시되어 있다. 표시부(12062)는, 예를 들면, 온 보드 디스플레이 및 헤드 업 디스플레이의 적어도 하나를 포함하고 있어도 좋다.
도 55는, 촬상부(12031)의 설치 위치의 예를 도시하는 도면이다.
도 55에서는, 촬상부(12031)로서, 촬상부(12101, 12102, 12103, 12104, 12105)를 갖는다.
촬상부(12101, 12102, 12103, 12104, 12105)는, 예를 들면, 차량(12100)의 프런트 노우즈, 사이드 미러, 리어 범퍼, 백 도어 및 차실 내의 프런트유리의 상부 등의 위치에 마련된다. 프런트 노우즈에 구비되는 촬상부(12101) 및 차실 내의 프런트유리의 상부에 구비되는 촬상부(12105)는, 주로 차량(12100)의 전방의 화상을 취득한다. 사이드 미러에 구비되는 촬상부(12102, 12103)는, 주로 차량(12100)의 측방의 화상을 취득한다. 리어 범퍼 또는 백 도어에 구비되는 촬상부(12104)는, 주로 차량(12100)의 후방의 화상을 취득한다. 차실 내의 프런트유리의 상부에 구비되는 촬상부(12105)는, 주로 선행 차량 또는, 보행자, 장애물, 신호기, 교통 표지 또는 차선 등의 검출에 사용된다.
또한, 도 55에는, 촬상부(12101 내지 12104)의 촬영 범위의 한 예가 도시되어 있다. 촬상 범위(12111)는, 프런트 노우즈에 마련된 촬상부(12101)의 촬상 범위를 나타내고, 촬상 범위(12112, 12113)는, 각각 사이드 미러에 마련된 촬상부(12102, 12103)의 촬상 범위를 나타내고, 촬상 범위(12114)는, 리어 범퍼 또는 백 도어에 마련된 촬상부(12104)의 촬상 범위를 나타낸다. 예를 들면, 촬상부(12101 내지 12104)에서 촬상된 화상 데이터가 중합시켜짐에 의해, 차량(12100)을 상방에서 본 부감(俯瞰) 화상이 얻어진다.
촬상부(12101 내지 12104)의 적어도 하나는, 거리 정보를 취득하는 기능을 갖고 있어도 좋다. 예를 들면, 촬상부(12101 내지 12104)의 적어도 하나는, 복수의 촬상 소자로 이루어지는 스테레오 카메라라도 좋고, 위상차 검출용의 화소를 갖는 촬상 소자라도 좋다.
예를 들면, 마이크로 컴퓨터(12051)는, 촬상부(12101 내지 12104)로부터 얻어진 거리 정보를 기초로, 촬상 범위(12111 내지 12114) 내에서의 각 입체물까지의 거리와, 이 거리의 시간적 변화(차량(12100)에 대한 상대 속도)를 구함에 의해, 특히 차량(12100)의 진행로상에 있는 가장 가까운 입체물로, 차량(12100)과 개략 같은 방향으로 소정의 속도(예를 들면, 0㎞/h 이상)로 주행한 입체물을 선행차로서 추출할 수 있다. 또한, 마이크로 컴퓨터(12051)는, 선행차와 내차와의 사이에 미리 확보하여야 할 차간 거리를 설정하고, 자동 브레이크 제어(추종 정지 제어도 포함한다)나 자동 가속 제어(추종 발진 제어도 포함한다) 등을 행할 수가 있다. 이와 같이 운전자의 조작에 근거하지 않고서 자율적으로 주행하는 자동 운전 등을 목적으로 한 협조 제어를 행할 수가 있다.
예를 들면, 마이크로 컴퓨터(12051)는, 촬상부(12101 내지 12104)로부터 얻어진 거리 정보를 기초로, 입체물에 관한 입체물 데이터를, 2륜차, 보통 차량, 대형 차량, 보행자, 전신주 등 기타의 입체물로 분류하여 추출하고, 장애물의 자동 회피에 이용할 수 있다. 예를 들면, 마이크로 컴퓨터(12051)는, 차량(12100)의 주변의 장애물을, 차량(12100)의 드라이버가 시인 가능한 장애물과 시인 곤란한 장애물로 식별한다. 그리고, 마이크로 컴퓨터(12051)는, 각 장애물과의 충돌의 위험도를 나타내는 충돌 리스크를 판단하고, 충돌 리스크가 설정치 이상으로 충돌 가능성이 있는 상황인 때에는, 오디오 스피커(12061)나 표시부(12062)를 통하여 드라이버에게 경보를 출력하는 것이나, 구동계 제어 유닛(12010)을 통하여 강제 감속이나 회피 조타를 행함으로써, 충돌 회피를 위한 운전 지원을 행할 수가 있다.
촬상부(12101 내지 12104)의 적어도 하나는, 적외선을 검출하는 적외선 카메라라도 좋다. 예를 들면, 마이크로 컴퓨터(12051)는, 촬상부(12101 내지 12104)의 촬상 화상중에 보행자가 존재하는지의 여부를 판정함으로써 보행자를 인식할 수 있다. 이러한 보행자의 인식은, 예를 들면 적외선 카메라로서의 촬상부(12101 내지 12104)의 촬상 화상에서의 특징점을 추출하는 순서와, 물체의 윤곽을 나타내는 일련의 특징점에 패턴 매칭 처리를 행하여 보행자인지의 여부를 판별하는 순서에 의해 행하여진다. 마이크로 컴퓨터(12051)가, 촬상부(12101 내지 12104)의 촬상 화상 중에 보행자가 존재한다고 판정하고, 보행자를 인식하면, 음성 화상 출력부(12052)는, 당해 인식된 보행자에게 강조를 위한 사각형 윤곽선을 중첩 표시하도록, 표시부(12062)를 제어한다. 또한, 음성 화상 출력부(12052)는, 보행자를 나타내는 아이콘 등을 소망하는 위치에 표시하도록 표시부(12062)를 제어하여도 좋다.
이상, 본 개시에 관한 기술이 적용될 수 있는 차량 제어 시스템의 한 예에 관해 설명하였다. 본 개시에 관한 기술은, 이상 설명한 구성 중, 촬상부(12031)에 적용될 수 있다. 구체적으로는, 촬상 장치(SPAD 포토 다이오드)(1000)는, 촬상부(12031)에 적용할 수 있다. 」 등). 촬상부(12031)에 본 개시에 관한 기술을 적용함에 의해, 보다 보기 쉬운 촬영 화상을 얻을 수 있기 때문에, 드라이버의 피로를 경감하는 것이 가능해진다.
12. 내시경 수술 시스템에의 응용례
본 개시에 관한 기술(본 기술)은, 다양한 제품에 응용할 수 있다. 예를 들면, 본 개시에 관한 기술은, 내시경 수술 시스템에 적용되어도 좋다.
도 56은, 본 개시에 관한 기술(본 기술)이 적용될 수 있는 내시경 수술 시스템의 개략적인 구성의 한 예를 도시하는 도면이다.
도 56에서는, 수술자(術者, surgeon)(의사)(11131)가, 내시경 수술 시스템(11000)을 이용하여, 환자 베드(11133)상의 환자(11132)에게 수술을 행하고 있는 양상이 도시되어 있다. 도시하는 바와 같이, 내시경 수술 시스템(11000)은, 내시경(11100)과, 기복(氣腹) 튜브(11111)나 에너지 처치구(處置具)(11112) 등의, 기타의 수술구(術具, surgical tool)(11110)와, 내시경(11100)을 지지하는 지지 암 장치(11120)와, 내시경하 수술을 위한 각종의 장치가 탑재된 카트(11200)로 구성된다.
내시경(11100)은, 선단에서 소정 길이의 영역이 환자(11132)의 체강 내에 삽입되는 경통(11101)과, 경통(11101)의 기단(基端)에 접속된 카메라 헤드(11102)로 구성된다. 도시하는 예에서는, 경성(硬性)의 경통(11101)을 갖는 이른바 경성경으로서 구성된 내시경(11100)을 도시하고 있지만, 내시경(11100)은, 연성의 경통을 갖는 이른바 연성경으로서 구성되어도 좋다.
경통(11101)의 선단에는, 대물 렌즈가 감입된 개구부가 마련되어 있다. 내시경(11100)에는 광원 장치(11203)가 접속되어 있고, 당해 광원 장치(11203)에 의해 생성된 광이, 경통(11101)의 내부에 연설되는 라이트 가이드에 의해 당해 경통의 선단까지 도광되고, 대물 렌즈를 통하여 환자(11132)의 체강 내의 관찰 대상을 향하여 조사된다. 또한, 내시경(11100)은, 직시경이라도 좋고, 사시경 또는 측시경이라도 좋다.
카메라 헤드(11102)의 내부에는 광학계 및 촬상 소자가 마련되어 있고, 관찰 대상으로부터의 반사광(관찰광)은 당해 광학계에 의해 당해 촬상 소자에 집광된다. 당해 촬상 소자에 의해 관찰광이 광전변환되어, 관찰광에 대응하는 전기 신호, 즉 관찰상에 대응하는 화상 신호가 생성된다. 당해 화상 신호는, RAW 데이터로서 카메라 컨트롤 유닛(CCU : Camera Control Unit)(11201)에 송신된다.
CCU(11201)는, CPU(Central Processing Unit)나 GPU(Graphics Processing Unit) 등에 의해 구성되고, 내시경(11100) 및 표시 장치(11202)의 동작을 통괄적으로 제어한다. 또한, CCU(11201)는, 카메라 헤드(11102)로부터 화상 신호를 수취하고, 그 화상 신호에 대해, 예를 들면 현상 처리(디모자이크 처리) 등의, 당해 화상 신호에 의거한 화상을 표시하기 위한 각종의 화상 처리를 시행한다.
표시 장치(11202)는, CCU(11201)로부터의 제어에 의해, 당해 CCU(11201)에 의해 화상 처리가 시행된 화상 신호에 의거한 화상을 표시한다.
광원 장치(11203)는, 예를 들면 LED(light emitting diode) 등의 광원으로 구성되고, 수술부 등을 촬영할 때의 조사광을 내시경(11100)에 공급한다.
입력 장치(11204)는, 내시경 수술 시스템(11000)에 대한 입력 인터페이스이다. 유저는, 입력 장치(11204)를 통하여, 내시경 수술 시스템(11000)에 대해 각종의 정보의 입력이나 지시 입력을 행할 수가 있다. 예를 들면, 유저는, 내시경(11100)에 의한 촬상 조건(조사광의 종류, 배율 및 초점 거리 등)을 변경하는 취지의 지시 등을 입력한다.
처치구 제어 장치(11205)는, 조직의 소작(燒灼), 절개 또는 혈관의 봉지 등을 위한 에너지 처치구(11112)의 구동을 제어한다. 기복 장치(11206)는, 내시경(11100)에 의한 시야(視野)의 확보 및 수술자의 작업 공간의 확보의 목적으로, 환자(11132)의 체강을 팽창하게 하기 위해, 기복 튜브(11111)를 통하여 당해 체강 내에 가스를 보낸다. 레코더(11207)는, 수술에 관한 각종의 정보를 기록 가능한 장치이다. 프린터(11208)는, 수술에 관한 각종의 정보를, 텍스트, 화상 또는 그래프 등 각종의 형식으로 인쇄 가능한 장치이다.
또한, 내시경(11100)에 수술부를 촬영할 때의 조사광을 공급하는 광원 장치(11203)는, 예를 들면 LED, 레이저광원 또는 이들의 조합에 의해 구성되는 백색 광원으로 구성할 수 있다. RGB 레이저광원의 조합에 의해 백색 광원이 구성되는 경우에는, 각 색(각 파장)의 출력 강도 및 출력 타이밍을 고정밀도로 제어할 수 있기 때문에, 광원 장치(11203)에서 촬상 화상의 화이트 밸런스의 조정을 행할 수가 있다. 또한, 이 경우에는, RGB 레이저광원 각각으로부터의 레이저광을 시분할로 관찰 대상에 조사하고, 그 조사 타이밍에 동기하여 카메라 헤드(11102)의 촬상 소자의 구동을 제어함에 의해, RGB 각각에 대응한 화상을 시분할로 촬상하는 것도 가능하다. 당해 방법에 의하면, 당해 촬상 소자에 컬러 필터를 마련하지 않아도, 컬러 화상을 얻을 수 있다.
또한, 광원 장치(11203)는, 출력하는 광의 강도를 소정의 시간마다 변경하도록 그 구동이 제어되어도 좋다. 그 광의 강도의 변경의 타이밍에 동기하여 카메라 헤드(11102)의 촬상 소자의 구동을 제어하여 시분할로 화상을 취득하고, 그 화상을 합성함에 의해, 이른바 흑바램 및 백바램이 없는 고다이내믹 레인지의 화상을 생성할 수 있다.
또한, 광원 장치(11203)는, 특수광 관찰에 대응한 소정의 파장 대역의 광을 공급 가능하게 구성되어도 좋다. 특수광 관찰에서는, 예를 들면, 체조직에서의 광의 흡수의 파장 의존성을 이용하여, 통상의 관찰시에 있어서의 조사광(즉, 백색광)에 비하여 협대역의 광을 조사함에 의해, 점막 표층의 혈관 등의 소정의 조직을 고콘트라스트로 촬영하는, 이른바 협대역 광관찰(Narrow Band Imaging)이 행하여진다. 또는, 특수광 관찰에서는, 여기광을 조사함에 의해 발생하는 형광에 의해 화상을 얻는 형광 관찰이 행하여져도 좋다. 형광 관찰에서는, 체조직에 여기광을 조사하고 당해 체조직으로부터의 형광을 관찰하는 것(자가(自家) 형광 관찰), 또는 인도시아닌그린(ICG) 등의 시약을 체조직에 국주(局注)함과 함께 당해 체조직에 그 시약의 형광 파장에 대응한 여기광을 조사하여 형광상을 얻는 것 등을 행할 수가 있다. 광원 장치(11203)는, 이와 같은 특수광 관찰에 대응한 협대역광 및/또는 여기광을 공급 가능하게 구성될 수 있디.
도 57은, 도 56에 도시하는 카메라 헤드(11102) 및 CCU(11201)의 기능 구성의 한 예를 도시하는 블록도이다.
카메라 헤드(11102)는, 렌즈 유닛(11401)과, 촬상부(11402)와, 구동부(11403)와, 통신부(11404)와, 카메라 헤드 제어부(11405)를 갖는다. CCU(11201)는, 통신부(11411)와, 화상 처리부(11412)와, 제어부(11413)를 갖는다. 카메라 헤드(11102)와 CCU(11201)는, 전송 케이블(11400)에 의해 서로 통신 가능하게 접속되어 있다.
렌즈 유닛(11401)은, 경통(11101)과의 접속부에 마련되는 광학계이다. 경통(11101)의 선단부터 받아들여진 관찰광은, 카메라 헤드(11102)까지 도광되고, 당해 렌즈 유닛(11401)에 입사한다. 렌즈 유닛(11401)은, 줌렌즈 및 포커스 렌즈를 포함하는 복수의 렌즈가 조합되어 구성된다.
촬상부(11402)를 구성하는 촬상 소자는, 하나(이른바 단판식)라도 좋고, 복수(이른바 다판식)라도 좋다. 촬상부(11402)가 다판식으로 구성되는 경우에는, 예를 들면 각 촬상 소자에 의해 RGB 각각에 대응하는 화상 신호가 생성되고, 그들이 합성됨에 의해 컬러 화상이 얻어져도 좋다. 또는, 촬상부(11402)는, 3D(dimensional) 표시에 대응하는 우안용 및 좌안용의 화상 신호를 각각 취득하기 위한 한 쌍의 촬상 소자를 갖도록 구성되어도 좋다. 3D 표시가 행하여짐에 의해, 수술자(11131)는 수술부에서의 생체 조직의 깊이(奧行)를 보다 정확하게 파악하는 것이 가능해지다. 또한, 촬상부(11402)가 다판식으로 구성되는 경우에는, 각 촬상 소자에 대응하여, 렌즈 유닛(11401)도 복수 계통 마련될 수 있디.
또한, 촬상부(11402)는, 반드시 카메라 헤드(11102)에 마련되지 않아도 좋다. 예를 들면, 촬상부(11402)는, 경통(11101)의 내부에, 대물 렌즈의 직후에 마련되어도 좋다.
구동부(11403)는, 액추에이터에 의해 구성되고, 카메라 헤드 제어부(11405)로부터의 제어에 의해, 렌즈 유닛(11401)의 줌렌즈 및 포커스 렌즈를 광축에 따라 소정의 거리만큼 이동시킨다. 이에 의해, 촬상부(11402)에 의한 촬상 화상의 배율 및 초점이 적절히 조정될 수 있디.
통신부(11404)는, CCU(11201)와의 사이에서 각종의 정보를 송수신하기 위한 통신 장치에 의해 구성된다. 통신부(11404)는, 촬상부(11402)로부터 얻은 화상 신호를 RAW 데이터로서 전송 케이블(11400)을 통하여 CCU(11201)에 송신한다.
또한, 통신부(11404)는, CCU(11201)로부터, 카메라 헤드(11102)의 구동을 제어하기 위한 제어 신호를 수신하고, 카메라 헤드 제어부(11405)에 공급한다. 당해 제어 신호에는, 예를 들면, 촬상 화상의 프레임 레이트를 지정하는 취지의 정보, 촬상시의 노출치를 지정하는 취지의 정보, 및/또는 촬상 화상의 배율 및 초점을 지정하는 취지의 정보 등, 촬상 조건에 관한 정보가 포함된다.
또한, 상기한 프레임 레이트나 노출치, 배율, 초점 등의 촬상 조건은, 유저에 의해 적절히 지정되어도 좋고, 취득된 화상 신호에 의거하여 CCU(11201)의 제어부(11413)에 의해 자동적으로 설정되어도 좋다. 후자의 경우에는, 이른바 AE(Auto Exposure) 기능, AF(Auto Focus) 기능 및 AWB(Auto White Balance) 기능이 내시경(11100)에 탑재되어 있게 된다.
카메라 헤드 제어부(11405)는, 통신부(11404)를 통하여 수신한 CCU(11201)로부터의 제어 신호에 의거하여, 카메라 헤드(11102)의 구동을 제어한다.
통신부(11411)는, 카메라 헤드(11102)와의 사이에서 각종의 정보를 송수신하기 위한 통신 장치에 의해 구성된다. 통신부(11411)는, 카메라 헤드(11102)로부터, 전송 케이블(11400)을 이용하여 송신된 화상 신호를 수신한다.
또한, 통신부(11411)는, 카메라 헤드(11102)에 대해, 카메라 헤드(11102)의 구동을 제어하기 위한 제어 신호를 송신한다. 화상 신호나 제어 신호는, 전기통신이나 광통신 등에 의해 송신할 수 있다.
화상 처리부(11412)는, 카메라 헤드(11102)로부터 송신된 RAW 데이터인 화상 신호에 대해 각종의 화상 처리를 시행한다.
제어부(11413)는, 내시경(11100)에 의한 수술부 등의 촬상, 및, 수술부 등의 촬상에 의해 얻어지는 촬상 화상의 표시에 관한 각종의 제어를 행한다. 예를 들면, 제어부(11413)는, 카메라 헤드(11102)의 구동을 제어하기 위한 제어 신호를 생성한다.
또한, 제어부(11413)는, 화상 처리부(11412)에 의해 화상 처리가 시행된 화상 신호에 의거하여, 수술부 등이 찍힌 촬상 화상을 표시 장치(11202)에 표시시킨다. 이때, 제어부(11413)는, 각종의 화상 인식 기술을 이용하여 촬상 화상 내에서의 각종의 물체를 인식하여도 좋다. 예를 들면, 제어부(11413)는, 촬상 화상에 포함되는 물체의 에지의 형상이나 색 등을 검출함에 의해, 겸자(鉗子) 등의 수술구, 특정한 생체 부위, 출혈, 에너지 처치구(11112)의 사용시의 미스트 등을 인식할 수 있다. 제어부(11413)는, 표시 장치(11202)에 촬상 화상을 표시시킬 때에, 그 인식 결과를 이용하여, 각종의 수술 지원 정보를 당해 수술부의 화상에 중첩 표시시켜도 좋다. 수술 지원 정보가 중첩 표시되고, 수술자(11131)에 제시됨에 의해, 수술자(11131)의 부담을 경감한 것이나, 수술자(11131)가 확실하게 수술을 진행하는 것이 가능해진다.
카메라 헤드(11102) 및 CCU(11201)를 접속하는 전송 케이블(11400)은, 전기 신호의 통신에 대응한 전기 신호 케이블, 광통신에 대응한 광파이버, 또는 이들의 복합 케이블이다.
여기서, 도시한 예에서는, 전송 케이블(11400)을 통하여 유선으로 통신이 행하여지고 있지만, 카메라 헤드(11102)와 CCU(11201)와의 사이의 통신은 무선으로 행하여져도 좋다.
이상, 본 개시에 관한 기술이 적용될 수 있는 내시경 수술 시스템의 한 예에 관해 설명하였다. 본 개시에 관한 기술은, 이상 설명한 구성 중, 카메라 헤드(11102)의 촬상부(11402)에 적용될 수 있다. 구체적으로는, 촬상 장치(SPAD 포토 다이오드)(1000)는, 촬상부(10402)에 적용할 수 있다. 촬상부(10402)에 본 개시에 관한 기술을 적용함에 의해, 보다 선명한 수술부 화상을 얻을 수 있기 때문에, 수술자가 수술부를 확실하게 확인하는 것이 가능해지고, 수술자가 수술부를 촉접 관찰하고 있는 경우와 같은 감각으로 처치를 행하는 것이 가능해진다.
또한, 여기서는, 한 예로서 내시경 수술 시스템에 관해 설명하였지만, 본 개시에 관한 기술은, 그 밖에, 예를 들면, 현미경 수술 시스템 등에 적용되어도 좋다.
이상, 첨부 도면을 참조하면서 본 개시의 알맞은 실시 형태에 관해 상세히 설명하였지만, 본 개시의 기술적 범위는 이러한 예로 한정되지 않는다. 본 개시의 기술 분야에서의 통상의 지식을 갖는 자라면, 특허청구의 범위에 기재된 기술적 사상의 범주 내에서, 각종의 변경례 또는 수정례에 상도할 수 있음은 분명하고, 이들에 대해서도, 당연히 본 개시의 기술적 범위에 속하는 것으로 이해된다.
또한, 본 명세서에 기재된 효과는, 어디까지나 설명적 또는 예시적인 것이고 한정적이 아니다. 즉, 본 개시에 관한 기술은, 상기한 효과와 함께, 또는 상기한 효과에 대신하여, 본 명세서의 기재로부터 당업자에게는 분명한 다른 효과를 이룰 수 있다.
또한, 이하와 같은 구성도 본 개시의 기술적 범위에 속한다.
(1) 반도체 기판에 형성된 제1 반도체층과,
상기 제1 반도체층상에 형성된 상기 제1 반도체층과 역도전형의 제2 반도체층과,
상기 제1 반도체층 및 상기 제2 반도체층을 포함하는 화소 영역을 구획하는 화소 분리부와,
상기 반도체 기판의 일방의 면측에서 상기 제1 반도체층과 접속된 제1 전극과,
상기 반도체 기판의 타방의 면인 광조사면측에서 상기 제2 반도체층과 접속되고, 상기 화소 분리부의 위치에 대응하도록 형성된 제2 전극을 구비하는, 촬상 장치.
(2) 상기 제1 전극과 상기 제2 전극의 사이에 전자증배를 위한 전압이 인가되는, 상기 (1)에 기재된 촬상 장치.
(3) 상기 제2 반도체층상에 형성된 상기 제2 반도체층과 같은 도전형의 제3 반도체층을 구비하는, 상기 (1) 또는 (2)에 기재된 촬상 장치.
(4) 상기 제2 전극은, 상기 화소 분리부의 상면에 마련된, 상기 (1)∼(3)의 어느 하나에 기재된 촬상 장치.
(5) 상기 화소 분리부 및 상기 제2 전극은, 복수의 상기 화소 영역을 둘러싸는 격자형상의 평면 형상을 갖는, 상기 (1)∼(4)의 어느 하나에 기재된 촬상 장치.
(6) 상기 제2 전극상에 형성된 차광성을 갖는 금속층을 또한 구비하는, 상기 (1)∼(5)의 어느 하나에 기재된 촬상 장치.
(7) 상기 제2 전극상에 형성된 절연층을 구비하고, 상기 금속층은, 상기 절연층을 통하여 상기 제2 전극상에 형성되는, 상기 (6)에 기재된 촬상 장치.
(8) 복수의 상기 화소 영역을 포함하는 화소 어레이의 밖에서, 광조사면측에 마련된 전극 취출부를 구비하고,
상기 금속층이 상기 전극 취출부에 접속되는, 상기 (6)에 기재된 촬상 장치.
(9) 상기 화소 영역의 표면에 형성되고, 상기 제2 전극과 접속된 보조 전극을 또한 구비하는, 상기 (1)∼(8)의 어느 하나에 기재된 촬상 장치.
(10) 상기 제2 전극은, 상기 화소 분리부의 상단의 상기 화소 영역측에 형성되는, 상기 (1)∼(3)의 어느 하나에 기재된 촬상 장치.
(11) 상기 제2 전극은 상기 화소 영역을 둘러싸도록 형성된, 상기 (10)에 기재된 촬상 장치.
(12) 상기 제2 전극상에 상기 화소 분리부의 상단을 넘도록 형성된 금속층을 구비하고,
상기 금속층은, 인접하는 상기 화소 영역에 형성된 상기 제2 전극과 접속되는, 상기 (10) 또는 (11)에 기재된 촬상 장치.
(13) 상기 화소 분리부는, 불순물 영역으로 구성되는, 상기 (1)∼(12)의 어느 하나에 기재된 촬상 장치.
(14) 상기 반도체 기판의 두께 방향의 적어도 일부에서, 상기 화소 분리부에 매입된 금속층 및 절연층을 또한 구비하는, 상기 (1)∼(13)의 어느 하나에 기재된 촬상 장치.
(15) 상기 금속층 및 상기 절연층은, 상기 반도체 기판의 상기 일방의 면측에서 상기 화소 분리부에 매입된, 상기 (14)에 기재된 촬상 장치.
(16) 상기 금속층 및 상기 절연층은, 상기 반도체 기판의 상기 광조사면측에서 상기 화소 분리부에 매입된, 상기 (14)에 기재된 촬상 장치.
(17) 상기 제2 전극과 상기 금속층이 상기 절연층에 의해 절연되어 있는, 상기 (16)에 기재된 촬상 장치.
(18) 상기 제2 전극과 접속되고, 상기 일방의 면측에 표면에 연결된 콘택트층과,
상기 콘택트층과 전기적으로 접속되고, 복수의 상기 화소 영역을 포함하는 화소 어레이의 밖에 마련된 전극 취출부를 또한 구비하는, 상기 (1)∼(17)의 어느 하나에 기재된 촬상 장치.
(19) 상기 콘택트층은, 상기 화소 어레이의 외측 또는 상기 화소 어레이의 내측에 형성되는, 상기 (18)에 기재된 촬상 장치.
(20) 상기 제2 전극은 불순물 영역으로 구성되고,
적어도 상기 제2 전극의 측면을 덮도록 형성된 카본층을 구비하는, 상기 (1)에 기재된 촬상 장치.
(21) 상기 카본층은, 상기 제2 전극의 저면을 덮도록 형성되는, 상기 (20)에 기재된 촬상 장치.
(22) 상기 제1 반도체층 및 상기 제2 반도체층은, 함께 에피택셜층으로 구성되는, 상기 (1)에 기재된 촬상 장치.
(23) 상기 제2 반도체층은, 상기 화소 분리부에서 둘러싸여진 영역의 중앙의 두께가 주위에 비하여 얇은, 상기 (22)에 기재된 촬상 장치.
(24) 상기 제2 전극은 불순물 영역으로 구성되고,
적어도 상기 제2 전극의 측면을 덮도록 형성된 절연층을 구비하는, 상기 (1)에 기재된 촬상 장치.
(25) 상기 화소 분리부에 따라 상하 방향으로 형성된 고정 전하층을 구비하고,
상기 고정 전하층은, 상기 제2 반도체층이 형성된 계층에 형성되고, 상기 제1 반도체층이 형성된 계층에는 형성되지 않은, 상기 (14)에 기재된 촬상 장치.
(26) 상기 화소 분리부에 따라 상하 방향으로 형성된 고상 확산층을 구비하고,
상기 고상 확산층은, 상기 제2 반도체층이 형성된 계층에 형성되고, 상기 제1 반도체층이 형성된 계층의 적어도 일부에는 형성되지 않은, 상기 (14)에 기재된 촬상 장치.
(27) 상기 화소 분리부는, 상기 반도체 기판의 상기 일방의 면측에 형성된 매입 절연막을 포함하고,
상기 고정 전하층은, 상기 매입 절연층의 측벽에는 형성되지 않은, 상기 (25)에 기재된 촬상 장치.
(28) 상기 매입 절연층의 측벽에 공핍층 영역이 마련된, 상기 (27)에 기재된 촬상 장치.
(29) 상기 화소 분리부는, 상기 일방의 면측에서 형성된 트렌치 절연부를 포함하고,
상기 트렌치 절연부의 중에 형성된 트렌치 전극을 포함하고,
상기 금속층과 상기 트렌치 전극이 연결되어 있는, 상기 (14)에 기재된 촬상 장치.
(30) 상기 금속층과 상기 트렌치 전극의 중심축이 일치하는 또는 상기 금속층과 상기 트렌치 전극의 중심축 어긋남이 생겨 있는, 상기 (29)에 기재된 촬상 장치.
(31) 반도체 기판에 형성된 제1 반도체층과, 상기 제1 반도체층상에 형성된 상기 제1 반도체층과 역도전형의 제2 반도체층과, 상기 제1 반도체층 및 상기 제2 반도체층을 포함하는 화소 영역을 구획하는 화소 분리부와, 상기 반도체 기판의 일방의 면측에서 상기 제1 반도체층과 접속된 제1 전극과, 상기 반도체 기판의 타방의 면인 광조사면측에서 상기 제2 반도체층과 접속되고, 상기 화소 분리부의 위치에 대응하도록 형성된 제2 전극을 구비하는 촬상 장치로부터, 상기 화소 영역의 각각에 대응하는 화상 신호를 수취하고, 표시 장치에 표시하기 위한 신호 처리를 행하는 신호 처리 장치.
100 : 캐소드 전극(제1 전극)
130 : 애노드 전극(제2 전극)
132 : 보조 전극
140 : 콘택트층
150 : 화소 분리부
152 : 금속층
160 : 광전변환부(제3 반도체층)
170 : P형층(제2 반도체층)
180 : N형층(제1 반도체층)
190 : 매입 금속층
200 : 절연층
220 : 표면 금속층
2200 : DSP 회로(신호 처리 장치)
2400 : 표시부(표시 장치)

Claims (20)

  1. 제1 도전형의 제1 반도체 영역;
    상기 제1 도전형과 반대인 제2 도전형의 제2 반도체 영역;
    상기 제1 도전형의 제3 반도체 영역;
    상기 제2 도전형의 제4 반도체 영역;
    상기 제1 반도체 영역에 접속된 제1 전극;
    상기 제2 반도체 영역에 접속된 제2 전극;
    상기 제3 반도체 영역에 접속된 제3 전극;
    상기 제4 반도체 영역에 접속된 제4 전극 및
    금속 영역 및 절연 영역을 포함하고, 상기 제2 반도체 영역과 상기 제4 반도체 영역 사이에 배치된 화소 분리부를 구비하고,
    상기 제1 전극은, 단면에서 보아, 수직 방향에서 상기 제2 전극보다 광입사면에 더 가깝게 배치되고,
    상기 화소 분리부의 일부는, 단면에서 보아, 수평 방향에서 상기 제2 전극과 상기 제4 전극 사이에 배치되는 것을 특징으로 하는 광검출 장치.
  2. 제1항에 있어서,
    상기 제1 반도체 영역 및 상기 제2 반도체 영역은 반도체 기판 내에 형성되고,
    상기 제1 반도체 영역은, 단면에서 보아, 상기 제2 반도체 영역보다 상기 반도체 기판의 상기 광입사면에 더 가까운 것을 특징으로 하는 광검출 장치.
  3. 제2항에 있어서,
    상기 화소 분리부의 상기 금속 영역은 상기 반도체 기판을 통해 연장되는 것을 특징으로 하는 광검출 장치.
  4. 제3항에 있어서,
    상기 화소 분리부의 광입사면측 상에 배치된 금속층을 더 구비하는 것을 특징으로 하는 광검출 장치.
  5. 제1항에 있어서,
    상기 제1 전극은 상기 화소 분리부의 상기 절연 영역의 제1 부분에 접촉하는 것을 특징으로 하는 광검출 장치.
  6. 제2항에 있어서,
    상기 화소 분리부는 상기 제1 반도체 영역 및 상기 제2 반도체 영역의 제1측 상에 배치된 제1 화소 분리부이고,
    금속 영역 및 절연 영역을 포함하고, 상기 제1 반도체 영역 및 상기 제2 반도체 영역의 제2측 상에 배치된 제2 화소 분리부를 더 구비하는 것을 특징으로 하는 광검출 장치.
  7. 제6항에 있어서,
    상기 제1 화소 분리부의 상기 금속 영역은 상기 반도체 기판을 통해 연장되고, 상기 제2 화소 분리부의 상기 금속 영역은 상기 반도체 기판을 통해 연장되는 것을 특징으로 하는 광검출 장치.
  8. 제7항에 있어서,
    상기 제1 화소 분리부 및 상기 제2 화소 분리부의 광입사면측 상에 배치된 금속층을 더 구비하는 것을 특징으로 하는 광검출 장치.
  9. 제8항에 있어서,
    상기 제1 전극은 상기 제1 화소 분리부의 상기 절연 영역의 제1 부분에 접촉하고, 상기 제1 전극은 상기 제2 화소 분리부의 상기 절연 영역의 제1 부분에 접촉하는 것을 특징으로 하는 광검출 장치.
  10. 제1항에 있어서,
    상기 제1 전극은 애노드 전극이고, 상기 제2 전극은 캐소드 전극인 것을 특징으로 하는 광검출 장치.
  11. 제10항에 있어서,
    상기 제3 전극은 애노드 전극이고, 상기 제4 전극은 캐소드 전극인 것을 특징으로 하는 광검출 장치.
  12. 제11항에 있어서,
    상기 제1 반도체 영역은 P형층이고, 상기 제2 반도체 영역은 N형층이고, 상기 제3 반도체 영역은 P형층이고, 상기 제4 반도체 영역은 N형층인 것을 특징으로 하는 광검출 장치.
  13. 제1항에 있어서,
    상기 제1 전극은 화소 사이 분리 영역 내에 형성되는 것을 특징으로 하는 광검출 장치.
  14. 제1항에 있어서,
    광입사면측 상에 있고, 상기 제1 반도체 영역에 인접한 제1 색의 제1 컬러 필터 및
    상기 광입사면측 상에 있고, 상기 제3 반도체 영역에 인접한 제2 색의 제1 컬러 필터를 더 구비하는 것을 특징으로 하는 광검출 장치.
  15. 제1항에 있어서,
    상기 화소 분리부는 상기 제1 반도체 영역과 상기 제3 반도체 영역 사이에 있는 것을 특징으로 하는 광검출 장치.
  16. 제1항에 있어서,
    상기 화소 분리부는 트렌치 영역 내에 형성되는 것을 특징으로 하는 광검출 장치.
  17. 제2항에 있어서,
    상기 광입사면측은 상기 반도체 기판의 이면측인 것을 특징으로 하는 광검출 장치.
  18. 제17항에 있어서,
    상기 제2 전극에 접속된 접촉층을 더 구비하는 것을 특징으로 하는 광검출 장치.
  19. 제18항에 있어서,
    상기 접촉층은 상기 제4 전극에 접속되는 것을 특징으로 하는 광검출 장치.
  20. 광검출 장치를 포함하는 제1 반도체 칩과,
    상기 제1 반도체 칩 상에 적층된 제2 반도체 칩을 구비하고,
    상기 광검출 장치는,
    제1 도전형의 제1 반도체 영역;
    상기 제1 도전형과 반대인 제2 도전형의 제2 반도체 영역;
    상기 제1 도전형의 제3 반도체 영역;
    상기 제2 도전형의 제4 반도체 영역;
    상기 제1 반도체 영역에 접속된 제1 전극;
    상기 제2 반도체 영역에 접속된 제2 전극;
    상기 제3 반도체 영역에 접속된 제3 전극;
    상기 제4 반도체 영역에 접속된 제4 전극 및
    금속 영역 및 절연 영역을 포함하고, 상기 제2 반도체 영역과 상기 제4 반도체 영역 사이에 배치된 화소 분리부를 포함하고,
    상기 제1 전극은, 단면에서 보아, 수직 방향에서 상기 제2 전극보다 광입사면에 더 가깝게 배치되고,
    상기 화소 분리부의 일부는, 단면에서 보아, 수평 방향에서 상기 제2 전극과 상기 제4 전극 사이에 배치되고,
    상기 제2 반도체 칩은,
    신호 처리부;
    제어부 및
    메모리부를 포함하는 것을 특징으로 하는 전자 장치.
KR1020237026230A 2017-03-22 2018-03-20 촬상 장치 및 신호 처리 장치 KR102625899B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020247001195A KR20240010101A (ko) 2017-03-22 2018-03-20 촬상 장치 및 신호 처리 장치

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JPJP-P-2017-055582 2017-03-22
JP2017055582 2017-03-22
JPJP-P-2018-045205 2018-03-13
JP2018045205 2018-03-13
KR1020187032417A KR102566061B1 (ko) 2017-03-22 2018-03-20 촬상 장치 및 신호 처리 장치
PCT/JP2018/011179 WO2018174090A1 (ja) 2017-03-22 2018-03-20 撮像装置及び信号処理装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020187032417A Division KR102566061B1 (ko) 2017-03-22 2018-03-20 촬상 장치 및 신호 처리 장치

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020247001195A Division KR20240010101A (ko) 2017-03-22 2018-03-20 촬상 장치 및 신호 처리 장치

Publications (2)

Publication Number Publication Date
KR20230119250A KR20230119250A (ko) 2023-08-16
KR102625899B1 true KR102625899B1 (ko) 2024-01-18

Family

ID=63585978

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020237026230A KR102625899B1 (ko) 2017-03-22 2018-03-20 촬상 장치 및 신호 처리 장치
KR1020187032417A KR102566061B1 (ko) 2017-03-22 2018-03-20 촬상 장치 및 신호 처리 장치
KR1020247001195A KR20240010101A (ko) 2017-03-22 2018-03-20 촬상 장치 및 신호 처리 장치

Family Applications After (2)

Application Number Title Priority Date Filing Date
KR1020187032417A KR102566061B1 (ko) 2017-03-22 2018-03-20 촬상 장치 및 신호 처리 장치
KR1020247001195A KR20240010101A (ko) 2017-03-22 2018-03-20 촬상 장치 및 신호 처리 장치

Country Status (6)

Country Link
US (3) US10777597B2 (ko)
EP (1) EP3462497A4 (ko)
JP (1) JP7237819B2 (ko)
KR (3) KR102625899B1 (ko)
CN (1) CN109155325B (ko)
WO (1) WO2018174090A1 (ko)

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7007088B2 (ja) * 2016-12-07 2022-01-24 ソニーセミコンダクタソリューションズ株式会社 受光素子、撮像素子および電子機器
JP6860467B2 (ja) * 2017-10-26 2021-04-14 ソニーセミコンダクタソリューションズ株式会社 フォトダイオード、画素回路、および、フォトダイオードの製造方法
JP7129199B2 (ja) * 2018-04-11 2022-09-01 キヤノン株式会社 光検出装置、光検出システム及び移動体
EP3920243A4 (en) * 2019-02-01 2022-04-20 Sony Semiconductor Solutions Corporation LIGHT RECEIPT ELEMENT, SOLID STATE IMAGING DEVICE AND RANGE MEASURING DEVICE
JP7520805B2 (ja) * 2019-02-21 2024-07-23 ソニーセミコンダクタソリューションズ株式会社 アバランシェフォトダイオードセンサ及び測距装置
US11804561B2 (en) 2019-03-20 2023-10-31 Sony Semiconductor Solutions Corporation Light receiving element, method of manufacturing light receiving element, and imaging apparatus
JP2020167249A (ja) * 2019-03-29 2020-10-08 ソニーセミコンダクタソリューションズ株式会社 センサチップおよび測距装置
JP7480120B2 (ja) 2019-03-29 2024-05-09 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及び電子機器
US20220278141A1 (en) * 2019-07-12 2022-09-01 Sony Semiconductor Solutions Corporation Photodetector
EP3998642A4 (en) * 2019-07-12 2022-09-21 Sony Semiconductor Solutions Corporation OPTICAL DETECTION DEVICE
JP7445397B2 (ja) * 2019-07-31 2024-03-07 ソニーセミコンダクタソリューションズ株式会社 受光素子および電子機器
KR20210023459A (ko) * 2019-08-23 2021-03-04 에스케이하이닉스 주식회사 이미지 센싱 장치
US11605665B2 (en) * 2019-10-25 2023-03-14 Canon Kabushiki Kaisha Semiconductor apparatus and method for producing semiconductor apparatus
FR3102612B1 (fr) 2019-10-28 2023-04-07 St Microelectronics Crolles 2 Sas Circuit integré comprenant un réseau de diodes à avalanche déclenchée par un photon unique et procédé de fabrication d’un tel circuit intégré
WO2021085172A1 (ja) * 2019-10-30 2021-05-06 ソニーセミコンダクタソリューションズ株式会社 受光素子、測距モジュール、および、電子機器
TW202125795A (zh) * 2019-11-19 2021-07-01 日商索尼半導體解決方案公司 固態攝像裝置及電子機器
FR3103635A1 (fr) 2019-11-26 2021-05-28 Commissariat A L'energie Atomique Et Aux Energies Alternatives Capteur d'images comportant une pluralité de photodiodes SPAD
JP2021086931A (ja) * 2019-11-28 2021-06-03 ソニーセミコンダクタソリューションズ株式会社 撮像装置及び電子機器
US12021106B2 (en) 2019-12-09 2024-06-25 Sony Semiconductor Solutions Corporation Solid-state image sensor and electronic device
WO2021124697A1 (ja) * 2019-12-16 2021-06-24 ソニーセミコンダクタソリューションズ株式会社 半導体装置及び電子機器
KR20220119661A (ko) * 2019-12-26 2022-08-30 하마마츠 포토닉스 가부시키가이샤 측거 이미지 센서 및 그 제조 방법
DE112020006385T5 (de) * 2019-12-26 2022-10-13 Hamamatsu Photonics K.K. Range-imaging-sensor
WO2021149650A1 (ja) * 2020-01-21 2021-07-29 パナソニックＩｐマネジメント株式会社 フォトセンサ及び距離測定システム
US11508867B2 (en) 2020-01-28 2022-11-22 Adaps Photonics Inc. Single photon avalanche diode device
JPWO2021161687A1 (ko) * 2020-02-10 2021-08-19
TW202137523A (zh) * 2020-03-16 2021-10-01 日商索尼半導體解決方案公司 受光元件及測距系統
JP2021166249A (ja) * 2020-04-07 2021-10-14 キヤノン株式会社 光電変換装置およびその製造方法
JP6913793B1 (ja) * 2020-05-08 2021-08-04 浜松ホトニクス株式会社 光センサ
KR20230028260A (ko) 2020-06-29 2023-02-28 소니 세미컨덕터 솔루션즈 가부시키가이샤 반도체 장치 및 그 제조 방법
WO2022014365A1 (ja) * 2020-07-17 2022-01-20 ソニーセミコンダクタソリューションズ株式会社 受光素子およびその製造方法、並びに、電子機器
US20230307473A1 (en) * 2020-07-17 2023-09-28 Sony Semiconductor Solutions Corporation Light receiving element, manufacturing method for same, and electronic device
US11450700B2 (en) * 2020-07-29 2022-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor image sensor pixel isolation structure for reducing crosstalk
CN111968999A (zh) * 2020-09-08 2020-11-20 上海大芯半导体有限公司 堆栈式背照单光子雪崩二极管图像传感器
JP2022047438A (ja) * 2020-09-11 2022-03-24 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及び電子機器
JP2022082882A (ja) * 2020-11-24 2022-06-03 ソニーセミコンダクタソリューションズ株式会社 受光素子、測距システム、および、電子機器
CN116802809A (zh) * 2021-01-27 2023-09-22 索尼半导体解决方案公司 光检测装置及测距装置
US20220293647A1 (en) * 2021-03-10 2022-09-15 Taiwan Semiconductor Manufacturing Co., Ltd. Dielectric structure overlying image sensor element to increase quantum efficiency
WO2022210149A1 (ja) * 2021-03-30 2022-10-06 パナソニックＩｐマネジメント株式会社 固体撮像素子および固体撮像素子の製造方法
US12034025B2 (en) 2021-05-13 2024-07-09 Semiconductor Components Industries, Llc Semiconductor devices with single-photon avalanche diodes and isolation structures
US20230065063A1 (en) * 2021-08-24 2023-03-02 Globalfoundries Singapore Pte. Ltd. Single-photon avalanche diodes with deep trench isolation
JP7467401B2 (ja) * 2021-09-22 2024-04-15 キヤノン株式会社 光電変換装置
JP7512241B2 (ja) * 2021-09-22 2024-07-08 キヤノン株式会社 光電変換装置
US20230378226A1 (en) * 2022-05-20 2023-11-23 Visera Technologies Company Ltd. Image sensor
JP2024010307A (ja) * 2022-07-12 2024-01-24 ソニーセミコンダクタソリューションズ株式会社 光検出装置及び電子機器
JP2024063426A (ja) * 2022-10-26 2024-05-13 ソニーセミコンダクタソリューションズ株式会社 光検出装置及び電子機器
WO2024135105A1 (ja) * 2022-12-21 2024-06-27 ソニーセミコンダクタソリューションズ株式会社 光検出素子及び電子機器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008147409A (ja) 2006-12-08 2008-06-26 Sharp Corp 固体撮像装置およびその製造方法、電子情報機器
JP2013175494A (ja) 2011-03-02 2013-09-05 Sony Corp 固体撮像装置、固体撮像装置の製造方法及び電子機器
JP2014241543A (ja) 2013-06-12 2014-12-25 株式会社東芝 光検出装置およびｃｔ装置
JP2016082067A (ja) 2014-10-16 2016-05-16 株式会社東芝 固体撮像装置および固体撮像装置の製造方法

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5837689B2 (ja) * 1975-11-18 1983-08-18 株式会社東芝 ハンドウタイソウチノセイゾウホウホウ
EP3002794B1 (en) 2006-07-03 2020-08-19 Hamamatsu Photonics K.K. Photodiode array
KR100872719B1 (ko) * 2007-04-17 2008-12-05 동부일렉트로닉스 주식회사 이미지 센서 및 그의 제조방법
JP2009206356A (ja) * 2008-02-28 2009-09-10 Toshiba Corp 固体撮像装置およびその製造方法
US20100108893A1 (en) 2008-11-04 2010-05-06 Array Optronix, Inc. Devices and Methods for Ultra Thin Photodiode Arrays on Bonded Supports
JP4924617B2 (ja) 2009-01-05 2012-04-25 ソニー株式会社 固体撮像素子、カメラ
KR101776955B1 (ko) * 2009-02-10 2017-09-08 소니 주식회사 고체 촬상 장치와 그 제조 방법, 및 전자 기기
JP5262823B2 (ja) * 2009-02-23 2013-08-14 ソニー株式会社 固体撮像装置および電子機器
JP2011023470A (ja) * 2009-07-14 2011-02-03 Toshiba Corp Ｃｍｏｓイメージセンサ、及びその製造方法
JP5663925B2 (ja) * 2010-03-31 2015-02-04 ソニー株式会社 固体撮像装置、および、その製造方法、電子機器
JP5581954B2 (ja) * 2010-10-07 2014-09-03 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法、及び電子機器
US8368159B2 (en) * 2011-07-08 2013-02-05 Excelitas Canada, Inc. Photon counting UV-APD
US9570489B2 (en) * 2011-07-12 2017-02-14 Sony Corporation Solid state imaging device having impurity concentration on light receiving surface being greater or equal to that on opposing surface
JP5794068B2 (ja) * 2011-09-16 2015-10-14 ソニー株式会社 固体撮像素子および製造方法、並びに電子機器
JP6003316B2 (ja) * 2012-07-12 2016-10-05 ソニー株式会社 固体撮像装置、電子機器
KR102034482B1 (ko) * 2013-03-04 2019-10-21 삼성전자주식회사 이미지 센서 및 이의 형성 방법
JP2015012043A (ja) * 2013-06-26 2015-01-19 株式会社東芝 撮像装置およびその製造方法
JP6303803B2 (ja) * 2013-07-03 2018-04-04 ソニー株式会社 固体撮像装置およびその製造方法
JP6090060B2 (ja) 2013-08-23 2017-03-08 株式会社豊田中央研究所 シングルフォトンアバランシェダイオード
JP2015056622A (ja) * 2013-09-13 2015-03-23 株式会社リコー 半導体装置
JP6465545B2 (ja) * 2013-09-27 2019-02-06 ソニー株式会社 撮像素子およびその製造方法ならびに電子機器
JP6555956B2 (ja) 2014-07-31 2019-08-07 株式会社半導体エネルギー研究所 撮像装置、監視装置、及び電子機器
US9209320B1 (en) * 2014-08-07 2015-12-08 Omnivision Technologies, Inc. Method of fabricating a single photon avalanche diode imaging sensor
JP2016092178A (ja) * 2014-11-04 2016-05-23 株式会社リコー 固体撮像素子
US10008530B2 (en) * 2015-01-30 2018-06-26 Taiwan Semiconductor Manufacturing Company Ltd. Image sensing device and manufacturing method thereof
CN113437103A (zh) * 2015-02-27 2021-09-24 索尼公司 固态成像装置及电子装置
US10177187B2 (en) * 2015-05-28 2019-01-08 Taiwan Semiconductor Manufacturing Company Ltd. Implant damage free image sensor and method of the same
JP2017011211A (ja) 2015-06-25 2017-01-12 株式会社東芝 固体撮像装置
KR102545170B1 (ko) * 2015-12-09 2023-06-19 삼성전자주식회사 이미지 센서 및 그 제조 방법
US11437418B2 (en) * 2016-02-29 2022-09-06 Sony Corporation Solid-state image pickup device
JP6878338B2 (ja) * 2018-03-14 2021-05-26 株式会社東芝 受光装置および受光装置の製造方法
TWI844608B (zh) * 2018-12-28 2024-06-11 日商索尼半導體解決方案公司 固體攝像裝置及電子機器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008147409A (ja) 2006-12-08 2008-06-26 Sharp Corp 固体撮像装置およびその製造方法、電子情報機器
JP2013175494A (ja) 2011-03-02 2013-09-05 Sony Corp 固体撮像装置、固体撮像装置の製造方法及び電子機器
JP2014241543A (ja) 2013-06-12 2014-12-25 株式会社東芝 光検出装置およびｃｔ装置
JP2016082067A (ja) 2014-10-16 2016-05-16 株式会社東芝 固体撮像装置および固体撮像装置の製造方法

Also Published As

Publication number Publication date
US20220344386A1 (en) 2022-10-27
JP7237819B2 (ja) 2023-03-13
KR20190129683A (ko) 2019-11-20
EP3462497A4 (en) 2020-04-08
WO2018174090A1 (ja) 2018-09-27
KR20230119250A (ko) 2023-08-16
JPWO2018174090A1 (ja) 2020-01-23
KR102566061B1 (ko) 2023-08-11
US20190157323A1 (en) 2019-05-23
EP3462497A1 (en) 2019-04-03
KR20240010101A (ko) 2024-01-23
CN109155325A (zh) 2019-01-04
US20200365629A1 (en) 2020-11-19
US10777597B2 (en) 2020-09-15
CN109155325B (zh) 2024-08-16
US11424281B2 (en) 2022-08-23

Similar Documents

Publication Publication Date Title
KR102625899B1 (ko) 촬상 장치 및 신호 처리 장치
KR102625900B1 (ko) 반도체 소자 및 그 제조 방법 및 전자 기기
TWI814902B (zh) 攝像裝置
KR20210144703A (ko) 고체 촬상 장치 및 전자 기기
KR102653046B1 (ko) 수광 소자 및 전자 기기
US20220238590A1 (en) Imaging device
WO2022065131A1 (ja) 固体撮像装置、電子機器および固体撮像装置の製造方法
US20240162268A1 (en) Imaging element and imaging device
KR102664496B1 (ko) 촬상 소자, 전자 기기
US20240055446A1 (en) Imaging element and imaging device
US20230290792A1 (en) Imaging device and electronic device
US20200286936A1 (en) Semiconductor device and manufacturing method of semiconductor device
US12100722B2 (en) Imaging device with improved short-wavelength sensitivity
WO2024154600A1 (ja) 半導体装置
WO2024154666A1 (ja) 半導体装置
US20230154948A1 (en) Imaging element and imaging device
WO2023017640A1 (ja) 撮像装置及び電子機器
US20240170509A1 (en) Light receiving element, photodetector, electronic apparatus, and method of manufacturing light receiving element
US20220344390A1 (en) Organic cis image sensor
WO2023042462A1 (ja) 光検出装置、光検出装置の製造方法、及び電子機器
KR20230159401A (ko) 고체 촬상 장치 및 고체 촬상 장치의 제조 방법
KR20240038971A (ko) 촬상 장치 및 전자 기기

Legal Events

Date Code Title Description
A107 Divisional application of patent
E701 Decision to grant or registration of patent right