WO2021149650A1 - フォトセンサ及び距離測定システム - Google Patents

フォトセンサ及び距離測定システム Download PDF

Info

Publication number
WO2021149650A1
WO2021149650A1 PCT/JP2021/001525 JP2021001525W WO2021149650A1 WO 2021149650 A1 WO2021149650 A1 WO 2021149650A1 JP 2021001525 W JP2021001525 W JP 2021001525W WO 2021149650 A1 WO2021149650 A1 WO 2021149650A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor layer
main surface
trench
semiconductor substrate
apd
Prior art date
Application number
PCT/JP2021/001525
Other languages
English (en)
French (fr)
Inventor
暁登 井上
Original Assignee
パナソニックＩｐマネジメント株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニックＩｐマネジメント株式会社 filed Critical パナソニックＩｐマネジメント株式会社
Priority to CN202180009299.5A priority Critical patent/CN114981970A/zh
Priority to US17/792,912 priority patent/US20230063377A1/en
Priority to JP2021572728A priority patent/JPWO2021149650A1/ja
Publication of WO2021149650A1 publication Critical patent/WO2021149650A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14607—Geometry of the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/107—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier working in avalanche mode, e.g. avalanche photodiodes

Definitions

  • This disclosure relates to a photo sensor and a distance measurement system.
  • APD avalanche photodiode
  • Patent Document 1 discloses a photosensor including a plurality of APDs arranged in an array and trenches arranged between APDs adjacent to each other. By separating the APDs with a trench like this photo sensor, the color mixing between the APDs can be reduced.
  • a protective layer for example, an inactive layer
  • an electric field relaxation layer in order to prevent electric field concentration in the protective layer.
  • the aperture ratio of the photo sensor decreases, and it becomes difficult to increase the sensitivity of the photo sensor.
  • the object of the present disclosure is to achieve both high sensitivity of a photo sensor and prevention of color mixing by forming a trench without reducing the aperture ratio of the photo sensor.
  • the photosensor of the present disclosure includes a plurality of the APD regions having an APD (avalanche photodiode) formed on the first semiconductor substrate, and the said APD regions adjacent to each other in the first semiconductor substrate.
  • the first semiconductor substrate includes a separation region formed between the APD regions, and the first semiconductor substrate has a first main surface which is one of both main surfaces of the first semiconductor substrate and the first main surface. It has a second main surface opposite to the surface, and the APD has a first conductive type first semiconductor layer in contact with the first main surface and the second main surface with respect to the first semiconductor layer.
  • the first semiconductor layer is composed of a second semiconductor layer of a second conductive type which is arranged on the side and is a conductive type opposite to the first conductive type, and the separation region is provided on the first main surface side. It has a conductive type or the second conductive type third semiconductor layer and a trench provided on the second main surface side of the third semiconductor layer, and one end of the trench is the second main surface. The other end of the trench is not in contact with the first main surface, and at least a part of the space between the other end of the trench and the first main surface is depleted.
  • the light receiving unit having the photo sensor, the light emitting unit that emits light toward the measurement object, the control unit that controls the light receiving unit and the light emitting unit, and the measurement object reflect the light. It includes a calculation unit that receives a signal corresponding to the reflected light from the light receiving unit and calculates the distance to the measurement object.
  • FIG. 1 is a plan view showing a partial layout configuration of the photo sensor according to the first embodiment.
  • FIG. 2A is a cross-sectional view of the photosensor according to the first embodiment as viewed from the line IIA-IIA shown in FIG.
  • FIG. 2B is a cross-sectional view showing another example of the photosensor according to the first embodiment.
  • FIG. 3 is a cross-sectional view of the photosensor according to the first modification of the first embodiment.
  • FIG. 4 is a cross-sectional view of the photosensor according to the second modification of the first embodiment.
  • FIG. 5 is a schematic diagram showing an electric field vector generated in the photo sensor.
  • FIG. 6 is a plan view showing the layout configuration of the photo sensor according to the third modification of the first embodiment.
  • FIG. 7 is a block configuration diagram showing a pixel circuit of the photosensor according to the second embodiment.
  • FIG. 8 is a timing chart showing the operation of the pixel circuit shown in FIG. 7.
  • FIG. 9 is a block configuration diagram showing another example of the pixel circuit of the photosensor according to the second embodiment.
  • FIG. 10 is a plan view showing a layout configuration of the photo sensor according to the second embodiment.
  • FIG. 11 is a cross-sectional view of the photosensor according to the second embodiment as viewed from the XI-XI line shown in FIG.
  • FIG. 12 is a cross-sectional view showing another example of the photo sensor according to the second embodiment.
  • FIG. 13 is a plan view showing the layout configuration of the photosensor according to the first modification of the second embodiment.
  • FIG. 14 is a cross-sectional view of the photosensor according to the first modification of the second embodiment as viewed from the XIV-XIV line shown in FIG.
  • FIG. 15 is a cross-sectional view of the photosensor according to the first modification of the second embodiment as viewed from the XV-XV line shown in FIG.
  • FIG. 16 is a cross-sectional view of the photosensor according to the first modification of the second embodiment.
  • FIG. 17 is a plan view showing a layout configuration of the photo sensor according to the second modification of the second embodiment.
  • FIG. 18 is a cross-sectional view of the photosensor according to the second modification of the second embodiment when viewed from the line XVIII-XVIII shown in FIG. FIG.
  • FIG. 19 is a cross-sectional view showing a photosensor according to a modification 3 of the second embodiment.
  • FIG. 20 is a plan view showing a layout configuration of the photo sensor according to the third embodiment.
  • FIG. 21 is a cross-sectional view of the photosensor according to the third embodiment when viewed from the line XXI-XXI shown in FIG.
  • FIG. 22 is a block configuration showing a distance measurement system including a photo sensor.
  • the side provided with the first main surface is referred to as “lower” or “front surface” with reference to the semiconductor substrate
  • the side provided with the second main surface is referred to as “upper” or “back surface”.
  • the “horizontal direction” refers to a direction parallel to the first main surface and the second main surface
  • the “depth direction” refers to a direction perpendicular to the first main surface and the second main surface.
  • the terms “upper” and “lower” are used not only when two components are spaced apart from each other and another component intervenes between the two components, but also when the two components It is also used when they are in contact with each other.
  • planar view means viewing from above the light receiving surface of the photoelectric conversion layer in the normal direction.
  • the "impurity concentration” refers to an effective impurity concentration, and when both different conductive type impurities are present in the same region, it refers to the difference between them.
  • FIG. 1 is a plan view showing a partial layout configuration of the photo sensor 100 according to the first embodiment.
  • FIG. 2A is a cross-sectional view of the photosensor 100 as viewed from the line IIA-IIA shown in FIG. Note that FIG. 1 is a plan view of the photo sensor 100 as viewed from line II shown in FIG. 2A.
  • the photosensor 100 has a photodiode array in which a plurality of APDs (avalanche photodiodes) 1 are arranged in a matrix.
  • the photosensor 100 includes a plurality of APD regions 10 having APD 1, and each APD region 10 is electrically or physically separated by a grid-like separation region 20.
  • the separation region 20 may have a portion that overlaps with the APD region 10.
  • the photosensor 100 includes a plurality of APD regions 10 formed in a matrix and a separation region 20 formed between the APD regions 10 adjacent to each other.
  • the APD region 10 may be staggered or honeycomb-shaped, and the shape of the APD1 may be not only a quadrangle but also a polygon such as a triangle or a circle.
  • the photosensor 100 includes a first semiconductor substrate 101, an optical layer 102 provided above the first semiconductor substrate 101, and wiring provided below the first semiconductor substrate 101. It has a layer 103. Each of the APD region 10 and the separation region 20 is formed on the first semiconductor substrate 101.
  • the main surface on the wiring layer 103 side is set as the first main surface S1, and the main surface facing the first main surface S1, that is, opposite to the first main surface S1.
  • the main surface on the side is referred to as the second main surface S2.
  • the first semiconductor substrate 101 has a first semiconductor layer 201 having a first conductive type and a second conductive type provided on the first semiconductor layer 201 and having a polarity different from that of the first conductive type (opposite conductive type).
  • a second semiconductor layer 202 and a second conductive type fourth semiconductor layer 204 are provided.
  • the first semiconductor layer 201 is in contact with the first main surface S1, and the second semiconductor layer 202 is arranged on the second main surface S2 side with respect to the first semiconductor layer 201.
  • the APD1 is composed of the first semiconductor layer 201 and the second semiconductor layer 202.
  • the fourth semiconductor layer 204 is formed on the entire surface of the first semiconductor substrate 101, is in contact with the second semiconductor layer 202 in the APD region 10, and is located on the second main surface S2 side of the second semiconductor layer 202. ..
  • the first conductive type is N type and the second conductive type is P type, but the reverse of the above may be used, that is, the first conductive type may be P type and the second conductive type may be N type.
  • a multiplication region 301 is formed in which the charge generated by the photoelectric conversion is multiplied by the avalanche multiplication.
  • the separation region 20 has a third semiconductor layer 203 different from the first semiconductor layer 201 and the second semiconductor layer 202, and a trench 207 provided on the second main surface S2 side of the third semiconductor layer 203. ing.
  • the trench 207 has a grid-like shape in a plan view. Further, the trench 207 has a wall plate-like shape in the cross-sectional view shown in FIG. 2A, and is formed so as to extend in the vertical direction. One end 207a of the trench 207 extending in the vertical direction is in contact with the second main surface S2, and the other end 207b of the trench 207 is not in contact with the first main surface S1. Specifically, the trench 207 does not penetrate the separation region 20 in the vertical direction, and the other end 207b of the trench 207 is a second main surface rather than the interface between the second semiconductor layer 202 and the first semiconductor layer 201. It is located on the S2 side. At least a part of the space between the other end 207b of the trench 207 and the first main surface S1 is depleted.
  • the trench 207 is a material that reflects incident light. In this case, it is possible to prevent the incident light from being photoelectrically converted by pixels other than the pixels on which the light is incident, and it is possible to reduce the color mixing between adjacent APD1s. Thereby, the sensitivity of the photo sensor 100 can be improved.
  • a third semiconductor layer 203 is provided on the first main surface S1 side of the separation region 20 in the first semiconductor substrate 101.
  • the third semiconductor layer 203 may be a first conductive type or a second conductive type. At least a part of the third semiconductor layer 203 is depleted on the first main surface S1, and the adjacent APD1s are electrically separated by the depletion layer. No trench is formed on the first main surface S1 side on which the third semiconductor layer 203 is arranged, and no contact is formed on the first main surface S1. Therefore, of the first main surface S1, the separation region surface 21 occupied by the separation region 20 is not in contact with the trench and the contact.
  • the trench 207, the first protective layer 211 formed so as to surround the trench 207, and the second main surface S2 are formed so as to be in contact with each other.
  • a second protective layer 212 is provided.
  • the first protective layer 211 is formed so as to cover the side surface 207c and the other end 207b of the trench 207.
  • the second protective layer 212 is arranged on the fourth semiconductor layer 204 provided above the second semiconductor layer 202, and is connected to the first protective layer 211.
  • the first protective layer 211 and the second protective layer 212 are located on the second main surface S2 side of the second semiconductor layer 202.
  • the second protective layer 212 is formed parallel to the second semiconductor layer 202.
  • the impurity concentration of the fourth semiconductor layer 204 is lower than the impurity concentration of the second semiconductor layer 202.
  • the wiring layer 103 is provided with a first contact 401, which is an electrode on the front surface side.
  • a voltage is applied from the first power source (not shown) to the first semiconductor layer 201 via the first contact 401, and from the second power source (not shown) via the second contact 402.
  • a voltage is applied to the first protective layer 211 and the second protective layer 212, and a voltage is further applied to the second semiconductor layer 202 via the fourth semiconductor layer 204.
  • “the voltage is applied” does not mean that the voltage of the electrode and the voltage of the semiconductor layer match. For example, when the fourth semiconductor layer 204 is depleted, the voltage is depleted.
  • the voltage of the second semiconductor layer 202 is obtained by subtracting the voltage drop in the fourth semiconductor layer 204.
  • the second contact 402 wiring and contacts are formed by using a material having high electrical conductivity so as to be in contact with the second main surface S2. In this case, it is preferable that the wiring is formed in the separation region 20 so that the incident light on the APD1 is not blocked.
  • the third protective layer 501 which will be described later, may be used as a material having high electrical conductivity and high light transmittance.
  • the first protective layer 211 and the second protective layer 212 may be used as the second contact 402 without providing the second contact outside the first semiconductor substrate.
  • the extraction electrode for applying the voltage from the second power source is not arranged in the region where the photosensor 100 on the first main surface S1 side of the first semiconductor substrate 101 is not arranged (for example, the peripheral circuit described later, that is, vertical).
  • a voltage may be applied to the second main surface S2 side via the first semiconductor substrate 101, which is formed in a region where the scanning circuit 61, the horizontal scanning circuit 62, and the reading circuit 63 are arranged).
  • the optical layer 102 is provided with a third protective layer 501 and a lens 502. It is desirable that at least a part of the third protective layer 501 and the lens 502 are made of a material having high light transmittance.
  • the third protective layer 501 may be formed of a material having a work function different from that of the first semiconductor substrate 101 so that the dark current from the second main surface S2 of the first semiconductor substrate 101 can be reduced. Further, the third protective layer 501 may be configured to apply a back surface voltage by using a transparent electrode such as ITO (Indium Tin Oxide). Further, the third protective layer 501 may include a plurality of layers. Further, an optical wave guide or the like may be formed on the third protective layer 501.
  • materials having low light transmittance may be arranged in a grid pattern in the separation region 20 of the optical layer 102.
  • a material having a low light transmittance can prevent obliquely incident light from entering adjacent pixels. As a result, color mixing between adjacent APD1s can be reduced.
  • the photo sensor 100 is a back-illuminated type, and the optical layer 102 is provided on the second main surface S2 side of the first semiconductor substrate 101, and the second main surface S2 side is irradiated with light. It has become.
  • the configuration is not limited to this, and the photo sensor 100 may have a configuration in which the optical layer is provided below the wiring layer 103 and the first main surface S1 side is irradiated with light.
  • At least a part of the third semiconductor layer 203 on the first main surface S1 side is depleted, and the adjacent APD1s are electrically separated by the potential of this depletion layer.
  • two depletion layers extending from the APD1 toward the third semiconductor layer 203 are in contact with each other. Due to the potential of this depletion layer, adjacent APD1s are electrically separated. Since the first main surface S1 is depleted, it is desirable to reduce surface defects, and it is desirable that no trench is formed and no contact is formed. In this case, the separation region 20 between the adjacent APD regions 10 can be reduced, and the multiplication region 301 can be expanded. Thereby, the aperture ratio of the photo sensor 100 can be improved.
  • the first protective layer 211 and the second protective layer 212 be depleted.
  • the surface of the semiconductor substrate has many defects due to dangling bonds, metal contamination, etc., so the surface of the trench 207 and the second main surface are formed by the first protective layer 211 and the second protective layer 212.
  • the amount of dark current generated due to defects can be reduced.
  • the trench 207, the first protective layer 211, and the second protective layer 212 do not come into contact with the depletion layer extending from the first semiconductor layer 201 toward the second semiconductor layer 202 and the fourth semiconductor layer 204.
  • the depletion layer related to the multiplying region (avalanche region) 301 does not contact the trench 207, the first protective layer 211, and the second protective layer 212.
  • the first protective layer 211 and the second protective layer 212 be depleted, the depletion layer extending from the first semiconductor layer 201 toward the second semiconductor layer 202 and the fourth semiconductor layer 204 is formed.
  • the electric field becomes stronger in the region in contact with the first protective layer 211 and the second protective layer 212, and the electric field distribution becomes non-uniform.
  • the impurity concentration of the second semiconductor layer 202 is high, the upper end of the depletion layer substantially coincides with the junction interface between the first semiconductor layer 201 and the second semiconductor layer 202, so that the trench 207 and the first protective layer It is desirable that the lower end of the 211 is located on the second main surface S2 side of the bonding interface between the first semiconductor layer 201 and the second semiconductor layer 202.
  • the APD1 completely depletes the second semiconductor layer 202 by the depletion layer caused by the PN junction between the first semiconductor layer 201 and the second semiconductor layer 202, and extends the depletion layer to the fourth semiconductor layer 204, so-called. It may have a reach-through type configuration. With this configuration, the electric charge generated in the first semiconductor substrate 101 can be drifted to the multiplying region 301 by the electric field, and the photosensitivity can be improved.
  • First semiconductor layer 201 10 16 cm -3 or more and 10 19 cm -3 or less
  • Second semiconductor layer 202 10 16 cm -3 or more and 10 18 cm -3 or less
  • Third semiconductor layer 203 10 16 cm -3 or more and 10 18 cm -3 or less
  • Fourth semiconductor layer 204 10 14 cm -3 or more and 10 17 cm -3 or less.
  • First protective layer 211 10 18 cm -3 or more and 10 20 cm -3 or less
  • Second protective layer 212 10 18 cm -3 or more and 10 20 cm -3 or less.
  • each part in the separation region 20 is as shown below, for example.
  • Width of trench 207 0.1 ⁇ m or more and 1 ⁇ m or less
  • Thickness of first protective layer 211 0.1 ⁇ m or more and 1 ⁇ m or less
  • Width of the third semiconductor layer 203 0.1 ⁇ m or more and 2 ⁇ m or less.
  • the magnitude of the electric field in the multiplying region 301 is 2 ⁇ 10 5 V / cm or more and 6 ⁇ 10 5 V / cm or less, and the breakdown voltage is 5 V or more and 200 V or less.
  • the avalanche multiplication includes both linear multiplication and Geiger multiplication.
  • the breakdown voltage is a voltage that separates the linear multiplication mode and the Geiger multiplication mode.
  • the voltage applied to APD1 is less than or equal to the breakdown voltage, it is the linear multiplication mode, and when it is more than the breakdown voltage, the breakdown voltage is increased by Geiger. It becomes double mode.
  • a quenching element for stopping the Geiger multiplication may be provided.
  • a resistor, a capacitance, a transistor, or the like can be used as the quenching element in this case. In the case of the photo sensor 100 shown in FIG.
  • a quenching element may be provided via the first contact 401.
  • the linear multiplier mode in the present embodiment refers to "an APD operation mode in which the reverse bias applied to the APD is equal to or less than the breakdown voltage, but the charge is multiplied by impact ionization".
  • the Geiger multiplication mode refers to "an APD operation mode in which an APD is operated by applying a reverse bias equal to or higher than the breakdown voltage to the APD at least temporarily", and has the same meaning as a general term in the art. Is.
  • the configuration according to the present disclosure can be used for elements such as an image sensor, MPPC (Multi-Pixel Photon Counter), or SPAD (Single Photon Avalanche Diode).
  • MPPC Multi-Pixel Photon Counter
  • SPAD Single Photon Avalanche Diode
  • FIG. 2B is a cross-sectional view showing another example of the photo sensor 100 according to the first embodiment.
  • the photosensor 100 shown in FIG. 2B also includes a plurality of APD regions 10 formed in a matrix and a separation region 20 formed between the APD regions 10 adjacent to each other.
  • the separation region 20 has a third semiconductor layer 203 provided on the first main surface S1 side, and a trench 207 provided on the second main surface S2 side of the third semiconductor layer 203.
  • One end 207a of the trench 207 is in contact with the second main surface S2, and the other end 207b of the trench 207 is not in contact with the first main surface S1.
  • the trench 207 is formed so that the other end 207b of the trench 207 is located at the junction interface between the first semiconductor layer 201 and the second semiconductor layer 202.
  • a first protective layer 211 is formed on the side surface 207c and the other end 207b of the trench 207, but an electric field relaxation layer is not formed on the side surface of the first protective layer 211. Therefore, even in the example shown in FIG. 2B, it is possible to increase the aperture ratio of the photo sensor 100 and improve the light sensitivity.
  • the impurity concentration of the fourth semiconductor layer 204 may gradually increase from the first main surface S1 to the second main surface S2.
  • the electric field generated by the gradient of the impurity concentration causes the electric charge to drift to the multiplying region 301, so that the light sensitivity can be improved and the color mixing can be reduced.
  • the term "gradual increase" includes the case where the rate of increase in the impurity concentration is constant and the case where the step function is used.
  • FIG. 3 is a cross-sectional view of the photo sensor 100A according to the first modification of the first embodiment.
  • the photo sensor 100A according to the first modification is different from the photo sensor 100 of the first embodiment in that the light scattering layer 503 is provided.
  • the light scattering layer 503 is provided on the second main surface S2 of the first semiconductor substrate 101.
  • the light scattering layer 503 may be provided in the first semiconductor substrate 101, or may be provided in the optical layer 102.
  • the photosensor 100A of the first modification since the interface between the light scattering layer 503 and the first semiconductor substrate 101 is tilted with respect to the light incident direction, the light scattering layer 503 is incident from a direction substantially perpendicular to the second main surface S2. Light is refracted at the interface between the light scattering layer 503 and the first semiconductor substrate 101, and travels in the first semiconductor substrate 101 in a direction inclined with respect to the second main surface S2 of the first semiconductor substrate 101. Therefore, the optical path length becomes long. As a result, the photoelectric conversion probability is improved and the optical sensitivity is improved.
  • the material of the light scattering layer 503 is the same as the material of the third protective layer 501.
  • the same material for the light scattering layer 503 and the third protective layer 501 reflection at the interface between the light scattering layer 503 and the third protective layer 501 can be reduced, and the photosensor 100A can be made highly sensitive.
  • the second protective layer 212 is formed from the lower end of the light scattering layer 503 to the side of the first main surface S1. As a result, the dark current generated by the crystal defects on the surface of the light scattering layer 503 can be reduced.
  • FIG. 4 is a cross-sectional view of the photo sensor 100B according to the second modification of the first embodiment.
  • the second semiconductor layer 202 is provided on a one-to-one basis with respect to the APD region 10, but in the photo sensor 100B of the second modification, the second semiconductor layer 202 is a plurality of APDs. It is common in the area 10. Specifically, the second semiconductor layer 202 of the photosensor 100B passes from the second semiconductor layer 202 located above the first semiconductor layer 201 to the second semiconductor layer 202 located below the second protective layer 212. It is connected to the second semiconductor layer 202 located above the adjacent first semiconductor layer 201. The second semiconductor layer 202 is formed on the entire surface of the photo sensor 100B when viewed in a plan view. In this case, the fourth semiconductor layer 204 of the 1-1 embodiment does not have to be formed.
  • the impurity concentration of the second semiconductor layer 202 is preferably higher on the second main surface S2 side than on the first main surface S1 side. Specifically, it is preferable that the impurity concentration of the second semiconductor layer 202 gradually increases from the first main surface S1 side to the second main surface S2 side in the depth direction. As a result, the electric charge generated in the first semiconductor substrate 101 can be reached in the photomultiplier region 301 in a short time not only by thermal diffusion but also by drift due to the gradient of the built-in potential, and the photosensitivity of the photosensor 100B can be improved. Can be improved.
  • the concentration on the first main surface S1 side of the second semiconductor layer 202 is 10 16 or more and 10 18 or less, and the concentration ratio with the impurity concentration on the second main surface S2 side of the second semiconductor layer 202 is 1 times or more and 100. It is less than double.
  • FIG. 5 is a schematic diagram showing an electric field vector generated in the photo sensor.
  • FIG. 5A shows a first electric field vector 601 generated by the photo sensor 100A when the reach-through type APD1 is used.
  • the first electric field vector 601 is an electric field vector caused by a PN junction between the first semiconductor layer 201 and the second semiconductor layer 202, and extends to the fourth semiconductor layer 204.
  • the reach-through type APD1 is used, the electric charge generated by the photoelectric conversion is drifted to the multiplication region 301 by the first electric field vector 601. Therefore, an electric line of force is extended to the fourth semiconductor layer 204.
  • the first electric field vector 601 faces the first protective layer 211, so that the length of the first electric field vector 601 is shortened, and a strong electric field in the oblique direction with respect to the semiconductor substrate is generated. appear.
  • the first electric field vector 601 extends to the second protective layer 212, the length of the first electric field vector 601 is long and the electric field is low. Therefore, the direction and magnitude of the electric field at the end and the center of the multiplication region 301 are different, and the magnification varies within the multiplication region 301.
  • FIG. 5B shows a first electric field vector 601 and a second electric field vector 602 generated by the photo sensor 100B of the second modification.
  • the second electric field vector 602 is an electric field vector due to the built-in potential.
  • the electric charge generated by the photoelectric conversion can be drifted to the multiplying region 301 by the second electric field vector 602, so that the first electric field vector 601 is the first semiconductor layer 201 and the second semiconductor layer 201. It suffices to be generated only in a short region of the interface of the semiconductor layer 202, and contact with the first protective layer 211 can be prevented. Therefore, the electric field in the multiplication region 301 is made uniform, and the variation in the multiplication in the multiplication region 301 is less likely to occur. This makes it possible to increase the effective aperture ratio of the photo sensor 100B. In the Geiger multiplication mode, the avalanche probability is improved, and the photosensitivity can be improved.
  • the breakdown voltage is constant even when the semiconductor substrate is thickened.
  • the semiconductor substrate is silicon
  • the absorption coefficient of infrared light is low, so that the semiconductor substrate needs to be thickened in order to increase the infrared light sensitivity. Therefore, a highly sensitive APD can be easily produced.
  • FIG. 6 is a plan view showing the layout configuration of the photo sensor 100C according to the third modification of the first embodiment.
  • the trench 207 does not exist in the region where the vertically extending separation region 20 and the horizontally extending separation region 20 in the figure intersect, and the first protection is provided instead of the trench 207.
  • a layer 211 or a second protective layer 212 is embedded. According to this configuration, adjacent APD regions 10 can easily conduct with each other in the first protective layer 211 or the first protective layer 211, and the voltage of the second main surface S2 of the first semiconductor substrate 101 can be easily fixed. Become. Thereby, the variation in the sensitivity of the photo sensor 100C can be reduced.
  • FIG. 7 is a block configuration diagram showing a pixel circuit 31 of the photosensor 100D according to the second embodiment.
  • the photo sensor 100D has a pixel 110, a vertical scanning circuit 61, a horizontal scanning circuit 62, a reading circuit 63, and a buffer amplifier 64.
  • the pixel 110 includes an APD 1, a transfer transistor 51 that transfers the charge accumulated in the cathode of the APD 1, a floating diffusion capacitance (floating diffusion) 52, a reset transistor 53 that resets the charge of the floating diffusion capacitance 52, and a floating diffusion. It includes a source follower transistor 54 that amplifies the charge stored in the capacitance 52, a vertical signal line 55, and a selection transistor 56 that transfers the signals of the selected row to the vertical signal line 55.
  • the transfer transistor 51 transfers the electric charge output from the APD1 to the floating diffusion capacity 52, and the floating diffusion capacity 52 accumulates the electric charge.
  • the reset transistor 53 resets the potential of the floating diffusion capacitance 52 to a predetermined potential.
  • the drain of the reset transistor 53 is connected to a first power supply (not shown).
  • a potential corresponding to the amount of electric charge accumulated in the floating diffusion capacitance 52 is input to the gate of the source follower transistor 54, and an amplified signal is output from the source of the source follower transistor 54.
  • the drain of the source follower transistor 54 is connected to a first power source or a power source different from the first power source (not shown).
  • the selection transistor 56 transfers the amplification signal output from the source of the source follower transistor 54 to the readout circuit 63 via the vertical signal line 55.
  • each transistor is a MOSFET (Metal Oxide Semiconductor Field Effect Transistor), but it may be a bipolar transistor, a JFET (JFETFfect Transistor), or the like, and the type of transistor is not limited.
  • MOSFET Metal Oxide Semiconductor Field Effect Transistor
  • JFET JFETFfect Transistor
  • FIG. 8 is a timing chart showing the operation of the pixel circuit 31 shown in FIG. 7.
  • the upper chart in FIG. 8 shows the signal input to the gate of the reset transistor 53
  • the middle chart shows the signal input to the gate of the transfer transistor 51
  • the lower chart shows the signal input to the gate of the selection transistor 56. Shows a signal.
  • the upper part means ON and the lower part means OFF
  • the N-type transistor as shown in FIG. 7 corresponds to a high voltage
  • the P-type transistor as shown in FIG. 9 corresponds to a low voltage.
  • This timing chart is divided into the following five periods (1) to (5).
  • a signal (high voltage in FIG. 7) is input from the vertical scanning circuit 61 to the gate of the reset transistor 53 through the horizontal signal line 57, the reset transistor 53 is turned on, and the stray diffusion capacitance 52 is reset. ..
  • a signal (high voltage in FIG. 7) is input from the vertical scanning circuit 61 to the gate of the transfer transistor 51 through the horizontal signal line 57 to reset the APD1.
  • the drain of the reset transistor 53 is connected to the first power supply, and when the reset transistor 53 is turned on, the potential of the stray diffusion capacitance 52 is reset to the drain potential of the reset transistor 53, that is, the potential of the first power supply.
  • the transfer transistor 51 connected to the floating diffusion capacitance 52 is also in the ON state, the cathode potential of the APD1 is also reset to the drain potential of the reset transistor 53, that is, the potential of the first power supply.
  • Exposure period When light is incident on the APD1 after the reset period is completed, the charge generated by the photoelectric conversion is multiplied by the avalanche.
  • the generated charges are the capacitance connected to the cathode of the APD1, specifically, the PN junction capacitance of the first semiconductor layer 201 and the second semiconductor layer 202, and the first semiconductor layer 201 and the third semiconductor. It is accumulated in the PN junction capacitance of the layer 203, the parasitic capacitance of the first contact 401, the parasitic capacitance of the wiring and the transfer transistor 51 connected via the first contact 401, and the like.
  • Transfer period After the exposure period ends, the transfer transistor 51 is turned on again, and the electrons accumulated in the APD 1 are transferred to the floating diffusion capacity 52.
  • the exposure time ⁇ t corresponds to the sum of the clamping period, the exposure period, and the transfer period, and depends on the amount of light incident during this period. Pixel 110 outputs a signal.
  • Read-out period The transfer transistor 51 is turned off, the selection transistor 56 is turned on, and the potential of the floating diffusion region in the state where electrons are accumulated is set to the source follower transistor 54, the selection transistor 56, and the vertical signal line. It is transferred to the read circuit 63 as a second signal via the 55. A signal is generated by taking the difference between the second signal and the first signal acquired during the clamping period.
  • the signal generated by the read circuit 63 is sent to the buffer amplifier 64 by the horizontal scanning circuit 62, and is further output to the outside. Further, by taking the difference between the first signal and the second signal (correlated double sampling), noise components such as kTC noise can be removed from the pixel signal, so that a high quality signal can be obtained. However, when a high output signal such as Geiger mode operation can be obtained, the clamping period may be omitted, only the first signal may be acquired, and the drive may be such that the difference from the reference voltage is taken.
  • the pixel circuit 31 according to the present embodiment is not limited to the block configuration shown in FIG. 7, and in particular, the circuit configuration used for SPAD (Single Photon Avalanche Diode) is combined with the configurations according to all the embodiments. It is possible.
  • SPAD Single Photon Avalanche Diode
  • FIG. 9 is a block configuration diagram showing another example of the pixel circuit 31 of the photosensor 100D according to the second embodiment.
  • the polarities of the transfer transistor 51, the reset transistor 53, the source follower transistor 54, and the selection transistor 56 may be P-type, and the APD1 and the transfer transistor 51, the reset transistor 53, the source follower transistor 54, and the selection transistor 56 may have polarities.
  • the polarity is not limited.
  • FIG. 10 is a plan view showing the layout configuration of the photo sensor 100D.
  • the circuit area 30 is displayed on the front surface in order to clearly show the positional relationship between the circuit area 30, APD1 and the separation area 20, which will be described later. The same applies to the following plan views.
  • FIG. 10 shows a configuration in which a P-type transistor is connected to the cathode of APD1 corresponding to the circuit diagram shown in FIG.
  • the polarities of APD1 may be opposite, that is, an N-type transistor may be connected to the anode of APD1.
  • the expressions of the first conductive type and the second conductive type are used.
  • the photo sensor 100D according to the second embodiment further includes a circuit area 30 in addition to the configuration of the photo sensor 100B of the second modification of the first embodiment.
  • the circuit area 30 may partially overlap the APD area 10 and the separation area 20.
  • the circuit region 30 includes a first well 221, a transfer transistor 251 and a reset transistor 253, a source follower transistor 254, a selection transistor 256, and a well contact 230.
  • the transfer transistor 251 is electrically connected to the APD1 via the first contact 401.
  • FIG. 11 is a cross-sectional view of the photo sensor 100D as viewed from the XI-XI line shown in FIG.
  • FIG. 12 is a cross-sectional view of the photosensor 100D as viewed from the line XII-XII shown in FIG.
  • the photosensor 100D has a first well 221 of the first conductive type and a second well 222 formed on the first well 221 and having a lower impurity concentration than the first well 221 (the conductive type is).
  • a third well 223, which is a second conductive type and has a higher impurity concentration than the second semiconductor layer 202, and a second conductive type transfer transistor 251 are provided.
  • the first semiconductor layer 201 and the transfer transistor 251 are connected by the first contact 401.
  • the first semiconductor layer 201 and the first well 221 are separated by the fifth semiconductor layer 205, and at least a part of the fifth semiconductor layer 205 is depleted.
  • the second well 222 having a low impurity concentration suppresses the generation of a high electric field between each of the above wells and the second semiconductor layer 202, and the third well 223 has a charge generated by photoelectric conversion in the first well. Suppress entering 221. Thereby, the sensitivity of the photo sensor 100D can be improved.
  • the circuit area 30 (or the first well 221) is shared over a plurality of APD areas 10.
  • the area of the circuit area 30 can be reduced, the area of the multiplication area 301 can be expanded, and the sensitivity of the photosensor 100D can be improved.
  • the circuit region 30, the trench 207, the protective layer 211, and the protective layer 212 overlap.
  • a trench 207 and a first protective layer 211 are arranged above each well. Thereby, the color mixing of the adjacent APD regions 10 can be reduced. Further, the third well 223 may be removed from the region where the trench 207 and the first protective layer 211 are arranged. Thereby, the electric field of the first well 221 can be further reduced.
  • FIG. 13 is a plan view showing the layout configuration of the photo sensor 100E according to the first modification of the second embodiment.
  • FIG. 14 is a cross-sectional view of the photosensor 100E as viewed from the XIV-XIV line shown in FIG.
  • FIG. 15 is a cross-sectional view of the photosensor 100E as viewed from the XV-XV line shown in FIG.
  • a plurality of separation regions 20 are formed between the APD regions 10 adjacent to each other. Specifically, two separation regions 20 are formed between adjacent APD regions 10.
  • a circuit region 30 is formed between the two separation regions 20.
  • the trench 207 and the first protective layer 211 are arranged between the multiplication region 301 and the circuit region 30.
  • the photosensor 100D since the trench 207 is not formed between the circuit region 30 and the APD region 10, the electric charge generated by the photoelectric conversion is discharged from the first well 221 by thermal diffusion, and the light sensitivity may be reduced.
  • the photo sensor 100E since the trench 207 is arranged between the circuit region 30 and the APD region 10, the probability that the electric charge generated by the photoelectric conversion is discharged from the first well 221 by thermal diffusion is reduced. Light sensitivity is improved.
  • the lens 502 and the multiplying region 301 are arranged so that the optical center of the lens 502 coincides with the center of the multiplying region 301.
  • the light collection efficiency can be further increased, and the sensitivity of the photo sensor 100E can be improved.
  • the trench 207 is not provided above the circuit region 30 as shown in FIG. 15, since the circumference of the APD region 10 is surrounded by the trench 207, the trench is above the circuit region 30. It is not necessary to provide 207.
  • FIG. 16 is a cross-sectional view of the photo sensor 100F according to the second modification of the second embodiment.
  • the photosensor 100F of the second modification is surrounded by an N-type transfer transistor 251, an N-type reset transistor 253, an N-type source follower transistor 254, an N-type selection transistor 256, and an N-type first well 221. It is provided with a P-type second conductive type fourth well 224.
  • a transfer transistor 251, a reset transistor 253, a source follower transistor 254, and a selection transistor 256 are arranged in the fourth well 224.
  • the amount of current can be increased by using an N-type transistor, and the time constant of the pixel circuit 31 can be shortened.
  • FIG. 17 is a plan view showing the layout configuration of the photo sensor 100G according to the third modification of the second embodiment.
  • a row of pixels 110 arranged in the horizontal direction were arranged in a series of circuit regions 30, that is, they shared the first well 221.
  • the photosensor 100G according to the third modification is shown in the figure.
  • FIG. 18 is a cross-sectional view of the photosensor 100G as viewed from the line XVIII-XVIII shown in FIG.
  • FIG. 19 is a diagram showing another example of the photo sensor 100G according to the third modification of the second embodiment.
  • the width of the trench 207 arranged on the circuit region 30 is wider than the width of the trench 207 shown in FIG. Therefore, the leakage of electric charge to the first well 221 can be further suppressed, and the photo sensor 100G can be made more sensitive.
  • the photo sensor 100G does not have to have the third well 223.
  • the second semiconductor layer 202 is formed on the entire surface in a plan view, and the first main surface S1 to the second main surface S1 to the second main surface S1 to the second main surface.
  • the structure is such that the impurity concentration gradually increases toward the surface S2, but the structure is not limited to this structure. That is, as shown in FIG. 2 of the first embodiment, the second semiconductor layer 202 is not formed on the entire surface in a plan view, and the fourth semiconductor layer 204 is directed from the first main surface S1 to the second main surface S2.
  • the structure may be such that the impurity concentration does not change.
  • FIG. 20 is a plan view showing the layout configuration of the photo sensor 100H according to the third embodiment.
  • FIG. 21 is a cross-sectional view of the photosensor 100H as viewed from the line XXI-XXI shown in FIG.
  • the first semiconductor substrate 101 of the photosensor 100H has the same configuration as the first semiconductor substrate 101 of the photosensor according to the first embodiment, but the photosensor 100H of the third embodiment further has a second aspect.
  • a semiconductor substrate 104 is provided, and a pixel circuit 31 is formed on the second semiconductor substrate 104.
  • the first semiconductor substrate 101 and the second semiconductor substrate 104 are connected via the wiring layer 103, and various transistors are arranged on the second semiconductor substrate 104.
  • the conductive type of the second semiconductor substrate 104 and the conductive type of the wells and transistors formed in the second semiconductor substrate 104 may be either the first conductive type or the second conductive type, and both are included. You can go out. As a result, the area of the multiplication region 301 can be further expanded and the sensitivity can be further increased.
  • a reflector 701 may be provided on the wiring layer 103, and the incident light may be reflected by the reflector 701 to further increase the light sensitivity.
  • the distance measurement system according to the fourth embodiment is a so-called TOF (Time Of Flight) type distance measurement system.
  • TOF Time Of Flight
  • FIG. 22 is a block configuration showing a distance measurement system 800 including a photo sensor.
  • the photosensor included in the distance measurement system 800 may be any of the above photosensors 100 to 100H.
  • the distance measurement system 800 of the fourth embodiment includes a light emitting unit 810 that emits pulsed light, a light receiving unit 820 that receives reflected pulsed light, a control unit 830 that controls the light emitting unit 810 and the light receiving unit 820, and a measurement target. It includes a calculation unit 840 that calculates the distance to the object 900.
  • the light emitting unit 810 is composed of a light emitting device such as a light emitting diode, generates pulsed light by a control signal from the control unit 830, and irradiates the measurement object 900.
  • the light receiving unit 820 includes any of the photo sensors 100 to 100H and receives the pulsed light reflected by the measurement object 900.
  • the control unit 830 is composed of a CPU (Central Processing Unit) or the like, and controls both of the light emitting unit 810 and the light receiving unit 820 so that they operate in synchronization with each other.
  • CPU Central Processing Unit
  • the calculation unit 840 Based on the output signal from the light receiving unit 820, the calculation unit 840 measures the time required for the pulsed light to be reflected from the measurement object 900 and return to the light receiving unit 820 to measure the distance to the measurement object 900. calculate.
  • the control unit 830 and the calculation unit 840 may be one chip, or may be composed of a plurality of separate chips.
  • the output unit 850 outputs the distance to the measurement object 900 calculated by the calculation unit 840 in a numerical data format or an image format.
  • the output unit 850 is composed of a control device such as a CPU and a display device such as a display, for example, a liquid crystal display or an organic EL display. Further, the output unit 850 may be incorporated in the distance measurement system 800.
  • the exposure timing can be arbitrarily set by the transfer transistor 51. Therefore, by using any one of the above photosensors 100 to 100H as the photosensor of the distance measurement system 800, it is possible to prevent erroneous detection of the distance by the background light and obtain the distance to the object with high accuracy. can.
  • the photosensor 100 of the present embodiment is an APD region 10 having an APD 1, and a plurality of APD regions 10 formed on the first semiconductor substrate 101 and APDs adjacent to each other in the first semiconductor substrate 101.
  • a separation region 20 formed between the regions 10 is provided.
  • the first semiconductor substrate 101 has a first main surface S1 which is one of both main surfaces of the first semiconductor substrate 101, and a second main surface S2 opposite to the first main surface S1.
  • the APD1 is a first conductive type first semiconductor layer 201 in contact with the first main surface S1 and a conductive type which is arranged on the second main surface S2 side with respect to the first semiconductor layer 201 and is opposite to the first conductive type. It is composed of a second conductive type second semiconductor layer 202.
  • the separation region 20 is a first conductive type or second conductive type third semiconductor layer 203 provided on the first main surface S1 side, and a trench provided on the second main surface S2 side of the third semiconductor layer 203. 207 and. One end 207a of the trench 207 is in contact with the second main surface S2, the other end 207b of the trench 207 is not in contact with the first main surface S1, and between the other end 207b of the trench 207 and the first main surface S1. Is at least partially depleted.
  • the adjacent APD regions 10 can be separated by the trench 207, the color mixing of the adjacent APD1 can be appropriately suppressed. Further, by making the other end 207b of the trench 207 not in contact with the first main surface S1, for example, it is not necessary to provide an electric field relaxation layer on the side surface of the trench 207, and the aperture ratio of the photo sensor 100 can be increased. As a result, it is possible to achieve both high sensitivity of the photo sensor 100 and prevention of color mixing.
  • the other end 207b of the trench 207 may be located on the second main surface S2 side of the interface between the first semiconductor layer 201 and the second semiconductor layer 202.
  • the adjacent APD regions 10 can be separated by the trench 207, the color mixing of the adjacent APD1 can be appropriately suppressed. Further, by setting the other end 207b of the trench 207 to the second main surface S2 side of the interface between the first semiconductor layer 201 and the second semiconductor layer 202, it is not necessary to provide an electric field relaxation layer on the side surface of the trench 207, for example. , The aperture ratio of the photo sensor 100 can be increased. As a result, it is possible to achieve both high sensitivity of the photo sensor 100 and prevention of color mixing.
  • the photo sensor 100 further includes a protective layer (for example, a first protective layer 211 and a second protective layer 212) that covers the other end 207b and the side surface 207c of the trench 207, and the protective layer is higher than the second semiconductor layer 202. 2 It may be located on the main surface S2 side.
  • a protective layer for example, a first protective layer 211 and a second protective layer 212 that covers the other end 207b and the side surface 207c of the trench 207, and the protective layer is higher than the second semiconductor layer 202. 2 It may be located on the main surface S2 side.
  • the depletion layer around the first semiconductor layer 201 and the second semiconductor layer 202 is in contact with the first protective layer 211, the electric field becomes stronger in the region in contact with the first protective layer 211, and the electric field distribution becomes non-uniform. .. Therefore, by arranging the first protective layer 211 on the second main surface S2 side of the second semiconductor layer 202 as described above, it is formed near the interface between the first semiconductor layer 201 and the second semiconductor layer 202. It is possible to prevent the electric field distribution from becoming non-uniform in the multiplying region 301. As a result, the aperture ratio of the photo sensor 100 can be increased, and the sensitivity of the photo sensor 100 can be increased.
  • the impurity concentration of the second semiconductor layer 202 may be higher on the second main surface S2 side than on the first main surface S1 side.
  • the first electric field vector 601 can be directed directly to the second protective layer 212. .. Therefore, the electric field in the multiplication region 301 is made uniform, and the variation in the multiplication in the multiplication region 301 is less likely to occur. As a result, the aperture ratio of the photo sensor 100B can be increased, and the sensitivity of the photo sensor 100B can be increased.
  • the impurity concentration of the second semiconductor layer 202 may gradually increase as it approaches the second main surface S2.
  • the first electric field vector 601 can be directed directly to the second protective layer 212. .. Therefore, the electric field in the multiplication region 301 is made uniform, and the variation in the multiplication in the multiplication region 301 is less likely to occur. As a result, the aperture ratio of the photo sensor 100B can be increased, and the sensitivity of the photo sensor 100B can be increased.
  • the second semiconductor layer 202 may be further formed on the entire surface of the first semiconductor substrate 101.
  • the electric charge generated by the photoelectric conversion can be more effectively drifted to the multiplication region 301 by the second electric field vector 602, so that the first electric field vector 601 is directly directed to the second protective layer 212. Can be turned to. Therefore, the electric field in the multiplication region 301 is made uniform, and the variation in the multiplication in the multiplication region 301 is less likely to occur. As a result, the aperture ratio of the photo sensor 100B can be increased, and the sensitivity of the photo sensor 100B can be increased.
  • the photo sensor 100 has a first contact 401 connected to the first semiconductor layer 201 and a second contact 402 that applies a voltage to the protective layer (for example, the first protective layer 211 and the second protective layer 212). Further prepare. None of the first contact 401, the second contact 402, and the trench 407 may be in contact with the separation region surface 21 occupied by the separation region 20 of the first main surface S1.
  • the first contact 401, the second contact 402, and the trench 407 can have a structure that is not provided on the separation region surface 21, and the width of the separation region 20 can be narrowed.
  • the aperture ratio of the photo sensor 100 can be increased, and the sensitivity of the photo sensor 100 can be increased.
  • two different depletion layers extending from two adjacent APD1s may be in contact with each other at least a part of the third semiconductor layer.
  • the aperture ratio of the photo sensor 100 can be increased while suppressing the color mixing of adjacent APD1s. This makes it possible to increase the sensitivity of the photo sensor 100.
  • the photo sensor 100D further includes a pixel circuit 31 formed on the first semiconductor substrate 101.
  • the pixel circuit 31 may be electrically connected to the APD1 via the first contact 401.
  • the pixel circuit 31 may include a second conductive type transistor and have an N-well + N-electric field relaxation region.
  • the time constant of the pixel circuit 31 can be shortened.
  • the pixel circuit 31 may include a first conductive type transistor and have a triple well structure.
  • the time constant of the pixel circuit 31 can be shortened.
  • a plurality of separation regions 20 are formed between the APD regions 10 adjacent to each other, and a circuit region 30 having a pixel circuit 31 is formed between the plurality of separation regions 20 in the first semiconductor substrate 101. You may.
  • the circuit region 30 and the APD region can be reliably separated by using the separation region 20. Therefore, for example, in the APD region 10, the lens 502 and the multiplication region 301 can be arranged so that the optical center of the lens 502 coincides with the center of the multiplication region 301. As a result, the electric charge generated by the photoelectric conversion is more likely to enter the multiplication region 301, and the sensitivity of the photo sensor 100E can be improved.
  • the photo sensor 100H further includes a second semiconductor substrate 104, which is a semiconductor substrate different from the first semiconductor substrate 101.
  • the second semiconductor substrate 104 may have a pixel circuit 31 that is electrically connected to the APD 1 via the first contact 401.
  • the surface on the side where the photo sensor 100 is irradiated with light may be the second main surface S2.
  • the pixel circuit 31 can be easily formed on the first semiconductor substrate 101, and the aperture ratio of the photo sensor 100 can be increased.
  • the photo sensor 100 may be a back-illuminated type.
  • the pixel circuit 31 can be easily formed on the first semiconductor substrate 101, and the aperture ratio of the photo sensor 100 can be increased.
  • the distance measurement system 800 of the present embodiment includes a light receiving unit 820 having the photo sensor, a light emitting unit 810 that emits light toward the measurement object 900, and a control unit 830 that controls the light receiving unit 820 and the light emitting unit 810.
  • a calculation unit 840 that receives a signal corresponding to the reflected light reflected by the measurement object 900 from the light receiving unit 820 and calculates the distance to the measurement object 900 is provided.
  • the photosensor By providing the photosensor with high sensitivity in the distance measurement system 800, it is possible to prevent erroneous detection of the distance and obtain the distance to the measurement object 900 with high accuracy.
  • the present disclosure is useful as a photosensor, image sensor or distance measurement system having an avalanche photodiode.
  • APD Analog photodiode
  • APD area 10
  • Separation area 21
  • Separation area surface 30
  • Circuit area 31
  • Pixel circuit 51 Transfer transistor 52
  • Floating diffusion capacity 53
  • Reset transistor 54
  • Source follower transistor 55
  • Vertical signal line 56
  • Selective transistor 57
  • Horizontal signal line 61
  • Vertical scanning circuit 62
  • Read circuit 64 Buffer amplifier 100, 100A, 100B, 100C, 100D, 100E, 100F, 100G, 100H Photosensor 101
  • First semiconductor substrate 102
  • Optical layer 103
  • Wiring layer 104
  • Second semiconductor substrate 110 pixels 201 First semiconductor layer 202 2nd semiconductor layer 203 3rd semiconductor layer 204 4th semiconductor layer 205 5th semiconductor layer 207 Trench 207a
  • One end 207b The other end 207c
  • Side surface 211 1st protective layer 212 2nd protective layer 221 1st well 222
  • 3rd Well 224 4th well 230
  • Well contact 251

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Light Receiving Elements (AREA)

Abstract

フォトセンサ（１００）は、複数のＡＰＤ領域（１０）と、互いに隣り合うＡＰＤ領域（１０）の間に形成された分離領域（２０）と、を備える。第１の半導体基板（１０１）は、第１主面（Ｓ１）と第２主面（Ｓ２）とを有する。ＡＰＤ領域（１０）のＡＰＤ（１）は、第１主面（Ｓ１）に接する第１導電型の第１半導体層（２０１）と、第１半導体層（２０１）に対して第２主面（Ｓ２）側に配置された第２導電型の第２半導体層（２０２）と、によって構成されている。分離領域（２０）は、第３半導体層（２０３）と、第３半導体層（２０３）よりも第２主面（Ｓ２）側に設けられたトレンチ（２０７）と、を有している。トレンチの一方端（２０７ａ）は第２主面（Ｓ２）に接しており、トレンチの他方端（２０７ｂ）は第１主面（Ｓ１）に接しておらず、トレンチの他方端（２０７ｂ）と第１主面（Ｓ１）との間は、少なくとも一部が空乏化している。

Description

フォトセンサ及び距離測定システム
　本開示は、フォトセンサ及び距離測定システムに関する。
　近年、通信、車載用途、監視、化学、バイオ、医療及び放射線検出等の分野において、高感度なフォトセンサ（光検出器）が利用されている。高感度化の手段の一つとして、アバランシェフォトダイオード（Ａｖａｌａｎｃｈｅ　Ｐｈｏｔｏ　Ｄｉｏｄｅ：以下、ＡＰＤとも呼ぶ。）が用いられる。ＡＰＤは、光電変換層に入射された光が光電変換されて発生した信号電荷を、アバランシェ降伏を用いて増倍することにより、入射光の検出感度を高めるフォトダイオードである。ＡＰＤを用いることにより、わずかなフォトン（光子）の数でも検出感度を高めることができる。
　例えば、以下の特許文献１には、アレイ状に配置された複数のＡＰＤと、互いに隣り合うＡＰＤの間に配置されたトレンチと、を備えるフォトセンサが開示されている。このフォトセンサのように、ＡＰＤ間をトレンチで分離することで、ＡＰＤ間の混色を低減できる。
国際公開第２０１８／１７４０９０号
　しかしながら、特許文献１のようにＡＰＤ間をトレンチで分離する場合、トレンチ表面での欠陥の不活性化のために、トレンチ表面及びトレンチ側面を非空乏化するための保護層（例えば不活性層）を設けることが必要であり、かつ、保護層での電界集中を防ぐため、電界緩和層を設けることが必要となる。この場合、トレンチ、保護層、電界緩和層は光感度がないため、フォトセンサの開口率が低下し、フォトセンサを高感度化することが困難になる。
　本開示は、フォトセンサの開口率を低下させずにトレンチを形成することで、フォトセンサ等の高感度化と混色防止とを両立することを目的とする。
　本開示のフォトセンサは、ＡＰＤ（アバランシェフォトダイオード）を有するＡＰＤ領域であって第１の半導体基板に形成された複数の前記ＡＰＤ領域と、前記第１の半導体基板内にて、互いに隣り合う前記ＡＰＤ領域の間に形成された分離領域と、を備え、前記第１の半導体基板は、前記第１の半導体基板の両主面のうちの１つである第１主面と、前記第１主面と反対側の第２主面と、を有し、前記ＡＰＤは、前記第１主面に接する第１導電型の第１半導体層と、前記第１半導体層に対して前記第２主面側に配置され前記第１導電型とは反対の導電型である第２導電型の第２半導体層と、によって構成され、前記分離領域は、前記第１主面側に設けられた前記第１導電型又は前記第２導電型の第３半導体層と、前記第３半導体層よりも前記第２主面側に設けられたトレンチと、を有し、前記トレンチの一方端は前記第２主面に接しており、前記トレンチの他方端は前記第１主面に接しておらず、前記トレンチの他方端と前記第１主面との間は、少なくとも一部が空乏化している。
　本開示の距離測定システムは、上記フォトセンサを有する受光部と、測定対象物に向けて発光する発光部と、前記受光部及び前記発光部を制御する制御部と、前記測定対象物で反射した反射光に対応する信号を前記受光部から受け、前記測定対象物までの距離を算出する演算部と、を備える。
　本開示によれば、フォトセンサ等の高感度化と混色防止とを両立することができる。
図１は、実施の形態１に係るフォトセンサの部分的なレイアウト構成を示す平面図である。 図２Ａは、実施の形態１に係るフォトセンサを図１に示すＩＩＡ－ＩＩＡ線から見た場合の断面図である。 図２Ｂは、実施の形態１に係るフォトセンサの他の例を示す断面図である。 図３は、実施の形態１の変形例１に係るフォトセンサの断面図である。 図４は、実施の形態１の変形例２に係るフォトセンサの断面図である。 図５は、フォトセンサに発生する電界ベクトルを示す模式図である。 図６は、実施の形態１の変形例３に係るフォトセンサのレイアウト構成を示す平面図である。 図７は、実施の形態２に係るフォトセンサの画素回路を示すブロック構成図である。 図８は、図７に示す画素回路の動作を示すタイミングチャートである。 図９は、実施の形態２に係るフォトセンサの画素回路の他の例を示すブロック構成図である。 図１０は、実施の形態２に係るフォトセンサのレイアウト構成を示す平面図である。 図１１は、実施の形態２に係るフォトセンサを図１０に示すＸＩ－ＸＩ線から見た場合の断面図である。 図１２は、実施の形態２に係るフォトセンサの他の例を示す断面図である。 図１３は、実施の形態２の変形例１に係るフォトセンサのレイアウト構成を示す平面図である。 図１４は、実施の形態２の変形例１に係るフォトセンサを図１３に示すＸＩＶ－ＸＩＶ線から見た場合の断面図である。 図１５は、実施の形態２の変形例１に係るフォトセンサを図１３に示すＸＶ－ＸＶ線から見た場合の断面図である。 図１６は、実施の形態２の変形例１に係るフォトセンサの断面図である。 図１７は、実施の形態２の変形例２に係るフォトセンサのレイアウト構成を示す平面図である。 図１８は、実施の形態２の変形例２に係るフォトセンサを図１７に示すＸＶＩＩＩ－ＸＶＩＩＩ線から見た場合の断面図である。 図１９は、実施の形態２の変形例３に係るフォトセンサを示す断面図である。 図２０は、実施の形態３に係るフォトセンサのレイアウト構成を示す平面図である。 図２１は、実施の形態３に係るフォトセンサを図２０に示すＸＸＩ－ＸＸＩ線から見た場合の断面図である。 図２２は、フォトセンサを備える距離測定システムを示すブロック構成である。
　以下、実施の形態について、図面を参照しながら具体的に説明する。なお、以下で説明する実施の形態は、いずれも本開示の一具体例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置位置及び接続形態などは、一例であり、本開示を限定する主旨ではない。また、以下の実施の形態における構成要素のうち、本開示の一形態に係る実現形態を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。本開示の実現形態は、現行の独立請求項に限定されるものではなく、他の独立請求項によっても表現され得る。
　なお、各図は模式図であり、必ずしも厳密に図示されたものではない。また、各図において、実質的に同一の構成に対しては同一の符号を付しており、重複する説明は省略又は簡略化される場合がある。
　なお、以下の実施の形態では、半導体基板を基準として第１主面が設けられた側を「下方」あるいは「表面」とし、第２主面が設けられた側を「上方」あるいは「裏面」とする。また、「水平方向」は第１主面及び第２主面に平行な方向を指し、「深さ方向」は第１主面及び第２主面に垂直な方向を指す。また、「上方」及び「下方」という用語は、２つの構成要素が互いに間隔を空けて配置されて２つの構成要素の間に別の構成要素が介在する場合だけでなく、２つの構成要素が互いに接する場合にも用いている。
　また、以下の実施の形態において、「平面視」とは、光電変換層の受光面の法線方向の上方から見ることをいう。
　また、以下の実施の形態において、「不純物濃度」とは、実効的な不純物濃度を指し、同じ領域に異なる導電型の不純物の両者が存在する場合には、その差分を指す。
　（実施の形態１）
　［１－１．フォトセンサの構成］
　実施の形態１に係るフォトセンサについて、図１～図２Ｂを参照しながら説明する。
　図１は、実施の形態１に係るフォトセンサ１００の部分的なレイアウト構成を示す平面図である。図２Ａは、フォトセンサ１００を図１に示すＩＩＡ－ＩＩＡ線から見た場合の断面図である。なお、図１は、フォトセンサ１００を図２Ａに示すＩ－Ｉ線から見た場合の平面図である。
　フォトセンサ１００は、複数のＡＰＤ（アバランシェフォトダイオード）１が行列状に配置されたフォトダイオードアレイを有している。フォトセンサ１００は、ＡＰＤ１を有するＡＰＤ領域１０を複数備え、各ＡＰＤ領域１０は、格子状の分離領域２０によって電気的又は物理的に分離されている。分離領域２０は、ＡＰＤ領域１０とオーバーラップする部分があっても構わない。このようにフォトセンサ１００は、行列状に形成された複数のＡＰＤ領域１０と、互いに隣り合うＡＰＤ領域１０の間に形成された分離領域２０と、を備えている。本明細書では明示しないが、ＡＰＤ領域１０は千鳥状、ハニカム状でもよく、ＡＰＤ１の形状も四角形のみではなく三角形などの多角形や円形でも良い。
　図２Ａに示すように、フォトセンサ１００は、第１の半導体基板１０１と、第１の半導体基板１０１の上方に設けられた光学層１０２と、第１の半導体基板１０１の下方に設けられた配線層１０３とを有している。ＡＰＤ領域１０及び分離領域２０のそれぞれは、第１の半導体基板１０１に形成されている。
　ここで、第１の半導体基板１０１の両主面のうち、配線層１０３側の主面を第１主面Ｓ１とし、第１主面Ｓ１と対向する主面、すなわち第１主面Ｓ１と反対側の主面を第２主面Ｓ２とする。
　第１の半導体基板１０１には、第１導電型を有する第１半導体層２０１と、第１半導体層２０１の上に設けられ第１導電型と異なる極性（反対の導電型）の第２導電型を有する第２半導体層２０２と、第２導電型の第４半導体層２０４と、が設けられている。第１半導体層２０１は、第１主面Ｓ１に接しており、第２半導体層２０２は、第１半導体層２０１に対して第２主面Ｓ２側に配置されている。ＡＰＤ１は、上記の第１半導体層２０１と上記の第２半導体層２０２とによって構成されている。第４半導体層２０４は、第１の半導体基板１０１の全面に形成され、ＡＰＤ領域１０においては、第２半導体層２０２と接し、第２半導体層２０２より第２主面Ｓ２側に位置している。
　例えば、第１導電型はＮ型、第２導電型はＰ型であるが、上記の逆でもよく、すなわち、第１導電型をＰ型とし、第２導電型をＮ型としてもよい。
　第１半導体層２０１及び第２半導体層２０２の界面の近傍には、光電変換で発生した電荷をアバランシェ増倍により増倍する増倍領域３０１が形成される。
　分離領域２０は、第１半導体層２０１及び第２半導体層２０２とは異なる第３半導体層２０３と、第３半導体層２０３よりも第２主面Ｓ２側に設けられたトレンチ２０７と、を有している。
　トレンチ２０７は、平面視において格子状の形状をしている。また、トレンチ２０７は、図２Ａに示す断面図において壁板状の形状をしており、上下方向に延びるように形成されている。上下方向に延びるトレンチ２０７の一方端２０７ａは、第２主面Ｓ２に接しており、トレンチ２０７の他方端２０７ｂは、第１主面Ｓ１に接していない。具体的には、トレンチ２０７は、分離領域２０を上下方向に貫通しておらず、トレンチ２０７の他方端２０７ｂは、第２半導体層２０２と第１半導体層２０１との界面よりも第２主面Ｓ２側に位置している。トレンチ２０７の他方端２０７ｂと第１主面Ｓ１との間は、少なくとも一部が空乏化している。
　トレンチ２０７は、入射光を反射する材料であることが望ましい。この場合、入射光が、光入射した画素以外の画素で光電変換されることを抑制することができ、隣り合うＡＰＤ１間の混色を低減することができる。これにより、フォトセンサ１００の感度を向上することができる。
　第１の半導体基板１０１における分離領域２０の第１主面Ｓ１側には、第３半導体層２０３が設けられている。第３半導体層２０３は、第１導電型であってもよいし、第２導電型であってもよい。第３半導体層２０３は、第１主面Ｓ１において、少なくとも一部が空乏化しており、隣接するＡＰＤ１間は空乏層により、電気的に分離される。第３半導体層２０３の配される第１主面Ｓ１側には、トレンチを形成せず、第１主面Ｓ１上にはコンタクトも形成しない。したがって、第１主面Ｓ１のうち、分離領域２０が占める分離領域面２１は、トレンチ及びコンタクトと接していない。
　第１の半導体基板１０１における分離領域２０の第２主面Ｓ２側には、トレンチ２０７と、トレンチ２０７を囲むように形成された第１保護層２１１と、第２主面Ｓ２に接するように形成された第２保護層２１２とが設けられている。
　第１保護層２１１は、トレンチ２０７の側面２０７ｃ及び他方端２０７ｂを覆うように形成されている。第２保護層２１２は、第２半導体層２０２の上方に設けられた第４半導体層２０４上に配置され、第１保護層２１１と接続されている。第１保護層２１１及び第２保護層２１２は、第２半導体層２０２よりも第２主面Ｓ２側に位置している。第２保護層２１２は、第２半導体層２０２に対して平行に形成されている。第４半導体層２０４の不純物濃度は、第２半導体層２０２の不純物濃度よりも低い。
　配線層１０３には、表面側の電極である第１コンタクト４０１が設けられている。このフォトセンサ１００では、第１電源（図示せず）から第１コンタクト４０１を介して第１半導体層２０１に電圧が印加され、第２電源（図示せず）から第２コンタクト４０２を介して、第１保護層２１１、第２保護層２１２に電圧が印加され、さらに第４半導体層２０４を介して、第２半導体層２０２に電圧が印加される。ここで、「電圧が印可される」とは、電極の電圧と、半導体層との電圧が一致していることを指すわけではなく、例えば、第４半導体層２０４が空乏化する場合には、第２半導体層２０２の電圧は、第４半導体層２０４内の電圧降下分を差し引いたものになる。
　第２コンタクト４０２の一例としては、第２主面Ｓ２に接するように、電気伝導度の高い材料を用い、配線及びコンタクトを形成する。この場合には、ＡＰＤ１への入射光が遮られないよう、配線は分離領域２０内に形成することが好ましい。また、第２コンタクト４０２の別の一例として、後述する第３保護層５０１を電気伝導度が高く、かつ、光透過率の高い材料としてもよい。また、第２コンタクトを第１の半導体基板外には設けず、第１保護層２１１及び第２保護層２１２を第２コンタクト４０２として利用しても良い。この場合には、第２電源による電圧を印加するための引出電極を第１の半導体基板１０１の第１主面Ｓ１側のフォトセンサ１００を配していない領域（例えば後述の周辺回路、すなわち垂直走査回路６１、水平走査回路６２、読み出し回路６３、が配置される領域など）に形成し、第１の半導体基板１０１を介して第２主面Ｓ２側に電圧を加えてもよい。
　光学層１０２には、第３保護層５０１及びレンズ５０２が設けられている。第３保護層５０１の少なくとも一部及びレンズ５０２は、光透過率が高い材料であることが望ましい。第３保護層５０１は、第１の半導体基板１０１の第２主面Ｓ２からの暗電流が低減できるように、第１の半導体基板１０１と仕事関数の異なる材料によって形成されてもよい。また、第３保護層５０１は、ＩＴＯ（Ｉｎｄｉｕｍ　Ｔｉｎ　Ｏｘｉｄｅ）などの透明電極を用いて、裏面電圧を印加するように構成されてもよい。また、第３保護層５０１は、複数の層を含んでいてもよい。また、第３保護層５０１には、光導波路などが形成されてもよい。また、光学層１０２における分離領域２０に光透過率の低い材料を格子状に配置してもよい。この場合、光透過率の低い材料によって、斜め入射光が隣接画素に入射することを抑制できる。これにより、隣り合うＡＰＤ１間の混色を低減できる。
　なお、上記のフォトセンサ１００は、裏面照射型であり、光学層１０２が第１の半導体基板１０１の第２主面Ｓ２側に設けられ、第２主面Ｓ２側に光が照射される構成となっている。ただしその構成に限られず、フォトセンサ１００は、光学層が配線層１０３の下方に設けられ、第１主面Ｓ１側に光が照射される構成であってもよい。
　第３半導体層２０３の第１主面Ｓ１側の少なくとも一部は空乏化し、隣接するＡＰＤ１間はこの空乏層のポテンシャルによって電気的に分離される。言い換えると、隣接する２つのＡＰＤ１について、ＡＰＤ１から第３半導体層２０３にむけて伸びる、２つの空乏層が、互いに接する。この空乏層のポテンシャルにより、隣接したＡＰＤ１間は電気的に分離される。第１主面Ｓ１上を空乏化するので、表面の欠陥を低減することが望ましく、トレンチを形成せず、コンタクトを形成しないことが望ましい。この場合、隣り合うＡＰＤ領域１０の間の分離領域２０を縮小でき、増倍領域３０１を拡大することができる。これにより、フォトセンサ１００の開口率を向上することができる。
　一方、第１保護層２１１、第２保護層２１２は、非空乏化することが望ましい。一般的に半導体基板の表面はダングリングボンドや金属汚染などのために、欠陥が多いため、トレンチ２０７の表面、及び、第２主面を、第１保護層２１１、第２保護層２１２、で覆い、非空乏化することで、欠陥に起因する暗電流の発生量を低減することができる。
　また、トレンチ２０７、第１保護層２１１、第２保護層２１２は、第１半導体層２０１から、第２半導体層２０２、第４半導体層２０４に向けて伸びる空乏層と接しないことが望ましい。言い換えると、増倍領域（アバランシェ領域）３０１に係る空乏層はトレンチ２０７、第１保護層２１１、第２保護層２１２と接しないことが望ましい。前述のとおり、第１保護層２１１、第２保護層２１２は非空乏化させることが望ましいため、第１半導体層２０１から、第２半導体層２０２、第４半導体層２０４に向けて伸びる空乏層が第１保護層２１１、第２保護層２１２と接すると、第１保護層２１１、第２保護層２１２と接した領域において電界が強くなり、電界分布が不均一になるからである。第２半導体層２０２の不純物濃度が高濃度の場合には、空乏層の上端は、第１半導体層２０１と第２半導体層２０２との接合界面と略一致するので、トレンチ２０７及び第１保護層２１１の下端は、第１半導体層２０１と第２半導体層２０２との接合界面よりも第２主面Ｓ２側に位置することが望ましい。
　また、ＡＰＤ１は、第１半導体層２０１と第２半導体層２０２とのＰＮ接合に起因する空乏層によって、第２半導体層２０２を完全に空乏化し、第４半導体層２０４に空乏層を伸ばす、いわゆるリーチスルー型の構成であってもよい。この構成により、第１の半導体基板１０１中で発生した電荷を増倍領域３０１まで電界によってドリフトさせることができ、光感度を高めることができる。
　ここで、各半導体層及び各保護層の不純物濃度は、例えば下記に示すとおりである。
第１半導体層２０１：１０１６ｃｍ－３以上１０１９ｃｍ－３以下、
第２半導体層２０２：１０１６ｃｍ－３以上１０１８ｃｍ－３以下、
第３半導体層２０３：１０１６ｃｍ－３以上１０１８ｃｍ－３以下、
第４半導体層２０４：１０１４ｃｍ－３以上１０１７ｃｍ－３以下。
第１保護層２１１：１０１８ｃｍ－３以上１０２０ｃｍ－３以下、
第２保護層２１２：１０１８ｃｍ－３以上１０２０ｃｍ－３以下。
　また、分離領域２０における各部位の寸法は、例えば下記に示すとおりである。
トレンチ２０７の幅：０．１μｍ以上１μｍ以下、
第１保護層２１１の厚み：０．１μｍ以上１μｍ以下、
第３半導体層２０３の幅：０．１μｍ以上２μｍ以下。
　これらの場合、増倍領域３０１の電界の大きさは２×１０５Ｖ／ｃｍ以上６×１０５Ｖ／ｃｍ以下であり、ブレークダウン電圧は５Ｖ以上２００Ｖ以下である。
　また、本実施の形態において、アバランシェ増倍は、リニア増倍及びガイガー増倍の両方を含む。ブレークダウン電圧は、リニア増倍モードとガイガー増倍モードを分ける電圧であり、ＡＰＤ１にかかる電圧がブレークダウン電圧以下の場合にはリニア増倍モードであり、ブレークダウン電圧以上の場合にはガイガー増倍モードになる。特にガイガー増倍モードの場合は、ガイガー増倍を止めるためのクエンチング素子を設けてもよい。この場合のクエンチング素子として、抵抗、容量又はトランジスタ等を用いることができる。図２Ａに示すフォトセンサ１００の場合には、例えば、第１コンタクト４０１を介してクエンチング素子を設ければよい。ただし、本実施の形態におけるリニア増倍モードとは、「ＡＰＤに印加される逆バイアスはブレークダウン電圧以下であるが、インパクトイオン化によって電荷増倍が起こるＡＰＤの動作モード」を指す。また、ガイガー増倍モードとは、「少なくとも一時的に、ＡＰＤにブレークダウン電圧以上の逆バイアスを印加して動作させるＡＰＤの動作モード」を指し、当該技術分野での一般的な用語と同じ意味である。
　特に、本開示に係る構成は、イメージセンサ、ＭＰＰＣ（Ｍｕｌｔｉ－Ｐｉｘｅｌ　Ｐｈｏｔｏｎ　Ｃｏｕｎｔｅｒ）、又はＳＰＡＤ（Ｓｉｎｇｌｅ　Ｐｈｏｔｏｎ　Ａｖａｌａｎｃｈｅ　Ｄｉｏｄｅ）等の素子に利用することができる。
　さらに、実施の形態１に係るフォトセンサ１００の他の例について説明する。図２Ｂは、実施の形態１に係るフォトセンサ１００の他の例を示す断面図である。
　図２Ｂに示すフォトセンサ１００も、行列状に形成された複数のＡＰＤ領域１０と、互いに隣り合うＡＰＤ領域１０の間に形成された分離領域２０と、を備えている。分離領域２０は、第１主面Ｓ１側に設けられた第３半導体層２０３と、第３半導体層２０３よりも第２主面Ｓ２側に設けられたトレンチ２０７と、を有している。
　トレンチ２０７の一方端２０７ａは第２主面Ｓ２に接しており、トレンチ２０７の他方端２０７ｂは第１主面Ｓ１に接していない。具体的には、トレンチ２０７は、トレンチ２０７の他方端２０７ｂが、第１半導体層２０１と第２半導体層２０２との接合界面に位置するように形成されている。トレンチ２０７の側面２０７ｃ及び他方端２０７ｂには、第１保護層２１１が形成されているが、第１保護層２１１の側面に電界緩和層が形成されていない。したがって、図２Ｂに示す例でも、フォトセンサ１００の開口率を高くし、光感度を向上させることが可能である。
　ここで、第４半導体層２０４の不純物濃度は第１主面Ｓ１から第２主面Ｓ２に向けて、徐々に増加しても良い。この場合、不純物濃度の勾配によって生じる電界により、電荷が増倍領域３０１にドリフトされ、光感度の向上と混色の低減ができる。ここで、「徐々に増加する」とは、不純物濃度の増加率が一定の場合や、階段関数の場合も含む。
　［１－２．実施の形態１の変形例１］
　次に、実施の形態１の変形例１に係るフォトセンサ１００Ａについて、図３を参照しながら説明する。
　図３は、実施の形態１の変形例１に係るフォトセンサ１００Ａの断面図である。
　変形例１に係るフォトセンサ１００Ａは、光散乱層５０３が設けられている点で実施の形態１のフォトセンサ１００と異なっている。
　この光散乱層５０３は、第１の半導体基板１０１の第２主面Ｓ２に設けられている。光散乱層５０３は、第１の半導体基板１０１内に設けられていてもよいし、光学層１０２内に設けられていてもよい。変形例１のフォトセンサ１００Ａでは、光散乱層５０３と第１の半導体基板１０１との界面が光入射方向に対して傾いているため、第２主面Ｓ２に対して略垂直な方向から入射した光が、光散乱層５０３と第１の半導体基板１０１の界面で屈折し、第１の半導体基板１０１内では、第１の半導体基板１０１の第２主面Ｓ２に対して傾いた向きで進行するため、光路長が長くなる。これにより、光電変換確率が向上し、光感度が向上する。
　なお、光散乱層５０３の材料は、第３保護層５０１の材料と同じであることが望ましい。光散乱層５０３及び第３保護層５０１を同じ材料にすることで、光散乱層５０３と第３保護層５０１との界面での反射を低減し、フォトセンサ１００Ａを高感度化できる。また、第２保護層２１２は、光散乱層５０３の下端よりも第１主面Ｓ１側まで形成されることが望ましい。これにより、光散乱層５０３の表面の結晶欠陥によって発生する暗電流を低減できる。
　［１－３．実施の形態１の変形例２］
　実施の形態１の変形例２に係るフォトセンサ１００Ｂについて、図４及び図５を参照しながら説明する。
　図４は、実施の形態１の変形例２に係るフォトセンサ１００Ｂの断面図である。
　実施の形態１のフォトセンサ１００では、第２半導体層２０２がＡＰＤ領域１０に対して１対１で設けられているが、変形例２のフォトセンサ１００Ｂでは、第２半導体層２０２が複数のＡＰＤ領域１０で共通化されている。具体的には、フォトセンサ１００Ｂの第２半導体層２０２は、第１半導体層２０１の上方に位置する第２半導体層２０２から第２保護層２１２の下方に位置する第２半導体層２０２を経由して隣の第１半導体層２０１の上方に位置する第２半導体層２０２まで繋がっている。第２半導体層２０２は、平面視した場合に、フォトセンサ１００Ｂの全面に形成されている。この場合、実施の形態１－１の第４半導体層２０４は形成されなくて良い。
　第２半導体層２０２の不純物濃度は、第１主面Ｓ１側よりも第２主面Ｓ２側のほうが高い方が好ましい。具体的には、第２半導体層２０２は、深さ方向において、第１主面Ｓ１側から第２主面Ｓ２側に近づくにしたがって不純物濃度が徐々に増加していると好ましい。これにより、第１の半導体基板１０１内で発生した電荷を、熱拡散だけでなく、ビルトインポテンシャルの勾配によるドリフトによって増倍領域３０１により短い時間で到達させることができ、フォトセンサ１００Ｂの光感度を向上することができる。例えば、第２半導体層２０２の第１主面Ｓ１側の濃度は１０16以上１０18以下であり、第２半導体層２０２の第２主面Ｓ２側の不純物濃度との濃度比は１倍以上１００倍以下である。
　図５は、フォトセンサに発生する電界ベクトルを示す模式図である。図５の（ａ）には、リーチスルー型のＡＰＤ１を用いた場合のフォトセンサ１００Ａにて発生する第１電界ベクトル６０１が示されている。第１電界ベクトル６０１は、第１半導体層２０１と第２半導体層２０２とのＰＮ接合に起因する電界ベクトルであり、第４半導体層２０４へ伸びている。リーチスルー型のＡＰＤ１を用いる場合、光電変換で発生した電荷を第１電界ベクトル６０１によって増倍領域３０１までドリフトするため、第４半導体層２０４へ電気力線を伸ばす。すると、ＡＰＤ１の端部では、第１電界ベクトル６０１が、第１保護層２１１に向いてしまうことで、第１電界ベクトル６０１の長さが短くなり、半導体基板に対して斜め方向の強い電界が発生する。一方、ＡＰＤ１の中央部では、第１電界ベクトル６０１が第２保護層２１２まで伸びるため、第１電界ベクトル６０１の長さが長く、電界が低い。そのため、増倍領域３０１の端部と中央部における電界の向きと大きさが異なり、増倍領域３０１内にて増倍率のばらつきが発生する。
　図５の（ｂ）には、変形例２のフォトセンサ１００Ｂにて発生する第１電界ベクトル６０１及び第２電界ベクトル６０２が示されている。第２電界ベクトル６０２は、ビルトインポテンシャルに起因する電界ベクトルである。変形例２のフォトセンサ１００Ｂの場合、光電変換で発生した電荷を第２電界ベクトル６０２によって増倍領域３０１までドリフトすることができるので、第１電界ベクトル６０１は、第１半導体層２０１と第２半導体層２０２の界面の、短い領域にのみ発生させればよく、第１保護層２１１と接することを防ぐことができる。そのため、増倍領域３０１内の電界が均一化され、増倍領域３０１における増倍率のばらつきが発生しにくくなる。これにより、フォトセンサ１００Ｂの実効的な開口率を高くすることが可能となる。なお、ガイガー増倍モードでは、アバランシェ確率が向上することに相当し、光感度を向上できる。
　特に、変形例２は、第１半導体層２０１、第２半導体層２０２の界面付近にのみ空乏層を形成すればよいので、半導体基板を厚膜化した際にも、ブレークダウン電圧が一定である。例えば、半導体基板がシリコンの場合には、赤外光の吸収係数が低いため、赤外光感度を高めるには、半導体基板の厚膜化が必要であるが、変形例２の構成を用いることで、容易に高感度のＡＰＤを作製できる。
　［１－４．実施の形態１の変形例３］
　実施の形態１の変形例３に係るフォトセンサ１００Ｃについて、図６を参照しながら説明する。
　図６は、実施の形態１の変形例３に係るフォトセンサ１００Ｃのレイアウト構成を示す平面図である。
　変形例３に係るフォトセンサ１００Ｃでは、同図の縦方向に延びる分離領域２０と横方向に延びる分離領域２０とが交差する領域において、トレンチ２０７が存在せず、トレンチ２０７の代わりに第１保護層２１１、又は、第２保護層２１２が埋め込まれている。この構成によれば、隣り合うＡＰＤ領域１０同士が第１保護層２１１、又は、第１保護層２１１で導通しやすくなり、第１の半導体基板１０１の第２主面Ｓ２の電圧を固定しやすくなる。これにより、フォトセンサ１００Ｃの感度のばらつきを低減することができる。
　（実施の形態２）
　［２－１．フォトセンサの構成］
　次に、実施の形態２のフォトセンサ１００Ｄについて、図７～図１２を参照しながら説明する。実施の形態２では、フォトセンサ１００Ｄが画素回路３１を備えている例について説明する。
　図７は、実施の形態２に係るフォトセンサ１００Ｄの画素回路３１を示すブロック構成図である。
　図７に示すように、フォトセンサ１００Ｄは、画素１１０と、垂直走査回路６１と、水平走査回路６２と、読み出し回路６３と、バッファアンプ６４とを有している。
　画素１１０は、ＡＰＤ１と、ＡＰＤ１のカソードに蓄積された電荷を転送する転送トランジスタ５１と、浮遊拡散容量（フローティングディフージョン）５２と、浮遊拡散容量５２の電荷をリセットするリセットトランジスタ５３と、浮遊拡散容量５２に蓄積された電荷を増幅するソースフォロワトランジスタ５４と、垂直信号線５５と、選択した列の信号を垂直信号線５５に転送する選択トランジスタ５６と、を含む。
　転送トランジスタ５１は、ＡＰＤ１から出力された電荷を浮遊拡散容量５２に転送し、浮遊拡散容量５２は、その電荷を蓄積する。リセットトランジスタ５３は、浮遊拡散容量５２の電位を所定の電位にリセットする。リセットトランジスタ５３のドレインは、第１電源（図示せず）と接続されている。ソースフォロワトランジスタ５４のゲートは、浮遊拡散容量５２に蓄積された電荷量に応じた電位が入力されて、ソースフォロワトランジスタ５４のソースから、増幅された信号が出力される。ソースフォロワトランジスタ５４のドレインは第１電源又は第１電源とは異なる電源（図示せず）に接続される。選択トランジスタ５６は、ソースフォロワトランジスタ５４のソースから出力された増幅信号を、垂直信号線５５を介して読み出し回路６３に転送する。
　なお、図７では、各トランジスタは、ＭＯＳＦＥＴ（Ｍｅｔａｌ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ　Ｆｉｅｌｄ　Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒ）としたが、バイポーラトランジスタやＪＦＥＴ（Ｊｕｎｃｔｉｏｎ　Ｆｉｅｌｄ　Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒ）等であってよく、トランジスタの種類は限定されない。
　図８は、図７に示す画素回路３１の動作を示すタイミングチャートである。図８における上段のチャートはリセットトランジスタ５３のゲートに入力される信号を示し、中段のチャートは転送トランジスタ５１のゲートに入力される信号を示し、下段のチャートは選択トランジスタ５６のゲートに入力される信号を示す。各チャートについて、上方がＯＮ、下方がＯＦＦを意味し、図７のようなＮ型のトランジスタでは高電圧、図９のようなＰ型のトランジスタでは低電圧に対応する。
　このタイミングチャートは、以下の５つの期間（１）～（５）に分かれている。
　（１）リセット期間：垂直走査回路６１から水平信号線５７を通してリセットトランジスタ５３のゲートに信号（図７では高電圧）が入力されて、リセットトランジスタ５３がオン状態となり、浮遊拡散容量５２をリセットする。これと同時に、垂直走査回路６１から水平信号線５７を通して転送トランジスタ５１のゲートに信号（図７では高電圧）が入力されて、ＡＰＤ１をリセットする。リセットトランジスタ５３のドレインは、第１電源と接続されており、リセットトランジスタ５３がオン状態になると、浮遊拡散容量５２の電位は、リセットトランジスタ５３のドレイン電位、すなわち、第１電源の電位にリセットされる。また、浮遊拡散容量５２と接続された転送トランジスタ５１もオン状態であるため、ＡＰＤ１のカソード電位もリセットトランジスタ５３のドレイン電位、すなわち、第１電源の電位にリセットされる。
　（２）クランプ期間：リセットトランジスタ５３と転送トランジスタ５１とをそれぞれオフ状態にすると共に、垂直走査回路６１から水平信号線５７を通して選択トランジスタ５６のゲートに信号を入力して、該選択トランジスタ５６をオン状態にする。リセット直後の浮遊拡散領域の電位は、ソースフォロワトランジスタ５４と選択トランジスタ５６と垂直信号線５５とを介して、読み出し回路６３に転送され、第１信号として、図示しない容量やメモリ等に保存される。メモリ等は、読み出し回路６３に設けられてもよい。
　（３）露光期間：リセット期間が終了した後に、ＡＰＤ１に光が入射されると、光電変換により発生した電荷がアバランシェ増倍される。発生した電荷（図７では電子）は、ＡＰＤ１のカソードに接続された容量、具体的には、第１半導体層２０１と第２半導体層２０２のＰＮ接合容量、第１半導体層２０１と第３半導体層２０３のＰＮ接合容量、第１コンタクト４０１の寄生容量、並びに第１コンタクト４０１を介して接続された配線及び転送トランジスタ５１の寄生容量等に蓄積される。
　（４）転送期間：露光期間が終了した後、再度、転送トランジスタ５１をオン状態とし、ＡＰＤ１に蓄積された電子を浮遊拡散容量５２に転送する。露光時間Δｔは、クランプ期間と露光期間と転送期間の和に相当し、この期間内に入射した光量に応じて。画素１１０は信号を出力する。
　（５）読出し期間：転送トランジスタ５１をオフ状態にすると共に、選択トランジスタ５６をオン状態にし、電子が蓄積された状態の浮遊拡散領域の電位を、ソースフォロワトランジスタ５４と選択トランジスタ５６と垂直信号線５５とを介して、第２信号として読み出し回路６３に転送する。第２信号とクランプ期間中に取得された第１信号との差分を取って、信号が生成される。
　なお、読み出し回路６３で生成された信号は、水平走査回路６２によってバッファアンプ６４に送られ、さらに、外部に出力される。また、第１信号と第２信号との差分を取る（相関二重サンプリング）ことにより、画素信号からｋＴＣノイズ等のノイズ成分を除去できるので、高品質の信号を得ることができる。ただし、ガイガーモード動作などの高出力の信号が得られる場合には、クランプ期間を省略し、第１信号のみを取得し、基準電圧からの差分を取る駆動としても良い。
　なお、本実施の形態に係る画素回路３１は、図７に示すブロック構成に限定されず、特に、ＳＰＡＤ（Ｓｉｎｇｌｅ　Ｐｈｏｔｏｎ　Ａｖａｌａｎｃｈｅ　Ｄｉｏｄｅ）に用いられる回路構成は、全ての実施の形態に係る構成と組み合わせることが可能である。
　図９は、実施の形態２に係るフォトセンサ１００Ｄの画素回路３１の他の例を示すブロック構成図である。
　図９に示すように、転送トランジスタ５１、リセットトランジスタ５３、ソースフォロワトランジスタ５４、選択トランジスタ５６の極性はＰ型でもよく、ＡＰＤ１及び転送トランジスタ５１、リセットトランジスタ５３、ソースフォロワトランジスタ５４、選択トランジスタ５６の極性は限定されない。
　次に、図１０～１２を用いて、実施の形態２に係るフォトセンサ１００Ｄのレイアウト構成及び断面構造について説明する。
　図１０は、フォトセンサ１００Ｄのレイアウト構成を示す平面図である。なお、図１０の平面図では、後述の回路領域３０、ＡＰＤ１及び分離領域２０の位置関係をわかりやすく示すため、回路領域３０が前面に表示されている。以降の平面図において同様である。
　図１０では、図９に示す回路図に対応し、ＡＰＤ１のカソードにＰ型のトランジスタを接続した構成が示されている。ただしＡＰＤ１の極性は反対でもよく、すなわち、ＡＰＤ１のアノードにＮ型のトランジスタが接続された構成でもよい。ここでは、図２Ａと同様に、第１導電、第２導電型という表現を用いる。
　実施の形態２に係るフォトセンサ１００Ｄは、実施の形態１の変形例２のフォトセンサ１００Ｂの構成に加え、さらに回路領域３０を備えている。回路領域３０は、ＡＰＤ領域１０及び分離領域２０と部分的にオーバーラップしてもよい。
　図１０に示すように、回路領域３０は、第１ウェル２２１、転送トランジスタ２５１、リセットトランジスタ２５３、ソースフォロワトランジスタ２５４、選択トランジスタ２５６、及び、ウェルコンタクト２３０を備えている。転送トランジスタ２５１は、第１コンタクト４０１を介してＡＰＤ１に電気的に接続される。
　図１１は、フォトセンサ１００Ｄを図１０に示すＸＩ－ＸＩ線から見た場合の断面図である。図１２は、フォトセンサ１００Ｄを図１０に示すＸＩＩ－ＸＩＩ線から見た場合の断面図である。
　図１１に示すように、フォトセンサ１００Ｄは、第１導電型の第１ウェル２２１と、第１ウェル２２１の上に形成され第１ウェル２２１よりも不純物濃度の低い第２ウェル２２２（導電型は指定しない）と、第２導電型であって第２半導体層２０２よりも不純物濃度の高い第３ウェル２２３と、第２導電型の転送トランジスタ２５１と、を備えている。
　第１半導体層２０１と転送トランジスタ２５１とは、第１コンタクト４０１で接続される。ＡＰＤ領域１０において、第１半導体層２０１と第１ウェル２２１との間は、第５半導体層２０５によって分離され、第５半導体層２０５の少なくとも一部は、空乏化している。不純物濃度の低い第２ウェル２２２は、上記の各ウェルと第２半導体層２０２との間に高電界が発生することを抑制し、第３ウェル２２３は、光電変換で発生した電荷が第１ウェル２２１に入ることを抑制する。これにより、フォトセンサ１００Ｄの感度を向上することができる。
　なお、図１０に示すように、回路領域３０（あるいは第１ウェル２２１）は、複数のＡＰＤ領域１０にわたって共通化されることが望ましい。これにより、回路領域３０の面積を縮小し、増倍領域３０１の面積を拡大し、フォトセンサ１００Ｄの感度を向上することができる。この時、回路領域３０とトレンチ２０７、保護層２１１、保護層２１２はオーバーラップしている。
　また、フォトセンサ１００Ｄでは、図１２に示すように、各ウェルの上方にトレンチ２０７及び第１保護層２１１が配置されている。これにより、隣り合うＡＰＤ領域１０の混色を低減できる。また、トレンチ２０７及び第１保護層２１１を配置した領域から、第３ウェル２２３が除かれていてもよい。これにより、第１ウェル２２１の電界をより低減できる。
　［２－２．実施の形態２の変形例１］
　次に、実施の形態２の変形例１に係るフォトセンサ１００Ｅについて、図１３～図１５を参照しながら説明する。
　図１３は、実施の形態２の変形例１に係るフォトセンサ１００Ｅのレイアウト構成を示す平面図である。図１４は、フォトセンサ１００Ｅを図１３に示すＸＩＶ－ＸＩＶ線から見た場合の断面図である。図１５は、フォトセンサ１００Ｅを図１３に示すＸＶ－ＸＶ線から見た場合の断面図である。
　図１４に示すようにフォトセンサ１００Ｅでは、分離領域２０が、互いに隣り合うＡＰＤ領域１０の間に複数形成されている。具体的には、隣り合うＡＰＤ領域１０の間に、２つの分離領域２０が形成されている。２つの分離領域２０の間には、回路領域３０が形成されている。トレンチ２０７及び第１保護層２１１は、増倍領域３０１と回路領域３０との間に配置されている。フォトセンサ１００Ｄでは、回路領域３０とＡＰＤ領域１０との間にトレンチ２０７が形成されていないため、光電変換によって発生した電荷が熱拡散によって第１ウェル２２１から排出され、光感度が低減することがあるが、フォトセンサ１００Ｅでは、回路領域３０とＡＰＤ領域１０の間にトレンチ２０７が配されているため、光電変換によって発生した電荷が熱拡散によって第１ウェル２２１から排出される確率が低減し、光感度が向上する。
　また、図１４のフォトセンサ１００Ｅでは、レンズ５０２の光学中心が増倍領域３０１の中心と一致するように、レンズ５０２及び増倍領域３０１が配置した場合の例を示している。これにより、集光効率をより高めることができ、フォトセンサ１００Ｅの感度を向上することができる。また、このフォトセンサ１００Ｅでは、図１５に示すように回路領域３０の上方にトレンチ２０７を設けなくても、ＡＰＤ領域１０の周囲がトレンチ２０７で囲まれているので、回路領域３０の上方にトレンチ２０７を設ける必要がない。
　［２－３．実施の形態２の変形例２］
　次に、実施の形態２の変形例２に係るフォトセンサ１００Ｆについて、図１６を参照しながら説明する。
　図１６は、実施の形態２の変形例２に係るフォトセンサ１００Ｆの断面図である。
　変形例２のフォトセンサ１００Ｆは、Ｎ型の転送トランジスタ２５１、Ｎ型のリセットトランジスタ２５３、Ｎ型のソースフォロワトランジスタ２５４、Ｎ型の選択トランジスタ２５６、及び、Ｎ型の第１ウェル２２１に囲まれたＰ型の第２導電型の第４ウェル２２４を備えている。このフォトセンサ１００Ｆは、第４ウェル２２４内に転送トランジスタ２５１、リセットトランジスタ２５３、ソースフォロワトランジスタ２５４及び選択トランジスタ２５６を配置する。例えば、シリコンの場合、正孔移動度より電子移動度が高いので、トランジスタをＮ型のトランジスタとすることで電流量が大きくなり、画素回路３１の時定数を短くすることができる。
　［２－４．実施の形態２の変形例３］
　次に、実施の形態２の変形例３に係るフォトセンサ１００Ｇについて図１７～図１９を参照しながら説明する。
　図１７は、実施の形態２の変形例３に係るフォトセンサ１００Ｇのレイアウト構成を示す平面図である。
　上記の例では、横方向に並ぶ一行の画素１１０が一連の回路領域３０内に配置されていた、すなわち第１ウェル２２１を共有していたが、変形例３に係るフォトセンサ１００Ｇは、同図において縦方向２行分の画素１１０で回路領域３０の第１ウェル２２１を共有化したレイアウト構成を有している。
　図１８は、フォトセンサ１００Ｇを図１７に示すＸＶＩＩＩ－ＸＶＩＩＩ線から見た場合の断面図である。
　例えば、前述した図１０に示すように一行の画素１１０に対して一行の回路領域３０が配される場合、分離領域２０は（平面図の縦方向で）一画素当たり２か所、すなわち、２画素当たり４か所必要となる。それに対し、変形例３のフォトセンサ１００Ｇでは、図１８に示すように回路領域３０を共有したことで、分離領域２０の数が二画素当たり３か所になる。そのため、分離領域２０の数を３／４倍に減らすことができ、増倍領域３０１の面積を拡大して、フォトセンサ１００Ｇを高感度化することができる。
　次に、変形例３に係るフォトセンサ１００Ｇの他の例について説明する。
　図１９は、実施の形態２の変形例３に係るフォトセンサ１００Ｇの他の例を示す図である。
　変形例３の他の例に係るフォトセンサ１００Ｇでは、回路領域３０上に配置されたトレンチ２０７の幅が、図１８に示したトレンチ２０７の幅に比べて広くなっている。そのため、第１ウェル２２１への電荷の漏れ出しをさらに抑制することができ、フォトセンサ１００Ｇをより高感度化することができる。なお、フォトセンサ１００Ｇは、第３ウェル２２３を有していなくてもよい。
　なお、実施の形態２及び各変形例では、実施の形態２の変形例２で示したように、第２半導体層２０２が平面視して全面に形成され、第１主面Ｓ１から第２主面Ｓ２に向けて徐々に不純物濃度が増大する構成とされているが、この構成に限定するものではない。すなわち、実施の形態１の図２で示したように、第２半導体層２０２は平面視して全面に形成せず、第４半導体層２０４は第１主面Ｓ１から第２主面Ｓ２に向けて不純物濃度が変化しない構成であってもよい。
　（実施の形態３）
　次に、実施の形態３に係るフォトセンサ１００Ｈについて、図２０及び図２１を参照しながら説明する。
　図２０は、実施の形態３に係るフォトセンサ１００Ｈのレイアウト構成を示す平面図である。図２１は、フォトセンサ１００Ｈを図２０に示すＸＸＩ－ＸＸＩ線から見た場合の断面図である。
　フォトセンサ１００Ｈの第１の半導体基板１０１は、実施の形態１に係るフォトセンサの第１の半導体基板１０１と同様の構成であるが、実施の形態３のフォトセンサ１００Ｈは、さらに、第２の半導体基板１０４を備え、第２の半導体基板１０４に画素回路３１が形成されている。
　フォトセンサ１００Ｈでは、配線層１０３を介して、第１の半導体基板１０１と第２の半導体基板１０４とが接続され、第２の半導体基板１０４に各種トランジスタが配置される。この場合、第２の半導体基板１０４の導電型、及び、第２の半導体基板１０４内に形成されるウェル、トランジスタの導電型は第１導電型でも第２導電型のいずれでもよく、両方を含んでいても良い。これにより、増倍領域３０１の面積をさらに拡大し、感度をより高めることができる。
　また、配線層１０３に反射板７０１を設け、この反射板７０１によって入射光を反射し、より光感度を高める構成としてもよい。
　（実施の形態４）
　次に、実施の形態４に係る距離測定システムについて説明する。実施の形態４に係る距離測定システムは、いわゆる、ＴＯＦ（Ｔｉｍｅ　Ｏｆ　Ｆｌｉｇｈｔ）方式の距離測定システムである。
　図２２は、フォトセンサを備える距離測定システム８００を示すブロック構成である。距離測定システム８００が備えるフォトセンサは、上記フォトセンサ１００～１００Ｈのいずれであってもよい。
　実施の形態４の距離測定システム８００は、パルス光を発光する発光部８１０と、反射したパルス光を受光する受光部８２０と、発光部８１０及び受光部８２０を制御する制御部８３０と、測定対象物９００までの距離を算出する演算部８４０と、を備えている。
　発光部８１０は、発光ダイオード等の発光デバイスで構成され、制御部８３０からの制御信号によってパルス光を発生し、測定対象物９００に向けて照射する。
　受光部８２０は、フォトセンサ１００～１００Ｈのいずれかを含み、測定対象物９００により反射されたパルス光を受光する。
　制御部８３０は、ＣＰＵ（Ｃｅｎｔｒａｌ　Ｐｒｏｃｅｓｓｉｎｇ　Ｕｎｉｔ）等により構成され、発光部８１０と受光部８２０とが同期して動作するように両者を制御する。
　演算部８４０は、受光部８２０からの出力信号に基づいて、パルス光が測定対象物９００から反射して、受光部８２０に戻るまでの時間を測定することにより、測定対象物９００までの距離を算出する。なお、制御部８３０及び演算部８４０は一つのチップであってもよく、別個の複数のチップで構成されてもよい。
　出力部８５０は、演算部８４０において算出された測定対象物９００までの距離を数値データ形式又は画像形式で出力する。出力部８５０は、ＣＰＵ等の制御装置や、ディスプレイ、例えば、液晶ディスプレイ又は有機ＥＬディスプレイ等の表示装置によって構成される。また、出力部８５０は、距離測定システム８００に組み込まれていてもよい。
　上記フォトセンサは、例えば、転送トランジスタ５１によって、露光のタイミングを任意に設定することが可能である。このため、上記フォトセンサ１００～１００Ｈのうちのいずれかを距離測定システム８００のフォトセンサとして用いることにより、バックグラウンド光による距離の誤検知を防止し、物体までの距離を高い精度で求めることができる。
　（まとめ）
　本実施の形態のフォトセンサ１００は、ＡＰＤ１を有するＡＰＤ領域１０であって第１の半導体基板１０１に形成された複数のＡＰＤ領域１０と、第１の半導体基板１０１内にて、互いに隣り合うＡＰＤ領域１０の間に形成された分離領域２０と、を備える。第１の半導体基板１０１は、第１の半導体基板１０１の両主面のうちの１つである第１主面Ｓ１と、第１主面Ｓ１と反対側の第２主面Ｓ２と、を有する。ＡＰＤ１は、第１主面Ｓ１に接する第１導電型の第１半導体層２０１と、第１半導体層２０１に対して第２主面Ｓ２側に配置され第１導電型とは反対の導電型である第２導電型の第２半導体層２０２と、によって構成されている。分離領域２０は、第１主面Ｓ１側に設けられた第１導電型又は第２導電型の第３半導体層２０３と、第３半導体層２０３よりも第２主面Ｓ２側に設けられたトレンチ２０７と、を有している。トレンチ２０７の一方端２０７ａは第２主面Ｓ２に接しており、トレンチ２０７の他方端２０７ｂは第１主面Ｓ１に接しておらず、トレンチ２０７の他方端２０７ｂと第１主面Ｓ１との間は、少なくとも一部が空乏化している。
　これによれば、隣り合うＡＰＤ領域１０をトレンチ２０７で分離することができるので、隣り合うＡＰＤ１の混色を適度に抑制することができる。また、トレンチ２０７の他方端２０７ｂを第１主面Ｓ１に接しない構造とすることで、例えばトレンチ２０７の側面に電界緩和層を設ける必要がなくなり、フォトセンサ１００の開口率を高めることができる。これによりフォトセンサ１００の高感度化と混色防止とを両立することができる。
　また、トレンチ２０７の他方端２０７ｂは、第１半導体層２０１と第２半導体層２０２との界面よりも第２主面Ｓ２側に位置していてもよい。
　これによれば、隣り合うＡＰＤ領域１０をトレンチ２０７で分離することができるので、隣り合うＡＰＤ１の混色を適度に抑制することができる。また、トレンチ２０７の他方端２０７ｂを第１半導体層２０１と第２半導体層２０２との界面よりも第２主面Ｓ２側にすることで、例えばトレンチ２０７の側面に電界緩和層を設ける必要がなくなり、フォトセンサ１００の開口率を高めることができる。これによりフォトセンサ１００の高感度化と混色防止とを両立することができる。
　また、フォトセンサ１００は、トレンチ２０７の他方端２０７ｂ及び側面２０７ｃを覆う保護層（例えば第１保護層２１１及び第２保護層２１２）をさらに備え、保護層は、第２半導体層２０２よりも第２主面Ｓ２側に位置していてもよい。
　例えば、第１半導体層２０１及び第２半導体層２０２の周辺の空乏層が第１保護層２１１と接すると、第１保護層２１１と接した領域において電界が強くなり、電界分布が不均一になる。そのため、上記のように第１保護層２１１を、第２半導体層２０２よりも第２主面Ｓ２側に配置することで、第１半導体層２０１及び第２半導体層２０２の界面近傍に形成される増倍領域３０１において電界分布が不均一となることを抑制できる。これにより、フォトセンサ１００の開口率を高めることができ、フォトセンサ１００を高感度化することができる。
　また、第２半導体層２０２の不純物濃度は、第１主面Ｓ１側よりも第２主面Ｓ２側のほうが高くてもよい。
　これによれば、光電変換で発生した電荷を第２電界ベクトル６０２によって増倍領域３０１までドリフトすることができるので、第１電界ベクトル６０１を第２保護層２１２に対してダイレクトに向けることができる。そのため、増倍領域３０１内の電界が均一化され、増倍領域３０１における増倍率のばらつきが発生しにくくなる。これにより、フォトセンサ１００Ｂの開口率を高くすることができ、フォトセンサ１００Ｂを高感度化することができる。
　また、第２半導体層２０２は、第２主面Ｓ２に近づくにしたがって不純物濃度が徐々に増加していてもよい。
　これによれば、光電変換で発生した電荷を第２電界ベクトル６０２によって増倍領域３０１までドリフトすることができるので、第１電界ベクトル６０１を第２保護層２１２に対してダイレクトに向けることができる。そのため、増倍領域３０１内の電界が均一化され、増倍領域３０１における増倍率のばらつきが発生しにくくなる。これにより、フォトセンサ１００Ｂの開口率を高くすることができ、フォトセンサ１００Ｂを高感度化することができる。
　また、第２半導体層２０２は、さらに、第１の半導体基板１０１の全面に形成されてもよい。
　これによれば、光電変換で発生した電荷を、より効果的に第２電界ベクトル６０２によって増倍領域３０１までドリフトすることができるので、第１電界ベクトル６０１を第２保護層２１２に対してダイレクトに向けることができる。そのため、増倍領域３０１内の電界が均一化され、増倍領域３０１における増倍率のばらつきが発生しにくくなる。これにより、フォトセンサ１００Ｂの開口率を高くすることができ、フォトセンサ１００Ｂを高感度化することができる。
　また、フォトセンサ１００は、第１半導体層２０１に接続された第１コンタクト４０１と、保護層（例えば第１保護層２１１及び第２保護層２１２）に電圧を印加する第２コンタクト４０２と、をさらに備える。第１主面Ｓ１のうち分離領域２０が占める分離領域面２１には、第１コンタクト４０１、第２コンタクト４０２及びトレンチ４０７のいずれもが接していなくてもよい。
　これによれば、第１コンタクト４０１、第２コンタクト４０２及びトレンチ４０７が、分離領域面２１に設けられていない構造とすることができ、分離領域２０の幅を狭くすることができる。これにより、フォトセンサ１００の開口率を高めることができ、フォトセンサ１００を高感度化することができる。
　また、隣接する２つのＡＰＤ１から伸びる２つの異なる空乏層が、第３半導体層の少なくとも一部で接していてもよい。
　この２つの異なる空乏層によって、ポテンシャル壁を形成することができるので、隣り合うＡＰＤ１の混色を抑制しつつ、フォトセンサ１００の開口率を高めることができる。これによりフォトセンサ１００を高感度化することができる。
　また、フォトセンサ１００Ｄは、第１の半導体基板１０１に形成された画素回路３１をさらに備えている。画素回路３１は、第１コンタクト４０１を介してＡＰＤ１に電気的に接続されていてもよい。
　これによれば、フォトセンサ１００Ｄを高集積化することが可能となり、フォトセンサ１００の開口率を高めることが可能となる。
　また、画素回路３１は、第２導電型のトランジスタを含み、Ｎウェル＋Ｎ－電界緩和領域を有していてもよい。
　これによれば、画素回路３１の時定数を短くすることができる。
　また、画素回路３１は、第１導電型のトランジスタを含み、トリプルウェル構造を有していてもよい。
　これによれば、画素回路３１の時定数を短くすることができる。
　また、分離領域２０は、互いに隣り合うＡＰＤ領域１０の間に複数形成され、第１の半導体基板１０１内における複数の分離領域２０の間には、画素回路３１を有する回路領域３０が形成されていてもよい。
　これによれば、分離領域２０を用いて回路領域３０とＡＰＤ領域とを確実に分離することができる。そのため、例えば、ＡＰＤ領域１０において、レンズ５０２の光学中心が増倍領域３０１の中心と一致するように、レンズ５０２及び増倍領域３０１を配置することが可能となる。これにより、光電変換によって発生した電荷が、より増倍領域３０１に入りやすくなり、フォトセンサ１００Ｅの感度を向上することができる。
　また、フォトセンサ１００Ｈは、第１の半導体基板１０１とは異なる半導体基板である第２の半導体基板１０４をさらに備える。第２の半導体基板１０４は、第１コンタクト４０１を介してＡＰＤ１に電気的に接続される画素回路３１を有していてもよい。
　これによれば、フォトセンサ１００Ｈを高集積化することが可能となり、フォトセンサ１００の開口率を高めることが可能となる。
　また、フォトセンサ１００に光が照射される側の面は、第２主面Ｓ２であってもよい。
　これによれば、第１の半導体基板１０１上に簡易に画素回路３１を形成することが可能となり、フォトセンサ１００の開口率を高めることが可能となる。
　また、フォトセンサ１００は裏面照射型であってもよい。
　これによれば、第１の半導体基板１０１上に簡易に画素回路３１を形成することが可能となり、フォトセンサ１００の開口率を高めることが可能となる。
　本実施の形態の距離測定システム８００は、上記フォトセンサを有する受光部８２０と、測定対象物９００に向けて発光する発光部８１０と、受光部８２０及び発光部８１０を制御する制御部８３０と、測定対象物９００で反射した反射光に対応する信号を受光部８２０から受け、測定対象物９００までの距離を算出する演算部８４０と、を備える。
　距離測定システム８００が、高感度化された上記フォトセンサを備えることで、距離の誤検知を防止し、測定対象物９００までの距離を高い精度で求めることができる。
　（その他の実施の形態）
　以上、実施の形態について説明したが、本開示は、上記実施の形態に限定されるものではない。実施の形態に対して当業者が思いつく各種変形を施して得られる形態や、本開示の趣旨を逸脱しない範囲で各実施の形態における構成要素及び機能を任意に組み合わせることで実現される形態も本開示に含まれる。
　本開示は、アバランシェフォトダイオードを有するフォトセンサ、イメージセンサ又は距離測定システムとして有用である。
１　　　ＡＰＤ（アバランシェフォトダイオード）
１０　　ＡＰＤ領域
２０　　分離領域
２１　　分離領域面
３０　　回路領域
３１　　画素回路
５１　　転送トランジスタ
５２　　浮遊拡散容量
５３　　リセットトランジスタ
５４　　ソースフォロワトランジスタ
５５　　垂直信号線
５６　　選択トランジスタ
５７　　水平信号線
６１　　垂直走査回路
６２　　水平走査回路
６３　　読み出し回路
６４　　バッファアンプ
１００、１００Ａ、１００Ｂ、１００Ｃ、１００Ｄ、１００Ｅ、１００Ｆ、１００Ｇ、１００Ｈ　フォトセンサ
１０１　第１の半導体基板
１０２　光学層
１０３　配線層
１０４　第２の半導体基板
１１０　画素
２０１　第１半導体層
２０２　第２半導体層
２０３　第３半導体層
２０４　第４半導体層
２０５　第５半導体層
２０７　トレンチ
２０７ａ　一方端
２０７ｂ　他方端
２０７ｃ　側面
２１１　第１保護層
２１２　第２保護層
２２１　第１ウェル
２２２　第２ウェル
２２３　第３ウェル
２２４　第４ウェル
２３０　ウェルコンタクト
２５１　転送トランジスタ
２５３　リセットトランジスタ
２５４　ソースフォロワトランジスタ
２５６　選択トランジスタ
３０１　増倍領域
４０１　第１コンタクト
４０２　第２コンタクト
５０１　第３保護層
５０２　レンズ
５０３　光散乱層
６０１　第１電界ベクトル
６０２　第２電界ベクトル
７０１　反射板
８００　距離測定システム
８１０　発光部
８２０　受光部
８３０　制御部
８４０　演算部
８５０　出力部
９００　測定対象物
Ｓ１　　第１主面
Ｓ２　　第２主面

Claims (16)

  1. 　ＡＰＤ（アバランシェフォトダイオード）を有するＡＰＤ領域であって第１の半導体基板に形成された複数の前記ＡＰＤ領域と、
    　前記第１の半導体基板内にて、互いに隣り合う前記ＡＰＤ領域の間に形成された分離領域と、
    　を備え、
    　前記第１の半導体基板は、前記第１の半導体基板の両主面のうちの１つである第１主面と、前記第１主面と反対側の第２主面と、を有し、
    　前記ＡＰＤは、前記第１主面に接する第１導電型の第１半導体層と、前記第１半導体層に対して前記第２主面側に配置され前記第１導電型とは反対の導電型である第２導電型の第２半導体層と、によって構成され、
    　前記分離領域は、前記第１主面側に設けられた前記第１導電型又は前記第２導電型の第３半導体層と、前記第３半導体層よりも前記第２主面側に設けられたトレンチと、を有し、
    　前記トレンチの一方端は前記第２主面に接しており、前記トレンチの他方端は前記第１主面に接しておらず、
    　前記トレンチの他方端と前記第１主面との間は、少なくとも一部が空乏化している
    　フォトセンサ。
  2. 　前記トレンチの他方端は、前記第１半導体層と前記第２半導体層との界面よりも前記第２主面側に位置している
    　請求項１に記載のフォトセンサ。
  3. 　前記トレンチの他方端及び側面を覆う保護層をさらに備え、
    　前記保護層は、前記第２半導体層よりも前記第２主面側に位置している
    　請求項２に記載のフォトセンサ。
  4. 　前記第２半導体層の不純物濃度は、前記第１主面側よりも前記第２主面側のほうが高い
    　請求項１～３のいずれか１項に記載のフォトセンサ。
  5. 　前記第２半導体層は、前記第２主面に近づくにしたがって不純物濃度が徐々に増加している
    　請求項４に記載のフォトセンサ。
  6. 　前記第２半導体層は、さらに、前記第１の半導体基板の全面に形成される
    　請求項５に記載のフォトセンサ。
  7. 　前記第１半導体層に接続された第１コンタクトと、前記保護層に電圧を印加する第２コンタクトと、をさらに備え、
    　前記第１主面のうち前記分離領域が占める分離領域面には、前記第１コンタクト、前記第２コンタクト及び前記トレンチのいずれもが接していない
    　請求項３に記載のフォトセンサ。
  8. 　隣接する２つの前記ＡＰＤから伸びる２つの異なる空乏層が、前記第３半導体層の少なくとも一部で接する
    　請求項７に記載のフォトセンサ。
  9. 　前記第１の半導体基板に形成された画素回路をさらに備え、
    　前記画素回路は、前記第１コンタクトを介して前記ＡＰＤに電気的に接続されている
    　請求項７又は８に記載のフォトセンサ。
  10. 　前記画素回路は、前記第２導電型のトランジスタを含み、Ｎウェル＋Ｎ－電界緩和領域を有する
    　請求項９に記載のフォトセンサ。
  11. 　前記画素回路は、前記第１導電型のトランジスタを含み、トリプルウェル構造を有している
    　請求項９に記載のフォトセンサ。
  12. 　前記分離領域は、互いに隣り合う前記ＡＰＤ領域の間に複数形成され、
    　前記第１の半導体基板内における複数の前記分離領域の間には、前記画素回路を有する回路領域が形成されている
    　請求項９～１１のいずれか１項に記載のフォトセンサ。
  13. 　前記第１の半導体基板とは異なる半導体基板である第２の半導体基板をさらに備え、
    　前記第２の半導体基板は、前記第１コンタクトを介して前記ＡＰＤに電気的に接続される画素回路を有している
    　請求項７又は８に記載のフォトセンサ。
  14. 　前記フォトセンサに光が照射される側の面は、前記第２主面である
    　請求項１～１３のいずれか１項に記載のフォトセンサ。
  15. 　前記フォトセンサは裏面照射型である
    　請求項１～１４のいずれか１項に記載のフォトセンサ。
  16. 　請求項１～１５のいずれか１項に記載のフォトセンサを有する受光部と、
    　測定対象物に向けて発光する発光部と、
    　前記受光部及び前記発光部を制御する制御部と、
    　前記測定対象物で反射した反射光に対応する信号を前記受光部から受け、前記測定対象物までの距離を算出する演算部と、
    　を備える距離測定システム。
PCT/JP2021/001525 2020-01-21 2021-01-18 フォトセンサ及び距離測定システム WO2021149650A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202180009299.5A CN114981970A (zh) 2020-01-21 2021-01-18 光电传感器及距离测定系统
US17/792,912 US20230063377A1 (en) 2020-01-21 2021-01-18 Photosensor and distance measurement system
JP2021572728A JPWO2021149650A1 (ja) 2020-01-21 2021-01-18

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020007247 2020-01-21
JP2020-007247 2020-01-21

Publications (1)

Publication Number Publication Date
WO2021149650A1 true WO2021149650A1 (ja) 2021-07-29

Family

ID=76992435

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/001525 WO2021149650A1 (ja) 2020-01-21 2021-01-18 フォトセンサ及び距離測定システム

Country Status (4)

Country Link
US (1) US20230063377A1 (ja)
JP (1) JPWO2021149650A1 (ja)
CN (1) CN114981970A (ja)
WO (1) WO2021149650A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022112594A (ja) * 2021-01-22 2022-08-03 キヤノン株式会社 光電変換装置、光検出システム

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009014460A (ja) * 2007-07-03 2009-01-22 Hamamatsu Photonics Kk 裏面入射型測距センサ及び測距装置
WO2011071483A1 (en) * 2009-12-07 2011-06-16 Array Optronix, Inc. Back-illuminated si photomultipliers: structure and fabrication methods
WO2017043068A1 (ja) * 2015-09-09 2017-03-16 パナソニックＩｐマネジメント株式会社 固体撮像素子
WO2018174090A1 (ja) * 2017-03-22 2018-09-27 ソニーセミコンダクタソリューションズ株式会社 撮像装置及び信号処理装置
JP2018157156A (ja) * 2017-03-21 2018-10-04 パナソニックＩｐマネジメント株式会社 固体撮像素子及びその製造方法
JP2018201005A (ja) * 2016-10-18 2018-12-20 ソニーセミコンダクタソリューションズ株式会社 光検出器
JP2019169643A (ja) * 2018-03-23 2019-10-03 パナソニックＩｐマネジメント株式会社 固体撮像素子
JP2019530215A (ja) * 2016-09-23 2019-10-17 アップル インコーポレイテッドＡｐｐｌｅ Ｉｎｃ． 積層背面照射型ｓｐａｄアレイ

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009014460A (ja) * 2007-07-03 2009-01-22 Hamamatsu Photonics Kk 裏面入射型測距センサ及び測距装置
WO2011071483A1 (en) * 2009-12-07 2011-06-16 Array Optronix, Inc. Back-illuminated si photomultipliers: structure and fabrication methods
WO2017043068A1 (ja) * 2015-09-09 2017-03-16 パナソニックＩｐマネジメント株式会社 固体撮像素子
JP2019530215A (ja) * 2016-09-23 2019-10-17 アップル インコーポレイテッドＡｐｐｌｅ Ｉｎｃ． 積層背面照射型ｓｐａｄアレイ
JP2018201005A (ja) * 2016-10-18 2018-12-20 ソニーセミコンダクタソリューションズ株式会社 光検出器
JP2018157156A (ja) * 2017-03-21 2018-10-04 パナソニックＩｐマネジメント株式会社 固体撮像素子及びその製造方法
WO2018174090A1 (ja) * 2017-03-22 2018-09-27 ソニーセミコンダクタソリューションズ株式会社 撮像装置及び信号処理装置
JP2019169643A (ja) * 2018-03-23 2019-10-03 パナソニックＩｐマネジメント株式会社 固体撮像素子

Also Published As

Publication number Publication date
CN114981970A (zh) 2022-08-30
US20230063377A1 (en) 2023-03-02
JPWO2021149650A1 (ja) 2021-07-29

Similar Documents

Publication Publication Date Title
US9419159B2 (en) Semiconductor light-detecting element
US11888003B2 (en) Photodetector
EP2560215B1 (en) Semiconductor light detecting element
JP7174932B2 (ja) 固体撮像素子
US11791433B2 (en) Single photon avalanche diode
KR20140067559A (ko) 디지털 엑스레이 검출기용 박막트랜지스터 어레이 기판
CN113614931B (zh) 光检测器
US8212327B2 (en) High fill-factor laser-treated semiconductor device on bulk material with single side contact scheme
WO2021149650A1 (ja) フォトセンサ及び距離測定システム
WO2021093370A1 (zh) 一种utbb光电探测器像素单元、阵列和方法
WO2022124019A1 (ja) フォトディテクタ、フォトディテクタアレイおよび距離測定システム
WO2021124697A1 (ja) 半導体装置及び電子機器
CN114902418A (zh) 测距图像传感器及其制造方法
US20220246782A1 (en) Photo sensor and distance measuring system using said photo sensor
JP2020167248A (ja) 固体撮像素子
US20240047489A1 (en) Single photon avalanche diode
US20220310684A1 (en) Solid-state image sensor
WO2021085484A1 (ja) 光検出器
US20230283866A1 (en) Imaging device
WO2019180898A1 (ja) 固体撮像素子
CN114830632A (zh) 光检测装置和光传感器的驱动方法
JP2020161739A (ja) 光検出器

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21744239

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2021572728

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21744239

Country of ref document: EP

Kind code of ref document: A1