JP2019530215A - 積層背面照射型ｓｐａｄアレイ - Google Patents

Abstract

背面照射型単一光子アバランシェダイオード（ＳＰＡＤ）画像センサは、回路ウェハ上に垂直に積層されたセンサウェハを含む。センサウェハは、１つ以上のＳＰＡＤ領域を含み、各ＳＰＡＤ領域（４００）は、アノード勾配層（４０２）、ＳＰＡＤ領域の前面に隣接して配置されたカソード領域（４０４）、及びカソード領域上に配置されたアノードアバランシェ層（４０８）を含む。各ＳＰＡＤ領域は、ウェハ間コネクタを介して、電圧源及び回路ウェハ内の出力回路に接続されている。ディープトレンチ分離要素（４２４）は、ＳＰＡＤ領域間の電気的及び光学的分離を提供するために使用される。

Description

（関連出願の相互参照）
この特許協力条約特許出願は、２０１６年９月２３日に出願された「Ｂａｃｋ−Ｉｌｌｕｍｉｎａｔｅｄ ＳＰＡＤ Ｉｍａｇｅ Ｓｅｎｓｏｒ」と題する米国仮特許出願第６２／３９８，７１２号、及び２０１６年９月２３日に出願された「Ｂａｃｋ−Ｉｌｌｕｍｉｎａｔｅｄ ＳＰＡＤ Ｉｍａｇｅ Ｓｅｎｓｏｒ」と題する米国仮特許出願第６２／３９８，７０９号に対する優先権を主張し、これらの内容は、それらの全体が参照により本明細書に組み込まれている。

記載された実施形態は、一般に、単一光子アバランシェダイオード（ＳＰＡＤ）画像センサに関する。

画像センサは、デジタルカメラ、携帯電話、コピー機、医療撮像デバイス、セキュリティシステム、及び飛行時間型カメラなどの様々な電子デバイスに使用されている。画像センサは典型的に、入射光を検出又はそれに応答する光検出器のアレイを含む。画像センサに使用できる光検出器の１つのタイプは、単一光子アバランシェダイオード（ＳＰＡＤ）領域である。ＳＰＡＤ領域は、（単一光子まで下がった）低レベルの光を検出し、光子の到着時間を知らせるように構成された感光性領域である。

モノリシック集積ＳＰＡＤ画像センサは典型的に、ＳＰＡＤ領域のアレイ及びＳＰＡＤ領域用の電気回路を含む。しかしながら、ＳＰＡＤ領域用の電気回路は半導体ウェハ上のスペースを消費するので、アレイのフィルファクタは制限され得る。加えて、モノリシック集積ＳＰＡＤ画像センサの製造中に、半導体ウェハの汚染を防止することは困難であり得る。金属及び他の汚染物質は、ＳＰＡＤ画像センサ内のノイズを増大させるなどによって、ＳＰＡＤ画像センサの性能に悪影響を及ぼす可能性がある。

いくつかの例では、光子検出効率とＳＰＡＤ領域のタイミング応答との間にトレードオフがあり得る。より厚い半導体ウェハによってＳＰＡＤ領域の光子検出効率を改善することができるが、電荷キャリアがより厚い半導体ウェハを通って伝播しなければならないので、より厚い半導体ウェハは、ＳＰＡＤ領域の時間分解能又は応答時間を低下させる可能性がある。加えて、より厚い半導体ウェハはより高いブレークダウン電圧を生じ得るので、ＳＰＡＤ画像センサがガイガーモードで動作している場合、ＳＰＡＤ画像センサの電力消費を増大させる可能性がある。

一態様では、背面照射型単一光子アバランシェダイオード（ＳＰＡＤ）画像センサは、センサウェハ、及びセンサウェハの下に配置され、センサウェハに取り付けられた回路ウェハを含む。センサウェハは、第１のドーパント型を含むアノード領域と、第２のドーパント型を含み、ＳＰＡＤ領域の前面に隣接して配置されたカソード領域と、を含むＳＰＡＤ領域を含む。アノード領域は、アノード勾配層、及び第１のドーパント型を含みカソード領域の上方に配置されたアノードアバランシェ層を含む。エッジブレークダウンを減少させるために、カソード領域は第１の面積を有し、アノードアバランシェ層は第１の面積よりも小さい第２の面積を有する。アノード勾配層における第１のドーパント型のドーパント濃度は、アノード勾配層にドーパント濃度勾配を生じさせるため、アノード勾配層の背面でより高く、アノード勾配層の前面でより低い。ドーパント濃度勾配は、アノード勾配層を介して、光子生成電荷キャリアをアノードアバランシェ層まで導くことができる。背面照射型ＳＰＡＤセンサは、ＳＰＡＤ領域に隣接するディープトレンチ分離領域を含んでもよい。

別の態様では、背面照射型単一光子アバランシェダイオード（ＳＰＡＤ）画像センサを含む電子デバイスを開示する。ＳＰＡＤ画像センサは、センサウェハ、及びセンサウェハの前面に取り付けられた回路ウェハを含む。センサウェハは、第１のＳＰＡＤ領域、及び第１のＳＰＡＤ領域に隣接する第２のＳＰＡＤ領域を含む。第１及び第２のＳＰＡＤ領域はそれぞれ、第１のドーパントを含むアノード勾配層と、アノード勾配層の前面に隣接し、第２のドーパントを含むカソード領域と、カソード領域の上方に配置され、第１のドーパントを含むアノードアバランシェ層と、を含む。センサ層はまた、第１のＳＰＡＤ領域と第２のＳＰＡＤ領域との間に配置され、センサウェハの背面から延在するディープトレンチ分離領域を含む。電子デバイスはまた、背面照射型（ＳＰＡＤ）画像センサに動作可能に接続された処理デバイスを含む。処理デバイスは、背面照射型（ＳＰＡＤ）画像センサから出力信号を受信するように構成されていてもよい。

更なる実施形態では、ディープトレンチ分離領域は、第１のＳＰＡＤ領域と第２のＳＰＡＤ領域との間に配置される。ディープトレンチ分離領域はセンサウェハの背面を通って延在し、光シールドはディープトレンチ分離領域の上方に配置されている。処理デバイスは、背面照射型ＳＰＡＤ画像センサから出力信号を受信し、その出力信号に基づいて飛行時間データを判定するように構成されている。

更に別の態様では、電子デバイスは、処理デバイスに動作可能に結合された背面照射型単一光子アバランシェダイオード（ＳＰＡＤ）画像センサを含む。ＳＰＡＤ画像センサは、センサウェハ、及びセンサウェハの下に積層された回路ウェハを含む。センサウェハは、ディープトレンチ分離領域によって分離されたＳＰＡＤ領域のアレイを含む。各ＳＰＡＤ領域は、第１のドーパント型を含むアノード勾配層と、ＳＰＡＤ領域の前面に隣接して配置され、第２のドーパント型を含むカソード領域と、カソード領域の上方に配置され、第１のドーパント型を含むアノードアバランシェ層と、を含む。アノード勾配層内の第１のドーパント型は、アノード勾配層の背面に隣接するドーパント濃度がアノード勾配層の前面に隣接するドーパント濃度と比べてより高いドーパント濃度勾配で構成されている。ドーパント濃度勾配は、光子生成電荷キャリアをアノードアバランシェ層に導く。エッジブレークダウンを減少させるために、カソード領域は第１の面積を有し、アノードアバランシェ層は第１の面積よりも小さい第２の面積を有する。ディープトレンチ分離領域は、ＳＰＡＤ領域のアレイ内の各ＳＰＡＤ領域に隣接しており、光シールドはディープトレンチ分離領域の上方に配置されている。ディープトレンチ分離領域及び光シールドは、ＳＰＡＤ領域間の光学的及び電気的クロストークを低減又は抑制することができる。ディープトレンチ分離領域は、導電材料を含んでもよく、又は交互する低屈折率材料層と高屈折率材料層を含んでもよい。

本開示は、添付の図面と併せて以下の詳細な説明によって容易に理解され、同様の参照番号は同様の構造要素を示す。

１つ以上のＳＰＡＤ画像センサを含むシステムの一例を示す。 図１に示す検出器の一例の断面図を描写する。 背面照射型ＳＰＡＤ画像センサの一例の断面図を示す。 図３Ａの例示的な背面照射型ＳＰＡＤ画像センサの変形例の断面図を示す。 図３Ａ〜図３Ｂの実施形態において使用され得る、例示的なクエンチ／再充電及び出力回路の回路図を示す。 図３Ａ〜図３Ｂに示すＳＰＡＤ画像センサにおける使用に適したＳＰＡＤ領域の第１の例を描写する図である。 図４Ａの例示的なＳＰＡＤ領域の更なる詳細を描写する。 図４Ｂに示すＳＰＡＤ領域にわたる光子検出効率の代表的なプロットである。 図３Ａ〜図３Ｂに示すＳＰＡＤ画像センサにおける使用に適したディープトレンチ分離領域を備えるＳＰＡＤ領域の第２の例を描写する。 図３Ａ〜図３Ｂに示すＳＰＡＤ画像センサにおける使用に適したガードリング層を備えるＳＰＡＤ領域の第３の例を示す。 ガードリング層を備える及び備えない、図５の例におけるアバランシェ領域の縁部周辺の電界の例示的なプロットを示す。 センサウェハにおけるＳＰＡＤ領域のアレイのためのレイアウト例を示す。 １つ以上の背面照射型ＳＰＡＤ画像センサを含む電子デバイスのブロック図を示す。

添付の図でのクロスハッチング又はシェーディングの使用は、概して、隣り合う要素間の境界を明らかにし、図の視認性も促進するためにも提供される。したがって、クロスハッチング又はシェーディングの存在も不在も、添付の図に示される任意の要素に関する特定の材料、材料特性、要素の割合、要素の寸法、同様に図示されている要素の共通点、又は任意の他の特質、属性、若しくは特性についてのいかなる選好又は要件も伝達又は指示するものではない。

追加的に、種々の特徴及び要素（並びにそれらの集合及び群）の（相対的であれ絶対的であれ）割合及び寸法、並びにそれらの間に提示される境界、分離点及び位置関係は、単に本明細書に述べられる種々の実施形態の理解を容易にするために添付の図に提供されるものであり、したがって必ずしも一定の縮尺で提示又は図示されていない場合があり、図示される実施形態についての任意の選好又は要件を、それを参照して述べられる実施形態を除外して示す意図はないことを理解されたい。

ここで、添付の図面に示された代表的な実施形態を詳細に参照する。以下の説明は、これらの実施形態を１つの好ましい実施形態に限定することを意図するものではないことを理解されたい。反対に、以下の説明は、添付の特許請求の範囲によって定義される記述されている実施形態の趣旨及び範囲に含まれ得る代替形態、修正形態、及び均等物を対象として含むことを意図するものである。

以下の開示は、背面照射型単一光子アバランシェダイオード（ＳＰＡＤ）画像センサに関する。ＳＰＡＤ画像センサは、センサウェハ、及びセンサウェハの前面に取り付けられた、又は接合された別個の回路ウェハを含む。センサウェハは１つ以上のＳＰＡＤ領域を含む。各ＳＰＡＤ領域は、光感知半導体セクションを含み、ＳＰＡＤ画像センサの画素要素として機能する、すなわち、光子を受け取り、電流を生成する。各ＳＰＡＤの半導体セクションはダイオードとして構成されている。ＳＰＡＤ領域は、ダイオードセクションをそのアバランシェ領域に逆バイアスすることによって光を検出することが可能になる。入射する光子は、アバランシェ電流を誘起する電荷キャリアを生成する。回路ウェハは、ＳＰＡＤ領域（単数又は複数）に接続し、アバランシェ電流を検出する電気回路を含む。いくつかの実施形態では、各ＳＰＡＤ領域は、第１のウェハ間コネクタを介して少なくとも１つの電圧源に接続され、第２のウェハ間コネクタを介して出力回路に接続される。

センサウェハはＳＰＡＤ領域を主に含むので、センサウェハの製造プロセスはＳＰＡＤ領域の製造のために最適化することができる。同様に、回路ウェハの製造プロセスは、回路ウェハ内の電気回路に対して最適化されてもよい。センサウェハには電気回路が含まれていないので、センサウェハの汚染が低減又は除去される。

以下でより十分に説明するように、いくつかのＳＰＡＤ領域は、光を受け入れるように構成された表面（「背面」と呼ぶ）、光子生成電荷キャリア（例えば電子）をアノード勾配層の側縁部からアノード勾配層の内側（すなわち中央）に導くように構成されたアノード勾配層を含む。電荷キャリアは次いで、ＳＰＡＤ領域のアノードアバランシェ層に向かって導かれる。アノードアバランシェ層では、電荷キャリアが更に電荷キャリアを誘起させ、それによってその電荷キャリアがカソード領域において反対型の電荷キャリアと結合する。その結果、ＳＰＡＤ領域に電流パルスが入る。一実施形態では、ＳＰＡＤ領域は、ＳＰＡＤ領域の第１の側縁部（例えば左側縁部）に隣接して配置された第１の側縁部ドーパント濃度勾配、及びＳＰＡＤ領域の対向する側縁部（例えば右側縁部）に隣接して配置された第２の側縁部ドーパント濃度勾配を含む。別のドーパント濃度勾配は、アノード勾配層内で、低濃度ドープ層からアノード勾配層又はＳＰＡＤ領域の背面まで垂直方向に増大し得る。

いくつかの実施形態では、ガードリング層は、各ＳＰＡＤ領域内のアノードアバランシェ層及びカソード領域に隣接して又は隣に配置することができる。ガードリング層は、カソード領域とアノードアバランシェ層との間の最大電界を緩和するように構成されている。アノードアバランシェ層の幅及び長さは、ガードリング層に基づいて拡張されてもよい。

ディープトレンチ分離（ＤＴＩ）領域は、ＳＰＡＤ領域に隣接してその周囲でセンサウェハ内に配置される。ＤＴＩ領域は、センサウェハの背面からＳＰＡＤ領域の前面まで延在して、電気的及び光学的クロストークを低減又は抑制する。いくつかの実施形態では、ＤＴＩ領域は、センサウェハの背面（受光面）を通って延在する。光学的クロストークを更に低減するために、光シールドをセンサウェハの背面上（例えば、ＤＴＩ領域上）に配置することができる。

ＳＰＡＤ領域の半導体セクション容積の側壁を形成するものなど、ＤＴＩ領域の外面は、ピンニング層及び／又はパッシベーション層を有することができる。いくつかの実施形態では、ＳＰＡＤ領域の前面に隣接するＤＴＩ領域の一部上にドープウェルを配置して、ＳＰＡＤ領域への電気的接続を提供することができる。ピンニング層がＤＴＩ領域の外面上に配置される場合、ドープウェルはピンニング層に接続することができる。

いくつかの実施形態では、逆バイアス電圧源とは別個の絶縁電圧源と、ＤＴＩ領域に含まれる導電材料との間に、電気的接続が行われる。導電材料に印加される絶縁電圧は、ＳＰＡＤ領域間のクロストークを防止し、光子生成電荷キャリアをアバランシェ領域に向けることができる。接続は、ＳＰＡＤ領域のＤＴＩ領域内のビアを介して行うことができる。他のビアは、逆バイアス電圧源との接続を可能にするために、ＤＴＩ領域の一部であってもよい。ＤＴＩ領域を介して使用されるビアは、集光専用により大きな領域を可能にすることができる。

更に、光リフレクタを各ＳＰＡＤ領域の少なくとも一部の下に配置して、最初に検出されなかった光子をセンサウェハのＳＰＡＤ領域内に反射し戻して、電荷キャリアの生成を誘起することができる。反射された光子が追加の光子生成電荷キャリアを生成することができるため、光子を反射してＳＰＡＤ領域に戻すことは、各ＳＰＡＤ領域の光子検出効率（ＰＤＥ）を増大させることができる。

これら及び他の実施形態について、図１〜図８を参照して以下に論じる。しかしながら、当業者であれば、これらの図に関して本明細書に与えられた発明を実施するための形態は説明の目的のためのものに過ぎず、限定するものとして解釈されるべきではないことを容易に理解するであろう。

図１は、１つ以上のＳＰＡＤ画像センサを含むシステムの一例を示す。システム１００は、エミッタ１０２、検出器１０４、及びターゲット１０６を含む。エミッタ１０２及び検出器１０４のそれぞれは、１つ以上のエミッタ及び検出器をそれぞれ表す。エミッタ１０２はターゲット１０６に向けて光を放射するように配置され、検出器１０４はシーン及び／又はターゲット１０６から反射された光を検出するように配置されている。

処理デバイス１０８は、エミッタ１０２と検出器１０４とに動作可能に接続されている。光が検出されると、処理デバイス１０８は、エミッタ１０２に、ターゲット１０６に向けて光を放射させる（矢印１１０によって表される放射光）。ターゲット１０６から反射された光は、次いで検出器１０４によって検出される（矢印１１２によって表される反射光）。処理デバイス１０８は、検出器１０４からの出力信号を受信し、出力信号を処理して反射光、ターゲット１０６、及び／又はシーンに関連付けられた１つ以上の特性を判定する。

図２は、図１に示す検出器の一例の断面図を描写する。検出器２００は、ＳＰＡＤ画像センサ２０４と光学的に通信している撮像段２０２を含む。撮像段２０２は、検出器２００のエンクロージャ２０６に動作可能に接続され、ＳＰＡＤ画像センサ２０４の前に配置されている。撮像段２０２は、レンズ、フィルタ、絞り、及びシャッタなどの従来の要素を含むことができる。撮像段２０２は、その視野内の光２０８を、ＳＰＡＤ画像センサ２０４上に向け、合焦させ、又は透過させる。ＳＰＡＤ画像センサ２０４は、入射光子を電気信号に変換することによって光（例えば、図１の反射光１１２）を検出する。

ＳＰＡＤ画像センサ２０４は、支持構造体２１０を含むか、又は支持構造２１０によって支持され得る。支持構造体２１０は、シリコン、シリコンオンインシュレータ（ＳＯＩ）技術、シリコンオンサファイア（ＳＯＳ）技術、ドープ半導体及び非ドープ半導体、半導体基板上に形成されたエピタキシャル層、半導体基板中に形成されたウェル領域若しくは埋込み層、並びに他の半導体構造が挙げられるが、これらには限定されない半導体ベースの材料とすることができる。

撮像段２０２又はＳＰＡＤ画像センサ２０４の様々な要素は、処理デバイス又はメモリ（例えば、図１の処理デバイス１０８、図８の処理デバイス８０４、及び図８のメモリ８０６）から供給されるタイミング信号又は他の信号によって制御することができる。撮像段２０２の要素の一部又は全部は、単一の構成要素中に統合してもよい。加えて、撮像段２０２の要素の一部又は全部を、ＳＰＡＤ画像センサ２０４と、場合によっては検出器２００の１つ以上の追加の要素と統合して、カメラモジュールを形成することができる。例えば、いくつかの実施形態では、プロセッサ又はメモリをＳＰＡＤ画像センサ２０４と統合することができる。

図３Ａは、背面照射型ＳＰＡＤ画像センサの一例の断面図を示す。背面照射型ＳＰＡＤ画像センサ３００は、回路ウェハ３０４上に垂直に積層されたセンサウェハ３０２を含む。具体的には、回路ウェハ３０４の背面は、インタフェース３０６において、センサウェハ３０２の前面に取り付けられるか、又は接合される。図３Ａでは１つの回路ウェハ３０４のみを描いているが、他の実施形態では複数の回路ウェハを含むことができる。

センサウェハ３０２及び回路ウェハ３０４はそれぞれ、任意の好適な材料で形成することができる。一実施形態では、センサウェハ３０２及び回路ウェハ３０４は、半導体ベースの材料で形成される。前述のように、例示的な半導体ベースの材料は、シリコン、シリコン−絶縁体−シリコン、サファイア上のシリコン、ドープ及び非ドープ半導体を含む。センサウェハ３０２及び回路ウェハ３０４は、半導体基板上に形成されたエピタキシャル層、並びに、半導体基板内に形成された領域又は埋め込み層、及び他の同様の構造として形成することができる。

図３Ａの例示的実施形態では、センサウェハ３０２は、ＳＰＡＤ領域３０８のアレイを含む。各ＳＰＡＤ領域３０８は、ダイオード構造を実装するためにアノード領域及びカソード領域を含む。アノード領域は、どちらも第１のドーパント型でドープされた、アノードアバランシェ層３１４及びアノード勾配層３１０を含む。カソード領域３１２は、第２のドーパント型でドープされている。いくつかの実施形態では、アノード領域はｐ型ドープシリコンを含み、カソード領域３１２はｎ型ドープシリコンを含む。しかしながら、以下に記載する実施形態では、これらのドーピング型を逆にすること、又は代替の半導体材料を使用することも可能である。カソード領域３１２は、センサウェハ３０２と回路ウェハ３０４との間の境界面３０６により近いアノード勾配層３１０の側に配置されている。例えば、カソード領域３１２は、半導体ベースのアノード勾配層３１０と二酸化シリコン層３１５との間の境界面３１３において、アノード勾配層３１０の前面に配置されてもよい。カソード領域３１２は、第１の横幅（図７のＷ１を参照）及び第１の横方向長さ（図７のＬ１を参照）を有する。ＳＰＡＤ領域は、実質的に平行な柱として形作られる。背面３３６及び境界面３１３などの柱の端面は、正方形、矩形、楕円形又は他の平面形状として形作ることができる。それらの横方向の寸法は、２つの垂直方向における前面及び背面の最大範囲を指し、必ずしも前面又は背面の矩形形状を意味するものではない。背面３３６及び境界面３１３からの距離は、ＳＰＡＤ領域の横方向の幅及び長さのいずれより大きくても、小さくても、又は等しくてもよい。

アノード勾配層３１０は、ダイオード構造のアノード領域の一部を形成し、カソード領域３１２はダイオード構造のカソードを形成する。アノード領域はまた、カソード領域３１２上に形成され、こちらも第１のドーパント型でドープされたアノードアバランシェ層３１４を含む。アノードアバランシェ層３１４は、第２の横幅及び第２の横方向長さ（図７に示す特定の形状に対してそれぞれＷ２及びＬ２）を有する。いくつかの実施形態では、アノードアバランシェ層３１４の面積（Ｌ２×Ｗ２）がカソード領域３１２の面積（Ｌ１×Ｗ１）よりも小さくなるように、Ｗ２はＷ１よりも小さく、Ｌ２はＬ１よりも小さい。アノードアバランシェ層３１４の面積がカソード領域３１２の面積よりも小さい場合、エッジブレークダウンが減少又は回避される。

アノードアバランシェ層３１４は、センサウェハの製造中にアノード勾配層３１０内に特に生成される領域であってもよい。ＳＰＡＤ領域３０８に逆バイアスが印加されていない場合、アノードアバランシェ層３１４は、カソード領域３１２共に形成されたｐ−ｎ接合を形成する空乏領域の全部又は一部を包含してもよい。一般に、いかなる逆バイアス電圧も存在しない場合、空乏領域はカソード領域を囲み、一方、アノードアバランシェ層はアノードとカソードとの間の空乏領域の一部である。アノード勾配層３１０とアノードアバランシェ層３１４とを合わせてアノード領域と呼ぶこととする。

ＳＰＡＤ領域３０８が光を検出することを有効化されると、アノード領域とカソード領域３１２との間のｐ−ｎ接合は、ブレークダウン電圧で又はそれを超える電圧で逆バイアスされる。そのように有効化されると、背面３３６を通ってアノード勾配層３１０に入る光の光子は、電子−正孔生成によって光子生成電荷キャリア（例えば、電子）を生成する。光子生成電荷キャリアは、アノード勾配層３１０の逆バイアス拡大空乏領域（例えば、図４Ａの空乏層４１８を参照）内に注入される。これによって、ＳＰＡＤ領域３０８の出力における出力信号（例えば、電流）を急速に上昇させる自己持続的アバランシェを引き起こすことができる。電流出力パルスの立ち上がりエッジは、検出された光子の到達時間を示す。バイアス電圧をブレークダウン電圧又はそれを下回る電圧まで低下させることにより、アバランシェがクエンチするまで電流が継続する。いくつかの実施形態では、アバランシェ領域は、ブレークダウン電圧に達する直前に完全に空乏化されてもよい。（以下、「空乏化された」領域又は層は、「完全に空乏化された」ことを意味すると理解されたい）。ＳＰＡＤ領域３０８は、バイアス電圧がブレークダウン電圧まで、若しくはそれを下回るか、又は特定の実施形態では直下に減少すると、本質的にリセットされる。ある期間後、バイアス電圧はブレークダウン電圧よりも大きいレベルに復帰し、ＳＰＡＤ領域３０８は別の光子を検出することができる。ＳＰＡＤ領域３０８のブレークダウン電圧は、センサウェハ３０２の半導体材料、ＳＰＡＤ領域３０８の構造、及び温度に少なくとも部分的に基づくことができる。

センサウェハ３０２の二酸化シリコン層３１５に含まれ、ＳＰＡＤ領域３０８の下に配置されているのが、第１のコネクタ３１６、第２のコネクタ３１８、第１のコンタクトパッド３２０、及び第２のコンタクトパッド３２２である。第１のコネクタ３１６は、ＳＰＡＤ領域３０８を第１のコンタクトパッド３２０に接続する。第２のコネクタ３１８は、カソード領域３１２を第２コンタクトパッド３２２に接続する。

回路ウェハ３０４は、第３のコンタクトパッド３２４、第４のコンタクトパッド３２６、１つ以上の電圧源３２８、並びにクエンチ／再充電及び出力回路３５０を含む。図３Ａには示されていないが、回路ウェハ３０４は追加の構成要素及び／又は回路を含んでもよい。例えば、回路ウェハ３０４は、他の実施形態では複数の電圧源を含んでもよい。少なくとも１つの電圧源３２８は、ｐ−ｎ接合を逆バイアスするために高電圧を供給するように構成することができ、同じ電圧源３２８又は別の電圧源３２８は、センサウェハ３０２内のディープトレンチ分離（ＤＴＩ）領域３３４、及び／又は他の層、ウェル、及び／又はドープ領域に対するバイアス電圧を供給するように構成されていてもよい。

第３のコンタクトパッド３２４はセンサウェハ３０２内の第１のコンタクトパッド３２０に接続され、第４のコンタクトパッド３２６はセンサウェハ３０２内の第２のコンタクトパッド３２２に接続される。任意の好適なプロセスを使用して、第１のコンタクトパッド３２０を第３のコンタクトパッド３２４に付着又は接合させ、第２のコンタクトパッド３２２を第４のコンタクトパッド３２６に付着させることができる。接合方法の一例は、銅−銅接合プロセスである。

電圧源３２８は、第３のコネクタ３２９を介して第３のコンタクトパッド３２４に接続されている。電圧源３２８は、ｐ−ｎ接合をブレークダウン電圧又はそれを超える電圧に逆バイアスするために、少なくとも高い逆バイアス電圧をダイオード部分のＳＰＡＤ領域３０８に供給するように構成されている。電圧源３２８はまた、ＳＰＡＤ領域のＤＴＩ領域内の導電材料に第２の絶縁電圧を印加して、ＳＰＡＤ領域間の電気的及び光学的分離を増大させることができる。

各クエンチ／再充電及び出力回路３５０は、第４のコネクタ３３１を介してそれぞれの第４のコンタクトパッド３２６に接続され、クエンチ及び再充電回路、並びに出力回路を含む。クエンチ／再充電及び出力回路３５０はまた、他の回路又は構成要素を含んでもよい。クエンチ及び再充電回路は、アバランシェ電流をクエンチし、バイアス電圧をブレークダウン電圧よりも大きいレベルに復元するように構成されている。任意の好適なデジタル及び／又はアナログ回路を使用して、クエンチ及び再充電回路を実装することができる。特定の例示的なクエンチ／再充電、及び出力回路３５０を、図３Ｃに関連して以下に論じる。

出力回路は、それぞれのＳＰＡＤ領域３０８から出力信号を受信し、ＳＰＡＤ領域３０８から受信した出力パルスの数をカウントするように構成されている。ＳＰＡＤ領域３０８によって受信される光の強度は、所与の期間にわたって検出される出力信号パルス（これは光子の数に依存する）によって判定される。任意の好適なデジタル及び／又はアナログ回路を使用して、出力回路を実装することができる。例えば、いくつかの実施形態では、各出力回路３５０は、出力信号を読み出す、及び／又は出力信号を増幅する１つ以上のトランジスタと、トランジスタ（単数又は複数）から出力信号を受信するカウンタ回路を含む。あるいは、時間−デジタル変換回路を使用することができる。

センサウェハと回路ウェハとの間の第１の電気的接続は、第１のコネクタ３１６、第１のコンタクトパッド３２０、第３のコンタクトパッド３２４、及び第３のコネクタ３２９によって形成される。同様に、第２のコネクタ３１８、第２のコンタクトパッド３２２、第４のコンタクトパッド３２６、及び第４のコネクタ３３１は、センサウェハと回路ウェハとの間の第２の接続を形成する。

いくつかの実施形態では、第１のコネクタ３１６は、ＳＰＡＤ領域３０８の少なくとも一部の下において横方向に延在する横方向シールド３３２を含んで接続してもよい。いくつかの実施形態では、横方向シールド３３２は第１のコネクタ３１６に結合され、逆バイアス電圧、又は基準電圧（たとえば、接地）などの異なる電圧のいずれかでバイアスをかけることができる。他の実施形態では、横方向シールド３３２は、第１のコネクタ３１６から分離していても、又は取り外されていてもよい。横方向シールド３３２は、光子をＳＰＡＤ領域３０８内に（例えば、アノード勾配層３１０に）反射し戻す反射要素として機能することができる。反射された光子は追加の電荷キャリアを生成することができ、それによって各ＳＰＡＤ領域３０８の光子検出効率（ＰＤＥ）を増大させることができる。ＰＤＥの増大は、センサウェハ３０２の厚さを増大させることなく達成することができる。このように、横方向シールド３３２がセンサウェハ３０２の厚さを増大させる必要性を減少させ又は除去するので、横方向シールド３３２は、ＳＰＡＤ領域３０８のタイミング性能を維持又は改善するのを補助することができる。

潜在的な問題は、光子が、隣接するＳＰＡＤ領域３０８に反射し（光クロストーク）、アバランシェ発光により隣接するＳＰＡＤ領域３０８を入り込み（光クロストーク）、及び／又は電荷キャリアが隣接するＳＰＡＤ領域３０８に移動する（電気的クロストーク）結果として、第１のＳＰＡＤ領域３０８に入っていく入射光子が、隣接する又は隣り合うＳＰＡＤ領域３０８に伝播する可能性があることである。光学的及び電気的クロストークを低減又は抑制するために、ＤＴＩ領域３３４が隣接するＳＰＡＤ領域３０８間に配置されている。ＤＴＩ領域３３４は、各ＳＰＡＤ領域３０８を、隣り合うＳＰＡＤ領域３０８から電気的及び光学的に分離する。各ＤＴＩ領域３３４は、ＳＰＡＤ領域３０８の前面から（例えば、カソード領域３１２から）センサウェハ３０２の背面３３６まで延在することができる。いくつかの実施形態では、各ＤＴＩ領域３３４は、センサウェハ３０２の背面３３６を通って延在して、ＳＰＡＤ領域３０８間により大きな分離を提供する。ＤＴＩ領域３３４の異なる実施形態を、図４Ｄと併せてより詳細に論じる。

いくつかの実施形態において、パッシベーション及び／又はピンニング層は、ＤＴＩ領域３３４の側面又は外面上に配置することができる。他の実施形態では、第１のドーパント型でドープされたピンニング層は、ＤＴＩ領域３３４の側面又は外面に沿って延在することができる。ピンニング層は、背面３３６と第１のコンタクトパッド３２０との間に電気的接続を提供する。

加えて、いくつかの実施形態では、電圧源３２８は、第３のコネクタ３２９、第３のコンタクトパッド３２４、第１のコンタクトパッド３２０、及び第１のコネクタ３１６を介して、パッシベーション／ピンニング層に第２の絶縁電圧を印加することができる。各第１のコネクタ３１６は、それぞれのＤＴＩ領域３３４に接続してもよい。

図３Ｂは、図３Ａの例示的な背面照射型ＳＰＡＤ画像センサに基づく別の実施形態の断面図を示す。マイクロレンズアレイは、ＳＰＡＤ画像センサ３００の背面３３６上に配置してもよい。具体的には、マイクロレンズ３３８を各ＳＰＡＤ領域３０８上に配置することができる。各マイクロレンズ３３８は、光（例えば、光子）をそれぞれのＳＰＡＤ領域３０８の中心に指向させる。マイクロレンズアレイは、他の実施形態では省略されてもよい。

光学的クロストークを更に低減又は防止するために、オプションの光シールド３４０をセンサウェハ３０２の背面３３６上に配置してもよい。図示された実施形態では、光シールド３４０は各ＤＴＩ領域３３４の上方に配置されている。追加的に又は代替的に、光シールド３４０は、センサウェハ３０２の背面３３６上の他の場所に配置することができる。任意の好適な不透明材料を使用して、光シールド３４０を形成することができる。不透明材料の一例は、タングステンなどの金属である。

いくつかの実施形態では、第１のドーパント型はｐ型ドーパント（例えば、ホウ素又はガリウム）であり、第２のドーパント型はｎ型ドーパント（例えば、リン又はアンチモン）である。そのような実施形態では、電荷キャリアは電子である。他の実施形態では、第１のドーパント型はｎ型ドーパントであり、第２のドーパント型はｐ型ドーパントである。そのような実施形態では、電荷キャリアは正孔である。いくつかの例では、電子がより高いイオン化係数を有するので、電子が電荷キャリアである場合、ＰＤＥ及びＳＰＡＤ領域３０８のタイミング性能はより良好である。

図３Ｃは、図３Ａ〜図３Ｂに示されるＳＰＡＤ領域内にクエンチ／再充電及び出力回路３５０（以下、単に「回路３５０」）を実装し得る回路の一例の概略図を示す。回路３５０は、各ＳＰＡＤ領域を有効化／無効化し、再充電し、そしてクエンチさせることを可能にする。ＳＰＡＤ領域３５２は、負電圧源−Ｖ_BDと、電圧Ｖ_OUTが取り出される出力ライン上のノード３５４との間に接続される。ＳＰＡＤ３５２は、負電圧源−Ｖ_BDに接続されたアノード、及びノード３５４に接続されたカソードを有するが、他の実施形態はこの構成に限定されない。

選択トランジスタ３５８の第１の端子及びゲートトランジスタ３５６の第１の端子もまた、ノード３５４に接続されている。ゲートトランジスタ３５６の第２の端子は、基準電圧（例えば、接地）に接続されている。選択トランジスタ３５８の第２の端子は、クエンチトランジスタ３６０の第１の端子に接続されている。クエンチトランジスタ３６０の第２の端子は、電圧源Ｖ_Eに接続されている。選択トランジスタ３５８及びゲートトランジスタ３５６のゲートは、共通入力ライン３６６に接続されている。ゲート信号Ｖ_GATEが入力ライン３６６に印加されて、光検出のためにＳＰＡＤ３５２を有効化して選択し、またＳＰＡＤ３５２を無効化して選択解除する。このように、ゲート信号Ｖ_GATEは、ＳＰＡＤ３５２の検出期間を決定する。ＳＰＡＤが有効化されると、アバランシェイベントが出力ラインＶ_OUT上で検出される。

図３Ｃでは、選択トランジスタ３５８及びクエンチトランジスタ３６０はＰＭＯＳトランジスタとして描かれ、ゲートトランジスタ３５６はＮＭＯＳトランジスタとして示されている。あるいは、選択トランジスタ３５８、ゲートトランジスタ３５６、及び／又はクエンチトランジスタ３６０はそれぞれ、異なる型のトランジスタ又は回路として構成されていてもよい。

クエンチ／再充電及び出力回路３５０はまた、正の供給電圧Ｖ_E及びノード３５４から接続された急速再充電トランジスタ３６４を含む。図示されたＳＰＡＤ領域では、急速再充電トランジスタ３６４はＰＭＯＳトランジスタである。急速再充電トランジスタ３６４は、再充電信号Ｖ_RCによってゲート制御される。再充電信号Ｖ_RCは、ゲート信号Ｖ_GATEに同期させることができる。

クエンチ／再充電及び出力回路３５０はまた、ノード３５４において出力信号を増幅するためのバッファ回路３６８を含むことができる。バッファ回路３６８はまた、出力電圧Ｖ_OUTを生成する前に信号反転を実行してもよい。

図４Ａは、図３Ａ〜図３Ｂに示すＳＰＡＤ画像センサにおける使用に適したＳＰＡＤ領域の一例を描写する。前述のように、ＳＰＡＤ領域４００は、背面４０６に配置されたアノード領域、及び前面４１０に配置されたカソード領域４０４を含む。アノード領域は、アノード勾配層４０２、及びカソード領域４０４上に配置されたアノードアバランシェ層４０８を含む。アノード勾配層４０２及びアノードアバランシェ層４０８は１つのドーパント型でドープされ、カソード領域４０４は異なる第２のドーパント型でドープされる。例えば、一実施形態では、アノード勾配層４０２及びアノードアバランシェ層４０８はｐ型ドーパントでドープされ、カソード領域４０４はｎ型ドーパントでドープされる。

図４Ａに示すように、アノード勾配層４０２内のドーパント濃度は、ＳＰＡＤ領域４００内のアノード勾配層４０２の前面４１０からＳＰＡＤ領域４００内のアノード勾配層４０２の背面４０６に向けて増大する（矢印４１２ａによって表されるドーパント濃度の増大）。このように、アノード勾配層４０２は、センサウェハの背面４０６に隣接してより高いドーパント濃度があり、かつ、ＳＰＡＤ領域の前面に隣接してより低いドーパント濃度がある、（異なるドット密度によって表される）ドーパント濃度勾配を含む。一実施形態では、ドーピング濃度は、アノード勾配層４０２の前面４１０からセンサウェハの背面４０６まで単調に増大する。

いくつかの実施形態では、カソード領域４０４の周囲のドーピング濃度は好適な導電性を提供するのに十分であり、アノードアバランシェ層４０８の周囲のドーピング濃度はカソード領域４０４の周囲のドーピング濃度よりも高い。これによって、アノードアバランシェ層４０８の周囲のアノード勾配層４０２がガードリングとして機能することが可能になる。ガードリングは電界のピークを減少させることができ、それによってアバランシェ領域の幅を増大させることができる。ガードリングはまた、センサウェハ（例えば、図３Ａ〜図３Ｂのセンサウェハ３０２）上のＳＰＡＤ領域４００のアレイのフィルファクタを増大させることができる。直接作られたガードリングを備える実施形態を、図５に関して以下で説明する。

アノード勾配層４０２内のドーパント濃度勾配は、ＳＰＡＤブレークダウン電圧を低下させ、及び／又は少数電荷キャリアの収集時間を短縮することができ、それによってＳＰＡＤ領域４００の応答時間を改善することができる。光子４１４がＳＰＡＤ領域４００に衝突すると、ドーパント濃度勾配は、光子生成電荷キャリア４１６（例えば、電子）を、アノード勾配層４０２を介し、更に以下に説明する空乏層４１８を介して導き（矢印４２０により表される誘導）、次いでアノードアバランシェ層４０８へと導く（矢印４２２により表される誘導）。

前述のように、ＤＴＩ領域４２４は、隣接する又は隣り合うＳＰＡＤ領域４００間に配置されている。ＤＴＩ領域４２４は、光学的クロストークを抑制し、電気的クロストークを低減又は防止するように構成されている。各ＤＴＩ領域４２４は、アノード勾配層４０２の前面４１０から（例えば、カソード領域４０４から）センサウェハ（例えば、図３Ａ〜図３Ｂのセンサウェハ３０２）の背面４０６まで、及び背面４０６を通って延在する。いくつかの実施形態において、層４２６はＤＴＩ領域４２４の外面上に配置されている。層４２６は、アノード勾配層４０２と同じドーパント型でドープされたピンニング層及び／又はパッシベーション層としてもよい。前述のように、ピンニング層は、背面４０６と第１のコネクタ３１６との間に電気的接続を提供する（図３Ａ〜図３Ｂ）。

加えて、いくつかの実施形態では、アノード勾配層４０２と同じドーパント型でドープされた、拡散領域４２９及びドープウェル４２８が、アノード勾配層４０２の前面４１０に沿って配置されてもよい。拡散領域４２９及びドープウェル４２８は、ＳＰＡＤ領域４００との電気的接続を提供することができる。第１のコネクタ３１６は、拡散領域４２９を介してドープウェル４２８に接続することができ、それによって電圧源３２８（図３Ａ〜図３Ｂ）がピンニング層（例えば層４２６）にバイアス電圧を印加することを可能にする。ドープウェル４２８は、他の実施形態では省略されてもよいが、電気的コンタクトの下のドープウェル４２８の一部は残っていてもよい。

アノード領域が全体としてカソード領域４０４に接触すると、ｐ−ｎ接合が形成される。アノードアバランシェ層４０８及びカソード領域４０４は、背面４０６と表面４１０との間に逆バイアスを印加せず、空乏領域がアノードアバランシェ層４０８のみに含まれ、かつ、カソード領域４０４を囲むように、ドープされてもよい。逆バイアスが印加されると、空乏層４１８は、図４Ａに示されるようにアノード勾配層４０２内に拡大することができる。アノードアバランシェ層４０８は、逆バイアスが印加された場合に電荷キャリアから自己持続的アバランシェパルスを生成することができるように、十分に高くドープされる。アバランシェパルスは、逆バイアス電圧を変えることによって、クエンチされるまで自続する。更に、アノードアバランシェ層４０８は、逆バイアス下で空乏化されるように、同時に十分に低くドープされ得る（すなわち、過度にドープされない）。

前述したように、光シールド４３０をセンサウェハの背面４０６上に配置することができる。各光シールド４３０は、隣接する又は隣り合うＳＰＡＤ領域４００内に入射光子が伝播するのを低減又は防止するために、ＤＴＩ領域４２４上に配置されてもよい。

図４Ｂは、図４ＡのＳＰＡＤ領域のより詳細を示し、特に、カソード領域４０４及びアノードアバランシェ層４０８のサイズが、どのように光子検出効率に影響を及ぼし得るかについて示す。図４Ｂでは、ドーパント勾配は矢印４１２ｂによって表される方向に増大する。上述のように、光子４１４は、印加された逆バイアス電圧によってアノードアバランシェ層４０８に移動し、かつ、カソード領域４０４との接合においてアバランシェ領域４２５に入る、電荷キャリア４１６を生成する。

図示された実施形態では、アノードアバランシェ層４０８の横方向長さ及び横幅は、カソード領域４０４の横方向長さ及び横幅よりも小さい。このように、カソード領域４０４の面積は、アノードアバランシェ層４０８の面積よりも大きい。アノードアバランシェ層４０８の面積がカソード領域４０４の面積よりも小さい場合、カソード領域４０４と、カソード領域４０４に隣接するアノード勾配層４０２との間の望ましくないブレークダウンは、減少又は除去される。

しかしながら、不要なブレークダウンを減少させることにより、アバランシェ領域４２５の最大サイズを制限する場合がある。一般に、アバランシェ領域４２５の最大サイズは、アノードアバランシェ層４０８及びカソード領域４０４の面積によって左右され、最大アバランシェ領域４２５は、カソード領域４０４及びアノードアバランシェ層４０８の面積が同じである場合に生じる。アノードアバランシェ層４０８の面積がカソード領域４０４の面積よりも小さい場合、アバランシェ領域４２５の実際の面積は最大サイズよりも小さい。このように、いくつかの状況では、光子４３１がＳＰＡＤ領域４００の側縁部付近に衝突すると生成される光子生成電荷キャリア４３２は、ドーパント濃度勾配によってアバランシェ領域４２５へ導かれるとは限らない。代わりに、光子生成電荷キャリア４３２がドリフトし、カソード領域４０４の縁部を介して収集されてもよい（矢印４３４によって表されるドリフト）。しかしながら、カソード領域４０４の縁部の周囲の電界は通常、より弱いため、それは光子生成電荷キャリア４３２がアバランシェをトリガしないことを意味する。ＳＰＡＤ領域４００は、アバランシェがトリガされない場合、光子生成電荷キャリア４３２を検出しない。

図４Ｃは、図４Ｂに示すＳＰＡＤ領域にわたる光子検出効率の代表的なプロットである。プロット４４０は、ＳＰＡＤ領域４００の左縁部からＳＰＡＤ領域４００の右縁部まで延在している。プロット４４０は、ＰＤＥがアバランシェ領域４２５の大部分にわたってピークＰＤＥ値４４２にあって、アバランシェ領域４２５の縁部付近で降下又は減少することを示す。このように、図示された実施形態では、光子生成電荷キャリア４１６がピークＰＤＥ値４４２に関連付けられたアバランシェ領域４２５の中心又はその付近に導かれるため、光子４１４は高いＰＤＥを有する。

しかしながら、関連する光子生成電荷キャリア４３２がアバランシェ領域４２５に導かれず、アバランシェをトリガしないため、光子４３０のＰＤＥは低いか又はゼロである。そのため、ＳＰＡＤ領域４００内の領域４３６、４３８は、不感帯と見なすことができる。不感帯は、光子生成電荷キャリアがアバランシェをトリガしなかったために、その領域で生成された電荷キャリアがＳＰＡＤ領域によって検出されない可能性がある領域である。

図４Ａのディープトレンチ分離（ＤＴＩ）領域４２４は、様々な実装形態で構築することができる。図４Ｄは、ＳＰＡＤ領域４５２に対するＤＴＩ領域の一例の断面図を示す。ＳＰＡＤ領域をセンサウェハ内の他のＳＰＡＤ領域から分離するために、ＳＰＡＤ領域４５２の各側面上には、ＤＴＩ領域４５０などのＤＴＩ領域があってもよい。ＤＴＩ領域４５０は、ＳＰＡＤ領域４５２の前面４６２からセンサウェハ（例えば、図３Ａ〜図３Ｂのセンサウェハ３０２）の背面４５８まで延在するビア４５４などの、１つ以上のビアを含んでもよい。いくつかの実施形態では、ビア４５４は、背面４５８を通って延在して、隣接するＳＰＡＤ領域からのＳＰＡＤ領域４５２の分離を改善する。ビアは、ＳＰＡＤ領域４５２のｐ−ｎ接合に印加される逆バイアス電圧の電気的接続に使用されてもよい。

図４Ｄの実施形態では、ＤＴＩ領域４５０は、二酸化シリコンなどの絶縁材料で充填されている。ピンニング層４６０は、ＤＴＩ領域４５０の外面上に配置されている。ピンニング層４６０は、ＳＰＡＤ領域４５２の前面４６２からセンサウェハの背面４５８まで延在する。ピンニング層４６０は、背面４５８に向かって延在するフレア領域４６４を含んでもよい。ピンニング層は、前面４６２から実行される専用の注入プロセスの結果として生じ得る。

加えて、前述のように、拡散領域４６７及びドープウェル４６６をＳＰＡＤ領域４５２の前面に沿って配置し、ピンニング層４６０に接続することができる。拡散領域４６７及びドープウェル４６６は、ＳＰＡＤ領域４５２の前面５１０への電気的接続を提供することができる。第１のコネクタ３１６（図３Ａ〜図３Ｂ）は、拡散領域４６７を介してドープウェル４６６に接続することができ、それによって電圧源（例えば、図３Ａ〜図３Ｂの電圧源３２８）がピンニング層４６０に絶縁電圧を印加することを可能にする。

第２セットの実施形態では、ＤＴＩ領域は導電材料を含んでもよい。次いで、絶縁電圧を導電材料に印加して、ＳＰＡＤの半導体領域内にピンニング層を誘起させることができる。導電材料への接続は、ビアを介して行われてもよい。

第３セットの実施形態では、ＤＴＩ領域はポリシリコンを含んでもよい。第４セットの実施形態では、ＤＴＩ領域は、低屈折率材料及び高屈折率材料の複数のフィルム又は層を含んでもよい。例えば、一実施形態では、低屈折率材料層と高屈折率材料層は、交互する低屈折率材料層と高屈折率材料層として配置される。層の例示的な構成としては、シリコン酸化物（ＳｉＯｘ）とシリコン窒化物（ＳｉＮ）の３つの交互層、又はシリコン酸化物とシリコンの３つの交互層が挙げられるが、これらに限定されない。内部の層の更なる例示的な構成は、低−高−低−高−低屈折率を有する。そのような一例では、ＳｉＯｘ／ＳｉＮ／ＳｉＯｘ／ＳｉＮ／ＳｉＯｘとして構成されている。この例の変形では、ＳｉＯｘの代わりにシリコンだけを使う。

図５は、図３Ａ〜図３Ｂに示すＳＰＡＤ画像センサの使用に好適なＳＰＡＤ領域の別の例を示す。ＳＰＡＤ領域５００は、アノード領域、及びＳＰＡＤ領域５００の前面５１０に隣接して配置されたカソード領域５０４を含む。アノード領域は、アノード勾配層５０２、及びカソード領域５０４上に配置されたアノードアバランシェ層５０８を含む。アノード勾配層５０２及びアノードアバランシェ層５０８は１つのドーパント型でドープされ、カソード領域５０４は異なる第２のドーパント型でドープされる。例えば、一実施形態では、アノード勾配層５０２及びアノードアバランシェ層５０８はｐ型ドーパントでドープされ、カソード領域５０４はｎ型ドーパントでドープされる。アノード勾配層５０２及びアノードアバランシェ層５０８は共に、光検出のために逆バイアスされたＳＰＡＤ領域５００のダイオード構造のアノードセクションを形成する。

アノード勾配層５０２は、複数のドーパント濃度勾配を含む。後縁部ドーパント濃度勾配は、より低濃度にドープされた層５２２からアノード勾配層５０２の背面５０６まで垂直に延在する。図示された実施形態では、ドーパントの後縁部ドーパント濃度は、より低濃度にドープされた層５２２の中央領域からアノード勾配層５０２の背面５０６に向けて増大する（矢印５１２で表されるドーパント濃度の増大）。ドーパント濃度は、アノード勾配層５０２の背面５０６及びその付近において最も高い。図５に示される実施形態では、後縁部ドーパント濃度勾配を含むアノード勾配層５０２内の面積は、深さＤ１及び幅Ｗ１によって規定される。他の実施形態では、後縁部ドーパント濃度勾配の面積は、図示された後縁部ドーパント濃度勾配とは異なり得る。

加えて、アノード勾配層５０２の内部からアノード勾配層５０２の右側縁部５１４まで増大するアノード勾配層５０２内のドーパントには水平方向の濃度があって、第１の側縁部ドーパント濃度勾配を生じさせる（矢印５１６で表されるドーパント濃度における増大）。第１の側縁部ドーパント濃度勾配は、後縁部ドーパント濃度勾配に対して横方向（例えば、垂直又は対角）である。第１の側縁部ドーパント濃度勾配におけるドーパント濃度は、アノード勾配層５０２の右側縁部５１４及びその付近で最も高い。

図示された実施形態では、第１の側縁部ドーパント濃度勾配を含むアノード勾配層５０２内の面積は、幅Ｗ２及びより低濃度にドープされた層５２２の輪郭縁部（右側縁部５１４に隣接する最深の深さＤ２を有する）によって規定される。いくつかの実施形態では、幅Ｗ２は、アバランシェ領域５２４とアノード勾配層５０２の右側縁部５１４との間の幅よりも大きい。他の実施形態では、第１の側縁部ドーパント濃度勾配の面積は、図示された第１の側縁部ドーパント濃度勾配とは異なり得る。

同様に、アノード勾配層５０２内のドーパントの濃度は、アノード勾配層５０２の内部から左側縁部５１８に向かって増大し、第２の側縁部ドーパント濃度勾配を生じさせる（矢印５２０で表されるドーパント濃度の増大）。第２の側縁部ドーパント濃度勾配はまた、後縁部ドーパント濃度勾配に対して横方向である。第２の側縁部ドーパント濃度勾配におけるドーパント濃度は、アノード勾配層５０２の左側縁部５１８及びその付近で最も高い。

図示された実施形態では、第２の側縁部ドーパント濃度勾配を含むアノード勾配層５０２内の面積は、幅Ｗ３及びより低濃度にドープされた層５２２の輪郭縁部（右側縁部５１４に隣接する最深の深さＤ２を有する）によって規定される。図５に示す実施形態では、Ｗ２はＷ３と実質的に等しいが、これは必須ではない。いくつかの実施形態では、幅Ｗ３は、アバランシェ領域５２４とアノード勾配層５０２の左側縁部５１８との間の幅よりも大きい。他の実施形態では、第２の側縁部ドーパント濃度勾配の面積は、図示された第２の側縁部ドーパント濃度勾配とは異なり得る。

いくつかの例では、エッジブレークダウンを回避するために、第１及び第２の側縁部エッジドーパント濃度勾配は、センサウェハ（例えば、図３Ａ〜図３Ｂのセンサウェハ３０２）の背面まで延在（例えば、接触）しない。１つの非限定的な例では、第１及び第２のエッジドーパント濃度勾配は、１ミクロンよりも大きい距離でセンサウェハの背面から離間される。

任意の好適な製造方法を使用して、第１及び第２の側縁部ドーパント濃度勾配を形成することができる。例えば、一実施形態では、第１及び第２の縁部ドーパント濃度勾配を含むことになる領域にイオンが注入される。次いで、注入されたイオンを熱拡散させて、第１及び第２の縁部ドーパント濃度勾配を形成する。別の例では、相補型金属酸化物半導体の基板工程高温プロセスからの熱拡散後、高ドープポリシリコン材料がＤＴＩ領域（例えば、図３Ａ〜図３ＢのＤＴＩ領域３３４）に形成されているときに、横方向勾配ドーピングプロセスを実行することができる。いくつかの実施形態では、高ドープポリシリコン材料は、ｐ型ドーパントでドープされている。

ＳＰＡＤが逆バイアスされると、空乏領域はアノードアバランシェ領域５０８内から、より低濃度にドープされた層５２２内に拡大することができ、より低濃度にドープされた層５２２の全部又は大部分を含むことができる。その結果、拡大した空乏領域の面積は、図４Ａの空乏層４１８の面積よりも大きくなり得る。図５のより低濃度にドープされた層５２２は、低濃度又は低度にドープされて、空乏領域の深さ及び幅を増大させる。より低濃度にドープされた層５２２の全部又は大部分を含むように空乏領域が拡大することにより、より低濃度にドープされた層５２２を通る光子生成電荷キャリアの全体の伝播時間を短縮することができる。伝播時間とは、電荷キャリアを生成する光子の入射から、アバランシェ電流が生成されるまでの時間である。例として、光子５２６及び５３４に入ることによって誘起された電荷キャリアは、拡大した空乏領域により急速に入り、アバランシェ領域５２４により急速に入る。加えて、空乏領域の拡大した深さ及び幅によって、接合容量を減少させる。

より低濃度にドープされた層５２２の縁部は、後縁部、第１の側縁部、及び第２の側縁部のドーパント濃度勾配の密度プロファイル又は面積によって、輪郭付けるか、又は形作ることができる。図示された実施形態では、アノード勾配層５０２内の第１及び第２の側縁部ドーパント濃度勾配の面積によって、より低濃度にドープされた層５２２の外側縁部にアバランシェ領域５２４に向かって下方に延在させる。他の実施形態では、空乏領域は異なるように形作られてもよい。

第１後縁部ドーパント濃度勾配は、光子生成電荷キャリアをアバランシェ領域５２４に導くように構成されている。例えば、光子５２６がアノード勾配層５０２に衝突すると、後縁部ドーパント濃度勾配は、光子生成電荷キャリア５２８を空乏領域に導く（矢印５３０によって表される誘導）。いったん空乏領域に入ると、光子生成電荷キャリア５２８は、アバランシェ領域５２４に伝播する（矢印５３２で表される）。

第１及び第２の側縁部ドーパント濃度勾配は、アノード勾配層５０２の側縁部からアノード勾配層５０２の内側に向かって又はその中に（例えば、アノード勾配層５０２の中心まで）、光子生成電荷キャリア（例えば、光子生成電荷キャリア５３６）を導く。言い換えれば、第１及び第２の側縁部ドーパント濃度勾配は、不感帯（例えば、図４Ｂの不感帯４３６、４３８）から離れて、光子発生電荷キャリアをアバランシェ領域５２４に向けることを可能にするアノード勾配層５０２内の領域まで、光子生成電荷キャリアを導く。いくつかの実施形態では、第１及び第２の側縁部ドーパント濃度勾配はまた、光子生成電荷キャリアをアノード勾配層５０２の内部からより低濃度にドープされた層５２２に導いてもよい。あるいは、他の実施形態では、後縁部ドーパント濃度勾配と、側縁部ドーパント濃度勾配のうちの１つとの組合せは、光子生成電荷キャリアをアノード勾配層５０２の内部からより低濃度にドープされた層５２２に導くことができる。いくつかの状況では、後縁部ドーパント濃度勾配は、光子生成電荷キャリアをアノード勾配層５０２の内部から、より低濃度にドープされた層５２２に導く。いったん空乏領域に入ると、光子生成電荷キャリアは、アバランシェ領域５２４に伝播する。

例えば、光子５３４がアノード勾配層５０２の左側縁部付近で衝突すると、第１の側縁部ドーパント濃度勾配は、アノード勾配層５０２の内部へ又は内部に向かって光子生成電荷キャリア５３６を導く（矢印５３８で表される誘導）。次いで、光子生成電荷キャリア５３６は、空乏領域に導かれる（矢印５４０によって表される誘導）。いったん空乏領域に入ると、光子生成電荷キャリア５３６がアバランシェ領域５２４に伝播する（矢印５４２で表される）。

ガードリング層５４４は、アバランシェ領域５２４に隣接して、又は隣に配置されている。ガードリング層５４４は、第２のドーパント型（カソード領域５０４と同じドーパント型）でドープされている。具体的には、ガードリング層５４４は、カソード領域５０４よりも低いドーパント濃度を有する。ガードリング層５４４は、アバランシェ領域５２４に隣接するカソード領域５０４とアノード勾配層５０２との間の電界分布を変更する。

図６は、ガードリング層５４４を備える及び備えない、アバランシェ領域５２４の縁部周囲の電界の例示的なプロットを示す。プロット６００、６０２は、カソード領域５０４の縁部（図５の領域５４６）と、隣接するアノード勾配層５０２（図５の領域５４８）との間の電界を示す。プロット６００は、ガードリング層５４４がない場合の電界を表す。Ａ１として指定されたプロット６００の曲線の下の面積は、本質的に、カソード領域５０４の縁部の接合がエッジブレークダウンを受けることなくサポートできる電圧に比例する。ガードリング層５４４が存在しない場合、カソード領域５０４の縁部とアノード勾配層５０２の縁部との間の幅は、図６ではＷ４として示される。プロット６００に見られるように、電界は急速に上昇し、アバランシェ領域（例えば、図４Ｂのアバランシェ領域４２５）の縁部付近でピーク６０４となる。

更に、電界内のピーク６０４は次いで、領域５４８に向かう方向に（例えば、ポイント６０６まで）急激に下落する。この急峻な減少は、アバランシェ領域の縁部周囲の電界分布が、一定のＡ１でのインパクトイオン化に対する臨界閾値よりもピーク６０４を低く維持しながら、Ｗ４を最小にするように効率的に最適化されないことを意味する。

プロット６０２は、ガードリング層５４４がアバランシェ領域５２４に隣接している場合の電界を示す。ガードリング層５４４が存在する場合、プロット６０２の曲線の下の領域はＡ２として示され、カソード領域５０４の縁部とアノード勾配層５０２の縁部との間の幅は、図６においてＷ５として示される。ガードリング層５４４が存在しない場合と同様に、ガードリング層５４４は、アバランシェ領域５２４の縁部（例えば、領域５４６）における電界のピークを、インパクトイオン化の臨界閾値よりも低く維持する。しかしながら、ガードリング層５４４が存在する場合、Ｗ５は、Ａ１と実質的に同じであるＡ２に対してＷ４よりも小さい。その結果、ガードリング層５４４が存在する場合のアバランシェ領域５２４の面積は、ガードリング層５４４が存在しない場合のアバランシェ領域４２５の面積よりも大きい。したがって、ガードリング層５４４の導入により、エッジブレークダウンを防止しながら、カソード領域５０４及びアノードアバランシェ層５０８の面積（Ｌ×Ｗ）を実質的に等しくすることを可能にし、それによって光子検出効率を改善する。

アノードアバランシェ層、アノード勾配層、及びカソード領域に対して異なるドーピングレベルを選択して、異なる性能特性を達成することができる。例えば、図５に関連して論じた側部勾配ドーピング特性は、アノードアバランシェ層とカソード領域との接合において、アバランシェ領域内に電荷キャリアを導くことによってＰＤＥを少なくとも増大させるように働く。ガードリング層を有するようにアノード勾配層をドーピングすることにより、アバランシェ領域を増大させる。

別の実施形態のセットでは、接合におけるブレークダウン電圧に対してアノードアバランシェ層がどのように空乏化されるべきかに基づいて、アノードアバランシェ層及びカソード領域に対するドーピングレベルを有する。この実施形態のセットは、図４Ａ〜図４Ｃ及び図５に関連して論じた実施形態を含む、本開示の実施形態のいずれにも使用することができる。これらの実施形態では、アノードアバランシェ層４０８及び５０８などのアノードアバランシェ層を、ブレークダウン電圧に達する前に逆バイアス電圧によって空乏化されるように、ドープすることができる。更に、アノード勾配層４０２又はより低濃度にドープ層された５２２などの低濃度ドープ領域もアノードアバランシェ層上に使用される場合、アノードアバランシェ層を空乏化させた逆バイアス電圧に対する逆バイアス電圧のわずかな増大のみに対して、低ドープ領域も空乏化することになる。そのような実施形態の１つの性能特性は、電荷キャリアに対する高速伝播時間である。別の性能特性は、印加された逆バイアスをブレークダウン電圧に又はその直前に設定することによってＳＰＡＤ領域が光を検出できないようにすることができるので、逆バイアスにおけるより小さい変化を用いてＳＰＡＤ領域が光を検出することを有効化／無効化することができる、ことである。

上記に開示された全ての実施形態は、電荷キャリアに対して高速の伝播時間を提供するので、これらの実施形態は、図３Ｃの高速センシング用ゲート回路などの高速ゲート回路と共に使用することができる。いくつかの用途では、ＳＰＡＤ画像センサは、電子デバイス内の光距離測距（ＬＩＤＡＲ）システムの一部として使用される。例えば、スマートフォンは、カメラ内のオートフォーカスサブシステムの一部として、ＳＰＡＤ画像センサを備えたＬＩＤＡＲを使用することができる。そのようなシステムは、一連の短い光パルス（例えば、レーザからの２ナノ秒のパルス）を放射し、ＳＰＡＤ画像センサにおいてパルスからの反射光を検出することによって、機能することができる。対象までの距離は、飛行時間、すなわち放出から検出までの時間から判定される。放射された光パルスはＳＰＡＤ画像センサ上又はその付近で生成されるので、不要な光（例えば、散乱光、又はデバイスカバーガラスからの放射パルスの反射）の受光、及び場合によってはＳＰＡＤ領域の飽和を防止するために、ＳＰＡＤ領域自体はパルス放射中に光を検出できなくしなくてはならない。

図３Ｃに示すような高速ゲート回路は、ＳＰＡＤをそのアバランシェバイアス領域に素早く持ち込むことができる。しかしながら、そのような高速ゲートは２つの課題を招く可能性がある。第１に、ゲート回路がＳＰＡＤを有効化する前に光子がＳＰＡＤに入り電荷キャリアを生成すると、かつ電荷キャリア伝播時間が遅すぎると、高速ゲート回路がＳＰＡＤを有効化した後に電荷キャリアがアバランシェ領域に入る可能性がある。これにより、ＳＰＡＤが有効化されている間に、誤った受信信号が生成される可能性がある。第２に、ＳＰＡＤが有効化されている間に電荷キャリアが生成されると、かつ電荷キャリア伝播時間が遅すぎると、電荷キャリアがアバランシェ領域に到達する前に、高速ゲート回路がＳＰＡＤのバイアスをアバランシェ領域にクエンチする可能性があるため、電荷キャリアから所望の信号が生成されない可能性がある。側部勾配層はまた、電荷キャリアをＳＰＡＤの中央領域に導くことによって、伝播時間を改善する。上述の実施形態は、速い伝播時間を有し、したがってそのような問題を低減又は回避する。

図７は、センサ層におけるＳＰＡＤ領域のアレイのためのレイアウト例を示す。アレイ７００は９つのＳＰＡＤ領域７０２を用いて描かれているが、他の実施形態は任意の数のＳＰＡＤ領域７０２を含むことができる。ＳＰＡＤ領域７０２の間及び周囲に配置されているのが、ＤＴＩ領域７０４である。前述のように、各ＳＰＡＤ領域７０２はカソード領域７０６及びアノード領域７０８を含む。カソード領域７０６は、第１の横幅Ｗ１及び第１の横方向長さＬ１を有し、アノード領域７０８は、第２の横幅Ｗ２及び第２の横方向長さＬ２を有する。いくつかの実施形態では、アノード領域７０８の面積がカソード領域７０６の面積よりも小さくなるように、Ｗ２はＷ１よりも小さく、Ｌ２はＬ１よりも小さい。アノード領域７０８の面積がカソード領域７０６の面積よりも小さい場合、エッジブレークダウンが減少又は防止される。

アノード領域７０８とカソード領域７０６の角部において鋭角を回避することによって、エッジブレークダウンが更に低減又は防止される。好ましくは、アノード領域７０８のレイアウト及びカソード領域７０６のレイアウトは、曲率半径の影響による局所電界の望ましくない増大を防ぐのに十分大きい半径によって特徴付けられる丸い角を示す。

（仮想線で示される）第１のコンタクトパッド７１０は、カソード領域７０６の下に配置されている。（仮想線で示される）第１のコネクタ７１２は、位置７１４において第１のコンタクトパッド７１０をカソード領域７０６に接続する。第１のコンタクトパッド７１０及び第１のコネクタ７１２は、図３Ａ〜図３Ｂにおける第２のコンタクトパッド３２２及び第２のコネクタ３１８と同様である。
第１のコンタクトパッド７１０は、カソード領域７０６の中心の下に位置するように描かれているが、これは必須ではない。第１のコンタクトパッド７１０は、ＳＰＡＤ活性領域内の任意の好適な場所に置かれてもよい。

第２のコンタクトパッド７１６は、ＤＴＩ領域７０４の交点に配置されており、別のコネクタ（例えば、図３Ａ〜図３Ｂの第１のコネクタ３１６）に接続している。各第２のコンタクトパッド７１６は、その第２のコンタクトパッド７１６に当接又は共有する４つのＳＰＡＤ領域７０２のうちのアノード領域７０８用のコンタクトパッドであり得る。あるいは、各第２のコンタクトパッド７１６は、第２のコンタクトパッド７１６を共有する４つのＳＰＡＤ領域７０２の、ＤＴＩ領域７０４、ピンニング層、及び／又は拡散領域へのコンタクトであってもよい。第２のコンタクトパッド７１６は、電圧源（例えば図３Ａ〜図３Ｂの電圧源３２８）に動作可能に接続されている第２のコネクタ（例えば図３Ａ〜図３Ｂの第１のコネクタ３１６）に接続する。

いくつかの実施形態では、一次元に沿って（例えば、行又は列に沿って）配置された第２のコンタクトパッド７１６の機能は、アレイ７００にわたって交互とすることができる。例えば、第２のコンタクトパッド７１８は、第２のコンタクトパッド７１８に当接するか、又はそれを共有する４つのＳＰＡＤ領域７２０、７２２、７２４、７２６に対して高電圧を供給することができる。前述のように、高電圧はＳＰＡＤ領域７０２においてｐ−ｎ接合を逆バイアスする。図示された実施形態では、第２のコンタクトパッド７１８と水平方向に整列している全ての第２のコンタクトパッドは、同じ機能を果たす（例えば、ＳＰＡＤ領域に高電圧を提供する）ことができる。

第２のコンタクトパッド７２８は、第２のコンタクトパッド７２８に当接、又はそれを共有する４つのＳＰＡＤ領域７２４、７２６、７３０、７３２に関連付けられたＤＴＩ領域７０４、ピンニング層、及び／又はドープウェルに対してバイアス電圧を供給することができる。図示された実施形態では、第２のコンタクトパッド７２８と水平方向に整列している全ての第２のコンタクトパッド７１６は、同じ機能を果たす（例えば、ＤＴＩ領域７０４、ピンニング層、拡散領域、及び／又はドープウェルに対してバイアス電圧を供給する）ことができる。

図８は、１つ以上の背面照射型ＳＰＡＤ画像センサを含む電子デバイスのブロック図を示す。電子デバイス８００は、１つ以上の背面照射型ＳＰＡＤ画像センサ８０２、１つ以上の処理デバイス８０４、メモリ８０６、１つ以上のネットワークインタフェース８０８、及び電源８１０を含み、これらの各々について以下で論じる。

１つ以上のＳＰＡＤ画像センサ８０２は、図２〜図７に示すように構成することができる。１つ以上の処理デバイス８０４は、電子デバイス８００の動作の一部又は全てを制御することができる。処理デバイス（単数又は複数）８０４は、電子デバイス８００の実質的に全ての構成要素と、直接的に又は間接的に、通信することができる。例えば、１つ以上のシステムバス８１２又は他の通信機構は、ＳＰＡＤ画像センサ（単数又は複数）８０２、処理デバイス（単数又は複数）８０４、メモリ８０６、ネットワークインタフェース８０８、及び／又は電源８１０の間の通信を提供することができる。いくつかの実施形態では、処理デバイス（単数又は複数）８０４は、ＳＰＡＤ画像センサ（単数又は複数）８０２から出力信号を受信し、飛行時間判定を実行するように構成することができる。処理デバイス（単数又は複数）８０４は、データ又は命令を処理、受信、又は送信することができる任意の電子デバイスとして実装することができる。例えば、１つ以上の処理デバイス８０４は、マイクロプロセッサ、中央処理ユニット（ＣＰＵ）、特定用途向け集積回路（ＡＳＩＣ）、デジタル信号プロセッサ（ＤＳＰ）、又は複数のそのようなデバイスの組合せであってもよい。本明細書に記載する場合、用語「プロセッサ」とは、単一のプロセッサ若しくは処理ユニット、複数のプロセッサ若しくは複数の処理ユニット、他の適切に構成されたコンピューティング要素（単数又は複数）を包含することを意図するものである。

メモリ８０６は、電子デバイス８００によって使用され得る電子データを記憶することができる。例えば、メモリ８０６は、例えば、オーディオファイル、文書ファイル、タイミング及び制御信号、飛行時間計算、光子計数、光子到着時間などの、電気的データ又はコンテンツを記憶することができる。メモリ８０６は、任意のタイプのメモリとして構成することができる。単に例として、メモリ８０６は、ランダムアクセスメモリ、読み出し専用メモリ、フラッシュメモリ、リムーバブルメモリ、又は他の形式の記憶素子として、任意の組合せで実装することができる。

ネットワークインタフェース８０８は、ユーザ又は１つ以上の他の電子デバイスからデータを受信することができる。加えて、ネットワークインタフェース８０８は、ユーザ又は他の電子デバイスへのデータの送信を容易にすることができる。ネットワークインタフェース８０８は、ネットワークからデータを受信し、又は無線若しくは有線接続を介して電子信号を送信及び伝達することができる。例えば、処理デバイス（単数又は複数）８０４によって判定された飛行時間データ及び／又は光子数を、別の電子デバイスに送信することができる。

無線接続及び有線接続の例には、セルラー、Ｗｉ−Ｆｉ（登録商標）、Ｂｌｕｅｔｏｏｔｈ（登録商標）、及びＥｔｈｅｒｎｅｔ（登録商標）が挙げられるが、これらに限定されるものではない。１つ以上の実施形態では、ネットワークインタフェース８０８は、複数のネットワーク又は通信機構をサポートする。例えば、ネットワークインタフェース８０８は、Ｂｌｕｅｔｏｏｔｈネットワーク上を介して別のデバイスとペアリングして、Ｗｉ−Ｆｉ又は他の有線接続又は無線接続から信号を同時に受信しながら、他のデバイスに信号を転送することができる。

１つ以上の電源８１０は、電子デバイス８００にエネルギーを供給することができる任意のデバイスを用いて実装することができる。例えば、電源８１０は電池とすることができる。追加的に又は代替的に、電源８１０は、電子デバイス８００が電源コードで接続する壁コンセントとすることができる。追加的に又は代替的に、電源８１０は、電子デバイス８００が無線接続、又はユニバーサルシリアルバス（ＵＳＢ）ケーブルなどの有線接続（例えば、接続ケーブル）を介して接続する別の電子デバイスとすることができる。

前述の記載では、説明のために、記載された実施形態の完全な理解をもたらすために特定の専門用語を用いた。しかし、記述される実施形態を実施するために、具体的な詳細は必要とされないことは、当業者には明らかであろう。したがって、本明細書に述べられる特定の実施形態の前述の説明は、実例及び説明の目的で提示されている。これらの説明は、網羅的であること、又は開示されるまさにその形態に実施形態を限定することを目標としたものではない。上記の教示を考慮すれば、多くの変更及び変形が可能であることが、当業者には明らかであろう。

Claims (21)

1. 背面照射型単一光子アバランシェダイオード（ＳＰＡＤ）画像センサであって、
   センサウェハであって、
   ＳＰＡＤ領域であって、
   第１のドーパント型を含むアノード勾配層と、
   前記ＳＰＡＤ領域の前面に隣接して配置され、第２のドーパント型を含むカソード領域と、
   前記カソード領域上に配置され、前記第１のドーパント型を含むアノードアバランシェ層と、を含む、ＳＰＡＤ領域、を含み、
   前記カソード領域は第１の面積を有し、前記アノードアバランシェ層は前記第１の面積よりも小さい第２の面積を有し、
   前記アノード勾配層における前記第１のドーパント型のドーパント濃度を、前記センサウェハの背面でより高く、前記アノード勾配層の前面でより低くして、光子生成電荷キャリアを、前記アノード勾配層を介して前記アノードアバランシェ層に導く、前記アノード勾配層内のドーパント濃度勾配を生じさせる、センサウェハと、
   前記センサウェハの下に配置され、前記センサウェハに取り付けられた回路ウェハと、を備える、背面照射型ＳＰＡＤ画像センサ。
2. 前記回路ウェハは、
   第１のウェハ間コネクタを介して前記ＳＰＡＤ領域に結合された電圧源と、
   第２のウェハ間コネクタを介して前記カソード領域に結合された出力回路と、を含み、
   前記電圧源は、前記ＳＰＡＤ領域に高電圧を供給して、前記カソード領域と前記アノード勾配層との間に逆バイアスを提供するように構成されている、請求項１に記載の背面照射型ＳＰＡＤ画像センサ。
3. 前記ＳＰＡＤ領域に隣接するディープトレンチ分離領域であって、前記ＳＰＡＤ領域の前記前面から、前記センサウェハの前記背面まで及び前記背面を通って延在する、ディープトレンチ分離領域を更に備える、請求項２に記載の背面照射型ＳＰＡＤ画像センサ。
4. 前記第１のドーパント型を含み、前記センサウェハの前記背面から前記ＳＰＡＤ領域の前記前面まで、前記ディープトレンチ分離領域の外面に沿って延在するピンニング層であって、前記第１のウェハ間コネクタに接続している、ピンニング層を更に備える、請求項３に記載の背面照射型ＳＰＡＤ画像センサ。
5. 前記電圧源は、前記第１のウェハ間コネクタを介して、前記ピンニング層に絶縁電圧を提供するように構成されている、請求項４に記載の背面照射型ＳＰＡＤ画像センサ。
6. 前記ＳＰＡＤ領域の前記前面において前記ディープトレンチ分離領域の前記外面に隣接し、前記第１のドーパント型を含むドープウェルであって、前記ピンニング層及び前記第１のウェハ間コネクタに接続している、ドープウェルを更に備える、請求項５に記載の背面照射型ＳＰＡＤ画像センサ。
7. 前記電圧源は、前記第１のウェハ間コネクタを介して前記ドープウェルに前記絶縁電圧を提供するように構成されている、請求項６に記載の背面照射型ＳＰＡＤ画像センサ。
8. 前記ディープトレンチ分離領域の前記外面及び前記ＳＰＡＤ領域の前記前面に隣接し、前記第１のドーパント型を含む拡散領域であって、前記ドープウェルに接続している、拡散領域を更に備える、請求項６に記載の背面照射型ＳＰＡＤ画像センサ。
9. 前記ディープトレンチ分離領域上に、前記センサウェハの前記背面上に配置された光シールドを更に備える、請求項３に記載の背面照射型ＳＰＡＤ画像センサ。
10. 横方向シールドが、前記ＳＰＡＤ領域の少なくとも一部の下に横方向に延在して、光子を前記ＳＰＡＤ領域に反射し戻す、請求項１に記載の背面照射型ＳＰＡＤ画像センサ。
11. 前記アノードアバランシェ層が、前記アノードアバランシェ層の前記カソード領域との接合のブレークダウン電圧の前に、印加された逆バイアス電圧で電荷キャリアが空乏化するようなドーピングレベルを有する、請求項１に記載の背面照射型ＳＰＡＤ画像センサ。
12. 電子デバイスであって、
    背面照射型単一光子アバランシェダイオード（ＳＰＡＤ）画像センサであって、
    センサウェハであって、
    第１のＳＰＡＤ領域、及び前記第１のＳＰＡＤ領域に隣接する第２のＳＰＡＤ領域であって、前記第１及び前記第２のＳＰＡＤ領域のそれぞれが、
    第１のドーパントを含むアノード勾配層と、
    第２のドーパントを含み、前記ＳＰＡＤ領域の前面に隣接するカソード領域と、
    前記第１のドーパントを含み、前記カソード領域上に配置されたアノードアバランシェ層と、
    前記第１のＳＰＡＤ領域と前記第２のＳＰＡＤ領域との間に配置されたディープトレンチ分離領域であって、前記センサウェハの背面を通って延在する、ディープトレンチ分離領域と、を含む、第１のＳＰＡＤ領域及び第２のＳＰＡＤ領域と、を含む、センサウェハと、
    前記センサウェハの前記前面に取り付けられた回路ウェハと、を含む、背面照射型単一光子アバランシェダイオード（ＳＰＡＤ）画像センサと、
    前記背面照射型ＳＰＡＤ画像センサに動作可能に接続された処理デバイスであって、
    前記背面照射型ＳＰＡＤ画像センサからの出力信号を受信し、
    前記出力信号に基づいて、飛行時間データを判定するように構成されている、処理デバイスと、を備える、電子デバイス。
13. 前記回路ウェハは、
    第１のウェハ間コネクタを介して前記第１のＳＰＡＤ領域に結合され、第２のウェハ間コネクタを介して前記第２のＳＰＡＤ領域に結合された電圧源であって、前記第１及び第２のＳＰＡＤ領域に高い逆バイアス電圧レベルを提供するように構成されている、電圧源と、
    第３のウェハ間コネクタを介してそれぞれのカソード領域に結合された出力回路と、を含む、請求項１２に記載の電子デバイス。
14. 前記ディープトレンチ分離領域は、
    ビアと、
    前記ビア内に配置された導電材料と、を含む、請求項１３に記載の電子デバイス。
15. 前記導電材料は、第４のウェハ間コネクタを介して前記電圧源に接続され、前記電圧源は、前記導電材料に絶縁電圧を提供するように更に構成されている、請求項１４に記載の電子デバイス。
16. 前記ディープトレンチ分離領域は、
    ビアと、
    前記ビア内に配置された絶縁材料と、を含む、請求項１２に記載の電子デバイス。
17. 前記ディープトレンチ分離領域は、
    ビアと、
    交互する低屈折率材料層と高屈折率材料層と、を含む、請求項１２に記載の電子デバイス。
18. 前記ディープトレンチ分離領域の外面上に配置されたパッシベーション層を更に備える、請求項１２に記載の電子デバイス。
19. 前記ディープトレンチ分離領域の外面上に配置され、前記第１のドーパントを含むピンニング層と、
    前記アノード勾配層の前記前面に隣接する前記ディープトレンチ分離領域の前記外面の一部上に配置され、前記第１のドーパントを含むドープウェルと、を更に備え、前記ドープウェルは前記ピンニング層に接続されている、請求項１２に記載の電子デバイス。
20. 背面照射型単一光子アバランシェダイオード（ＳＰＡＤ）画像センサであって、
    センサウェハであって、
    ＳＰＡＤ領域のアレイであって、各ＳＰＡＤ領域が、
    前記センサウェハの背面に隣接するより高いドーパント濃度と、前記ＳＰＡＤ領域の前面に隣接するより低いドーパント濃度とを有する、ドーパント濃度勾配内に構成されている、第１のドーパント型を含むアノード勾配層と、
    第２のドーパント型を含み、前記ＳＰＡＤ領域の前記前面に隣接して配置されたカソード領域であって、第１の面積を有する、カソード領域と、
    前記第１のドーパント型を含み、前記カソード領域上に配置されたアノードアバランシェ層であって、前記第１の面積よりも小さい第２の面積を有する、アノードアバランシェ層と、を含む、ＳＰＡＤ領域のアレイと、
    前記ＳＰＡＤ領域のアレイ内の各ＳＰＡＤ領域に隣接するディープトレンチ分離領域と、
    前記ディープトレンチ分離領域上に配置された光シールドと、
    前記ディープトレンチ分離領域の外面上に配置されたパッシベーション層と、
    各ＳＰＡＤ領域の少なくとも一部の下に配置された光リフレクタと、を含む、センサウェハと、
    前記センサウェハの下に配置され、前記センサウェハに取り付けられた回路ウェハと、を備える、背面照射型ＳＰＡＤ画像センサ。
21. 前記ディープトレンチ分離領域は、
    ビアと、
    交互する低屈折率材料層と高屈折率材料層と、を含む、請求項２０に記載の背面照射型ＳＰＡＤ画像センサ。

Images