KR102009189B1 - 이미지 센서 및 2행 동시 독출 방법 - Google Patents

이미지 센서 및 2행 동시 독출 방법 Download PDF

Info

Publication number
KR102009189B1
KR102009189B1 KR1020130026291A KR20130026291A KR102009189B1 KR 102009189 B1 KR102009189 B1 KR 102009189B1 KR 1020130026291 A KR1020130026291 A KR 1020130026291A KR 20130026291 A KR20130026291 A KR 20130026291A KR 102009189 B1 KR102009189 B1 KR 102009189B1
Authority
KR
South Korea
Prior art keywords
photoelectric conversion
numbered
read
conversion element
odd
Prior art date
Application number
KR1020130026291A
Other languages
English (en)
Other versions
KR20140111853A (ko
Inventor
서성호
유귀성
임승현
함석헌
이강선
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020130026291A priority Critical patent/KR102009189B1/ko
Priority to US14/206,126 priority patent/US9232161B2/en
Publication of KR20140111853A publication Critical patent/KR20140111853A/ko
Application granted granted Critical
Publication of KR102009189B1 publication Critical patent/KR102009189B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/616—Noise processing, e.g. detecting, correcting, reducing or removing noise involving a correlated sampling function, e.g. correlated double sampling [CDS] or triple sampling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/10—Circuitry of solid-state image sensors [SSIS]; Control thereof for transforming different wavelengths into image signals
    • H04N25/11—Arrangement of colour filter arrays [CFA]; Filter mosaics
    • H04N25/13—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements
    • H04N25/134—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements based on three different wavelength filter elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

이미지 센서의 2행 동시 독출방법을 포함한다. 홀수 번째 수평기간에는 단위 화소영역의 독출회로를 공유하는 하나의 광전변환소자의 제1컬러의 광전하를 독출회로를 통하여 제1칼럼라인으로 독출함과 동시에 칼럼방향으로 인접하는 단위 화소영역의 다른 하나의 광전변환소자의 제2컬러의 광전하를 인접하는 단위 화소영역의 독출회로를 통하여 제2칼럼라인으로 독출한다. 짝수 번째 수평기간에는 단위 화소영역의 다른 하나의 광전변환소자의 제2컬러의 광전하를 독출회로를 통하여 제2칼럼라인으로 독출함과 동시에 인접하는 단위 화소영역의 하나의 광전변환소자의 제1컬러의 광전하를 인접하는 독출회로를 통하여 제1칼럼라인으로 독출한다. 따라서 2행 동시 독출시 동일 컬러는 동일 칼럼라인을 통해 독출함으로써 미스매칭을 방지할 수 있다.

Description

이미지 센서 및 2행 동시 독출 방법 {Image Sensor and Method of simultaneously Reading out Two - Row Pixels thereof}
본 발명은 이미지 센서 및 2행 동시 독출방법에 관한 것으로서, 보다 상세하게는 2 화소가 하나의 독출회로를 공유하는 복수의 단위화소 어레이를 포함하는 이미지 센서의 2행 동시 독출방법에 관한 것이다.
CMOS 이미지 센서는 스마트 폰의 카메라나 디지털 스틸 카메라에서 영상을 캡쳐하기 위한 소자부품으로 휴대장치의 소형화 슬림화 추세에 맞추어 초소형화가 요구되고 있다.
이미지 센서의 초소형화 추세로 단위 화소영역이 축소됨에 따라 필 팩터(fill-factor)(단위 회소면적 당 포토다이오드가 차지하는 면적비율)도 줄어들게 된다.
따라서 최근에는 단위 화소당 스위치 트랜지스터들이 차지하는 면적을 줄이기 위하여 두 개의 포토 다이오드가 하나의 독출회로를 공유하는 공유 화소구조를 채택하고 있다.
공유 화소구조에서 고속 프레임 레이트를 위하여 1H 기간 동안의 최소화가 필요하나, 화소전하 전송 및 A/D 변환 시간의 제약으로 최소화에 한계가 있다. 이런 한계점을 극복하기 위해서 1H 기간동안 2 행을 동시에 읽어내는 2RSR(2 Row Simultaneously Read) 기법이 사용된다.
그러나 2RSR 기법을 사용할 경우 서로 다른 컬러의 포토다이오드들이 하나의 독출회로를 통해 하나의 칼럼라인을 공유할 경우 미스매치가 발생될 수 있다.
상기와 같은 문제점을 해결하기 위한 본 발명의 목적은 2행 동시 독출시에 서로 다른 컬러는 서로 다른 칼럼라인을 통해 출력함으로서 미스매칭을 방지할 수 있는 이미지 센서 및 2행 동시 독출방법을 제공하는 것이다.
상술한 본 발명의 일 목적을 달성하기 위하여, 본 발명의 실시예들에 의한 이미지 센서는 복수의 로우 및 칼럼으로 배열된 복수의 단위 화소영역들을 포함하고, 각 단위 화소영역들 각각은 칼럼방향으로 배열된 상부 광전변환소자 및 하부 광전변환소자를 포함하고, 이들 상부 및 하부 광전변환소자들은 하나의 독출회로를 공유하고, 복수의 칼럼들마다 각각 배열된 복수의 칼럼라인 쌍들을 포함한다.
복수의 로우들 중 홀수 번째 로우들에 배열된 독출회로들 각각은 홀수 번째 독출신호에 응답하여 인접하는 칼럼라인 쌍 중 하나의 칼럼라인에 홀수 번째 로우들의 상부 광전변환소자로부터 생성된 광전하를 독출함과 동시에 복수의 로우들 중 짝수 번째 로우들에 배열된 독출회로들 각각은 홀수 번째 독출신호에 응답하여 칼럼라인 쌍 중 다른 하나의 칼럼라인에 짝수 번째 로우의 하부 광전변환소자로부터 생성된 광전하를 독출한다.
짝수 번째 로우들에 배열된 독출회로들 각각은 짝수 번째 독출신호에 응답하여 하나의 칼럼라인에 짝수 번째 로우의 상부 광전변환소자로부터 생성된 광전하를 독출함과 동시에 홀수 번째 로우들에 배열된 독출회로들 각각은 짝수 번째 독출신호에 응답하여 다른 하나의 칼럼라인에 홀수 번째 로우들의 하부 광전변환소자로부터 생성된 광전하를 독출한다.
본 실시예에서 홀수 번째 독출회로 각각은 제1전하전송 트랜지스터를 통하여 상부 광전변환소자로부터 생성된 광전하와 제2전하전송 트랜지스터를 통하여 하부 광전변환소자로부터 생성된 광전하를 선택적으로 저장하기 위한 공유노드를 포함한다. 여기서 공유노드는 플로팅 디퓨전 영역을 의미한다. 또한 리셋신호에 응답하여 공유노드를 전원전압으로 리셋하기 위한 리셋 트랜지스터와, 공유노드에 저장된 전하량에 의해 출력노드를 구동하기 위한 구동 트랜지스터와, 홀수 번째 독출신호에 응답하여 하나의 칼럼라인에 출력노드를 연결하기 위한 제1선택 트랜지스터와, 짝수 번째 독출신호에 응답하여 다른 하나의 칼럼라인에 출력노드를 연결하기 위한 제2선택 트랜지스터를 포함한다.
본 실시예에서 짝수 번째 독출회로 각각은 제4전하전송 트랜지스터를 통하여 하부 광전변환소자로부터 생성된 광전하와 제3전하전송 트랜지스터를 통하여 상부 광전변환소자로부터 생성된 광전하를 선택적으로 저장하기 위한 공유노드를 포함한다. 또한 리셋신호에 응답하여 공유노드를 전원전압으로 리셋하기 위한 리셋 트랜지스터와, 공유노드에 저장된 전하량에 의해 출력노드를 구동하기 위한 구동 트랜지스터와, 짝수 번째 독출신호에 응답하여 하나의 칼럼라인에 출력노드를 연결하기 위한 제3선택 트랜지스터와, 홀수 번째 독출신호에 응답하여 다른 하나의 칼럼라인에 출력노드를 연결하기 위한 제4선택 트랜지스터를 포함한다.
본 발명의 다른 실시예의 이미지 센서는 복수의 로우 및 칼럼으로 배열된 복수의 단위 화소영역들을 포함한다. 복수의 단위 화소영역들 각각은 칼럼방향으로 배치된 상부 광전변환소자와 하부 광전변환소자가 하나의 독출회로를 공유하고, 홀수 번째 로우에 배치된 단위화소영역의 상하부 광전변환소자들 사이에 짝수 번째 로우의 상부 광전변환소자가 끼워진 형태로 배치되고, 짝수 번째 로우에 배치된 단위화소영역의 상하부 광전변환소자들 사이에 홀수 번째 로우의 하부 광전변환소자가 끼워진 형태로 배치된다. 각 칼럼들에는 칼럼라인 쌍이 각각 배치된다.
홀수 번째 독출신호에 응답하는 홀수 번째 독출회로를 통하여 칼럼라인 쌍 중 하나의 칼럼라인에 홀수 번째 로우의 상부 광전변환소자로부터 생성된 광전하를 독출함과 동시에 홀수 번째 독출신호에 응답하는 짝수 번째 독출회로를 통하여 칼럼라인 쌍 중 다른 하나의 칼럼라인에 짝수 번째 로우의 상부 광전변환소자로부터 생성된 광전하를 독출한다.
짝수 번째 독출신호에 응답하는 홀수 번째 독출회로를 통하여 하나의 칼럼라인에 홀수 번째 로우의 하부 광전변환소자로부터 생성된 광전하를 독출함과 동시에 짝수 번째 독출신호에 응답하는 짝수 번째 독출회로를 통하여 다른 하나의 칼럼라인에 짝수 번째 로우의 하부 광전변환소자로부터 생성된 광전하를 독출한다.
독출회로 각각은 제1전하전송 트랜지스터를 통하여 상부 광전변환소자에서 생성된 광전하와 제2전하전송 트랜지스터를 통하여 하부 광전변환소자로부터 생성된 광전하를 선택적으로 저장하기 위한 공유노드를 포함한다. 독출회로는 공유노드에 저장된 전하를 리셋하기 위한 리셋 트랜지스터와, 공유노드에 저장된 전하량에 의해 출력노드를 구동하기 위한 구동 트랜지스터와, 선택신호에 응답하여 출력노드를 칼럼라인 쌍 중 어느 하나의 칼럼라인에 연결하기 위한 선택 트랜지스터를 포함한다.
제1전하전송 트랜지스터는 홀수 번째 독출신호에 응답하여 턴온되고, 제2전하전송 트랜지스터는 짝수번째 독출신호에 응답하여 턴온된다.
본 발명의 2행 동시 독출방법의 일 실시예는 복수의 로우 및 칼럼으로 배열된 복수의 단위 화소영역들을 포함하고, 각 단위 화소영역에서는 하나의 독출회로를 두 개의 광전변환소자가 공유하는 이미지 센서에 있어서, 두 개의 광전변환소자들은 칼럼 방향으로 컬러화소간격으로 이격되어 배열되고, 상기 복수의 칼럼들 각각은 제1 및 제2 칼럼라인들을 포함하고, 홀수 번째 수평기간에는 단위 화소영역의 독출회로를 공유하는 하나의 광전변환소자의 제1컬러의 광전하를 상기 독출회로를 통하여 제1칼럼라인으로 독출함과 동시에 칼럼방향으로 인접하는 단위 화소영역의 하나의 광전변환소자의 제2컬러의 광전하를 인접하는 단위 화소영역의 독출회로를 통하여 제2칼럼라인으로 독출하고, 짝수 번째 수평기간에는 단위 화소영역의 독출회로를 공유하는 다른 하나의 광전변환소자의 제1컬러의 광전하를 독출회로를 통하여 제1칼럼라인으로 독출함과 동시에 접하는 단위 화소영역의 다른 하나의 광전변환소자의 제2컬러의 광전하를 인접하는 독출회로를 통하여 제2칼럼라인으로 독출하는 것을 특징으로 한다.
본 발명의 2행 동시 독출방법의 다른 실시예는 복수의 로우 및 칼럼으로 배열된 복수의 단위 화소영역들을 포함하고, 각 단위 화소영역에서는 하나의 독출회로를 두 개의 광전변환소자가 공유하는 이미지 센서에 있어서, 두 개의 광전변환소자들은 칼럼 방향으로 인접되어 배열되고, 상기 복수의 칼럼들 각각은 제1 및 제2 칼럼라인들을 포함하고, 홀수 번째 수평기간에는 단위 화소영역의 독출회로를 공유하는 하나의 광전변환소자의 제1컬러의 광전하를 독출회로를 통하여 제1칼럼라인으로 독출함과 동시에 칼럼방향으로 인접하는 단위 화소영역의 다른 하나의 광전변환소자의 제2컬러의 광전하를 상기 인접하는 단위 화소영역의 독출회로를 통하여 제2칼럼라인으로 독출하고, 짝수 번째 수평기간에는 단위 화소영역의 다른 하나의 광전변환소자의 제2컬러의 광전하를 독출회로를 통하여 제2칼럼라인으로 독출함과 동시에 인접하는 단위 화소영역의 하나의 광전변환소자의 제1컬러의 광전하를 인접하는 독출회로를 통하여 제1칼럼라인으로 독출하는 것을 특징으로 한다.
상기와 같은 본 발명의 실시예들에 따른 이미지 센서의 2행 동시 독출방법은 동일 컬러는 동일 칼럼라인을 통하여 독출됨으로써 동일 조건의 출력 패스를 가진다. 그러므로 동일 컬러의 경우 출력패스로 인한 미스 매칭을 방지할 수 있다.
다만, 본 발명의 효과는 상기에서 언급된 효과로 제한되는 것은 아니며, 상기에서 언급되지 않은 다른 효과들은 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 당업자에게 명확하게 이해될 수 있을 것이다.
도 1a는 본 발명의 일실시예에 따른 이미지 센서를 설명하기 위한 개략적인 블록도.
도 1b는 본 발명의 일 실시예에 따른 이미지 센서를 보다 구체적으로 나타내기 위한 도면.
도 2는 본 발명에 의한 화소 어레이부의 바람직한 일 실시예의 일부 구성을 나타낸 도면.
도 3은 도 2의 화소 어레이부의 첫 번째 로우와 두 번째 로우에 대응하는 등가 회로도.
도 4는 도 3의 등가회로의 동작을 설명하기 위한 타이밍도.
도 5는 본 발명에 의한 화소 어레이부의 바람직한 다른 실시예의 일부 구성을 나타낸 도면.
도 6은 도 5의 제1로우 및 제2로우의 단위 화소영역들의 레이아웃도.
도 7은 도 6의 등가 회로도.
도 8은 도 7의 등가회로의 동작을 설명하기 위한 타이밍도.
도 9는 본 발명의 일 실시예에 따른 이미지 센서를 포함하는 전자 시스템 및 인터페이스를 나타낸 도면.
본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 아니 된다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 구성요소에 대해 사용하였다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 인접하는"과 "~에 직접 인접하는" 등도 마찬가지로 해석되어야 한다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 설시(說示)된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
한편, 어떤 실시예가 달리 구현 가능한 경우에 특정 블록 내에 명기된 기능 또는 동작이 순서도에 명기된 순서와 다르게 일어날 수도 있다. 예를 들어, 연속하는 두 블록이 실제로는 실질적으로 동시에 수행될 수도 있고, 관련된 기능 또는 동작에 따라서는 상기 블록들이 거꾸로 수행될 수도 있다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1a는 본 발명의 일실시예에 따른 이미지 센서를 설명하기 위한 개략적인 블록도이다.
도 1a를 참조하면, 본 발명의 이미지 센서(100)는 화소 어레이(APS array, 110), 로우 드라이버(Row Driver, 120), 상관 이중 샘플링(CDS:Correlated Double Sampling) 블록(130), 아날로그 디지털 컨버터(Analog Digital Converter; 이하ADC, 140), 램프 신호 발생기(Ramp Generator, 160) 및 타이밍 제너레이터(Timing Generator, 170), 제어 레지스터 블록(Control Register Block, 180) 및 버퍼(Buffer, 190)를 포함한다.
이미지 센서(100)는 이미지 프로세서(DSP, 200)의 제어에 의해 렌즈(500)를 통해 촬상된 물체(object, 400)를 센싱하고, 이미지 프로세서(DSP, 200)는 이미지 센서(100)에 의해 센싱되어 출력된 이미지를 디스플레이 유닛(Display Unit, 300)에 출력할 수 있다. 이때, 디스플레이 유닛(300)은 영상을 출력할 수 있는 모든 장치를 포함한다. 예컨대, 디스플레이 유닛(300)은 컴퓨터, 휴대폰 및 기타 영상 출력 단말을 포함할 수 있다.
이미지 프로세서(DSP, 200)는 카메라 컨트롤(210), 이미지 신호 프로세서(220) 및 PC I/F(230)를 포함한다. 카메라 컨트롤(210)은 제어 레지스터 블록(180)을 제어한다. 카메라 컨트롤(210)은 I2C(Inter-Integrated Circuit)를 이용하여 이미지 센서(100), 즉, 제어 레지스터 블록(180)을 제어할 수 있으나, 본 발명의 범위가 이에 한정되는 것은 아니다.
이미지 신호 프로세서(Image Signal Processor, 220)는 버퍼(190)의 출력 신호인 이미지 데이터를 입력받아 이미지를 사람이 보기 좋도록 가공/처리하여 가공/처리된 이미지를 PC I/F(230)를 통해 디스플레이 유닛(300)으로 출력한다.
이미지 신호 프로세서(Image Signal Processor, 220)는 도 1a에서 DSP(200) 내부에 위치하는 것으로 도시하였으나, 이는 당업자에 의해 설계 변경이 가능하다. 예컨대, 이미지 신호 프로세서(Image Signal Processor, 220)는 이미지 센서(100) 내부에 위치할 수도 있다.
화소 어레이(110)는 다수의 광 감지 소자, 예컨대 포토(photo) 다이오드 또는 핀드 포토 다이오드(pinned photo diode) 등의 광 감지 소자를 포함한다. 화소 어레이(110)는 다수의 광 감지 소자를 이용하여 빛을 감지하고, 이를 전기적 신호로 변환하여 영상 신호를 생성한다. 화소 어레이(110)는 복수의 로우와 칼럼을 포함하고 단위화소영역들이 매트릭스 상으로 배열된다.단위 화소영역은 2 컬러 화소들이 하나의 독출회로를 공유한다.
타이밍 제너레이터(170)는 로우 드라이버(120), ADC(140) 및 램프 신호 발생기(160) 각각에 제어 신호를 출력하여 로우 드라이버(120), ADC(140) 및 램프 신호 발생기(160)의 동작을 제어할 수 있으며, 제어 레지스터 블락(180)은 램프 신호 발생기(160), 타이밍 제너레이터(170) 및 버퍼(190) 각각에 제어 신호를 출력하여 동작을 제어할 수 있다. 제어 레지스터 블락(180)은 카메라 컨트롤(210)의 제어를 받아 동작한다.
로우 드라이버(120)는 화소 어레이(110)를 행(row) 단위로 구동한다. 예컨대, 로우 드라이버(120)는 행 선택 신호를 생성할 수 있다. 로우 드라이버(120)는 쉬프트레지스터나 어드레스 디코더 등을 포함하고 수직 및 수평동기신호에 응답하여 수평라인 단위로 선택적으로 주사한다. 각 수평라인마다 리셋라인, 트랜스퍼 라인, 선택라인에 리셋신호, 트랜스퍼 신호, 선택신호를 발생할 수 있다.
그리고 화소 어레이(110)는 로우 드라이버(120)로부터 제공된 행 선택 신호에 의해 선택되는 행(row)으로부터 리셋 신호와 영상 신호를 CDS(130)로 출력한다.
CDS(130)는 입력받은 리셋 신호와 영상 신호를 상관 이중 샘플링을 수행할 수 있다.
ADC(140)는 상기 램프 신호 발생기(160)로부터 제공된 램프 신호(Vramp)와 CDS(130)로부터 출력되는 상관 이중 샘플링된 신호를 비교하여 그 결과 신호를 출력하고, 결과 신호를 카운팅하여 버퍼(190)로 출력한다.
버퍼(190)는 ADC(130)로부터 출력된 디지털 신호를 임시 저장한 후 센싱하고 증폭하여 출력한다. 버퍼(190)는 임시 저장을 위해 각 열에 하나씩 포함된 복수의 컬럼 메모리 블록(예컨대, SRAM) 및 상기 ADC(130)로부터 출력된 디지털 신호를 센싱하고 증폭하기 위한 센스 앰프(SA)를 포함할 수 있다.
CDS(130), ADC(140) 및 버퍼(190)에서는 화소열마다 신호 처리된 화소 신호가 순번대로 출력될 수 있다. 또한 화소 어레이부(110)의 화소열마다, 동시 선택된 2행의 각 화소들로부터 출력되는 아날로그의 화소 신호에 대해 미리 정해진 신호 처리를 수행할 수 있다.
도 1b는 본 발명의 일 실시예에 따른 이미지 센서를 보다 구체적으로 나타내기 위한 도면이다.
도 1b를 참고하면, 이미지 센서(100)는 픽셀 어레이(active pixel array, 110), 로우 드라이버(row driver, 120), 아날로그 디지털 컨버터(140), 램프 신호 생성기(ramp generator, 160), 타이밍 제너레이터(timing generator, 170), 버퍼(190)를 포함한다. 이때, 아날로그 디지털 컨버터는 비교 블록(141) 및 카운터 블록(143)을 포함한다.
픽셀 어레이(110)는 각각이 다수의 로우(row) 라인들 및 다수의 컬럼(column) 라인들과 접속되는 매트릭스 형태의 다수의 픽셀(111)들을 포함할 수 있다.
다수의 픽셀(111)들 각각은 레드(red) 스펙트럼 영역의 빛을 전기 신호로 변환하기 위한 레드 픽셀, 그린(green) 스펙트럼 영역의 빛을 전기 신호로 변환하기 위한 그린 픽셀, 및 블루(blue) 스펙트럼 영역의 빛을 전기 신호로 변환하기 위한 블루 픽셀을 포함할 수 있다.
또한, 픽셀 어레이(110)를 구성하는 다수의 픽셀(111)들 각각의 상부에는 특정 스펙트럼 영역의 빛을 투과시키기 위한 각각의 컬러 필터 어레이가 배열될 수 있다.
로우 드라이버(120)는 타이밍 제너레이터(170)에서 생성된 로우 제어신호(예컨대, 어드레스 신호)를 디코딩하고, 디코딩된 로우 제어신호에 응답하여 픽셀 어레이(110)를 구성하는 로우 라인들 중에서 적어도 어느 하나의 로우 라인을 선택할 수 있다.
상관 이중 샘플링 블록(130)은 픽셀 어레이(110)를 구성하는 컬럼 라인들 중에서 어느 하나의 컬럼 라인에 접속된 단위 픽셀로부터 출력되는 픽셀 신호에 대해 상관 이중 샘플링을 수행할 수 있다.
비교 블록(141)은 복수의 비교기(141a)들을 포함하며, 각 비교기(141a)는 상관 이중 샘플링 블록(130) 및 램프 신호 생성기(160)와 연결된다. 이때, 상기 상관 이중 샘플링 블록(130)은 비교기(141a)의 제1입력단에, 램프 신호 생성기(160)는 비교기(141a)의 제2입력단에 연결될 수 있다.
비교기(141a)는 상관 이중 샘플링 블록(130)의 출력 신호와 램프 신호 생성기(160)로부터 발생된 램프 신호(ramp) 값을 입력받아 서로 비교하여 그 비교 결과 신호를 출력단으로 출력할 수 있다. 이때, 비교기(141a)로부터 출력되는 비교 결과 신호는 외부 빛의 조도에 따라 달라지는 영상 신호와 리셋 신호의 차이 값에 해당할 수 있으며, 영상 신호와 리셋 신호의 차이를 출력하기 위하여 램프 신호(ramp)가 이용되어, 영상 신호와 리셋 신호의 차이가 픽업(pick-up)되어 램프 신호의 기울기에 따라 출력될 수 있다. 램프 신호 생성기(160)는 타이밍 제너레이터(170)에서 발생된 제어신호에 기초해 동작할 수 있다.
카운터 블록(143)은 복수의 카운터(143a)들을 포함하며, 카운터(143a)들은 각각 비교기(141a)들의 출력단에 연결되며, 타이밍 제너레이터(170)로부터 입력되는 클락(CNT_CLK)에 따라 비교 결과 신호를 카운팅하여 디지털 신호로 출력한다. 이때, 클락(CNT_CLK)은 타이밍 제너레이터(170)에서 발생된 카운터 제어신호에 기초하여, 카운터 블록(143) 내부 또는 타이밍 제너레이터(170) 내부에 위치한 카운터 컨트롤러(미도시)에 의해 발생될 수 있다.
이때, 상기 카운터(143a)는 업/다운 카운터(Up/Down Counter) 및 비트-와이즈 카운터(Bit-wise Inversion Counter)를 포함한다. 이때, 비트-와이즈 카운터는 업/다운 카운터와 비슷한 동작을 수행할 수 있다. 예컨대, 비트-와이즈 카운터는 업 카운트만 수행하는 기능 및 특정 신호가 들어오면 카운터 내부의 모든 비트를 반전하여 1의 보수(1's complement)로 만드는 기능을 수행할 수 있기 때문에, 이를 이용하여 리셋 카운트(reset count)를 수행한 후 이를 반전하여 1의 보수, 즉, 음수 값으로 변환할 수 있다.
버퍼(190)는 컬럼 메모리 블록(191) 및 센스 엠프(192)를 포함하고, 컬럼 메모리 블록(191)은 복수의 메모리(193)들을 포함한다.
메모리(193)들은 타이밍 제너레이터(170)에서 발생된 제어신호에 기초하여, 컬럼 메모리 블록(191) 내부 또는 타이밍 제너레이터(170) 내부에 위치한 메모리 컨트롤러(미도시)에 의해 발생된 메모리 제어 신호에 따라 동작할 수 있으며, 메모리(193)는 SRAM에 해당할 수 있다.
컬럼 메모리 블록(191)은 메모리 제어 신호에 따라, 카운터(143a)들이 카운팅하여 출력한 디지털 신호를 임시 저장한 후 센스 앰프(192)로 출력하며, 센스 앰프(192)는 이를 센싱하고 증폭해 출력한다.
1. 동일 컬러 다른 독출회로 방식
도 2는 본 발명에 의한 화소 어레이부(110)의 바람직한 일 실시예의 일부 구성을 나타낸다. 도 3은 도 2의 화소 어레이부의 첫 번째 로우와 두 번째 로우에 대응하는 등가 회로도를 나타낸다.
도 2를 참조하면. 제1로우(Row 0)는 리셋라인(RST 0), 제1전하전송라인(TXL 00), 제2전하전송라인(TXL 01), 제1선택라인(SEL 00) 및 제2선택라인(SEL 01)을 포함한다. 마찬가지로 제2로우(Row 1)는 리셋라인(RST1), 제1전하전송라인(TXL 10), 제2전하전송라인(TXL 11), 제1선택라인(SEL 10) 및 제2선택라인(SEL 11)을 포함하고, 제3로우(Row 2)는 리셋라인(RST 2), 제1전하전송라인(TXL 20), 제2전하전송라인(TXL 21), 제1선택라인(SEL 20) 및 제2선택라인(SEL 21)을 포함하고, 제4로우(Row 3)는 리셋라인(RST 3), 제1전하전송라인(TXL 30), 제2전하전송라인(TXL 31), 제1선택라인(SEL 30) 및 제2선택라인(SEL 31)을 포함한다.
제1칼럼(CoL 0)은 제1칼럼라인(CL 00) 및 제2칼럼라인(CL 01)을 포함하고, 제2칼럼(CoL 1)은 제1칼럼라인(CL 10) 및 제2칼럼라인(CL 11)을 포함한다.
제1칼럼(CoL 0)과 제1 내지 제4로우(Row 0 ~ Row 3)가 교차하는 교차부에는 단위화소영역(UPX 00 ~ UPX 03)들이 배치된다.
단위화소영역(UPX 00)에는 녹색화소(G 00), 청색화소(B 01) 및 독출회로(RO 00)를 포함하고, 단위화소영역(UPX 01)에는 녹색화소(G 02), 청색화소(B 03) 및 독출회로(RO 01)를 포함하고, 단위화소영역(UPX 02)에는 녹색화소(G 04), 청색화소(B 05) 및 독출회로(RO 02)를 포함하고, 단위화소영역(UPX 03)에는 녹색화소(G 06), 청색화소(B 07) 및 독출회로(RO 03)를 포함한다.
도 3을 참조하면, 홀수 번째의 단위화소영역(UPX 00)은 두 개의 광전변환소자, 즉 포토다이오드(PD 0, PD 1)를 포함한다. 포토다이오드(PD 0)는 녹색화소(G 00)로부터 수광된 광을 광전하로 변환하고, 포토다이오드(PD 1)는 청색화소(B 01)로부터 수광된 광을 광전하로 변환한다. 포토다이오드(PD 0)로부터 생성된 녹색 컬러의 광전하는 전하전송트랜지스터(TM 00)를 통하여 독출회로(RO 00)로 전송되고, 포토다이오드(PD 1)로부터 생성된 청색컬러의 광전하는 전하전송트랜지스터(TM 01)를 통하여 독출회로(RO 00)로 전송된다. 전하전송트랜지스터(TM 00)는 제1전하전송라인(TXL 00)에 게이트가 연결되고, 전하전송트랜지스터(TM 01)는 제2전하전송라인(TXL 01)에 게이트가 연결되어 서로 선택적으로 스위칭된다.
독출회로(RO 00)는 공유노드(FN 0), 리셋 트랜지스터(RM 0), 구동 트랜지스터(DM 0), 제1선택트랜지스터(SM 00), 제2선택트랜지스터(SM 01)를 포함한다. 리셋 트랜지스터(RM 0)의 소오스는 전원전압단자에 연결되고 드레인은 공유노드(FN 0)에 연결되고, 게이트는 리셋라인(RST 0)에 연결된다. 구동 트랜지스터(DM 0)의 소오스는 전원전압단자에 연결되고, 드레인은 출력노드(NO 0)에 연결되고, 게이트는 공유노드(FN 0)에 연결된다. 제1선택트랜지스터(SM 00)의 소오스는 출력노드(NO 0)에 연결되고 드레인은 제1칼럼라인에 연결되고, 게이트는 제1선택라인(SEL 00)에 연결된다. 제2선택트랜지스터(SM 01)의 소오스는 출력노드(NO 0)에 연결되고 드레인은 제2칼럼라인에 연결되고, 게이트는 제2선택라인(SEL 01)에 연결된다. 제1 및 제2선택트랜지스터들(SM 00, SM 01)는 서로 선택적으로 스위칭된다.
짝수 번째의 단위화소영역(UPX 01)은 두 개의 광전변환소자, 즉 포토다이오드(PD 2, PD 3)를 포함한다. 포토다이오드(PD 2)는 녹색화소(G 02)로부터 수광된 광을 녹색컬러의 광전하로 변환하고, 포토다이오드(PD 3)는 청색화소(B 03)로부터 수광된 광을 청색컬러의 광전하로 변환한다. 포토다이오드(PD 2)로부터 생성된 녹색 컬러의 광전하는 전하전송트랜지스터(TM 10)를 통하여 독출회로(RO 01)로 전송되고, 포토다이오드(PD 3)로부터 생성된 청색컬러의 광전하는 전하전송트랜지스터(TM 11)를 통하여 독출회로(RO 01)로 전송된다. 전하전송트랜지스터(TM 10)는 제2전하전송라인(TXL 11)에 게이트가 연결되고, 전하전송트랜지스터(TM 11)는 제1전하전송라인(TXL 10)에 게이트가 연결되어 서로 선택적으로 스위칭된다.
독출회로(RO 01)는 공유노드(FN 1), 리셋 트랜지스터(RM 1), 구동 트랜지스터(DM 1), 제1선택트랜지스터(SM 10), 제2선택트랜지스터(SM 11)를 포함한다. 리셋 트랜지스터(RM 1)의 소오스는 전원전압단자에 연결되고 드레인은 공유노드(FN 1)에 연결되고, 게이트는 리셋라인(RST 1)에 연결된다. 구동 트랜지스터(DM 1)의 소오스는 전원전압단자에 연결되고, 드레인은 출력노드(NO 1)에 연결되고, 게이트는 공유노드(FN 1)에 연결된다. 제1선택트랜지스터(SM 10)의 소오스는 출력노드(NO 1)에 연결되고 드레인은 제1칼럼라인(CL 00)에 연결되고, 게이트는 제2선택라인(SEL 11)에 연결된다. 제2선택트랜지스터(SM 11)의 소오스는 출력노드(NO 1)에 연결되고 드레인은 제2칼럼라인(CL 01)에 연결되고, 게이트는 제1선택라인(SEL 10)에 연결된다. 제1 및 제2선택트랜지스터들(SM 10, SM 11)은 서로 선택적으로 스위칭된다.
도 4는 도 3의 등가회로의 동작을 설명하기 위한 타이밍도를 나타낸다.
도 4를 참조하면, 첫번째 수평기간동안 리셋라인(RST 0, RST 1)을 통해 리셋펄스신호(202)가 리셋트랜지스터(RM 0, RM 1)들의 게이트에 인가되면 공유노드(FN 0, FN 1)는 동시에 전원전압으로 충전된다. 이에 구동트랜지스터(DM 0, DM 1)가 턴온되어 출력노드(NO 0, NO 1)에 리셋전압신호가 출력된다. 이어서 홀수 번째 로우(Row 0)의 독출회로(RO 00)의 제1선택라인(SEL 00)과 짝수 번째 로우(Row 1)의 독출회로(RO 01)의 제2선택라인(SEL 11)을 통해 선택신호(204)가 선택트랜지스터(SM 00, SM 11)의 게이트에 인가되면 선택트랜지스터(SM 00, SM 11)가 동시에 턴온된다. 그러므로 칼럼라인(CL 00)에는 출력노드(NO 0)의 리셋전압신호(208a)가 출력되고 칼럼라인(CL 01)에는 출력노드(NO 1)의 리셋 전압신호(210a)가 출력된다. 칼럼라인(CL 00, CL 01)에 출력된 리셋 전압신호는 제1 및 제2 칼럼처리부(126a, 126b)에서 동시에 샘플링된다.
이어서 홀수 번째 로우(Row 0)의 독출회로(RO 00)의 제1전하전송라인(TXL 00)과 짝수 번째 로우(Row 1)의 독출회로(RO 01)의 제2전하전송라인(TXL 11)을 통해 전하전송신호가 전하전송트랜지스터(TM 00, TM 11)의 게이트에 인가되면 공유노드(FN 0)는 전하전송트랜지스터(TM 00), 포토다이오드(PD 0)를 통해 접지로 방전통로가 형성되어 전원전압레벨에서 생성된 녹색컬러의 광전하에 대응하는 전압레벨로 다운된다. 마찬가지로 공유노드(FN 1)는 전하전송트랜지스터(TM 11), 포토다이오드(PD 3)를 통해 접지로 방전통로가 형성되어 전원전압레벨에서 생성된 청색컬러의 광전하에 대응하는 전압레벨로 다운된다.
공유노드(FN 0, FN 1)에 센싱된 녹색컬러 센싱신호와 청색컬러 센싱신호는 구동 트랜지스터(DM 0, DM 1)를 통해 증폭되고 증폭된 신호는 선택 트랜지스터(SM 00, SM 11)를 통하여 칼럼라인(CL 00, CL 01)에 출력신호(208b, 210b)로 각각 출력된다. 칼럼라인(CL 00, CL 01)에 출력된 출력신호(208b, 210b)는 제1 및 제2 칼럼처리부(126a, 126b)에서 동시에 샘플링된다.
두번째 수평기간동안 리셋라인(RST 0, RST 1)을 통해 리셋펄스신호(212)가 리셋트랜지스터(RM 0, RM 1)들의 게이트에 인가되면 공유노드(FN 0, FN 1)는 동시에 전원전압으로 충전된다. 이에 구동트랜지스터(DM 0, DM 1)가 턴온되어 출력노드(NO 0, NO 1)에 리셋전압신호가 출력된다. 이어서 홀수 번째 로우(Row 0)의 독출회로(RO 00)의 제2선택라인(SEL 01)과 짝수 번째 로우(Row 1)의 독출회로(RO 01)의 제1선택라인(SEL 10)을 통해 선택신호(214)가 선택트랜지스터(SM 10, SM 01)의 게이트에 인가되면 선택트랜지스터(SM 10, SM 01)가 동시에 턴온된다. 그러므로 칼럼라인(CL 00)에는 출력노드(NO 0)의 리셋전압신호(218a)가 출력되고 칼럼라인(CL 01)에는 출력노드(NO 1)의 리셋 전압신호(220a)가 출력된다. 칼럼라인(CL 00, CL 01)에 출력된 리셋 전압신호는 제1 및 제2 칼럼처리부(126a, 126b)에서 동시에 샘플링된다.
이어서 홀수 번째 로우(Row 0)의 독출회로(RO 00)의 제2전하전송라인(TXL 01)과 짝수 번째 로우(Row 1)의 독출회로(RO 01)의 제1전하전송라인(TXL 10)을 통해 전하전송신호가 전하전송트랜지스터(TM 10, TM 01)의 게이트에 인가되면 공유노드(FN 0)는 전하전송트랜지스터(TM 01), 포토다이오드(PD 1)를 통해 접지로 방전통로가 형성되어 전원전압레벨에서 생성된 청색컬러의 광전하에 대응하는 전압레벨로 다운된다. 마찬가지로 공유노드(FN 1)는 전하전송트랜지스터(TM 10), 포토다이오드(PD 2)를 통해 접지로 방전통로가 형성되어 전원전압레벨에서 생성된 녹색컬러의 광전하에 대응하는 전압레벨로 다운된다.
공유노드(FN 0, FN 1)에 센싱된 청색컬러 센싱신호와 녹색컬러 센싱신호는 구동 트랜지스터(DM 0, DM 1)를 통해 증폭되고 증폭된 신호는 선택 트랜지스터(SM 01, SM 10)를 통하여 칼럼라인(CL 01, CL 00)에 출력신호(220b, 218b)로 각각 출력된다. 칼럼라인(CL 00, CL 01)에 출력된 출력신호(220b, 218b)는 제1 및 제2 칼럼처리부(126a, 126b)에서 동시에 샘플링된다.
이와 같은 동작으로 세 번째 및 네 번째 로우에도 확장하면 칼럼라인(CL 00)에는 홀짝으로 녹색컬러 G 00, G 02, G04, G06,... 들만 출력되고, 칼럼라인(CL 01)에는 짝홀로 청색컬러 B 03, B 01, B 07, B 05,... 들만 출력된다.
그러므로 녹색 컬러 화소행과 청색컬러 화소행이 동시에 독출되면서도 녹색컬러는 홀수 번째 칼럼라인(CL 00)으로만 출력되고 청색컬러는 짝수 번째 칼럼라인(CL 01)으로만 출력된다.
따라서 동일 컬러는 동일 출력 패스를 통해 출력되므로 동일 컬러 행들 사이의 컬러 미스매칭이 발생되지 않는다.
일실시예에서 청색컬러의 경우 네 번째 행이 먼저 출력되고 두 번째 행이 나중에 출력되지만 이와 같은 순서 뒤바뀜은 칼럼 처리부(260) 내에서 순서에 맞게 재정렬시켜 출력하거나 그대로 출력한 다음 이미지 신호 처리부에서 재정렬시킬 수 있다.
2. 동일 컬러 동일 독출회로 방식
도 5는 본 발명에 의한 화소 어레이부의 바람직한 다른 실시예의 일부 구성을 나타내고, 도 6은 도 5의 제1로우 및 제2로우의 단위 화소영역들의 레이아아웃 구성을 나타낸 도면이고, 도 7은 도 6의 등가 회로도를 나타낸다.
도 5를 참조하면. 제1로우(Row 0)는 리셋라인(RST 0), 제1전하전송라인(TXL 00), 제2전하전송라인(TXL 01) 및 선택라인(SEL 0)을 포함한다. 마찬가지로 제2로우(Row 1)는 리셋라인(RST 1), 제1전하전송라인(TXL 10), 제2전하전송라인(TXL 11) 및 선택라인(SEL 1)을 포함하고, 제3로우(Row 2)는 리셋라인(RST 2), 제1전하전송라인(TXL 20), 제2전하전송라인(TXL 21) 및 선택라인(SEL 2)을 포함하고, 제4로우(Row 3)는 리셋라인(RST 3), 제1전하전송라인(TXL 30), 제2전하전송라인(TXL 31) 및 선택라인(SEL 3)을 포함한다.
제1칼럼(CoL 0)은 제1칼럼라인(CL 00) 및 제2칼럼라인(CL 01)을 포함하고, 제2칼럼(CoL 1)은 제1칼럼라인(CL 10) 및 제2칼럼라인(CL 11)을 포함한다.
제1칼럼(CoL 0)과 제1 내지 제4로우(Row 0 ~ Row 3)가 교차하는 교차부에는 단위화소영역(UPX 00~UPX 03)들이 배치된다.
단위화소영역(UPX 00)에는 녹색화소(G 00), 녹색화소(G 02) 및 독출회로(RO 00)를 포함하고, 단위화소영역(UPX 01)에는 청색화소(B 01), 청색화소(B 03) 및 독출회로(RO 01)를 포함하고, 단위화소영역(UPX 02)에는 녹색화소(G 04), 녹색화소(G 06) 및 독출회로(RO 02)를 포함하고, 단위화소영역(UPX 03)에는 청색화소(B 05), 청색화소(B 07) 및 독출회로(RO 03)를 포함한다.
도 6을 참조하면, 단위화소영역(UPX 00)의 포토다이오드들(PD 0, PD 2 )의 사이에 인접 단위화소영역(UPX 01)의 포토다이오드(PD 1)가 배치되고, 인접 단위화소영역(UPX 01)의 포토다이오드들(PD 1, PD 3 )의 사이에 단위화소영역(UPX 00)의 포토다이오드(PD 2)가 배치된다.
도 7을 참조하면, 홀수 번째의 단위화소영역(UPX 00)은 두 개의 광전변환소자, 즉 포토다이오드(PD 0, PD 2)를 포함한다. 포토다이오드(PD 0)는 녹색화소(G 00)로부터 수광된 광을 광전하로 변환하고, 포토다이오드(PD 2)는 녹색화소(G 02)로부터 수광된 광을 광전하로 변환한다. 포토다이오드(PD 0)로부터 생성된 녹색 컬러의 광전하는 전하전송트랜지스터(TM 00)를 통하여 독출회로(RO 00)로 전송되고, 포토다이오드(PD 2)로부터 생성된 녹색컬러의 광전하는 전하전송트랜지스터(TM 01)를 통하여 독출회로(RO 00)로 전송된다. 전하전송트랜지스터(TM 00)는 제1전하전송라인(TXL 00)에 게이트가 연결되고, 전하전송트랜지스터(TM 01)는 제2전하전송라인(TXL 01)에 게이트가 연결되어 서로 선택적으로 스위칭된다.
독출회로(RO 00)는 공유노드(FN 0), 리셋 트랜지스터(RM 0), 구동 트랜지스터(DM 0), 선택트랜지스터(SM 0)를 포함한다. 리셋 트랜지스터(RM 0)의 소오스는 전원전압단자에 연결되고 드레인은 공유노드(FN 0)에 연결되고, 게이트는 리셋라인(RST 0)에 연결된다. 구동 트랜지스터(DM 0)의 소오스는 전원전압단자에 연결되고, 드레인은 출력노드(NO 0)에 연결되고, 게이트는 공유노드(FN 0)에 연결된다. 선택트랜지스터(SM 0)의 소오스는 출력노드(NO 0)에 연결되고 드레인은 제1칼럼라인(CL 00)에 연결되고, 게이트는 선택라인(SEL 0)에 연결된다.
짝수 번째의 단위화소영역(UPX 01)은 두 개의 광전변환소자, 즉 포토다이오드(PD 1, PD 3)를 포함한다. 포토다이오드(PD 1)는 청색화소(B 01)로부터 수광된 광을 청색컬러의 광전하로 변환하고, 포토다이오드(PD 3)는 청색화소(B 03)로부터 수광된 광을 청색컬러의 광전하로 변환한다. 포토다이오드(PD 1)로부터 생성된 청색컬러의 광전하는 전하전송트랜지스터(TM 10)를 통하여 독출회로(RO 01)로 전송되고, 포토다이오드(PD 3)로부터 생성된 청색컬러의 광전하는 전하전송트랜지스터(TM 11)를 통하여 독출회로(RO 01)로 전송된다. 전하전송트랜지스터(TM 10)는 제1전하전송라인(TXL 10)에 게이트가 연결되고, 전하전송트랜지스터(TM 11)는 제2전하전송라인(TXL 11)에 게이트가 연결되어 서로 선택적으로 스위칭된다.
독출회로(RO 01)는 공유노드(FN 1), 리셋 트랜지스터(RM 1), 구동 트랜지스터(DM 1) 및 선택트랜지스터(SM 1)를 포함한다. 리셋 트랜지스터(RM 1)의 소오스는 전원전압단자에 연결되고 드레인은 공유노드(FN 1)에 연결되고, 게이트는 리셋라인(RST 1)에 연결된다. 구동 트랜지스터(DM 1)의 소오스는 전원전압단자에 연결되고, 드레인은 출력노드(NO 1)에 연결되고, 게이트는 공유노드(FN 1)에 연결된다. 선택트랜지스터(SM 1)의 소오스는 출력노드(NO 1)에 연결되고 드레인은 제2칼럼라인(CL 01)에 연결되고, 게이트는 선택라인(SEL 1)에 연결된다.
도 8은 도 7의 등가회로의 동작을 설명하기 위한 타이밍도를 나타낸다.
도 8를 참조하면, 첫번째 수평기간동안 리셋라인(RST 0, RST 1)을 통해 리셋펄스신호(302)가 리셋트랜지스터(RM 0, RM 1)들의 게이트에 인가되면 공유노드(FN 0, FN 1)는 동시에 전원전압으로 충전된다. 이에 구동트랜지스터(DM 0, DM 1)가 턴온되어 출력노드(NO 0, NO 1)에 리셋전압신호가 출력된다. 이어서 홀수 번째 로우(Row 0)의 독출회로(RO 00)의 선택라인(SEL 0)과 짝수 번째 로우(Row 1)의 독출회로(RO 01)의 선택라인(SEL 1)을 통해 선택신호(304)가 선택트랜지스터(SM 0, SM 1)의 게이트에 인가되면 선택트랜지스터(SM 0, SM 1)가 동시에 턴온된다. 그러므로 칼럼라인(CL 00)에는 출력노드(NO 0)의 리셋전압신호(308a)가 출력되고 칼럼라인(CL 01)에는 출력노드(NO 1)의 리셋 전압신호(310a)가 출력된다. 칼럼라인(CL 00, CL 01)에 출력된 리셋 전압신호는 제1 및 제2 칼럼처리부(126a, 126b)에서 동시에 샘플링된다.
이어서 홀수 번째 로우(Row 0)의 독출회로(RO 00)의 제1전하전송라인(TXL00)과 짝수 번째 로우(Row 1)의 독출회로(RO 01)의 제1전하전송라인(TXL10)을 통해 전하전송신호가 전하전송트랜지스터(TM00, TM10)의 게이트에 인가되면 공유노드(FN 0)는 전하전송트랜지스터(TM00), 포토다이오드(PD 0)를 통해 접지로 방전통로가 형성되어 전원전압레벨에서 생성된 녹색컬러의 광전하에 대응하는 전압레벨로 다운된다. 마찬가지로 공유노드(FN 1)는 전하전송트랜지스터(TM10), 포토다이오드(PD 2)를 통해 접지로 방전통로가 형성되어 전원전압레벨에서 생성된 청색컬러의 광전하에 대응하는 전압레벨로 다운된다.
공유노드(FN 0, FN 1)에 센싱된 녹색컬러 센싱신호와 청색컬러 센싱신호는 구동 트랜지스터(DM 0, DM 1)를 통해 증폭되고 증폭된 신호는 선택 트랜지스터(SM 0, SM 1)를 통하여 칼럼라인(CL 00, CL 01)에 출력신호(308b, 310b)로 각각 출력된다. 칼럼라인(CL 00, CL 01)에 출력된 출력신호(308b, 310b)는 제1 및 제2 칼럼처리부(126a, 126b)에서 동시에 샘플링된다.
두번째 수평기간동안 리셋라인(RST 0, RST 1)을 통해 리셋펄스신호(312)가 리셋트랜지스터(RM 0, RM 1)들의 게이트에 인가되면 공유노드(FN 0, FN 1)는 동시에 전원전압으로 충전된다. 이에 구동트랜지스터(DM 0, DM 1)가 턴온되어 출력노드(NO 0, NO 1)에 리셋전압신호가 출력된다. 이어서 홀수 번째 로우(Row 0)의 독출회로(RO 00)의 선택라인(SEL 0)과 짝수 번째 로우(Row 1)의 독출회로(RO 01)의 선택라인(SEL 1)을 통해 선택신호(314)가 선택트랜지스터(SM 0, SM 1)의 게이트에 인가되면 선택트랜지스터(SM 0, SM 1)가 동시에 턴온된다. 그러므로 칼럼라인(CL 00)에는 출력노드(NO 0)의 리셋전압신호(318a)가 출력되고 칼럼라인(CL 01)에는 출력노드(NO 1)의 리셋 전압신호(320a)가 출력된다. 칼럼라인(CL 00, CL 01)에 출력된 리셋 전압신호는 제1 및 제2 칼럼처리부(126a, 126b)에서 동시에 샘플링된다.
이어서 홀수 번째 로우(Row 0)의 독출회로(RO 00)의 제2전하전송라인(TXL 01)과 짝수 번째 로우(Row 1)의 독출회로(RO 01)의 제2전하전송라인(TXL11)을 통해 전하전송신호가 전하전송트랜지스터(TM 01, TM 11)의 게이트에 인가되면 공유노드(FN 0)는 전하전송트랜지스터(TM 01), 포토다이오드(PD 2)를 통해 접지로 방전통로가 형성되어 전원전압레벨에서 생성된 녹색컬러의 광전하에 대응하는 전압레벨로 다운된다. 마찬가지로 공유노드(FN 1)는 전하전송트랜지스터(TM 11), 포토다이오드(PD 3)를 통해 접지로 방전통로가 형성되어 전원전압레벨에서 생성된 청색컬러의 광전하에 대응하는 전압레벨로 다운된다.
공유노드(FN 0, FN 1)에 센싱된 녹색컬러 센싱신호와 청색컬러 센싱신호는 구동 트랜지스터(DM 0, DM 1)를 통해 증폭되고 증폭된 신호는 선택 트랜지스터(SM 0, SM 1)를 통하여 칼럼라인(CL 00, CL 01)에 출력신호(318b, 320b)로 각각 출력된다. 칼럼라인(CL 00, CL 01)에 출력된 출력신호(318b, 320b)는 제1 및 제2 칼럼처리부(126a, 126b)에서 동시에 샘플링된다.
이와 같은 동작으로 세 번째 및 네 번째 로우에도 확장하면 칼럼라인(CL 00)에는 홀수로 녹색컬러 G 00, G 02, G04, G06,... 들만 출력되고, 칼럼라인(CL 01)에는 짝수로 청색컬러 B 01, B 03, B 05, B 07,... 들만 출력된다.
그러므로 녹색 컬러 화소행과 청색컬러 화소행이 동시에 독출되면서도 녹색컬러는 홀수 번째 칼럼라인(CL 00)으로만 출력되고 청색컬러는 짝수 번째 칼럼라인(CL 01)으로만 출력된다.
따라서 동일 컬러는 동일 출력 패스를 통해 출력되므로 동일 컬러 행들 사이의 컬러 미스매칭이 발생되지 않는다.
다른 실시예에서 녹색 및 청색컬러 모두 순서 뒤바뀜 없이 순차적으로 출력되므로 일 실시에와 비교하여 재정렬할 필요가 없다.
도 9는 본 발명의 일 실시예에 따른 이미지 센서를 포함하는 전자 시스템 및 인터페이스를 나타낸 도면이다.
도 9를 참조하면, 전자 시스템(1000)은 MIPI 인터페이스를 사용 또는 지원할 수 있는 데이터 처리 장치, 예컨대 이동 전화기, PDA, PMP, 또는 스마트 폰으로 구현될 수 있다.
전자 시스템(1000)은 어플리케이션 프로세서(1010), 이미지 센서(1040), 및 디스플레이(1050)를 포함한다.
어플리케이션 프로세서(1010)에 구현된 CSI 호스트(1012)는 카메라 시리얼 인터페이스(camera serial interface(CSI))를 통하여 이미지 센서(1040)의 CSI 장치(1041)와 시리얼 통신할 수 있다. 이때, 예컨대, CSI 호스트(1012)에는 광 디시리얼라이저가 구현될 수 있고, CSI 장치(1041)에는 광 시리얼라이저가 구현될 수 있다.
어플리케이션 프로세서(1010)에 구현된 DSI 호스트(1011)는 디스플레이 시리얼 인터페이스(display serial interface(DSI))를 통하여 디스플레이(1050)의 DSI 장치(1051)와 시리얼 통신할 수 있다. 이때, 예컨대, DSI 호스트(1011)에는 광 시리얼라이저가 구현될 수 있고, DSI 장치(1051)에는 광 디시리얼라이저가 구현될 수 있다.
전자 시스템(1000)은 어플리케이션 프로세서(1010)와 통신할 수 있는 RF 칩(1060)을 더 포함할 수 있다. 전자 시스템(1000)의PHY(1013)와 RF 칩(1060)의 PHY(1061)는 MIPI DigRF에 따라 데이터를 주고받을 수 있다.
전자 시스템(1000)은 GPS(1020), 스토리지(1070), 마이크(1080), DRAM(1085) 및 스피커(1090)를 더 포함할 수 있으며, 상기 전자 시스템(1000)은Wimax(1030), WLAN(1100) 및 UWB(1110) 등을 이용하여 통신할 수 있다.
이상 본 발명의 실시예들에 따른 이미지 센서에 대하여 설명의 편의를 위하여 상부 및 하부 광전변환소자를 포함한 2 공유방식에 대해서만 설명하였으나 4공유방식에 대해서도 동일한 방법으로 확장 적용될 수 있음을 이해하여야 할 것이다.
상술한 실시에들의 동작의 방법은 화소 어레이의 로우 및 칼럼 각각에 대해 반복될 것이고, 상기 방법이 개개의 화소에 대해서만 기술된 것은 간략화를 위한 것이며, 이들 단계는 로우의 다른 모든 화소에 대해서 동시에 발생하여, 어레이의 나머지 화소에 대해 그 다음으로 계속 반복될 것임을 이해해야 한다. 또한, 이 방법은 예시일 뿐이며, 본 발명은 상기 기술된 방법에 의한 동작으로 결코 한정되지 않는다.
본 발명은 복수의 광전변환소자들이 독출회로를 공유하는 이미지 센서에서 2행 동시 독출시 동일 컬러의 광전하들은 동일 칼럼라인으로 출력되도록 하여 동일 컬러들 사이의 미스 매칭을 방지함으로써 이미지 품질을 개선하고 자 하는 것으로 고품질의 CMOS 이미지 센서 개발에 유용하게 이용될 수 있다.
상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (10)

  1. 복수의 로우 및 칼럼으로 배열된 복수의 단위 화소영역들을 포함하고, 각 단위 화소영역들 각각은 칼럼방향으로 배열된 상부 광전변환소자 및 하부 광전변환소자를 포함하고, 상기 상부 및 하부 광전변환소자들은 하나의 독출회로를 공유하는 이미지 센서에 있어서,
    상기 복수의 칼럼들마다 각각 배열된 복수의 칼럼라인 쌍들을 포함하고,
    상기 복수의 로우들 중 홀수 번째 로우들에 배열된 독출회로들 각각은 홀수 번째 독출신호에 응답하여 인접하는 칼럼라인 쌍 중 하나의 칼럼라인에 홀수 번째 로우들의 상부 광전변환소자로부터 생성된 광전하를 독출함과 동시에 상기 복수의 로우들 중 짝수 번째 로우들에 배열된 독출회로들 각각은 상기 홀수 번째 독출신호에 응답하여 상기 칼럼라인 쌍 중 다른 하나의 칼럼라인에 짝수 번째 로우의 하부 광전변환소자로부터 생성된 광전하를 독출하고,
    상기 짝수 번째 로우들에 배열된 독출회로들 각각은 짝수 번째 독출신호에 응답하여 상기 하나의 칼럼라인에 짝수 번째 로우의 상부 광전변환소자로부터 생성된 광전하를 독출함과 동시에 상기 홀수 번째 로우들에 배열된 독출회로들 각각은 상기 짝수 번째 독출신호에 응답하여 상기 다른 하나의 칼럼라인에 홀수 번째 로우들의 하부 광전변환소자로부터 생성된 광전하를 독출하며,
    상기 홀수 번째 독출회로 각각은
    제1전하전송 트랜지스터를 통하여 상기 상부 광전변환소자로부터 생성된 광전하와 제2전하전송 트랜지스터를 통하여 상기 하부 광전변환소자로부터 생성된 광전하를 선택적으로 저장하기 위한 공유노드;
    리셋신호에 응답하여 상기 공유노드를 전원전압으로 리셋하기 위한 리셋 트랜지스터;
    상기 공유노드에 저장된 전하량에 의해 출력노드를 구동하기 위한 구동 트랜지스터;
    상기 홀수 번째 독출신호에 응답하여 상기 하나의 칼럼라인에 상기 출력노드를 연결하기 위한 제1선택 트랜지스터; 및
    상기 짝수 번째 독출신호에 응답하여 상기 다른 하나의 칼럼라인에 상기 출력노드를 연결하기 위한 제2선택 트랜지스터를 구비하는 것을 특징으로 하는 이미지 센서.
  2. 삭제
  3. 제1항에 있어서, 상기 짝수 번째 독출회로 각각은
    제4전하전송 트랜지스터를 통하여 상기 하부 광전변환소자로부터 생성된 광전하와 제3전하전송 트랜지스터를 통하여 상기 상부 광전변환소자로부터 생성된 광전하를 선택적으로 저장하기 위한 제2 공유노드;
    상기 리셋신호에 응답하여 상기 제2 공유노드를 상기 전원전압으로 리셋하기 위한 제2 리셋 트랜지스터;
    상기 제2 공유노드에 저장된 전하량에 의해 제2 출력노드를 구동하기 위한 제2 구동 트랜지스터;
    상기 짝수 번째 독출신호에 응답하여 상기 하나의 칼럼라인에 상기 제2 출력노드를 연결하기 위한 제3선택 트랜지스터; 및
    상기 홀수 번째 독출신호에 응답하여 상기 다른 하나의 칼럼라인에 상기 제2 출력노드를 연결하기 위한 제4선택 트랜지스터를 구비한 것을 특징으로 하는 이미지 센서.
  4. 복수의 로우 및 칼럼으로 배열된 복수의 단위 화소영역들을 포함하는 이미지 센서에 있어서,
    상기 복수의 단위 화소영역들 각각은
    칼럼방향으로 배치된 상부 광전변환소자와 하부 광전변환소자가 하나의 독출회로를 공유하고,
    홀수 번째 로우에 배치된 단위화소영역의 상하부 광전변환소자들 사이에 짝수 번째 로우의 상부 광전변환소자가 끼워진 형태로 배치되고, 짝수 번째 로우에 배치된 단위화소영역의 상하부 광전변환소자들 사이에 홀수 번째 로우의 하부 광전변환소자가 끼워진 형태로 배치되고,
    각 칼럼들에는 칼럼라인 쌍이 각각 배치되고,
    홀수 번째 독출신호에 응답하는 홀수 번째 독출회로를 통하여 상기 칼럼라인 쌍 중 하나의 칼럼라인에 홀수 번째 로우의 상부 광전변환소자로부터 생성된 광전하를 독출함과 동시에 상기 홀수 번째 독출신호에 응답하는 짝수 번째 독출회로를 통하여 상기 칼럼라인 쌍 중 다른 하나의 칼럼라인에 짝수 번째 로우의 상부 광전변환소자로부터 생성된 광전하를 독출하며,
    짝수 번째 독출신호에 응답하는 홀수 번째 독출회로를 통하여 상기 하나의 칼럼라인에 홀수 번째 로우의 하부 광전변환소자로부터 생성된 광전하를 독출함과 동시에 상기 짝수 번째 독출신호에 응답하는 짝수 번째 독출회로를 통하여 상기 다른 하나의 칼럼라인에 짝수 번째 로우의 하부 광전변환소자로부터 생성된 광전하를 독출하는 것을 특징으로 하는 이미지 센서.
  5. 제4항에 있어서, 상기 독출회로 각각은
    제1전하전송 트랜지스터를 통하여 상부 광전변환소자에서 생성된 광전하와 제2전하전송 트랜지스터를 통하여 하부 광전변환소자로부터 생성된 광전하를 선택적으로 저장하기 위한 공유노드;
    상기 공유노드에 저장된 전하를 리셋하기 위한 리셋 트랜지스터;
    상기 공유노드에 저장된 전하량에 의해 출력노드를 구동하기 위한 구동 트랜지스터; 및
    선택신호에 응답하여 상기 출력노드를 상기 칼럼라인 쌍 중 어느 하나의 칼럼라인에 연결하기 위한 선택 트랜지스터를 구비한 것을 특징으로 하는 이미지 센서.
  6. 제5항에 있어서, 상기 제1전하전송 트랜지스터는 홀수 번째 독출신호에 응답하여 턴온되고, 상기 제2전하전송 트랜지스터는 짝수 번째 독출신호에 응답하여 턴온되는 것을 특징으로 하는 이미지 센서.
  7. 삭제
  8. 삭제
  9. 복수의 로우 및 칼럼으로 배열된 복수의 단위 화소영역들을 포함하고, 각 단위 화소영역에서는 하나의 독출회로를 두 개의 광전변환소자가 공유하는 이미지 센서에 있어서,
    상기 두 개의 광전변환소자들은 칼럼 방향으로 인접되어 배열되고, 상기 복수의 칼럼들 각각은 제1 및 제2 칼럼라인들을 포함하고,
    홀수 번째 수평기간에는 단위 화소영역의 독출회로를 공유하는 하나의 광전변환소자의 제1컬러의 광전하를 상기 독출회로를 통하여 제1칼럼라인으로 독출함과 동시에 칼럼방향으로 인접하는 단위 화소영역의 다른 하나의 광전변환소자의 제2컬러의 광전하를 상기 인접하는 단위 화소영역의 독출회로를 통하여 제2칼럼라인으로 독출하고,
    짝수 번째 수평기간에는 상기 단위 화소영역의 다른 하나의 광전변환소자의 제2컬러의 광전하를 상기 독출회로를 통하여 상기 제2칼럼라인으로 독출함과 동시에 상기 인접하는 단위 화소영역의 하나의 광전변환소자의 제1컬러의 광전하를 상기 인접하는 독출회로를 통하여 상기 제1칼럼라인으로 독출하는 것을 특징으로 하는 이미지 센서.
  10. 홀수 번째 수평기간에는 단위 화소영역의 독출회로를 공유하는 하나의 광전변환소자의 제1컬러의 광전하를 상기 독출회로를 통하여 제1칼럼라인으로 독출함과 동시에 칼럼방향으로 인접하는 단위 화소영역의 다른 하나의 광전변환소자의 제2컬러의 광전하를 상기 인접하는 단위 화소영역의 독출회로를 통하여 제2칼럼라인으로 독출하고,
    짝수 번째 수평기간에는 상기 단위 화소영역의 다른 하나의 광전변환소자의 제2컬러의 광전하를 상기 독출회로를 통하여 상기 제2칼럼라인으로 독출함과 동시에 상기 인접하는 단위 화소영역의 하나의 광전변환소자의 제1컬러의 광전하를 상기 인접하는 독출회로를 통하여 상기 제1칼럼라인으로 독출하는 것을 특징으로 하는 이미지 센서의 2행 동시 독출방법.
KR1020130026291A 2013-03-12 2013-03-12 이미지 센서 및 2행 동시 독출 방법 KR102009189B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130026291A KR102009189B1 (ko) 2013-03-12 2013-03-12 이미지 센서 및 2행 동시 독출 방법
US14/206,126 US9232161B2 (en) 2013-03-12 2014-03-12 Unit pixels configured to output different pixel signals through different lines and image sensors including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130026291A KR102009189B1 (ko) 2013-03-12 2013-03-12 이미지 센서 및 2행 동시 독출 방법

Publications (2)

Publication Number Publication Date
KR20140111853A KR20140111853A (ko) 2014-09-22
KR102009189B1 true KR102009189B1 (ko) 2019-08-09

Family

ID=51525745

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130026291A KR102009189B1 (ko) 2013-03-12 2013-03-12 이미지 센서 및 2행 동시 독출 방법

Country Status (2)

Country Link
US (1) US9232161B2 (ko)
KR (1) KR102009189B1 (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9276031B2 (en) 2013-03-04 2016-03-01 Apple Inc. Photodiode with different electric potential regions for image sensors
US9741754B2 (en) 2013-03-06 2017-08-22 Apple Inc. Charge transfer circuit with storage nodes in image sensors
US10285626B1 (en) 2014-02-14 2019-05-14 Apple Inc. Activity identification using an optical heart rate monitor
US9686485B2 (en) * 2014-05-30 2017-06-20 Apple Inc. Pixel binning in an image sensor
JP2016184843A (ja) * 2015-03-26 2016-10-20 ソニー株式会社 イメージセンサ、処理方法、及び、電子機器
JP6746301B2 (ja) * 2015-11-30 2020-08-26 キヤノン株式会社 撮像装置の駆動方法、撮像装置、撮像システム
EP3516692B1 (en) 2016-09-23 2022-02-16 Apple Inc. Stacked backside illuminated spad array
US10656251B1 (en) 2017-01-25 2020-05-19 Apple Inc. Signal acquisition in a SPAD detector
CN110235024B (zh) 2017-01-25 2022-10-28 苹果公司 具有调制灵敏度的spad检测器
US10962628B1 (en) 2017-01-26 2021-03-30 Apple Inc. Spatial temporal weighting in a SPAD detector
FR3062519B1 (fr) * 2017-01-31 2019-03-29 Stmicroelectronics (Crolles 2) Sas Capteur d'images a grande gamme dynamique et faible bruit
KR102406996B1 (ko) 2017-04-07 2022-06-08 삼성전자주식회사 이미지 센서
US10622538B2 (en) 2017-07-18 2020-04-14 Apple Inc. Techniques for providing a haptic output and sensing a haptic input using a piezoelectric body
US10440301B2 (en) 2017-09-08 2019-10-08 Apple Inc. Image capture device, pixel, and method providing improved phase detection auto-focus performance
US10848693B2 (en) 2018-07-18 2020-11-24 Apple Inc. Image flare detection using asymmetric pixels
US11019294B2 (en) 2018-07-18 2021-05-25 Apple Inc. Seamless readout mode transitions in image sensors
US11233966B1 (en) 2018-11-29 2022-01-25 Apple Inc. Breakdown voltage monitoring for avalanche diodes
KR102519712B1 (ko) * 2019-01-18 2023-04-06 삼성전자주식회사 이미지 센서
KR20210076552A (ko) * 2019-12-16 2021-06-24 에스케이하이닉스 주식회사 이미지 센싱 장치
US11563910B2 (en) 2020-08-04 2023-01-24 Apple Inc. Image capture devices having phase detection auto-focus pixels
US11546532B1 (en) 2021-03-16 2023-01-03 Apple Inc. Dynamic correlated double sampling for noise rejection in image sensors

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011211455A (ja) * 2010-03-30 2011-10-20 Sony Corp 固体撮像装置および撮像装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005109968A (ja) 2003-09-30 2005-04-21 Matsushita Electric Ind Co Ltd カラー固体撮像装置
US7379107B2 (en) 2004-12-10 2008-05-27 Eastman Kodak Company Image sensor for still or video photography
JP5374110B2 (ja) * 2008-10-22 2013-12-25 キヤノン株式会社 撮像センサ及び撮像装置
JP5233828B2 (ja) 2009-05-11 2013-07-10 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法および電子機器
US8350940B2 (en) 2009-06-08 2013-01-08 Aptina Imaging Corporation Image sensors and color filter arrays for charge summing and interlaced readout modes
JP5232189B2 (ja) 2010-03-11 2013-07-10 株式会社東芝 固体撮像装置
KR20120058057A (ko) * 2010-11-29 2012-06-07 삼성전자주식회사 오프셋 제거 회로, 샘플링 회로 및 이미지 센서
US9001240B2 (en) * 2011-01-20 2015-04-07 Semiconductor Components Industries, Llc Common element pixel architecture (CEPA) for fast speed readout
JP5915031B2 (ja) * 2011-08-31 2016-05-11 ソニー株式会社 撮像装置および撮像方法、並びに電子機器

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011211455A (ja) * 2010-03-30 2011-10-20 Sony Corp 固体撮像装置および撮像装置

Also Published As

Publication number Publication date
US20140267861A1 (en) 2014-09-18
KR20140111853A (ko) 2014-09-22
US9232161B2 (en) 2016-01-05

Similar Documents

Publication Publication Date Title
KR102009189B1 (ko) 이미지 센서 및 2행 동시 독출 방법
US20230362514A1 (en) Comparator, ad converter, solid-state imaging device, electronic apparatus, and method of controlling comparator
US9407847B2 (en) Solid state imaging apparatus and imaging system with writing memory selecting unit and reading memory selecting unit for outputting signals in an order of spatial arrangement
US9247170B2 (en) Triple conversion gain image sensor pixels
JP5717561B2 (ja) イメージセンサのカラム回路およびピクセルビニング回路
US8723093B2 (en) Image sensors and methods with shared control lines
US9602749B2 (en) Image sensor, control method, and electronic apparatus
KR102275711B1 (ko) 이미지 센서 및 이미지 센서의 데이터 출력 방법
US10440302B2 (en) Imaging device including pixel
US20060001751A1 (en) Solid-state imaging apparatus
US20150312491A1 (en) Solid-state imaging device
US9118851B2 (en) High dynamic range image sensor read out architecture
JP6445866B2 (ja) 撮像装置、撮像システム、および撮像装置の駆動方法
JP2011193041A (ja) 固体撮像装置
US20150358562A1 (en) Solid-state imaging device
JP6413401B2 (ja) 固体撮像素子
US20090046187A1 (en) Solid-state imaging device
US9001240B2 (en) Common element pixel architecture (CEPA) for fast speed readout
US20150288903A1 (en) Solid-state image sensor, image capturing apparatus and control method thereof, and storage medium
US10425605B2 (en) Image sensor and image capturing apparatus
KR102244616B1 (ko) 채널 편차를 감소시키는 이미지 센서 및 이를 포함하는 이미지 처리 시스템
WO2010090167A1 (ja) 固体撮像装置
US20150334323A1 (en) Solid-state imaging device
KR101046817B1 (ko) 센싱 감도를 개선하기 위한 이미지 센서 및 그 구동 방법
US10880500B2 (en) Pixel apparatus and CMOS image sensor using the same

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant