JP6746301B2 - 撮像装置の駆動方法、撮像装置、撮像システム - Google Patents

Description

本発明は、撮像装置の駆動方法、撮像装置、撮像システムに関する。

複数行、複数列に渡って画素が配された撮像装置が知られている。この撮像装置の一例として、特許文献１に記載された撮像装置がある。

特許文献１の図２２に記載された撮像装置は、１つの増幅トランジスタに対し、２つの光電変換部と、２つの選択トランジスタが設けられた画素セルが記載されている。また、１列の画素セルに対し、複数の信号線が設けられている。１つの画素セルが有する２つの選択トランジスタのうちの一方と他方は、互いに異なる信号線に接続されている。

特開２０１０−１８３１９５号公報

特許文献１に記載の撮像装置では、１列の画素セルに対し、複数の信号線を備える構成における、画素セルから信号線への信号の読み出しの検討が十分になされていなかった。

本発明は上記の課題を鑑みて為されたものであり、その一の態様は、複数の光電変換部と、前記複数の光電変換部に対して接続された１つの増幅トランジスタと、前記１つの増幅トランジスタに各々が接続された第１の選択トランジスタおよび前記第１の選択トランジスタとは別の第２の選択トランジスタとを各々が有し、複数行および複数列に渡って配された複数の画素セルと、第１の信号線と、前記第１の信号線とは別の第２の信号線とが１列の画素セルに対応して配され、前記第１の信号線に、前記第１の選択トランジスタが接続され、前記第２の信号線に、前記第２の選択トランジスタが接続された撮像装置の駆動方法であって、前記複数の画素セルのうちの一部の複数の画素セルの各々の前記第１の選択トランジスタがオンの状態である期間を重ね、前記複数の画素セルのうちの他の一部の複数の画素セルの各々の前記第２の選択トランジスタがオンの状態である期間を重ねることを特徴とする撮像装置の駆動方法である。

１列の画素セルに対し、複数の信号線を備える構成における、画素セルから信号線への信号の読み出しの新たな技術を提供する。

撮像装置の構成を示す図 １列の画素セルに関わる構成を示す図 画素セルの構成を示す図 垂直走査部の構成を示す図 撮像装置の動作を示す図 撮像装置の動作を示す図 画素セルの構成を示す図 垂直走査部の構成を示す図 撮像装置の動作を示す図 撮像装置の動作を示す図 撮像装置の動作と、画素セルの配置とを合わせて示す図 撮像装置の動作と、画素セルの配置とを合わせて示す図 撮像装置の動作を示す図 撮像システムの構成を示す図

以下、各実施例について、図面を参照しながら説明する。

（実施例１）
図１は、本実施例の撮像装置の構成を示した図である。撮像装置は、撮像装置全体を制御するＣＰＵ１０１と、ＣＰＵ１０１からの同期信号、通信を受けて動作する制御部１０２を有する。さらに撮像装置は、制御部１０２の制御信号を受けて動作する垂直走査部１０３と、画素セル２０１が複数行、複数列に渡って配された画素部１０４を有する。画素セル２０１については、２０１の符号の後に（ｍ、ｎ）と表記して、画素セル２０１がｍ行目、ｎ列目に位置していることを表している。以降、本明細書では、必要に応じて画素セル２０１のアドレスを（ｍ、ｎ）で表記する。さらに撮像装置は、画素部１０４からの信号を処理する列回路１０５と、水平走査部１０６と、信号出力部１０７とを有する。列回路１０５と水平走査部１０６は制御部１０２の制御信号を受けて動作する。列回路１０５は複数の列信号処理回路を有する。

図２は、１列の画素セル２０１に関わる構成を表している。１列の画素セル２０１に対応して、複数の信号線である信号線２０２、信号線２０３が配されている。１つの画素セル２０１は、信号線２０２と信号線２０３とに接続されている。信号線２０２には、電流源２０４と、増幅部２０６とが接続されている。また、信号線２０３には、電流源２０５と増幅部２０７とが接続されている。１つの列信号処理回路は、増幅部２０６と増幅部２０７の一方を有する。つまり、信号線２０２と信号線２０３は、互いに異なる列信号処理回路に接続されている。

図３は、画素セル２０１の構成を示した図である。画素セル２０１は、複数の光電変換部として、フォトダイオード３０１、フォトダイオード３０２を有する。フォトダイオード３０１には、赤（図３ではＲと表記した）のカラーフィルタを透過した光が入射する。フォトダイオード３０２には、緑（図３ではＧｒと表記した）のカラーフィルタを透過した光が入射する。赤のカラーフィルタは、第１の色の光を光電変換部に入射させる第１のカラーフィルタである。また、緑のカラーフィルタは、第２の色の光を光電変換部に入射させる第２のカラーフィルタである。画素セル２０１は、転送トランジスタ３０３、転送トランジスタ３０４、増幅トランジスタ３０６を有する。転送トランジスタ３０３は、フォトダイオード３０１と、増幅トランジスタ３０６の入力ノードＦＤとに接続されている。また、転送トランジスタ３０４は、フォトダイオード３０２と、増幅トランジスタ３０６の入力ノードＦＤとに接続されている。また、画素セル２０１は、リセットトランジスタ３０５を有する。リセットトランジスタ３０５は、電源電圧ＶＤＤが供給されるとともに、入力ノードＦＤに接続されている。画素セル２０１は、選択トランジスタ３０７、選択トランジスタ３０８を有する。選択トランジスタ３０７、選択トランジスタ３０８のそれぞれは、１つの増幅トランジスタ３０６に接続されている。また、選択トランジスタ３０７は、信号線２０２に接続されている。また、選択トランジスタ３０８は、信号線２０３に接続されている。図１で述べた垂直走査部１０３は、転送トランジスタ３０３のゲートに信号ＰＴＸ１（ｎ）を供給し、転送トランジスタ３０４のゲートに信号ＰＴＸ２（ｎ）を供給する。なお、この信号の表記に用いる（ｎ）は、ｎ行目の画素セル２０１に供給される信号であることを示している。信号ＰＴＸ１（ｎ）がＨｉｇｈとなると、転送トランジスタ３０３は、フォトダイオード３０１が蓄積した電荷を入力ノードＦＤに転送する。信号ＰＴＸ２（ｎ）がＨｉｇｈとなると、転送トランジスタ３０４は、フォトダイオード３０２が蓄積した電荷を入力ノードＦＤに転送する。

また、垂直走査部１０３は、リセットトランジスタ３０５のゲートに信号ＰＲＥＳ（ｎ）を供給する。信号ＰＲＥＳ（ｎ）がＨｉｇｈとなると、リセットトランジスタ３０５は、入力ノードＦＤを、電源電圧ＶＤＤの電位に基づく電位にリセットする。

また、垂直走査部１０３は、選択トランジスタ３０７のゲートに信号ＰＳＥＬ１（ｎ）を供給し、選択トランジスタ３０８のゲートに信号ＰＳＥＬ２（ｎ）を供給する。信号ＰＳＥＬ１（ｎ）がＨｉｇｈとなると、図２に示した電流源２０４から、信号線２０２と選択トランジスタ３０７を介して、増幅トランジスタ３０６に電流が供給される。この電流の供給によって、増幅トランジスタ３０６は、入力ノードＦＤの電位に基づく信号を、選択トランジスタ３０７を介して信号線２０２に出力するソースフォロワ動作を行う。また、電源電圧ＶＤＤと、増幅トランジスタ３０６と、電流源２０４とによって、ソースフォロワ回路が形成される。一方、信号ＰＳＥＬ２（ｎ）がＨｉｇｈとなると、図２に示した電流源２０５から、信号線２０３と選択トランジスタ３０８を介して、増幅トランジスタ３０６に電流が供給される。この電流の供給によって、増幅トランジスタ３０６は、入力ノードＦＤの電位に基づく信号を、選択トランジスタ３０８を介して信号線２０３に出力するソースフォロワ動作を行う。また、電源電圧ＶＤＤと、増幅トランジスタ３０６と、電流源２０５とによって、ソースフォロワ回路が形成される。

図４は、垂直走査部１０３の構成を示した図である。垂直走査部１０３はアドレスデコーダ部４０１と行駆動部４１０〜４１ｎとで構成される。アドレスデコーダ部４０１は制御部１０２で生成されたアドレス信号ｖａｄｄｒをａｄｄｒ＿ｂｉｔ（０）〜（ｎ）にデコードする。行駆動部４１０は、読み出し走査用の、セット手段４１０１と、シャッタ走査用の、セット手段４１０２を備える。

また、行駆動部４１０は、読み出し走査用のデコードビット保持部４１０３と、シャッタ走査用のデコードビット保持部４１０４を備える。

また、行駆動部４１０は、ＰＳＥＬ生成部４１０５と、ＰＲＥＳ生成部４１０６と、ＰＴＸイネーブル生成部４１０７と、ＰＴＸ生成部４１０８と、レベルシフト部４１０９を備える。レベルシフト部４１０９は、入力された信号のレベルを、トランジスタの制御信号として用いるのに好適なレベルの電位にシフトする回路である。

読み出し走査用のセット手段４１０１は、制御部１０２で生成された信号ｒｄ＿ｒｅｓｅｔを用いて、読み出し走査用のデコードビット保持部４１０３ａ、４１０３ｂのリセットを行う。また、制御部１０２で生成された信号ｒｄ＿ｌａｔｃｈ１＿ｅｎとａｄｄｒ＿ｂｉｔ（０）の論理積を用いて、読み出し走査用のデコードビット保持部４１０３ａのセットを行う。

制御部１０２で生成された信号ｒｄ＿ｌａｔｃｈ２＿ｅｎとａｄｄｒ＿ｂｉｔ（０）の論理積を用いて、読み出し走査用のデコードビット保持部４１０３ｂのセットを行う。

信号ｒｄ＿ｒｅｓｅｔは、行駆動部４１０〜４１ｎで共通の信号であり、各行駆動部のデコードビット保持部４１０３、デコードビット保持部４１０４を同時にリセットすることができる。また、制御部１０２でアドレス信号ｖａｄｄｒを順次生成し、アドレスデコード部４０１はａｄｄｒ＿ｂｉｔに順次デコードする。行駆動部４１０〜４１ｎでは、共通の信号であるｒｄ＿ｌａｔｃｈ１＿ｅｎ、および、ｒｄ＿ｌａｔｃｈ２＿ｅｎをａｄｄｒ＿ｂｉｔの遷移に同期してＬｏｗ→Ｈｉｇｈ、Ｈｉｇｈ→Ｌｏｗとレベルを遷移させる。これによって、行駆動部４１０〜４１ｎは、デコードビット保持部４１０３、４１０４を順次セットできる。

シャッタ走査用セット手段４１０２は、読み出し走査用のセット手段４１０１と同様の構成である。信号はｓｈ＿ｒｅｓｅｔ、および、ｓｈ＿ｌａｔｃｈ１＿ｅｎとｓｈ＿ｌａｔｃｈ２＿ｅｎを用いる。

読み出し走査用のデコードビット保持部４１０３は、４１０３ａ〜４１０３ｄで構成している。そして４１０３ａ、４１０３ｂは、各々１次保持回路で、一例としてＳＲ−Ｌａｔｃｈを用いている。４１０３ｃ、４１０３ｄは、同期用の２次保持回路で、一例としてＤ−Ｌａｔｃｈを用いており、制御部１０２で生成された信号ｒｄ＿ｇａｔｅによって、各行の一時保持回路で保持したデコードビットを同期化（同時にセット）することができる。

シャッタ走査用のデコードビット保持部４１０４は、読み出し走査用のデコードビット保持部４１０３と同様の構成である。シャッタ走査用のデコードビット保持部４１０４は、４１０４ａ〜４１０４ｄで構成している。信号はｓｈ＿ｇａｔｅを用いる。

ＰＳＥＬ生成部４１０５は、デコードビット保持部４１０３の信号ＬＡＴＲＤ１（０）、ＬＡＴＲＤ２（０）と制御部１０２で生成される信号ｐｓｅｌとの組合せ論理回路で構成される。

画素の駆動信号ＰＳＥＬ１（０）のレベルシフト前の信号は、デコードビット保持部４１０３の２次保持回路４１０３ｃの信号ＬＡＴＲＤ１と信号ｐｓｅｌの論理積によって生成する。また、画素の駆動信号ＰＳＥＬ２（０）のレベルシフト前の信号は、デコードビット保持部４１０３の２次保持回路４１０３ｄの信号ＬＡＴＲＤ２と信号ｐｓｅｌの論理積によって生成される。

ＰＲＥＳ生成部４１０６は、デコードビット保持部４１０３、４１０４の信号と制御部１０２で生成される信号ｐｒｅｓ＿ｒｄ＿ｂ、ｐｒｅｓ＿ｓｈ＿ｂとの組合せ論理回路で構成される。信号ＰＲＥＳ（ｎ）は、この組合せ論理回路によって生成される。

ＰＴＸイネーブル生成部４１０７は、デコードビット保持部４１０３の信号ＬＡＴＲＤ１、ＬＡＴＲＤ２と、制御部１０２で生成されるモードセレクト信号ｍｏｄｅ＿ｓｅｌとの組合せ論理回路で構成される。ｍｏｄｅ＿ｓｅｌがＨｉｇｈの場合、ＬＡＴＲＤ１、ＬＡＴＲＤ２のいずれかがＨｉｇｈになると、ＴＸ１＿ＥＮ、ＴＸ２＿ＥＮがＨｉｇｈになる。ｍｏｄｅ＿ｓｅｌがＬｏｗの場合、ＬＡＴＲＤ１がＨｉｇｈになるとＴＸ１＿ＥＮがＨｉｇｈになり、ＬＡＴＲＤ２がＨｉｇｈになるとＴＸ２＿ＥＮがＨｉｇｈになる。

ＰＴＸ生成部４１０８は、ＰＴＸイネーブル生成部４１０７の信号ＴＸ１＿ＥＮ、ＴＸ２＿ＥＮと、デコードビット保持部４１０４の信号と、制御部１０２の信号ｐｔｘ１＿ｒｄ、ｐｔｘ２＿ｒｄ、ｐｔｘ＿ｓｈとを組み合せる論理回路で構成される。

図５は、図４で示した垂直走査部１０３、および、画素部１０４の動作の一例を示すタイミングチャートである。なお、この駆動方法では、画素セル２０１（ｘ，ｙ）のＲのフォトダイオード３０１の電荷に基づく信号を信号線２０２と信号線２０３の一方に読み出す期間と、画素セル２０１（ｘ，ｙ＋１）のＧｒのフォトダイオード３０２の電荷に基づく信号を信号線２０２と信号線２０３の他方に読み出す期間とを重ねる。以降、この方式を異色並列読み出しと表記する。

本駆動方法の場合は、モードセレクト信号ｍｏｄｅ＿ｓｅｌはＬｏｗ出力とする。

まず、フォトダイオード３０１，３０２のリセット動作について述べる。ここでは、ローリングシャッター方式（フォトダイオード３０１、３０２の電気的リセットタイミングから、読み出しタイミングまでの時間が、露光時間になる）を例にとって説明する。また、この例では、シャッタ開始信号ＳＨ＿ＳＴＲと垂直同期信号ＶＤの間隔が露光時間に相当する。

時刻Ｔ００において、フォトダイオード３０１，３０２のリセット動作を開始する。ＣＰＵ１０１は、制御部１０２に対して、シャッタ開始信号ＳＨ＿ＳＴＲと水平同期信号ＨＤを入力する。

次に、時刻Ｔ００から時刻Ｔ００ａにおいて、シャッタ走査用のデコードビット保持部４１０４の１次保持回路４１０４ａ、４１０４ｂを一括リセットする。制御部１０２は信号ｓｈ＿ｒｅｓｅｔをＬｏｗ→Ｈｉｇｈ→Ｌｏｗと遷移させ、全行の１次保持回路４１０４ａ、４１０４ｂをリセットする。

次に、時刻Ｔ００ａから時刻Ｔ００ｂにおいて、シャッタ走査用のデコードビット保持部４１０４の１次保持回路４１０４ａをセットする。制御部１０２はｖａｄｄｒを０に設定し、アドレスデコード部４０１のａｄｄｒ＿ｂｉｔ（０）はＨｉｇｈを出力する。また、他のａｄｄｒ＿ｂｉｔ（１）〜ａｄｄｒ＿ｂｉｔ（ｎ）はＬｏｗを出力する。この時、信号ｓｈ＿ｌａｔｃｈ１＿ｅｎをＬｏｗ→Ｈｉｇｈ→Ｌｏｗと遷移させ、０行目の１次保持回路４１０４ａにはＨｉｇｈがセットされる。一方、他行の１次保持回路４１０４ａにはＬｏｗがセットされる。

次に、時刻Ｔ００ｂから時刻Ｔ００ｃにおいて、シャッタ走査用のデコードビット保持部４１０４の１次保持回路４１０４ｂをセットする。制御部１０２はｖａｄｄｒを１に設定し、アドレスデコード部４０１のａｄｄｒ＿ｂｉｔ（１）はＨｉｇｈを出力する。また、他のａｄｄｒ＿ｂｉｔ（ｙ）はＬｏｗを出力する。この時、信号ｓｈ＿ｌａｔｃｈ２＿ｅｎをＬｏｗ→Ｈｉｇｈ→Ｌｏｗと遷移させ、１行目の１次保持回路４１０４ｂにはＨｉｇｈがセットされる。一方、他行の１次保持回路４１０４ｂにはＬｏｗがセットされる。

次に、時刻Ｔ００ｃから時刻Ｔ０１ｃにおいて、シャッタ走査用のデコードビット保持部４１０４の２次保持回路４１０４ｃ、４１０４ｄが保持動作を行う。制御部１０２は、信号ｓｈ＿ｇａｔｅをＬｏｗ→Ｈｉｇｈ→Ｌｏｗと遷移させる。すると垂直走査部１０３では、シャッタ走査用の全てのデコードビット保持部の２次保持回路４１０４ｃが、１次保持回路４１０４ａのＱの出力を取り込む。また同様に、シャッタ走査用の全てのデコードビット保持部の２次保持回路４１０４ｄが、１次保持回路４１０４ｂのＱの出力を取り込む。したがって、この期間中、０行目の２次保持回路４１０４ｃのＱはＨｉｇｈを出力し続け、他行の２次保持回路４１０４ｃのＱはＬｏｗを出力し続ける。また、この期間中、１行目の２次保持回路４１０４ｄのＱはＨｉｇｈを出力し続け、他行の２次保持回路４１０４ｄのＱはＬｏｗを出力し続ける。

同様の時間帯、時刻Ｔ００ｃから時刻Ｔ０１ｃにおける画素駆動信号について説明する。

ＰＲＥＳ（０）、ＰＲＥＳ（１）は、信号ｐｒｅｓ＿ｓｈ＿ｂの反転波形に準じて遷移する。ＰＲＥＳ（０）、ＰＲＥＳ（１）がＨｉｇｈなので、画素セル２０１（０，０）〜（ｍ，０）および画素セル２０１（０，１）〜（ｍ，１）の入力ノードＦＤはリセット状態（電源電圧ＶＤＤに基づく電位）となる。ただし本実施例では、行選択の有無に関わらず、読み出し時以外、入力ノードＦＤはリセット状態としている。

ＰＴＸ１（０）、ＰＴＸ２（１）は、信号ｐｔｘ＿ｓｈの波形に準じて遷移する。この時、ＰＴＸ１（０）がＬｏｗ→Ｈｉｇｈ→Ｌｏｗと遷移し、画素セル２０１（０，０）〜（ｍ，０）のフォトダイオード３０１（Ｒのフォトダイオード３０１）がリセットされる。また同様に、ＰＴＸ２（１）がＬｏｗ→Ｈｉｇｈ→Ｌｏｗと遷移し、画素セル２０１（０，１）〜（ｍ，１）のフォトダイオード３０２（Ｇｒのフォトダイオード３０２）がリセットされる。

これ以降、時刻Ｔ０１ｃから時刻Ｔ０２ｃにおいては、選択する行を変えて、上記と同様の動作を行う。画素セル２０１（０，１）〜（ｍ，１）のフォトダイオード３０１（Ｒのフォトダイオード３０１）がリセットされる。また、画素セル２０１（０，２）〜（ｍ，２）のフォトダイオード３０２（Ｇｒのフォトダイオード３０２）がリセットされる。

これ以降も同様にして、選択する行を変えながら、フォトダイオード３０１（Ｒのフォトダイオード３０１）およびフォトダイオード３０２（Ｇｒのフォトダイオード３０２）をリセットしていく。最終的には、画素セル２０１（０，ｎ−１）〜（ｍ，ｎ−１）のフォトダイオード３０１（Ｒのフォトダイオード３０１）がリセットされる。また、画素セル２０１（０，ｎ）〜（ｍ，ｎ）のフォトダイオード３０２（Ｇｒのフォトダイオード３０２）がリセットされる。

次に、フォトダイオード３０１、３０２が蓄積した電荷に基づく信号の読み出し動作について述べる。

時刻Ｔ１０において、フォトダイオード３０１、３０２の蓄積した電荷に基づく信号の読み出し動作を開始する。ＣＰＵ１０１は、制御部１０２に対して、垂直同期信号ＶＤと水平同期信号ＨＤを入力する。

次に、時刻Ｔ１０から時刻Ｔ１０ａにおいて、読み出し走査用のデコードビット保持部４１０３の１次保持回路４１０３ａ、４１０３ｂを一括リセットする。制御部１０２は信号ｒｄ＿ｒｅｓｅｔをＬｏｗ→Ｈｉｇｈ→Ｌｏｗと遷移させ、全行の１次保持回路４１０３ａ、４１０３ｂをリセットする。

次に、時刻Ｔ１０ａから時刻Ｔ１０ｂにおいて、読み出し走査用のデコードビット保持部４１０３の１次保持回路４１０３ａをセットする。制御部１０２はｖａｄｄｒを０に設定し、アドレスデコード部４０１のａｄｄｒ＿ｂｉｔ（０）はＨｉｇｈを出力する。また、他のａｄｄｒ＿ｂｉｔ（１）〜ａｄｄｒ＿ｂｉｔ（ｎ）はＬｏｗを出力する。この時、信号ｒｄ＿ｌａｔｃｈ１＿ｅｎをＬｏｗ→Ｈｉｇｈ→Ｌｏｗと遷移させ、０行目の１次保持回路４１０３ａにはＨｉｇｈがセットされる。一方、他行の１次保持回路４１０３ａにはＬｏｗがセットされる。

次に、時刻Ｔ１０ｂから時刻Ｔ１０ｃにおいて、読み出し走査用のデコードビット保持部４１０３の１次保持回路４１０３ｂをセットする。制御部１０２は、ｖａｄｄｒを１に設定し、アドレスデコード部４０１のａｄｄｒ＿ｂｉｔ（１）はＨｉｇｈを出力する。また、他のａｄｄｒ＿ｂｉｔ（ｙ）はＬｏｗを出力する。この時、信号ｒｄ＿ｌａｔｃｈ２＿ｅｎをＬｏｗ→Ｈｉｇｈ→Ｌｏｗと遷移させ、１行目の１次保持回路４１０３ｂにはＨｉｇｈがセットされる。一方、他行の１次保持回路４１０３ｂにはＬｏｗがセットされる。

次に時刻Ｔ１０ｃから時刻Ｔ１１ｃにおいて、読み出し走査用のデコードビット保持部４１０３の２次保持回路４１０３ｃ、４１０３ｄが信号の保持動作を行う。制御部１０２は、信号ｒｄ＿ｇａｔｅをＬｏｗ→Ｈｉｇｈ→Ｌｏｗと遷移させる。すると垂直走査部１０３では、読み出し走査用の全てのデコードビット保持部の２次保持回路４１０３ｃが、１次保持回路４１０３ａのＱの出力を取り込む。また同様に、読み出し走査用の全てのデコードビット保持部の２次保持回路４１０３ｄが、１次保持回路４１０３ｂのＱの出力を取り込む。したがって、この期間中、０行目の２次保持回路４１０３ｃのＱ（ＬＡＴＲＤ１（０））はＨｉｇｈを出力し続け、他行の２次保持回路４１０３ｃのＱはＬｏｗを出力し続ける。また、この期間中、１行目の２次保持回路４１０４ｄのＱ（ＬＡＴＲＤ２（１））はＨｉｇｈを出力し続け、他行の２次保持回路４１０４ｄのＱはＬｏｗを出力し続ける。

同様の時間帯、時刻Ｔ１０ｃから時刻Ｔ１１ｃにおけるＰＴＸイネーブル生成部４１０７の動作について説明する。０行目では、ｍｏｄｅ＿ｓｅｌがＬｏｗ、ＬＡＴＲＤ１（０）がＨｉｇｈ、なのでＴＸ１＿ＥＮ（０）はＨｉｇｈになる。また、ｍｏｄｅ＿ｓｅｌがＬｏｗ、ＬＡＴＲＤ２（０）がＬｏｗなのでＴＸ２＿ＥＮ（０）はＬｏｗになる。１行目では、ｍｏｄｅ＿ｓｅｌがＬｏｗ、ＬＡＴＲＤ１（１）がＬｏｗ、なのでＴＸ１＿ＥＮ（１）はＬｏｗになる。また、ｍｏｄｅ＿ｓｅｌがＬｏｗ、ＬＡＴＲＤ２（１）がＨｉｇｈ、なのでＴＸ２＿ＥＮ（１）はＨｉｇｈになる。その他の全ての行では、ＴＸ１＿ＥＮ（ｙ）、ＴＸ２＿ＥＮ（ｙ）ともにＬｏｗになる。

同様の時間帯、時刻Ｔ１０ｃから時刻Ｔ１１ｃにおける画素駆動信号について説明する。

ＰＳＥＬ１（ｙ）は、ＬＡＴＲＤ１（０）がＨｉｇｈなので、ＰＳＥＬ１（０）のみ信号ｐｓｅｌの波形に準じて遷移する。したがって、画素セル２０１（０，０）〜（ｍ，０）では選択トランジスタ３０７がオンし、信号線２０２と接続する。また、それ以外の行は、信号線２０２と接続しない。

ＰＳＥＬ２（ｙ）は、ＬＡＴＲＤ２（１）がＨｉｇｈなので、ＰＳＥＬ２（１）のみ信号ｐｓｅｌの波形に準じて遷移する。したがって、画素セル２０１（０，１）〜（ｍ，１）では選択トランジスタ３０８がオンし、信号線２０３と接続する。また、それ以外の行は、信号線２０３と接続しない。

ＰＲＥＳ（ｙ）は、ＬＡＴＲＤ１（０）およびＬＡＴＲＤ２（１）がＨｉｇｈなので、ＰＲＥＳ（０）、ＰＲＥＳ（１）が信号ｐｒｅｓ＿ｒｄ＿ｂの反転波形に準じて遷移する。したがって、画素セル２０１（０，０）〜（ｍ，０）および画素セル２０１（０，１）〜（ｍ，１）では、ｐｒｅｓ＿ｒｄ＿ｂがＨｉｇｈの期間、入力ノードＦＤのリセットが解除される。また、それ以外の行は、入力ノードＦＤはリセット状態が保持される。

ＰＴＸ１（ｙ）は、ＴＸ１＿ＥＮ（０）がＨｉｇｈなので、ＰＴＸ１（０）のみ信号ｐｔｘ１＿ｒｄの波形に準じて遷移する。したがって、画素セル２０１（０，０）〜（ｍ，０）のフォトダイオード３０１（Ｒのフォトダイオード３０１）を、信号線２０２を介して読み出すことができる。

ＰＴＸ２（ｙ）は、ＴＸ２＿ＥＮ（１）がＨｉｇｈなので、ＰＴＸ２（１）のみ信号ｐｔｘ２＿ｒｄの波形に準じて遷移する。したがって、画素セル２０１（０，１）〜（ｍ，１）のフォトダイオード３０２（Ｇｒのフォトダイオード３０２）を、信号線２０３を介して読み出すことができる。

これ以降、時刻Ｔ１１ｃから時刻Ｔ１２ｃにおいては、選択する行を変えて、上記と同様の動作を行う。画素セル２０１（０，１）〜（ｍ，１）のフォトダイオード３０１（Ｒのフォトダイオード３０１）を読み出す。また、画素セル２０１（０，２）〜（ｍ，２）のフォトダイオード３０２（Ｇｒのフォトダイオード３０２）を読み出す。

これ以降も同様にして、選択する行を変えながら、フォトダイオード３０１（Ｒのフォトダイオード３０１）およびフォトダイオード３０２（Ｇｒのフォトダイオード３０２）の電荷に基づく信号を読み出していく。最終的には、画素セル２０１（０，ｎ−１）〜（ｍ，ｎ−１）のフォトダイオード３０１（Ｒのフォトダイオード３０１）の電荷に基づく信号を読み出す。また、画素セル２０１（０，ｎ）〜（ｍ，ｎ）のフォトダイオード３０２（Ｇｒのフォトダイオード３０２）の電荷に基づく信号を読み出す。

この駆動方法（異色並列読み出し）の場合、ＰＳＥＬ１（ｙ）とＰＴＸ１（ｙ）の行選択タイミングが同じで、ＰＳＥＬ２（ｙ）とＰＴＸ２（ｙ）の行選択タイミングが同じである。このことを利用して、読み出し走査用のデコードビット保持部４１０３をＰＳＥＬとＰＴＸで共通使用し、走査回路を簡略化している。

異色並列読み出しは、カラーフィルタの物理的な配列に準じて、フォトダイオード３０１、３０２の電荷に基づく信号を信号線２０２、２０３に読み出すことができる。これにより、撮像装置が出力する信号を用いて画像を生成する後段システムにおいて、信号を並べ替える処理を省略することができる。これにより、この後段システムの負荷を低減することができる。

なお、本実施例では、画素セル２０１（ｘ，ｙ）のＲのフォトダイオード３０１の電荷に基づく信号を信号線２０２、信号線２０３の一方に読み出す期間と、画素セル２０１（ｘ，ｙ＋１）のＧｒのフォトダイオード３０２の電荷に基づく信号を信号線２０２、信号線２０３の他方に読み出す期間とを重ねている。この期間の重ね方は、信号の読み出しの開始から終了までの全ての期間同士を一致させるように重ねなくともよい。つまり、画素セル２０１（ｘ，ｙ）のＲのフォトダイオード３０１の電荷に基づく信号を信号線２０２、信号線２０３の一方に読み出す期間の少なくとも一部の期間と、画素セル２０１（ｘ，ｙ＋１）のＧｒのフォトダイオード３０２の電荷に基づく信号を信号線２０２、信号線２０３の他方に読み出す期間の少なくとも一部の期間とが重なっていればよい。ただし、信号の読み出しの開始から終了までの全期間同士を一致させるように重ねるようにすれば、信号の読み出しをより高速に行うことができる効果が得られる。

（実施例２）
本実施例の撮像装置について、実施例１と異なる点を中心に説明する。

本実施例の撮像装置に構成は実施例１で述べた構成と同じである。

図６は、図４で示した垂直走査部１０３および画素部１０４の動作の一例を示すタイミングチャートである。なお、ここで示す駆動方法では、画素セル２０１（ｘ、ｙ）と画素セル２０１（ｘ、ｙ＋１）と画素セル２０１（ｘ、ｙ＋２）と画素セル２０１（ｘ、ｙ＋３）のＲのフォトダイオード３０１の電荷に基づく信号を並列に読み出す。以降、この方式を同色並列読み出しと表記する。また、画素セル２０１（ｘ、ｙ）の選択トランジスタ３０７がオンの状態である期間と画素セル２０１（ｘ、ｙ＋１）の選択トランジスタ３０７がオンの状態である期間とを重ねる。これにより、画素セル２０１（ｘ、ｙ）と、画素セル２０１（ｘ、ｙ＋１）の各々が出力する信号を信号線２０２で混合する。同様に、画素セル２０１（ｘ、ｙ＋２）の選択トランジスタ３０８がオンの状態である期間と画素セル２０１（ｘ、ｙ＋３）の選択トランジスタ３０８がオンの状態である期間とを重ねる。これにより、画素セル（ｘ、ｙ＋２）と、画素セル２０１（ｘ、ｙ＋３）の各々が出力する信号を、信号線２０３で混合する。駆動方法１−１よりも、同時に読み出す画素セル数が多いので、高速で読み出しが可能である。したがって、本駆動方法では、同色並列読み出しを行っている。また、画素セル２０１の各々の増幅トランジスタ３０６の入力ノードは、他の増幅トランジスタ３０６の入力ノードには接続されない。これにより、画素セル２０１の各々の増幅トランジスタは、対応する画素セル２０１のフォトダイオードが生成した電荷に基づく信号を出力する。

本駆動方法の場合は、モードセレクト信号ｍｏｄｅ＿ｓｅｌはＨｉｇｈ出力とする。

まず、フォトダイオードのリセット動作について述べる。ここでは、駆動方式１−１と同様に、ローリングシャッター方式を例にとって説明する。シャッタ開始信号ＳＨ＿ＳＴＲと垂直同期信号ＶＤの間隔が露光時間に相当する。

時刻Ｔ００において、フォトダイオードのリセット動作を開始する。ＣＰＵ１０１は、制御部１０２に対して、シャッタ開始信号ＳＨ＿ＳＴＲと水平同期信号ＨＤを入力する。

次に、時刻Ｔ００から時刻Ｔ００ａにおいて、シャッタ走査用のデコードビット保持部４１０４の１次保持回路４１０４ａ、４１０４ｂを一括リセットする。制御部１０２は、信号ｓｈ＿ｒｅｓｅｔをＬｏｗ→Ｈｉｇｈ→Ｌｏｗと遷移させ、全行の１次保持回路４１０４ａ、４１０４ｂをリセットする。

次に、時刻Ｔ００ａから時刻Ｔ００ｂにおいて、２行分のシャッタ走査用のデコードビット保持部４１０４の１次保持回路４１０４ａをセットする。まず、制御部１０２はｖａｄｄｒを０に設定し、アドレスデコード部４０１のａｄｄｒ＿ｂｉｔ（０）はＨｉｇｈを出力する。この時、他のａｄｄｒ＿ｂｉｔ（１）〜ａｄｄｒ＿ｂｉｔ（ｎ）はＬｏｗを出力する。ここで、信号ｓｈ＿ｌａｔｃｈ１＿ｅｎをＬｏｗ→Ｈｉｇｈ→Ｌｏｗと遷移させ、０行目の１次保持回路４１０４ａにＨｉｇｈをセットする。その後同様にして、制御部１０２はｖａｄｄｒを１に設定し、信号ｓｈ＿ｌａｔｃｈ１＿ｅｎをＬｏｗ→Ｈｉｇｈ→Ｌｏｗと遷移させ、１行目の１次保持回路４１０４ａにＨｉｇｈをセットする。

次に、時刻Ｔ００ｂから時刻Ｔ００ｃにおいても、前時間帯と同様に、シャッタ走査用のデコードビット保持部４１０４の１次保持回路４１０４ａをセットする。制御部１０２はｖａｄｄｒを２に設定し、信号ｓｈ＿ｌａｔｃｈ１＿ｅｎをＬｏｗ→Ｈｉｇｈ→Ｌｏｗと遷移させ、２行目の１次保持回路４１０４ａにＨｉｇｈをセットする。その後同様にして、制御部１０２はｖａｄｄｒを３に設定し、信号ｓｈ＿ｌａｔｃｈ１＿ｅｎをＬｏｗ→Ｈｉｇｈ→Ｌｏｗと遷移させ、３行目の１次保持回路４１０４ａにＨｉｇｈをセットする。

次に、時刻Ｔ００ｃから時刻Ｔ０１ｃにおいて、シャッタ走査用のデコードビット保持部４１０４の２次保持回路４１０４ｃ、４１０４ｄが保持動作を行う。制御部１０２は信号ｓｈ＿ｇａｔｅをＬｏｗ→Ｈｉｇｈ→Ｌｏｗと遷移させる。すると垂直走査部１０３では、全てのシャッタ走査用のデコードビット保持部の２次保持回路４１０４ｃが、１次保持回路４１０４ａのＱの出力を取り込む。また同様に、全てのシャッタ走査用のデコードビット保持部の２次保持回路４１０４ｄが、１次保持回路４１０４ｂのＱの出力を取り込む。したがって、この期間中、０行目、１行目、２行目、３行目の２次保持回路４１０４ｃのＱはＨｉｇｈを出力し続け、他行の２次保持回路４１０４ｃのＱはＬｏｗを出力し続ける。また、この期間中、全行において２次保持回路４１０４ｄのＱはＬｏｗを出力し続ける。

同様の時間帯、時刻Ｔ００ｃから時刻Ｔ０１ｃにおける画素駆動信号について説明する。

ＰＲＥＳ（ｙ００）（以下ｙ００は０〜３）は、信号ｐｒｅｓ＿ｓｈ＿ｂの反転波形に準じて遷移する。ＰＲＥＳ（ｙ００）がＨｉｇｈなので、画素セル２０１（０，ｙ００）〜（ｍ，ｙ００）、の入力ノードＦＤはリセット状態（電源電圧ＶＤＤに基づく電位）となる。ただし本実施例では、行選択の有無に関わらず、読み出し時以外、入力ノードＦＤはリセット状態としている。

ＰＴＸ１（ｙ００）は、信号ｐｔｘ＿ｓｈの波形に準じて遷移する。この時、ＰＴＸ１（ｙ００）がＬｏｗ→Ｈｉｇｈ→Ｌｏｗと遷移し、画素セル２０１（０，ｙ００）〜（ｍ，ｙ００）のフォトダイオード３０１（Ｒ）がリセットされる。

ＰＴＸ２（ｙ）は、この時間帯は、全ての行でＬｏｗが保持される。したがって、フォトダイオード３０２（Ｇｒ）はリセットされない。

これ以降、時刻Ｔ０１ｃから時刻Ｔ０２ｃにおいては、選択する行を変えて、上記と同様の動作を行う。画素セル２０１（０、ｙ０１）〜（ｍ、ｙ０１）、（ｙ０１は１〜４）のフォトダイオード３０２（Ｇｒ）がリセットされる。

これ以降も同様にして、水平同期信号ＨＤ単位で、フォトダイオード３０１（Ｒ）のリセットと、フォトダイオード３０２（Ｇｒ）のリセットを切り替えながら、選択する行をシフトしていく。

次に、フォトダイオード３０１、３０２の電荷に基づく信号の読み出し動作について述べる。

時刻Ｔ１０において、フォトダイオード３０１、３０２の電荷に基づく信号の読み出し動作を開始する。ＣＰＵ１０１は、制御部１０２に対して、垂直同期信号ＶＤと水平同期信号ＨＤを入力する。

次に、時刻Ｔ１０から時刻Ｔ１０ａにおいて、読み出し走査用のデコードビット保持部４１０３の１次保持回路４１０３ａ、４１０３ｂを一括リセットする。制御部１０２は、信号ｒｄ＿ｒｅｓｅｔをＬｏｗ→Ｈｉｇｈ→Ｌｏｗと遷移させ、全行の１次保持回路４１０３ａ、４１０３ｂをリセットする。

次に、時刻Ｔ１０ａから時刻Ｔ１０ｂにおいて、２行分の読み出し走査用のデコードビット保持部４１０３の１次保持回路４１０３ａをセットする。制御部１０２はｖａｄｄｒを０に設定し、アドレスデコード部４０１のａｄｄｒ＿ｂｉｔ（０）はＨｉｇｈを出力する。この時、信号ｒｄ＿ｌａｔｃｈ１＿ｅｎをＬｏｗ→Ｈｉｇｈ→Ｌｏｗと遷移させ、０行目の１次保持回路４１０３ａにＨｉｇｈをセットする。その後同様にして、制御部１０２はｖａｄｄｒを１に設定し、信号ｒｄ＿ｌａｔｃｈ１＿ｅｎをＬｏｗ→Ｈｉｇｈ→Ｌｏｗと遷移させ、１行目の１次保持回路４１０３ａにＨｉｇｈをセットする。

次に、時刻Ｔ１０ｂから時刻Ｔ１０ｃにおいて、２行分の読み出し走査用のデコードビット保持部４１０３の１次保持回路４１０３ｂをセットする。制御部１０２はｖａｄｄｒを２に設定し、信号ｒｄ＿ｌａｔｃｈ２＿ｅｎをＬｏｗ→Ｈｉｇｈ→Ｌｏｗと遷移させ、２行目の１次保持回路４１０３ｂにＨｉｇｈをセットする。その後同様にして、制御部１０２はｖａｄｄｒを３に設定し、信号ｒｄ＿ｌａｔｃｈ２＿ｅｎをＬｏｗ→Ｈｉｇｈ→Ｌｏｗと遷移させ、３行目の１次保持回路４１０３ｂにＨｉｇｈをセットする。

次に、時刻Ｔ１０ｃから時刻Ｔ１１ｃにおいて、読み出し走査用のデコードビット保持部４１０３の２次保持回路４１０３ｃ、４１０３ｄが保持動作を行う。制御部１０２は、信号ｒｄ＿ｇａｔｅをＬｏｗ→Ｈｉｇｈ→Ｌｏｗと遷移させる。すると垂直走査部１０３では、全ての読み出し走査用のデコードビット保持部の２次保持回路４１０３ｃが、１次保持回路４１０３ａのＱの出力を取り込む。また同様に、全ての読み出し走査用のデコードビット保持部の２次保持回路４１０３ｄが、１次保持回路４１０３ｂのＱの出力を取り込む。したがって、この期間中、０行目、１行目の２次保持回路４１０３ｃのＱ（ＬＡＴＲＤ１（０）、ＬＡＴＲＤ１（１））はＨｉｇｈを出力し続け、他行の２次保持回路４１０３ｃのＱはＬｏｗを出力し続ける。また、この期間中、２行目、３行目の２次保持回路４１０４ｄのＱ（ＬＡＴＲＤ２（２）、ＬＡＴＲＤ２（３））はＨｉｇｈを出力し続け、他行の２次保持回路４１０４ｄのＱはＬｏｗを出力し続ける。

同様の時間帯、時刻Ｔ１０ｃから時刻Ｔ１１ｃにおけるＰＴＸイネーブル生成部４１０７の動作について説明する。０行目、１行目では、ｍｏｄｅ＿ｓｅｌがＨｉｇｈ、ＬＡＴＲＤ１（０）、ＬＡＴＲＤ１（１）がＨｉｇｈ、なので、ＴＸ１＿ＥＮ（０）、ＴＸ１＿ＥＮ（１）はＨｉｇｈになり、ＴＸ２＿ＥＮ（０）、ＴＸ２＿ＥＮ（１）もＨｉｇｈになる。２行目、３行目では、ｍｏｄｅ＿ｓｅｌがＨｉｇｈ、ＬＡＴＲＤ２（２）、ＬＡＴＲＤ２（３）がＨｉｇｈなので、ＴＸ２＿ＥＮ（２）、ＴＸ２＿ＥＮ（３）はＨｉｇｈになり、ＴＸ１＿ＥＮ（２）、ＴＸ１＿ＥＮ（３）もＨｉｇｈになる。その他の全ての行では、ＴＸ１＿ＥＮ（ｙ）、ＴＸ２＿ＥＮ（ｙ）ともにＬｏｗになる。

同様の時間帯、時刻Ｔ００ｃから時刻Ｔ０１ｃにおける画素駆動信号について説明する。

ＰＳＥＬ１（ｙ１０＿１）（以下ｙ１０＿１は０〜１）は、ＬＡＴＲＤ１（ｙ１０＿１）がＨｉｇｈなので、信号ｐｓｅｌの波形に準じて遷移する。したがって、画素セル２０１（０，ｙ１０＿１）〜（ｍ，ｙ１０＿１）では選択トランジスタ３０７がオンし、信号線２０２と接続する。また、それ以外の行は、信号線２０２と接続しない。

ＰＳＥＬ２（ｙ１０＿２）（以下ｙ１０＿２は２〜３）は、ＬＡＴＲＤ２（ｙ１０＿２）がＨｉｇｈなので、信号ｐｓｅｌの波形に準じて遷移する。したがって、画素セル２０１（０，ｙ１０＿２）〜（ｍ，ｙ１０＿２）では選択トランジスタ３０８がオンし、信号線２０３と接続する。また、それ以外の行は、信号線２０３と接続しない。

ＰＲＥＳ（ｙ１０＿１）およびＰＲＥＳ（ｙ１０＿２）は、その行のＬＡＴＲＤ１およびＬＡＴＲＤ２のいずれかがＨｉｇｈなので、信号ｐｒｅｓ＿ｒｄ＿ｂの反転波形に準じて遷移する。したがって、画素セル２０１（０，ｙ１０＿１）〜（ｍ，ｙ１０＿１）および画素セル２０１（０，ｙ１０＿２）〜（ｍ，ｙ１０＿２）では、ｐｒｅｓ＿ｒｄ＿ｂがＨｉｇｈの期間、入力ノードＦＤのリセットが解除される。また、それ以外の行は、入力ノードＦＤはリセット状態が保持される。

ＰＴＸ１（ｙ１０＿１）は、ＴＸ１＿ＥＮ（ｙ１０＿１）がＨｉｇｈなので、信号ｐｔｘ１＿ｒｄの波形に準じて遷移する。したがって、画素セル２０１（０，ｙ１０＿１）〜（ｍ，ｙ１０＿１）のフォトダイオード３０１（Ｒ）を、信号線２０２を介して読み出すことができる。したがって、画素セル２０１（ｘ、０）と画素セル２０１（ｘ、１）のフォトダイオード３０１（Ｒ）の電荷に基づく信号同士を混合することができる。

ＰＴＸ１（ｙ１０＿２）は、ＴＸ１＿ＥＮ（ｙ１０＿２）がＨｉｇｈなので、信号ｐｔｘ１＿ｒｄの波形に準じて遷移する。したがって、画素セル２０１（０，ｙ１０＿２）〜（ｍ，ｙ１０＿２）のフォトダイオード３０１（Ｒ）を、信号線２０３を介して読み出すことができる。したがって、画素セル２０１（ｘ、２）と画素セル２０１（ｘ、３）のフォトダイオード３０１（Ｒ）の電荷に基づく信号同士を混合することができる。

また、全てのＰＴＸ２（ｙ）は、信号ｐｔｘ２＿ｒｄがＬｏｗ固定なので、ＴＸ２＿ＥＮ（ｙ）のＨｉｇｈ／Ｌｏｗに関わらず、Ｌｏｗ固定となる。したがって、全ての画素セル２０１のフォトダイオード３０２（Ｇｒ）の電荷に基づく信号の読み出しを行わない。

これ以降、時刻Ｔ１１ｃから時刻Ｔ１２ｃにおいては、選択する行を変えて、上記と同様の動作を行う。画素セル２０１（０，ｙ１１）〜（ｍ，ｙ１１）、（ｙ１１は１〜４）のフォトダイオード３０２（Ｇｒ）を読み出す。この際、画素セル２０１（ｘ、１）と画素セル２０１（ｘ、２）のフォトダイオード３０２（Ｇｒ）に基づく信号同士を混合し、画素セル２０１（ｘ、３）と画素セル２０１（ｘ、４）のフォトダイオード３０２（Ｇｒ）の電荷に基づく信号同士を混合する。

これ以降も同様にして、水平同期信号ＨＤ単位で、フォトダイオード３０１（Ｒ）の電荷に基づく信号の読み出しと、フォトダイオード３０２（Ｇｒ）の電荷に基づく信号の読み出しを切り替えながら、選択する行をシフトしていく。

この駆動方法（同色並列読み出し、信号混合処理あり）の場合、ＰＳＥＬ１（ｙ）とＰＴＸ１（ｙ）の行選択タイミングは同じではない。また、ＰＳＥＬ２（ｙ）とＰＴＸ２（ｙ）の行選択タイミングも同じではない。しかし、ＰＴＸイネーブル生成部４１０７を備えることで、読み出し走査用のデコードビット保持部４１０３をＰＳＥＬとＰＴＸで共通使用し、走査回路を簡略化している。この際、信号ｐｔｘ１＿ｒｄとｐｔｘ２＿ｒｄを水平同期信号ＨＤ単位で交互に遷移させる必要がある。

本実施例によれば、隣接する画素セルを同じ信号線に接続し、信号混合処理をすることができる。この信号混合処理によって、複数のフォトダイオードの電荷に基づく信号を１つの信号とすることができる。これにより、実施例１の駆動方法に対して、複数の画素セル２０１から信号を読み出す動作を高速化することができる。

また、本実施例の駆動方法と、実施例１の駆動方法とを切り替えて用いることができる。この場合には、後段システムが信号の順序を並べ替える処理を簡略できる実施例１の駆動方法と、実施例１の駆動方法よりも高速な読み出しを行うことができる、本実施例の駆動方法とを選択することができる。

また、本実施例の垂直走査部１０３は、実施例１および本実施例の駆動方法を実現することができる。

また、本実施例では、混合処理を行う信号が、同色のフォトダイオードの電荷に基づく信号であったが、この例に限定されるものではない。例えば、画素セル２０１は、カラーフィルタを備えないモノクロの画素セル２０１であってもよいため、混合する信号は、同色のフォトダイオードの電荷に基づく信号同士でなくともよい。

（実施例３）
本実施例の撮像装置について、実施例１と異なる点を中心に説明する。本実施例の撮像装置は、１つの画素セルが、４つのフォトダイオードを備える点が実施例１の画素セル２０１と異なっている。また、画素セルからの信号の読み出し動作もまた、実施例１の動作とは異なっている。

図７は、本実施例に係るｎ行目の画素セル２０１の構成例を示す図である。

画素セル２０１は、４つのフォトダイオード７０１１、７０１２、７０２１、７０２２と、転送トランジスタ７０３１、７０３２、７０４１、７０４２と、入力ノードＦＤを有する。さらに画素セル２０１は、リセットトランジスタ７０５と、増幅トランジスタ７０６と、選択トランジスタ７０７、７０８を有する。

転送トランジスタ７０３１、７０３２、７０４１、７０４２は、それぞれフォトダイオード７０１１、７０１２、７０２１、７０２２と入力ノードＦＤとの間に接続している。

ｍ列目のフォトダイオード７０２１、７０２２には、Ｇｒｅｅｎのカラーフィルターを透過した光が入射する。また、ｍ列目のフォトダイオード７０２１、７０２２は、１つのマイクロレンズを共有している。１つのマイクロレンズを共有したフォトダイオード７０２１、７０２２は、Ｇｒ画素である。

ｍ列目のフォトダイオード７０１１、７０１２には、Ｒｅｄのカラーフィルターを透過した光が入射する。また、ｍ列目のフォトダイオード７０１１、７０１２は、１つのマイクロレンズを共有している。１つのマイクロレンズを共有したフォトダイオード７０１１、７０１２は、Ｒ画素である。

ｍ＋１列目のフォトダイオード７０２１、７０２２（不図示）には、Ｂｌｕｅのカラーフィルターを透過した光が入射する。また、ｍ列目のフォトダイオード７０２１、７０２２は、１つのマイクロレンズを共有している。１つのマイクロレンズを共有したフォトダイオード７０２１、７０２２は、Ｂ画素である。

ｍ＋１列目のフォトダイオード７０１１、７０１２（不図示）には、Ｇｒｅｅｎのカラーフィルターを透過した光が入射する。また、ｍ＋１列目のフォトダイオード７０１１、７０１２は、１つのマイクロレンズを共有している。１つのマイクロレンズを共有したフォトダイオード７０１１、７０１２は、Ｇｂ画素である。

このように、ｎ行目に配置された、ｍ列目の画素セル２０１と（ｍ＋１）列目の画素セルとによって、ベイヤー配列を形成している。

図８は、本実施例に係る垂直走査部１０３の構成例を示すブロック図である。

垂直走査部１０３は、アドレスデコーダ部８０１と行駆動部８１０〜８１ｎとで構成される。アドレスデコーダ部８０１は、制御部１０２で生成されたアドレス信号ｖａｄｄｒをａｄｄｒ＿ｂｉｔ（０）〜（ｎ）にデコードする。

行駆動部８１０は、読み出し走査用のセット手段８１０１と、シャッタ走査用のセット手段８１０２を備える。また、行駆動部８１０は、読み出し走査用のデコードビット保持部８１０３と、シャッタ走査用のデコードビット保持部８１０４を備える。また、行駆動部８１０は、ＰＳＥＬ生成部８１０５と、ＰＲＥＳ生成部８１０６と、ＰＴＸイネーブル生成部８１０７と、ＰＴＸ生成部８１０８と、レベルシフト部８１０９を備える。レベルシフト部８１０９は、入力された信号のレベルを、トランジスタの制御信号として用いるのに好適なレベルの電位にシフトする回路である。

実施例１とは、ＰＴＸ生成部８１０８が異なるので、以下に説明する。

ＰＴＸ生成部８１０８は、ＰＴＸイネーブル生成部８１０７の出力ＴＸ１＿ＥＮ（０）、ＴＸ２＿ＥＮ（０）と、デコードビット保持部８１０４の出力と、制御部１０２で生成される信号ｐｔｘ１ａ＿ｒｄ、ｐｔｘ１ｂ＿ｒｄ、ｐｔｘ２ａ＿ｒｄ、ｐｔｘ２ｂ＿ｒｄ、ｐｔｘ＿ｓｈとを組合せる論理回路で構成される。画素の駆動信号ＰＴＸ１ａ（０）、ＰＴＸ１ｂ（０）、ＰＴＸ２ａ（０）、ＰＴＸ２ｂ（０）のレベルシフト前の信号は、図８に示す組合せ論理回路によって生成される。

なお、各信号の生成回路の一例を図４に示して説明したが、回路構成はその限りではない。

以下に、本実施例にかかる撮像装置の駆動方法について説明する。

図９は、図８で示した垂直走査部１０３、および、画素部１０４の動作の一例を示すタイミングチャートである。なお、ＰＴＸ生成部８１０８の動作以外は、実施例１の駆動方法と同じである。図９のタイミングチャートでは、各行のＬＡＴＲＤ１（ｙ）、ＬＡＴＲＤ２（ｙ）、ＴＸ１＿ＥＮ（ｙ）、ＴＸ２＿ＥＮ（ｙ）を図示していないが、図５と同じである。

ここで示す駆動方法では、画素セル２０１（ｘ、ｙ）のＲ画素の電荷に基づく信号と、画素セル２０１（ｘ、ｙ＋１）のＧｒ画素の電荷に基づく信号とを並列に読み出す（異色並列読み出し）。また、画素セル間での信号混合処理は行わない。

本駆動方法の場合は、モードセレクト信号ｍｏｄｅ＿ｓｅｌはＬｏｗ出力とする。

まず、フォトダイオードのリセット動作について述べる。実施例１の駆動方法と同じく、ローリングシャッター方式を例にとって説明する。

時刻Ｔ００から時刻Ｔ００ｃにおける、シャッタ走査用のデコードビット保持部８１０４の１次保持回路８１０４ａ、８１０４ｂのリセット／セット動作は、実施例１の駆動方法と同じである。

時刻Ｔ００ｃから時刻Ｔ０１ｃにおける、シャッタ走査用のデコードビット保持部８１０４の２次保持回路８１０４ｃ、８１０４ｄの保持動作は、実施例１の駆動方法と同じである。

同じ時間帯、時刻Ｔ００ｃから時刻Ｔ０１ｃにおける画素駆動信号について説明する。

ＰＲＥＳ（０）、ＰＲＥＳ（１）は、信号ｐｒｅｓ＿ｓｈ＿ｂの反転波形に準じて遷移する。ＰＲＥＳ（０）、ＰＲＥＳ（１）がＨｉｇｈなので、画素セル２０１（０，０）〜（ｍ，０）および画素セル２０１（０，１）〜（ｍ，１）の入力ノードＦＤはリセット状態（電源電圧ＶＤＤに基づく電位）となる。ただし本実施例では、行選択の有無に関わらず、読み出し時以外、入力ノードＦＤはリセット状態としている。

ＰＴＸ１ａ（０）ＰＴＸ１ｂ（０）、ＰＴＸ２ａ（１）、ＰＴＸ２ｂ（１）は、信号ｐｔｘ＿ｓｈの波形に準じて遷移する。この時、ＰＴＸ１ａ（０）、ＰＴＸ１ｂ（０）がＬｏｗ→Ｈｉｇｈ→Ｌｏｗと遷移し、画素セル２０１（０，０）〜（ｍ，０）のフォトダイオード７０１１、７０１２（Ｒ画素）が其々リセットされる。また同様に、ＰＴＸ２ａ（１）、ＰＴＸ２ｂ（１）がＬｏｗ→Ｈｉｇｈ→Ｌｏｗと遷移し、画素セル２０１（０，１）〜（ｍ，１）のフォトダイオード７０２１、７０２２（Ｇｒ画素）が其々リセットされる。

これ以降、時刻Ｔ０１ｃから時刻Ｔ０２ｃにおいては、選択する行を変えて、上記と同様の動作を行う。画素セル２０１（０，１）〜（ｍ，１）のフォトダイオード７０１１、７０１２（Ｒ画素）がリセットされる。また、画素セル２０１（０，２）〜（ｍ，２）のフォトダイオード７０２１、７０２２（Ｇｒ画素）がリセットされる。

これ以降も同様にして、選択する行を変えながら、フォトダイオード７０１１、７０１２（Ｒ画素）およびフォトダイオード７０２１、７０２２（Ｇｒ画素）をリセットしていく。最終的には、画素セル２０１（０，ｎ−１）〜（ｍ，ｎ−１）のフォトダイオード７０１１、７０１２（Ｒ画素）がリセットされる。また、画素セル２０１（０，ｎ）〜（ｍ，ｎ）のフォトダイオード７０２１、７０２２（Ｇｒ画素）がリセットされる。

次に、フォトダイオードの電荷に基づく信号の読み出し動作について述べる。

時刻Ｔ１０から時刻Ｔ１０ｃにおける、読み出し走査用のデコードビット保持部８１０３の１次保持回路８１０３ａ、８１０３ｂのリセット／セット動作は、実施例１の駆動方法と同じである。

時刻Ｔ１０ｃから時刻Ｔ１１ｃにおける、読み出し走査用のデコードビット保持部８１０３の２次保持回路８１０３ｃ、８１０３ｄの保持動作は、実施例１の駆動方法と同じである。

同じ時間帯、時刻Ｔ１０ｃから時刻Ｔ１１ｃにおける、ＰＴＸイネーブル生成部８１０７の動作は、実施例１の駆動方法と同じである。

同じ時間帯、時刻Ｔ１０ｃから時刻Ｔ１１ｃにおける画素駆動信号について説明する。

ＰＳＥＬ１（ｙ）は、ＬＡＴＲＤ１（０）がＨｉｇｈなので、ＰＳＥＬ１（０）のみ信号ｐｓｅｌの波形に準じて遷移する。したがって、画素セル２０１（０，０）〜（ｍ，０）では選択トランジスタ７０７がオンし、信号線２０２と接続する。また、それ以外の行は、信号線２０２と接続しない。

ＰＳＥＬ２（ｙ）は、ＬＡＴＲＤ２（１）がＨｉｇｈなので、ＰＳＥＬ２（１）のみ信号ｐｓｅｌの波形に準じて遷移する。したがって、画素セル２０１（０，１）〜（ｍ，１）では選択トランジスタ７０８がオンし、信号線２０３と接続する。また、それ以外の行は、信号線２０３と接続しない。

ＰＲＥＳ（ｙ）は、ＬＡＴＲＤ１（０）およびＬＡＴＲＤ２（１）がＨｉｇｈなので、ＰＲＥＳ（０）、ＰＲＥＳ（１）が信号ｐｒｅｓ＿ｒｄ＿ｂの反転波形に準じて遷移する。したがって、画素セル２０１（０，０）〜（ｍ，０）および画素セル２０１（０，１）〜（ｍ，１）では、ｐｒｅｓ＿ｒｄ＿ｂがＨｉｇｈの期間、入力ノードＦＤのリセットが解除される。また、それ以外の行は、入力ノードＦＤはリセット状態が保持される。

ＰＴＸ１ａ（ｙ）は、ＴＸ１＿ＥＮ（０）がＨｉｇｈなので、ＰＴＸ１ａ（０）のみ信号ｐｔｘ１ａ＿ｒｄの波形に準じてＬｏｗ→Ｈｉｇｈ→、Ｌｏｗ→Ｈｉｇｈ→Ｌｏｗと遷移する。また、ＰＴＸ１ｂ（ｙ）は、ＴＸ１＿ＥＮ（０）がＨｉｇｈなので、ＰＴＸ１ｂ（０）のみ信号ｐｔｘ１ｂ＿ｒｄの波形に準じてＬｏｗ→Ｈｉｇｈ→Ｌｏｗと遷移する。

したがって、まず、画素セル２０１（０，０）〜（ｍ，０）のフォトダイオード７０１１（Ｒ画素）の電荷に基づく信号を、信号線２０２を介して読み出す。次に、同じく画素セル２０１（０，０）〜（ｍ，０）のフォトダイオード７０１１、７０１２（Ｒ画素）の蓄積した電荷同士を入力ノードＦＤで加算する。この加算された電荷に基づく信号が、信号線２０２を介して読み出される。

ＰＴＸ２ａ（ｙ）は、ＴＸ２＿ＥＮ（１）がＨｉｇｈなので、ＰＴＸ２ａ（１）のみ信号ｐｔｘ２ａ＿ｒｄの波形に準じてＬｏｗ→Ｈｉｇｈ→Ｌｏｗ→Ｈｉｇｈ→Ｌｏｗと遷移する。また、ＰＴＸ２ｂ（ｙ）は、ＴＸ２＿ＥＮ（１）がＨｉｇｈなので、ＰＴＸ１ｂ（１）のみ信号ｐｔｘ２ｂ＿ｒｄの波形に準じてＬｏｗ→Ｈｉｇｈ→Ｌｏｗと遷移する。したがって、まず、画素セル２０１（０，１）〜（ｍ，１）のフォトダイオード７０２１（Ｇｒ画素）の電荷に基づく信号を、信号線２０３を介して読み出す。次に、同じく画素セル２０１（０，０）〜（ｍ，０）のフォトダイオード７０２１、７０２２（Ｇｒ画素）の築盛した電荷同士を入力ノードＦＤで加算する。この加算された電荷に基づく信号が、信号線２０３を介して読み出される。

これ以降、時刻Ｔ１１ｃから時刻Ｔ１２ｃにおいては、選択する行を変えて、上記と同じ動作を行う。画素セル２０１（０，１）〜（ｍ，１）のフォトダイオード７０１１、７０１２（Ｒ画素）の電荷に基づく信号を読み出す。また、画素セル２０１（０，２）〜（ｍ，２）のフォトダイオード７０２１、７０２２（Ｇｒ画素）の電荷に基づく信号を読み出す。

これ以降も同様にして、選択する行を変えながら、フォトダイオード７０１１、７０１２（Ｒ画素）およびフォトダイオード７０２１、７０２２（Ｇｒ画素）の電荷に基づく信号を読み出していく。最終的には、画素セル２０１（０，ｎ−１）〜（ｍ，ｎ−１）のフォトダイオード７０１１、７０１２（Ｒ画素）の電荷に基づく信号を読み出す。また、画素セル２０１（０，ｎ）〜（ｍ，ｎ）のフォトダイオード７０２１、７０２２（Ｇｒ画素）の電荷に基づく信号を読み出す。

この駆動方法（異色並列読み出し、信号混合処理なし）の場合、ＰＳＥＬ１（ｙ）とＰＴＸ１ａ（ｙ）、ＰＴＸ１ｂ（ｙ）の行選択タイミングが同じで、ＰＳＥＬ２（ｙ）とＰＴＸ２ａ（ｙ）、ＰＴＸ２ｂ（ｙ）の行選択タイミングが同じである。このことを利用して、読み出し走査用のデコードビット保持部８１０３をＰＳＥＬとＰＴＸで共通使用し、走査回路を簡略化している。

また、本実施例の撮像装置もまた、実施例１の撮像装置と同じ効果を有している。

（実施例４）
本実施例の撮像装置について、実施例３と異なる点を中心に説明する。本実施例の撮像装置は、実施例３の撮像装置に対し、実施例２で述べた信号混合処理の動作を適用した動作である。

図１０は、図８で示した垂直走査部１０３および画素部１０４の動作の一例を示すタイミングチャートである。なお、ＰＴＸ生成部８１０８の動作以外は、実施例１の駆動方法１−２と同様である。図１０のタイミングチャートでは、各行のＬＡＴＲＤ１（ｙ）、ＬＡＴＲＤ２（ｙ）、ＴＸ１＿ＥＮ（ｙ）、ＴＸ２＿ＥＮ（ｙ）を図示していないが、図６と同じである。

ここで示す駆動方法では、画素セル２０１（ｘ、ｙ）と画素セル２０１（ｘ、ｙ＋１）と画素セル２０１（ｘ、ｙ＋２）と画素セル２０１（ｘ、ｙ＋３）のＲ画素の電荷に基づく信号を並列に読み出す（同色並列読み出し）。また、画素セル２０１（ｘ、ｙ）と画素セル２０１（ｘ、ｙ＋１）を同じ信号線２０２に接続して信号混合処理を行う。同様に、画素セル２０１（ｘ、ｙ＋２）と画素セル２０１（ｘ、ｙ＋３）を同じ信号線２０３に接続して信号混合処理を行う。実施例３で述べた動作よりも、並列に読み出す画素セルの数が多いため、実施例３の動作よりも高速な信号の読み出しが可能である。また、隣接している画素の信号を混合する場合、入力ノードＦＤを共有しているＲ画素、Ｇｒ画素を同時に読み出すことは困難である。本実施例では、同色並列読み出しを行っている。

本駆動方法の場合は、モードセレクト信号ｍｏｄｅ＿ｓｅｌはＨｉｇｈ出力とする。

まず、フォトダイオードのリセット動作について述べる。実施例２の駆動方法と同じく、ローリングシャッター方式を例にとって説明する。

時刻Ｔ００から時刻Ｔ００ｃにおける、シャッタ走査用のデコードビット保持部８１０４の１次保持回路８１０４ａ、８１０４ｂのリセット／セット動作は、実施例２の駆動方法と同じである。

時刻Ｔ００ｃから時刻Ｔ０１ｃにおける、シャッタ走査用のデコードビット保持部８１０４の２次保持回路８１０４ｃ、８１０４ｄの保持動作は、実施例２の駆動方法と同じである。

同じ時間帯、時刻Ｔ００ｃから時刻Ｔ０１ｃにおける画素駆動信号について説明する。

ＰＲＥＳ（ｙ００）（以下ｙ００は０〜３）は、信号ｐｒｅｓ＿ｓｈ＿ｂの反転波形に準じて遷移する。ＰＲＥＳ（ｙ００）がＨｉｇｈなので、画素セル２０１（０，ｙ００）〜（ｍ，ｙ００）、の入力ノードＦＤはリセット状態（電源電圧ＶＤＤに基づく電位）となる。ただし本実施例では、行選択の有無に関わらず、読み出し時以外、入力ノードＦＤはリセット状態としている。

ＰＴＸ１ａ（ｙ００）、ＰＴＸ１ｂ（ｙ００）は、信号ｐｔｘ＿ｓｈの波形に準じて遷移する。この時、ＰＴＸ１ａ（ｙ００）、ＰＴＸ１ｂ（ｙ００）がＬｏｗ→Ｈｉｇｈ→Ｌｏｗと遷移し、画素セル２０１（０，ｙ００）〜（ｍ，ｙ００）のフォトダイオード７０１１、７０１２（Ｒ画素）がリセットされる。

ＰＴＸ２ａ（ｙ）、ＰＴＸ２ｂ（ｙ）は、この時間帯は、全ての行でＬｏｗが保持される。したがって、フォトダイオード７０２１、７０２２（Ｇｒ画素）はリセットされない。

これ以降、時刻Ｔ０１ｃから時刻Ｔ０２ｃにおいては、選択する行を変えて、上記と同様の動作を行う。画素セル２０１（０、ｙ０１）〜（ｍ、ｙ０１）、（ｙ０１は１〜４）のフォトダイオード７０２１、７０２２（Ｇｒ画素）がリセットされる。

次に、フォトダイオードの電荷に基づく信号の読み出し動作について述べる。

時刻Ｔ１０から時刻Ｔ１０ｃにおける、読み出し走査用のデコードビット保持部８１０３の１次保持回路８１０３ａ、８１０３ｂのリセット／セット動作は、実施例２の駆動方法と同じである。

時刻Ｔ１０ｃから時刻Ｔ１１ｃにおける、読み出し走査用のデコードビット保持部８１０３の２次保持回路８１０３ｃ、８１０３ｄの保持動作は、実施例２の駆動方法と同じである。

同じ時間帯、時刻Ｔ１０ｃから時刻Ｔ１１ｃにおける、ＰＴＸイネーブル生成部８１０７の動作は、実施例２の駆動方法と同じである。

同じ時間帯、時刻Ｔ１０ｃから時刻Ｔ１１ｃにおける画素駆動信号について説明する。

ＰＳＥＬ１（ｙ１０＿１）（以下ｙ１０＿１は０〜１）は、ＬＡＴＲＤ１（ｙ１０＿１）がＨｉｇｈなので、信号ｐｓｅｌの波形に準じて遷移する。したがって、画素セル２０１（０，ｙ１０＿１）〜（ｍ，ｙ１０＿１）では選択トランジスタ３０７がオンし、信号線２０２と接続する。また、それ以外の行は、信号線２０２と接続しない。

ＰＳＥＬ２（ｙ１０＿２）（以下ｙ１０＿２は２〜３）は、ＬＡＴＲＤ２（ｙ１０＿２）がＨｉｇｈなので、信号ｐｓｅｌの波形に準じて遷移する。したがって、画素セル２０１（０，ｙ１０＿２）〜（ｍ，ｙ１０＿２）では選択トランジスタ３０８がオンし、信号線２０３と接続する。また、それ以外の行は、信号線２０３と接続しない。

ＰＲＥＳ（ｙ１０＿１）およびＰＲＥＳ（ｙ１０＿２）は、その行のＬＡＴＲＤ１およびＬＡＴＲＤ２のいずれかがＨｉｇｈなので、信号ｐｒｅｓ＿ｒｄ＿ｂの反転波形に準じて遷移する。したがって、画素セル２０１（０，ｙ１０＿１）〜（ｍ，ｙ１０＿１）および画素セル２０１（０，ｙ１０＿２）〜（ｍ，ｙ１０＿２）では、ｐｒｅｓ＿ｒｄ＿ｂがＨｉｇｈの期間、入力ノードＦＤのリセットが解除される。また、それ以外の行は、入力ノードＦＤはリセット状態が保持される。

ＰＴＸ１ａ（ｙ１０＿１）は、ＴＸ１＿ＥＮ（ｙ１０＿１）がＨｉｇｈなので、信号ｐｔｘ１ａ＿ｒｄの波形に準じてＬｏｗ→Ｈｉｇｈ→Ｌｏｗ→Ｈｉｇｈ→Ｌｏｗと遷移する。また、ＰＴＸ１ｂ（ｙ１０＿１）は、ＴＸ１＿ＥＮ（ｙ１０＿１）がＨｉｇｈなので、信号ｐｔｘ１ｂ＿ｒｄの波形に準じてＬｏｗ→Ｈｉｇｈ→Ｌｏｗと遷移する。この際、まずＰＴＸ１ａ（ｙ１０＿１）だけがＨｉｇｈになるので、画素セル２０１（０，ｙ１０＿１）〜（ｍ，ｙ１０＿１）のフォトダイオード７０１１（Ｒ画素）の電荷に基づく信号を、信号線２０２を介して読み出す。したがって、画素セル２０１（ｘ、０）と画素セル２０１（ｘ、１）のフォトダイオード７０１１（Ｒ画素）の電荷に基づく信号を信号線２０２で混合することができる。次にＰＴＸ１ａ（ｙ１０＿１）とＰＴＸ１ｂ（ｙ１０＿１）がＨｉｇｈになるので、同じく画素セル２０１（０，ｙ１０＿１）〜（ｍ，ｙ１０＿１）のフォトダイオード７０１１、７０１２（Ｒ画素）を入力ノードＦＤで加算して、信号線２０２を介して読み出す。したがって、入力ノードＦＤで加算した画素セル２０１（ｘ、０）のＲ画素と、入力ノードＦＤで加算した画素セル２０１（ｘ、１）のＲ画素の各々の信号を、信号線２０２で混合することができる。

ＰＴＸ１ａ（ｙ１０＿２）は、ＴＸ１＿ＥＮ（ｙ１０＿２）がＨｉｇｈなので、信号ｐｔｘ１ａ＿ｒｄの波形に準じてＬｏｗ→Ｈｉｇｈ→Ｌｏｗ→Ｈｉｇｈ→Ｌｏｗと遷移する。また、ＰＴＸ１ｂ（ｙ１０＿２）は、ＴＸ１＿ＥＮ（ｙ１０＿２）がＨｉｇｈなので、信号ｐｔｘ１ｂ＿ｒｄの波形に準じてＬｏｗ→Ｈｉｇｈ→Ｌｏｗと遷移する。この際、まずＰＴＸ１ａ（ｙ１０＿２）だけがＨｉｇｈになるので、画素セル２０１（０，ｙ１０＿２）〜（ｍ，ｙ１０＿２）のフォトダイオード７０１１（Ｒ画素）の電荷に基づく信号を、信号線２０３を介して読み出す。したがって、画素セル２０１（ｘ、２）と画素セル２０１（ｘ、３）のフォトダイオード７０１１（Ｒ画素）の信号を、信号線２０３で混合することができる。次にＰＴＸ１ａ（ｙ１０＿２）とＰＴＸ１ｂ（ｙ１０＿２）がＨｉｇｈになるので、同じく画素セル２０１（０，ｙ１０＿２）〜（ｍ，ｙ１０＿２）のフォトダイオード７０１１、７０１２（Ｒ画素）を入力ノードＦＤで加算して、信号線２０３を介して読み出す。したがって、入力ノードＦＤで加算した画素セル２０１（ｘ、２）のＲ画素と、入力ノードＦＤで加算した画素セル２０１（ｘ、３）のＲ画素とを、信号線２０３で混合することができる。

また、全てのＰＴＸ２ａ（ｙ）、ＰＴＸ２ｂ（ｙ）は、信号ｐｔｘ２＿ｒｄがＬｏｗ固定なので、ＴＸ２＿ＥＮ（ｙ）のＨｉｇｈ／Ｌｏｗに関わらず、Ｌｏｗ固定となる。したがって、全ての画素セル２０１のフォトダイオード７０２１、７０２２（Ｇｒ画素）は読み出しを行わない。

これ以降、時刻Ｔ１１ｃから時刻Ｔ１２ｃにおいては、選択する行を変えて、上記と同様の動作を行う。画素セル２０１（０，ｙ１１）〜（ｍ，ｙ１１）、（ｙ１１は１〜４）のフォトダイオード３０２（Ｇｒ画素）を読み出す。この際、画素セル２０１（ｘ、１）と画素セル２０１（ｘ、２）のＧｒ画素の信号を混合し、画素セル２０１（ｘ、３）と画素セル２０１（ｘ、４）のＧｒ画素の信号を混合する。

これ以降も同様にして、水平同期信号ＨＤ単位で、フォトダイオード７０１１、７０１２（Ｒ画素）の電荷に基づく信号の読み出しと、フォトダイオード７０２１、７０２２（Ｇｒ画素）の電荷に基づく信号の読み出しを切り替えながら、選択する行がシフトされる。

この駆動方法（同色並列読み出し、信号混合処理あり）の場合、ＰＳＥＬ１（ｙ）とＰＴＸ１ａ（ｙ）、ＰＴＸ１ｂ（ｙ）の行選択タイミングは同じではない。また、ＰＳＥＬ２（ｙ）とＰＴＸ２ａ（ｙ）、ＰＴＸ２ｂ（ｙ）の行選択タイミングも同じではない。しかし、ＰＴＸイネーブル生成部８１０７を備えることで、読み出し走査用のデコードビット保持部８１０３をＰＳＥＬとＰＴＸで共通使用し、走査回路を簡略化している。この際、信号（ｐｔｘ１ａ＿ｒｄ、ｐｔｘ１ｂ＿ｒｄ）と（ｐｔｘ２ａ＿ｒｄ、ｐｔｘ２ｂ＿ｒｄ）を水平同期信号ＨＤ単位で交互に遷移させる必要がある。

本実施例の撮像装置もまた、実施例２の撮像装置と同じ効果を備える。また、実施例３で述べた駆動方法と、本実施例の駆動方法とを切り替えて動作させてもよい。

また実施例３および本実施例では、画素が２つのフォトダイオードを有する構成を基に説明したがこの例に限定されるものではなく、さらに多い数のフォトダイオードを備えていてもよい。

なお、実施例３と本実施例では、１つのマイクロレンズを共有する複数のフォトダイオードの、一方のフォトダイオードのみの電荷に基づく信号（第１信号とする）を画素セル２０１から読み出す。さらに、複数のフォトダイオードの電荷を加算することによって得た電荷に基づく信号（第２信号とする）を、画素セル２０１から読み出すことを説明した。この第１信号と、第２信号から第１信号を差し引いた信号（第３信号）とを用いて、一方のフォトダイオードに入射した光と他方のフォトダイオードに入射した光との位相差を検出することができる。この位相差を用いて、焦点検出を行うことができる。また、第２信号を用いて、画像を生成することができる。この第２信号から第１信号を差し引く処理と、位相差を利用した焦点検出と、画像の生成は、撮像装置の外部に設けられ、撮像装置の信号が入力される信号処理部が行うようにすればよい。なお、この撮像装置の外部とは、撮像装置と同一のチップであってもよく、例えば、撮像装置が設けられた半導体基板に対し、信号処理部が設けられた半導体基板を積層することによって１つのチップとする形態であってもよい。また、この信号処理部は、撮像装置の内部、つまり撮像装置が設けられた半導体基板と同一の半導体基板に設けられていてもよい。また、第２信号から第１信号を差し引く処理と、位相差を利用した焦点検出と、画像の生成の一部の処理を撮像装置の内部で行い、他の一部の処理を撮像装置の外部で行うようにしてもよい。

（実施例５）
本実施例は、実施例２の撮像装置の構成と同じであり、駆動方法が異なる例である。

実施例２の駆動方法では、２つの画素セル２０１の信号を混合する例について示した。本実施例では、３つの画素セル２０１の各々の信号を混合する。また、全てのフォトダイオードの電荷が順次、入力ノードＦＤに転送される。

図１１は、本実施例の信号の読み出し動作と、フォトダイオードに入射する光の色とフォトダイオードのレイアウトとを合わせて示した図である。本実施例の駆動方法は、信号を混合する画素セル２０１の行数が２行から３行になること以外は、実施例２の駆動方法と同じである。

この場合、混合処理したＲ画素の信号の色重心と、混合処理したＧｒ画素の信号の色重心の距離が均等になる。これにより、撮像装置が出力する信号を用いて生成した画像において、良好な色特性が得られる。

（実施例６）
本実施例について、実施例１、実施例２と異なる点を中心に説明する。

本実施例の撮像装置の構成は、実施例１、実施例２と同じである。実施例１では、信号混合処理を行わず、異色並列読み出しを行う駆動方法を説明した。実施例２では、同色並列読み出しで、信号混合処理を行う駆動方法を説明した。本実施例は、異色並列読み出しで信号混合処理を行う駆動方法である。

図１２は、本実施例の駆動方法を模式的に示した図である。図１２は、フォトダイオード３０１、３０２のレイアウトと、読み出しタイミングとを合わせて示した図である。本実施例では、画素セル２０１（ｘ、ｙ）、画素セル２０１（ｘ、ｙ＋１）のＲのフォトダイオード３０１の電荷に基づく信号と、画素セル２０１（ｘ、ｙ＋３）、画素セル２０１（ｘ、ｙ＋４）のＧｒのフォトダイオード３０２の電荷に基づく信号とが並列に読み出される。つまり、異色並列読み出しが行われる。また、画素セル２０１（ｘ、ｙ）、画素セル２０１（ｘ、ｙ＋１）のＲの電荷に基づく信号同士が、信号線２０２、信号線２０３の一方で混合される。また、画素セル２０１（ｘ、ｙ＋３）、画素セル２０１（ｘ、ｙ＋４）のＧｒのフォトダイオード３０２の電荷に基づく信号同士が、信号線２０２、信号線２０３の他方で混合される。また、本実施例では、５つの画素セル２０１のＲのフォトダイオード３０１のうち、信号を読み出すのは、２つの画素セル２０１のＲのフォトダイオード３０１である。残る３つの画素セル２０１のＲのフォトダイオード３０１については信号を読み出さない。同じく、５つの画素セル２０１のＧｒのフォトダイオード３０１のうち、信号を読み出すのは、２つの画素セル２０１のＧｒのフォトダイオード３０１である。残る３つの画素セル２０１のＧｒのフォトダイオード３０１については信号を読み出さない。このように、本実施例では、第１の信号線で混合する信号を出力する、一部の複数の画素セル同士の間に配された画素セルの数と、第２の信号線で混合する信号を出力する、他の一部の複数の画素セル同士の間に配された画素セルの数とを同じにする。

図１３は、本実施例の駆動を示したタイミングチャートである。

本駆動方法の場合は、モードセレクト信号ｍｏｄｅ＿ｓｅｌはＬｏｗ出力とする。

まず、フォトダイオードのリセット動作について述べる。ここでは、駆動方式１−１と同様に、ローリングシャッター方式を例にとって説明する。シャッタ開始信号ＳＨ＿ＳＴＲと垂直同期信号ＶＤの間隔が露光時間に相当する。

時刻Ｔ００において、フォトダイオードのリセット動作を開始する。ＣＰＵ１０１は、制御部１０２に対して、シャッタ開始信号ＳＨ＿ＳＴＲと水平同期信号ＨＤを入力する。
次に、時刻Ｔ００から時刻Ｔ００ａにおいて、シャッタ走査用のデコードビット保持部４１０４の１次保持回路４１０４ａ、４１０４ｂを一括リセットする。

次に、時刻Ｔ００ａから時刻Ｔ００ｂにおいて、２行分のシャッタ走査用のデコードビット保持部４１０４の１次保持回路４１０４ａをセットする。まず、制御部１０２はｖａｄｄｒを０に設定し、アドレスデコード部４０１のａｄｄｒ＿ｂｉｔ（０）はＨｉｇｈレベルを出力する。この時、他のａｄｄｒ＿ｂｉｔ（１）〜ａｄｄｒ＿ｂｉｔ（ｎ）はＬｏｗレベルを出力する。ここで、信号ｓｈ＿ｌａｔｃｈ１＿ｅｎをＬｏｗ→Ｈｉｇｈ→Ｌｏｗと遷移させ、０行目の１次保持回路４１０４ａにＨｉｇｈをセットする。その後同様にして、制御部１０２はｖａｄｄｒを１に設定し、１行目の１次保持回路４１０４ａにＨｉｇｈをセットする。

次に、時刻Ｔ００ｂから時刻Ｔ００ｃにおいて、２行分のシャッタ走査用のデコードビット保持部４１０４の１次保持回路４１０４ｂをセットする。制御部１０２はｖａｄｄｒを３に設定し、信号ｓｈ＿ｌａｔｃｈ２＿ｅｎをＬｏｗ→Ｈｉｇｈ→Ｌｏｗと遷移させ、３行目の１次保持回路４１０４ｂにＨｉｇｈをセットする。その後同様にして、制御部１０２はｖａｄｄｒを４に設定し、４行目の１次保持回路４１０４ｂにＨｉｇｈをセットする。

次に、時刻Ｔ００ｃから時刻Ｔ０１ｃにおいて、シャッタ走査用のデコードビット保持部４１０４の２次保持回路４１０４ｃ、４１０４ｄが保持動作を行う。制御部１０２は信号ｓｈ＿ｇａｔｅをＬｏｗ→Ｈｉｇｈ→Ｌｏｗと遷移させる。すると垂直走査部１０３では、全てのシャッタ走査用のデコードビット保持部の２次保持回路４１０４ｃが、１次保持回路４１０４ａのＱの出力を取り込む。また同様に、全てのシャッタ走査用のデコードビット保持部の２次保持回路４１０４ｄが、１次保持回路４１０４ｂのＱの出力を取り込む。したがって、この期間中、０行目、１行目の２次保持回路４１０４ｃのＱはＨｉｇｈを出力し続け、３行目、４行目の２次保持回路４１０４ｄのＱはＨｉｇｈを出力し続ける。また他行の２次保持回路４１０４ｃ、４１０４ｄのＱはＬｏｗを出力し続ける。

同様の時間帯、時刻Ｔ００ｃから時刻Ｔ０１ｃにおける画素駆動信号について説明する。

ＰＲＥＳ（ｙ）は、行選択の有無に関わらず、読み出し時以外、入力ノードＦＤはリセット状態としている。

ＰＴＸ１（ｙ００＿１）（ｙ００＿１は０〜１）は、信号ｐｔｘ＿ｓｈの波形に準じて遷移する。この時、ＰＴＸ１（ｙ００＿１）がＬｏｗ→Ｈｉｇｈ→Ｌｏｗと遷移し、画素セル２０１（０，ｙ００＿１）〜（ｍ，ｙ００＿１）のＲのフォトダイオード３０１がリセットされる。

ＰＴＸ２（ｙ００＿２）（ｙ００＿２は３〜４）は、信号ｐｔｘ＿ｓｈの波形に準じて遷移する。この時、ＰＴＸ２（ｙ００＿２）がＬｏｗ→Ｈｉｇｈ→Ｌｏｗと遷移し、画素セル２０１（０，ｙ００＿２）〜（ｍ，ｙ００＿２）のＧｒのフォトダイオード３０２がリセットされる。

これ以降、時刻Ｔ０１ｃから時刻Ｔ０２ｃにおいては、選択する行を変えて、上記と同様の動作を行う。画素セル２０１（０、ｙ０１＿１）〜（ｍ、ｙ０１＿１）、（ｙ０１＿１は５〜６）のＲのフォトダイオード３０１がリセットされる。また、画素セル２０１（０、ｙ０１＿２）〜（ｍ、ｙ０１＿２）、（ｙ０１＿２は８〜９）のＧｒのフォトダイオード３０２がリセットされる。

これ以降も同様にして、選択する行をシフトしながら、フォトダイオード３０１、３０２をリセットしていく。

次に、フォトダイオードの読み出し動作について述べる。

時刻Ｔ１０において、フォトダイオードの読み出し動作を開始する。ＣＰＵ１０１は、制御部１０２に対して、垂直同期信号ＶＤと水平同期信号ＨＤを入力する。

次に、時刻Ｔ１０から時刻Ｔ１０ａにおいて、読み出し走査用のデコードビット保持部４１０３の１次保持回路４１０３ａ、４１０３ｂを一括リセットする。

次に、時刻Ｔ１０ａから時刻Ｔ１０ｂにおいて、２行分の読み出し走査用のデコードビット保持部４１０３の１次保持回路４１０３ａをセットする。制御部１０２は、ｖａｄｄｒを０に設定し、アドレスデコード部４０１のａｄｄｒ＿ｂｉｔ（０）はＨｉｇｈレベルを出力する。この時、信号ｒｄ＿ｌａｔｃｈ１＿ｅｎをＬｏｗ→Ｈｉｇｈ→Ｌｏｗと遷移させ、０行目の１次保持回路４１０３ａにＨｉｇｈをセットする。その後同様にして、制御部１０２はｖａｄｄｒを１に設定し、１行目の１次保持回路４１０３ａにＨｉｇｈをセットする。

次に、時刻Ｔ１０ｂから時刻Ｔ１０ｃにおいて、２行分の読み出し走査用のデコードビット保持部４１０３の１次保持回路４１０３ｂをセットする。制御部１０２は、ｖａｄｄｒを３に設定し、アドレスデコード部４０１のａｄｄｒ＿ｂｉｔ（３）はＨｉｇｈレベルを出力する。この時、信号ｒｄ＿ｌａｔｃｈ２＿ｅｎをＬｏｗ→Ｈｉｇｈ→Ｌｏｗと遷移させ、３行目の１次保持回路４１０３ｂにＨｉｇｈをセットする。その後同様にして、制御部１０２はｖａｄｄｒを４に設定し、１行目の１次保持回路４１０３ｂにＨｉｇｈをセットする。

次に、時刻Ｔ１０ｃから時刻Ｔ１１ｃにおいて、読み出し走査用のデコードビット保持部４１０３の２次保持回路４１０３ｃ、４１０３ｄが保持動作を行う。制御部１０２は、信号ｒｄ＿ｇａｔｅをＬｏｗ→Ｈｉｇｈ→Ｌｏｗと遷移させる。すると垂直走査部１０３では、全ての読み出し走査用のデコードビット保持部の２次保持回路４１０３ｃが、１次保持回路４１０３ａのＱの出力を取り込む。また同様に、全ての読み出し走査用のデコードビット保持部の２次保持回路４１０３ｄが、１次保持回路４１０３ｂのＱの出力を取り込む。したがって、この期間中、０行目、１行目の２次保持回路４１０３ｃのＱ（ＬＡＴＲＤ１（０）、ＬＡＴＲＤ１（１））はＨｉｇｈを出力し続ける。また、この期間中、３行目、４行目の２次保持回路４１０４ｄのＱ（ＬＡＴＲＤ２（３）、ＬＡＴＲＤ２（４））はＨｉｇｈを出力し続け、他行の２次保持回路４１０４ｄのＱはＬｏｗを出力し続ける。

同様の時間帯、時刻Ｔ、０ｃから時刻Ｔ、１ｃにおけるＰＴＸイネーブル生成部４１０７の動作について説明する。（ｙ１０＿１）行目（ｙ００＿１は０〜１）では、ｍｏｄｅ＿ｓｅｌがＬｏｗ、ＬＡＴＲＤ１（ｙ１０＿１）がＨｉｇｈ、なのでＴＸ１＿ＥＮ（ｙ１０＿１）はＨｉｇｈになる。また（ｙ１０＿２）行目（ｙ００＿２は３〜４）では、ｍｏｄｅ＿ｓｅｌがＬｏｗ、ＬＡＴＲＤ２（ｙ１０＿２）がＨｉｇｈ、なのでＴＸ２＿ＥＮ（ｙ１０＿２）はＨｉｇｈになる。

同様の時間帯、時刻Ｔ１０ｃから時刻Ｔ１１ｃにおける画素駆動信号について説明する。

ＰＳＥＬ１（ｙ１０＿１）は、ＬＡＴＲＤ１（ｙ１０＿１）がＨｉｇｈなので、信号ｐｓｅｌの波形に準じて遷移する。したがって、画素セル２０１（０，ｙ１０＿１）〜（ｍ，ｙ１０＿１）では選択トランジスタ３０７がオンし、信号線２０２と接続する。また、それ以外の行は、信号線２０２と接続しない。

ＰＳＥＬ２（ｙ１０＿２）は、ＬＡＴＲＤ２（１）がＨｉｇｈなので、信号ｐｓｅｌの波形に準じて遷移する。したがって、画素セル２０１（０，ｙ１０＿２）〜（ｍ，ｙ１０＿２）では選択トランジスタ３０８がオンし、信号線２０３と接続する。また、それ以外の行は、信号線２０３と接続しない。

ＰＲＥＳ（ｙ１０＿１）とＰＲＥＳ（ｙ１０＿２）は、ＬＡＴＲＤ１（ｙ１０＿１）もしくはＬＡＴＲＤ２（ｙ１０＿２）がＨｉｇｈなので、ＰＲＥＳ（ｙ１０＿１）、ＰＲＥＳ（ｙ１０＿２）が信号ｐｒｅｓ＿ｒｄ＿ｂの反転波形に準じて遷移する。したがって、画素セル２０１（０，ｙ１０＿１）〜（ｍ，ｙ１０＿１）および画素セル２０１（０，ｙ１０＿２）〜（ｍ，ｙ１０＿２）では、ｐｒｅｓ＿ｒｄ＿ｂがＨｉｇｈの期間、入力ノードＦＤのリセットが解除される。また、それ以外の行は、入力ノードＦＤはリセット状態が保持される。

ＰＴＸ１（ｙ１０＿１）は、ＴＸ１＿ＥＮ（ｙ１０＿１）がＨｉｇｈなので、信号ｐｔｘ１＿ｒｄの波形に準じて遷移する。したがって、画素セル２０１（０，ｙ１０＿１）〜（ｍ，ｙ１０＿１）のＲのフォトダイオード３０１を、信号線２０２を介して読み出すことができる。したがって、画素セル２０１（ｘ、０）と画素セル２０１（ｘ、１）のＲのフォトダイオード３０１の電荷に基づく信号同士を、信号線２０２で混合することができる。

ＰＴＸ２（ｙ１０＿２）は、ＴＸ２＿ＥＮ（ｙ１０＿２）がＨｉｇｈなので、ＰＴＸ２（ｙ１０＿２）のみ信号ｐｔｘ２＿ｒｄの波形に準じて遷移する。したがって、画素セル２０１（０，ｙ１０＿２）〜（ｍ，ｙ１０＿２）のＧｒのフォトダイオード３０２を、信号線２０３を介して読み出すことができる。したがって、画素セル２０１（ｘ、３）と画素セル２０１（ｘ、４）のＧｒのフォトダイオード３０２の電荷に基づく信号を信号線２０３で混合することができる。

これ以降、時刻Ｔ１１ｃから時刻Ｔ１２ｃにおいては、選択する行を変えて、上記と同様の動作を行う。画素セル２０１（０，ｙ１１＿１）〜（ｍ，ｙ１１＿１）（ｙ１１＿１は５〜６）のＲのフォトダイオード３０１を読み出す。この際、画素セル２０１（ｘ、５）と画素セル２０１（ｘ、６）のＲのフォトダイオード３０１の電荷に基づく信号同士を混合する。また、画素セル２０１（０，ｙ１１＿２）〜（ｍ，ｙ１１＿２）（ｙ１１＿２は８〜９）のＧｒのフォトダイオード３０２の電荷に基づく信号同士を混合する。この際、画素セル２０１（ｘ、８）と画素セル２０１（ｘ、９）のＧｒのフォトダイオード３０２の電荷に基づく信号同士を混合する。

本実施例では、信号混合処理を行った、Ｒのフォトダイオード３０１の色重心と、信号混合処理を行ったＧｒのフォトダイオード３０２の色重心の距離が均等となる。よって、撮像装置が出力した信号を用いて生成する画像において、良好な色特性が得られる。

（実施例７）
本実施例は、上述した各実施例の撮像装置を有する撮像システムに関する。

撮像システムとして、デジタルスチルカメラやデジタルカムコーダーや監視カメラなどがあげられる。図１４に、撮像システムの例としてデジタルスチルカメラに撮像装置を適用した場合の模式図を示す。

図１４に例示した撮像システムは、レンズの保護のためのバリア１５０１、被写体の光学像を撮像装置１５０４に結像させるレンズ１５０２、レンズ１５０２を通過する光量を可変にするための絞り１５０３を有する。レンズ１５０２、絞り１５０３は撮像装置１５０４に光を集光する光学系である。また、図１４に例示した撮像システムは撮像装置１５０４より出力される出力信号の処理を行う出力信号処理部１５０５を有する。出力信号処理部１５０５は必要に応じて各種の補正、圧縮を行って信号を出力する動作を行う。

図１４に例示した撮像システムはさらに、画像データを一時的に記憶する為のバッファメモリ部１５０６、外部コンピュータ等と通信する為の外部インターフェース部１５０７を有する。さらに撮像システムは、撮像データの記録または読み出しを行う為の半導体メモリ等の着脱可能な記録媒体１５０９、記録媒体１５０９に記録または読み出しを行うための記録媒体制御インターフェース部１５０８を有する。さらに撮像システムは、各種演算とデジタルスチルカメラ全体を制御する全体制御演算部１５１０、撮像装置１５０４と出力信号処理部１５０５に各種タイミング信号を出力するタイミング供給部１５１１を有する。ここで、タイミング信号などは外部から入力されてもよく、撮像システムは少なくとも撮像装置１５０４と、撮像装置１５０４から出力された出力信号を処理する出力信号処理部１５０５とを有すればよい。

なお、出力信号処理部１５０５は、実施例４で述べた、焦点検出を行う信号処理部とすることができる。

以上のように、本実施例の撮像システムは、撮像装置１５０４を適用して撮像動作を行うことが可能である。

なお、上記実施例は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。また、これまで述べた各実施例を種々組み合わせて実施することができる。

１０１ ＣＰＵ
１０２ 制御部
１０３ 垂直走査部
１０５ 列回路
１０６ 水平走査部
１０７ 信号出力部
２０１ 画素セル

Claims (17)

1. 複数の光電変換部と、前記複数の光電変換部の電荷が転送される入力ノードを有する増幅トランジスタと、前記増幅トランジスタ及び第１の信号線に接続される第１の選択トランジスタと、前記増幅トランジスタ及び前記第１の信号線とは別の信号線に接続される第２の選択トランジスタとを各々が有する複数の画素セルを備え、
   前記複数の画素セルは、第１の画素セルと第２の画素セルとを有し、
   前記第１の画素セルは第１のマイクロレンズを有し、前記第２の画素セルは前記第１のマイクロレンズとは異なる第２のマイクロレンズを有する撮像装置の駆動方法であって、
   前記第１の画素セルの前記入力ノードと前記第２の画素セルの前記入力ノードとが電気的に分離された状態で、前記第１の画素セル及び前記第２の画素セルの各々の前記第１の選択トランジスタがオンの状態である期間を重ねることを特徴とする撮像装置の駆動方法。
2. 前記複数の画素セルの各々の前記第２の選択トランジスタがオンの状態である期間を重ねることを特徴とする請求項１に記載の撮像装置の駆動方法。
3. 前記第１のマイクロレンズを透過した光が前記複数の光電変換部に入射することを特徴とする請求項１又は２に記載の撮像装置の駆動方法。
4. 前記複数の画素セルが、前記複数の光電変換部のうちの一部の光電変換部に第１の色の光を入射させる第１のカラーフィルタと、前記複数の光電変換部のうちの他の一部に前記第１の色とは別の色である第２の色の光を入射させる第２のカラーフィルタとを有し、
   前記第１の信号線に接続される、前記複数の画素セルの各々の前記第１の選択トランジスタが出力する信号が、前記一部の光電変換部の電荷に基づく信号であり、
   前記別の信号線に接続される、前記複数の画素セルの各々の前記第２の選択トランジスタが出力する信号が、前記他の一部の光電変換部の電荷に基づく信号であることを特徴とする請求項２に記載の撮像装置の駆動方法。
5. 前記第１の画素セルは、前記第１のマイクロレンズ及び第３のマイクロレンズを有し、
   前記一部の光電変換部は、前記第１のマイクロレンズを透過した光が入射する複数の光電変換部であり、
   前記他の一部の光電変換部は、前記第３のマイクロレンズを透過した光が入射する複数の光電変換部であることを特徴とする請求項４に記載の撮像装置の駆動方法。
6. 前記複数の画素セルは、第３の画素セルと第４の画素セルとを有し、
   前記第３の画素セル及び前記第４の画素セルの各々の前記第２の選択トランジスタは、同じ信号線に接続且つオンの状態である期間を重ねており、
   前記第１の画素セルと前記第２の画素セルとの間に配された画素セルの数と、
   前記第３の画素セルと前記第４の画素セルとの間に配された画素セルの数とを同じにすることを特徴とする請求項１〜５のいずれか１項に記載の撮像装置の駆動方法。
7. 複数の光電変換部と、第１の信号線に接続される第１の選択トランジスタと、前記第１の信号線とは別の信号線に接続される第２の選択トランジスタとを各々が有する複数の画素セルと、を備え、
   前記複数の画素セルが、前記複数の光電変換部のうちの一部の光電変換部に第１の色の光を入射させる第１のカラーフィルタを有し、
   前記複数の画素セルが、前記複数の光電変換部のうちの他の一部の光電変換部に第２の色の光を入射させる第２のカラーフィルタを有し、
   前記一部の光電変換部は、１つのマイクロレンズを透過した光が入射する複数の光電変換部であり、
   前記他の一部の光電変換部は、別の１つのマイクロレンズを透過した光が入射する複数の光電変換部である撮像装置の駆動方法であって、
   前記第１の選択トランジスタの各々が、前記一部の光電変換部の電荷に基づく信号を前記第１の信号線に出力する期間を重ね、
   前記第２の選択トランジスタの各々が、前記他の一部の光電変換部の電荷に基づく信号を前記別の信号線に出力する期間を重ね、
   前記一部の光電変換部の電荷に基づく信号を前記第１の信号線に出力する期間の一部の期間と、前記他の一部の光電変換部の電荷に基づく信号を前記別の信号線に出力する期間の一部の期間と、を重ねることを特徴とする撮像装置の駆動方法。
8. 前記第１の選択トランジスタが、前記一部の光電変換部の電荷に基づく信号を前記第１の信号線に出力する期間の全期間と、
   前記第２の選択トランジスタが、前記他の一部の光電変換部の電荷に基づく信号を前記別の信号線に出力する全期間とを重ねることを特徴とする請求項４に記載の撮像装置の駆動方法。
9. 前記第１の信号線に接続された第１の電流源と、
   前記別の信号線に接続された第２の電流源とをさらに有し、
   前記第１の選択トランジスタが、前記一部の光電変換部の電荷に基づく信号を前記第１の信号線に出力する期間が、前記増幅トランジスタに前記第１の電流源が前記第１の選択トランジスタを介して電流を供給する期間であり、
   前記第２の選択トランジスタが、前記他の一部の光電変換部の電荷に基づく信号を前記別の信号線に出力する期間が、前記増幅トランジスタに前記第２の電流源が前記第２の選択トランジスタを介して電流を供給する期間であることを特徴とする請求項８に記載の撮像装置の駆動方法。
10. 前記撮像装置は、複数の信号処理回路をさらに有し、
    前記第１の信号線と、前記別の信号線が互いに異なる信号処理回路に接続され、
    前記複数の信号処理回路の各々は、前記第１の信号線を介して前記第１の選択トランジスタから出力される信号と、前記別の信号線を介して前記第２の選択トランジスタから出力される信号との一方を処理することを特徴とする請求項１〜９のいずれか１項に記載の撮像装置の駆動方法。
11. 複数の光電変換部と、前記複数の光電変換部の電荷が転送される入力ノードを有する増幅トランジスタと、前記増幅トランジスタ及び第１の信号線に接続される第１の選択トランジスタと、前記増幅トランジスタ及び前記第１の信号線とは別の信号線に接続される第２の選択トランジスタとを各々が有する複数の画素セルを備え、
    前記複数の画素セルは、第１の画素セルと第２の画素セルとを有し、
    前記第１の画素セルは第１のマイクロレンズを有し、前記第２の画素セルは前記第１のマイクロレンズとは異なる第２のマイクロレンズを有し、
    垂直走査部をさらに有する撮像装置であって、
    前記垂直走査部は、前記第１の画素セルの前記入力ノードと前記第２の画素セルの前記入力ノードとが電気的に分離された状態で、前記第１の画素セル及び前記第２の画素セルの各々の前記第１の選択トランジスタがオンの状態である期間を重ねることを特徴とする撮像装置。
12. 前記垂直走査部は、前記複数の画素セルの各々の前記第２の選択トランジスタがオンの状態である期間を重ねることを特徴とする請求項１１に記載の撮像装置。
13. 前記第１のマイクロレンズを透過した光が前記複数の光電変換部に入射することを特徴とする請求項１１又は１２に記載の撮像装置。
14. 前記第１の画素セルは、前記第１のマイクロレンズ及び第３のマイクロレンズを有し、
    前記複数の光電変換部のうちの一部の光電変換部は、前記第１のマイクロレンズを透過した光が入射する複数の光電変換部であり、
    前記複数の光電変換部のうちの他の一部の光電変換部は、前記第３のマイクロレンズを透過した光が入射する複数の光電変換部であることを特徴とする請求項１１又は１２に記載の撮像装置。
15. 複数の光電変換部と、第１の信号線に接続される第１の選択トランジスタと、前記第１の信号線とは別の信号線に接続される第２の選択トランジスタとを各々が有する複数の画素セルと、
    前記複数の画素セルが、前記複数の光電変換部のうちの一部の光電変換部に第１の色の光を入射させる第１のカラーフィルタと、前記複数の光電変換部のうちの他の一部に第２の色の光を入射させる第２のカラーフィルタとを有し、
    前記一部の光電変換部は、１つのマイクロレンズを透過した光が入射する複数の光電変換部であり、
    前記他の一部の光電変換部は、別の１つのマイクロレンズを透過した光が入射する複数の光電変換部であり、
    さらに垂直走査部を有する撮像装置であって、
    前記垂直走査部は、
    前記複数の画素セルの前記第１の選択トランジスタの各々をオンの状態とする期間を重ね、前記複数の画素セルの前記第２の選択トランジスタの各々をオンの状態とする期間を重ねることによって、
    前記複数の画素セルの前記第１の選択トランジスタの各々に、前記一部の光電変換部の電荷に基づく信号を前記第１の信号線に出力させ、
    前記複数の画素セルの前記第２の選択トランジスタの各々に、前記他の一部の光電変換部の電荷に基づく信号を前記別の信号線に出力させ、
    前記一部の光電変換部の電荷に基づく信号を出力する期間の一部の期間と、前記他の一部の光電変換部の電荷に基づく信号を出力する期間の一部の期間と、を重ねることを特徴とする撮像装置。
16. 前記複数の光電変換部に対して接続された１つの増幅トランジスタをさらに備え、
    前記第１の選択トランジスタと前記第２の選択トランジスタとの各々が前記１つの増幅トランジスタに接続されることを特徴とする請求項１５に記載の撮像装置。
17. 請求項１１〜１６のいずれか１項に記載の撮像装置と、
    前記撮像装置が出力する信号を用いて画像を生成する信号処理部とを有することを特徴とする撮像システム。

Images