JP2019050522A - 撮像装置 - Google Patents

撮像装置 Download PDF

Info

Publication number
JP2019050522A
JP2019050522A JP2017174245A JP2017174245A JP2019050522A JP 2019050522 A JP2019050522 A JP 2019050522A JP 2017174245 A JP2017174245 A JP 2017174245A JP 2017174245 A JP2017174245 A JP 2017174245A JP 2019050522 A JP2019050522 A JP 2019050522A
Authority
JP
Japan
Prior art keywords
pixel
sub
column
signal
signal line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017174245A
Other languages
English (en)
Inventor
紀之 識名
Noriyuki Shikina
紀之 識名
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2017174245A priority Critical patent/JP2019050522A/ja
Priority to US16/118,906 priority patent/US10659713B2/en
Publication of JP2019050522A publication Critical patent/JP2019050522A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H04N25/46—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by combining or binning pixels
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/65—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to reset noise, e.g. KTC noise related to CMOS structures by techniques other than CDS
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/703—SSIS architectures incorporating pixels for producing signals other than image signals
    • H04N25/704—Pixels specially adapted for focusing, e.g. phase difference pixel sets
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/766—Addressed sensors, e.g. MOS or CMOS sensors comprising control or output lines used for a plurality of functions, e.g. for pixel output, driving, reset or power
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Focusing (AREA)

Abstract

【課題】１つのマイクロレンズを２つの光電変換素子が共有する撮像装置において、画像を構成する信号を読み出すための構成を単純化するために有利な技術を提供する。【解決手段】撮像装置は、各画素がマイクロレンズＭＬを共有する第１光電変換素子ＰＤ−Ａ及び第２光電変換素子ＰＤ−Ｂと、複数の列信号線ＣＬと、対応する列信号線ＣＬの信号がそれぞれ入力される列回路ＣＣを含む読出回路１０５と、を備える。画素の各々は、第１光電変換素子ＰＤ−Ａ及び第２光電変換素子ＰＤ−Ｂでそれぞれ発生した電荷に応じた信号を対応する列信号線ＣＬに各々出力する第１駆動部３１４及び第２駆動部３２４を含む。読出回路１０５は、各列回路ＣＣが、対応する列信号線ＣＬに接続される画素に含まれる第１駆動部３１４及び第２駆動部３２４の両方から対応する列信号線ＣＬに信号が出力されている状態で、対応する列信号線の信号を読み出す。【選択図】図４

Description

本発明は、撮像装置に関する。
特許文献１には、位相差検出および画像生成が可能な固体撮像装置が記載されている。該固体撮像装置では、各画素が、１つのマイクロレンズを介して入射された光を光電変換する第１の光電変換素子および第２の光電変換素子を有する。第１の光電変換素子で生成された電荷は、第１の読み出し回路によって読み出され、第２の光電変換素子で生成された電荷は、第２の読み出し回路によって読み出される。該固体撮像装置は、第１の読み出し回路の第１の電荷保持部と第２の読み出し回路に含まれる第２の電荷保持部とを接続するトランジスタを備えている。トランジスタは、画素を画像生成用の画素として用いる場合には、第１の電荷保持部と第２の電荷保持部を接続し、画素を焦点検出用の画素として用いる場合には、第１の電荷保持部と第２の電荷保持部とを切り離す。
特開２０１５−１７７４２９号公報
特許文献１に開示された固体撮像装置では、画像を生成するために第１の読み出し回路の第１の電荷保持部と第２の読み出し回路の第２の電荷保持部とがトランジスタによって接続される。このような構成は、トランジスタ数の増加をもたらす。
本発明は、１つのマイクロレンズを２つの光電変換素子が共有する撮像装置において、画像を構成する信号を読み出すための構成を単純化するために有利な技術を提供することを目的とする。
本発明の１つの側面は、複数の画素が行列状に配置され、各画素がマイクロレンズを共有する第１及び第２光電変換素子を含む画素アレイと、各々が前記複数の画素のうち同一列に配される画素に接続される、複数の列信号線と、前記複数の列信号線のうち対応する列信号線の信号がそれぞれ入力される、複数の列回路を含む読出回路と、を備える撮像装置であって、前記複数の画素の各々は、前記各々の画素の前記第１及び前記第２光電変換素子でそれぞれ発生した電荷に応じた信号を前記複数の列信号線のうち対応する列信号線に各々出力する第１及び第２駆動部を含み、前記読出回路は、前記複数の列回路の各列回路が、前記対応する列信号線に接続される前記画素に含まれる前記第１及び第２駆動部の両方から前記対応する列信号線に前記信号が出力されている状態で、前記対応する列信号線の信号を読み出す。
本発明によれば、１つのマイクロレンズを２つの光電変換素子が共有する撮像装置において、画像を構成する信号を読み出すための構成を単純化するために有利な技術が提供される。
第１実施形態の撮像装置の構成を示す図。 画素アレイの１つ列信号線を共有する所定数（１列分）の画素と、読出回路の１つの列回路の構成とを例示する図。 画素の構成例を示す図。 合成読出動作およびノイズ読出動作の原理を説明するための図。 撮像装置の第１動作例を示すタイミングチャート。 撮像装置の第２動作例を示すタイミングチャート。 撮像装置の第３動作例を示すタイミングチャート。 撮像装置の第４動作例を示すタイミングチャート。 撮像装置の第５動作例を示すタイミングチャート。 撮像装置の第６動作例を示すタイミングチャート。 第２実施形態の撮像装置における画素アレイの構成例が示す図。 第２実施形態におけるマイクロレンズを共有する第１、第２光電変換素子の配置を模式的に示す図。 第２実施形態の撮像装置の第１動作例を示すタイミングチャート。 第２実施形態の撮像装置の第２動作例を示すタイミングチャート。 撮像装置を有する撮像システムの一例を示す図。
以下、添付図面を参照しながら本発明をその例示的な実施形態を通して説明する。
図１は、本発明の第１実施形態の撮像装置１の構成を示す図である。撮像装置１は、例えば、ＣＭＯＳイメージセンサとして構成されうる。あるいは、撮像装置１は、ＣＭＯＳイメージセンサを備えるカメラとして構成されうる。カメラの概念には、撮像機能を有する情報処理端末等も含まれる。
撮像装置１は、主制御回路１０１、タイミング制御回路１０２、行選択回路１０３、画素アレイ１０４、読出回路１０５、列選択回路１０６、出力回路１０７を含みうる。主制御回路１０１は、タイミング制御回路１０２を制御する。タイミング制御回路１０２は、行選択回路１０３、読出回路１０５、列選択回路１０６および出力回路１０７を制御する。
画素アレイ１０４は、複数の画素ＥＧが行列状に配置されて構成される。各画素ＥＧは、マイクロレンズＭＬを共有する第１、第２光電変換素子ＰＤ−Ａ、ＰＤ−Ｂを含む。複数の列信号線ＣＬの各々は、所定数の画素ＥＧによって共有される。複数の列信号線ＣＬの各々は、複数の画素ＥＧのうち同一列に配される所定数の画素ＥＧに接続される。ここで、各列信号線ＣＬに接続されている所定数の画素ＥＧを相互に区別するために、ＥＧ１〜ＥＧｎのように添え字１〜ｎが付加されている。複数の画素ＥＧの各々の第１、第２光電変換素子ＰＤ−Ａ、ＰＤ−Ｂは、複数の行および複数の列を構成するように配置されている。複数の行は、第１光電変換素子ＰＤ−Ａで構成された行と第２光電変換素子ＰＤ−Ｂで構成された行とを含む。
第１光電変換素子ＰＤ−Ａ及び第２光電変換素子ＰＤ−Ｂは、それぞれ副画素として定義される。第１光電変換素子ＰＤ−Ａには、不図示の撮像光学系（画素アレイ１０４に被写体の像を形成する光学系）の瞳面の第１領域を通過した光束が入射する。第２光電変換素子ＰＤ−Ａには、該撮像光学系の瞳面の第２領域を通過した光束が入射する。複数の第１光電変換素子ＰＤ−Ａの信号によって構成される第１像と複数の第２光電変換素子ＰＤ−Ａの信号によって構成される第２像とに基づいて、焦点検出のための位相差情報を得ることができる。
行選択回路１０３は、画素アレイ１０４の行を選択する。行の選択には、行を構成する複数の副画素を選択し、該複数の副画素から複数の列信号に信号を出力させる動作が含まれる。読出回路１０５は、複数の列信号線ＣＬに現れる信号をそれぞれ読み出す複数の列回路（後述の列回路ＣＣ）を含む。列選択回路１０６は、読出回路１０５によって読み出された１行分の信号を順に選択して出力回路１０７に伝送する。出力回路１０７は、列選択回路１０６から伝送される信号を出力する。撮像装置１は、出力回路１０７から出力される信号を処理する処理回路１５０を備えうるが、処理回路１５０は、撮像装置１の外部の構成要素であってもよい。
図２には、画素アレイ１０４の１つ列信号線ＣＬを共有する所定数（１列分）の画素ＥＧ１〜ＥＧｎと、読出回路１０５の１つの列回路ＣＣの構成が例示されている。列回路ＣＣは、列信号線ＣＬに接続された電流源２０３と、列信号線ＣＬに接続された列アンプ２０４とを含みうる。列回路ＣＣは、列アンプ２０４から出力されるアナログ信号をデジタル信号に変換するＡＤ変換器２０５を含んでもよい。
図３には、画素ＥＧの構成例が示されている。図３では、便宜的に画素ＥＧ１、ＥＧ２の構成のみが示されているが、画素ＥＧ１〜ＥＧｎは同一の構成を有する。画素ＥＧ１は、第１副画素２１および第２副画素２２で構成される。第１副画素２１および第１副画素２２は、１つのマイクロレンズＭＬを共有している。
第１副画素２１は、第１光電変換素子（ＰＤ−Ａ）３１１と、第１転送部３１２と、第１電荷電圧変換部ＦＤ１と、第１リセット部３１３と、第１駆動部３１４と、第１選択部３１５とを有する。第１光電変換素子（ＰＤ−Ａ）３１１は、入射した光（光子）の量に応じた電荷を生成する素子であり、例えば、フォトダイオードで構成されうる。
第１転送部３１２は、第１光電変換素子（ＰＤ−Ａ）３１１と第１電荷電圧変換部ＦＤ１との間に配置されている。第１転送部３１２は、第１光電変換素子（ＰＤ−Ａ）３１１で発生した電荷を、行選択回路１０３によって駆動される転送信号ＰＴＸ（１）が活性化されることに応じて、第１電荷電圧変換部ＦＤ１に転送する。
第１リセット部３１３は、電源電圧ＶＤＤと第１電荷電圧変換部ＦＤ１との間に配置されている。第１リセット部３１３は、行選択回路１０３によって駆動されるリセット信号ＰＲＥＳ（１）が活性化されることに応じて、第１電荷電圧変換部ＦＤ１（第１駆動部３１４の入力）を電源電圧ＶＤＤに応じた電位にリセットするリセット動作を行う。
第１駆動部３１４は、第１光電変換素子（ＰＤ−Ａ）３１１で発生した電荷に応じて複数の列信号線ＣＬのうち第１副画素２１に対応する（第１副画素２１が共有する）列信号線ＣＬを駆動する。あるいは、第１駆動部３１４は、第１電荷電圧変換部ＦＤ１の電位に応じて複数の列信号線ＣＬのうち第１副画素２１に対応する（第１副画素２１が共有する）列信号線ＣＬを駆動する。第１駆動部３１４は、ゲートが第１電荷電圧変換部ＦＤ１に接続されたトランジスタで構成され、第１駆動部３１４および列回路ＣＣの電流源２０３によってソースフォロア回路が構成される。
第１選択部３１５は、行選択回路１０３によって駆動される選択信号ＰＳＥＬ（１）が活性化されることに応じて、第１駆動部３１４を複数の列信号線ＣＬのうち第１副画素２１に対応する（第１副画素２１が共有する）列信号線ＣＬに接続する。これは、第１選択部３１５が属する第１副画素２１を選択状態にすることを意味する。なお、第１選択部３１５を設けずに、第１リセット部３１３によって第１電荷電圧変換部ＦＤ１をリセットする電位を制御することによって第１副画素２１を選択状態または非選択状態に設定する構成が採用されてもよい。
第２副画素２２は、第１副画素２１と同様の構成を有する。第２副画素２２は、第２光電変換素子（ＰＤ−Ｂ）３２１と、第２転送部３２２と、第２電荷電圧変換部ＦＤ２と、第２リセット部３２３と第２駆動部３２４と、第２選択部３２５とを有する。第２光電変換素子（ＰＤ−Ｂ）３２１は、入射した光（光子）の量に応じた電荷を生成する素子であり、例えば、フォトダイオードで構成されうる。
第２転送部３１２は、第２光電変換素子（ＰＤ−Ｂ）３２１と第２電荷電圧変換部ＦＤ２との間に配置されている。第２転送部３１２は、第２光電変換素子（ＰＤ−Ｂ）３２１で発生した電荷を、行選択回路１０３によって駆動される転送信号ＰＴＸ（２）が活性化されることに応じて、第２電荷電圧変換部ＦＤ２に転送する。
第２リセット部３２３は、電源電圧ＶＤＤと第２電荷電圧変換部ＦＤ２との間に配置されている。第２リセット部３２３は、行選択回路１０３によって駆動されるリセット信号ＰＲＥＳ（２）が活性化されることに応じて、第２電荷電圧変換部ＦＤ２（第２駆動部３２４の入力）を電源電圧ＶＤＤに応じた電位にリセットするリセット動作を行う。
第２駆動部３２４は、第２光電変換素子（ＰＤ−Ｂ）３２１で発生した電荷に応じて複数の列信号線ＣＬのうち第２副画素２２に対応する（第２副画素２２が共有する）列信号線ＣＬを駆動する。あるいは、第２駆動部３２４は、第２電荷電圧変換部ＦＤ２の電位に応じて複数の列信号線ＣＬのうち第２副画素２２に対応する（第２副画素２２が共有する）列信号線ＣＬを駆動する。第２駆動部３２４は、ゲートが第２電荷電圧変換部ＦＤ２に接続されたトランジスタで構成され、第２駆動部３２４および列回路ＣＣの電流源２０３によってソースフォロア回路が構成される。
第２選択部３１５は、行選択回路１０３によって駆動される選択信号ＰＳＥＬ（２）が活性化されることに応じて、第２駆動部３２４を複数の列信号線ＣＬのうち第２副画素２２に対応する（第２副画素２２が共有する）列信号線ＣＬに接続する。これは、第２選択部３１５が属する第２副画素２２を選択状態にすることを意味する。なお、第２選択部３１５を設けずに、第２リセット部３１３によって第２電荷電圧変換部ＦＤ２をリセットする電位を制御することによって第２副画素２２を選択状態または非選択状態に設定する構成が採用されてもよい。
第２画素ＥＧ２〜第ｎ画素ＥＧｎも、第１、第画素ＥＧ１、ＥＧ２と同様の構成を有する。
本実施形態の撮像装置１は、読出回路１０５（列回路ＣＣ）による読出動作として、合成読出動作およびノズル読出動作を含む。合成読出動作では、各列回路ＣＣは、複数の列信号線ＣＬのうち対応する列信号線ＣＬに接続される画素ＥＧに含まれる第１及び第２駆動部の両方から該列信号線ＣＬに信号が出力されている状態で、該列信号線ＣＬの信号を読み出す。ノイズ読出動作では、各列回路ＣＣは、第１、第２リセット部によるリセット動作の後であって第１、第２転送部による転送動作の前において、第１、第２駆動部の両方から列信号線ＣＬにノイズが出力されている状態で、列信号線ＣＬのノイズを読み出す。
図４を参照して合成読出動作およびノイズ読出動作の原理を説明する。図４には、画素ＥＧを構成する第１副画素および第２副画素の代表として第１副画素２１および第２副画素２２が示されている。以下では、第１副画素２１および第２副画素２２からの合成読出動作およびノイズ読出動作が説明されるが、他の画素からの合成読出動作およびノイズ読出動作も同様である。
前提として、第１、第２副画素２１、２２が選択状態になったときに、第１、第２駆動部３１４、３２４がともに導通状態となって列信号線ＣＬを駆動するように第１、第２副画素２１、２２および列回路ＣＣが構成されているものとする。通常、マイクロレンズＭＬを共有する第１、第２副画素２１、２２の第１、第２光電変換素子３１１、３２１にそれぞれ入射する光の量に大きな差はない。よって、第１、第２駆動部３１４、３２４のそれぞれのゲートに印加される電位の差は、第１、第２駆動部３１４、３２４を構成するトランジスタの閾値よりも小さい。
第１駆動部３１４を流れる電流をＩ１、第２駆動部３２４を流れる電流をＩ２、電流源２０３を流れる電流をＩとすると、Ｉ１＋Ｉ２＝Ｉであるので、式１が成り立つ。
Figure 2019050522
 ・・・（式１）
ここで、式１の左辺の第１項はＩ１であり、左辺の第２項はＩ２であり、これらは、飽和領域で動作するトランジスタのソース・ドレイン間の電流である。Ｖｇ１は、第１駆動部３１４に対する入力電位、即ち、第１駆動部３１４を構成するトランジスタのゲート電位（第１電荷電圧変換部ＦＤ１の電位）である。Ｖｇ２は、第２駆動部３２４に対する入力電位、即ち、第２駆動部３２４を構成するトランジスタのゲート電位（第２電荷電圧変換部ＦＤ２の電位）である。Ｖｏは、列信号ＣＬに現れる信号（列アンプ２０４に入力電圧）である。Ｖｔｈは、第１、第２駆動部３１４、３２４をそれぞれ構成するトランジスタの閾値である。式１より、式２が得られる。
Figure 2019050522
 ・・・（式２）
ノイズ読出動作におけるＶｇ１、Ｖｇ２、ＶｏをそれぞれＶｇ１Ｎ、Ｖｇ２Ｎ、ＶｏＮ、合成読出動作におけるＶｇ１、Ｖｇ２、Ｖｏをそれぞれ（Ｖｇ１Ｓ＋Ｖｇ１Ｎ）、（Ｖｇ２Ｓ＋Ｖｇ２Ｎ）、（ＶｏＳ＋ＶｏＮ）とする。ここで、合成読出動作では、光電変換素子で発生した電荷に対応する信号ＶｏＳとノイズＶｏＮとの合計が読み出される。処理回路１５０は、ＣＤＳ処理、即ち、（ＶｏＳ＋ＶｏＮ）−ＶｏＮを演算する処理を実行するように構成されうる。前述のように、マイクロレンズＭＬを共有する第１、第２副画素２１、２２の第１、第２光電変換素子３１１、３２１にそれぞれ入射する光の量に大きな差はないので、式２の第３項は無視可能である。
よって、処理回路１５０は、ＣＤＳ処理、即ち（ＶｏＳ＋ＶｏＮ）−ＶｏＮを演算することによって、式３のように、第１、第２副画素２１、２２（第１、第２光電変換素子３１１、３２１）のそれぞれの信号の疑似的な平均値を得ることができる。
Figure 2019050522
 ・・・（式３）
以下、撮像装置１の動作例を説明する。図５には、撮像装置１の第１動作例が示されている。図５には、第１動作例における第１行に配置された第１副画素２１、第２行に配置された第２副画素２２、第３行に配置された第１副画素２３、第４行に配置された第２副画素２４からの信号の読出動作が示されている。第１動作例では、第１副画素および第２副画素で構成される画素からノイズ読出動作および合成読出動作で読出動作が行われる。
時刻Ｔ１ａにおいて、ＰＳＥＬ（１）とＰＳＥＬ（２）がハイレベルに遷移する。したがって、第１副画素２１の選択部３１５が導通し、第１副画素２１の第１駆動部３１４が列信号線ＣＬと接続される。同様に、第２副画素２２の選択部３２５が導通し、第２副画素２２の第２駆動部３２４が列信号線ＣＬと接続される。また、それ以外の行の副画素は、列信号線２０２と接続されない。
時刻Ｔ１ｂから時刻Ｔ１ｃにおいてノイズ読出動作が行われる。時刻Ｔ１ｂにおいて、ＰＲＥＳ（１）とＰＲＥＳ（２）がローレベルに遷移する。したがって、第１副画素２１の第１リセット部３１３が非導通となり、第１電荷電圧変換部ＦＤ１のリセットが解除される。同様に、第２副画素２２のリセット部３２３が非導通となり、第２電荷電圧変換部ＦＤ２のリセットが解除される。また、それ以外の行の副画素の第１、第２電荷電圧変換部ＦＤ１、ＦＤ２は、リセット状態が保持される。
時刻Ｔ１ｂから時刻Ｔ１ｃにおいてノイズ読出動作が行われる。時刻Ｔ１ｂから時刻Ｔ１ｃにおいて、第１、第２副画素２１、２２の第１、第２電荷電圧変換部ＦＤ１、ＦＤ２は、リセット直後の状態（ノイズ）を保持している。この期間中、第１、第２副画素２１、２２の第１、第２駆動部３１４、３２４が列信号線ＣＬを同時に駆動している。したがって、列信号線ＣＬには、第１、第２電荷電圧変換部ＦＤ１、ＦＤ２のノイズＮＡ、ＮＢに応じたノイズＮ１が現れ、列回路ＣＣは、前述のＶｏＮに相当するノイズＮ１を出力する。
時刻Ｔ１ｃから時刻Ｔ１ｄにおいて、ＰＴＸ（１）とＰＴＸ（２）がハイレベルに遷移する。したがって、第１副画素２１の第１転送部３１２が導通し、第１光電変換素子（ＰＤ−Ａ）３１１の電荷が第１電荷電圧変換部ＦＤ１に転送される。同様に、第２副画素２２の転送部３２２が導通し、第２光電変換素子（ＰＤ−Ｂ）３１２の電荷が第２電荷電圧変換部ＦＤ２に転送される。
時刻Ｔ１ｄから時刻Ｔ１ｅにおいて合成読出動作が行われる。時刻Ｔ１ｄから時刻Ｔ１ｅにおいて、第１副画素２１の第１電荷電圧変換部ＦＤ１は、第１光電変換素子３１１が発生した電荷とノイズとを保持している。また、時刻Ｔ１ｄから時刻Ｔ１ｅにおいて、第２副画素２２の第２電荷電圧変換部ＦＤ２は、第２光電変換素子３２１が発生した電荷とノイズとを保持している。この期間中、第１、第２副画素２１、２２の第１、第２駆動部３１４、３２４が列信号線ＣＬを同時に駆動している。したがって、列信号線ＣＬには、第１副画素２１の信号およびノイズ（ＳＡ＋ＮＡ）と、第２副画素２２の信号およびノイズ（ＳＢ＋ＮＢ）に応じた信号Ｓ１が現れ、列回路ＣＣは、前述の（ＶｏＳ＋ＶｏＮ）に相当する信号Ｓ１を出力する。したがって、処理回路１５０は、ノイズＮ１と信号Ｓ１とに基づいて、式３に従って第１、第２副画素２１、２２（第１、第２光電変換素子３１１、３２１）の信号の疑似的な平均値を得ることができる。この疑似的な平均値は、第１、第２副画素２１、２２で構成される画素の信号として使われうる。
時刻Ｔ１ｅにおいて、ＰＳＥＬ（１）とＰＳＥＬ（２）がローレベルに遷移する。したがって、第１、第２副画素２１、２２の第１、第２選択部３１５、３２５が非導通となり、第１、第２副画素２１、２２の第１、第２駆動部３１４、３２４が列信号線ＣＬから切断される。また、ＰＲＥＳ（１）とＰＲＥＳ（２）がハイレベルに遷移する。したがって、第１、第２副画素２１、２２の第１、第２リセット部３１３、３２３が導通し、第１、第２副画素２１、２２の第１、第２電荷電圧変換部ＦＤ１、ＦＤ２がリセット状態となる。
以上のようにして、第１動作例における第１行に配置された第１副画素２１および第２行に配置された第２副画素２２からのノイズ読出動作および合成読出動作がなされる。他の行に関しても、同様にしてノイズ読出動作および合成読出動作がなされる。
図６には、撮像装置１の第２動作例が示されている。図６には、第２動作例における第１行に配置された第１副画素２１、第２行に配置された第２副画素２２、第３行に配置された第１副画素２３、第４行に配置された第２副画素２４からの信号の読出動作が示されている。第２動作例では、第１副画素および第２副画素の各々からノイズおよび信号が出される。
時刻Ｔ１ａから時刻Ｔ１ｅにおいて、第１行の副画素である第１副画素２１の第１光電変換素子（ＰＤ−Ａ）３１１のノイズＮ１および信号Ｓ１が読み出される。時刻Ｔ１ａにおいて、ＰＳＥＬ（１）がハイレベルに遷移する。したがって、第１副画素２１の第１選択部３１５が導通し、第１副画素２１の第１駆動部３１４が列信号線ＣＬと接続される。また、それ以外の行の副画素は、列信号線ＣＬと接続されない。
時刻Ｔ１ｂにおいて、ＰＲＥＳ（１）がローレベルに遷移する。したがって、第１副画素２１の第１リセット部３１３が非導通となり、第１電荷電圧変換部ＦＤ１のリセットが解除される。また、それ以外の行の副画素の第１、第２電荷電圧変換部ＦＤ１、ＦＤ２は、リセット状態が保持される。
時刻Ｔ１ｂから時刻Ｔ１ｃにおいて、第１副画素２１の第１電荷電圧変換部ＦＤ１は、リセット直後の状態（ノイズ）を保持している。この期間中、第１副画素２１の第１駆動部３１４が列信号線ＣＬを駆動している。したがって、列信号線ＣＬには、第１電荷電圧変換部ＦＤ１のノイズＮＡに応じたノイズＮ１が現れ、列回路ＣＣは、ノイズＮ１を出力する。
時刻Ｔ１ｃから時刻Ｔ１ｄにおいて、ＰＴＸ（１）がハイレベルに駆動される。したがって、第１副画素２１の第１転送部３１２が導通し、第１光電変換素子（ＰＤ−Ａ）３１１の電荷が第１電荷電圧変換部ＦＤ１に転送される。
時刻Ｔ１ｄから時刻Ｔ１ｅにおいて、第１副画素２１の第１電荷電圧変換部ＦＤ１は、第１光電変換素子３１１が発生した電荷とノイズとを保持している。この期間中、第１副画素２１の第１駆動部３１４が列信号線ＣＬを駆動している。したがって、列信号線ＣＬには、第１副画素２１の信号およびノイズ（ＳＡ＋ＮＡ）に応じた信号Ｓ１が現れ、列回路ＣＣは、信号Ｓ１を出力する。したがって、処理回路１５０は、Ｎ１とＳ１とに基づいて第１副画素２１の信号（ＳＡ）を得ることができる。
時刻Ｔ１ｅにおいて、ＰＳＥＬ（１）がローレベルに遷移する。したがって、第１副画素２１の第１選択部３１５が非導通となり、第１副画素２１（の第１駆動部３１４）が列信号線ＣＬから切断される。また、時刻Ｔ１ｅにおいて、ＰＲＥＳ（１）がハイレベルに遷移する。したがって、第１副画素２１の第１リセット部３１３が導通し、第１副画素２１の第１電荷電圧変換部ＦＤ１がリセット状態となる。
以上のようにして、第２動作例における第１行に配置された第１副画素２１からのノイズおよび信号の読出動作がなされる。他の行に関しても、同様にしてノイズおよび信号の読出動作がなされる。
図７には、撮像装置１の第３動作例が示されている。図７には、第３動作例における第１行に配置された第１副画素２１、第２行に配置された第２副画素２２、第３行に配置された第１副画素２３、第４行に配置された第２副画素２４からの信号の読出動作が示されている。第３動作例では、第１副画素および第２副画素で構成される画素からのノイズ読出動作、合成読出動作および成分読出動作が行われる。成分読出動作は、合成読出動作の後に画素の第１、第２電荷電圧変換部の一方をリセットするリセット動作を行った後、第１、第２駆動部が列信号線を同時に駆動している状態で、列回路が列信号線に現れる信号を読み出す動作である。
時刻Ｔ１ａから時刻Ｔ１ｅまでの動作（ノイズ読出動作および合成信号読出動作）は、第１動作例と同様である。時刻Ｔ１ｅから時刻Ｔ１ｆにおいて、ＰＲＥＳ（２）がハイレベルに駆動される。したがって、第１副画素２２の第２リセット部３２３が導通し、第２電荷電圧変換部ＦＤ２がリセットされる。一方で、ＰＲＥＳ（１）はローレベル状態を保持し、第１副画素２１の第１リセット部３１３が非導通のままとなる。したがって、第１副画素２１の第１電荷電圧変換部ＦＤ１はリセットされず、第１光電変換素子（ＰＤ−Ａ）３１１の電荷およびノイズを保持し続ける。
時刻Ｔ１ｆにおいて、ＰＲＥＳ（２）がローレベルに遷移する。したがって、第２副画素２２の第２リセット部３２３が非導通となり、第２電荷電圧変換部ＦＤ２のリセットが解除される。時刻Ｔ１ｆから時刻Ｔ１ｅにおいて、第１副画素２１の第１電荷電圧変換部ＦＤ１は、第１光電変換素子（ＰＤ−Ａ）３１１の電荷とノイズとを保持し、第２副画素２２の第２電荷電圧変換部ＦＤ２は、リセット直後の状態（ノイズ）を保持している。この期間中、第１、第２副画素２１、２２の第１、第２駆動部３１４、３２４が列信号線ＣＬを同時に駆動している。したがって、列信号線ＣＬには、第１副画素２１の信号およびノイズ（ＳＡ＋ＮＡ）と第２副画素２２のノイズ（ＮＢ’）に応じた信号Ｓ２が現れ、列回路ＣＣは、信号Ｓ２を出力する。ここで、第２副画素２２のノイズは、時刻Ｔ１ｂとは異なる時刻にリセットを解除して得られたノイズなので、Ｎ’Ｂとしている。
時刻Ｔ１ｇにおいて、ＰＳＥＬ（１）とＰＳＥＬ（２）がローレベルに遷移する。したがって、第１、第２副画素２１、２２の第１、第２リセット部３１３、３２３が導通し、第１、第２副画素２１、２２の第１、第２電荷電圧変換部ＦＤ１、ＦＤ２がリセット状態となる。
以上のようにして、第１行に配置された第１副画素２１および第２行に配置された第２副画素２２で構成される画素からのノイズ読出動作、合成読出動作および成分読出動作が行われる。以降の行に関しても、同様にして、ノイズ読出動作、合成読出動作および成分読出動作がなされる。
第１動作例において説明したように、処理回路１５０は、ノイズＮ１と信号Ｓ１とに基づいて、式３に従って第１、第２副画素２１、２２（第１、第２光電変換素子３１１、３２１）の信号の疑似的な平均値を画像信号として得ることができる。
また、処理回路１５０は、信号Ｓ２（＝（ＳＡ＋ＮＡ）＋Ｎ’Ｂ）からノイズＮ１（＝ＮＡ＋ＮＢ）を減算することによって、第１光電変換素子（ＰＤ−Ａ）３１１の信号（ＳＡ＋（Ｎ’Ｂ−ＮＢ））を第１成分信号（第１ＡＦ信号）として得ることができる。第１光電変換素子（ＰＤ−Ａ）３１１の信号は、焦点検出のための２つの成分信号の１つとして使用されうる。ここで、ノイズＮＢとノイズＮ’Ｂとの差分が、第１光電変換素子（ＰＤ−Ａ）３１１から得られる信号の誤差となってしまう。しかし、焦点検出のための信号に要求される精度は、画像信号（合成信号読出動作で読み出される信号）に要求される精度よりも低いので、ノイズＮＢとノイズＮ’Ｂとの差分による誤差は許容可能である。
処理回路１５０は、更に、画像信号と第１成分信号（第１ＡＦ信号）とに基づいて、第２成分信号(第２ＡＦ信号）を得ることができる。具体的には、処理回路１５０は、画像信号から第１成分信号（第１ＡＦ信号）を減じることによって、第２成分信号(第２ＡＦ信号）を得ることができる。つまり、処理回路１５０は、読出回路１０５によって合成読出動作で読み出された信号と読出回路１０５によって成分読出動作で読み出された信号とに基づいて焦点合わせのための演算を行いうる。ここで、第１成分信号は、撮像光学系の瞳面の第１領域を通過した光の信号であり、第２成分信号は、撮像光学系の瞳面の第２領域を通過した光の信号である。不図示のＡＦ回路は、第１成分信号と第２成分信号とに基づいて、第１領域を通過した光と第２領域を通過した光との位相差（即ち、デフォーカス量）を求め、焦点合わせ動作（ＡＦ動作）を行うことができる。
第４動作例では、複数の画素ＥＧのうちの一部の画素については、合成読出動作および成分読出動作が実行され、複数の画素ＥＧのうち他の一部の画素については、合成読出動作が実行されるが、成分読出動作が実行されない。
図８には、撮像装置１の第４動作例が示されている。図８には、第４動作例における第１行に配置された第１副画素２１、第２行に配置された第２副画素２２、第３行に配置された第１副画素２３、第４行に配置された第２副画素２４からの信号の読出動作が示されている。第４動作例では、複数の画素ＥＧのうちの第１種類の画素ＥＧ２については、合成読出動作および成分読出動作が実行される。また、第４動作例では、複数の画素ＥＧのうち第２種類の画素Ｅ１については、合成読出動作が実行されるが、成分読出動作が実行されない。
時刻Ｔ１ａから時刻Ｔ１ｅまでの期間では、第２種類の画素ＥＧ２を構成する一例としての第１行の第１副画素２１および第２行の第１副画素２２からノイズ読出動作および合成読出動作が実行される。時刻Ｔ１ａから時刻Ｔ１ｅまでの動作は、第１動作例と同様である。
処理回路１５０は、時刻Ｔ１ａから時刻Ｔ１ｅまでの期間に読み出されたノイズＮ１と信号Ｓ１とに基づいて、式３に従って第１、第２副画素２１、２２（第１、第２光電変換素子３１１、３２１）の信号の疑似的な平均値を画像信号として得ることができる。
時刻Ｔ２ａから時刻Ｔ３ｅまでの期間では、第１種類の画素ＥＧ１を構成する一例としての第３行の第１副画素２３および第４行の第１副画素２４からのノイズ読出動作、合成読出動作および成分読出動作が行われる。
時刻Ｔ２ａから時刻Ｔ２ｅまでは、第１種類の画素ＥＧ２を構成する一例としての第３行および第４行を選択して、時刻Ｔ１ａから時刻Ｔ１ｅと同様の動作を行う。つまり、時刻Ｔ２ａから時刻Ｔ２ｅまでは、第１種類の画素ＥＧ２を構成する一例としての第３行の第１副画素２３および第４行の第１副画素２４からノイズ読出動作および合成読出動作が実行される。処理回路１５０は、ノイズＮ１と信号Ｓ１とに基づいて、式３に従って第１、第２副画素２３、２４（第１、第２光電変換素子３３１、３４１）の信号の疑似的な平均値を画像信号として得ることができる。
時刻Ｔ２ｅにおいて、ＰＳＥＬ（３）とＰＳＥＬ（４）がローレベルに遷移する。したがって、第１副画素２３の第１選択部３３５が非導通となり、第１副画素２３の第１駆動部３３４が列信号線ＣＬから切断される。また、時刻Ｔ２ｅにおいて、ＰＲＥＳ（４）がハイレベルに遷移する。したがって、第２副画素２４の第２リセット部３４３が導通し、第２電荷電圧変換部ＦＤ２がリセットされる。一方で、ＰＲＥＳ（３）はローレベルが保持されるので、第１副画素２３の第１電荷電圧変換部ＦＤ１はリセットされない。したがって、第１副画素２３の第１電荷電圧変換部ＦＤ１は、第１光電変換素子（ＰＤ−Ａ）３３１の電荷とノイズを保持し続ける。
時刻Ｔ３ａにおいて、ＰＳＥＬ（３）とＰＳＥＬ（４）がハイレベルに遷移する。したがって、第１副画素２３の第１選択部３３５が導通し、第１副画素２３の第１駆動部３３４が列信号線ＣＬと接続される。また、時刻Ｔ３ａにおいて、第２副画素２４の第２選択部３４５が導通し、第２副画素２４の第２駆動部３４４が列信号線ＣＬと接続される。また、それ以外の行の副画素は、列信号線ＣＬと接続されない。
時刻Ｔ３ｂにおいて、ＰＲＥＳ（４）がローレベルに遷移する。したがって、第２副画素２４の第２リセット部３４３が非導通となり、第２副画素２４の第２電荷電圧変換部ＦＤ２のリセットが解除される。また、第１副画素２３の第１リセット部３３３は非導通のままであり、第１副画素２３の第１電荷電圧変換部ＦＤ１は、第１光電変換素子（ＰＤ−Ａ）３３１の電荷とノイズを保持し続ける。
時刻Ｔ３ｂから時刻Ｔ３ｃの期間は、待機時間として設けられうる。時刻Ｔ３ｄから時刻Ｔ３ｅまでの期間において、第１副画素２３の第１電荷電圧変換部ＦＤ１は、第１光電変換素子（ＰＤ−Ａ）３３１の電荷とノイズを保持し、第２副画素２４の第２電荷電圧変換部ＦＤ２は、リセット直後の状態（ノイズ）を保持している。この期間中、第１、第２副画素２３、２４の第１、第２駆動部３３４、３４４が列信号線ＣＬを同時に駆動している。したがって、列信号線ＣＬには、第１副画素２３の信号およびノイズ（ＳＡ＋ＮＡ）と、第２副画素２４のノイズ（Ｎ’Ｂ）に応じた信号Ｓ２が現れ、列回路ＣＣは、信号Ｓ２を出力する。ここで、第２副画素２４のノイズは、時刻Ｔ２ｂとは異なる時刻にリセットを解除して得られたノイズなので、Ｎ’Ｂとしている。
ここで、第１種類の画素ＥＧ２の第１、第２副画素２３、２４の信号の合成読出動作（Ｔ２ｄ〜Ｔ２ｅ）の直前のリセット動作の終了（Ｔ２ｂ）から該合成読出動作までの時間（Ｔ２ｂ〜Ｔ２ｄ）をｔ１とする。また、第１種類の画素ＥＧ２について成分読出動作（Ｔ３ｄ〜Ｔ３ｅ）の直前のリセット動作の終了（Ｔ３ｂ）から該成分読出動作までの時間（Ｔ３ｂ〜Ｔ３ｄ）をｔ２とする。第４動作例では、ｔ１＝ｔ２でありうる。これにより、信号Ｓ２中のノイズを高精度に相殺することができる。
時刻Ｔ３ｅにおいて、ＰＳＥＬ（３）とＰＳＥＬ（４）がローレベルに遷移する。したがって、第１、第２副画素２３、２４の第１、第２選択部３３５、３４５が非導通となり、第１、第２副画素２３、２４の第１、第２駆動部３３４、３４４が列信号線ＣＬから切断される。また、ＰＲＥＳ（３）とＰＲＥＳ（４）がハイレベルに遷移する。したがって、第１、第２副画素２３、２４の第１、第２リセット部３３３、３４３が導通し、第１、第２副画素２３、２４の第１、第２電荷電圧変換部ＦＤ１、ＦＤ２がリセット状態となる。
処理回路１５０は、信号Ｓ２（＝（ＳＡ＋ＮＡ）＋Ｎ’Ｂ）からノイズＮ１（＝ＮＡ＋ＮＢ）を減算することによって、第１光電変換素子（ＰＤ−Ａ）３３１の信号（ＳＡ＋（Ｎ’Ｂ−ＮＢ））を第１成分信号（第１ＡＦ信号）として得ることができる。第１光電変換素子（ＰＤ−Ａ）３１１の信号は、焦点検出のための２つの成分信号の１つとして使用されうる。ここで、ノイズＮＢとノイズＮ’Ｂとの差分が、第１光電変換素子（ＰＤ−Ａ）３１１から得られる信号の誤差となってしまう。しかし、焦点検出のための信号に要求される精度は、画像信号（合成信号読出動作で読み出される信号）に要求される精度よりも低いので、ノイズＮＢとノイズＮ’Ｂとの差分による誤差は許容可能である。処理回路１５０は、画像信号から第１成分信号（第１ＡＦ信号）を減じることによって、第２成分信号(第２ＡＦ信号）を得ることができる。
以降、第２種類の画素については、時刻Ｔ１ａから時刻Ｔ１ｅまでの動作と同様のノイズ読出動作および合成読出動作によって信号が読み出される。また、第１種類の画素については、時刻Ｔ２ａから時刻Ｔ３ｅまでの動作と同様のノイズ読出動作、合成読出動作および成分読出動作が行われる。
図９には、撮像装置１の第５動作例が示されている。図９には、第５動作例における第１行に配置された第１副画素２１、第２行に配置された第２副画素２２、第３行に配置された第１副画素２３、第４行に配置された第２副画素２４からの信号の読出動作が示されている。第５動作例では、第１副画素および第２副画素で構成される画素からのノイズ読出動作、合成読出動作および成分読出動作が行われる。また、第５動作例では、各画素からの信号の読出動作において、ノイズ読出動作、合成読出動作および成分読出動作が行われる。また、第５動作例における成分読出動作では、第１駆動部が列信号線ＣＬを駆動し、第２駆動部が列信号線ＣＬを駆動していない状態で列信号線ＣＬに現れる信号が各列回路ＣＣによって読み出される。
時刻Ｔ１ａから時刻Ｔ１ｅまでの動作は、第３動作例と同様である。時刻Ｔ１ｅにおいて、ＰＳＥＬ（２）がローレベルに遷移する。したがって、第２副画素２２の第２選択部３２５が非導通となり、第２副画素２２の第２駆動部３２４が列信号線ＣＬから切断される。また、時刻Ｔ１ｅにおいて、ＰＲＥＳ（２）がハイレベルに遷移する。したがって、第２副画素２２の第２リセット部３２３が導通し、第２電荷電圧変換部ＦＤ２がリセットされる。一方で、ＰＲＥＳ（１）はローレベル状態を保持し、第１副画素２１の第１リセット部３１３が非導通のままとなる。したがって、第１副画素２１の第１電荷電圧変換部ＦＤ１はリセットされず、第１光電変換素子（ＰＤ−Ａ）３１１の電荷およびノイズを保持し続ける。
時刻Ｔ１ｆから時刻Ｔ１ｇにおいて、第１副画素２１の第１電荷電圧変換部ＦＤ１は、第１光電変換素子３１１の電荷とノイズを保持している。この期間中、第１副画素２１の第１駆動部３１４は列信号線ＣＬを駆動し、第２副画素２２の第２駆動部３２４は列信号線ＣＬから切断されている。したがって、列信号線ＣＬには、第１副画素２３の信号およびノイズ（ＳＡ＋ＮＡ）に応じた信号Ｓ２が現れ、列回路ＣＣは、信号Ｓ２を出力する。
時刻Ｔ１ｇにおいて、ＰＳＥＬ（１）がローレベルに遷移する。したがって、第１画素２１の第１選択部３１５が非導通となり、第１副画素２１の第１駆動部３１４が列信号線ＣＬから切断される。また、時刻Ｔ１ｇにおいて、ＰＲＥＳ（１）がハイレベルに遷移する。したがって、第１副画素２１のリセット部３１３が導通し、第１副画素２１の第１電荷電圧変換部ＦＤ１がリセット状態となる。
以上のようにして、第１行に配置された第１副画素２１および第２行に配置された第２副画素２２からのノイズ読出動作、合成読出動作および成分読出動作が行われる。以降の行に関しても、同様にして、ノイズ読出動作、合成読出動作および成分読出動作が行われる。
処理回路１５０は、ノイズＮ１と信号Ｓ１とに基づいて、式３に従って第１、第２副画素２１、２２（第１、第２光電変換素子３１１、３２１）の信号の疑似的な平均値を画像信号として得ることができる。
また、処理回路１５０は、信号Ｓ２（＝ＳＡ＋ＮＡ）からノイズＮ１の１／２（＝（ＮＡ＋ＮＢ）／２）を減算することによって第１光電変換素子（ＰＤ−Ａ）３１１の信号（ＳＡ＋（ＮＡ−ＮＢ）／２）を第１成分信号（第１ＡＦ信号）として得ることができる。ここで、ノイズＮＡとノイズＮＢとの差分が、第１光電変換素子（ＰＤ−Ａ）３１１から得られる信号の誤差となってしまう。しかし、焦点検出のための信号に要求される精度は、画像信号（合成信号読出動作で読み出される信号）に要求される精度よりも低いので、ノイズＮＡとノイズＮＢとの差分による誤差は許容可能である。処理回路１５０は、更に、画像信号から第１成分信号（第１ＡＦ信号）を減じることによって、第２成分信号(第２ＡＦ信号）を得ることができる。
図１０には、撮像装置１の第６動作例が示されている。図１０には、第６動作例における第１行に配置された第１副画素２１、第２行に配置された第２副画素２２、第３行に配置された第１副画素２３、第４行に配置された第２副画素２４からの信号の読出動作が示されている。第６動作例では、複数の画素ＥＧのうちの第１種類の画素ＥＧ２については、合成読出動作および成分読出動作が実行される。また、第６動作例では、複数の画素ＥＧのうち第２種類の画素Ｅ１については、合成読出動作が実行されるが、成分読出動作が実行されない。
時刻Ｔ１ａから時刻Ｔ１ｅまでの期間では、第２種類の画素ＥＧ２を構成する一例としての第１行の第１副画素２１および第２行の第１副画素２２からノイズ読出動作および合成読出動作が実行される。時刻Ｔ１ａから時刻Ｔ１ｅまでの動作は、第１動作例と同様である。処理回路１５０は、時刻Ｔ１ａから時刻Ｔ１ｅまでの期間に読み出されたノイズＮ１と信号Ｓ１とに基づいて、式３に従って第１、第２副画素２１、２２（第１、第２光電変換素子３１１、３２１）の信号の疑似的な平均値を画像信号として得ることができる。
時刻Ｔ２ａから時刻Ｔ３ｅまでの期間では、第１種類の画素ＥＧ１を構成する一例としての第３行の第１副画素２３および第４行の第１副画素２４からのノイズ読出動作、合成読出動作および成分読出動作が行われる。
時刻Ｔ２ａから時刻Ｔ２ｅまでは、第１種類の画素ＥＧ２を構成する一例としての第３行および第４行を選択して、時刻Ｔ１ａから時刻Ｔ１ｅと同様の動作を行う。つまり、時刻Ｔ２ａから時刻Ｔ２ｅまでは、第１種類の画素ＥＧ２を構成する一例としての第３行の第１副画素２３および第４行の第１副画素２４からノイズ読出動作および合成読出動作が実行される。処理回路１５０は、ノイズＮ１と信号Ｓ１とに基づいて、式３に従って第１、第２副画素２３、２４（第１、第２光電変換素子３３１、３４１）の信号の疑似的な平均値を画像信号として得ることができる。
時刻Ｔ２ｅにおいて、ＰＳＥＬ（３）とＰＳＥＬ（４）がローレベルに遷移する。したがって、第１副画素２３の第１選択部３３５が非導通となり、第１副画素２３の第１駆動部３３４が列信号線ＣＬから切断される。また、時刻Ｔ２ｅにおいて、ＰＲＥＳ（４）がハイレベルに遷移する。したがって、第２副画素２４の第２リセット部３４３が導通し、第２電荷電圧変換部ＦＤ２がリセットされる。一方で、ＰＲＥＳ（３）はローレベルが保持されるので、第１副画素２３の第１電荷電圧変換部ＦＤ１はリセットされない。したがって、第１副画素２３の第１電荷電圧変換部ＦＤ１は、第１光電変換素子３３１の電荷とノイズを保持し続ける。
時刻Ｔ３ａにおいて、ＰＳＥＬ（３）とＰＳＥＬ（４）がハイレベルに遷移する。したがって、第１副画素２３の第１選択部３３５が導通し、第１副画素２３の第１駆動部３３４が列信号線ＣＬと接続される。また、時刻Ｔ３ａにおいて、第２副画素２４の第２選択部３４５が導通し、第２副画素２４の第２駆動部３４４が列信号線ＣＬと接続される。また、それ以外の行の副画素は、列信号線ＣＬと接続されない。
時刻Ｔ３ｂから時刻Ｔ３ｃの期間は、待機時間として設けられうる。時刻Ｔ３ｄから時刻Ｔ３ｅまでの期間において、第１副画素２３の第１電荷電圧変換部ＦＤ１は、第１光電変換素子３３１の電荷とノイズを保持している。この期間中、第１副画素２３の第１電荷電圧変換部ＦＤ３は、第１光電変換素子３３１の電荷とノイズを保持している。この期間中、第１副画素２３の第１駆動部３３４は列信号線ＣＬを駆動し、第２副画素２４の第２駆動部３４４は列信号線ＣＬから切断されている。したがって、列信号線ＣＬには、第１副画素２３の信号およびノイズ（ＳＡ＋ＮＡ）に応じた信号Ｓ２が現れ、列回路ＣＣは、信号Ｓ２を出力する。
時刻Ｔ３ｅにおいて、ＰＳＥＬ（３）がローレベルに遷移する。したがって、第１副画素２３の第１選択部３３５が非導通となり、第１副画素２３は、列信号線ＣＬから切断される。また、時刻Ｔ３ｅにおいて、ＰＲＥＳ（３）がハイレベルに遷移する。したがって、第１副画素２３のリセット部３３３が導通し、第１副画素２３の第１電荷電圧変換部ＦＤ３がリセット状態となる。
以上のようにして、第３行に配置された第１副画素２３および第４行に配置された第２副画素２４からのノイズ読出動作、合成読出動作および成分読出動作が行われる。処理回路１５０は、ノイズＮ１と信号Ｓ１とに基づいて、式３に従って第１、第２副画素２３、２４（第１、第２光電変換素子３３１、３４１）の信号の疑似的な平均値を画像信号として得ることができる。
また、処理回路１５０は、信号Ｓ２（＝ＳＡ＋ＮＡ）からノイズＮ１の１／２（＝（ＮＡ＋ＮＢ）／２）を減算することによって第１光電変換素子（ＰＤ−Ａ）３３１の信号（ＳＡ＋（ＮＡ−ＮＢ）／２）を第１成分信号（第１ＡＦ信号）として得ることができる。ここで、ノイズＮＡとノイズＮＢとの差分が、第１光電変換素子（ＰＤ−Ａ）３３１から得られる信号の誤差となってしまう。しかし、焦点検出のための信号に要求される精度は、画像信号（合成信号読出動作で読み出される信号）に要求される精度よりも低いので、ノイズＮＡとノイズＮＢとの差分による誤差は許容可能である。処理回路１５０は、更に、画像信号から第１成分信号（第１ＡＦ信号）を減じることによって、第２成分信号(第２ＡＦ信号）を得ることができる。
図１１には、本発明の第２実施形態の撮像装置１における画素アレイ１０４の構成例が示されている。第２実施形態の撮像装置１は、画素アレイ１０４の構成が第１実施形態の撮像装置１と異なるが、他の構成要素は第１実施形態と同様でありうる。図１１には、第２実施形態の撮像装置１の画素アレイ１０４の１つ列信号線ＣＬを共有する所定数の画素ＥＧＡのうちの一部が示されている。ここで、画素ＥＧＡを相互に区別するために、ＥＧ１〜ＥＧ３のように添え字１〜３が付加されている。
画素アレイ１０４は、複数の第１光電変換素子（ＰＤ−Ａ）３１１ａ、３２１ａ、３３１ａ・・・と、複数の第２光電変換素子（ＰＤ−Ｂ）３１１ｂ、３２１ｂ、３３１ｂ・・・とを有する。各画素ＥＧＡは、１つのマイクロレンズＭＬを共有する第１光電変換素子ＰＤ−Ａおよび第２光電変換素子ＰＤ−Ｂを有する。例えば、画素ＥＧＡ１は、１つのマイクロレンズＭＬを共有する第１光電変換素子（ＰＤ−Ａ）３１１ａおよび第２光電変換素子（ＰＤ−Ｂ）３２１ｂを有する。また、画素ＥＧＡ２は、１つのマイクロレンズＭＬを共有する第１光電変換素子（ＰＤ−Ａ）３２１ａおよび第２光電変換素子（ＰＤ−Ｂ）３３１ｂを有する。図１２は、マイクロレンズＭＬを共有する第１光電変換素子ＰＤ−Ａおよび第２光電変換素子ＰＤ−Ｂの配置が模式的に示されている。
１つの画素ＥＧＡ１の第２光電変換素子（ＰＤ−Ｂ）３２１ｂと他の画素ＥＧＡ２の第１光電変換素子（ＰＤ−Ａ）３２１ａとが電荷電圧変換部ＦＤ２および駆動部３２４を共有する。また、第２実施形態では、他の画素ＥＧＡ２の第２光電変換素子（ＰＤ−Ｂ）３３１ｂと更に他の画素ＥＧＡ３の第１光電変換素子（ＰＤ−Ａ）３３１ａとが電荷電圧変換部ＦＤ３および駆動部３３４を共有する。
第１副画素２１は、第１光電変換素子（ＰＤ−Ａ）３１１ａを有し、第２副画素２２は、第２光電変換素子（ＰＤ−Ｂ）３２１ｂを有する。第３副画素２４は、第１光電変換素子（ＰＤ−Ａ）３２１ａを有し、第４副画素２４は、第２光電変換素子（ＰＤ−Ｂ）３３１ｂを有する。
画素アレイ１０４は、光電変換素子の電荷をそれに対応する電荷電圧変換部に転送する転送部３１２ｂ、３１２ａ、３２２ｂ、３２２ａ、３３２ｂ、３３２ａ・・・を有する。画素アレイ１０４は、例えば、光電変換素子（ＰＤ−Ｂ）３２１ｂの電荷を電荷電圧変換部ＦＤ２に転送する転送部３２２ｂと、光電変換素子（ＰＤ−Ａ）３２１ａの電荷を電荷電圧変換部ＦＤ３に転送する転送部３２２ａとを有する。また、画素アレイ１０４は、光電変換素子（ＰＤ−Ｂ）３３１ｂの電荷を電荷電圧変換部ＦＤ３に転送する転送部３３２ｂと、光電変換素子（ＰＤ−Ａ）３３１ａの電荷を電荷電圧変換部ＦＤ３に転送する転送部３３２ａとを有する。
画素アレイ１０４は、電荷電圧変換部ＦＤ１をリセットするリセット部３１３、電荷電圧変換部ＦＤ１の電位に応じた信号を列信号線ＣＬに出力する駆動部３１４、駆動部３１４と列信号線ＣＬとを接続する選択部３１５とを有する。また、画素アレイ１０４は、電荷電圧変換部ＦＤ２をリセットするリセット部３２３、電荷電圧変換部ＦＤ２の電位に応じた信号を列信号線ＣＬに出力する駆動部３２４、駆動部３２４と列信号線ＣＬとを接続する選択部３２５とを有する。また、画素アレイ１０４は、電荷電圧変換部ＦＤ３をリセットする第２リセット部３２３、電荷電圧変換部ＦＤ２の電位に応じた信号を列信号線ＣＬに出力する駆動部３２４、駆動部３２４と列信号線ＣＬとを接続する選択部３２５とを有する。
図１３には、第２実施形態の撮像装置１の第１動作例が示されている。時刻Ｔ１ａにおいて、ＰＳＥＬ（１）とＰＳＥＬ（２）がハイレベルに遷移する。したがって、第１副画素２１のための第１選択部３１５が導通し、第１副画素２１のための第１駆動部３１４が列信号線ＣＬと接続される。同様に、第２副画素２２のための第２選択部３２５が導通し、第２副画素２２のための第２駆動部３２４が列信号線ＣＬと接続される。また、それ以外の駆動部は、列信号線ＣＬに接続されない。
時刻Ｔ１ｂから時刻Ｔ１ｃにおいてノイズ読出動作が行われる。時刻Ｔ１ｂにおいて、ＰＲＥＳ（１）とＰＲＥＳ（２）がローレベルに遷移する。したがって、第１副画素２１のための第１リセット部３１３が非導通となり、第１電荷電圧変換部ＦＤ１のリセットが解除される。同様に、第１副画素２２のための第２リセット部３２３が非導通となり、第２電荷電圧変換部ＦＤ２のリセットが解除される。また、それ以外の電荷電圧変換部ＦＤは、リセット状態が保持される。
次に時刻Ｔ１ｂから時刻Ｔ１ｃにおいて、第１副画素２１のための第１電荷電圧変換部ＦＤ１と第２副画素２２のための第２電荷電圧変換部ＦＤ２は、リセット直後の状態（ノイズ）を保持している。この期間中、第１、第２副画素２１、２２のための第１、第２駆動部３１４、３２４が列信号線ＣＬを同時に駆動している。したがって、列信号線ＣＬには、第１、第２電荷電圧変換部ＦＤ１、ＦＤ２のノイズＮＡ、ＮＢに応じたノイズＮ１が現れ、列回路ＣＣは、前述のＶｏＮに相当するノイズＮ１を出力する。
時刻Ｔ１ｃから時刻Ｔ１ｄにおいて、ＰＴＸＡ（１）とＰＴＸＢ（２）がハイレベルに遷移する。したがって、第１副画素２１のための第１転送部３１２ａが導通し、第１光電変換素子（ＰＤ−Ａ）３１１ａの電荷が第１電荷電圧変換部ＦＤ１に転送される。同様に、第２副画素２２のための第２転送部３２２ｂが導通し、第２光電変換素子（ＰＤ−Ｂ）３２１ｂの電荷が第２電荷電圧変換部ＦＤ２に転送される。
時刻Ｔ１ｄから時刻Ｔ１ｅにおいて合成読出が行われる。時刻Ｔ１ｄから時刻Ｔ１ｅにおいて、第１副画素２１のための第１電荷電圧変換部ＦＤ１は、第１光電変換素子３１１ａが発生した電荷とノイズとを保持している。また、時刻Ｔ１ｄから時刻Ｔ１ｅにおいて、第２副画素２２のための第２電荷電圧変換部ＦＤ２は、第２光電変換素子３２１ｂが発生した電荷とノイズとを保持している。この期間中、第１副画素２１のための第１駆動部３１４および第２副画素２２のための第２駆動部３２４が列信号線ＣＬを同時に駆動している。したがって、列信号線ＣＬには、第１副画素２１の信号およびノイズ（ＳＡ＋ＮＡ）と、第２副画素２２の信号およびノイズ（ＳＢ＋ＮＢ）に応じた信号Ｓ１が現れ、列回路ＣＣは、前述の（ＶｏＳ＋ＶｏＮ）に相当する信号Ｓ１を出力する。したがって、処理回路１５０は、ノイズＮ１と信号Ｓ１とに基づいて、式３に従って第１、第２副画素２１、２２（第１、第２光電変換素子３１１、３２１）の信号の疑似的な平均値を得ることができる。
時刻Ｔ１ｅにおいて、ＰＳＥＬ（１）とＰＳＥＬ（２）がローレベルに遷移する。したがって、第１副画素２１のための第１選択部３１５が非導通となり、第２副画素２１のための第１駆動部３１４が列信号線ＣＬから切断される。また、第２副画素２２のための第２選択部３２５が非導通となり、第２副画素２２のための第２駆動部３２４が列信号線ＣＬから切断される。また、時刻Ｔ１ｅにおいて、ＰＲＥＳ（１）とＰＲＥＳ（２）がハイレベルに遷移する。したがって、第１副画素２１のための第１リセット部３１３が導通し、第１副画素２１のための第１電荷電圧変換部ＦＤ１がリセット状態となる。第２副画素２２のための第２リセット部３２３が導通し、第２副画素２２のための第２電荷電圧変換部ＦＤ２がリセット状態となる。
以上のようにして、第１動作例における第１行に配置された第１副画素２１および第２行に配置された第２副画素２２からのノイズ読出動作および合成読出動作がなされる。他の行に関しても、同様にしてノイズ読出動作および合成読出動作がなされる。
図１４には、第２実施形態の撮像装置１の第２動作例が示されている。図１４には、第２実施形態の第２動作例における第１行に配置された第１副画素２１、第２行に配置された第２副画素２２、第３行に配置された第１副画素２３、第４行に配置された第２副画素２４からの信号の読出動作が示されている。第２動作例では、第１副画素および第２副画素の各々からノイズおよび信号が出される。第２動作例では、第１副画素および第２副画素の各々からノイズおよび信号が出される。
時刻Ｔ１ａから時刻Ｔ２ａにおいて、第１行の副画素である第１副画素２１の第１光電変換素子（ＰＤ−Ａ）３１１のノイズＮ１および信号Ｓ１が読み出される。時刻Ｔ１ａにおいて、ＰＳＥＬ（１）がハイレベルに遷移する。したがって、第１副画素２１の第１選択部３１５が導通し、第１副画素２１のための第１駆動部３１４が列信号線ＣＬと接続される。また、それ以外の駆動部は、列信号線ＣＬと接続されない。
次に時刻Ｔ１ｂにおいて、ＰＲＥＳ（１）がローレベルに遷移する。したがって、第１副画素２１のための第１リセット部３１３が非導通となり、第１電荷電圧変換部ＦＤ１のリセットが解除される。また、それ以外の第１、第２電荷電圧変換部は、リセット状態が保持される。
時刻Ｔ１ｂから時刻Ｔ１ｃにおいて、第１副画素２１のための第１電荷電圧変換部ＦＤ１は、リセット直後の状態（ノイズ）を保持している。この期間中、第１副画素２１のための第１駆動部３１４が列信号線ＣＬを駆動している。したがって、列信号線ＣＬには、第１電荷電圧変換部ＦＤ１のノイズＮＡに応じたノイズＮ１が現れ、列回路ＣＣは、ノイズＮ１を出力する。
時刻Ｔ１ｃから時刻Ｔ１ｄにおいて、ＰＴＸ（１）がハイレベルに駆動される。したがって、第１副画素２１の第１転送部３１２ａが導通し、第１光電変換素子（ＰＤ−Ａ）３１１ａの電荷が第１副画素２１のための第１電荷電圧変換部ＦＤ１に転送される。
時刻Ｔ１ｄから時刻Ｔ１ｅにおいて、第１副画素２１のための第１電荷電圧変換部ＦＤ１は、第１光電変換素子（ＰＤ−Ａ）３１１ａが発生した電荷とノイズとを保持している。この期間中、第１副画素２１のための第１駆動部３１４が列信号線ＣＬを駆動している。したがって、列信号線ＣＬには、第１副画素２１の信号およびノイズ（ＳＡ＋ＮＡ）に応じた信号Ｓ１が現れ、列回路ＣＣは、信号Ｓ１を出力する。したがって、処理回路１５０は、Ｎ１とＳ１とに基づいて第１副画素２１の信号（ＳＡ）を得ることができる。
時刻Ｔ１ｅにおいて、ＰＳＥＬ（１）がローレベルに遷移する。したがって、第１副画素２１のための第１選択部３１５が非導通となり、第１副画素２１のための第１駆動部３１４）が列信号線ＣＬから切断される。また、時刻Ｔ１ｅにおいて、ＰＲＥＳ（１）がハイレベルに遷移する。したがって、第１副画素２１のための第１リセット部３１３が導通し、第１副画素２１のための第１電荷電圧変換部ＦＤ１がリセット状態となる。
以上のようにして、第２動作例における第１行に配置された第１副画素２１からのノイズおよび信号の読出動作がなされる。他の行に関しても、同様にしてノイズおよび信号の読出動作がなされる。
時刻Ｔ２ａから時刻Ｔ３ａの期間において、第２行の副画素である第２副画素２１の第１光電変換素子（ＰＤ−Ａ）３１１のノイズＮ１および信号Ｓ１が読み出される。時刻Ｔ２ａにおいて、ＰＳＥＬ（２）がハイレベルに遷移する。したがって、第２副画素２２ための第２選択部３２５が導通し、第２副画素２２のための第２駆動部３２４が列信号線ＣＬと接続される。また、それ以外の駆動部は、列信号線ＣＬと接続されない。
時刻Ｔ２ｂにおいて、ＰＲＥＳ（２）がローレベルに遷移する。したがって、第２副画素２２のための第２リセット部３２３が非導通となり、第２電荷電圧変換部ＦＤ２のリセットが解除される。また、それ以外の第１、第２電荷電圧変換部は、リセット状態が保持される。
時刻Ｔ２ｂから時刻Ｔ２ｃにおいて、第２副画素２２のための第２電荷電圧変換部ＦＤ２は、リセット直後の状態（ノイズ）を保持している。この期間中、第２副画素２２のための第２駆動部３２４が列信号線ＣＬを駆動している。したがって、列信号線ＣＬには、第２電荷電圧変換部ＦＤ２のノイズＮＢに応じたノイズＮ１が現れ、列回路ＣＣは、ノイズＮ１を出力する。
時刻Ｔ２ｃから時刻Ｔ２ｄにおいて、ＰＴＸＢ（２）がハイレベルに駆動される。したがって、第２副画素２２のための第２転送部３２２ｂが導通し、第２光電変換素子（ＰＤ−Ｂ）３２１ｂの電荷が第２副画素２２のための第２電荷電圧変換部ＦＤ２に転送される。
時刻Ｔ２ｄから時刻Ｔ２ｅにおいて、第２副画素２２のための第２電荷電圧変換部ＦＤ２は、第２光電変換素子（ＰＤ−Ｂ）３２１ｂが発生した電荷とノイズを保持している。この期間中、第２副画素２２のための第２駆動部３２４が列信号線ＣＬを駆動している。したがって、列信号線ＣＬには、第２副画素２２の信号およびノイズ（ＳＢ＋ＮＢ）に応じた信号Ｓ１が現れ、列回路ＣＣは、信号Ｓ１を出力する。したがって、処理回路１５０は、Ｎ１とＳ１とに基づいて第２副画素２２の信号（ＳＢ）を得ることができる。
以上のようにして、１つのマイクロレンズを共有する第１、第２副画素２１、２２の第１、第２光電変換素子３１１ａ、３２１ｂの信号を読み出すことができる。他のマイクロレンズを共有する第１、第２副画素第１、第２光電変換素子の信号についても同様にして読み出すことができる。
第２実施形態の画素アレイ１０４からの信号の読出動作には、第１実施形態の第３〜第６動作例が適用されてもよい。
本実施の形態では、第１又は第2実施形態で説明した撮像装置を有する撮像システムの例について図１５を用いて説明する。第１又は第２実施形態の撮像装置と同様の構成要素には同一の符号を付し説明を省略し或いは簡潔にする。図１５は、本実施形態による撮像システムの概略構成を示すブロック図である。
第１又は第２実施形態の撮像装置１は、種々の撮像システムに適用可能である。適用可能な撮像システムの例としては、デジタルスチルカメラ、デジタルカムコーダ、監視カメラ、複写機、ファックス、携帯電話、車載カメラ、観測衛星などが挙げられる。また、レンズなどの光学系と固体撮像装置とを備えるカメラモジュールも、撮像システムに含まれる。図１５には、これらのうちの一例として、デジタルスチルカメラのブロック図を例示している。
図１５に例示した撮像システム１４００は、固体撮像装置１４０１、被写体の光学像を固体撮像装置１４０１に結像させるレンズ１４０２を有する。また、レンズ１４０２を通過する光量を可変にするための絞り１４０４、レンズ１４０２の保護のためのバリア１４０６を有する。レンズ１４０２及び絞り１４０４は、固体撮像装置１４０１に光を集光する光学系である。固体撮像装置１４０１は、実施の形態１または２で説明した固体撮像装置１であって、レンズ１４０２により結像された光学像を画像データに変換する。
撮像システム１４００は、また、固体撮像装置１４０１より出力される出力信号の処理を行う信号処理部１４０８を有する。信号処理部１４０８は、固体撮像装置１４０１が出力するアナログ信号をデジタル信号に変換するＡＤ変換を行う。また、信号処理部１４０８はその他、必要に応じて各種の補正、圧縮を行って画像データを出力する動作を行う。信号処理部１４０８の一部であるＡＤ変換部は、固体撮像装置１４０１が設けられた半導体基板に形成されていてもよいし、固体撮像装置１４０１とは別の半導体基板に形成されていてもよい。また、固体撮像装置１４０１と信号処理部１４０８とが同一の半導体基板に形成されていてもよい。
撮像システム１４００は、さらに、画像データを一時的に記憶するためのメモリ部１４１０、外部コンピュータ等と通信するための外部インターフェース部（外部Ｉ／Ｆ部）１４１２を有する。さらに撮像システム１４００は、撮像データの記録又は読み出しを行うための半導体メモリ等の記録媒体１４１４、記録媒体１４１４に記録又は読み出しを行うための記録媒体制御インターフェース部（記録媒体制御Ｉ／Ｆ部）１４１６を有する。なお、記録媒体１４１４は、撮像システム１４００に内蔵されていてもよく、着脱可能であってもよい。
さらに撮像システム１４００は、各種演算とデジタルスチルカメラ全体を制御する全体制御・演算部１４１８、固体撮像装置１４０１と信号処理部１４０８に各種タイミング信号を出力するタイミング発生部１４２０を有する。ここで、タイミング信号などは外部から入力されてもよく、撮像システム１４００は少なくとも固体撮像装置１４０１と、固体撮像装置１４０１から出力された出力信号を処理する信号処理部１４０８とを有すればよい。
固体撮像装置１４０１は、撮像信号を信号処理部１４０８に出力する。信号処理部１４０８は、固体撮像装置１４０１から出力される撮像信号に対して所定の信号処理を実施し、画像データを出力する。信号処理部１４０８は、撮像信号を用いて、画像形成を行う。例えば、信号処理部１４０８は、固体撮像装置１４０１のノイズ信号及び第１画素信号及び第２画素信号に基づくデジタル信号を用いて焦点検出を行う。また、固体撮像装置１４０１のノイズ信号及び第２または第４画素信号に基づくデジタル信号を用いて画像形成を行う。
１：撮像装置、２１〜２４：副画素、ＥＧ１〜ＥＧｎ：画素、ＰＤ−Ａ：第１光電変換素子、ＰＤ−Ｂ：第２光電変換素子、ＭＬ：マイクロレンズ、ＣＬ：列信号線、ＣＣ：列回路、２０３：電流源、２０４：列アンプ、２０５：ＡＤ変換器、３１４：第１駆動部、３２４：第２駆動部、３１２：第１転送部、３２２：第２転送部、ＦＤ１：第１電荷電圧変換部、ＦＤ２：第２電荷電圧変換部、３１３：第１リセット部、３２３：第２リセット部、３１５：第１選択部、３２５：第２選択部

Claims (12)

  1. 複数の画素が行列状に配置され、各画素がマイクロレンズを共有する第１及び第２光電変換素子を含む画素アレイと、
    各々が前記複数の画素のうち同一列に配される画素に接続される、複数の列信号線と、
    前記複数の列信号線のうち対応する列信号線の信号がそれぞれ入力される、複数の列回路を含む読出回路と、
    を備える撮像装置であって、
    前記複数の画素の各々は、前記各々の画素の前記第１及び前記第２光電変換素子でそれぞれ発生した電荷に応じた信号を前記複数の列信号線のうち対応する列信号線に各々出力する第１及び第２駆動部を含み、
    前記読出回路は、前記複数の列回路の各列回路が、前記対応する列信号線に接続される前記画素に含まれる前記第１及び第２駆動部の両方から前記対応する列信号線に前記信号が出力されている状態で、前記対応する列信号線の信号を読み出す、
    ことを特徴とする撮像装置。
  2. 前記画素アレイは、各画素の前記第１及び第２駆動部の入力をリセットするリセット動作を行う第１及び第２リセット部と、各画素の前記第１及び第２光電変換素子の電荷を前記第１及び第２駆動部の入力にそれぞれ転送する転送動作を行う第１及び第２転送部とを更に含み、
    前記複数の列回路の各列回路が前記状態で前記対応する列信号線の信号を読み出す動作である合成読出動作は、前記第１及び第２転送部による転送動作の後に実行され、
    前記読出回路は、前記第１及び第２リセット部による前記リセット動作の後であって前記転送動作の前にノイズ読出動作を行い、
    前記ノイズ読出動作では、各列回路が、前記対応する列信号線に接続される前記画素に含まれる前記第１及び第２駆動部の両方から前記対応する列信号線にノイズが出力されている状態で、前記列信号線のノイズを読み出す、
    ことを特徴とする請求項１に記載の撮像装置。
  3. 前記合成読出動作の後に、前記第２リセット部によって前記リセット動作が実行され、
    前記読出回路は、前記合成読出動作および前記第２リセット部による前記リセット動作の後に成分読出動作を行い、
    前記成分読出動作では、各列回路が、前記対応する列信号線に接続される前記画素に含まれる前記第１及び第２駆動部の両方から前記対応する列信号線に前記信号が出力されている状態で、前記列信号線の信号を読み出す、
    ことを特徴とする請求項２に記載の撮像装置。
  4. 前記複数の画素のうちの第１種類の画素については、前記合成読出動作および前記成分読出動作が実行され、
    前記複数の画素のうち第２種類の画素については、前記合成読出動作が実行されるが、前記成分読出動作が実行されない、
    ことを特徴とする請求項３に記載の撮像装置。
  5. 前記合成読出動作の直前の前記リセット動作の終了から前記合成読出動作までの時間と、前記第１種類の画素についての前記成分読出動作の直前の前記リセット動作の終了から前記第１種類の画素についての前記成分読出動作までの時間とが等しい、
    ことを特徴とする請求項４に記載の撮像装置。
  6. 前記読出回路は、前記合成読出動作の後に成分読出動作を行い、
    前記成分読出動作では、各列回路が、前記第１駆動部が前記列信号線を駆動し、前記第２駆動部が前記列信号線を駆動していない状態で、前記列信号線の信号を読み出す、
    ことを特徴とする請求項２に記載の撮像装置。
  7. 前記複数の画素のうち第１種類の画素については、前記合成読出動作および前記成分読出動作が実行され、
    前記複数の画素のうち第２種類の画素については、前記合成読出動作が実行されるが、前記成分読出動作が実行されない、
    ことを特徴とする請求項６に記載の撮像装置。
  8. 前記合成読出動作の直前の前記リセット動作の終了から前記合成読出動作までの時間と、前記第１種類の画素についての前記成分読出動作の直前の前記リセット動作の終了から前記第１種類の画素についての前記成分読出動作までの時間とが等しい、
    ことを特徴とする請求項７に記載の撮像装置。
  9. １つの画素の前記第２光電変換素子と他の画素の前記第１光電変換素子とが１つの前記第１駆動部を共有し、前記他の画素の前記第２光電変換素子と更に他の画素の前記第１光電変換素子とが他の前記第１駆動部を共有する、
    ことを特徴とする請求項１乃至８のいずれか１項に記載の撮像装置。
  10. 前記画素アレイは、前記第１駆動部と前記列信号線との間に配置された第１選択部、および、前記第２駆動部と前記列信号線との間に配置された第２選択部を更に含む、
    ことを特徴とする請求項９に記載の撮像装置。
  11. 前記読出回路によって合成読出動作で読み出された信号と前記読出回路によって成分読出動作で読み出された信号とに基づいて焦点合わせのための演算を行う処理回路を更に備える、
    ことを特徴とする請求項３乃至８のいずれか１項に記載の撮像装置。
  12. 請求項１乃至１１のいずれか１項に記載の撮像装置と、
    前記撮像装置から出力される信号を処理する信号処理部と
    を有する撮像システム。
JP2017174245A 2017-09-11 2017-09-11 撮像装置 Pending JP2019050522A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017174245A JP2019050522A (ja) 2017-09-11 2017-09-11 撮像装置
US16/118,906 US10659713B2 (en) 2017-09-11 2018-08-31 Image sensing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017174245A JP2019050522A (ja) 2017-09-11 2017-09-11 撮像装置

Publications (1)

Publication Number Publication Date
JP2019050522A true JP2019050522A (ja) 2019-03-28

Family

ID=65631804

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017174245A Pending JP2019050522A (ja) 2017-09-11 2017-09-11 撮像装置

Country Status (2)

Country Link
US (1) US10659713B2 (ja)
JP (1) JP2019050522A (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6690650B2 (ja) * 2015-09-30 2020-04-28 株式会社ニコン 撮像素子、撮像装置、及び電子機器
JP6769349B2 (ja) * 2017-03-03 2020-10-14 株式会社リコー 固体撮像素子及び撮像装置
JP7013973B2 (ja) * 2018-03-19 2022-02-01 株式会社リコー 固体撮像素子及び撮像装置
JP7242262B2 (ja) 2018-11-14 2023-03-20 キヤノン株式会社 光電変換装置及び撮像システム
JP7393152B2 (ja) 2019-08-09 2023-12-06 キヤノン株式会社 光電変換装置、撮像システム、移動体及び露光制御装置
JP7389586B2 (ja) 2019-08-28 2023-11-30 キヤノン株式会社 撮像装置及び撮像装置の駆動方法
KR20210037302A (ko) * 2019-09-27 2021-04-06 삼성전자주식회사 이미지 센서 및 그 동작 방법
JP2021093623A (ja) 2019-12-10 2021-06-17 キヤノン株式会社 光電変換装置および撮像装置
JP7444664B2 (ja) 2020-03-24 2024-03-06 キヤノン株式会社 撮像装置及び撮像システム
JP2022046956A (ja) 2020-09-11 2022-03-24 キヤノン株式会社 光電変換装置及び撮像システム
JP2022051408A (ja) 2020-09-18 2022-03-31 キヤノン株式会社 光電変換装置、光電変換システム及び移動体

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009038263A (ja) * 2007-08-02 2009-02-19 Sharp Corp 固体撮像素子および電子情報機器
JP5552858B2 (ja) * 2010-03-26 2014-07-16 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法、及び、電子機器
JP6075646B2 (ja) 2014-03-17 2017-02-08 ソニー株式会社 固体撮像装置およびその駆動方法、並びに電子機器
KR102286109B1 (ko) * 2014-08-05 2021-08-04 삼성전자주식회사 이미지 픽셀, 이를 포함하는 이미지 센서, 및 이를 포함하는 이미지 처리 시스템
JP2016058451A (ja) 2014-09-05 2016-04-21 キヤノン株式会社 センサおよびカメラ
US9787889B2 (en) * 2015-02-12 2017-10-10 Semiconductor Components Industries, Llc Dynamic auto focus zones for auto focus pixel systems
JP6525727B2 (ja) * 2015-05-21 2019-06-05 キヤノン株式会社 画像処理装置及び方法、及び撮像装置
JP6746301B2 (ja) * 2015-11-30 2020-08-26 キヤノン株式会社 撮像装置の駆動方法、撮像装置、撮像システム
JP6746402B2 (ja) * 2016-06-30 2020-08-26 キヤノン株式会社 撮像装置および撮像システム
JP6882910B2 (ja) 2017-02-22 2021-06-02 キヤノン株式会社 固体撮像装置、固体撮像装置の制御方法、撮像システム及び移動体
CA3054777C (en) * 2017-02-28 2020-07-07 BAE Systems Imaging Solutions Inc. Autofocus system for cmos imaging sensors
JP6976776B2 (ja) * 2017-08-31 2021-12-08 キヤノン株式会社 固体撮像装置、撮像システム、及び移動体

Also Published As

Publication number Publication date
US20190082133A1 (en) 2019-03-14
US10659713B2 (en) 2020-05-19

Similar Documents

Publication Publication Date Title
JP2019050522A (ja) 撮像装置
JP4442675B2 (ja) 画素駆動回路および撮像装置ならびにカメラシステム
JP6946046B2 (ja) 光電変換装置及びその駆動方法
JP5718069B2 (ja) 固体撮像装置および撮像装置
JP2017183658A (ja) 固体撮像素子、撮像装置、および電子機器
JP2017220877A (ja) 撮像装置及び撮像システム
US9906746B2 (en) Solid-state image pickup device and image pickup apparatus
JP2008042239A (ja) 光電変換装置及びそれを用いた撮像システム
CN102202190A (zh) 固态成像器件、用于驱动固态成像器件的方法和电子装置
JP7388476B2 (ja) 撮像素子および撮像装置
JP2012257095A (ja) 固体撮像装置、撮像装置、および信号読み出し方法
US10021316B2 (en) Photoelectric conversion device having a plurality of photoelectric conversion units and a plurality of charge holding units, and imaging system
CN111149352B (zh) 摄像设备及其控制方法
JP2017183659A (ja) 固体撮像素子、撮像装置、および電子機器
CN108802961B (zh) 焦点检测设备和成像系统
JP7160081B2 (ja) 撮像素子および撮像装置
JP7091052B2 (ja) 撮像素子及び撮像装置
US20140139715A1 (en) Solid-state image pickup device, method of controlling solid-state image pickup device, and image pickup device
JP7271131B2 (ja) 撮像装置および撮像装置の制御方法
JP5177198B2 (ja) 物理情報取得方法および物理情報取得装置
JP6747316B2 (ja) 固体撮像素子及び撮像装置
JP6918517B2 (ja) 撮像素子及びその制御方法、及び撮像装置
JP5032750B2 (ja) Ａｆセンサ及びそれを用いたカメラ
CN113099141B (zh) 摄像元件
WO2023080180A1 (ja) 撮像素子および撮像装置