CN102202190A - 固态成像器件、用于驱动固态成像器件的方法和电子装置 - Google Patents
固态成像器件、用于驱动固态成像器件的方法和电子装置 Download PDFInfo
- Publication number
- CN102202190A CN102202190A CN2011100677263A CN201110067726A CN102202190A CN 102202190 A CN102202190 A CN 102202190A CN 2011100677263 A CN2011100677263 A CN 2011100677263A CN 201110067726 A CN201110067726 A CN 201110067726A CN 102202190 A CN102202190 A CN 102202190A
- Authority
- CN
- China
- Prior art keywords
- signal
- pixel
- unit pixel
- level
- reference voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/63—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to dark current
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
- H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
在此公开了一种固态成像器件,包括:像素阵列单元,配置为通过二维安排单元像素来形成,该单元像素每个具有光电转换器、电荷-电压转换器、用于将电荷-电压转换器设置到预定电势的重置晶体管、以及用于读出由电荷-电压转换器转换的信号的放大晶体管;信号处理器,配置为通过使用参考电压处理从单元像素输出的信号;以及设置器,配置为在从第一单元像素读出基于在电荷-电压转换器中累积或保持的信号电荷的信号电平之前,将从已经从其读出信号电平的第二单元像素获得的重置电平设为信号处理器的参考电压。
Description
技术领域
本发明涉及固态成像器件、用于驱动固态成像器件的方法和电子装置。
背景技术
在利用单元像素配置的固态成像器件中,该单元像素每个包括光电转换器、电荷-电压转换器、以及用于将由光电转换器累积的电荷传送到电荷-电压转换器的传输栅极部分,通常执行通过相关双采样的降噪处理以便移除重置操作中的噪声。以下,电荷-电压转换器将表示为FD(浮置扩散)部分。降噪处理的系统包括其中通过数字信号处理执行降噪的系统和其中通过模拟信号处理执行降噪的系统。
作为通过例如数字信号处理执行降噪处理的固态成像器件,已知配备有列并行模拟数字转换器(ADC:AD转换电路)的固态成像器件(例如参考日本专利申请公开No.2006-340044(以下称为专利文献1))。在该固态成像器件中,逐列布置ADC用于单元像素的矩阵排列。
在配备有列并行ADC的固态成像器件中,设置首先读出的重置电平Vrst作为AD转换电路的参考电压Vzr,并且重置电平Vrst和信号电平Vsig通过使用该参考电压Vzr来进行AD转换。具体地,通过使得参考电压Vzf与重置电平Vrst相等,即使重置电平Vrst由于噪声而变化,也可以允许基于信号电荷的像素输出的摆幅(swing)|Vsig-Vrst|稳定地落入AD转换电路的输入电压范围内。
通常,只能在远远窄于AD转换电路的输入电压范围的范围内调整AD转换电路的参考电压Vzr。因此,作为AD转换电路的参考电压Vzr,其变化宽度被稳定限制的信号(如重置电平Vrst)是优选的。相反,其电压取决于入射光量而大大地摆动的信号(如信号电平Vsig)不适合作为AD转换电路的参考电压Vzr。
现有技术的固态成像器件(如上述配备有列并行ADC的固态成像器件)中的降噪处理基于这样的前提,即首先读出重置电平Vrst,并且紧接在该重置电平Vrst之后读出信号电平Vsig。相反,在其中不能紧接在信号电平Vsig之前读出重置电平Vrst的固态成像器件中,在特定单元像素的信号电平Vsig的AD转换之前,不能从相同像素获取参考电压Vzr。
其中不能紧接在信号电平Vsig之前读出重置电平Vrst的固态成像器件的示例包括互补金属氧化物半导体,即,具有全局曝光功能的CMOS图像传感器(例如参考日本专利公开No.2001-238132)。在该CMOS图像传感器中,为了实现所有像素的统一曝光,在所有像素中同时将在光电转换器中生成的电荷传送到FD部分,并且从信号电荷保持在该FD部分中的状态顺序执行读出操作。
此外,其中不能紧接在信号电平Vsig之前读出重置电平Vrst的固态成像器件的示例包括这样的CMOS图像传感器,其具有用于保持与电荷-电压转换器分开的、从光电转换器传送的光电荷的存储器部分(例如参考日本专利公开No.2009-020172)。此外,示例包括其中在PN节处生成的光电荷通过放大晶体管直接读出的CMOS图像传感器(例如,参考“128×128CMOSPHOTODIODE-TYPE ACTIVE PIXEL,SENSOR WITH ON-CHIP TIMING,CONTROL AND SIGNAL CHAINELECTRONICS”SPIE,vol.2415,Charge-Coupled Devices and Solid State Optical Sensors V,paper no.34(1995)),以及使用有机光电转换膜的图像传感器(例如,参考日本专利公开No.2008-228265)。
在固态成像器件中,例如在所有像素的统一传送时或在曝光开始时,FD部分重置一次,使得在信号读出的定时信号电荷已经累积或保持在FD部分中。因此,需要下面的操作来移除由于例如放大晶体管的阈值变化的固定模式噪声。具体地,如图24所示,在读出信号电平Vsig后,FD部分设为预定电势,并且读出该预定电势作为重置电平Vrst。
然而,在其中利用FD部分中保持的信号电荷执行信号读出用于所有像素的统一曝光的固态成像器件、以及其中信号电荷直接累积在FD部分中并且执行信号读出的固态成像器件中,FD部分不能紧接在信号电平Vsig的读出之前重置为预定电势。在该情况下,不能获取用于信号电平的AD转换的参考电压。因此,通过例如外部应用或电阻器阵列生成预定电压,并且将该预定电压提供到AD转换电路作为参考电压(例如,参考日本专利公开No.2006-020172)。
发明内容
然而,因为放大晶体管的阈值变化等,重置电平不仅涉及单元像素之间的变化,而且涉及由于单元像素的二维排列的平面中的空间上大的特性波动(平面内分布)导致的差、以及由于操作的温度改变导致的随着时间的改变。因此,对于重置电平需要确保足够的余量。因此,对于基于应当实际获取的信号电荷的像素输出的摆幅,可以通过AD转换电路转换的输入电压的范围需要加宽到额外考虑这些变化而设置的电压范围。
图25图示垂直方向(列方向)上重置电平的平面内分布的一个示例。除了相邻像素之间的重置电平的差之外,存在平面中的大的特性波动(平面内分布)。如图26所示,如果施加恒定电压作为参考电压,则AD转换电路的输入电压范围需要加宽,因为取决于像素出现大的误差。
例如,图27示出当最大信号摆幅为-1V时对应于关于参考电压的最大摆幅的重置电平和信号电平。在该情况下,对于从重置电平到信号电平作为峰峰信号摆幅的1V,需要大约2V作为可以进行AD转换的输入电压的范围。此外,如果重置电平由于温度改变而波动,则因为参考电压取恒定值,所以输入电压范围需要进一步加宽,如图28所示。
在上述现有技术中,其中通过例如外部应用或电阻器阵列生成预定电压并将该预定电压提供到AD转换电路作为参考电压,存在这样的问题,因为参考电压和重置电平之间的相关性低,所以缩窄了可以进行AD转换的输入电压的范围。此外,该现有技术具有这样的问题,即还由于平面内分布和重置电平的像素变化的温度依赖性等,可以进行AD转换的输入电压的范围缩窄。
尽管上面的描述涉及通过数字信号处理执行降噪处理的固态成像器件中的AD转换电路的参考电压的设置,但是上述问题不限于数字信号处理的情况。具体地,关于数字信号处理的问题的相同方面也应用于通过使用参考电压对来自单元像素的模拟信号执行信号处理的固态成像器件(稍后将描述其细节)。
需要本发明提供一种固态成像器件、用于驱动该固态成像器件的方法和具有该固态成像器件的电子装置,该固态成像器件能够有效移除由于平面中的大的特性波动(平面内分布)导致的差、以及取决于寄生电容的大小的偏移分量。
根据本发明实施例,提供了一种固态成像器件,包括:通过二维安排单元像素来形成的像素阵列单元,该单元像素每个具有光电转换器、电荷-电压转换器、用于将电荷-电压转换器设置到预定电势的重置晶体管、以及用于读出由电荷-电压转换器转换的信号的放大晶体管;信号处理器,用于通过使用参考电压处理从单元像素输出的信号。在该固态成像器件中,在从第一单元像素读出基于在电荷-电压转换器中累积或保持的信号电荷的信号电平之前,将从已经从其读出信号电平的第二单元像素获得的重置电平设为信号处理器的参考电压。
通过在从第一单元像素读出信号电平之前,将从已经从其读出信号电平的第二单元像素获得的重置电平设为信号处理器的参考电压,即使在其中参考电平不能在信号电平之前读出的固态成像器件中,也可以设置参考电平。与采用外部生成的预定电压作为参考电压的情况相比,该参考电平与重置电平具有更高相关性。因此,可以有效地移除由于平面中的大的特性波动(平面内分布)导致的差、以及取决于寄生电容的大小的偏移分量。
本发明的实施例可以有效地移除由于平面中的大的特性波动(平面内分布)导致的差、以及取决于寄生电容的大小的偏移分量,因此使得可能减少可以通过信号处理器处理的输入电压的范围相对于像素输出的摆幅所需的余量。
附图说明
图1是示出根据本发明第一实施例的CMOS图像传感器的配置的概况的系统配置图;
图2是示出单元像素的一个配置示例的电路图;
图3是用于说明在按照重置电平然后信号电平的顺序读出的情况下的相关双采样操作的时序波形图;
图4是用于说明当首先读出的重置电平设置到AD转换电路的参考电压时的操作的时序波形图;
图5是示出在双像素共享的情况下的电路配置的一个示例的电路图;
图6是示出在双像素共享的情况下的布局的一个示例的平面模式图;
图7是示出在AD转换电路中使用的比较器的配置示例的电路图;
图8是示出比较器的各个部分的波形的时序波形图;
图9是示出重置电平的平面内分布和通过使用紧接在前行的重置电平设置的参考电压的图;
图10是用于说明允许AD转换电路的必要输入电压范围的缩窄的图;
图11是用于说明当具有多个布局形状的像素以混合方式存在时的重置电平的图;
图12是用于说明当采用其中在偶数编号行和奇数编号行之间布局形状不同的像素模式时的重置电平和平面内分布的图;
图13是用于说明从以下像素读出重置电平的情况的图,其中紧接在前已经完成从该像素读出并且该像素具有不同布局形状;
图14是用于说明选择以下像素并将其重置电平设为参考电平的情况的图,其中紧接在前已经完成从该像素读出并且该像素具有相同布局形状;
图15是用于说明根据工作示例1的驱动方法的时序波形图;
图16是用于说明根据工作示例2的驱动方法的时序波形图;
图17是用于说明根据工作示例3的驱动方法的时序波形图;
图18是示出根据本发明第二实施例的CMOS图像传感器的配置的概况的系统配置图;
图19是示出列放大器电路的具体电路示例的电路图;
图20是示出列放大器电路的操作示例的时序波形图;
图21是示出根据另一像素示例1的单元像素的一个示例的图,该单元像素具有用于保持与电荷-电压转换器分开的、从光电转换器传送的光电荷的存储器部分;
图22是示出根据另一像素示例2的单元像素的一个示例的配置图,该单元像素使用有机光电转换膜;
图23是示出根据本发明实施例的电子装置(例如成像装置)的一个配置示例的框图;
图24是用于说明在读出信号电平后需要读出重置电平以移除固定模式噪声的图;
图25是示出垂直方向上的重置电平的平面内分布的一个示例的图;
图26是用于说明如果施加恒定电压作为参考电压则需要加宽AD转换电路的输入电压范围的图;
图27是当最大信号摆幅为-1V时对应于相对于参考电压的最大摆幅的重置电平和信号电平的图;以及
图28是用于说明如果重置电平由于温度改变而波动则需要加宽输入电压范围的图。
具体实施方式
将使用附图详细描述用于执行本发明的模式(以下表示为“实施例”)。描述的顺序如下。
1.第一实施例(列AD转换电路的示例)
1-1.系统配置
1-2.像素配置
1-3.通过相关双采样的降噪处理
1-4.现有技术的描述
1-5.第一实施例的特性方面
2.第二实施例(列放大器电路的示例)
2-1.系统配置
2-2.第二实施例的特性方面
3.其它像素配置
4.修改示例
5.电子装置(成像设备的示例)
<1.第一实施例>
[1-1.系统配置]
图1是示出根据本发明第一实施例的固态成像器件的配置的概况的系统配置图,例如作为X-Y地址系统的固态成像器件的一种的CMOS图像传感器。CMOS图像传感器指通过应用或部分使用CMOS工艺构造的图像传感器。
如图1所示,根据本实施例的CMOS图像传感器10A具有通过布置大量单元像素11形成的像素阵列单元12、用于驱动该像素阵列单元12的各个像素11的外围驱动系统、以及信号处理系统。在本示例中,作为外围驱动系统和信号处理系统,例如提供行扫描器13、列处理器14A、参考信号生成器15、列扫描器16、水平输出线17和定时控制器18。这些驱动系统和信号处理系统集成在与像素阵列单元12相同的半导体基底(芯片)19上。
在该系统配置中,定时控制器18基于主时钟MCK生成时钟信号、控制信号等,其用作行扫描器13、列处理器14A、参考信号生成器15、列扫描器16等的操作的基础。由定时控制器18生成的时钟信号、控制信号等给到行扫描器13、列处理器14A、参考信号生成器15、列扫描器16等作为它们的驱动信号。
像素阵列单元12具有这样的配置,其中沿着行方向和列方向(即,按照矩阵)二维地排列单元像素(以下通常简称为“像素”)11,其每个具有光电转换器,用于生成并累积取决于接收的光量的光电荷。行方向指在像素行上的像素的排列方向(即,水平方向),并且列方向指在像素列上的像素的排列方向(即,垂直方向)。
在该像素阵列单元12中,对于矩阵像素排列,基于每个像素行,沿着行方向布线行控制线21(21-1到21-n),并且基于每个像素列,沿着列方向布线列信号线22(22-1到22-m)。控制线21发送控制信号,用于在从单元像素11读出时执行控制。尽管在图1中行控制线21显示为每一行一条线,但是每一行的行控制线21的数量不限于一。行控制线21-1到21-n的每一端连接到用于对应的行的行扫描器13的输出端的各自的一个。
行扫描器13配置有移位寄存器、地址解码器等,并且例如对于所有像素同时地或逐行地驱动像素阵列单元12的各个像素11。即,行扫描器13用作用于驱动像素阵列单元12的各个像素11的驱动器,并且定时控制器18用于控制该行扫描器13。该行扫描器13通常具有两个扫描系统,读取扫描系统和清除扫描系统,尽管省略了其具体配置的图形表示。
读取扫描系统基于逐行地依次选择性地扫描像素阵列单元12的单元像素11,以便从单元像素11读出信号。从单元像素11读出的信号是模拟信号。清除扫描系统比读取扫描早对应于快门速度的时间、对于要由读取扫描系统执行读取扫描的读出行执行清除扫描。
通过该清除扫描系统的清除扫描,从读出行上的单元像素11的光电转换器清除不必要的电荷,从而重置光电转换器。此外,通过该清除扫描系统的不必要电荷的清除(重置),执行所谓的电子快门操作。电子快门操作指丢弃光电转换器中的光电荷并且重新开始曝光(开始光电荷的累积)的操作。
通过读取扫描系统的读出操作读出的信号取决于紧接在前的读出操作或电子快门操作之后接收的光量。从紧接在前的读出操作的读出定时或电子快门操作的清除定时到当前读出操作的读出定时的时段对应于单元像素11中的光电荷的曝光时段。
列处理器14A具有为像素阵列单元12的每个像素列(即,为每个列信号线22(22-1到22-m))提供的模拟数字(AD)转换电路23(23-1到23-m),例如具有一对一的对应关系。AD转换电路23(23-1到23-m)基于逐列地将从像素阵列单元12的每个单元像素11输出的模拟信号(像素信号)转换为数字信号。
参考信号生成器15生成具有所谓的斜坡波形的参考信号Vref,其电压值随着时间经过以阶梯方式改变。参考信号生成器15可以通过使用例如数字模拟转换(DAC)电路来配置。然而,参考信号生成器15不限于使用DAC电路的配置。
参考信号生成器15在从定时控制器18给出的控制信号CS1的控制下,基于从定时控制器18给出的时钟CK生成斜坡波形的参考信号Vref。此外,参考信号发生器15将生成的参考信号Vref提供给列处理器14A的AD转换电路23-1到23-m。
所有的AD转换电路23-1到23-m具有相同配置。将通过以AD转换电路23-m为示例进行下面的描述。AD转换电路23-m具有比较器、例如作为计数单元的上/下计数器(在图中表示为“U/DCNT”)32、传送开关33和存储器设备34。
比较器31比较列信号线22-m的信号电压Vout和从参考信号生成器15提供的斜坡波形的参考信号Vref,该信号电压Vout取决于从像素阵列单元12的第m列上的单元像素输出的像素信号。在比较器31中,例如其输出Vco在参考电压Vref高于信号电压Vout时为“H”电平,并且输出Vco在参考电压Vref等于或低于信号电压Vout时为“L”电平。
上/下计数器32是异步计算器,并且在从定时控制器18给出的控制信号CS2的控制下,与参考信号生成器15同步地被给出来自定时控制器18的时钟CK。此外,上/下计数器32与时钟CK同步地执行下计数或上计数,从而测量从比较器31中的比较操作的开始到比较操作的结束的比较时段。
传送开关33在从定时控制器18给出的控制信号CS3的控制下,在关于特定行上的单元像素11的上/下计数器32的计数操作完成的定时变为开(闭合)状态。此外,传送开关33将上/下计数器32的计数结果传送到存储器设备34。
以此方式,关于经由列信号线22-1到22-m从像素阵列单元12的各个单元像素11基于每个像素列提供的模拟信号,首先在AD转换电路23(23-1到23-m)中的比较器31中执行比较操作。此外,在上/下计数器32中,从比较器31中的比较操作的开始到比较操作的结束执行计数操作。从而,模拟信号转换为数字信号并存储在存储器设备34(34-1到34-m)中。
列扫描器16配置有移位寄存器、地址解码器等,并且控制列处理器14A中的AD转换电路23-1到23-m的列地址和列扫描。在该列扫描器16的控制下,从通过各个AD转换电路23-1到23-m的AD转换得到的数字信号依次读出到水平输出线17,并且经由水平输出线17输出为成像数据。
除了上述构成元件外,还可以提供用于对经由水平输出线17输出的成像数据执行各种信号处理的电路等,尽管该电路没有在图中具体示出,因为其与本发明没有直接关系。
具有上述配置的配备有列并行ADC的CMOS图像传感器10A采用全局曝光。具体地,在该CMOS图像传感器10A中,对像素阵列单元12中的所有像素11在相同定时执行曝光开始和曝光结束。在通过由行扫描器13和定时控制器18构成的驱动器的驱动下,执行该全局曝光。用于实现全局曝光的全局快门功能是适用于高速运动的被摄体的成像以及要求捕获图像的同步性的感测目的的快门操作。
在本示例中,关于列处理器14A,将这样的配置作为示例,其中以一对一的对应关系为每个列信号线22提供AD转换电路23。然而,AD转换电路23的安排不限于基于一对一的对应关系的安排。例如,还可以采用这样的配置,其中一个AD转换电路23由多个像素列共享,并且以时分方式在多个像素列之间使用。
[1-2.像素配置]
图2是示出单元像素11的配置的一个示例的图。如图2所示,根据本配置示例的单元像素11具有例如光电二极管41作为光电转换器。除了光电二极管41外,单元像素11具有例如电荷-电压转换器42、传送晶体管(传送栅极部分)43、重置晶体管44、放大晶体管45和选择晶体管46。
在该示例中,例如N沟道MOS(金属氧化物半导体)晶体管用作传送晶体管43、重置晶体管44、放大晶体管45和选择晶体管46。然而,在此例示的传送晶体管43、重置晶体管44、放大晶体管45和选择晶体管46的传导类型的组合仅仅是一个示例,并且不限于该组合。
对于该单元像素11,多条控制线共同布线到相同像素行上的各个像素作为上述行控制线21(21-1到21-n)。在图2中,为了附图的简化省略了多条控制线的图形表示。多条控制线基于每个像素行连接到对应于各自的像素行之一的行扫描器13的输出端。行扫描器13适当地输出传送信号TRG、重置信号RST和选择信号SEL到多条控制线。
光电二极管41的阳极电极连接到负电源(例如,地)。光电二极管41将接收的光光电转换为光电荷(在该示例中为光电子),其电荷量取决于接收光的量,并且累积光电荷。光电二极管41的阴极电极经由传送晶体管43电连接到放大晶体管45的栅极电极。
电连接到放大晶体管45的栅极电极的区域是用于将电荷转换为电压的电荷-电压转换器42。此后,电荷-电压转换器42将被称为FD(浮置扩散/浮置扩散区域/杂质扩散区域)部分42。
传送晶体管43连接在光电二极管41的阴极电极和FD部分42之间。从行扫描器13给出传送信号TRG到传送晶体管43的栅极电极,该传送信号RTG的高电平(例如,Vdd电平)对应于有效状态(以下,这样的信号将表示为“高有效”)。传送晶体管43响应于传送信号TRG变为传导状态,从而将通过光电二极管41光电转换并累积的光电荷传送到FD部分42。
重置晶体管44的漏极电极和源极电极分别连接到重置电源Vr和FD部分42。从行扫描器13给出高有效重置信号RST到重置晶体管44的栅极电极。重置晶体管44响应于重置信号RST变为传导状态,从而将FD部分42中的电荷丢弃到重置电源Vr,从而重置FD部分42。
放大晶体管45的栅极电极和漏极电极分别连接到FD部分42和像素电源Vdd。该放大晶体管45用作源极跟随器的输入部分,该源极跟随器是用于读出通过光电二极管41中的光电转换获得的信号的读出电路。具体地,由于放大晶体管45的源极电极经由选择晶体管46连接到列信号线22,因此放大晶体管45与连接到该列信号线22的一端的电流源24一起形成源极跟随器。
选择晶体管46的漏极电极和源极电极例如分别连接到放大晶体管45的源极电极和列信号线22。从行扫描器13给出高有效选择信号SEL到选择晶体管46的栅极电极。选择晶体管46响应于选择信号SEL变为传导状态,从而将单元像素11设为选择状态,并且将从放大晶体管45输出的信号发送到列信号线22。
还可以采用这样的电路配置,其中选择晶体管46连接在像素电源Vdd和放大晶体管45的漏极电极之间。
[1-3.通过相关双采样的降噪处理]
在配备有具有上述配置的单元像素11的固态成像器件中,通常,执行通过相关双采样的降噪处理以便移除重置操作中的噪声。如图3所示,通过选择信号SEL选择用于读出的单元像素11响应于重置信号RST将FD部分42重置为重置电势Vr,并且读出该重置电势Vr作为重置电平Vrst。随后,单元像素11通过传送信号TRG驱动传送晶体管43,以便将光电二极管41中累积的电荷传送到FD部分42,并且读出该电荷作为信号电平Vsig。
当FD部分42重置为重置电势Vr时,每次重置随机生成的噪声(随机噪声)(如热噪声和由于寄生电容的耦合的噪声)添加到重置电平Vrst和信号电平Vsig。作为这些种类的噪声,添加每一次重置FD部分42时不同的噪声。
在更早读出重置电平Vrst的读出系统中,重置时生成的随机噪声保持在FD部分42中。因此,与重置电平Vrst的噪声相同量的噪声保持在通过信号电荷的相加读出的信号电平Vsig中。因此,通过从信号电平Vsig减去重置电平Vrst的相关双采样操作可以获得从其移除了这些种类的噪声的信号。
即,在相关双采样操作中,在信号电荷传送到FD部分42之前重置FD部分42并读出重置电平是移除这些种类的重置噪声的条件。此外,还可以移除由于例如用于信号读出的放大晶体管45的阈值变化而固定添加的噪声(固定模式噪声)。
在AD转换电路23中将从单元像素11读出的重置电平Vrst和信号电平Vsig转换为数字信号。通常,对可以通过AD转换电路23转换的输入电压的范围存在限制。因此,需要设计从单元像素11输出的模拟信号以便落入AD转换电路23的输入电压范围内。
具体地,应当获取的从重置电平Vrst到信号电平Vsig的电压范围需要落入AD转换电路23的输入电压范围内。例如,如果重置电平Vrst为3V并且基于信号电荷的输出的摆幅为-1V,则应当获取的最大信号电平为2V。在该情况下,从2V到3V的范围足够作为可以通过AD转换电路23转换的输入电压的范围。
然而,实际上,归因于例如放大晶体管45的阈值变化和由于与列信号线22的寄生电容的偏移,重置电平Vrst逐个像素不同。例如,即使二维排列的单元像素11的重置电平Vrst的平均值为3V,取决于单元像素11,可能输出3.1V或2.9V的重置电平Vrst。在该情况下,即使基于信号电荷的输出的摆幅宽度统一为-1V,AD转换电路也必须能够转换在1.9V到3.1V范围内的输入电压。加宽AD转换电路23能够转换的输入电压的范围正好提高AD转换电路23的基本性能,因此是增加电源电压、功耗、面积等的原因。
为此,优选使得AD转换电路23的输入电压范围的宽度接近基于信号电荷的输出信号的摆幅。因此,采用调整(偏移)AD转换电路23的参考电压(即,用于设置可通过AD转换电路23转换的输入电压的范围的参考电压)的方法。通过基于参考电压偏移AD转换电路23的输入电压范围,可以移除像素的输出信号(即,AD转换电路23的输入信号)中的偏移分量,并且可以避免归因于重置电平Vrst的变化的必须的输入电压范围的加宽。
[1-4.现有技术的描述]
在专利文献1中描述的现有技术中,如图4所示,在控制信号PAZ的控制下,首先读出的重置电平Vrst被设为AD转换电路23的参考电压Vzr,并且对重置电平Vrst和信号电平Vsig进行AD转换。具体地,通过使得参考电压Vzr等于重置电平Vrst,可以允许基于信号电荷的单元像素11的输出的摆幅|Vsig-Vrst|稳定地落入AD转换电路23的输入电压范围内,即使重置电平Vrst由于噪声而变化。
同样如上所述,通常只可以在足够窄于AD转换电路23的输入电压范围的范围内调整AD转换电路23的参考电压Vzr。因此,作为AD转换电路23的参考电压Vzr,其变化宽度稳定限制的信号(如重置电平Vrst)是优选的。相反,其电压取决于入射光量而大大地摆动的信号(如信号电压Vsig)不适合作为AD转换电路23的参考电压Vzr。
如上所述,专利文献1中描述的现有技术基于这样的前提,即在降噪处理中,首先读出重置电平Vrst,并紧接在该重置电平Vrst后读出信号电平Vsig。
[1-5.第一实施例的特性方面]
相反,根据第一实施例的CMOS图像传感器10A采用这样的配置,其中利用FD部分42中保持的信号电荷执行信号读出,用于所有像素的统一曝光。即,在根据第一实施例的CMOS图像传感器10A中,不能紧接在信号电平Vsig之前读出重置电平Vrst。因此,在特定单元像素的信号电平Vsig的AD转换之前,不能从相同像素获取参考电压Vzr。
为了处理该问题,在第一实施例中,在特定单元像素(第一单元像素)的信号电平的读出之前,读出从其已经完成信号电平的读出的单元像素(第二单元像素)中的FD部分42的重置电平,并且该重置电平设为AD转换电路23的参考电压。该参考电压用作可以通过AD转换电路23转换的输入电压的范围的基础。通过调整(偏移)参考电压,确定相对于输入信号的输入电压范围。
具体地,紧接在特定单元像素的信号电平的读出之前,例如选择一行之前的像素行,并且重置FD部分42,从而读出重置电平并将其设为AD转换电路23的参考电压。随后,读出目标像素的信号电平。此外,将FD部分42重置为预定电势,并且读出该重置电平作为噪声电平。通过从信号电平减去相同像素的重置电平(取差)来执行降噪。此时,通过之前行上的像素的重置电平设置AD转换电路23的参考电压。如果降噪不是必须的,则可以省略最后的重置电平的读出。
作为选择用于读出重置电平的单元像素(第二单元像素),与要从其读出信号的目标像素(第一单元像素)物理上具有高相关性的像素是优选的。物理上具有高相关性的像素指具有相同布局形状的像素或二维排列的附近存在的像素。
选择物理上具有高相关性的像素使得可能有效地移除二维排列中的空间上的大的特性波动、以及取决于寄生电容的大小的偏移分量。例如,在具有相同布局形状的像素的二维排列的情况下,优选从紧接在前读出的行(像素)的重置电平获取参考电压。
在布局形状在偶数编号行与奇数编号行之间不同的情况下,如像素共享的情况,优选从两行之前的具有相同形状的行(像素)的重置电平获取参考电压。通过选择具有较高相关性的排列和物理形状的像素用于参考电压,可以减少要从其读出信号的像素的重置电平和参考电压之间的误差。
(像素共享)
图5是示出在像素共享的情况下的电路配置的一个示例的图。图5示出当配置单元像素11的电路元件的部分在相同像素列上的相邻两个像素之间共享时的电路作为一个示例。然而,电路配置不限于基于该像素共享的电路配置。
在两个像素共享的电路示例中,在两个像素之间可以共享FD部分42、重置晶体管44、放大晶体管45和选择晶体管46。具体地,第i像素行上的单元像素11i的FD部分42i、重置晶体管44i、放大晶体管45i和选择晶体管46i在该单元像素11i和第(i+1)像素行上的单元像素11i+1之间共享。第(i-2)像素行上的单元像素11i-2的FD部分42i-2、重置晶体管44i-2、放大晶体管45i-2和选择晶体管46i-2在该单元像素11i-2和第(i-1)像素行上的单元像素11i-1之间共享。
图6示出在两个像素共享的电路示例的情况下的布局(元件排列)的一个示例。例如,在第i像素行上的单元像素11i和第(i+1)像素行上的单元像素11i+1的组合中,在两个像素11i和11i+1之间布局形状应当不同,以便使得传送晶体管43i和共享的FD部分42i之间的距离等于传送晶体管43i+1和相同FD部分42i之间的距离。此外,在该布局中,具有不同布局形状的两个像素被当作单元,并且该单元重复布置。因此,在两个像素共享的电路示例中,在布局上在偶数编号的行和奇数编号的行之间布局形状不同。
(AD转换电路中使用的比较器)
图7是示出在AD转换电路23中使用的比较器31的配置示例的电路图。根据本示例的比较器31具有其源极电极共同连接的差分对晶体管51和52、以及连接在该源极共同节点和地之间的电流源晶体管53。N沟道MOS晶体管用作差分对晶体管51和52以及电流源晶体管53。
经由电容器54将通过列信号线22-m从单元像素11提供的信号电压Vout给到MOS晶体管51的栅极电极。经由电容器55将由参考信号生成器15生成的阶梯波的参考信号Vref给到晶体管52的栅极电极。P沟道MOS晶体管56连接在MOS晶体管51的漏极电极和电源Vdd之间。具有二极管连接配置(即,使栅极电极和漏极电极共同连接)的P沟道MOS晶体管57连接在MOS晶体管52的漏极电极和电源Vdd之间。MOS晶体管56和57的栅极电极相互共同连接。
P沟道MOS晶体管58连接在MOS晶体管51的栅极电极和漏极电极之间。P沟道MOS晶体管59连接在MOS晶体管52的栅极电极和漏极电极之间。应用用于执行用于设置参考电压的控制的控制信号PAZ的反相信号到这些MOS晶体管58和59的各个栅极电极。
控制信号PAZ由图1中的定时控制器18生成。在该情况下,定时控制器18还具有作为用于设置AD转换电路23的参考电压的设置器的功能。
图8示出比较器31的各个部分的波形,即,控制信号PAZ、参考信号Vref、列信号线22-m的信号电压Vout和比较器31的比较输出Vco的各个波形。
通过施加控制信号PAZ的反相信号到MOS晶体管58和59的各个栅极电极,将AD转换电路23的参考电压保持在电容器54和55中。此外,在比较器31中,将参考信号(参考电压)Vref与列信号线22-m的信号电压Vout比较。与参考信号Vref的改变相关联地,与信号电压Vout的比较的结果Vco的转换定时保持为数字信号。
当参考信号Vref和信号电压Vout每个具有与通过控制信号PAZ获取的参考电压相同摆幅时,出现比较结果Vco的转换。对其应用本发明实施例的AD转换电路23不限于本配置,只要它具有用于设置参考电压以调整输入电压的范围的单元。
(第一实施例的操作和效果)
在配备有列并行ADC的CMOS图像传感器10A中,在特定单元像素的信号电平的读出之前,通过读出已经完成从其读出信号电平的单元像素的重置电平并且设置该重置电平作为AD转换电路23的参考电压,可以实现下面的操作和效果。具体地,可以有效地移除由于平面中的大的特性波动(平面内分布)导致的差和取决于寄生电容的大小的偏移分量。
图9示出重置电平和通过使用紧接在前行的重置电平设置的参考电平的平面内分布。尽管重置电平和参考电平来自不同像素因此具有误差,但是可以有效地移除由于平面中的大的特性波动(平面内分布)导致的差和取决于寄生电容的大小的偏移分量。因此,如图10所示,可以缩窄AD转换电路23的必须的输入电压范围。即使在重置电平响应于温度变化而变化时,AD转换电路23的输入电压范围也不需要加宽,因为参考电压跟随重置电平的变化。
如果具有多个布局形状的像素以混合方式存在,则归因于布局形状的趋势的差出现在重置电平中,如图11所示。例如,如果采用其中布局形状在偶数编号行和奇数编号行之间不同的像素模式,则各个行具有不同的重置电平和平面内分布,如图12所示。
因此,如果从紧接在前的已经完成从其读出并具有不同布局形状的像素读出重置电平,则降低了减少重置电平和参考电压之间的差的效果,如图13所示。因此,选择从紧接在前的已经完成从其读出并具有相同布局形状的像素,并且将其重置电平设为参考电压。这使得可能提高重置电平和参考电压之间的相关性。因此,如图14所示,可以有效地减少重置电平和参考电压之间的差。
这使得可能减少可以通过AD转换电路23转换的输入电压的范围相对于像素输出的摆幅所需的余量。因为可以减少输入电压范围所需的余量,所以可以实现AD转换电路23的电源电压和功耗的减少。
下面将关于具体工作示例进行描述,该工作示例用于在特定单元像素的信号电平的读出之前,读出已经完成从其读出信号电平的单元像素中的FD部分42的重置电平,并且将该重置电平设为AD转换电路23的参考电压。
(工作示例1)
图15是用于说明根据工作示例1的驱动方法的时序波形图。如图15所示,在第i像素行上的像素的信号读出时,选择紧接在前已经从其执行读出的第(i-1)像素行,并且将FD部分42重置为重置电势Vr。此外,读出重置电平Vrst_i-1,并将该重置电平Vrst_i-1设为AD转换电路23的参考电压Vzr。
随后,选择第i像素行,并且读出信号电平Vsig_i以执行AD转换。此后,将第i像素行上的像素中的FD部分42重置为重置电势Vr,并且读出该重置电平Vrst_i作为噪声电平以执行AD转换。在该AD转换中,执行通过从信号电平Vsig_i减去重置电平Vrst_i的相关双采样的降噪处理。
将参考图1的系统配置描述相关双采样的操作顺序。
首先,阶梯波的参考信号Vref从参考信号生成器15输入比较器31,并且同时从定时控制器18给出时钟CK到上/下计数器32。从而,在上/下计数器32中,例如通过上计数操作测量在第一轮的读出操作中的比较器31的比较时间。
当参考信号Vref和列信号线22-1到22-m的信号电压Vout变为相互相等时,比较器31的输出Vco从“H”电平反转到“L”电平。响应于比较器31的比较输出Vco的该极性反转,上/下计数器32停止上计数操作,并且保持取决于比较器31中的第一轮的比较时段的计数值。在该第一轮的读出操作中,读出取决于每个单元像素11的入射光量的信号电平Vsig_i,包括单元像素11的重置电平Vrst_i。
在第二轮的读出操作中,通过类似于对于信号电平Vsig_i的第一轮的读出操作的操作,读出重置电平Vrst_i作为噪声电平。具体地,在从选择行i上的单元像素11到列信号线22-1到22-m的第二轮读出已经变得稳定后,将参考信号Vref从参考信号生成器15给到AD转换电路23-1到23-m的各个比较器31,从而在比较器31中执行比较操作。同时,在上/下计数器32中,通过与第一轮的方向相反方向上的计数操作(即,通过下计数操作),测量比较器31中的第二轮比较时间。
通过以此方式将上/下计数器32的计数操作设为例如第一轮中的上计数操作和第二轮中的相反方向上的下计数操作,在该上/下计数器32中自动执行(第一轮比较时段)-(第二轮比较时段)的减法处理。此外,当参考信号Vref和列信号线22-1到22-m的信号电压Vout变为相互相等时,出现比较器31的比较输出Vco的极性反转,并且上/下计数器32的计数操作响应于该极性反转而停止。结果,取决于(第一轮比较时段)-(第二轮比较时段)的减法处理的结果的计数值保持在上/下计数器32中。
(第一轮比较时段)-(第二轮比较时段)=(信号电平Vsig_i+重置电平Vrst_i)-(重置电平Vrst_i)=信号电平Vsig_i的关系成立。通过上/下计数器32中的上述两次读出操作和减法处理,移除了包括各单元像素11之间的变化的重置电平Vrst_i,因此可以提取取决于每个单元像素11的入射光量的信号电平Vsig_i。上述流程是相关双采样的操作顺序。
在本工作示例中,如从图15的时序波形图明显的,在从第(i-1)像素行的读出操作到第i像素行的参考电压设置时段的转换中,选择信号SEL暂时设为无效状态。然而,如果选择一行前的像素行并且读出该像素行的重置电平作为AD转换电路23的参考电压,则将选择信号SEL连续保持为有效状态是可能的。省略将选择信号SEL暂时设为无效状态的时段提供这样的优点:对应于该时段缩短,可以提高操作速度。
(工作示例2)
图16是用于说明根据工作示例2的驱动方法的时序波形图。基本操作与工作示例1的相同。与工作示例1不同在于在AD转换电路23的参考电压的获取中省略了将FD部分42重置为重置电势Vr的操作。
在选择用于获取AD转换电路23的参考电压的像素中,FD部分42已经重置为重置电势Vr,以便在信号电平的读出后读出重置电平。因此,在参考电压的获取中可以省略重置FD部分42的操作。该AD转换电路23的参考电压的获取中省略重置FD部分42的操作可以提高操作速度。
然而,如果由于在FD部分42中的生成的漏电流等导致随着时间的电压变化大,则其中在参考电压的获取中将FD部分42再次重置为重置电势Vr的工作示例1比工作示例2更优选。
(工作示例3)
图17是用于说明根据工作示例3的驱动方法的时序波形图。如图17所示,选择p行之前读出的第(i-p)像素行,并且通过将FD部分42重置为重置电势Vr读出的重置电平Vrst_i-p被设为AD转换电路23的参考电压Vzr。随后,选择第i像素行,并且读出信号电平Vsig_i以执行AD转换。此后,将第i像素行上的像素中的FD部分42重置为重置电势Vr,并且读出重置电平Vrst_i作为噪声电平以执行AD转换。
例如,在其中以混合方式存在具有多个布局形状的像素的二维排列中,如果具有相同布局形状的像素是两行之前,则优选设置p=2,并且如果具有相同布局形状的像素是四行之前,则优选设置p=4。然而,例如如果分别在偶数编号行和奇数编号行上以混合方式存在两种布局形状,则p的值不限于2,并且可以选择具有相同布局形状的像素,因此即使在p的值为4时,也可以实现有利效果。具体地,例如如果由于互连形状和驱动顺序的差异导致p=2的像素易受噪声影响,则使用p=4的像素用于参考电压通常提供更有利的效果。
<2.第二实施例>
[2-1.系统配置]
图18是示出根据本发明第二实施例的CMOS图像传感器的配置的概况的系统配置图。在图中,等效于图1中的部分的部分给予相同符号。
如图18所示,根据本实施例的CMOS图像传感器10B具有像素阵列单元12。此外,其具有例如行扫描器13、列处理器14B、参考信号生成器15、列扫描器16、水平输出线17和定时控制器18作为像素阵列单元12的外围电路。在CMOS图像传感器10B中,只有列处理器14B的配置不同于第一实施例中的列处理器14A的配置。行扫描器13、参考信号生成器15、列扫描器16、水平输出线17和定时控制器18与第一实施例中的那些基本相同。
列处理器14B具有以例如一对一的对应关系为像素阵列单元12的每个像素列(即,为每条列信号线22(22-1到22-m))提供的列放大器电路25(25-1到25-m)。列放大器25(25-1到25-m)基于逐列地对从像素阵列单元12的每个单元像素11输出的模拟信号执行放大处理,并且执行获取信号电平和重置电平之间的差的相关双采样处理。
所有的列放大器电路25-1到25-m具有相同配置。将以放大器电路25-m为示例进行下面的描述。列放大器电路25-m具有反相放大器61、输入电容器62、反馈电容器63、控制开关64和水平选择开关65。列放大器电路25-m放大经由列信号线22-m从单元像素11提供的信号电压Vout,并且输出放大的信号作为模拟信号Vamp。
在本示例中,关于列处理器14B,将这样的配置作为示例,其中以一对一的对应关系为每条列信号线22提供列放大器电路25。然而,列放大器电路25的安排不限于基于一对一的对应关系的安排。例如,还可以采用这样的配置,其中一个列放大器电路25由多个像素列共享,并且以时分方式在多个像素列之间使用。
图19是示出列放大器电路25的具体电路示例的电路图。图20示出列放大器电路25的操作示例。类似于AD转换电路23,在控制信号PAZ的控制下,反相放大器61的输入和输出端通过控制开关64短路,从而获取列放大器电路25的参考电压。
在列放大器电路25中,获得与获取的参考电压的差ΔVout作为模拟信号Vamp的摆幅。在列放大器电路25中,如果输入电容器62的电容值定义为Cin并且反馈电容器63的电容值定义为Cg,则模拟信号Vamp乘以Cin/Cg,Cin/Cg其是电容值Cin和电容值Cg的比。
[2-2.第二实施例的特性方面]
根据第二实施例的CMOS图像传感器10B还采用这样的配置,其中利用FD部分42中保持的信号电荷执行信号读出,用于所有像素的统一曝光,类似于根据第一实施例的CMOS图像传感器10A。此外,同样在列放大器电路25中,首先需要从重置电平获取参考电压,以便处理信号电平和重置电平两者,类似于AD转换电路23。
因此,同样在第二实施例中,在特定单元像素的信号电平的读出之前,读出已经完成从其读出信号电平的单元像素中的FD部分42的重置电平,并且将该重置电平设为列放大器电路25的参考电压,类似于第一实施例。该参考电压用作可以由列放大器电路25放大的输入电压的范围的基础。通过调整(偏移)参考电压,确定相对于输入信号的输入电压范围。
通过以此方式在读出信号电平之前读出已经完成从其读出信号电平的单元像素中的FD部分42的重置电平,并且将该重置电平设为列放大器电路25的参考电压,可以实现与第一实施例的那些相同的操作和效果。此外,上述工作示例1到工作示例3可用作这样的工作示例,其用于设置已经完成从其读出信号电平的单元像素中的FD部分42的重置电平作为列放大器电路25的参考电压。
<3.其它像素配置>
在第一和第二实施例中,用具有全局曝光功能的CMOS图像传感器10A和10B作为其中不能在信号电平之前读出重置电平的固态成像器件的示例。具有全局曝光功能的CMOS图像传感器10A和10B在所有像素中同时传送在光电二极管41中生成的电荷到FD部分42,并且从其中信号电荷保持在该FD部分42中的状态顺序地执行读出操作,以便实现所有像素的统一曝光。
然而,其中不能在信号电平之前读出重置电平的固态成像器件不限于具有全局曝光功能的CMOS图像传感器10A和10B。这种固态成像器件的其它示例包括配置有具有存储器部分的单元像素的CMOS图像传感器和配置有使用有机光电转换膜的单元像素的图像传感器,该存储器部分用于与电荷-电压转换器分开地保持从光电转换器传送的光电荷。
(另一像素示例1)
图21是示出根据另一像素示例1的单元像素的一个示例的配置图,其具有用于与电荷-电压转换器分开地保持从光电转换器传送的光电荷的存储器部分。在图中,等效于图2的部分的部分给予相同符号。
在根据另一像素示例1的单元像素11A中,光电二极管41例如是通过在基底表面部分形成P型杂质层63、并在N型基底61上形成的P型阱层62中掩埋N型掩埋层64而形成的掩埋光电二极管。
除了掩埋光电二极管41外,单元像素11A还具有第一传送栅极部分47、存储器部分(MEM)48、第二传送栅极部分43、和FD部分42。存储器部分48和FD部分42与光屏蔽。
通过施加传送信号TRX到栅极电极47A,第一传送栅极部分47传送通过掩埋光电二极管41的光电转换出现并累积在其内部的的电荷。存储器部分48通过在栅极电极47A下面形成的N型掩埋沟道65形成,并且累积通过第一传送栅极部分47从光电二极管41传送的电荷。通过掩埋沟道65形成存储器部分48可以抑制在Si-SiO2界面处生成暗电流,因此可以有助于图像质量的提高。
通过在存储器部分48上面布置栅极电极47A并施加传送信号TRX到该栅极电极47A,可以对存储器部分48应用调制。具体地,由于施加传送信号TRX到栅极电极47A,存储器部分48的电势变得更深。与没有应用调制的情况下相比,这可以增加存储器部分48的饱和电荷量。
在光电二极管41和在栅极电极47A下面的存储器部分48之间的边界部分,通过提供N型杂质扩散区域69形成溢流路径60。该溢流路径60优选用作用于累积在低照度下在光电二极管41中生成的电荷的部分。具体地,在光电二极管41中生成并超过溢流路径60的电势的电荷自动溢流到存储器部分48,并且累积在该存储器部分48中。换句话说,等于或低于溢流路径60的电势的生成的电荷累积在光电二极管41中。
通过施加传送信号TRG到栅极电极43A,第二传送栅极部分43传送存储器部分48中累积的电荷。FD部分42是由N型层形成的电荷-电压转换器,并且将通过第二传送栅极部分43从存储器部分48传送的电荷转换为电压。
同样在配置有根据另一像素示例1的单元像素11A的CMOS图像传感器中,如上所述与FD部分42分开地使得存储器部分48保持从光电二极管41传送的信号电荷,在信号电平之前不能读出重置电平。因此,同样通过应用上述第一和第二实施例到配置有根据另一像素示例1的单元像素11A,可以实现期望的目的。
(另一像素示例2)
图22是根据另一像素示例2的单元像素的一个示例的配置图,其使用有机光电转换膜。在图中,与图2中的部分等效的部分给予相同符号。
在根据另一像素示例2的单元像素11B中,有机光电转换膜71包夹在上电极72和下电极73之间。至少下电极73被基于逐个像素划分,并且在许多情况下具有高透明度的电极用作下电极73。偏置电压Vb通过偏置电源74施加到上电极72。
通过有机光电转换膜71中的光电转换生成的电荷累积在FD部分42中。经由包括放大晶体管45的读出电路读出FD部分42中的电荷作为来自列信号线22的电压。FD部分42通过重置晶体管44设为漏极电势Vr。重置晶体管44的漏极电势Vr可以从低于重置晶体管44侧的FD部分42的耗尽部分的电势的电压Vr1偏移到高于该电势的电压Vr2。
同样在配置有根据另一像素示例2的单元像素11B的图像传感器中,如上所述使用有机光电转换膜71,在信号电平之前不能读出重置电平。因此,同样通过应用上述第一和第二实施例到配置有根据另一像素示例2的单元像素11B的图像传感器,可以实现期望的目的。
<4.修改示例>
尽管上述各个实施例涉及应用于通过以矩阵安排单元像素获得的CMOS图像传感器的示例,但是本发明不限于应用于CMOS图像传感器。即,本发明可应用于通过以矩阵安排单元像素获得的全部X-Y地址系统的固态成像器件。
此外,本发明不限于应用于检测入射可见光量的分布并执行分布的成像的固态成像器件,而且可应用于执行红外线、X射线、粒子等的入射量的分布的成像作为图像的全部固态成像器件。
固态成像器件可以是形成为一个芯片的形式,并且可以是具有通过统一封装成像单元、信号处理器和光学系统而获得的成像功能的模块的形式。
<5.电子装置>
本发明不限于应用于固态成像器件,而且可应用于使用固态成像器件作为其图像捕获单元(光电转换器)的全部电子装置,如以数字照相机和摄像机为代表的成像装置以及以蜂窝式电话为代表的具有成像功能的便携式终端装置。使用固态成像器件作为其图像读取单元的复印机也包括在使用固态成像器件作为其图像捕获单元的电子装置中。上述并入电子装置的模块(即,相机模块)的形式在一些情况下被当作成像装置。
(成像装置)
图23是示出根据本发明的电子装置(例如成像装置)的配置的一个示例的框图。
如图23所示,根据本发明实施例的成像装置100具有包括镜头组101等的光学系统、成像元件(成像器件)102、DSP电路103、帧存储器104、显示设备105、记录设备106、操作系统107和电源系统108。DSP电路103、帧存储器104、显示设备105、记录设备106、操作系统107和电源系统108经由总线109相互连接。
镜头组101捕获来自被摄体的入射光(图像光),并且在成像元件102的成像平面上形成其图像。成像元件102基于逐个像素将入射光量转换为电信号,通过镜头组从该入射光在成像平面上形成图像,并且输出电信号作为像素信号。
显示设备105由平板显示设备(如液晶显示设备或有机电致发光(EL)显示设备)形成,并且显示通过成像元件102的成像获得的运动图像或静态图像。记录设备106将通过成像元件102的成像获得的运动图像或静态图像记录在记录介质(如录影带和数字多功能盘(DVD))中。
操作系统107在用户的操作下发出关于由本成像装置具有的各种功能的操作命令。电源系统108适当地提供用作DSP电路103、帧存储器104、显示设备105、记录设备106和操作系统107的操作电源的各种电源到这些提供目标。
具有上述配置的成像装置可以用作成像装置,如摄像机、数字照相机和用于以蜂窝式电话为代表的移动装置等。此外,通过使用固态成像器件(如根据上述各个实施例的CMOS图像传感器10A和10B)作为该成像装置中的成像元件102,可以实现下面的操作和效果。
具体地,根据上述各个实施例的CMOS图像传感器10A和10B可以实现没有全局曝光的失真的成像。因此,该成像装置可以实现为适用于高速运动的被摄体的成像以及要求捕获图像的同步性的感测目的的成像,在它们每个中图像失真都是不可接受的。
此外,根据上述各个实施例的CMOS图像传感器10A和10B可以有效地移除由于平面中的大的特性波动(平面内分布)导致的差、以及取决于寄生电容的大小的偏移分量。这使得可能减少可以通过信号处理器处理的输入电压的范围关于像素输出的摆幅所需的余量,因此可以实现信号处理器的电源电压和功耗的减少。这允许有助于减少各种电子装置的电压和功耗的减少。
本申请包含涉及于2010年3月26日向日本专利局提交的日本优先权专利申请JP 2010-072309公开的主题内容,在此通过引用并入其全部内容。
本领域的技术人员应该理解,取决于设计要求和其它因素,可以出现各种修改、组合、子组合和替换,只要它们在权利要求或其等价物的范围内。
Claims (14)
1.一种固态成像器件,包括:
像素阵列单元,配置为通过二维安排单元像素来形成,该单元像素每个具有光电转换器、电荷-电压转换器、用于将电荷-电压转换器设置到预定电势的重置晶体管、以及用于读出由电荷-电压转换器转换的信号的放大晶体管;
信号处理器,配置为通过使用参考电压处理从单元像素输出的信号;以及
设置器,配置为在从第一单元像素读出基于在电荷-电压转换器中累积或保持的信号电荷的信号电平之前,将从已经从其读出信号电平的第二单元像素获得的重置电平设为信号处理器的参考电压。
2.如权利要求1的固态成像器件,其中
在第一单元像素中,在读出电荷-电压转换器中累积或保持的信号电荷作为信号电平后,电荷-电压转换器通过重置晶体管设为预定电势,并且读出预定电势作为重置电平。
3.如权利要求1的固态成像器件,其中
信号处理器执行获取信号电平和重置电平之间的差的信号处理。
4.如权利要求1的固态成像器件,其中
第二单元像素是物理上与第一单元像素具有高度相关的单元像素。
5.如权利要求4的固态成像器件,其中
第二单元像素是在二维排列上靠近第一单元像素放置的单元像素。
6.如权利要求4的固态成像器件,其中
第二单元像素具有与第一单元像素的布局形状相同的布局形状。
7.如权利要求4的固态成像器件,其中
第二单元像素是具有与第一单元像素的布局形状相同的布局形状的单元像素,并且物理上最接近第一单元像素布置。
8.如权利要求4的固态成像器件,其中
第二单元像素是紧接在第一单元像素之前从其读出信号电平和重置电平的单元像素。
9.如权利要求1的固态成像器件,其中
设置器在从第二单元像素读出设置到参考电压的重置电平时,通过重置晶体管将电荷-电压转换器设为预定电势。
10.如权利要求1的固态成像器件,其中
信号处理器是模拟-数字转换电路,其将通过模拟信号从单元像素输出的信号电平和重置电平转换为数字信号,以及
参考电压是用作能够通过所述模拟-数字转换电路转换的输入电压的范围的基础的电压。
11.如权利要求1的固态成像器件,其中
信号处理器是放大器电路,其放大通过模拟信号从单元像素输出的信号电平和重置电平,以及
参考电压是用作能够通过所述放大器电路放大的输入电压的范围的基础的电压。
12.一种用于驱动固态成像器件的方法,该固态成像器件包括通过二维安排单元像素来形成的像素阵列单元和用于通过使用参考电压处理从单元像素输出的信号的信号处理器,该单元像素每个具有光电转换器、电荷-电压转换器、用于将电荷-电压转换器设置到预定电势的重置晶体管、以及用于读出由电荷-电压转换器转换的信号的放大晶体管,所述方法包括以下步骤:
在从第一单元像素读出基于在电荷-电压转换器中累积或保持的信号电荷的信号电平之前,将从已经从其读出信号电平的第二单元像素获得的重置电平设为信号处理器的参考电压。
13.一种具有固态成像器件的电子装置,包括:
像素阵列单元,配置为通过二维安排单元像素来形成,该单元像素每个具有光电转换器、电荷-电压转换器、用于将电荷-电压转换器设置到预定电势的重置晶体管、以及用于读出由电荷-电压转换器转换的信号的放大晶体管;
信号处理器,配置为通过使用参考电压处理从单元像素输出的信号;以及
设置器,配置为在从第一单元像素读出基于在电荷-电压转换器中累积或保持的信号电荷的信号电平之前,将从已经从其读出信号电平的第二单元像素获得的重置电平设为信号处理器的参考电压。
14.一种固态成像器件,包括:
像素阵列部件,用于通过二维安排单元像素来形成,该单元像素每个具有光电转换器、电荷-电压转换器、用于将电荷-电压转换器设置到预定电势的重置晶体管、以及用于读出由电荷-电压转换器转换的信号的放大晶体管;
信号处理部件,用于通过使用参考电压处理从单元像素输出的信号;以及
设置部件,用于在从第一单元像素读出基于在电荷-电压转换器中累积或保持的信号电荷的信号电平之前,将从已经从其读出信号电平的第二单元像素获得的重置电平设为信号处理部件的参考电压。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010072309A JP5552858B2 (ja) | 2010-03-26 | 2010-03-26 | 固体撮像装置、固体撮像装置の駆動方法、及び、電子機器 |
JP072309/10 | 2010-03-26 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN102202190A true CN102202190A (zh) | 2011-09-28 |
Family
ID=44662534
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2011100677263A Pending CN102202190A (zh) | 2010-03-26 | 2011-03-21 | 固态成像器件、用于驱动固态成像器件的方法和电子装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8493489B2 (zh) |
JP (1) | JP5552858B2 (zh) |
CN (1) | CN102202190A (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103595932A (zh) * | 2012-08-14 | 2014-02-19 | 全视科技有限公司 | 用于cmos图像传感器中的列斜坡比较器的噪声匹配动态偏置 |
WO2018001014A1 (zh) * | 2016-06-29 | 2018-01-04 | 京东方科技集团股份有限公司 | 像素电路及其驱动方法、图像传感器及图像获取装置 |
CN104137536B (zh) * | 2012-01-27 | 2018-06-22 | 索尼公司 | 固态成像元件及其驱动方法以及电子设备 |
CN111343397A (zh) * | 2018-12-18 | 2020-06-26 | 恒景科技股份有限公司 | 数字双重取样电路 |
CN111526304A (zh) * | 2014-03-14 | 2020-08-11 | 索尼半导体解决方案公司 | 固态成像器件及其驱动方法和电子装置 |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5537172B2 (ja) * | 2010-01-28 | 2014-07-02 | ソニー株式会社 | 固体撮像装置及び電子機器 |
KR101861650B1 (ko) * | 2011-10-17 | 2018-05-29 | 삼성전자주식회사 | 이미지 센서, 이를 포함하는 전자 시스템 및 그 이미지 센싱 방법 |
JP5448208B2 (ja) * | 2011-12-13 | 2014-03-19 | 国立大学法人東北大学 | 固体撮像装置 |
JP5556823B2 (ja) * | 2012-01-13 | 2014-07-23 | 株式会社ニコン | 固体撮像装置および電子カメラ |
JP5954997B2 (ja) * | 2012-01-18 | 2016-07-20 | キヤノン株式会社 | 固体撮像装置及びその駆動方法 |
CN108833811B (zh) * | 2012-02-24 | 2020-12-01 | 株式会社尼康 | 摄像单元和摄像装置 |
US9826183B2 (en) | 2012-03-30 | 2017-11-21 | Nikon Corporation | Image-capturing device and image sensor |
US9177987B2 (en) | 2012-10-12 | 2015-11-03 | Samsung Electronics Co., Ltd. | Binary CMOS image sensors, methods of operating same, and image processing systems including same |
JP6205885B2 (ja) | 2013-06-18 | 2017-10-04 | 株式会社リコー | 光電変換素子、画像読取装置、画像形成装置及び画像読取方法 |
TWI644568B (zh) * | 2013-07-23 | 2018-12-11 | 新力股份有限公司 | 攝像元件、攝像方法及攝像程式 |
WO2015045828A1 (ja) * | 2013-09-27 | 2015-04-02 | 富士フイルム株式会社 | 撮像装置及び撮像方法 |
US9560294B2 (en) * | 2014-12-10 | 2017-01-31 | Semiconductor Components Industries, Llc | Systems and methods for pixel-level dark current compensation in image sensors |
KR102383101B1 (ko) | 2015-02-25 | 2022-04-05 | 삼성전자주식회사 | 다른 기판 바이어스 전압들을 갖는 이미지 센서 |
CN107018289B (zh) * | 2016-01-22 | 2021-01-19 | 松下知识产权经营株式会社 | 摄像装置 |
US9961255B2 (en) * | 2016-02-09 | 2018-05-01 | Canon Kabushiki Kaisha | Image capturing apparatus, control method thereof, and storage medium |
CN114710631A (zh) * | 2016-02-29 | 2022-07-05 | 索尼公司 | 成像元件和电子设备 |
JP2019050522A (ja) * | 2017-09-11 | 2019-03-28 | キヤノン株式会社 | 撮像装置 |
WO2019054102A1 (ja) * | 2017-09-14 | 2019-03-21 | パナソニックIpマネジメント株式会社 | 固体撮像装置、及びそれを備える撮像装置 |
CN111193840B (zh) * | 2018-10-29 | 2021-10-29 | 格科微电子(上海)有限公司 | 高速图像传感器读出电路的实现方法 |
US11089191B2 (en) * | 2018-12-18 | 2021-08-10 | Sony Semiconductor Solutions Corporation | Image sensor, recording apparatus, and reset method |
KR20210112765A (ko) * | 2020-03-06 | 2021-09-15 | 에스케이하이닉스 주식회사 | 이미지 센싱 장치 및 그의 동작 방법 |
CN117837164A (zh) * | 2021-10-15 | 2024-04-05 | 索尼半导体解决方案公司 | 固态成像元件、成像装置和固态成像元件的控制方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61264971A (ja) * | 1985-05-20 | 1986-11-22 | Olympus Optical Co Ltd | 固体撮像装置 |
JP2007013756A (ja) * | 2005-07-01 | 2007-01-18 | Seiko Epson Corp | 固体撮像装置 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001238132A (ja) | 2000-02-21 | 2001-08-31 | Victor Co Of Japan Ltd | Mos型固体撮像装置及びその撮像方法。 |
US7129883B2 (en) * | 2004-02-23 | 2006-10-31 | Sony Corporation | Method and apparatus for AD conversion, semiconductor device for detecting distribution of physical quantity, and electronic apparatus |
JP2006020172A (ja) | 2004-07-02 | 2006-01-19 | Fujitsu Ltd | ランプ波形発生回路、アナログ・デジタル変換回路、撮像装置、撮像装置の制御方法 |
JP4720275B2 (ja) * | 2005-04-27 | 2011-07-13 | ソニー株式会社 | 撮像装置 |
KR100716736B1 (ko) * | 2005-05-18 | 2007-05-14 | 삼성전자주식회사 | 서브 샘플링 모드에서 고 프레임 레이트를 지원하는 칼럼아날로그-디지털 변환 장치 및 그 방법 |
JP4442515B2 (ja) | 2005-06-02 | 2010-03-31 | ソニー株式会社 | 固体撮像装置、固体撮像装置におけるアナログ−デジタル変換方法および撮像装置 |
JP4674589B2 (ja) * | 2007-02-05 | 2011-04-20 | ソニー株式会社 | 固体撮像装置および撮像装置 |
US8054356B2 (en) | 2007-02-14 | 2011-11-08 | Fujifilm Corporation | Image pickup apparatus having a charge storage section and charge sweeping section |
JP5255790B2 (ja) | 2007-02-14 | 2013-08-07 | 富士フイルム株式会社 | 撮像装置 |
JP2009020172A (ja) | 2007-07-10 | 2009-01-29 | Canon Inc | 画像形成装置 |
JP2009049870A (ja) * | 2007-08-22 | 2009-03-05 | Sony Corp | 固体撮像装置、撮像装置 |
JP4725608B2 (ja) * | 2008-07-03 | 2011-07-13 | ソニー株式会社 | 比較器、比較器の校正方法、固体撮像素子、およびカメラシステム |
JP2010028624A (ja) * | 2008-07-23 | 2010-02-04 | Sony Corp | アナログデジタル変換器及びアナログデジタル変換方法、並びに撮像装置及びその駆動方法 |
-
2010
- 2010-03-26 JP JP2010072309A patent/JP5552858B2/ja not_active Expired - Fee Related
-
2011
- 2011-03-21 US US13/064,339 patent/US8493489B2/en active Active
- 2011-03-21 CN CN2011100677263A patent/CN102202190A/zh active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61264971A (ja) * | 1985-05-20 | 1986-11-22 | Olympus Optical Co Ltd | 固体撮像装置 |
JP2007013756A (ja) * | 2005-07-01 | 2007-01-18 | Seiko Epson Corp | 固体撮像装置 |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104137536B (zh) * | 2012-01-27 | 2018-06-22 | 索尼公司 | 固态成像元件及其驱动方法以及电子设备 |
CN103595932A (zh) * | 2012-08-14 | 2014-02-19 | 全视科技有限公司 | 用于cmos图像传感器中的列斜坡比较器的噪声匹配动态偏置 |
CN103595932B (zh) * | 2012-08-14 | 2017-05-17 | 豪威科技股份有限公司 | 图像传感器和减少功率消耗的方法 |
CN111526304A (zh) * | 2014-03-14 | 2020-08-11 | 索尼半导体解决方案公司 | 固态成像器件及其驱动方法和电子装置 |
CN111526304B (zh) * | 2014-03-14 | 2022-03-18 | 索尼半导体解决方案公司 | 固态成像器件及其驱动方法和电子装置 |
US11575847B2 (en) | 2014-03-14 | 2023-02-07 | Sony Semiconductor Solutions Corporation | Solid-state imaging device, method of driving the same, and electronic apparatus |
US11902678B2 (en) | 2014-03-14 | 2024-02-13 | Sony Semiconductor Solutions Corporation | Solid-state imaging device, method of driving the same, and electronic apparatus |
WO2018001014A1 (zh) * | 2016-06-29 | 2018-01-04 | 京东方科技集团股份有限公司 | 像素电路及其驱动方法、图像传感器及图像获取装置 |
US10212374B2 (en) | 2016-06-29 | 2019-02-19 | Boe Technology Group Co., Ltd. | Pixel circuit, driving method thereof, image sensor, and image acquisition apparatus |
CN111343397A (zh) * | 2018-12-18 | 2020-06-26 | 恒景科技股份有限公司 | 数字双重取样电路 |
CN111343397B (zh) * | 2018-12-18 | 2022-03-22 | 恒景科技股份有限公司 | 数字双重取样电路 |
Also Published As
Publication number | Publication date |
---|---|
JP2011205512A (ja) | 2011-10-13 |
US20120026370A1 (en) | 2012-02-02 |
US8493489B2 (en) | 2013-07-23 |
JP5552858B2 (ja) | 2014-07-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102202190A (zh) | 固态成像器件、用于驱动固态成像器件的方法和电子装置 | |
US10257452B2 (en) | Solid-state image pickup apparatus, signal processing method for a solid-state image pickup apparatus, and electronic apparatus | |
CN102196199B (zh) | 固态拍摄装置、驱动固态拍摄装置的方法以及电子设备 | |
US10051212B2 (en) | Solid state imaging apparatus, signal reading method, and electronic apparatus | |
JP5358136B2 (ja) | 固体撮像装置 | |
KR100657863B1 (ko) | 핑거드 타입 소스 폴로워 트랜지스터를 이용한 상보성금속 산화막 반도체 액티브 픽셀 센서 | |
JP5251736B2 (ja) | 固体撮像装置、固体撮像装置の駆動方法および電子機器 | |
TWI446789B (zh) | 固態影像感測器件、固態影像感測器件之類比至數位轉換方法、及電子裝置 | |
WO2013140872A1 (ja) | 固体撮像装置及び電子機器 | |
CN101841635B (zh) | 固体成像设备、其驱动方法和电子装置 | |
JP2016136659A (ja) | 撮像装置、撮像システム、および撮像装置の駆動方法 | |
CN104137536A (zh) | 固态成像元件及其驱动方法以及电子设备 | |
JP2008218648A (ja) | 撮像装置およびカメラ | |
CN102883112A (zh) | 固态成像设备、驱动其的方法、以及使用其的电子装置 | |
CN108063905B (zh) | 像素感应电路及其驱动方法、图像传感器、电子设备 | |
CN103975579A (zh) | 固态成像元件及其驱动方法以及相机系统 | |
KR20210054629A (ko) | 이미지 센서 | |
JP2013187233A (ja) | 固体撮像装置、固体撮像装置の駆動方法及び電子機器 | |
CN112040159A (zh) | 图像感测设备 | |
JP2023127108A (ja) | 光電変換装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20110928 |