JP4674589B2 - 固体撮像装置および撮像装置 - Google Patents

Description

本発明は、画素信号と段階的に値が変化する参照信号とを比較して、これらの電圧の大小関係の入れ替わりの時間量によってデジタル値を得る固体撮像装置および撮像装置に関する。

現在、ＣＣＤ（Charge Coupled Devices）やＣＭＯＳ（Complementary Metal Oxide Semiconductor）をはじめとする固体撮像装置が多様な用途で使用されている。最近では、より高速撮像に適したＭＯＳ（Metal Oxide Semiconductor）型固体撮像装置が注目されており、様々なアーキテクチャが提案されている。

特許文献１では、アップダウンカウンタを用いることにより、回路規模を大きくすることなく高フレームレート化を達成している。図１３はこの方式のＭＯＳ型固体撮像装置の一実施例を示すブロック図である。

すなわち、この固体撮像装置１は、単位画素１２がマトリクス状に配置された画素アレイ部１０と、画素アレイ部１０を駆動する行走査回路１３および列走査回路１４と、参照電圧を発生させる参照信号生成部（ＤＡＣ）１５と、垂直信号線電圧と参照電圧とを比較するコンパレータ１６と、デジタル演算と記憶の両方を行うアップダウンカウンタ（Ｕ／Ｄ ＣＮ）１７と、それらの値を一時的に保持するバッファ（ＢＵＦ）１８と、これら全てを制御する駆動制御部２１とを備えている。

参照信号生成部１５と各カラムのコンパレータ１６、アップダウンカウンタ１７はランプＤＡＣ方式のＡ／Ｄ変換回路を構成し、画素から得られるアナログ信号をデジタル値に変換する。前記Ａ／Ｄ変換回路は画素信号と段階的に値が変化する参照信号とを比較器で比較し、これらの電圧の大小関係が入れ変わる時間量をカウントすることによりデジタル値を得るものである。

多くのＭＯＳ型固体撮像装置では、画素のリセット時の垂直信号線電圧レベルを取得した後、光入射時での垂直信号線の電圧レベルを取得して、それらの差分をとることにより固定パターンノイズを除去する操作を行っている。

前記固体撮像装置１の場合はアップダウンカウンタ１７を用いて固定パターンを除去する。まず、画素のリセットレベルのＤ／Ａ変換時には、カウンタはマイナスカウントを行う。次に光入射時のＤ／Ａ変換時には、カウンタは前記カウント値を起点としてプラスカウントを行う。これにより、減算回路なしにデジタル領域で差分を取れるようになっている（図１４参照）。

参照信号を発生する参照信号生成部は共通に全カラムの比較器に接続され、カウンタは各々のカラムごとに独立して設けられている。固定パターンが除去されたデジタルデータは一度バッファ１８に記憶された上で、端のカラムから順次転送される。

上記固体撮像装置１で用いられるコンパレータ１６としてスイッチトキャパシタがある。この回路例を図１５に示す。スイッチトランジスタＴｒ２１は、トランジスタＴｒ２３のゲート−ドレイン間に接続され、またスイッチトランジスタＴｒ２２は、トランジスタＴｒ２４のゲート−ドレイン間に接続される。

画素信号は容量Ｃｐ２５を介してトランジスタＴｒ２３に入力され、参照信号生成部からの信号波形は容量Ｃｐ２６を介してトランジスタＴｒ２４に入力される。このコンパレータは画素信号側とＲＡＭＰ側の信号の電圧レベルの大小によって、出力Ｌ２７がハイか、ローのどちらかになる回路である。

この回路はまず比較の判定基準電圧を決める必要があり、これを決める操作のことを以下、オートゼロと呼ぶ。オートゼロを行うときには画素信号側には垂直信号線リセットレベルを入力し、参照信号生成部側にはランプ基準信号を入力する。

スイッチトランジスタＴｒ２１とＴｒ２２のゲートには共通にオートゼロを行うための信号ＰＳＥＴが供給される。ＰＳＥＴ信号のタイミングを図１６に示す。ＰＳＥＴ信号の立ち下がりタイミングでＴｒ２１、Ｔｒ２２がオンし、コンパレータがオートゼロ状態となる。Ｔｒ２３とＴｒ２４のゲート電圧が等しくなるところで動作点が決まり、回路が平衡する。

続いてＰＳＥＴ信号の立ち上がりタイミングでとＴｒ２１、Ｔｒ２２がオフし、Ｔｒ２３とＴｒ２４のゲートは共にフローティングになる。このとき垂直信号線の電圧とＴｒ２３のゲート電圧との差はキャパシタＣｐ２５に保持され、ＲＡＭＰ基準電圧とＴｒ２４のゲート電圧との差はキャパシタＣｐ２６に保持される。オートゼロ後は、画素信号側とＲＡＭＰ側信号の大小を比較できる。

しかし、前記コンパレータには次のような問題点がある。
（１）第１の問題点
オートゼロパルスＰＳＥＴ信号の立ち上がり時にスイッチトランジスタＴｒ２１、Ｔｒ２２がＯＦＦするが、このときそれぞれのスイッチトランジスタのゲート−ドレイン間にフィードスルーが発生する。このフィードスルーの影響によりＴｒ２３とＴｒ２４のゲート電位に差が生ずる。これはコンパレータの左右で、負荷の状態が等しくないことによって引き起こされる。Ｔｒ２２のドレイン側にはコンパレータ出力信号線が接続されていること、またＣｐ２６に接続されているＲＡＭＰ信号線の負荷は軽い一方で、Ｃｐ２５に接続されているＶＳＬの負荷は非常に重いことなど、コンパレータに接続される負荷に左右非対称性があることが原因である。また、このフィードスルーの大きさはＰＳＥＴ信号の立ち上がり時間に強く依存する。立ち上がりが急峻であれば、よりいっそうフィードスルーが大きくなりＴｒ２３のゲート電圧とＴｒ２４のゲート電圧に大きな差が生じる。この回路例では、オートゼロ後フィードスルーが生じると、Ｔｒ２４のゲート電圧と比較してＴｒ２３のゲート電圧が下がることが分かっている。フィードスルーがない場合には、Ｔｒ２３のゲート電圧レベルは、ほぼリセットレベル検知ランプ波の中間に位置するため、カウンタもちょうど半分くらいの値となる（図１６、曲線Ａ参照）。しかし、フィードスルーによってＴｒ２３のゲート電位が下がると、その分だけリセット検知ランプとの交点が後ろにずれるためリセットカウント数は増える（図１６、曲線Ｂ参照）。より大きなフィードスルーが起きた場合には、リセット検知ランプと交点を持たないこともある（図１６、曲線Ｃ参照）。この場合にはリセットカウンタはフルコードまでいって止まるが、実際の交点に達していないため、この差が誤差となり画質が劣化してしまう。

（２）第２の問題点
図１７は、前述の固体撮像装置において、各カラムのコンパレータとＰＳＥＴ信号生成回路の配置を表した図である。リセット信号生成部１９から近いカラムのコンパレータ１６では、オートゼロ時に比較的大きなフィードスルーが発生する。リセット信号生成部１９から離れるに従って、信号伝達経路の配線抵抗が大きくなり、カラムに伝わるＰＳＥＴパルスが鈍っていくため、カラムのフィードスルー量は減少していく。ＰＳＥＴ信号の立ち上がりが急峻である場合には、信号伝達による鈍りの具合も大きくなるため、カラムの端と端ではリセットカウントが大きく異なる。これらに他のバラツキ要因等も含めたとき、全カラムでリセットカウントを誤差なく行うためには、センサのリセットカウント期間を大きくとらなくてはならない（図１８参照）。

特開２００５−２７８１３５号公報

従来の固体撮像装置および撮像装置においては、画素信号と参照信号とを比較するコンパレータに上記のような問題があることから、リセットレベルのカウント誤りやリセット期間の長期化を招くという問題が生じている。

本発明はこのような問題を解決するために成されたものである。すなわち、本発明は、画素部で取得した画素信号と段階的に値が変化する参照信号とを比較する比較手段と、比較手段によって画素信号と参照信号との大小関係が入れ替わる時間量をデジタル値として出力するアナログデジタル変換手段と、アナログデジタル変換手段における基準合わせのため比較手段に入力するリセット動作のトリガとなるリセット信号を生成するリセット信号生成手段と、リセット信号生成手段と比較手段との間の信号経路上に設けられるＣＭＯＳインバータを利用した波形処理手段とを備える固体撮像装置である。

このような本発明では、リセット信号の立ち上がりをあらかじめ鈍らせた状態にしてから比較手段へ入力するため、比較手段で発生する大きなフィードスルーを抑えることができるようになる。

ここで、比較手段は、画素部の各列ごとに設けられているものである。また、波形処理手段が、キャパシタの負荷を利用したものであったり、抵抗の負荷を利用したものであったり、ＣＭＯＳインバータを利用したものであったりする。

また、波形処理手段が、ＣＭＯＳインバータを利用したものであり、このＣＭＯＳインバータを構成するＰチャンネルＭＯＳとＮチャンネルＭＯＳとの数が異なっているものでもある。

さらに、波形処理手段が、ＣＭＯＳインバータを利用したものであり、このＣＭＯＳインバータを構成するＰチャンネルＭＯＳもしくはＮチャンネルＭＯＳに動作制御のためのスイッチが設けられているものでもある。

また、波形処理手段が、リセット信号生成手段と比較手段との間に設けられる配線の負荷を利用するものでもある。

さらに、波形処理手段が、セット信号生成手段から比較手段までの配線経路においてリセット信号生成手段に近いほど配線の負荷が大きくなるよう構成されるものでもある。

また、比較手段が、画素部の各列ごとに設けられており、リセット信号生成手段から各列ごとの各比較手段までの配線経路長が等しくなっているものでもある。

また、波形処理手段が、比較手段内のキャパシタを利用するものでもある。

これにより、リセット信号生成手段に近いところと遠いところとでフィードスルーの大きさに差がなくなることから、カラムの端から端までリセットカウント値の大きな差が発生しないことになる。

また、本発明は、画素部で取得した画素信号と段階的に値が変化する参照信号とを比較する比較手段と、比較手段によって画素信号と参照信号との大小関係が入れ替わる時間量をデジタル値として出力するアナログデジタル変換手段と、アナログデジタル変換手段における基準合わせのため比較手段に入力するリセット動作のトリガとなるリセット信号を生成するリセット信号生成手段と、リセット信号生成手段と比較手段との間に設けられ、リセット信号の波形を鈍らす波形処理手段と、少なくともアナログデジタル変換手段およびリセット信号生成手段を制御する制御手段とを備える撮像装置である。

このような本発明では、リセット信号の立ち上がりをあらかじめ鈍らせた状態にしてから比較手段へ入力するため、比較手段で発生する大きなフィードスルーを抑えることができるようになる。

したがって、本発明によれば次のような効果がある。すなわち、比較手段で発生する大きなフィードスルーを抑えることができ、その結果、オートゼロ時に垂直信号線とＤＡＣ基準信号との間に大きなズレが生じず、垂直信号線リセットレベルのカウント誤りをなくすことができる。また、リセットカウントマージンが少なくてすむため、リセット期間を短縮することが可能となる。

以下、本発明の実施の形態を図に基づき説明する。図１は、本実施形態に係る固体撮像装置を説明するブロック図である。すなわち、本実施形態の固体撮像装置１は、画素アレイ部１０で取得した画素信号と段階的に値が変化する参照信号とを比較するコンパレータ（比較手段）１６と、コンパレータ１６によって画素信号と参照信号との大小関係が入れ替わる時間量をデジタル値として出力するアップダウンカウンタ（アナログデジタル変換手段）１７と、アップダウンカウンタ１７における基準合わせのためコンパレータ１６に入力するリセット動作のトリガとなるリセット信号（オートゼロパルス信号）を生成するリセット信号生成部（リセット信号生成手段）１９と、リセット信号生成部１９とコンパレータ１６との間に設けられ、リセット信号の波形を鈍らす波形処理部（波形処理手段）２０とを備えている。

画素アレイ部１０はマトリクス状に複数の単位画素１２が配置されることで構成され、各単位画素１２が行走査回路１３による行方向単位で走査され、順次画素信号がコンパレータ１６へと送られる。コンパレータ１６には画素信号との比較対象となる参照信号が参照信号生成部（ＤＡＣ）１５より入力される。参照信号は順次レベルが一定割合で変化する信号であり、どのレベルで画素信号との比較結果が反転するかをコンパレータ１６で検出することになる。

このコンパレータ１６での比較結果で画素信号と参照信号との大小の切り替わりまでの時間をアップダウンカウンタ（Ｕ／Ｄ ＣＮ）１７で計数し、計数値をバッファ（ＢＵＦ）１８に蓄積する。そして、各列ごとに蓄積されたバッファ１８の値を列走査回路１４によって順次走査し、出力信号とする。これら各部の制御は駆動制御部２１によって行われる。

このような本実施形態の固体撮像装置１においては、従来と同様にアップダウンカウンタ１７を用いて固定パターンを除去する。まず、画素のリセットレベルのＤ／Ａ変換時には、カウンタはマイナスカウントを行う。次に光入射時のＤ／Ａ変換時には、カウンタは前記カウント値を起点としてプラスカウントを行う。これにより、減算回路なしにデジタル領域で差分を取れるようになっている。

ここで、リセット信号（オートゼロパルス信号）を生成するリセット信号生成部１９とコンパレータ１６との間に設けられる波形処理部２０は、オートゼロパルス信号の波形を鈍らすための手段である。これによって、コンパレータ１６をリセットする際にコンパレータ回路内で発生するフィードスルーの発生を抑え、このフィードスルーによって引き起こされるコンパレータ１６の基準値ずれを起因とするリセットレベルの読み誤りを回避する作用効果を奏することになる。

また、本実施形態の固体撮像装置１は、上記のような作用効果と同時に、各列ごとに設けられるコンパレータ間でのフィードスルー量の差を少なくすることによって、列ごとのコンパレータ基準値のズレの差を少なくし、各々の列間リセットカウントの差をなくすことで、リセットカウント期間を減らすことができる。

つまり、図２に示すように、波形処理部２０は、リセット信号生成部１９から各列のコンパレータ１６のオートゼロ端子に至るまでの信号経路上に設けられ、オートゼロパルス信号波形の立ち上がりを鈍らせる効果を発揮するもので、コンパレータ１６でのフィードスルーの発生を抑えることができる。

なお、図２に示す例では、リセット信号生成部１９とカラム部との間に一個の波形処理部２０をはさんだ構成としているが、複数個ではさむ構成にしてもよい。また、波形処理部２０を何列かごとに一個または複数個ずつ設ける構成にしてもよい。

この波形処理部２０には様々なものが考えられる。図３は、波形処理部として、キャパシタを用いた例である。キャパシタの容量に応じて信号波形の立ち上がりを鈍らせることができ、コンパレータ１６でのフィードスルー発生を抑制できる。この例では、信号経路にキャパシタを設ける構成のため、回路に比較的簡単に導入することができる。また、リセット信号生成部１９からカラム部に通じる配線をチップの外に端子として出して、外付けコンデンサで対応するのも容易である。

波形処理部２０の他の例として、図４に示す例では、抵抗を用いたものとなっている。この抵抗がオートゼロパルス信号の経路で負荷となり、前記キャパシタを用いる回路と同様に信号波形の立ち上がりを鈍らせて、コンパレータ１６でのフィードスルー発生を抑制することができる。抵抗を用いる例では、前記キャパシタ回路を中に作るのと比較し、より少ない面積での実装が期待できる。

図５は、波形処理部２０として、ＣＭＯＳインバータを用いた例である。ＣＭＯＳインバータを用いると、ＰＭＯＳ（positive MOS）トランジスタ、ＮＭＯＳ（negative MOS）トランジスタのそれぞれのＬ長（ゲート長）、Ｗ幅（ゲート幅）等を調整することで、立ち上がり、もしくは立ち下がりのいずれかを鈍らせ、もう一方は鈍らせない波形処理部を作ることができる。ＣＭＯＳインバータを用いても、オートゼロパルス信号の経路で負荷となり、前記キャパシタや抵抗を用いる回路と同様に信号波形の立ち上がりを鈍らせて、コンパレータ１６でのフィードスルー発生を抑制することができる。

ここで、コンパレータオートゼロスイッチがＰＭＯＳトランジスタを用いて作られている場合には、フィードスルーが発生するのはオートゼロパルスの立ち上がりである。従って、オートゼロパルス立ち上がり時には波形を鈍らせるのが良いが、立ち下り時は鈍らせる必要はない。

この機能を実現するためには、前記ＣＭＯＳインバータにおいて、ＰＭＯＳトランジスタだけサイズをより大きくするといった方法が考えられる。また、コンパレータオートゼロスイッチがＮＭＯＳトランジスタを用いて作られている場合には、オートゼロパルスの立ち下がり時のみ鈍らせるように、前記インバータのＮＭＯＳトランジスタだけサイズを大きくしても良い。

図６は、波形処理部２０として、ＣＭＯＳインバータを使った場合の応用で、ＰＭＯＳトランジスタ数を増やした例である。図ではＰＭＯＳトランジスタが３個で、ＮＭＯＳトランジスタが１個になっているが、コンパレータスイッチのＭＯＳの種類やオートゼロパルスの鈍らせ具合に応じて、それぞれいくつにしてもよい。これは、図５の回路と比較して、オートゼロパルスの鈍らせ具合をより大きくできる。

図７は、波形処理部２０として、ＣＭＯＳインバータを使った場合の応用で、ＰＭＯＳトランジスタにスイッチを付け、アクティブにするＰＭＯＳトランジスタの数を加減することでオートゼロパルスの鈍らせ具合を自由に変えることができる回路である。この構成であればセンサ動作中において、必要に応じ、動的にオートゼロパルスの鈍らせ具合を変えることも容易である。図７の例ではＰＭＯＳトランジスタが３個で、ＮＭＯＳトランジスタが１個になっているが、コンパレータスイッチのＭＯＳの種類やオートゼロパルスの鈍らせ具合に応じて、それぞれいくつにしてもよい。

図８は、波形処理部２０として、ＣＭＯＳインバータを電流源駆動にした例である。電流源の大きさを調整することで、オートゼロパルス信号の鈍らせる量を容易に無段階で決定することができる。この回路も動的にオートゼロパルス信号を変えるようなシステムに応用することができる。

図９は、リセット信号生成部１９から各列のコンパレータ１６、１６’へ接続される信号経路自体の一部、または全体にわたって、負荷を重くするための手段を施すことにより、オートゼロパルスを鈍らせる手段を示す図である。すなわち、この回路では、リセット信号生成部１９から近いカラムのコンパレータ１６までの経路には負荷の重い配線を用い、リセット信号生成部１９から離れたカラムのコンパレータ１６’までの経路には通常の配線を用いることで、カラムの場所におけるフィードスルーの差を少なくしている。

負荷を重くする手段として、高負荷な部材を使用する、配線幅を変える等の方法による方法が考えられ、前記波形処理手段として素子を用いた回路を設ける方法よりも少ないスペースで導入できる可能性がある。

図１０はリセット信号生成部１９から各列のコンパレータ１６への配線を等長にしたものである。等長配線で結線することによって、リセット信号生成部１９から各コンパレータ１６までの配線における負荷を均一にすることができる。これにより、カラムの場所におけるフィードスルー差を抑制することが可能となる。

また、本実施形態では、波形処理部として、コンパレータ内のオートゼロスイッチの駆動負荷を大きくすることによっても実現できる。例えば、図１５に示すＴｒ２１とＴｒ２２のゲートサイズを大きくすることによって波形処理部としての作用を持たせ、これによってフィードスルー量を小さくすることができる。別途波形処理のための回路を設けたり、前記配線での解決を図ることができない場合など、この手段を用いることが有効となる。

図１１は、本実施形態で適用される波形処理部の効果を説明する図である。この図の横軸は、信号生成部からコンパレータがある各列までの配線距離、縦軸はコンパレータによるリセットレベルの出力値である。

この図で（１）に示すグラフは波形処理部のないもの（従来例）、（２）に示すグラフは本実施形態の波形処理部を用いて若干オートゼロパルス信号を鈍らせたもの、（３）のグラフは（２）の場合より多くオートゼロパルス信号を鈍らせたものである。

（１）に示すように波形処理部がない場合には、信号生成部からコンパレータまでの配線距離が近いところと遠いところとでリセットレベルの出力値の差が大きいが、波形処理部を用いることで、（２）から（３）に示すようリセットレベルの出力の差が小さくなっており、信号生成部からコンパレータまでの配線距離に対するリセットレベルの均一化を図ることが可能となる。

次に、本実施形態の固体撮像装置を適用した撮像装置について説明する。図１２は、前記固体撮像装置を適用した撮像装置を説明する構成図である。すなわち、この撮像装置８は、蛍光灯などの照明装置８０１の下にある被写体Ｚの像を担持する光Ｌを撮像装置側に導光して結像させる撮影レンズ８０２と、光学ローパスフィルタ８０４と、例えばＲ，Ｇ，Ｂの色フィルタがベイヤ配列とされている色フィルタ群８１２と、画素アレイ部１０と、画素アレイ部１０を駆動する駆動制御部７と、画素アレイ部１０から出力された画素信号に対してＣＤＳ処理やＡＤ変換処理などを施すカラム処理部２６と、カラム処理部２６に参照信号Ｖslopを供給する参照信号生成部２７と、カラム処理部２６から出力された撮像信号を処理するカメラ信号処理部８１０を備えている。

光学ローパスフィルタ８０４は、折返し歪みを防ぐために、ナイキスト周波数以上の高周波成分を遮断するためのものである。また、図中に点線で示しように、光学ローパスフィルタ８０４と合わせて、赤外光成分を低減させる赤外光カットフィルタ８０５を設けることもできる。この点は、一般的な撮像装置と同様である。

カラム処理部２６の後段に設けられたカメラ信号処理部８１０は、撮像信号処理部８２０と、撮像装置８の全体を制御する主制御部として機能するカメラ制御部９００とを有する。

撮像信号処理部８２０は、色フィルタとして原色フィルタ以外のものが使用されているときにカラム処理部２６のＡＤ変換機能部から供給されるデジタル撮像信号をＲ（赤），Ｇ（緑），Ｂ（青）の原色信号に分離する原色分離機能を具備した信号分離部８２２と、信号分離部８２２によって分離された原色信号Ｒ，Ｇ，Ｂに基づいて色信号Ｃに関しての信号処理を行なう色信号処理部８３０とを有する。

また撮像信号処理部８２０は、信号分離部８２２によって分離された原色信号Ｒ，Ｇ，Ｂに基づいて輝度信号Ｙに関しての信号処理を行なう輝度信号処理部８４０と、輝度信号Ｙ／色信号Ｃに基づいて映像信号ＶＤを生成するエンコーダ部８６０とを有する。

色信号処理部８３０は、図示を割愛するが、例えば、ホワイトバランスアンプ、ガンマ補正部、色差マトリクス部などを有する。ホワイトバランスアンプは、図示しないホワイトバランスコントローラから供給されるゲイン信号に基づき、信号分離部８２２の原色分離機能部から供給される原色信号のゲインを調整（ホワイトバランス調整）し、ガンマ補正部および輝度信号処理部８４０に供給する。

ガンマ補正部は、ホワイトバランスが調整された原色信号に基づいて、忠実な色再現のためのガンマ（γ）補正を行ない、ガンマ補正された各色用の出力信号Ｒ，Ｇ，Ｂを色差マトリクス部に入力する。色差マトリクス部は、色差マトリクス処理を行なって得た色差信号Ｒ−Ｙ，Ｂ−Ｙをエンコーダ部８６０に入力する。

輝度信号処理部８４０は、図示を割愛するが、例えば、信号分離部８２２の原色分離機能部から供給される原色信号に基づいて比較的周波数が高い成分までをも含む輝度信号ＹＨを生成する高周波輝度信号生成部と、ホワイトバランスアンプから供給されるホワイトバランスが調整された原色信号に基づいて比較的周波数が低い成分のみを含む輝度信号ＹＬを生成する低周波輝度信号生成部と、２種類の輝度信号ＹＨ，ＹＬに基づいて輝度信号Ｙを生成しエンコーダ部８６０に供給する輝度信号生成部とを有する。

エンコーダ部８６０は、色信号副搬送波に対応するデジタル信号で色差信号Ｒ−Ｙ，Ｂ−Ｙをデジタル変調した後、輝度信号処理部８４０にて生成された輝度信号Ｙと合成して、デジタル映像信号ＶＤ（＝Ｙ＋Ｓ＋Ｃ；Ｓは同期信号、Ｃはクロマ信号）に変換する。

エンコーダ部８６０から出力されたデジタル映像信号ＶＤは、さらに後段の図示を割愛したカメラ信号出力部に供給され、モニター出力や記録メディアへのデータ記録などに供される。この際、必要に応じて、ＤＡ変換によってデジタル映像信号ＶＤがアナログ映像信号Ｖに変換される。

本実施形態のカメラ制御部９００は、コンピュータが行なう演算と制御の機能を超小型の集積回路に集約させたＣＰＵ（Central Processing Unit）を代表例とする電子計算機の中枢をなすマイクロプロセッサ（microprocessor）９０２と、読出専用の記憶部であるＲＯＭ（Read Only Memory）９０４、随時書込みおよび読出しが可能であるとともに揮発性の記憶部の一例であるＲＡＭ（Random Access Memory）９０６と、図示を割愛したその他の周辺部材を有している。マイクロプロセッサ９０２、ＲＯＭ９０４、およびＲＡＭ９０６を纏めて、マイクロコンピュータ（microcomputer）とも称する。

なお、上記において“揮発性の記憶部”とは、装置の電源がオフされた場合には、記憶内容を消滅してしまう形態の記憶部を意味する。一方、“不揮発性の記憶部”とは、装置のメイン電源がオフされた場合でも、記憶内容を保持し続ける形態の記憶部を意味する。記憶内容を保持し続けることができるものであればよく、半導体製のメモリ素子自体が不揮発性を有するものに限らず、バックアップ電源を備えることで、揮発性のメモリ素子を“不揮発性”を呈するように構成するものであってもよい。

また、半導体製のメモリ素子により構成することに限らず、磁気ディスクや光ディスクなどの媒体を利用して構成してもよい。例えば、ハードディスク装置を不揮発性の記憶部として利用できる。また、ＣＤ−ＲＯＭなどの記録媒体から情報を読み出す構成を採ることでも不揮発性の記憶部として利用できる。

カメラ制御部９００は、システム全体を制御するものであり、特に前述のＡＤ変換処理の高速化との関係においては、参照信号生成部２７における参照信号Ｖslopの傾き変化制御やカウンタ部２５４における分周速度制御のための各種の制御パルスのオン／オフタイミングを調整する機能を有している。

ＲＯＭ９０４にはカメラ制御部９００の制御プログラムなどが格納されているが、特に本例では、カメラ制御部９００によって、各種の制御パルスのオン／オフタイミングを設定するためのプログラムが格納されている。

ＲＡＭ９０６にはカメラ制御部９００が各種処理を行なうためのデータなどが格納されている。

また、カメラ制御部９００は、メモリカードなどの記録媒体９２４を挿脱可能に構成し、またインターネットなどの通信網との接続が可能に構成している。例えば、カメラ制御部９００は、マイクロプロセッサ９０２、ＲＯＭ９０４、およびＲＡＭ９０６の他に、メモリ読出部９０７および通信Ｉ／Ｆ（インタフェース）９０８を備える。

記録媒体９２４は、例えば、マイクロプロセッサ９０２にソフトウェア処理をさせるためのプログラムデータや、輝度信号処理部８４０からの輝度系信号に基づく測光データＤＬの収束範囲や露光制御処理（電子シャッタ制御を含む）、並びに参照信号生成部２７における参照信号Ｖslopの傾き変化制御やカウンタ部２５４における分周速度制御のための各種の制御パルスのオン／オフタイミングなど、様々な設定値などのデータを登録するなどのために利用される。

メモリ読出部９０７は、記録媒体９２４から読み出したデータをＲＡＭ９０６に格納（インストール）する。通信Ｉ／Ｆ９０８は、インターネットなどの通信網との間の通信データの受け渡しを仲介する。

なお、このような撮像装置８は、駆動制御部７およびカラム処理部２６を、画素アレイ部１０と別体にしてモジュール状のもので示しているが、固体撮像装置１について述べたように、これらが画素アレイ部１０と同一の半導体基板上に一体的に形成されたワンチップものの固体撮像装置１を利用してもよいのは言うまでもない。

また、図では、画素アレイ部１０や駆動制御部７やカラム処理部２６や参照信号生成部２７やカメラ信号処理部８１０の他に、撮影レンズ８０２、光学ローパスフィルタ８０４、あるいは赤外光カットフィルタ８０５などの光学系をも含む状態で、撮像装置８を示しており、この態様は、これらを纏めてパッケージングされた撮像機能を有するモジュール状の形態とする場合に好適である。

ここで、前述の固体撮像装置１におけるモジュールとの関係においては、図示のように、画素アレイ部１０（撮像部）と、ＡＤ変換機能や差分（ＣＤＳ）処理機能を具備したカラム処理部２６などの画素アレイ部１０側と密接に関連した信号処理部（カラム処理部２６の後段のカメラ信号処理部は除く）が纏めてパッケージングされた状態で撮像機能を有するモジュール状の形態で固体撮像装置１を提供するようにし、そのモジュール状の形態で提供された固体撮像装置１の後段に、残りの信号処理部であるカメラ信号処理部８１０を設けて撮像装置８の全体を構成するようにしてもよい。

または、図示を割愛するが、画素アレイ部１０と撮影レンズ８０２などの光学系とが纏めてパッケージングされた状態で撮像機能を有するモジュール状の形態で固体撮像装置１を提供するようにし、そのモジュール状の形態で提供された固体撮像装置１に加えて、カメラ信号処理部８１０をもモジュール内に設けて、撮像装置８の全体を構成するようにしてもよい。

また、固体撮像装置１におけるモジュールの形態として、カメラ信号処理部２００に相当するカメラ信号処理部８１０を含めてもよく、この場合には、事実上、固体撮像装置１と撮像装置８とが同一のものと見なすこともできる。

このような撮像装置８は、「撮像」を行なうための、例えば、カメラや撮像機能を有する携帯機器として提供される。なお、「撮像」は、通常のカメラ撮影時の像の撮り込みだけではなく、広義の意味として、指紋検出なども含むものである。

このような構成の撮像装置８においては、前述の固体撮像装置１の全ての機能を包含して構成されており、前述の固体撮像装置１の基本的な構成および動作と同様とすることができる。

例えば、上述した処理をコンピュータに実行させるプログラムは、フラッシュメモリ、ＩＣカード、あるいはミニチュアーカードなどの不揮発性の半導体メモリカードなどの記録媒体９２４を通じて配布される。さらに、サーバなどからインターネットなどの通信網を経由して前記プログラムをダウンロードして取得する、あるいは更新してもよい。

記録媒体９２４の一例としてのＩＣカードやミニチュアーカードなどの半導体メモリには、上記実施形態で説明した固体撮像装置１における処理の一部または全ての機能を格納することができる。したがって、プログラムや当該プログラムを格納した記憶媒体を提供することができる。

本実施形態の固体撮像装置を説明するブロック図である。 波形処理部を用いた、オートゼロパルスを鈍らせる手段を示すブロック図である。 キャパシタを用いた波形処理部を説明するブロック図である。 抵抗を用いた波形処理部を説明するブロック図である。 ＣＭＯＳインバータを用いた波形処理部を説明するブロック図（その１）である。 ＣＭＯＳインバータを用いた波形処理部を説明するブロック図（その２）である。 ＣＭＯＳインバータを用いた波形処理部を説明するブロック図（その３）である。 電流源駆動のＣＭＯＳインバータを用いた波形処理部を説明するブロック図である。 配線の負荷を利用した波形処理部を説明するブロック図である。 等長配線を利用した波形処理部を説明するブロック図である。 本実施形態で適用される波形処理部の効果を説明する図である。 撮像装置を説明するブロック図である。 従来のＣＭＯＳセンサの全体構成例を示すブロック図である。 従来のＣＭＯＳセンサのタイミングチャートである。 従来のコンパレータの一例を示すブロック図である。 フィードスルーが生じたときの垂直信号線の様子を説明する図である。 オートゼロ信号生成回路とカラムのコンパレータとの配線を説明する図である。 オートゼロ信号生成回路とのカラムの距離と、そのカラムでのリセットカウントの大きさを説明する図である。

符号の説明

１…固体撮像装置、１０…画素アレイ、１２…単位画素、１３…行走査回路、１４…列走査回路、１５…参照信号生成部、１６…コンパレータ、１７…アップダウンカウンタ、１８…バッファ、１９…リセット信号生成部、２０…波形処理部、２１…駆動制御部

Claims (5)

1. 画素部で取得した画素信号と段階的に値が変化する参照信号とを比較する比較手段と、 前記比較手段によって前記画素信号と前記参照信号との大小関係が入れ替わる時間量をデジタル値として出力するアナログデジタル変換手段と、
   前記アナログデジタル変換手段における基準合わせのため前記比較手段に入力するリセット動作のトリガとなるリセット信号を生成するリセット信号生成手段と、
   前記リセット信号生成手段と前記比較手段との間の信号経路上に設けられるＣＭＯＳインバータを利用した波形処理手段と
   を備えることを特徴とする固体撮像装置。
2. 前記比較手段は、前記画素部の各列ごとに設けられていることを特徴とする、
   請求項１に記載の固体撮像装置。
3. 前記波形処理手段は、前記ＣＭＯＳインバータを構成するＰチャンネルＭＯＳトランジスタの数とＮチャンネルＭＯＳトランジスタの数が異なることを特徴とする、
   請求項１に記載の固体撮像装置。
4. 前記波形処理手段は、前記ＣＭＯＳインバータを構成するＰチャンネルＭＯＳトランジスタもしくはＮチャンネルＭＯＳトランジスタに動作制御のためのスイッチが設けられていることを特徴とする、
   請求項１に記載の固体撮像装置。
5. 画素部で取得した画素信号と段階的に値が変化する参照信号とを比較する比較手段と、 前記比較手段によって前記画素信号と前記参照信号との大小関係が入れ替わる時間量をデジタル値として出力するアナログデジタル変換手段と、
   前記アナログデジタル変換手段における基準合わせのため前記比較手段に入力するリセット動作のトリガとなるリセット信号を生成するリセット信号生成手段と、
   前記リセット信号生成手段と前記比較手段との間の信号経路上に設けられるＣＭＯＳインバータを利用した波形処理手段と、
   少なくとも前記アナログデジタル変換手段および前記リセット信号生成手段を制御する制御手段と
   を備えることを特徴とする撮像装置。

Images