KR20150099727A

KR20150099727A - 촬상 소자, 촬상 장치, 전자 기기, 임계치 산출 장치 및 촬상 방법

Info

Publication number: KR20150099727A
Application number: KR1020157014090A
Authority: KR
Inventors: 토시유키 니시하라
Original assignee: 소니 주식회사
Priority date: 2012-12-20
Filing date: 2013-11-29
Publication date: 2015-09-01
Also published as: TWI623230B; EP2938066A1; WO2014097857A1; TW201433164A; US20160219234A1; US9602745B2; CN104838645A; EP2938066A4

Abstract

화소에 입사한 광자의 바이너리 판정의 정밀도를 향상시킨다. 촬상 소자는, 생성부 및 판정부를 구비하는 것이다. 생성부는, 화소가 출력한 신호에 의거하여, 노광 기간 중에 화소에 입사한 광자에 의해 축적된 전하의 양을 나타내는 디지털 값을 생성한다. 판정부는, 화소에서 축적되는 전하의 양을 생성부에 의해 생성되는 디지털 값으로 변환할 때의 변환 효율이 유사한 화소마다 설정되어 있는 임계치와, 생성된 디지털 값을 비교하여, 신호를 출력한 화소에의 광자의 입사의 판정을 행하는 것이다.

Description

촬상 소자, 촬상 장치, 전자 기기, 임계치 산출 장치 및 촬상 방법{IMAGE PICKUP ELEMENT, IMAGE PICKUP DEVICE, ELECTRONIC APPARATUS, THRESHOLD CALCULATION DEVICE, AND IMAGE PICKUP METHOD}

본 기술은, 촬상 소자에 관한 것이다. 상세하게는, 미약광(faint light)을 검출하는 촬상 소자, 촬상 장치, 전자 기기, 미약광을 검출하는 촬상 소자의 임계치 산출 장치 및 촬상 방법에 관한 것이다.

근래, 미약광을 검출하는 장치가, 의료 현장이나 연구 현장을 중심으로 폭넓게 도입되어 있다. 이와 같은 장치에서는, 미약광의 검출부로서, 가격이 비교적 높은 광전자 증배관이 사용되는 것이 많다.

또한, 광전자 증배관 대신에, 염가로 제조할 수 있는 CMOS(Complementary Metal Oxide Semiconductor) 이미지 센서 등의 촬상 소자를 이용하여 미약광을 검출하는 장치도 제안되어 있다(예를 들면, 특허 문헌 1 참조.).

특허 문헌 1 : 일본 특개2011-97581호 공보

상술한 종래 기술에서는, CMOS 이미지 센서의 각 화소에 입사한 광자 수를 카운트(photon counting)함에 의해, 미약광을 검출한다.

또한, 상술한 종래 기술에서는, 각 화소에의 광자의 입사의 유무가 바이너리 판정(2치 판정)된다. 이 바이너리 판정에서는, 예를 들면, 화소마다의 특성의 차나 랜덤 노이즈 등의 영향을 고려하여 행함에 의해, 바이너리 판정의 판단 오차를 보다 감소시키는 것이 기대할 수 있다.

본 기술은 이와 같은 상황을 감안하여 만들어낸 것이고, 화소에 입사한 광자의 판정의 정밀도를 향상시키는 것을 목적으로 한다.

본 기술은, 상술한 문제점을 해소하기 위해 이루어진 것으로, 그 제1의 측면은, 화소가 출력한 신호에 의거하여, 노광 기간 중에 상기 화소에 입사한 광자에 의해 축적된 전하의 양을 나타내는 디지털 값을 생성하는 생성부와, 상기 화소에서 축적되는 전하의 양을 상기 생성부에 의해 생성되는 디지털 값으로 변환할 때의 변환 효율이 유사한 화소마다 설정되어 있는 임계치와, 상기 생성된 디지털 값을 비교하여, 상기 신호를 출력한 화소에의 광자의 입사의 판정을 행하는 판정부를 구비하는 촬상 소자, 촬상 장치, 전자 기기 및 촬상 방법이다. 이에 의해, 디지털 값으로 변환할 때의 변환 효율이 유사한 화소마다 설정되어 있는 임계치와 디지털 값을 비교하여 광자의 입사의 판정이 행하여진다는 작용을 가져온다.

또한, 이 제1의 측면에서, 상기 신호를 1보다 큰 배율로 증폭하는 증폭부를 또한 구비하고, 상기 생성부는, 상기 증폭된 신호에 의거하여 상기 생성을 행하도록 하여도 좋다. 이에 의해, 신호를 1보다 큰 배율로 증폭하는 증폭부에 의해 증폭된 신호에 의거하여 디지털 값이 생성되고, 이 생성된 디지털 값이 임계치와 비교되어 광자의 입사의 판정이 행하여진다는 작용을 가져온다.

또한, 이 제1의 측면에서, 상기 증폭부는, 상기 화소마다 마련되고, 상기 판정부는, 상기 신호를 증폭할 때의 배율을 상기 변환 효율로 하고, 상기 화소마다 설정되어 있는 임계치를 이용하여 상기 판정을 행하도록 하여도 좋다. 이에 의해, 화소마다 마련된 증폭부에 의해 증폭된 신호에 의거하여 디지털 값이 생성되고, 이 생성된 디지털 값이 임계치와 비교되어 광자의 입사의 판정이 행하여진다는 작용을 가져온다.

또한, 이 제1의 측면에서, 상기 증폭부는, 상기 화소마다 마련된 소스 접지형의 앰프 트랜지스터에 의해 구성되도록 하여도 좋다. 이에 의해, 화소마다 마련된 소스 접지형의 앰프 트랜지스터에 의해 증폭된 신호에 의거하여 디지털 값이 생성되고, 이 생성된 디지털 값이 임계치와 비교되어 광자의 입사의 판정이 행하여진다는 작용을 가져온다.

또한, 이 제1의 측면에서, 상기 증폭부는, 행렬형상으로 배치되어 있는 상기 화소에 대해 열 단위로 마련되고, 상기 판정부는, 상기 신호를 증폭할 때의 배율을 상기 변환 효율로 하고, 상기 열 단위마다 설정되어 있는 임계치를 이용하여 상기 판정을 행하도록 하여도 좋다. 이에 의해, 열 단위로 마련된 증폭부에 의해 증폭된 신호에 의거하여 디지털 값이 생성되고, 이 생성된 디지털 값이 열 단위마다 설정되어 있는 임계치와 비교되어 광자의 입사의 판정이 행하여진다는 작용을 가져온다.

또한, 이 제1의 측면에서, 상기 증폭부는, 오페 앰프 또는 CMOS(Complementary Metal Oxide Semiconductor) 인버터에 의해 구성되도록 하여도 좋다. 이에 의해, 오페 앰프 또는 CMOS(Complementary Metal Oxide Semiconductor) 인버터에 의해 구성되는 증폭부가 마련된다는 작용을 가져온다.

또한, 이 제1의 측면에서, 상기 증폭부는, 상기 신호에서의 전위를, 상기 신호를 출력한 화소의 플로팅 디퓨전에서의 전위로 피드백시키기 위한 피드백 회로에 의해 구성되는 청구항 5 기재의 촬상 소자. 이에 의해, 피드백 회로에 의해 구성되는 증폭부가 마련된다는 작용을 가져온다.

또한, 이 제1의 측면에서, 상기 생성부에 의해 생성되는 디지털 값을 나타내는데 필요한 비트수보다도 적은 비트수로 상기 임계치를 지정하기 위한 임계치 지정치를 상기 변환 효율이 유사한 화소마다 유지하는 유지부를 또한 구비하고, 상기 판정부는, 상기 판정 대상이 되는 디지털 값으로 변환된 신호를 출력한 화소의 상기 임계치 지정치를 취득하고, 상기 디지털 값과 상기 임계치 지정치와의 관련시킴을 나타내는 테이블에 의거하여 상기 취득한 임계치 지정치를 상기 디지털 값의 계조치로 변환하여 상기 임계치를 설정하도록 하여도 좋다. 이에 의해, 유지부가 유지하는 임계치 지정치를 디지털 값의 계조치로 변환하여 임계치가 설정된다는 작용을 가져온다.

또한, 이 제1의 측면에서, 상기 임계치는, 광자에 의한 전하의 축적이 없는 상태에서의 신호인 리셋 신호를 변환한 디지털 값을 상기 변환 효율이 유사한 화소마다 복수회 취득하고, 당해 취득된 복수의 디지털 값으로부터 산출된 표준편차 및 평균치에 의거하여 산출되도록 하여도 좋다. 이에 의해, 리셋 신호를 변환한 디지털 값의 표준편차 및 평균치에 의거하여 임계치가 산출된다는 작용을 가져온다.

또한, 본 기술의 제2의 측면은, 화소가 출력한 신호에 의거하여, 노광 기간 중에 상기 화소에 입사한 광자에 의해 축적된 전하의 양을 나타내는 디지털 값을 생성하는 생성부와, 상기 화소에서 축적되는 전하의 양을 상기 생성부에 의해 생성되는 디지털 값으로 변환할 때의 변환 효율이 유사한 화소마다 설정되어 있는 임계치와, 상기 생성된 디지털 값을 비교하여, 상기 신호를 출력한 화소에의 광자의 입사의 판정을 행하는 판정부를 구비하는 촬상 장치이다. 이에 의해, 디지털 값으로 변환할 때의 변환 효율이 유사한 화소마다 설정되어 있는 임계치와 디지털 값을 비교하여 광자의 입사의 판정이 행하여진다는 작용을 가져온다.

또한, 이 제2의 측면에서, 광자에 의한 전하의 축적이 없는 상태에서의 신호인 리셋 신호를 변환한 디지털 값을 상기 변환 효율이 유사한 화소마다 복수회 취득하고, 당해 취득한 복수의 디지털 값의 표준편차 및 평균치에 의거하여 상기 임계치를 산출하는 산출부를 또한 구비하도록 하여도 좋다. 이에 의해, 리셋 신호를 변환한 디지털 값의 표준편차 및 평균치에 의거하여 임계치가 산출된다는 작용을 가져온다.

또한, 본 기술의 제3의 측면은, 화소가 출력한 신호에 의거하여, 노광 기간 중에 상기 화소에 입사한 광자에 의해 축적된 전하의 양을 나타내는 디지털 값을 생성하는 생성부와, 상기 화소에서 축적되는 전하의 양을 상기 생성부에 의해 생성되는 디지털 값으로 변환할 때의 변환 효율이 유사한 화소마다 설정되어 있는 임계치와 상기 생성된 디지털 값을 비교하여 상기 신호를 출력한 화소에의 광자의 입사의 판정을 행하는 판정부를 구비하는 촬상 소자가 생성한 상기 디지털 값을 상기 변환 효율이 유사한 화소마다 복수회 취득하는 취득부와, 상기 취득된 디지털 값의 표준편차 및 평균치에 의거하여 상기 임계치를 산출하는 산출부를 구비하는 임계치 산출 장치이다. 이에 의해, 디지털 값의 표준편차 및 평균치에 의거하여 임계치가 산출된다는 작용을 가져온다.

또한, 이 제3의 측면에서, 상기 신호는, 광자에 의한 전하의 축적이 없는 상태에서의 리셋 신호라도 좋다. 이에 의해, 광자에 의한 전하의 축적이 없는 상태에서의 리셋 신호로부터 생성된 디지털 값의 표준편차 및 평균치에 의거하여 임계치가 산출된다는 작용을 가져온다.

또한, 이 제3의 측면에서, 상기 신호는, 광자에 의해 전하가 축적된 상태에서의 신호이고, 상기 취득부는, 노광시킨 상기 촬상 소자에 의해 생성된 상기 디지털 값을 복수회 취득하는 처리를 다른 노광량에 의해 복수회 실행하고, 상기 산출부는, 상기 노광량마다 구한 상기 표준편차 및 상기 평균치로부터 상기 임계치를 산출하여도 좋다. 이에 의해, 노광량마다 구한 표준편차 및 평균치로부터 임계치가 산출된다는 작용을 가져온다.

본 기술에 의하면, 화소에 입사한 광자의 판정의 정밀도를 향상시킬 수 있다는 우수한 효과를 이루고 얻는다.

도 1은 본 기술의 제1의 실시의 형태의 촬상 소자(100)의 기본 구성례의 한 예를 도시하는 개념도.
도 2는 본 기술의 제1의 실시의 형태의 화소(310)의 회로 구성의 한 예를 도시하는 모식도.
도 3은 본 기술의 제1의 실시의 형태의 화소(310)의 레이아웃의 한 예를 모식적으로 도시하는 도면.
도 4는 본 기술의 제1의 실시의 형태의 디지털 값 생성 회로(400)의 기능 구성례의 한 예 및 디지털 값 생성 회로(400)의 동작례의 한 예를 도시하는 개념도.
도 5는 본 기술의 제1의 실시의 형태의 조정치 유지부(210)가 유지하는 조정치를 설명하기 위한 도면.
도 6은 본 기술의 제1의 실시의 형태에서, 단위 노광 기간에 각 화소에 입사하는 광자의 평균수와 카운트 확률과의 관계를 도시하는 그래프.
도 7은 본 기술의 실시의 형태의 조정치 유지부(210)에 유지되어 있는 화소마다의 조정치를 이용하여 바이너리 판정을 행하는 것의 효과를 모식적으로 도시하는 도면.
도 8은 본 기술의 제1의 실시의 형태에서의 바이너리 판정부(220)에 의한 바이너리 판정의 처리 순서례를 도시하는 플로 차트.
도 9는 본 기술의 제1의 실시의 형태에서, 촬상 소자(100)의 조정치 유지부(210)에 조정치를 유지시킬 때의 조정치의 산출 방법의 한 예를 설명하기 위한 기능 구성도.
도 10은 본 기술의 실시의 형태에서의 조정치 산출부(551)에 의한 조정치의 산출을 모식적으로 도시하는 도면.
도 11은 본 기술의 제1의 실시의 형태에서의 조정 장치(550)의 조정치 산출부(551)에 의한 조정치 산출의 처리 순서례를 도시하는 플로 차트.
도 12는 본 기술의 제1의 실시의 형태의 제1의 변형례로서 나타내는 오페 앰프의 앰프부(440)의 회로 구성례의 한 예를 모식적으로 도시하는 도면.
도 13은 본 기술의 제1의 실시의 형태의 제1의 변형례로서 나타내는 앰프 회로(460) 및 디지털 값 생성 회로(400)의 동작의 한 예를 도시하는 타이밍 차트.
도 14는 본 기술의 제1의 실시의 형태의 제1의 변형례로서 나타내는 앰프 회로(460) 및 디지털 값 생성 회로(400)를 구비하는 촬상 소자(100)의 리셋 신호 카운트 기간과, 다른 촬상 소자의 리셋 신호 카운트 기간을 모식적으로 도시하는 도면.
도 15는 본 기술의 제1의 실시의 형태의 제1의 변형례에서의 REF 신호의 램프 파형과, 다른 촬상 소자에서의 REF 신호의 램프 파형을 비교하기 위한 표.
도 16은 본 기술의 제1의 실시의 형태의 제2의 변형례로서 나타내는 인버터의 앰프 회로(앰프 회로(710))의 회로 구성례의 한 예를 모식적으로 도시하는 도면.
도 17은 본 기술의 제1의 실시의 형태의 제3의 변형례로서 도시하는 플로팅 디퓨전에 화소의 출력을 피드백시키는 예에서의 화소(화소(830))의 회로 구성의 한 예를 도시하는 모식도.
도 18은 본 기술의 제1의 실시의 형태의 제4의 변형례로서 나타내는 앰프 트랜지스터의 드레인 단자에 화소의 출력을 피드백시키는 예에서의 화소(화소(840))의 회로 구성의 한 예를 도시하는 모식도.
도 19는 본 기술의 제1의 실시의 형태의 제5의 변형례로서 나타내는 소스 접지형의 NMOS 트랜지스터를 앰프 트랜지스터로서 화소에 마련하여 화소로부터의 출력을 증폭하는 예에서의 화소(화소(810))의 회로 구성의 한 예를 도시하는 모식도.
도 20은 본 기술의 제1의 실시의 형태의 제6의 변형례로서 나타내는 소스 접지형의 PMOS 트랜지스터를 앰프 트랜지스터로서 화소에 마련하여 화소로부터의 출력을 증폭하는 예에서의 화소(화소(820))의 회로 구성의 한 예를 도시하는 모식도.
도 21은 본 기술의 제2의 실시의 형태의 디지털 값의 표준편차와 평균치와의 관계의 한 예를 도시하는 그래프.
도 22는 본 기술의 제2의 실시의 형태에서의 조정 장치(550)의 조정치 산출부(551)에 의한 조정치 산출의 처리 순서례를 도시하는 플로 차트.

이하, 본 기술을 실시하기 위한 형태(이하, 실시의 형태로 칭한다)에 관해 설명한다. 설명은 이하의 순서에 의해 행한다.

1. 제1의 실시의 형태(촬상 제어 : 화소마다의 임계치를 이용하여 광자의 입사의 바이너리 판정을 행하는 예)

2. 제2의 실시의 형태(촬상 제어 : 노광시킨 화소의 디지털 값으로부터 화소마다의 임계치를 구하는 예)

<1. 제1의 실시의 형태>

[촬상 소자의 구성례]

도 1은, 본 기술의 제1의 실시의 형태의 촬상 소자(100)의 기본 구성례의 한 예를 도시하는 개념도이다.

촬상 소자(100)는, 미약광을 검출하기 위한 시스템(예를 들면, 이미징 플레이트의 형광 스캐너, 방사선의 신틸레이션 카운터 등)에 마련되는 광의 검출기이다. 이 촬상 소자(100)는, 예를 들면, CMOS(Complementary Metal Oxide Semiconductor) 센서에 의해 실현된다. 촬상 소자(100)는, 종래의 광전자 증배관, 애벌란시 포토 다이오드, 또는 포토 다이오드 등 대신에 사용된다.

촬상 소자(100)는, 화소 어레이부(300)와, 수직 구동 회로(110)와, 앰프부(440)와, 디지털 값 생성 회로(400)와, 레지스터(130)와, 조정치 유지부(210)와, 바이너리 판정부(220)와, 출력 회로(150)를 구비한다.

화소 어레이부(300)는, 2차원 매트릭스형상(n×m)으로 배치된 복수의 화소(화소(310))를 구비한다. 또한, 본 기술의 제1의 실시의 형태에서는, 128행×128열의 화소(310)가 화소 어레이부(300)에 배치되어 있는 것을 상정한다. 도 1에 도시하는 화소 어레이부(300)에는, 128행×128열의 화소(310)의 일부가 나타나 있다. 화소 어레이부(300)에 배치되어 있는 화소(310)에는, 수직 구동 회로(110)로부터 제어선(제어선(330))이 행단위로 배선된다. 또한, 화소(310)에는, 열 단위(칼럼 단위)로 수직 신호선(수직 신호선(341))이 배선되다. 또한, 화소(310)의 회로 구성에 관해서는, 도 2를 참조하여 설명하기 때문에 여기에서 설명을 생략한다.

수직 구동 회로(110)는, 제어선(330)을 통하여 화소(310)에 신호를 공급하고, 순차적으로 수직 방향(열방향)으로 행단위로 화소(310)를 선택 주사하는 것이다. 수직 구동 회로(110)에 의해 행단위로 선택 주사가 행하여짐에 의해, 행단위에 의해 화소(310)로부터 신호가 출력된다. 또한, 제어선(330)에는, 화소 리셋선(331) 및 전하 전송선(332)이 포함된다. 화소 리셋선(331) 및 전하 전송선(332)에 관해서는, 도 2를 참조하여 설명하기 때문에, 여기에서 설명을 생략한다.

앰프부(440)는, 화소(310)가 출력한 신호를 N배(1보다 큰 배율(N>1))로 증폭하는 것이다. 이 앰프부(440)는, 예를 들면, 화소(310)와 디지털 값 생성 회로(400)와의 사이에 접속된 오페 앰프에 의해 실현된다. 또한, 화소(310)의 앰프 트랜지스터의 증폭률이 큰 경우에는, 화소(310)와 ACDS부(410)와의 사이에 오페 앰프는 접속되지 않고, 앰프부(440)는, 화소(310)의 앰프 트랜지스터에 의해 실현된다. 또한, 앰프부(440)의 여러가지의 예에 관해서는, 본 기술의 제1의 실시의 형태의 변형례로서, 도 10 내지 도 20을 참조하여 설명하기 때문에, 여기에서 상세한 설명을 생략한다. 여기서는, 화소(310)와 ACDS부(410)와의 사이에 접속된 오페 앰프(예를 들면, 도 12 참조)를 상정하여 설명한다.

또한, 앰프부(440)를 오페 앰프에 의해 실현하는 경우에는, 저항분할 또는 용량 분할을 이용하여, 임의로 설정된 기준 전압과, 화소(310)가 출력한 신호(리셋 신호 또는 축적 신호)와의 차분이 앰프부(440)에 의해 증폭 출력된다. 또한, 앰프부(440)는, 화소(310)와 ACDS부(410)와의 사이에 마련되거나, 화소의 앰프 트랜지스터이기 때문에, kTC 노이즈 등의 화소(310)에서 생긴 오프셋도 증폭 출력된다. 또한, 앰프부(440)에 의해, 화소에서 발생한 랜덤 노이즈도 증폭 출력된다. 또한, 앰프부(440)의 출력에는, 앰프부(440) 자신의 오프셋도 포함된다. 앰프부(440)는, 증폭한 신호를 디지털 값 생성 회로(400)에 공급한다. 또한, 앰프부(440)는, 특허청구의 범위에 기재된 증폭부의 한 예이다.

디지털 값 생성 회로(400)는, 앰프부(440)가 증폭한 출력 신호에 의거하여, 화소(310)에 입사한 광의 양(광자에 의해 화소에 축적된 전하의 양)을 나타내는 디지털 값을 생성하는 것이다. 디지털 값 생성 회로(400)는, 수직 신호선(341)마다 구비된다. 즉, 촬상 소자(100)에는, 수직 구동 회로(110)가 구동하는 화소(32행×128열)에 배선되는 128개의 수직 신호선(341)에 각각 접속되는 128개의 디지털 값 생성 회로(400)가 구비된다. 또한, 디지털 값 생성 회로(400)는, 화소(310)나 앰프부(440)에서 발생하는 오프셋 성분을 개략 제거하여 디지털 값을 생성하는 것이지만, 화소에서 발생한 랜덤 노이즈는 제거할 수 없이 디지털 값을 생성한다. 디지털 값 생성 회로(400)는, 생성한 디지털 값을, 디지털 값 생성 회로(400)마다 접속되어 있는 레지스터(130)에 공급한다. 또한, 디지털 값 생성 회로(400)는, 특허청구의 범위에 기재된 생성부의 한 예이다.

레지스터(130)는, 디지털 값 생성 회로(400)마다 구비되고, 디지털 값 생성 회로(400)로부터 공급된 디지털 값을 일시적으로 유지하는 것이다. 이 레지스터(130)는, 화소의 다음의 행의 신호가 판독되고 있는 기간(판독 기간)에, 유지하는 디지털 값을 바이너리 판정부(220)에 순번대로 출력한다.

조정치 유지부(210)는, 레지스터(130)로부터 순차적으로 공급된 디지털 값을 바이너리 판정할 때에 필요한 임계치를 나타내는 값(조정치)을 유지하는 것이다. 여기서, 조정치에 관해 설명한다. 조정치가 나타내는 임계치는, 화소에의 광자의 입사가 없는 경우의 디지털 값의 값과, 화소에 1광자가 입사한 경우의 디지털 값의 값과의 사이의 값으로 설정된 값이다. 광자의 입사가 없는 경우의 디지털 값과, 1광자가 입사한 경우의 디지털 값과의 사이의 차분은, 축적된 전하의 디지털 값으로의 변환 효율(어느 정도의 크기의 디지털 값으로 변환되는지를 나타내는 값)에 응하여 변화한다. 즉, 화소의 앰프 트랜지스터에 증폭 배율의 큰 것이 마련되는 등에 의해 변환 효율이 커질수록, 입사가 없는 경우의 디지털 값과, 1광자가 입사한 경우의 디지털 값과의 사이의 차분은 커진다. 조정치 유지부(210)는, 이와 같은 임계치를 지정하기 위한 조정치를, 화소마다 유지한다. 또한, 조정치는, 다가(다계조)의 디지털 값에 대해, 적은 계조치에 의해 임계치의 값을 특정할 수 있도록 설정된다. 즉, 조정치는, 디지털 값을 나타내는데 필요한 비트수보다도 적은 비트수로 임계치의 디지털 값을 특정할 수 있도록 설정된다. 또한, 조정치에 관해서는, 도 5를 참조하여 설명하기 때문에, 여기에서 설명을 생략한다.

조정치 유지부(210)는 반도체 기록 장치에 의해 구성되고, 예를 들면, 촬상 소자(100)의 제조 공정에서 조정치를 유지시켜서 사용 중에 변경하지 않는 경우에는, 불휘발성 메모리에 의해 실현된다. 또한, 촬상 소자(100)의 사용 중이나 사용 시작 전에 임계치를 검출하여 유지시키는 경우에는, SRAM(Static Random Access Memory) 등의 재기록 가능한 휘발성 메모리에 의해 실현된다. 예를 들면, 128행×128열의 화소(310)의 각각에 4비트의 조정치를 설정하는 경우에는, 64K비트의 용량을 갖는 조정치 유지부(210)가 촬상 소자(100)에 마련된다.

또한, 조정치 유지부(210)에 관해, 본 기술의 제1의 실시의 형태에서는, 화소마다의 조정치를 조정치 유지부(210)가 유지하는 예에 관해 설명한다. 또한, 소정의 그룹 단위(예를 들면, 열 단위)로 변환 효율이 같기 때문에 같은 임계치를 설정하는 것이 가능한 경우에는, 그룹 단위(예를 들면, 열 단위)로 조정치를 설정하는 것도 가능하다. 또한, 조정치 유지부(210)는, 특허청구의 범위에 기재된 유지부의 한 예이다.

바이너리 판정부(220)는, 레지스터(130)로부터 순차적으로 공급된 디지털 값에 의거하여, 이 디지털 값으로 변환된 신호를 출력한 화소에의 광자의 입사의 유무를 바이너리 판정하는 것이다. 이 바이너리 판정부(220)는, 바이너리 판정 대상의 디지털 값으로 된 신호를 출력한 화소에 대한 조정치를 조정치 유지부(210)로부터 취득한다. 그리고 바이너리 판정부(220)는, 조정치의 값과, 디지털 값의 계조치와의 관계를 나타내는 룩 업 테이블을 이용하여, 취득한 조정치를 디지털 값의 계조치로 변환한다. 그 후, 바이너리 판정부(220)는, 변환한 디지털 값의 계조치를 임계치로 하여, 바이너리 판정 대상의 디지털 값의 판정을 행한다. 바이너리 판정부(220)는, 판정 결과(바이너리값)를, 출력 회로(150)에 공급한다. 또한, 바이너리 판정부(220)는, 특허청구의 범위에 기재된 판정부의 한 예이다.

출력 회로(150)는, 촬상 소자(100)가 생성한 신호를 외부의 회로에 출력하는 것이다.

다음에, 화소(310)의 회로 구성의 한 예에 관해, 도 2를 참조하여 설명한다.

[화소의 회로 구성례]

도 2는, 본 기술의 제1의 실시의 형태의 화소(310)의 회로 구성의 한 예를 도시하는 모식도이다.

화소(310)는, 광전 변환을 행함에 의해, 입사광인 광신호를 전기 신호로 변환하는 것이다. 화소(310)는, 그 변환된 전기 신호를 증폭하여, 화소 신호로서 출력한다. 이 화소(310)는, 예를 들면, 부유 확산층(플로팅 디퓨전 : FD : Floating-Diffusion)을 갖는 FD 앰프에 의해 전기 신호를 증폭한다.

또한, 도 2에서는, 앰프부(440)가 수직 신호선(341)마다 구비되는 것을 상정하고, 소스 폴로워형의 앰프 트랜지스터를 구비하는 화소를 설명한다.

화소(310)는, 포토 다이오드(311)와, 전송 트랜지스터(312)와, 리셋 트랜지스터(313)와, 앰프 트랜지스터(314)를 구비한다.

화소(310)에서, 포토 다이오드(311)는, 그 애노드 단자가 접지되고, 캐소드 단자가 전송 트랜지스터(312)의 소스 단자에 접속된다. 또한, 전송 트랜지스터(312)는, 그 게이트 단자가 전하 전송선(332)에 접속되고, 그 드레인 단자가 플로팅 디퓨전(FD(322))을 통하여 리셋 트랜지스터(313)의 소스 단자와 앰프 트랜지스터(314)의 게이트 단자에 접속된다.

또한, 리셋 트랜지스터(313)는, 그 게이트 단자가 화소 리셋선(331)에 접속되고, 그 드레인 단자가 전원선(323)과 앰프 트랜지스터(314)의 드레인 단자에 접속된다. 또한, 앰프 트랜지스터(314)의 소스 단자가 수직 신호선(341)에 접속된다.

포토 다이오드(311)는, 광의 강도에 응하여 전하를 발생시키는 광전 변환 소자이다. 이 포토 다이오드(311)에서는, 포토 다이오드(311)에 입사한 광자에 의해 전자와 홀과의 페어가 발생하고, 여기서는 이 발생된 전자가 축적된다.

전송 트랜지스터(312)는, 수직 구동 회로(110)로부터의 신호(전송 펄스)에 따라, 포토 다이오드(311)에서 발생한 전자를 FD(322)에 전송하는 것이다. 이 전송 트랜지스터(312)는, 예를 들면, 그 게이트 단자에 공급되는 전하 전송선(332)으로부터 신호(펄스)가 공급되면 도통 상태가 되어, 포토 다이오드(311)에서 발생한 전자를 FD(322)에 전송한다.

리셋 트랜지스터(313)는, 수직 구동 회로(110)로부터 공급되는 신호(리셋 펄스)에 따라, FD(322)의 전위를 리셋하기 위한 것이다. 리셋 트랜지스터(313)는, 화소 리셋선(331)을 통하여 리셋 펄스가 게이트 단자에 공급되면 도통 상태가 되고, FD(322)로부터 전원선(323)에 전류가 흐른다. 이에 의해, 플로팅 디퓨전(FD(322))에 축적된 전자가 전원에 인발되고, 플로팅 디퓨전이 리셋된다(이후에는, 이 때의 전위를 리셋 전위로 칭한다). 또한, 포토 다이오드(311)를 리셋하는 경우에는, 전송 트랜지스터(312)와 리셋 트랜지스터(313)가 동시에 도통 상태가 된다. 이에 의해 포토 다이오드(311)에 축적된 전자가 전원에 인발되고, 광자가 미입사의 상태(암상태)로 리셋된다. 또한, 전원선(323)에 흐르는 전위(전원)는, 리셋이나 소스 폴로워에 사용되는 전원이고, 예를 들면, 3V가 공급되어 있다.

앰프 트랜지스터(314)는, 플로팅 디퓨전(FD(322))의 전위를 증폭하여, 그 증폭된 전위에 응한 신호(출력 신호)를 수직 신호선(341)에 출력하기 위한 것이다. 도 2에서 도시하는 앰프 트랜지스터(314)는, 소스 폴로워형의 앰프 트랜지스터이고, 증폭의 배율은, 1에 가까운 것으로 된다. 이 앰프 트랜지스터(314)는, 플로팅 디퓨전(FD(322))의 전위가 리셋되어 있는 상태인 경우(리셋 전위인 경우)에는, 이 리셋 전위에 응한 출력 신호(이후에는, 리셋 신호로 칭한다)를, 수직 신호선(341)에 출력한다. 또한, 앰프 트랜지스터(314)는, 포토 다이오드(311)가 축적한 전자가 FD(322)에 전송되어 있는 경우에는, 이 전송된 전자의 양에 응한 출력 신호(이후에는, 축적 신호로 칭한다)를, 수직 신호선(341)에 출력한다. 또한, 도 1과 같이 수직 신호선(341)을 복수의 화소에서 공유하는 경우에는, 앰프 트랜지스터(314)와 수직 신호선(341)과의 사이에, 화소마다 선택 트랜지스터를 삽입하도록 하여도 좋다.

또한, 도 2에서 도시한 바와 같은 화소의 기본 회로나 동작 기구는 통상의 화소와 마찬가지이고, 그 밖에도 다양한 변화가 생각된다. 그러나, 본 기술에서 상정하는 화소는, 종래의 화소에 비하여, 변환 효율이 현저하게 높아지도록 설계된다. 그를 위해서는, 소스 폴로워를 구성하는 앰프(앰프 트랜지스터(314))의 게이트 단자의 기생 용량(FD(322)의 기생 용량)이, 실효적으로 극한까지 작아지도록 화소를 설계한다. 이 설계는, 예를 들면, 레이아웃을 궁리하는 수법이나, 소스 폴로워의 출력을 화소 내의 회로에 피드백하는 수법(예를 들면, 일본 특개평5-63468, 일본 특개2011-119441을 참조)에 의해 행할 수 있다.

다음에, 앰프 트랜지스터(314)의 게이트 단자의 기생 용량이 작아지도록 설계된 화소(310)의 레이아웃의 한 예에 관해, 도 3을 참조하여 설명한다.

[화소의 평면 레이아웃례]

도 3은, 본 기술의 제1의 실시의 형태의 화소(310)의 레이아웃의 한 예를 모식적으로 도시하는 도면이다.

여기서는, 앰프 트랜지스터(314)의 게이트 단자의 기생 용량 및 플로팅 디퓨전(FD(322))에 주목하여 설명한다.

도 3에 도시하는 화소(310)의 레이아웃에서는, 포토 다이오드(311)와, FD(322)와, 수직 신호선(341)이 도시되어 있다. 또한, 도 3에는, 전송 트랜지스터(312)의 게이트 단자의 배선(게이트 배선(362))과, 리셋 트랜지스터(313)의 게이트 단자의 배선(게이트 배선(363))과, 앰프 트랜지스터(314)의 게이트 단자의 배선(게이트 배선(364))이 도시되어 있다. 또한, FD(322)는 굵은 파선에 의해 도시되고, 수직 신호선(341)은 가는 파선에 의해 도시되고, 게이트 배선(362 내지 364)은 사선을 붙였던 사각형에 의해 도시되어 있다.

또한, 도 3에는, 전송 트랜지스터(312)의 드레인 단자와, 리셋 트랜지스터(313)의 소스 단자와, 이 2개의 단자 사이의 배선에 대응한 불순물 확산층(확산층(371))이 도시되어 있다. 또한, 도 3에는, 리셋 트랜지스터(313)의 드레인 단자와, 앰프 트랜지스터(314)의 드레인 단자와, 이 2개의 단자 사이의 배선에 대응한 불순물 확산층(확산층(372))이 도시되어 있다. 그리고, 도 3에는, 앰프 트랜지스터(314)의 소스 단자에 대응한 불순물 확산층(확산층(373))이 도시되어 있다. 또한, 확산층(371 내지 373)은, 미세한 점을 붙인 사각형에 의해 도시되어 있다.

또한, 이 레이아웃에는, 게이트 배선(362)을 전하 전송선(332)에 접속하기 위한 콘택트(콘택트(382))와, 게이트 배선(363)을 화소 리셋선(331)에 접속하기 위한 콘택트(콘택트(383))가 도시되어 있다. 또한, 이 레이아웃에는, 게이트 배선(364)을 FD(322)에 접속하기 위한 콘택트(콘택트 384)와, 확산층(371)을 FD(322)에 접속하기 위한 콘택트(콘택트 385)가 도시되어 있다. 또한, 이 레이아웃에는, 확산층(372)을 전원선(323)에 접속하기 위한 콘택트(콘택트(386))와, 확산층(373)을 수직 신호선(341)에 접속하기 위한 콘택트(콘택트(387))가 도시되어 있다.

여기서, 화소(310)의 레이아웃에 관해, FD(322)의 사이즈에 주목하여 설명한다. 화소(310)에서는, FD(322)에서의 기생 용량이 최소가 되도록 레이아웃이 설계된다. 이 때문에, 화소(310)에서는, 확산층(371)을 게이트 배선(364)에 연결하는 배선부위인 FD(322)와, 확산층(371)과, 게이트 배선(364)이 제조 가능한 한 최소 면적이 되도록 레이아웃이 설계된다. 또한, 화소(310)에서는, 앰프 트랜지스터(314)의 드레인 단자에서의 폭(확산층(373)의 게이트 배선(364) 부근)이 조여진다.

도 3에 도시하는 바와 같은 설계에 의해 기생 용량을 작게 함으로써, FD(322)에 축적된 전자가 소수라도 충분히 큰 출력 신호가 수직 신호선(341)에 출력되도록 할 수 있다. 이 출력 신호의 크기는, 앰프 트랜지스터(314)의 랜덤 노이즈보다 충분히 크면 좋다. 1광자가 FD(322)에 축적된 때의 출력 신호가 앰프 트랜지스터(314)의 랜덤 노이즈보다 충분히 큰 상태가 되면, 화소로부터의 신호는 양자화되고, 화소의 축적 광자 수를 디지털 신호로서 검출할 수 있게 된다.

예를 들면, 앰프 트랜지스터(314)의 랜덤 노이즈가 50㎶∼100㎶ 정도이고, 출력 신호의 변환 효율이 600㎶/e- 정도로 끌어 올려진 경우에는, 출력 신호는 랜덤 노이즈보다 충분히 크기 때문에, 원리적으로 1광자의 검출이 가능하다.

또한, 도 3에 도시한 바와 같은 화소(310)는, 예를 들면, 3V 정도의 전원 전압이 공급되는 경우에는, 포토 다이오드(311)에 1000e- 정도의 전하를 축적하는 것도 가능하다. 이 경우에서의 축적 신호(출력 신호)는, 0.6V 정도의 동작 레인지를 갖는 아날로그 출력으로 된다. 이 경우에도, 1전자당의 신호의 크기가 종래와 비교하여 약 10배 크다. 이 때문에, 앰프 트랜지스터(314)나 디지털 값 생성 회로(400)의 랜덤 노이즈의 영향은 약 1/10로 된다. 즉, 화소(310)는 저조도 촬상에 적합하게 되어 있다.

이와 같이, 포토 다이오드 및 앰프 트랜지스터를 구비하는 화소의 출력 신호는, 변환 효율이 충분히 높은 경우에는, 바이너리 데이터로서도, 계조를 갖는 아날로그 데이터로서도 취급할 수 있다. 그러나, 이와 같은 화소는, 1회의 촬상에서의 검출 광량의 상한(다이내믹 레인지)이 작다는 과제가 있다. 다이내믹 레인지를 향상시키기 위해서는, 화소가 출력한 신호의 판독 속도를 올려서 프레임 레이트를 높이고 나서 복수회의 판독 결과를 집적하는 것이 유효하다. 예를 들면, 광자의 입사를 바이너리 판정하는 경우에 있어서, 1023회의 노광과 판독을 행하여 결과를 집적하면, 1화소당의 다이내믹 레인지가 10비트의 계조의 데이터가 된다. 또한, 최대의 축적 전자수가 1000e-이고, 아날로그 출력한 후에 광자 수를 판정하는 경우에도, 16회의 노광과 판독을 행하여 결과를 집적하면, 최대의 축적 전자수가 16,000e-인 화소의 출력과 등가가 된다.

또한, 도 3에서는, 기생 용량이 실효적으로 극한까지 작아지도록 화소를 설계하여 1광자가 검출 가능한 화소의 예에 관해 설명하였지만, 이것으로 한정되는 것이 아니다. 그 외에, 광전 변환으로 얻어진 전자를 화소 내에서 증폭하는 화소에 의해서도, 마찬가지로 1광자의 검출을 실시할 수 있다. 예를 들면, 화소 내의 포토 다이오드와 앰프 트랜지스터의 게이트 단자와의 사이에 복수단의 CCD 증배 전송 소자가 매입된 화소가 생각된다(예를 들면, 일본 특개2008-35015를 참조). 이 화소에서는, 광전 변환된 전자가 화소 내에서 10배 정도로 증배된다. 이와 같이, 화소 내에서 전자를 증배함으로서도 1광자 검출은 가능하고, 이와 같은 화소를 배치한 촬상 소자를 촬상 소자(100)로서 이용할 수도 있다.

다음에, 디지털 값 생성 회로(400)의 기능 구성에 관해 도 4를 참조하여 설명한다.

[디지털 값 생성 회로의 기능 구성례]

도 4는, 본 기술의 제1의 실시의 형태의 디지털 값 생성 회로(400)의 기능 구성례의 한 예 및 디지털 값 생성 회로(400)의 동작례의 한 예를 도시하는 개념도이다.

도 4a에서는, 디지털 값 생성 회로(400)의 기능 구성으로서, 앰프부(440)와, ACDS(Analog Correlated Double Sampling ; 아날로그 상관 2중 샘플링)부(410)와, DCDS(Digital CDS ; 디지털 상관 2중 샘플링)부(420)가 도시되어 있다.

또한, 도 4a에서는, 디지털 값 생성 회로(400)에 접속된 수직 신호선(341)과, 이 수직 신호선(341)에 접속된 화소(310)의 일부와, 화소 어레이부(300)와, 앰프부(440)가 디지털 값 생성 회로(400)의 기능 구성과 함께 도시되어 있다.

ACDS부(410)는, 아날로그 CDS에 의해 오프셋 제거를 행하는 것이고, 스위치(412)와, 커패시터(413)와, 비교기(411)를 구비한다.

스위치(412)는, 비교기(411)에 기준 전압을 입력하는 입력단자와, 비교기(411)에 비교 대상의 신호를 입력하는 입력단자와의 어느 하나에 수직 신호선(341)을 접속하기 위한 스위치이다. 이 스위치(412)는, 화소(310)의 리셋 신호를 샘플 홀드시키는 경우에는, 기준 전압을 입력하는 입력단자(커패시터(413)가 접속되어 있는 좌측의 단자)에 수직 신호선(341)을 접속한다. 또한, 스위치(412)는, 아날로그 CDS의 결과를 비교기(411)가 출력하는 경우에는, 비교 대상의 신호를 입력하는 입력단자(커패시터가 없는 우측의 단자)에 수직 신호선(341)을 접속한다.

커패시터(413)는, 화소(310)의 리셋 신호를 샘플 홀드하기 위한 유지 용량이다.

비교기(411)는, 샘플 홀드한 신호와, 비교 대상의 신호와의 차분을 출력하는 것이다. 즉, 비교기(411)는, 샘플 홀드된 리셋 신호와, 수직 신호선(341)으로부터 공급된 신호(축적 신호 또는 리셋 신호)와의 차분을 출력한다. 즉, 비교기(411)는, kTC 노이즈 등의 화소(310)에서 생긴 오프셋이나 앰프부(440)의 오프셋 등을, 축적 신호 또는 리셋 신호로부터 제거한다.

또한, 비교기(411)는, 예를 들면, 게인 1의 오페 앰프에 의해 실현된다. 비교기(411)는, 차분의 신호를, DCDS부(420)에 공급한다. 또한, 여기서는, 리셋 신호와 리셋 신호와의 차분의 신호를 무신호라고 칭하고, 리셋 신호와 축적 신호와의 차분의 신호를 정미(net)의 축적 신호로 칭한다.

DCDS부(420)는, 디지털 CDS에 의해 오프셋 제거를 행하는 것이고, AD(Analog Digital) 변환부(421)와, 레지스터(422)와, 스위치(423)와, 감산기(424)를 구비한다.

AD 변환부(421)는, 비교기(411)로부터 공급된 신호를 AD 변환하는 것이다

스위치(423)는, AD 변환부(421)가 생성한 AD 변환 후의 신호의 공급처를 전환하는 스위치이다. 스위치(423)는, AD 변환부(421)가 무신호의 AD 변환의 결과(디지털의 무신호)를 출력하는 경우에는, 이 신호를 레지스터(422)에 공급하고, 레지스터(422)에 래치(유지)시킨다. 이에 의해, 비교기(411)나 AD 변환부(421)의 오프셋의 값이 레지스터(422)에 유지된다. 또한, 스위치(423)는, AD 변환부(421)가 정미의 축적 신호의 AD 변환의 결과(디지털의 정미의 축적 신호)를 출력하는 경우에는, 이 신호를 감산기(424)에 공급한다.

레지스터(422)는, 무신호의 AD 변환의 결과를 유지하는 것이다. 레지스터(422)는, 유지한 무신호의 AD 변환의 결과(디지털의 무신호)를 감산기(424)에 공급한다.

감산기(424)는, 디지털의 정미의 축적 신호의 값으로부터 디지털의 무신호의 값을 감산하는 것이다. 감산기(424)는, 감산한 결과(정미의 디지털 값)를 출력한다.

여기서, 앰프부(440)를 마련하는 이점에 관해, 디지털 값 생성 회로(400)의 각 구성의 동작의 점에서 설명한다. 화소(310)가 출력한 신호를 앰프부(440)에 의해 N배로 증폭함에 의해, AD 변환부(421)가 AD 변환을 행할 때에 필요한 분해능을 1/N로 떨어뜨릴 수 있다. 특히, 화소(310)와 ACDS부(410)와의 사이에 앰프부(440)를 마련함으로써, 화소(310)의 신호가 ACDS부(410)에 들어가기 전에 N배로 증폭된 한편으로, 화소(310)에서 생긴 오프셋 및 앰프부(440)의 오프셋에 관해서는 ACDS부(410)에서 제거할 수 있다. 즉, 화소(310)의 오프셋과 앰프부(440)의 오프셋이 제거된 신호를 AD 변환부(421)가 AD 변환함에 의해, AD 변환할 때의 오프셋 성분이 최소로 억제된다.

즉, 앰프부(440)를 구비하지 않은 다른 촬상 소자와 비교하여, AD 변환의 분해능이 1/N로 좋은데다가, AD 변환할 때의 오프셋 성분의 양은 같기 때문에, AD 변환의 소요 시간을 단축할 수 있다. 특히, 무신호를 AD 변환할 때에는, 오프셋 성분이 최소로 억제된 무신호를 1/N의 분해능으로 AD 변환하기 때문에, 소요 시간이 대폭적으로 단축된다. 또한, 여기서 무신호를 구성하는 오프셋 성분은, ACDS부(410)에서 생긴 오프셋 성분과, DCDS부(420)에서 생긴 오프셋 성분이다.

또한, 촬상 소자(100)를 이용하여 1광자 검출 등의 미소한 광을 검출하는 경우에는, 화소(310)로부터의 축적 신호의 대부분이 무신호(오프셋)가 된다, 또한, 1광자 검출의 경우에는, 화소(310)의 출력 신호를 위해 카운트하는 양(전위차)이 매우 작아지고, 화소(310)의 출력 신호를 위한 AD 변환 시간이 매우 짧다. 즉, AD 변환에 걸리는 시간을 대폭적으로 단축할 수 있다.

또한, 다계조의 데이터를 생성하는 통상의 촬상 소자에서 화소가 출력한 신호를 증폭한 앰프부를 마련하면, 앰프부(440)의 게인의 편차가 최종 출력에 그대로 반영되어, 칼럼(열)마다의 줄무늬가 된다. 그러나, 미약광을 검출 대상으로 하여 화소에의 1광자의 입사의 유무를 바이너리 판정하는 경우에는, 광자 수 「0」과, 광자 수 「1」을 식별하기 위한 임계치(판정 임계치)를 적절하게 설정함에 의해, 게인 편차의 영향을 필터링하여, 완전히 배제하는 것이 가능해진다. 또한, 이 판정 임계치의 설정에 관해서는, 도 5 및 도 7을 참조하여 설명하기 때문에, 여기에서 상세한 설명을 생략한다.

또한, 도 4에서 도시한 디지털 값 생성 회로(400)는, 비교기(411)와 AD 변환부(421)를 일체화시켜서, 오토 제로 동작으로 CDS를 행하도록 하여도 좋다. 또한, 이와 같은 디지털 값 생성 회로(400)의 회로 구성의 한 예에 관해서는, 도 12를 참조하여 설명한다.

여기서, 도 4a에서 도시한 디지털 값 생성 회로(400)의 동작에 관해 도 4b를 참조하여 설명한다.

도 4b에서는, 디지털 값 생성 회로(400)의 동작례의 한 예를 도시하는 플로 차트가 도시되어 있다. 또한, 도 4b에서 도시하는 플로 차트의 각 순서의 테두리는, 도 4a에서 도시한 각 구성을 둘러싸는 테두리와 대응한다. 즉, 2중의 테두리로서 도시하는 순서는 화소(310)의 순서를 나타내고, 긴 선의 파선의 테두리로 도시하는 순서는 ACDS부(410)의 순서를 나타내고, 짧은 선의 파선의 테두리로 도시하는 순서는 DCDS부(420)의 순서를 나타내고, 태선의 테두리로 도시하는 순서는, 앰프부(440)의 순서를 나타내다. 또한, 설명의 편의상, ACDS부(410)에 의한 ACDS 처리에 관해서는, 도시를 생략하고, DCDS부(420)가 AD 변환을 행할 때의 순서로 함께 설명한다.

우선, 선택된 행의 화소(화소(310))에서, 앰프 트랜지스터(314)의 게이트 단자의 전위(FD(322)의 전위)가 리셋되고, 수직 신호선(341)에 리셋 신호가 출력된다(스텝 511).

계속해서, 화소(310)로부터 출력된 리셋 신호가, 앰프부(440)에 의해 N배(N>1)로 증폭된다(스텝 512). 또한, 이 증폭된 리셋 신호에서는, 화소의 오프셋 성분인 kTC 노이즈나, 앰프부(440)의 오프셋 성분도 포함되고, 이들의 노이즈도 증배되어 출력된다. 또한, 이 증폭된 리셋 신호에는, 화소에서 발생한 랜덤 노이즈도 포함되고, 이 랜덤 노이즈도 증배되어 출력된다.

그리고, 앰프부(440)에 의해 증폭된 리셋 신호가, ACDS부(410)의 커패시터(413)에 의해 샘플 홀드된다(스텝 513).

그 후, 앰프부(440)에 의해 증폭된 리셋 신호와, 샘플 홀드된 리셋 신호와의 차분의 신호(무신호)가, DCDS부(420)의 AD 변환부(421)에 의해 AD 변환된다(스텝 514). 또한, 이 AD 변환된 무신호에는, 비교기(411)나 AD 변환부(421)에 의해 발생한 노이즈가 포함되어 있고, 이들의 노이즈를 상쇄(오프셋)하기 위한 값이 디지털 검출된 것이다. 그리고, 이 무신호의 AD 변환의 결과가, 오프셋 값으로서 레지스터(422)에 유지된다(스텝 515).

계속해서, 화소(310)에서, 포토 다이오드(311)가 축적한 전자가 FD(322)에 전송되고, 화소(310)로부터 축적 신호가 출력된다(스텝 516). 그 후, 화소(310)로부터 출력된 축적 신호가, 앰프부(440)에 의해 N배(N>1)로 증폭된다(스텝 517). 그리고, 앰프부(440)에 의해 증폭된 축적 신호와, 샘플 홀드된 리셋 신호와의 차분의 신호(정미의 축적 신호)가, DCDS부(420)의 AD 변환부(421)에 의해 AD 변환된다(스텝 518). 또한, 샘플 홀드된 리셋 신호와의 차분의 신호로 함에 의해, 화소의 오프셋 성분이나, 앰프부(440)의 오프셋 성분이 상쇄된다. 또한, 이 차분의 신호의 AD 변환의 결과에는, 비교기(411)나 AD 변환부(421)에 의해 발생하는 노이즈가 포함되어 있다. 또한, 차분의 신호의 AD 변환의 결과에는, 화소의 랜덤 노이즈도 포함되어 있다.

그리고, 감산기(424)에 의해, 정미의 축적 신호의 AD 변환의 결과(2회째)의 값으로부터, 레지스터(422)에 유지된 무신호의 AD 변환의 결과(1회째)의 값이 공제된 값이 출력된다(스텝 519). 이에 의해, 비교기(411)나 AD 변환부(421)에 기인한 노이즈(오프셋 성분)가 캔슬되고, 화소(310)가 출력한 축적 신호의 크기와, 화소의 랜덤 노이즈의 크기를 나타내는 디지털 값(정미의 디지털 값)이 출력된다.

이와 같이, 화소에서 발생한 랜덤 노이즈는, ACDS 및 DCDS에 의해 상쇄되지 않고, 정미의 디지털 값에 포함되어 버린다. 특히, 앰프부(440)에 의해 증폭되기 때문에, 랜덤 노이즈에 의한 디지털 값의 값의 편차가 커진다.

또한, 여기서는, 디지털 값에 포함되는 랜덤 노이즈로서, 화소의 랜덤 노이즈에만 주목하여 설명하였지만, 앰프부(440), ACDS부(410) 및 DCDS부(420)도 각각이 랜덤 노이즈를 발생시킨다. 이들의 랜덤 노이즈도 정미의 디지털 값에 포함된다. 특히, 앰프부(440)의 랜덤 노이즈는, N배로 증폭되어 버린다. 또한, 앰프부(440)의 랜덤 노이즈는, 앰프부(440)를 충분히 대면적의 트랜지스터로 구성함에 의해 저감시킬 수 있다. 또한, 이들의 랜덤 노이즈는, 다중 샘플링이나 대역 제한에 의해 어느 정도 저감시킬 수 있지만, 오프셋 성분과 같이 완전 제거할 수는 없다.

디지털 값 생성 회로(400)에 의해 생성된 정미의 디지털 값은, 바이너리 판정부(220)에 공급된다. 그리고, 바이너리 판정부(220)는, 조정치 유지부(210)가 유지하는 화소마다의 조정치로부터, 이 공급된 정미의 디지털 값으로 된 축적 신호를 출력한 화소의 바이너리 판정의 임계치를 설정한다. 그 후, 이 설정된 임계치와 정미의 디지털 값이 비교되어, 1광자의 입사의 유무가 바이너리 판정부(220)에 의해 바이너리 판정된다.

다음에, 조정치 유지부(210)가 유지하는 화소마다의 조정치에 관해, 도 5를 참조하여 설명한다.

[조정치 유지부가 유지하는 화소마다의 조정치의 한 예]

도 5는, 본 기술의 제1의 실시의 형태의 조정치 유지부(210)가 유지하는 조정치를 설명하기 위한 도면이다.

도 5a에는, 조정치 유지부(210)가 유지하는 화소마다의 조정치를 모식적으로 도시하는 표가 표시되어 있다. 또한, 도 5b에는, 바이너리 판정부(220)에서의 바이너리 판정의 판정 임계치(디지털 값의 계조치)와 조정치와의 관계를 모식적으로 도시하는 표가 표시되어 있다.

또한, 도 5a에서는, 화소 어레이부(300)에서의 128행×128열의 화소를, 행번호 및 열번호에 의해 특정하여 나타낸다. 또한, 도 5에서는, 조정치는, 4비트(0 내지 15)의 값인 것으로 한다.

도 5a의 표에 표시하는 바와 같이, 화소마다의 조정치가 조정치 유지부(210)에 유지된다. 또한, 이 조정치는, 예를 들면, 촬상 소자(100)의 제조 공정에서 화소마다 설정되어 조정치 유지부(210)에 유지된다. 이 조정치의 설정에 관해서는, 도 9 내지 도 11을 참조하여 설명하기 때문에, 여기에서 설명을 생략한다.

이 도 5a에서 도시하는 조정치는, 바이너리 판정부(220)가 바이너리 판정을 행할 때에, 바이너리 판정 대상의 화소의 조정치가 취득된다. 그리고, 바이너리 판정부(220)에서, 조정치 각각의 값(0 내지 15)에 대응시켜진 판정 임계치(계조치)로 변환된다.

즉, 도 5b의 표에 표시하는 바와 같은, 조정치의 값과, 판정 임계치(계조치)와의 관련시킴을 나타내는 정보(룩 업 테이블)를 바이너리 판정부(220)가 유지하고, 이 정보에 의거하여 조정치가 판정 임계치로 변환된다. 즉, 4비트의 조정치로, 16계조의 판정 임계치를 설정할 수 있다.

조정치가 판정 임계치로 변환되면, 변환된 임계치에 의거하여 바이너리 판정부(220)가 바이너리 판정을 행한다. 이에 의해, 화소 각각의 출력치의 편차에 대해 화소마다 적절한 임계치를 설정하여 바이너리 판정을 행할 수가 있다. 예를 들면, 도 1에서 도시한 앰프부(440)마다 게인이 다름과 함께, 도 2에서 도시한 화소의 앰프 트랜지스터(314)마다도 게인이 다른 경우에는, 화소가 출력한 신호에 걸리는 게인이 화소마다 크게 다른 것이 상정된다. 이와 같은 경우에도, 화소마다 적절한 임계치를 설정함에 의해, 바이너리 판정을 정확하게 행할 수 있다.

또한, 도 5에서는, 화소마다 조정치가 설정되는 예를 설명하였지만, 편차의 단위마다 조정치를 설정하는 것도 생각된다. 예를 들면, 칼럼마다(수직 신호선(341)마다)에 앰프부(440)가 마련되는 경우에 있어서, 앰프부(440)의 게인은 흐트러지는 것이지만 화소의 앰프 트랜지스터(314)에서의 게인의 편차가 없다면, 칼럼마다 조정치를 마련할 수도 있다.

다음에, 각 화소에 입사한 광자의 수와 검출 결과(바이너리 판정의 결과)와의 관계에 관해, 도 6을 참조하여 설명한다.

[각 화소에 입사한 광자의 수와 검출 결과와의 관계례]

도 6은, 본 기술의 제1의 실시의 형태에서, 단위 노광 기간에 각 화소에 입사하는 광자의 평균수와 카운트 확률과의 관계를 도시하는 그래프이다.

또한, 촬상 소자의 각 화소에는, 촬상 소자의 각 화소에 대해 광자가 균일하면서 랜덤하게 입사하는 것을 상정하여 설명한다. 또한, 광자는, 시간적으로도 균일하면서 랜덤하게 입사하는 것을 상정한다.

이와 같은 조건에서, 단위 노광 기간 내에 각 화소에 입사하는 광자의 평균수(평균 광자 수)와, 입사한 광자가 카운트(바이너리 판정부(220)에서 「1」로 판정)되는 확률(카운트 확률)과의 관계는, 푸아송 분포(Poisson distribution)에 따른다. 푸아송 분포에 따르기 때문에, 평균 광자 수와 카운트 확률과의 관계는, 다음의 식1에 표시하는 관계가 된다.

[수식 1]

여기서, P(k)는, 단위 노광 기간 내에서, 단위 화소에 광자 입사가 k회 발생(k 개의 광자가 입사)하는 확률이다. 또한, λ는, 단위 노광 기간 내에서, 단위 화소에 입사하는 광자의 평균 개수(평균 광자 수)이다. 또한, e는, 자연대수의 밑(≒2.718)이다.

즉, 상술한 식1의 확률(P(k))은, 단위 노광 기간 중에 각 화소에 입사하는 광자의 수가 평균 광자 수(λ)의 경우에 있어서, 입사하는 광자의 수가 광자 수(k)일 확률을 나타낸다.

여기서, 단위 노광 기간 중에 있어서 촬상 소자의 각 화소에 입사한 광자의 수의 평균(평균 광자 수(λ))이 「0.21」인 것을 상정하여, 평균 광자 수와 카운트 확률과의 관계를 설명한다. 이 경우에 있어서, 광자 수(k)와, 확률(P(k))은, 상술한 식1에 의거하여, 다음과 같은 관계가 된다.

단위 화소에 입사하는 광자가 0개(k=0)인 확률 : 0.8105

단위 화소에 입사하는 광자가 1개(k=1)인 확률 : 0.1702

단위 화소에 입사하는 광자가 2개(k=2)인 확률 : 0.0179

단위 화소에 입사하는 광자가 3개(k=3)인 확률 : 0.0013

···(이 이하는, 값이 매우 작기(0.00007 이하) 때문에 생략)

이와 같이, 단위 화소에 입사하는 광자가 중복되는 확률은, 중복되는 광자의 수가 많아질수록, 값이 작아진다.

다음에, 이와 같은 확률로 광자가 입사하는 경우에 있어서의 촬상 소자가 생성하는 신호에 관해 설명한다.

바이너리 판정부(220)가 출력하는 디지털 값이 「0」이 되는 경우는, 단위 화소에 입사하는 광자가 0개인 케이스이다. 즉, 디지털 값이 「0」이 되는 확률은, 단위 화소에 입사하는 광자가 0개인 케이스의 확률인 「0.8105」이다.

한편, 바이너리 판정부(220)가 출력하는 디지털 값이 「1」이 되는 경우는, 단위 화소에 입사하는 광자가 1개 이상의 모든 케이스이다. 즉, 디지털 값이 「1」이 되는 확률(카운트 확률)은, 단위 화소에 입사하는 광자가 1개 이상의 케이스의 확률을 총합한 값인 「0.1894」있다.

또한, 평균 광자 수(λ)가 「0.21」이기 때문에, 카운트 확률 「0.1894」는, 입사한 광자의 약 10%가 카운트되지 않은(카운트 로스) 것을 나타내고 있다. 이 카운트 로스는, 단위 노광 기간 내에서, 단위 화소에 2개 이상의 광자 입사가 있던 것을 「1」로 카운트한 것에 기인하여 생기고 있다. 따라서 평균 광자 수(λ)가 커질수록 카운트 로스도 커진다.

여기까지는, 평균 광자 수(λ)가 「0.21」인 것을 상정하여 설명하였지만, 이와 같은 평균 광자 수(λ)와 카운트 확률과의 관계는, 공간적이면서 시간적으로 광자가 균일하면서 랜덤하게 입사하는 경우에는 일의적이다. 즉, 종축을 카운트 확률을 나타내는 축으로 하고, 횡축을 단위 노광 기간에 각 화소에 입사한 광자의 평균 광자 수로 하면, 카운트 확률과 평균 광자 수와의 관계는, 도 6의 표의 실선(선 521)으로 도시하는 관계가 된다.

또한, 도 6의 표에서, 쇄선(쇄선 522)으로 도시하는 평균 광자 수의 위치는, 입사한 광자의 약 10%가 카운트 로스되는 위치(10% 검출 로스 위치)를 나타낸다. 약 10%의 카운트 로스를 허용하는 경우에는, 평균 광자 수가 「0.21」 이하의 경우에는 리니어리티를 보증할 수 있는 것으로 되다. 이것을 촬상 소자가 생성한 디지털 출력치의 측에서 보면, 즉 촬상 소자가 생성한 디지털 값에서의 카운트 확률이 「0.1894」 이하인 경우에는, 리니어리티를 보증할 수 있는 조도와 노광 조건으로 촬상한 것이라고 판단된다. 한편, 카운트 확률이 「0.1894」를 초과하고 있는 경우(도 6의 압축 영역(523)으로 도시하는 범위)에는, 카운트 로스가 많고, 리니어리티를 보증할 수 없다고 판단된다.

또한, 카운트 확률과 평균 광자 수와의 사이에는 도 6의 표에 표시하는 바와 같은 관계가 있기 때문에, 이 표에 표시하는 바와 같은 관계를 나타내는 데이터(예를 들면, 푸아송 분포 또는 푸아송 분포에 근사시킨 함수나 테이블)를 유지시킴에 의해, 카운트값의 보정을 시행할 수 있다. 이 보정은, 우선, 촬상 소자가 생성한 디지털 값에 의거하여 카운트 확률(「1」의 값의 화소의 전 화소에서의 비율)을 산출하고, 이 카운트 확률과, 도 6의 표에 표시하는 관계를 나타내는 데이터로부터 평균 광자 수를 산출한다. 그리고, 그 산출하는 평균 광자 수로부터, 촬상 소자에 입사한 광자의 수를 산출한다. 이 보정을 행하는 경우에는, 리니어리티를 보증할 수 있는 범위 내에서 사용하는 경우(보정 없는 경우)와 비교하여, 한 자릿수 정도 검출 다이내믹 레인지를 올리는 것이 가능해진다.

또한, 조정치 유지부(210)에 유지된 화소마다의 조정치를 이용하여 바이너리 판정이 촬상 소자(100)에서 행하여지기 때문에, 촬상 소자(100)를 구비하는 장치는, 정확하게 광자를 카운트할 수 있고, 리니어리티의 판단이나, 카운트값의 보정을 정확하게 행할 수 있다.

다음에, 화소마다의 조정치에 의거하여 바이너리 판정을 행하는 효과에 관해, 도 7을 참조하여 설명한다.

[효과례]

도 7은, 본 기술의 제1의 실시의 형태의 조정치 유지부(210)에 유지되어 있는 화소마다의 조정치를 이용하여 바이너리 판정을 행하는 것의 효과를 모식적으로 도시하는 도면이다.

도 7a에는, 화소마다 게인이 흐트러지는 촬상 소자에 있어서, 하나의 임계치를 이용하여 모든 화소의 바이너리 판정을 행하는 것을 상정한 예(모든 화소로 단일의 임계치를 설정하는 예)가 도시되어 있다.

이 도 7a에는, 게인이 다른 2개의 화소(화소(A), 화소(B))의 출력 신호의 빈도 분포를 각각 나타내는 2개의 그래프가 도시되어 있다. 이 2개의 그래프는, 종축을 빈도를 나타내는 축으로 하고, 횡축을 신호량(디지털 값의 계조치)을 나타내는 축으로 하고, 전하의 축적이 없는 상태에서 생성된 신호(무축적 신호)와, 1광자가 입사한 상태에서 생성된 신호(1광자 신호)와의 빈도 분포가 도시되어 있다. 또한, 화소(A)는 화소(B)보다도 게인의 값이 작은(증폭률이 작은) 것을 상정하여 빈도 분포가 도시되어 있다.

또한, 화소(A)의 무축적 신호의 피크 위치가 위치(G1)에 의해 도시되고, 화소(A)의 1광자 신호의 피크 위치가 위치(G2)에 의해 도시되어 있다. 또한, 화소(B)의 무축적 신호의 피크 위치가 위치(G3)에 의해 도시되고, 화소(B)의 1광자 신호의 피크 위치가 위치(G4)에 의해 도시되어 있다.

또한, 도 7a 및 도 7b에서는, 설명의 편의상, 화소(A)의 무축적 신호의 피크 위치(위치(G1))와, 화소(B)의 무축적 신호의 피크 위치(위치(G3))는, 같은 신호량(예를 들면, 「0」의 계조치)인 것을 상정한다.

도 7a에 도시하는 바와 같이, 화소(A)는, 화소(B)보다도 게인의 값이 작기 때문에, 무축적 신호의 피크 위치와 1광자 신호의 피크 위치 사이의 거리는, 화소(A)쪽이 화소(B)보다도 작다. 또한, 랜덤 노이즈에 의한 값의 편차(그래프의 신호량(계조치) 방향에서의 퍼짐)는, 게인이 작은 화소(A)쪽이 화소(B)보다도 작다. 또한, 무축적 신호의 경우에도, 도 7a에 도시하는 바와 같이, 랜덤 노이즈에 의해 값이 흐트러지기 때문에, 이 흐트러진 값보다도 높은 값에 임계치를 마련하지 않으면, 오판정이 발생한다.

바이너리 판정의 오판정을 하지 않는 임계치가 설정 가능한 신호량의 범위는, 화소(A)의 범위(범위(P1))의 쪽이 화소(B)의 범위(범위(P2))보다도 좁다. 또한, 무축적 신호 및 1광자 신호의 피크 위치 사이의 거리, 랜덤 노이즈에 의한 값의 편차, 및, 오판정을 하지 않는 임계치가 설정 가능한 범위는, 게인이 N배가 되면, 이들도 N배가 된다.

이 경우에 있어서, 화소(A) 및 화소(B)에 공통된 임계치를 설정하는 경우에는, 범위(P1)와 범위(P2)와의 사이에서 중복된 신호량(계조치)의 범위(범위(P3)) 중에서 설정된다. 도 7a에서는, 공통된 임계치의 한 예가, 임계치(H1)로서 나타나고 있다.

도 7a에 도시하는 바와 같이, 게인에 편차가 있는 경우에는, 공통된 임계치의 설정이 어려워진다. 또한, 도 7a에서는, 2개의 화소의 양쪽에서 오판정을 하지 않고 바이너리 판정할 수 있는 범위(범위(P3))가 있는 것을 상정하여 설명하였지만, 게인의 편차가 매우 큰 경우에는, 이 범위(임계치 설정의 마진)가 없는 것도 생각된다. 특히, 게인의 편차가 있는 화소수가 많아지면 많아질수록, 이 공통된 임계치의 설정은 어려워진다.

도 7b에는, 조정치 유지부(210)에 유지되어 있는 화소마다의 조정치를 이용하여 바이너리 판정을 행하는 본 기술의 제1의 실시의 형태의 촬상 소자(100)의 예(조정치를 이용하여 화소마다 임계치를 설정하는 예(촬상 소자(100)))가 도시되어 있다.

또한, 이 도 7b에서 도시하는 게인이 다른 2개의 화소(화소(A), 화소(B))의 출력 신호의 빈도 분포는, 도 7a에서 도시한 것과 같은 것이기 때문에, 여기에서 상세한 설명을 생략한다. 도 7b에서는, 화소(A) 및 화소(B)의 빈도 분포에 더하여, 조정치의 값과, 화소(A)에 설정된 「5」의 값의 조정치에 대응하는 신호량의 임계치(임계치(H11))와, 화소(B)에 설정된 「7」의 값의 조정치에 대응하는 신호량의 임계치(임계치(H12))가 도시되어 있다.

도 7b에 도시하는 바와 같이, 화소마다의 조정치를 조정치 유지부(210)에 유지시킴에 의해, 화소 각각에 대해 임계치를 설정할 수 있다. 이에 의해, 바이너리 판정을 정확하게 행할 수 있다.

[바이너리 판정부의 동작례]

다음에, 본 기술의 제1의 실시의 형태에서의 촬상 소자(100)의 바이너리 판정부(220)의 동작에 관해 도면을 참조하여 설명한다.

도 8은, 본 기술의 제1의 실시의 형태에서의 바이너리 판정부(220)에 의한 바이너리 판정의 처리 순서례를 도시하는 플로 차트이다.

또한, 도 8에서는, 바이너리 판정부(220)에 공급되는 1개의 디지털 값에 대해 행하여지는 처리 순서에 관해 설명한다. 즉, 예를 들면, 128화소로부터 신호를 판독한 경우에는, 도 8에 도시하는 처리 순서가 128회 행하여진다.

우선, 화소(310)로부터 판독되어 디지털 값 생성 회로(400)에 의해 디지털화된 정미의 축적 신호의 디지털 값이, 바이너리 판정부(220)에 의해 취득된다(스텝 S911). 또한, 스텝 S911에 의해 취득된 정미의 축적 신호의 디지털 값을 디지털 값 생성 회로(400)가 생성하는 순서는, 특허청구의 범위에 기재된 생성 순서의 한 예이고, 도 4의 스텝 511 내지 519에 대응한다. 그리고, 이 디지털 값으로 된 축적 신호를 출력한 화소의 조정치가, 바이너리 판정부(220)에 의해 조정치 유지부(210)로부터 취득된다(스텝 S912).

계속해서, 취득된 조정치가 판정 임계치(계조치)로 변환된다(스텝 S913). 그리고, 이 변환된 판정 임계치를 이용하여, 정미의 축적 신호의 디지털 값에 대한 바이너리 판정이 바이너리 판정부(220)에 의해 행하여진다(스텝 S914). 그 후, 이 바이너리 판정의 결과(광의 입사의 유무를 나타내는 바이너리값)가 출력되고(스텝 S915), 바이너리 판정 처리 순서는 종료한다. 또한, 스텝 S914는, 특허청구의 범위에 기재된 판정 순서의 한 예이다.

여기까지는, 촬상 소자(100)에서의 바이너리 판정부(220)에 의해 행하여지는 조정치를 이용한 바이너리 판정에 관해 설명하였다. 또한, 조정치는, 촬상 소자(100)를 이용하여 포톤 카운팅을 행하기 전에, 화소마다 값을 산출하고, 조정치 유지부(210)에 유지하여 둘 필요가 있다.

다음에, 조정치의 산출에 관해, 도 9 내지 도 11을 참조하여 설명한다.

[화소마다의 조정치의 산출의 한 예]

도 9는, 본 기술의 제1의 실시의 형태에서, 촬상 소자(100)의 조정치 유지부(210)에 조정치를 유지시킬 때의 조정치의 산출 방법의 한 예를 설명하기 위한 기능 구성도이다.

도 9a에는, 화소마다의 조정치를 산출하여 조정치 유지부(210)에 조정치를 유지시키는 캘리브레이션 할 때(조정치 설정시)의 기능 구성이 모식적으로 도시되고, 도 9b에는, 조정치가 유지된 후의 포톤 카운팅에 촬상 소자(100)를 사용할 때(조정치 설정 종료후)의 기능 구성이 모식적으로 도시되어 있다. 또한, 도 9a에서는, 촬상 소자(100)의 제조 공정(또는, 촬상 소자(100)를 탑재하는 장치의 제조 공정)에서 조정치를 산출하고, 불휘발성 메모리로 구성된 조정치 유지부(210)에 기록하는 예에 관해 설명한다.

도 9a에서는, 조정치의 산출 대상의 촬상 소자(100)와, 조정치를 산출하기 위한 장치(조정 장치(550))가 도시되어 있다. 또한, 촬상 소자(100)의 기능 구성으로서는, 설명에서 이용하는 구성에만 부호를 붙여서 나타낸다. 또한, 촬상 소자(100)의 각 기능 구성은, 도 1에서 도시한 것과 같은 것이기 때문에 여기에서 설명을 생략한다.

조정 장치(550)는, 화소마다의 조정치를 산출하거나, 촬상 소자(100)의 각종 성능을 체크하거나 하는 것이다. 또한, 도 9a에서는, 조정 장치(550)의 조정치를 산출하는 기능 구성으로서, 조정치 산출부(551)가 조정 장치(550)의 내부에 도시되어 있다. 또한, 조정 장치(550)는, 특허청구의 범위의 임계치 산출 장치의 한 예이다.

여기서, 조정치의 산출에 관해 설명한다. 예를 들면, 조정 장치(550)는, 촬상 소자(100)에 무축적 신호를 소정 회수만큼 생성시켜서, 이 생성시킨 무축적 신호의 디지털 값을 조정치 산출부(551)에 출력시킨다. 또한, 촬상 소자(100)에서는, 무축적 신호의 디지털 값을 촬상 소자(100)의 외부에 출력하기 위해, 바이너리 판정부(220)(도 1, 도 9b 참조)의 기능은 OFF가 된다. 즉, 촬상 소자(100)는, 무축적 신호의 디지털 값을 출력 회로(150)로부터 출력한다. 도 9a에 도시하는 촬상 소자(100)에서는, 기능이 OFF가 되는 바이너리 판정부(220)를 도시하지 않고서 각 구성이 도시되어 있다.

조정 장치(550)의 조정치 산출부(551)는, 공급된 무축적 신호의 디지털 값에 의거하여 조정치를 화소마다 산출한다. 또한, 이 산출의 방법에 관해서는, 도 10을 참조하여 설명하기 때문에 여기에서 상세한 설명을 생략하다. 또한, 조정치 산출부(551)는, 특허청구의 범위에 기재된 임계치 산출 장치의 취득부 및 산출부의 한 예이다.

도 9b에서는, 조정치가 조정치 유지부(210)에 유지되어 포톤 카운팅에 사용할 수 있는 상태의 촬상 소자(100)가 도시되어 있다. 또한. 이 상태의 촬상 소자(100)는, 도 1에서 도시한 촬상 소자(100)와 같은 것이기 때문에, 여기에서 상세한 설명을 생략한다.

도 9b에 도시하는 바와 같이, 조정치의 설정이 종료되면, 바이너리 판정부(220)의 기능이 ON으로 된다. 그리고, 촬상 소자(100)가 동작할 때에는, 조정치 유지부(210)에 유지된 화소마다의 조정치를 이용하여 바이너리 판정이 행하여진다.

또한, 도 9에서는, 촬상 소자(100)의 제조 공정에서 조정치를 유지시키는 캘리브레이션을 행하는 예에 관해 설명하였지만, 이 캘리브레이션을 행하는 타이밍에 관해서는, 여러가지의 패턴이 생각된다. 예를 들면, 촬상 소자를 구비하는 촬상 장치에 조정치 산출부(551)를 마련하고, 이 촬상 장치의 전원 투입시에 행하는 경우나, 촬상의 직전에 매회 캘리브레이션을 행하는 경우도 생각할 수 있다. 또한, 전원 투입시나, 촬상의 직전에 캘리브레이션을 행하는 경우에는, 예를 들면, 암전류 측정도 함께 실시하고, 메모리에 판정 임계치용의 조정치를 기록하는 동시에, 불량 화소를 검출하여 그것을 마스크하는 작업을 행하도록 하여도 좋다.

다음에, 조정치 산출부(551)에 의한 조정치의 산출에 관해, 도 10을 참조하여 설명한다.

[조정치 산출의 예]

도 10은, 본 기술의 제1의 실시의 형태에서의 조정치 산출부(551)에 의한 조정치의 산출을 모식적으로 도시하는 도면이다.

또한. 도 10에서는, 도 7에서 도시한 화소(A) 및 화소(B)의 조정치를 산출하는 예를 상정하여 설명한다. 도 10a에는, 화소(A)의 조정치의 산출을 설명하기 위한 도면이 도시되고, 도 10b에는, 화소(B)의 조정치의 산출을 설명하기 위한 도면이 도시되어 있다.

도 10a 및 도 10b에서 도시하는 화소의 출력의 빈도는, 도 7에서 도시한 것과 마찬가지이지만, 무축적 신호의 빈도를 나타내는 곡선이 굵은 실선으로 과장하여 나타나고 있다(도 10a의 빈도 분포 곡선(561), 도 10b의 빈도 분포 곡선(565)). 또한, 1광자 신호의 빈도를 나타내는 곡선이, 가는 파선에 의해 도시되어 있다(도 10a의 빈도 분포 곡선(562), 도 10b의 빈도 분포 곡선(566)).

그리고, 도 10a 및 도 10b에서는, 화소(A) 및 화소(B)의 무축적 신호의 빈도로부터 산출되는 각각의 평균치의 위치(위치(G21), 위치(G22))와, 각각의 무축적 신호의 빈도로부터 산출되는 각각의 표준편차(σ)의 값의 크기를 나타내는 양(兩) 화살표가 표시되어 있다. 또한, 도 10a 및 도 10b에서는, 화소(A) 및 화소(B)의 표준편차에 정수(K1)를 곱한 값(K1·σ)을 나타내는 양 화살표와, 산출된 임계치를 나타내는 쇄선(임계치(T21), 임계치(T22))이 도시되어 있다. 또한, 도 10a 및 도 10b에서는, 조정치를 나타내는 축이 도시되고, 산출된 임계치의 값(계조치)에 가장 가까운 계조치로 변환되는 조정치가, 내부에 점을 붙인 파선의 사각형에 의해 덮여진 값(화소(A)는 「5」, 화소(B)는 「7」)에 의해 도시되어 있다.

여기서, 조정치의 산출에 관해 설명한다. 조정치를 산출할 때에는, 촬상 소자(100)는, 무축적 신호를 복수회(예를 들면, 각 화소마다 64회씩) 생성하고, 이 생성한 무축적 신호를 조정치 산출부(551)에 공급한다. 이에 의해, 조정치 산출부(551)는, 도 10a의 빈도 분포 곡선(561)이나 도 10b의 빈도 분포 곡선(565)에 도시하는 바와 같은 무축적 신호의 빈도 분포를 화소마다 검출할 수 있다.

또한, 조정치를 산출할 때에는, 1광자가 입사한 상태에서 생성된 신호(1광자 신호)를 생성하는 것은 곤란하기 대문에, 1광자 신호 등의 광이 있는 상태에서의 신호의 생성은 행하지 않는다. 도 10에서는, 조정치를 산출할 때에 생성되는 무축적 신호의 빈도 분포의 곡선(빈도 분포 곡선(561), 빈도 분포 곡선(565))이 굵은 실선으로 도시되어 있다. 또한, 조정치를 산출할 때에 생성되지 않는 것을 설명하기 위해 나타내는 1광자 신호의 빈도 분포의 곡선(빈도 분포 곡선(562), 빈도 분포 곡선(566))에 관해서는, 가는 파선으로 도시되어 있다.

또한, 무축적 신호는, 예를 들면, 리셋 트랜지스터(313)(도 2 참조)를 도통 상태로 하여 FD(322)의 전위를 리셋 전위로 고정하고, 전하 축적이 없는 상태에서의 촬상을 의사적으로 실현한 상태에서 생성된다. 또한, 1전자분의 암전류(포토 다이오드에서 발생하는 노이즈)가 발생하지 않는 짧은 노광 시간에서 광이 없는 상태(암상태)에서의 촬상 동작을 행함에 의해서도 생성할 수 있다.

그리고, 조정치 산출부(551)는, 복수회 생성된 무축적 신호에 의거하여 빈도 분포를 화소마다 생성하고, 이 빈도 분포로부터, 신호량(계조)의 평균치(Av) 및 표준편차(σ)를 산출한다. 계속해서, 조정치 산출부(551)는, 예를 들면, 다음의 식2를 이용하여, 평균(Av) 및 표준편차(σ)로부터 임계치(Vth)를 산출한다.

Vth=Av+K1·σ … 식2

여기서, K1는, 정수이다. 이 정수(K1)는, 식2에 의해 산출되는 임계치(Vth)가, 무축적 신호의 평균(피크)의 위치(위치(G21), 위치(G22))와, 1광자 신호의 평균(피크)의 위치와의 사이의 중간 정도의 위치(신호량(계조))가 되도록 설정된다.

여기서, 상술한 식2에 관해 설명한다. 촬상 소자(100)에서는, 화소마다 게인의 값이 다르기 때문에, 무축적 신호의 피크 위치와 1광자 신호의 피크 위치와의 사이의 거리(피크간 거리)는, 게인에 응하여 화소마다 다르다. 또한, 무축적 신호의 값의 편차의 정도도, 게인에 응하여 화소마다 다르다. 또한, 피크 사이 거리나 편차의 정도는, 게인이 N배가 되면 이들도 N배가 된다.

그래서, 조정치 산출부(551)는, 무축적 신호의 값의 편차의 정도를 나타내는 값으로서 무축적 신호의 값의 표준편차(σ)를 산출한다. 그 후, 조정치 산출부(551)는, 게인에 응하여 증감하는 표준편차(σ)를 게인으로 간주하여 임계치를 산출한다. 조정치 산출부(551)는, 정수(K1)를 표준편차(σ)에 곱하여, 무축적 신호의 피크 위치(평균(Av)) 으로부터의 임계치의 위치를 산출한다. 또한, 정수(K1)를 표준편차(σ)를 곱한 값을 2배로 하면, 무축적 신호의 피크 위치와 1광자 신호의 피크 위치와의 사이의 거리에 가까운 값이 된다.

또한, 정수(K1)는, 제품 타입마다(촬상 소자의 회로 타입마다)에 미리 결정된 공통치로 된다. 예를 들면, 단일 광자 발생 장치를 이용하여 1광자가 입사한 경우의 빈도 분포를 실제로 검출하고, 어느 게인(어느 화소)에서도 적절한 임계치가 산출되는 정수(K1)를 산출한다. 그리고, 산출한 정수(K1)를 조정치 산출부(551)에 유지시켜서, 조정치를 산출할 때에, 산출 대상의 촬상 소자에 대응하는 정수(K1)를 이용하여 임계치를 산출한다.

또한, 평균(Av)은, 디지털 값 생성 회로(400)에서 각종 오프셋이 충분히 캔슬되어 있는 경우에는, 개략 제로가 된다. 이 경우에는, 평균(Av)의 가산은 생략하여도 좋다. 또한, 평균(Av)이 개략 「0」의 계조치가 되는 경우에는, 디지털 값 생성 회로(400)에서의 신호량(계조치)의 카운트에서, 랜덤 노이즈에 의해 축적 신호의 카운트가 적어져서 마이너스값의 디지털 값으로 되는 경우가 있다. 평균이나 표준편차를 조정치 산출부(551)가 올바르게 검출하기 위해서는 마이너스값 그대로 일 필요가 있기 때문에, 디지털 값 생성 회로(400)는, 「0」의 계조치라든지 잘라올리거나 하지 않고 그 마이너스의 값인 채로 조정치 산출부(551)에 공급한다.

조정치 산출부(551)는, 상술한 식2를 이용하여 임계치(Vth)를 산출한 후에, 산출한 임계치(Vth)의 신호량에 가장 가까운 신호량(계조치)에 대응하는 조정치를, 룩 업 테이블을 이용하여 검출한다. 그리고, 조정치 산출부(551)는, 이 검출한 조정치를 조정치 유지부(210)에 공급하여, 무축적 신호를 출력한 화소의 조정치로서 유지시킨다.

또한, 본 기술의 제1의 실시의 형태에서는, 화소마다 조정치를 유지시키는 예에 관해 설명하였다. 이 예는, 가장 바이너리 판정의 정밀도가 좋다. 그러나, 조정치의 생성(캘리브레이션)에 시간이 걸리고, 또한, 필요한 메모리 용량도 커진다. 이 때문에, 편차의 주원인이 칼럼마다의 앰프부이고, 화소의 앰프 트랜지스터의 편차는 개략 없는 경우에는, 칼럼 단위로 조정치를 설정하는 것도 생각된다. 또한, 촬상 소자마다의 제조 편차가 크고, 그것이 게인 편차의 주원인이 되는 경우에는, 촬상 소자 단위로 판정 임계치를 마련하여도 좋다.

[조정치 산출부의 동작례]

다음에, 본 기술의 제1의 실시의 형태에서의 조정 장치(550)의 조정치 산출부(551)에 의한 조정치 산출 동작에 관해 도면을 참조하여 설명한다.

도 11은, 본 기술의 제1의 실시의 형태에서의 조정 장치(550)의 조정치 산출부(551)에 의한 조정치 산출의 처리 순서례를 도시하는 플로 차트이다.

우선, 조정치의 설정 대상의 촬상 소자(100)에 의해 생성된 전하의 축적이 없는 신호(무축적 신호)가, 빈도 분포를 생성하는데 필요한 회수(소정 회수)만큼 조정치 산출부(551)에 의해 취득된다(스텝 S921). 그리고, 화소마다의 무축적 신호의 빈도 분포에 의거하여, 무축적 신호의 평균치(Av) 및 표준편차(σ)가, 화소마다 산출된다(스텝 S922).

계속해서, 산출한 평균치(Av)와, 산출한 표준편차(σ)와, 정수(K1)를 이용하여, 임계치(계조치)가 화소마다 산출된다(스텝 S923). 그 후, 산출된 화소마다의 임계치가, 화소마다의 조정치로 각각 변환되고, 변환된 조정치가 조정치 유지부에 기록되고(스텝 S924), 조정치 산출의 처리 순서는 종료한다.

이와 같이, 본 기술의 제1의 실시의 형태에 의하면, 조정치 유지부(210)에 조정치를 유지시킴에 의해, 게인의 편차(변환 효율의 편차)에 응하여 임계치를 제각기 설정하여 바이너리 판정을 행할 수가 있다. 이에 의해, 본 기술의 제1의 실시의 형태에 의하면, 화소에 입사한 광자의 판정의 정밀도를 향상시킬 수 있다.

또한, 도 1에서는, 앰프부(440)가 마련되어 있는 경우를 상정하여 설명하였지만, 이것으로 한정되는 것이 아니다. 예를 들면, 앰프부(440)를 구비하지 않은 경우(증폭 배율이, 통상의 소스 폴로워형의 앰프 트랜지스터를 구비하는 화소와 같아서 1 이하의 경우)에도, 앰프 트랜지스터에서의 변환 효율의 편차가 큰 경우를 상정한다. 이 경우에 있어서, 본 기술의 제1의 실시의 형태와 마찬가지로 화소마다의 조정치를 이용하여 바이너리 판정을 행함에 의해, 화소에 입사한 광자의 판정의 정밀도를 향상시킬 수 있다.

[변형례]

여기까지의 도 1 내지 도 11을 참조하여 도시한 본 기술의 제1의 실시의 형태에서는, 조정치를 이용한 바이너리 판정에 주목하고, 다양한 예가 생각되는 앰프부(440)에 관해서는 설명을 생략하였다.

그래서, 도 12 내지 도 20에서는, 다양한 예가 생각되는 앰프부(440)에 관해, 복수의 증폭 방법을 변형례로서 나타내어 설명한다.

우선, 칼럼마다 마련된 오페 앰프에 의해 구성되는 앰프부(440)의 예에 관해, 도 12 내지 도 16을 참조하여 설명한다.

[오페 앰프에 의해 구성되는 앰프부의 한 예]

도 12는, 본 기술의 제1의 실시의 형태의 제1의 변형례로서 나타내는 오페 앰프의 앰프부(440)의 회로 구성례의 한 예를 모식적으로 도시하는 도면이다.

또한, 도 12에서는, 설명의 편의상, 디지털 값 생성 회로(400)의 회로 구성례의 한 예도 함께 나타낸다.

도 12에서는, 오페 앰프에 의해 구성되는 앰프부(440)의 회로 구성으로서 앰프 회로(460)가 도시되고, 또한, 디지털 값 생성 회로(400)의 회로 구성으로서, 비교기(470)와, 커패시터(471 및 472)와, 카운터(480)가 도시되어 있다. 또한, 도 12에서는, 앰프 회로(460)에 접속되는 수직 신호선(341)과, 이 수직 신호선(341)에 접속되는 화소(310)의 일부를 함께 나타낸다.

앰프 회로(460)는, 앰프(461)와, 커패시터(462 및 463)와, 스위치(464)를 구비한다.

앰프(461)는, 정입력단자(+단(端))가 수직 신호선(341)에 접속되고, 부입력단자(-단)가 커패시터(462)의 일방의 전극과, 커패시터(463)의 일방의 전극과, 스위치(464)에 접속된다. 또한, 앰프(461)는, 출력 단자가, 커패시터(471)의 일방의 전극과, 커패시터(463)의 타방의 전극과, 스위치(464)에 접속된다.

또한, 커패시터(471)는, 타방의 전극이 비교기(470)의 정입력단자(+단)에 접속된다. 커패시터(472)는, 일방의 전극이 REF 신호선(473)에 접속되고, 타방의 전극이 비교기(470)의 부입력단자(-단)에 접속된다. 또한, 비교기(470)의 출력 단자는 카운터(480)에 접속된다.

여기서, 앰프 회로(460)에 관해 설명한다. 앰프 회로(460)는, 화소(310)로부터 수직 신호선(341)을 통하여 공급된 신호(도 5에서는 「PXOUT」로 나타낸다)를 N배(N>1)로 증폭하는 것이다. 즉, 앰프 회로(460)는, 도 4에서 도시한 기능 구성례에서의 앰프부(440)에 대응한다.

앰프 회로(460)는, 우선, +단에서의 전위를 소정의 중간 전위로 한 후에, 스위치(464)를 도통 상태로 하여 오토 제로 동작을 행한다. 이에 의해, -단에서의 전위가 +단에서의 전위와 같게 된다. 그리고, 스위치(464)를 비도통 상태로 한 후에, +단에 공급되는 신호의 증폭을 행한다. 이 증폭에서는, -단에서의 전위(중간 전위)와 +단에서의 전위와의 차분이, 용량 분할을 이용하여 N배(N>1)로 증폭되고 정전(비반전) 출력된다.

또한, 앰프 회로(460)의 오토 제로 동작은, 예를 들면, 화소(310)의 리셋 신호의 전위를 중간 전위로 하고, 화소(310)가 리셋 신호를 출력하는 타이밍에서, 리셋 신호의 증폭과 동시에 오토 제로 동작을 실행한다. 이 경우에는, 화소(310)에서 발생한 오프셋 성분(화소(310)의 오프셋 성분)은, 이 오토 제로 동작에 의해 상쇄된다. 그러나, 앰프 회로(460)의 출력 단자로부터 출력되는 신호(도 5에서는 「PXAOUT」로 나타낸다)에는, 앰프 회로(460) 고유의 오프셋 성분이 포함된다. 이 오프셋 성분은, 예를 들면, 오토 제로 동작의 완료시에 스위치(464)의 피드 스루에 의해 -단측에서 발생한 스위칭 노이즈나, 앰프 회로(460)의 kTC 노이즈 등이다. 이들의 오프셋은, 화소(310)의 신호(PXOUT)의 증폭시에, 신호와 마찬가지로 N배의 증폭을 받는다. 즉, 앰프 회로(460)의 출력 단자로부터 출력되는 신호(PXAOUT)에는, 꽤 큰 오프셋 성분을 포함하게 된다.

커패시터(471 및 472)는, 비교기(470)의 +단 및 -단에 마련되는 등용량의 커패시터이다. 이 커패시터(471 및 472)에는, ACDS를 행하기 위한 전하가, 비교기(470)의 +단측의 커패시터(471)의 전극(타방의 전극)과, 비교기(470)의 -단측의 커패시터(471)의 전극(타방의 전극)에 유지된다. 이에 의해, 화소(310)의 오프셋 성분 및 앰프 회로(460)의 오프셋 성분이 PXAOUT에서 제외(상쇄)된 후에, 비교기(470)에 의한 PXAOUT와 REF와의 전위의 비교가 행하여진다. 예를 들면, 리셋 신호의 전하를 커패시터(471 및 472)에 유지시켜서, 비교기(470)의 +단에 리셋 신호를 공급하는 경우에는, 리셋 신호의 전하가 상쇄된 신호(무신호)가 비교기(470)의 +단에 공급된다. 예를 들면, 리셋 신호의 전위를 중간 전위로 하여 앰프 회로(460)의 오토 제로 동작을 행할 때에 화소(310)에서 발생하는 오프셋 성분이 상쇄되기 때문에, 앰프 회로(460)의 오프셋 성분만이 상쇄된다.

비교기(470)는, +단에서의 전위(PXAOUT의 전위)와, -단에서의 전위(REF 신호의 전위)를 비교하여, 전위가 높은 단자측에 응한 신호를 출력하는 것이다. 예를 들면, 비교기(470)는, +단에서의 전위의 전위가 REF 신호(「REF」로 칭한다)의 전위보다 높은 경우에는, 가장 높은 전위(H레벨로 칭한다)의 신호를 출력하고, PXAOUT의 전위가 REF의 전위보다 낮은 경우에는, 가장 낮은 전위(L레벨로 칭한다)의 신호를 출력한다. 비교기(470)는, +단에서의 전위가 리셋 신호의 전위일 때와, +단에서의 전위가 축적 신호의 전위일 때와의 2회의 비교를 행한다. +단에서의 전위가 리셋 신호의 전위일 때에는, 비교기(470)는, 비교 결과의 신호(「CMOUT」로 나타낸다)를 카운터(480)에 공급한다.

카운터(480)는, 비교기(470)의 비교 결과의 신호(CMOUT)와, 클록 신호선(481)으로부터 공급되는 클록 신호(CTIN)에 의거하여, 디지털 값을 생성하기 위한 카운트를 행하는 것이다. 카운터(480)는, 리셋 신호의 카운트의 경우에는, 초기치(예를 들면, 「0」)로부터 다운 카운트를 행한다. 그리고, 카운터(480)는, 축적 신호의 카운트의 경우에는, 다운 카운트의 결과의 카운트값으로부터 업 카운트를 행한다. 이 다운 카운트의 결과의 카운트값으로부터의 업 카운트는, 도 4에서 도시한 감산기(424)의 감산에 대응한다. 카운터(480)는, 업 카운트의 결과의 디지털 값을 나타내는 신호(DOUT)를 출력한다. 또한, 카운터(480) 및 비교기(470)는, 도 4에서 도시한 기능 구성례에서의 DCDS부(420)에 대응한다. 또한, 커패시터(471 및 472)는, 도 4에서 도시한 기능 구성례에서의 ACDS부(410)에 대응한다.

여기서, 비교기(470)가 행하는 비교와, 카운터(480)에 의한 카운트에 관해 설명한다. 이 비교기(470)에 의한 비교는, 리셋 신호 및 축적 신호를 디지털화하기 위한 것이다. 이 때문에, 비교할 때에는, REF 신호선(473)을 통하여 공급되는 REF 신호의 전위가 램프 파형으로 된다. 또한, REF 신호의 전위가 램프 파형으로 되는 기간에서, 클록 신호에는, 램프 파형의 각 단(段)에 1대1로 대응하는 펄스가 공급된다. 이 펄스는 램프 파형의 시작 타이밍과 동기하여 공급이 시작되고, 카운터(480)는, 램프 파형의 시작부터 비교기(470)의 비교 결과의 신호가 반전할(L레벨부터 H레벨로 천이할) 때까지의 펄스수를 카운트하고, 디지털 값을 생성한다.

또한, 램프 파형의 각 단이 강하하는 전위의 양(단차의 전위차)은, 축적 신호를 디지털 값으로 할 때의 계조에 응한 양이 설정된다. 즉, 앰프 회로(460)를 구비하지 않은 촬상 소자(다른 촬상 소자)와 비교하여, 단차의 전위차는, 증폭 배율과 마찬가지로 N배가 된다.

또한, 리셋 신호를 디지털 판정할 때(리셋 신호 카운트 기간(도 13 참조)에는, 화소(310) 및 앰프(461)에서의 오프셋 성분은 ACDS에 의해 이미 캔슬되어 있다. 이 때문에, 리셋 신호의 디지털 판정에서는, 비교기(470) 자신의 오프셋 성분만이 디지털 판정된다. 또한, 비교기(470) 자신의 오프셋 성분의 크기는, 앰프 회로(460)에 의해 증폭되지 않기 때문에, 앰프 회로(460)를 구비하지 않은 촬상 소자(다른 촬상 소자)와 같다. 이 때문에, 앰프 회로(460)를 구비하는 촬상 소자에서의 리셋 신호 카운트 기간의 램프 파형의 시작(스캔 시작)부터 종료(스캔 종료)까지의 전위차(스캔 대상 전위차(도 13의 전위차(D1) 참조))는, 앰프 회로(460)를 구비하지 않은 촬상 소자(다른 촬상 소자)와 같게 된다.

다음에, 도 12에서 도시한 앰프 회로(460) 및 디지털 값 생성 회로(400)의 동작을 도시하는 타이밍 차트의 한 예에 관해, 도 13을 참조하여 설명한다.

[타이밍 차트의 예]

도 13은, 본 기술의 제1의 실시의 형태의 제1의 변형례로서 나타내는 앰프 회로(460) 및 디지털 값 생성 회로(400)의 동작의 한 예를 도시하는 타이밍 차트이다.

여기서는, 횡축을 공통의 시간축으로 하여, 화소 리셋선(331), 전하 전송선(332), 수직 신호선(341), 증폭 신호선(469), REF 신호선(473) 및 클록 신호선(481)의 전위 변화가 실선으로 도시되어 있다. 또한, 여기에는, 증폭 신호선(469)에서의 전위 변화와, REF 신호선(473)에서의 전위 변화를 대조하여 설명하기 위해, 타이밍(T2) 이후의 증폭 신호선(469)에서의 전위 변화가, REF 신호선(473)에 겹쳐진 파선에 의해 도시되어 있다. 또한, 시간축의 길이는 모식적인 것이고, 각 타이밍 사이의 시간 길이의 비율을 나타내는 것이 아니다.

또한, 도 13에서는, 설명의 편의상, 축적 신호의 디지털 판정을 행하는 기간(축적 신호 카운트 기간)의 도중까지를 도시하여 설명한다. 또한, 도 13에서는, 화소(310)로부터 리셋 신호가 출력되고 나서, 축적 신호의 디지털 값(정미의 디지털 값)이 판명될 때까지에서의 동작의 천이 중의 소정의 타이밍(타이밍(T1) 내지 T8)에 주목하여 설명한다. 또한, 도 13에서는, 앰프 회로(460)는 신호를 4배로 증폭하여 출력하는 것을 상정하여 설명한다.

우선, 타이밍(T1)에서, 화소(310)의 리셋 트랜지스터(313)의 게이트 단자에, 화소 리셋선(331)을 통하여 리셋 펄스가 공급된다. 이에 의해, 리셋 레벨의 신호(리셋 신호)가 수직 신호선(341)에 공급된고, 수직 신호선(341)의 전위가 리셋 신호의 전위로 천이하다. 또한, 수직 신호선(341)에서의 전위의 천이는, 앰프 회로(460)에 의해 4배로 증폭되어 증폭 신호선(469)에 출력된다. 즉, 타이밍(T1)에서의 증폭 신호선(469)의 전위의 천이량(전위차)은, 수직 신호선(341)에서의 전위차의 4배가 되다. 또한, 타이밍(T1)에서, 화소(310)의 리셋 신호의 전위를 중간 전위로 하여, 앰프 회로(460)의 오토 제로 동작이 행하여진다.

그리고, 타이밍(T1)에서 상승한 리셋 펄스가 하강할 때에는, 커플링의 영향에 의해, 수직 신호선(341)의 전위도 약간 강하한다. 그리고, 증폭 신호선(469)에서의 전위도, 수직 신호선(341)의 전위의 천이량(전위차)의 4배 정도 강하한다. 또한, 이 커플링의 영향에 의해 강하하여 안정된 때의 증폭 신호선(469)의 전위가, 4배로 증폭된 리셋 신호의 전위로서 디지털 값 생성 회로(400)에서 사용된다.

다음에, 타이밍(T2)에서, 아날로그 CDS를 행하기 위한 전하가, 비교기(470)의 +단에 접속된 커패시터(471)와, 비교기(470)의 -단에 접속된 커패시터(472)에 유지된다. 이 전하의 유지는, 예를 들면, 비교기(470)의 판정 기준 전압을 결정하는 동작(오토 제로 동작)에서, 비교기(470)의 내부의 트랜지스터의 온 오프에 의해 비교기(470)의 +단 및 -단에 걸리는 전압을 평형시키고, 이 평형시킨 전압을 각각 유지시킴에 의해 행하여진다(예를 들면, 일본 특개2008-193373 참조). 이 오토 제로 동작이 완료되면, 비교기(470)의 +단에 공급되어 있는 리셋 신호의 전위는, 상대적인 기준 신호의 전위(도 13의 테두리(F1))로 되고, 무신호로 간주할 수 있다. 또한 이 타이밍(T2)에서 전하의 유지는, 도 4에서 설명한 리셋 신호의 샘플 홀드에 대응한다.

그리고, 타이밍(T3)에서, REF 신호선(473)의 전위를 램프 파형의 시작의 전위(V1)로 천이시킨다. 또한, REF 신호선(473)이 복수의 비교기(470)에서 공통인 경우에는, 타이밍(T3)에서 천이시키는 전위차는, 복수의 비교기(470)에서 공통으로 된다. 이 때문에, 이 REF 신호선(473)의 전위차에는, 모든 비교기(470)에서 램프 파형의 도중에서 REF 신호의 전위가 리셋 신호의 전위와 일치하는 전위차가 설정된다. 즉, 이 REF 신호선(473)의 전위차는, 비교기(470)마다 흐트러지는 오프셋 중, 비교기(470)의 +단부터 입력된 신호의 전위가 가장 상승하는 오프셋에 대응할 수 있도록(포괄(包括)되어 있도록) 설정된다.

다음에, 타이밍(T4)에서, REF 신호선(473)에의 계단형상의 펄스의 공급이 시작되어, 화소(310)가 출력한 리셋 신호를 카운트하는 기간(리셋 신호 카운트 기간)이 시작된다. 즉, 타이밍(T4)에서는, REF 신호선(473)에 1회째의 계단형상의 펄스가 공급된다. 또한, 타이밍(T4)에서는, 그 계단형상의 펄스와 동기한 펄스의 공급이 클록 신호선(481)에서 시작된다. 그리고, 카운터(480)에서는, 클록 신호선(481)의 펄스의 수에 응하여 다운 카운트가 시작된다. 또한, 이 다운 카운트는, 카운터(480)가 카운트하는 값(카운트값)의 초기치(예를 들면, 「0」)로부터 카운트된다. 이 다운 카운트는, 비교기(470)로부터 출력되는 신호(CMOUT)가 반전할 때까지 행하여진다.

그리고, 타이밍(T5)에서, 비교기(470)의 +단의 전위보다 비교기(470)의 -단의 전위가 낮아지면, 비교기(470)의 출력 신호(CMOUT)가 반전하여 카운터(480)의 다운 카운트가 정지한다. 즉 비교기(470)에서의 +단과 -단에서의 전위의 관계가 반전하는 타이밍(도 13의 테두리(F2))에서, 카운트가 정지된다. 그리고, 이 다운 카운트에 의해 카운트된 카운트값이, 축적 신호의 카운트까지 유지된다. 또한, 이 다운 카운트에 의해 생성된 카운트값은, 도 4에서 설명한 무신호의 AD 변환의 결과(디지털의 무신호)에 대응한다. 즉, 다운 카운트에 의해 생성된 카운트값은, 비교기(470)의 오프셋 성분을 디지털화한 값에 상당한다.

그리고, 타이밍(T6)에서, 소정수의 단차가 종료되어 리셋 신호를 카운트하기 위한 램프 파형이 끝나면, 리셋 신호 카운트 기간이 종료된다. 또한, 리셋 신호 카운트 기간의 램프 파형의 시작부터 종료까지의 스캔 대상 전위차(도 13의 전위차(D1))는, 비교기(470)마다 흐트러지는 오프셋 중의 가장 전위가 상승하는 오프셋과 가장 전위가 하강하는 오프셋에 대응할 수 있도록 설정된다. 또한, 이 전위차(D1)는, 리셋 신호 카운트 기간의 시간 길이를 단축하기 위해, 여분의 단수를 될 수 있는 한 적어지도록 설정된다.

그리고, 타이밍(T7)에서, REF 신호의 전위가 램프 파형의 시작의 전위(V1)로 천이한다. 즉, 타이밍(T3)과 같은 상태로 되돌아오고, 비교기(470)의 출력 신호(CMOUT)도, 카운터(480)에 의해 카운트되는 전위로 되돌아온다. 또한, 타이밍(T7)에서, 화소(310)의 전송 트랜지스터(312)의 게이트 단자에 전송 펄스가 전하 전송선(332)을 통하여 공급된다. 이에 의해, 축적 전하에 응한 신호(축적 신호)가 수직 신호선(341)에 공급된다. 그리고, 수직 신호선(341)의 전위가 축적 신호에 응한 전위로 천이한다.

또한, 타이밍(T1)과 마찬가지로, 수직 신호선(341)에서의 전위의 천이는, 앰프 회로(460)에 의해 4배로 증폭된다. 또한, 타이밍(T1)의 리셋 펄스의 하강과 마찬가지로, 전송 펄스가 하강할 때에도, 커플링의 영향에 의해, 증폭 신호선(469) 및 수직 신호선(341)의 전위가 약간 강하한다. 이 커플링의 영향에 의해 강하하고 안정된 때의 전위가, 4배로 증폭된 축적 신호의 전위로서 디지털 값 생성 회로(400)에서 사용된다.

다음에, 타이밍(T8)에서, REF 신호선(473)에 계단형상의 펄스의 공급이 시작되고, 화소(310)가 출력한 축적 신호를 카운트하는 기간(축적 신호 카운트 기간)이 시작된다. 또한, 타이밍(T4)과 마찬가지로, 계단형상의 펄스와 동기한 펄스가 클록 신호선(481)에 공급된다. 또한, 축적 신호 카운트 기간에서는, 카운터(480)는 업 카운트를 행하고, 비교기(470)의 출력 신호(CMOUT)가 반전할 때까지 카운트가 행하여진다. 또한, 이 업 카운트는, 리셋 신호 카운트 기간에서의 다운 카운트의 결과의 카운트값으로부터 업 카운트된다.

그리고, 타이밍(T9)에서, 비교기(470)의 +단의 전위보다 비교기(470)의 -단의 전위가 낮아지면(도 13의 테두리(F2)), 비교기(470)의 출력 신호(CMOUT)가 반전하고 카운터(480)의 업 카운트가 정지하고, 카운트값이 유지된다. 그리고, 이 유지된 카운트값은, 화소(310)의 축적 신호의 디지털 판정의 결과(화소치)로서 출력된다.

또한, 이 유지된 카운트값은 도 4에서 설명한 감산기(424)의 감산 결과(정미의 디지털 값)에 대응한다. 즉, 다운 카운트의 결과로부터 업 카운트되어 유지된 카운트값은, 화소(310)의 오프셋 성분이나, 앰프 회로(460)의 오프셋 성분이나, 비교기(470)의 오프셋 성분이 상쇄된 정미의 화소치이다.

여기서, 각 오프셋 성분(화소(310)에 기인하는 오프셋 성분, 앰프 회로(460)에 기인하는 오프셋 성분, 비교기(470)에 기인하는 오프셋 성분)에 주목하여 설명한다. 타이밍(T1)에서, 화소(310)의 리셋 신호의 전위를 중간 전위로 하여, 앰프 회로(460)의 오토 제로 동작이 행하여지면, 화소(310)에 기인하는 오프셋 성분은, 앰프 회로(460)의 오토 제로 동작에 의해 상쇄된다. 그러나, 증폭 신호선(469)의 신호에는, 앰프 회로(460)에 기인하는 오프셋 성분이 포함되어 있다. 이 앰프 회로(460)에 기인하는 오프셋 성분은, 타이밍(T2)에서 아날로그 CDS 조작에 의해 상쇄된다.

또한, 타이밍(T2)의 아날로그 CDS 조작에서는, 비교기(470)에 기인하는 오프셋 성분(비교기(470)에 내재하는 오프셋, 비교기(470)의 오토 제로 동작에 수반하여 발생한 kTC 노이즈, 피드 스루 등)는 상쇄되어 있지 않다. 그러나, 이 비교기(470)에 기인하는 오프셋 성분은, 리셋 신호의 다운 카운트 및 축적 신호의 업 카운트에 의한 디지털 CDS에 의해 상쇄된다.

다음에, 앰프 회로(460)에 의한 증폭과, 리셋 신호의 카운트에 대해 설명한다. 도 13에서 설명한 바와 같이, 램프 파형의 단차의 전위차는, 화소(310)로부터의 신호가 앰프 회로(460)에서 4배로 증폭되어 있기 때문에, 4배가 된다. 즉, AD 변환의 분해능은, 앰프 회로(460)를 구비하지 않은 촬상 소자(다른 촬상 소자)와 비교하여, 1/4의 정밀도로 좋아진다.

또한, 전위차가 4배이기 때문에, 램프 파형에서의 슬로프의 경사가 4배가 된다. 또한, 도 5에서 설명한 바와 같이, 리셋 신호 카운트 기간에서의 램프 파형의 시작부터 종료까지의 전위차(도 13의 전위차(D1))는, 다른 촬상 소자와 같다. 같은 전위차를 4배의 경사에서 스캔하기 때문에, 앰프 회로(460)를 구비하는 촬상 소자(촬상 소자(100))에서의 리셋 신호 카운트 기간의 시간 길이는, 다른 촬상 소자의 1/4배가 된다.

여기서, 축적 신호 카운트 기간에서의 램프 파형의 시작부터 종료까지의 전위차(축적 신호 카운트 기간의 스캔 대상 전위차)에 관해 설명한다. 이 전위차는, 비교기(470)에 기인하는 오프셋 성분과, 축적 신호를 서로 더한 전위의 천이를 검출할 수 있도록 설정된다. 즉, 축적 신호 카운트 기간의 스캔 대상 전위차는, 리셋 신호 카운트 기간의 전위차(D1)와, 축적 신호의 검출을 위한 전위차를 서로 더한 전위차가 된다. 축적 신호의 검출을 위한 전위차는, 화소(310)의 출력 신호를 N배로 하고 있기 때문에, 앰프 회로(460)를 구비하지 않은 촬상 소자(다른 촬상 소자)의 전위차의 N배가 된다. 한편, 리셋 신호 카운트 기간의 전위차(D1)는, 다른 촬상 소자와 같다. 즉, 축적 신호 카운트 기간의 시간 길이는, 비교기(470)의 오프셋 성분의 검출 시간이 축적 신호 카운트 기간에서 길수록 1/4배가 되는 시간이 차지하는 비율이 높아지고, 다른 촬상 소자보다도 짧아진다.

촬상 소자(100)는, 미약광을 검출하기 위한 촬상 소자이기 때문에, 축적 신호가 매우 작다. 즉, 축적 신호 카운트 기간의 시간 길이에 있어서, 비교기(470)의 오프셋 성분의 검출 시간이 차지하는 비율이 매우 크다.

즉, 앰프 회로(460)를 마련함에 의해, 미약광을 검출할 때에 AD 변환에 걸리는 시간의 대부분을 차지하는 비교기(470)의 오프셋 성분의 검출 시간을 대폭적으로 단축할 수 있다.

다음에, 앰프 회로(460)를 구비하는 촬상 소자(촬상 소자(100))에서의 리셋 신호 카운트 기간과, 다른 촬상 소자에서의 리셋 신호 카운트 기간과의 차이에 관해 설명한다.

[리셋 신호 카운트 기간의 차이의 예]

도 14는, 본 기술의 제1의 실시의 형태의 제1의 변형례로서 나타내는 앰프 회로(460) 및 디지털 값 생성 회로(400)를 구비하는 촬상 소자(100)의 리셋 신호 카운트 기간과, 다른 촬상 소자의 리셋 신호 카운트 기간을 모식적으로 도시하는 도면이다.

도 14a에는 다른 촬상 소자의 REF 신호를 공급하는 선(REF 신호선(599))의 리셋 신호 카운트 기간에서의 전위 변화가 도시되고, 도 14b에는 본 기술의 제1의 실시의 형태의 제1의 변형 예의 촬상 소자(촬상 소자(100))의 REF 신호선(473)의 전위 변화가 도시되어 있다. 또한, 도 14b에 도시하는 전위 변화는, 도 13에서 설명한 것과 마찬가지이기 때문에, 여기에서 설명을 생략한다.

도 14a 및 도 14b에 도시하는 바와 같이, 스캔 대상 전위차(전위차(D1))는, 다른 촬상 소자와 촬상 소자(100)에서 같다. 한편, 램프 파형의 단차의 전위차는, 다른 촬상 소자의 전위차에 대해 촬상 소자(100)의 전위차는 N배가 된다. 이 때문에, 촬상 소자(100)의 리셋 신호 카운트 기간의 시간 길이(리셋 신호 카운트 기간(촬상 소자(100)))는, 다른 촬상 소자의 시간 길이(리셋 신호 카운트 기간(다른 촬상 소자))의 1/N배의 시간이 된다.

다음에, 촬상 소자(100)에서의 램프 파형과, 다른 촬상 소자에서의 램프 파형과의 사이의 차이를 정리한 표에 관해, 도 15를 참조하여 설명한다.

[램프 파형의 차이(差異)의 한 예]

도 15는, 본 기술의 제1의 실시의 형태의 제1의 변형례에서의 REF 신호의 램프 파형과, 다른 촬상 소자에서의 REF 신호의 램프 파형을 비교하기 위한 표이다.

또한, 이 도 15에서는, 다른 촬상 소자에서의 램프 파형을 기준으로 하고(도 15에서는 「×1」로 표시), 화소(310)가 생성한 신호를 앰프 회로(460)에 의해 N배로 증폭한 것을 상정하여 설명한다.

또한, 촬상 소자(100)에서의 램프 파형의 상세는 도 12 내지 도 14에서 설명하였기 때문에, 여기서는 간단하게 설명한다.

도 15a의 표에는, 리셋 신호 카운트 기간에서의 램프 파형을 비교하기 위한 표가 표시되어 있다.

도 15a의 표에 표시하는 바와 같이, REF 신호의 램프 파형의 단차의 전위차는, 다른 촬상 소자에서의 전위차(×1)에 대해 N배(×N)의 전위차가 촬상 소자(100)에서 설정된다.

또한, 리셋 신호 카운트 기간에서의 스캔 대상 전위차(리셋 신호 카운트 기간에서의 램프 파형의 시작의 전위와 종료의 전위와의 차)는, 다른 촬상 소자의 스캔 대상 전위차(×1)와 같은 전위차(×1)가 촬상 소자(100)에서 설정된다.

또한, 리셋 신호 카운트 기간에서의 단수는, 다른 촬상 소자의 단수(×1)에 대해 1/N배(×1/N)의 수의 단수가 촬상 소자(100)에서 설정된다.

즉, 촬상 소자(100)에서의 리셋 신호 카운트 기간의 시간 길이는, 다른 촬상 소자의 시간 길이(×1)에 대해, 1/N배(×1/N)의 시간 길이로 된다.

도 15b의 표에는, 축적 신호 카운트 기간에서의 램프 파형을 비교하기 위한 표가 표시되어 있다.

축적 신호 카운트 기간에서의 REF 신호의 램프 파형의 단차의 전위차는, 리셋 신호 카운트 기간과 마찬가지이다.

축적 신호 카운트 기간에서의 스캔 대상 전위차는, 비교기(470)의 오프셋 성분을 검출하기 위한 전위차에 상당하는 분에 관해서는, 다른 촬상 소자와 같게(×1) 된다. 한편, 축적 신호를 검출하기 위한 전위차에 상당하는 분은, 다른 촬상 소자에서의 이 전위차의 N배(×N)가 된다. 즉, 축적 신호 카운트 기간에서의 스캔 대상 전위차에서 비교기의 오프셋 성분을 검출하기 위한 전위차가 차지하는 비율이 클수록, 축적 신호 카운트 기간에서의 스캔 대상 전위차는, 다른 촬상 소자의 전위차에 가까워진다.

또한, 축적 신호 카운트 기간에서의 단수는, 비교기(470)의 오프셋 성분을 검출하기 위한 단수에 상당하는 분에 관해서는, 다른 촬상 소자의 1/N배가 된다. 한편, 축적 신호를 검출하기 위한 단수에 상당하는 분은, 다른 촬상 소자에서의 이 단수와 같게(×1) 된다.

또한, 축적 신호 카운트 기간의 시간 길이는, 비교기(470)의 오프셋 성분을 검출하기 위한 시간 길이에 상당하는 분에 관해서는, 다른 촬상 소자의 1/N배가 된다. 한편, 축적 신호를 검출하기 위한 시간 길이에 상당하는 분은, 다른 촬상 소자의 이 시간 길이에 상당하는 분과 같게(×1) 된다.

즉, 축적 신호 카운트 기간의 시간 길이에서 비교기(470)의 오프셋 성분을 검출하기 위한 시간 길이가 차지하는 비율이 클수록, 축적 신호 카운트 기간의 시간 길이는 짧아진다.

이와 같이, 앰프 회로(460)를 마련함에 의해, 비교기(470)의 오프셋 성분의 AD 변환에 걸리는 시간을 단축할 수 있다.

여기서, 앰프 회로(460)를 마련함에 의한 비교기(470)의 오프셋 성분의 AD 변환에 걸리는 시간의 단축에 관해, 비교기의 오프셋의 값을 고려하면서 설명한다. 또한, 여기서는, 화소(310)에서의 변환 효율은 600㎶/e-이고, 비교기(470)의 오프셋은 수㎷∼수십㎷인 것을 상정하여 설명한다.

우선, 앰프 회로(460)가 없는 것을 상정하여 설명한다. 1광자 입사의 유무를 바이너리 판정하는 경우에 있어서의 판정 임계치는, 비교기(470)의 오프셋을 고려하지 않는다고 하면, 0부터 600㎶까지의 중간의 값인 약 300㎶가 된다. 따라서 비교기(470)의 오프셋을 고려하지 않는다고 하면, REF 신호의 램프 파형이 약 300㎶ 정도까지를 커버하면, 1광자 입사의 유무의 바이너리 판정이 가능해진다.

그러나, 비교기(470)의 오프셋은 수㎷∼수십㎷이고, 화소(310)의 출력 신호의 레인지(0㎶∼600㎶)로부터 생각하면, 비교기(470)의 오프셋의 레인지(수㎷∼수십㎷)는 한자릿수 이상 크다. 비교기(470)의 오프셋의 상쇄는, 도 13에서 도시한 바와 같이, 축적 신호 카운트 기간에서의 카운트값으로부터 오프셋 성분에 상당하는 분(리셋 신호 카운트 기간의 다운 카운트의 값)을 뺌에 의해 행하여진다.

즉, 화소(310)의 출력 신호를 검출하기 위한 램프 파형의 단차(검출 정밀도)와, 비교기(470)의 오프셋 성분을 검출하기 위한 램프 파형의 단차(검출 정밀도)는, 같은 정밀도로 행하여질 필요가 있다. 1광자의 신호량을 S(㎶)로 하면, S/2㎶보다 충분히 작은 램프 파형의 단차로 AD 변환이 실시되지 않으면, 비교기(470)의 오프셋 성분의 양자화 오차 중에 화소(310)의 출력 신호가 묻히어 버린다. 즉, 1광자에 의해 발생하는 신호량의 1/2 이하의 램프 파형의 단차로 AD 변환을 행하지 않으면, AD 변환의 해상도 부족으로 되어 버린다.

한 자릿수 이상의 차가 있는 2개의 값(비교기(470)의 오프셋, 화소(310)의 출력 신호)를 동일어 검출 정밀도로 AD 변환을 행하기 위해, 1광자 입사의 판정에서의 리셋 신호 카운트 기간 및 축적 신호 카운트 기간은, 대부분의 시간이 비교기(470)의 오프셋의 검출 시간이 된다.

이와 같은 경우에 있어서, 화소(310)로부터의 출력 신호가 비교기(470)에 들어가기 전에 4배로 증폭하는 앰프 회로(460)를 마련하면, 화소(310)의 출력 신호의 레인지(0㎶∼600㎶)가 4배(0㎶∼2400㎶)가 된다. 또한, 300㎶(S/2㎶)인 검출 정밀도는, 1/4배의 검출 정밀도(1200㎶)로 충분하게 된다. 또한, 도 13에서 설명한 바와 같이, 비교기(470)의 오프셋의 레인지(수㎷∼수십㎷)는 변화하지 않는다.

즉, 앰프 회로(460)를 마련함에 의해, 램프 파형의 단차를 크게 하는(검출 정밀도를 내리는) 것이 가능해진다. 즉, 화소(310)의 출력 신호에 대한 분해능(1광자 입사의 유무를 검출할 수 있는 검출 정밀도)를 내리지 않고서, 비교기(470)의 오프셋 성분에 대한 분해능만을 내릴 수 있다.

다음에, 인버터에 의해 구성되는 앰프부(440)가 칼럼마다 마련되는 예에 관해, 도 16을 참조하여 설명한다.

[인버터의 앰프 회로를 이용하여 증폭하는 예]

도 16은, 본 기술의 제1의 실시의 형태의 제2의 변형례로서 나타내는 인버터의 앰프 회로(앰프 회로(710))의 회로 구성례의 한 예를 모식적으로 도시하는 도면이다.

앰프 회로(710)는, 도 12에서 도시한 앰프 회로(460) 대신에 마련되는 것이고, 인버터(711)와, 커패시터(712 및 713)와, 스위치(714)를 구비한다.

인버터(711)는, 입력단자가, 커패시터(712)의 일방의 전극과, 커패시터(713)의 일방의 전극과, 스위치(714)의 일단에 접속된다. 또한, 인버터(711)는, 출력 단자가, 커패시터(713)의 타방의 전극과, 스위치(714)의 타단과, 증폭 신호선(469)을 통하여 커패시터(471)의 일방의 전극에 접속된다. 또한, 커패시터(712)는, 타방의 전극이, 수직 신호선(341)을 통하여 화소(310)에 접속된다.

앰프 회로(710)는, CMOS 인버터(인버터(711))를 이용하여 입력 신호(PXOUT)를 증폭하는 것이고, 2개의 용량(커패시터(712 및 713))의 비에 응한 신호 증폭을 행한다. 또한, 인버터를 이용한 앰프이기 때문에, 출력 신호(PXAOUT)는, 입력 신호(PXOUT)의 역상이 된다.

또한, 앰프 회로(710)는, 도 12에서 도시한 앰프 회로(460)와 비교하면, 랜덤 노이즈로서 발생하는 1/f 잡음이 크기 때문에, 발생하는 노이즈가 크다. 이 1/f 잡음은, 인버터(711)를 구성하는 트랜지스터로서, 개개의 화소에 마련되는 앰프 트랜지스터(도 2의 앰프 트랜지스터(314))보다도 충분히 대면적의 트랜지스터를 마련함에 의해 경감할 수 있다. 예를 들면, 앰프 회로(710)를 촬상 소자에 마련하는 경우에는, 복수의 칼럼(열)에서 앰프 회로(710)가 공유되도록 하면, 개개의 앰프 회로(710)에 할당되는 면적을 크게할 수 있다.

도 16에 도시하는 바와 같이, 인버터를 이용한 앰프(앰프 회로(710))에 의해서도, 화소의 출력을 증폭할 수 있다.

다음에, 화소의 출력을 피드백하여 증폭하는 예에 관해, 2개의 피드백의 방법을 상정하고, 도 17 및 도 18을 참조하여 설명한다.

[출력을 피드백시켜서 증폭하는 예]

도 17은, 본 기술의 제1의 실시의 형태의 제3의 변형례로서 도시하는 플로팅 디퓨전에 화소의 출력을 피드백시키는 예에서의 화소(화소(830))의 회로 구성의 한 예를 도시하는 모식도이다.

화소(830)는, 도 2의 화소(310)의 각 구성에 더하여, 일단이 FD(322)에 접속되는 용량(커패시터(832))을 구비한다. 또한, 앰프 트랜지스터(314)는, 도 2와 마찬가지로 소스 폴로워형의 것이고, 이 화소(830)와 함께, 피드백용의 회로(피드백용 앰프(831))가 칼럼마다(수직 신호선(341)마다)에 마련된다.

피드백용 앰프(831)는, 수직 신호선(341)에 공급된 화소의 출력 신호를, 그 출력 신호를 출력한 화소의 FD(322)에 피드백시키는 피드백용의 회로이다. 피드백용 앰프(831)는, 예를 들면, PMOS 트랜지스터의 소스 폴로워에 의해 실현된다. 또한, 도 17에서는, 피드백용 앰프(831)를 구성하는 각 구성(PMOS 트랜지스터나 정전류원(정전류 부하 트랜지스터))에 관해서는 도시를 생략하고, 앰프를 나타내는 삼각형의 기호로서 피드백용 앰프(831)를 나타낸다. 또한, 도 17에서는, 화소마다 마련되지 않고 칼럼마다 마련되는 피드백용 앰프(831)에 관해서는, 피드백용 앰프(831)의 입력측 및 출력측의 신호선을 파선으로 나타내고, 화소의 구성과 구별하여 나타낸다.

피드백용 앰프(831)는, 입력단자(PMOS 트랜지스터의 게이트 단자)가 수직 신호선(341)에 접속된다. 그리고, 피드백용 앰프(831)의 출력 단자(PMOS 트랜지스터의 소스 단자)는, 수직 신호선(341)에 접속되어 있는 각 화소에 마련되어 있는 커패시터(832)의 일단에 접속된다. 즉, 피드백용 앰프(831)는, 수직 신호선(341)에 공급된 출력 신호에 응하여, 그 출력 신호를 출력한 화소의 커패시터(832)의 일단의 전위를 변동시킨다. 또한, 피드백용 앰프(831)는 PMOS 트랜지스터에 의해 구성되어 입력과 출력과의 관계는 정상이 되기 때문에, FD(322)의 전위에는, 정의 피드백이 걸린다.

커패시터(832)는, 피드백용 앰프(831)의 출력과, 화소의 FD(322)를 커플링시키기 위한 용량이다. 즉, FD(322)의 전위는, 커패시터(832)에 의한 용량성 커플링에 의해, 피드백용 앰프(831)의 출력에 응하여 변동한다.

또한, 도 17에서는, 특히 도시를 하지 않지만, 수직 신호선(341)에 복수의 화소가 접속되어 있는 경우에는, 출력 신호를 출력한 화소 이외의 화소의 FD(322)의 전위도 변동하여 버린다. 그래서, 이 전위의 변동을 막기 위해, 커패시터(832)와 피드백용 앰프(831)와의 사이에 스위치로서 일하는 트랜지스터를 각 화소에 마련한다(도시는 생략). 그리고, 출력 신호를 출력한 화소의 트랜지스터만을 도통 상태로 하고 다른 화소의 트랜지스터를 비도통 상태로 한다. 이에 의해, 출력 신호를 출력한 화소의 FD(322)에만 피드백이 걸리게 된다.

이와 같이, 화소의 출력을 FD(322)에 피드백함에 의해서도, 화소의 출력을 증폭할 수 있다.

도 18은, 본 기술의 제1의 실시의 형태의 제4의 변형례로서 나타내는 앰프 트랜지스터의 드레인 단자에 화소의 출력을 피드백시키는 예에서의 화소(화소(840))의 회로 구성의 한 예를 도시하는 모식도이다.

화소(840)는, 도 2의 화소(310)의 앰프 트랜지스터(314)의 드레인 단자가, 전원선(323)에 접속되지 않고, 앰프 트랜지스터(314)의 드레인 단자용의 전위를 공급하기 위한 선(신호선(849))에 접속된다. 이것 이외는, 도 2의 화소(310)와 마찬가지이기 때문에, 여기에서 설명을 생략한다. 그리고, 이 화소(840)와 함께, 피드백용의 회로(피드백용 앰프(841))가, 칼럼마다(수직 신호선(341)마다)에 마련되다. 또한, 피드백용 앰프(841)는, 출력이 신호선(849)에 공급되는 이외는, 도 17에서 도시한 피드백용 앰프(831)와 같은 것이다. 그래서, 여기서는, 출력이 신호선(849)의 전위에 주는 영향에 관해서만 설명한다.

도 18에 도시하는 바와 같이, 화소(840)에서는, 피드백용 앰프(831)의 출력이 앰프 트랜지스터(314)의 드레인에 직접 접속되고, 종래의 전원 접속을 피드백용 앰프(831)의 출력이 대체한다. 이에 의해, 화소(840)에서는, 앰프 트랜지스터(314)의 드레인 단자의 전위가 피드백용 앰프(831)의 출력에 응하여 변동한다. 또한, 앰프 트랜지스터(314)의 드레인 확산층은, 게이트 전극(플로팅 디퓨전)과 강한 기생 용량을 갖는다. 이 때문에, 드레인측의 전위가 변동하면, 게이트·드레인 사이의 기생 용량에 의해, 앰프 트랜지스터(314)의 게이트의 전위(FD(322)의 전위)도 변동한다. 즉, 피드백용 앰프(841)의 출력에 의한 신호선(849)의 전위의 저하는, 기생 용량을 통하여 FD(322)에의 정의 피드백이 되어, 화소의 출력 신호가 증폭된다.

이와 같이, 화소의 출력을 앰프 트랜지스터(314)의 드레인 단자에 피드백함에 의해서도, 화소의 출력을 증폭할 수 있다.

다음에, 화소 각각에 앰프가 구비되는 예에 관해, 제5 및 제6의 변형례로서, 도 19 내지 도 20을 참조하여 설명한다.

[소스 접지형의 앰프 트랜지스터를 화소에 마련하여 화소로부터의 출력을 증폭하는 예]

도 19는, 본 기술의 제1의 실시의 형태의 제5의 변형례로서 나타내는 소스 접지형의 NMOS 트랜지스터를 앰프 트랜지스터로서 화소에 마련하여 화소로부터의 출력을 증폭하는 예에서의 화소(화소(810))의 회로 구성의 한 예를 도시하는 모식도이다.

화소(810)는, 도 2의 화소(310)에 마련되어 있는 소스 폴로워형의 앰프 트랜지스터(314)에 대신하여, 소스 접지형의 앰프 트랜지스터(811)를 구비한다. 또한, 앰프 트랜지스터(811) 이외의 화소의 구성은, 도 2와 마찬가지의 것이기 때문에, 도 2와 동일한 부호를 붙이고 여기에서 설명을 생략한다.

앰프 트랜지스터(811)는, 소스 단자측이 접지된 소스 접지형의 NMOS 트랜지스터로 구성된 앰프 트랜지스터이다. 앰프 트랜지스터(811)의 드레인 단자는, 정전류원(819)과, 수직 신호선(341)을 통하여 디지털 값 생성 회로에 접속되어 있다. 앰프 트랜지스터(811)는, 소스 접지형의 앰프 트랜지스터이기 때문에, 입력(FD(322)의 전위)을 증폭하여 수직 신호선(341)에 출력할 수 있다.

여기서, 앰프 트랜지스터(811)의 증폭 이득에 관해 설명한다. 앰프 트랜지스터(811)의 동작은, 예를 들면, 다음의 식3의 관계가 된다.

ΔId=gm·ΔVg+ΔVd/Rd … 식3

여기서, ΔId는, 증폭 전의 드레인 전류로부터의 드레인 전류의 변화량이다. 또한, gm는, 상호컨덕턴스이다. ΔVg는, 증폭 전의 게이트 전압으로부터의 게이트 전압의 변화량이고, Rd는, 드레인 저항이고, ΔVd는, 증폭 전의 드레인 전압으로부터의 드레인 전압의 변화량이다.

상술한 식3의 관계에 있어서, 앰프 트랜지스터(811)의 드레인 단자를 정전류 부하(ΔId=0)에 접속한 경우에는, 앰프 트랜지스터(811)의 증폭 이득(Av)은, 다음의 식4의 관계가 된다.

Av=ΔVd/ΔVg=-gm·Rd … 식4

상술한 식4에서의 마이너스의 부호로부터 알 수 있는 바와 같이, 앰프 트랜지스터(811)의 출력은 역상이 된다. 또한, 증폭의 배율은, 일반적으로, 1보다 크게(훨씬 크게) 되기 때문에, 화소의 출력 신호가, 이 앰프 트랜지스터(811)에 의해 증폭된다. 이 본 기술의 제5의 변형례에서는, 앰프 트랜지스터(811)로부터 신호가 출력될 때에 증폭되기 때문에, 화소와 디지털 값 생성 회로와의 사이에 앰프를 마련할 필요가 없다. 즉, 화소(810)를 촬상 소자에 마련하는 경우에는, 도 5에서 도시한 디지털 값 생성 회로(400)의 앰프 회로(460)는 생략되어, 앰프 트랜지스터(811)에 의해 증폭된 화소(810)의 출력이 커패시터(471)에 직접 공급된다.

또한, 상호컨덕턴스(gm) 및 드레인 저항(r)은, 동작점의 변화에 수반하여 약간 변동하는 값이다. 이 때문에, 앰프 트랜지스터(811)로부터의 출력은, 리니어리티가 부족하다. 그러나, 1광자 검출에서 바이너리 판정을 행하는 경우에는, 소량의 전자밖에 축적되지 않기 때문에, FD(322)의 전위의 변동이 적고, 동작점은 거의 일정하게 된다. 또한, 1광자 검출의 경우에는, 신호의 유무(0 또는 1)를 판정할 뿐이기 때문에, 이 리니어리티의 열화는 문제가 되지 않는다. 즉, 이 소스 접지형의 앰프 트랜지스터를 화소에 마련하는 예는, 특히 1광자 검출에 적합하다. 또한, 이 예에서는, 여분의 트랜지스터나 회로의 추가(예를 들면, 도 12에서 도시한 앰프 회로(460)의 추가)에 수반하는 랜덤 노이즈의 증가도 발생하지 않는다.

또한, 도 19에서는, 정전류원(819)과, 화소의 전원(전원선(323)을 통하여 화소에 공급되는 전원(전원 전압))이 분리되어 있는 예를 나타냈다. 이 도 19에서는, 정전류원(819)으로서 PMOS 트랜지스터를 포화 영역에서 이용하는 것을 상정하고 있다. 이 경우에는, 정전류원(819)의 전원 전위를, 전원선(323)을 통하여 화소에 공급되는 화소의 전원 전위보다도 높게 함에 의해, 증폭에 적합한 동작점을 확보할 수 있다.

또한, 도 19에서는, 일반적인 NMOS 트랜지스터로 소스 접지형의 앰프 트랜지스터(811)를 구성하는 예에 관해 설명하였지만, PMOS 트랜지스터를 이용하여도, 소스 접지형의 앰프 트랜지스터를 화소에 마련할 수 있다. 이 경우에는, 정전류원의 전원 전위를 화소의 전원 전위보다도 높게 할 필요가 없어져서, 정전류원의 전원 전위의 설정이 용이해진다. 다음에, PMOS 트랜지스터로 소스 접지형의 앰프 트랜지스터(811)를 구성한 예에 관해, 도 20을 참조하여 설명한다.

도 20은, 본 기술의 제1의 실시의 형태의 제6의 변형례로서 나타내는 소스 접지형의 PMOS 트랜지스터를 앰프 트랜지스터로서 화소에 마련하여 화소로부터의 출력을 증폭하는 예에서의 화소(화소(820))의 회로 구성의 한 예를 도시하는 모식도이다.

화소(820)는, 도 19의 소스 접지형의 NMOS 트랜지스터로 구성된 앰프 트랜지스터(314)에 대신하여, 소스 접지형의 PMOS 트랜지스터로 구성된 앰프 트랜지스터(821)를 구비한다. 또한, 앰프 트랜지스터(821) 이외의 화소의 구성은, 도 2 및 도 19와 마찬가지의 것이기 때문에, 도 2와 동일한 부호를 붙이고 여기에서 설명을 생략한다.

앰프 트랜지스터(821)는, 소스 접지형의 PMOS 트랜지스터로 구성된 앰프 트랜지스터이다. 앰프 트랜지스터(821)는, 게이트 단자가 FD(322)에 접속되고, 소스 단자가 전원선(323)과, 리셋 트랜지스터(313)의 드레인 단자에 접속된다. 또한, 앰프 트랜지스터(821)는, 드레인 단자가, 정전류원(829)과, 수직 신호선(341)을 통하여 디지털 값 생성 회로에 접속되어 있다. 앰프 트랜지스터(821)는, 도 2의 앰프 트랜지스터(314)와 마찬가지로, 정상의 출력이 된다.

이와 같이, 소스 접지형의 PMOS 트랜지스터를 화소의 앰프 트랜지스터로서 마련하면, CMOS 이미지 센서에 일반적인 NMOS 트랜지스터를 정전류 부하(정전류원(829)의 부하)로서 사용할 수 있다. 또한, 도 19에서 도시한 화소(810)와 비교하여, 정전류원의 전원 전위를 화소의 전원 전위보다도 높게하지 않더라도 동작점을 확보할 수 있어서, 동작점의 설정이 용이해진다.

또한, 도 19 및 도 20에서는, 정전류원의 부하에 트랜지스터를 이용하는 것을 상정하여 설명하였지만, 출력 임피던스를 무시할 수 있는 경우에는, 저항 소자를 이용하여도 좋다. 또한, 이 경우에도, 소스 접지형의 앰프 트랜지스터에서의 증폭 이득을 1보다도 충분히 크게할 수 있다.

이와 같이, 화소에 소스 접지형의 앰프 트랜지스터를 마련함에 의해서도, 화소의 출력을 증폭할 수 있다.

도 12 내지 도 20에서 도시한 바와 같이, 다양한 방법으로 화소의 출력을 증폭할 수 있다. 또한, 도 19 및 도 20에서 도시한 소스 접지형의 앰프 트랜지스터는, 단순한 구조로 용이하게 화소 신호의 출력을 증폭할 수 있지만, 오픈 루프로 큰 증폭을 얻기 때문에 게인 편차도 매우 커진다. 또한, 본 기술의 제1의 실시의 형태에 의하면, 게인이 흐트러지는 촬상 소자에 있어서 바이너리 판정의 판정 임계치를 화소마다 설정할 수 있기 때문에, 포톤 카운팅에의 게인의 편차가 일으키는 악영향을 경감할 수 있다. 즉, 미약한 신호를 증폭하는 앰프부가 구비되어 있는 촬상 소자에, 화소마다 판정 임계치를 설정할 수 있는 바이너리 판정부를 마련함에 의해, 앰프부에 의한 게인의 편차에 의한 오판정을 막음과 함께, 미약한 신호를 정밀도 좋게 검출할 수 있다.

이와 같이, 본 기술의 제1의 실시의 형태에 의하면, 화소에 입사한 광자의 판정의 정밀도를 향상시킬 수 있다.

<2. 제2의 실시의 형태>

제1의 실시의 형태에서는, 조정 장치(550)는, 노광시키지 않은 화소의 무축적 신호로부터, 임계치를 구하고 있다. 그러나, 조정 장치(550)는, 노광시킨 화소의 신호로부터 임계치를 구할 수도 있다. 제2의 실시의 형태의 조정 장치(550)는, 노광시킨 화소의 신호로부터 임계치를 구하는 점에서 제1의 실시의 형태와 다르다.

도 21은, 본 기술의 제2의 실시의 형태의 디지털 값의 표준편차와 평균치와의 관계의 한 예를 도시하는 그래프이다. 전술한 바와 같이, 광자가 입사한 화소의 축적 신호의 신호량(계조치)은, 축적된 전하의 디지털 값으로의 변환 효율에 응하여 변화한다. 구체적으로는, 축적 신호의 신호량과 축적된 전하의 개수와의 사이의 관계는, 다음의 식5에 의해 표시된다.

Av=η×N… 식5

식5에서, Av는, 신호량의 평균치이고, N은 축적된 전하의 개수이다. 또한, η은, 축적된 전하의 디지털 값으로의 변환 효율이다.

또한, 일반적으로, 축적된 전하의 개수가 증대할수록, 노이즈가 커지고, 디지털 값의 편차가 커진다. 이 때문에, 다음의 식6이 성립한다.

σ=η×N^1/2 … 식6

식6에서, σ는, 신호량의 표준편차이고, N은 전하의 개수, η은 변환 효율이다.

이들의 식5 및 식6으로부터, 다음의 식7이 도출된다.

σ²=η×Av … 식7

평균(Av) 및 표준편차(σ)는, 노광량에 응하여 다른 값이 된다. 따라서 노광량을 바꾸어, 각각의 노광량에서의 평균(Av) 및 표준편차(σ)의 조(組)를 구하고, 적어도 2조의 값을 구하면, 식7에 의거하여 대입법 등에 의해 변환 효율(η)을 얻을 수 있다.

또한, 변환 효율(η)을 구할 때에, 조정 장치(550)는, 최소제곱법 등을 사용하여도 좋다. 구체적으로는, 조정 장치(550)는, 평균(Av)의 측정치를 식7에 대입하여 얻어진 표준편차의 값을 이론치로 하고, 표준편차(σ)의 측정치와 이론치와의 차분의 제곱 합이 최소가 되는 변환 효율(η)의 값을 산출한다.

도 21은, 식7에 표시한 평균(Av)과 표준편차(σ)와의 관계의 한 예를 도시하는 그래프이다. 도 21에서 횡축은, 평균(Av)이고, 종축은 표준편차(σ)의 제곱이다. 그래프상의 백색 원은, 측정에 의해 얻어진 점이다. 식7에 의거하여, 이들의 점으로부터 비례 직선을 얻을 수 있다. 이 직선의 경사가 변환 효율(η)에 상당한다.

도 22는, 본 기술의 제2의 실시의 형태에서의 조정 장치(550)의 조정치 산출부(551)에 의한 조정치 산출의 처리 순서례를 도시하는 플로 차트이다. 조정 장치(550)는, 우선, 일정한 노광량으로 M₁회의 노광을 행하고, 노광된 화소의 축적 신호로부터 변환한 디지털 값을 M₁회수 취득한다. 여기서, M₁은, 2 이상의 정수이다(스텝 S931).

그리고, 조정 장치(550)는, 그 노광량에서의 디지털 값의 평균(Av) 및 표준편차(σ)를 화소마다 산출한다(스텝 S932). 조정 장치(550)는, 화소마다, 평균(Av) 및 표준편차(σ)의 조를, M₂회 산출하였는지의 여부를 판단한다. 여기서, M₂은, 2 이상의 정수이다(스텝 S933).

M₂회 산출하지 않았으면(스텝 S933 : No), 조정 장치(550)는, 노광량을 변경하고(스텝 S934), 스텝 S931로 되돌아온다. M₂회 산출한 것이면(스텝 S933 : Yes), 조정 장치(550)는, 노광량마다의 평균(Av) 및 표준편차(σ)의 조로부터, 식7에 의거하여 변환 효율(η)을 산출한다(스텝 S935).

조정 장치(550)는, η에 K2를 곱한 값을 임계치로 하여 화소마다 산출한다(스텝 S936). 여기서, K2는, 실수이고, 예를 들면, 약 1/2의 값이 설정된다. K2의 값을 크게 할수록, 임계치가 커지고, 카운트 빠짐이 생기기 어려워지지만, 한편으로, 오판정의 가능성이 높아진다. K2의 값은, 카운트 빠짐과 오판정의 어느 우선도를 높게 하는지를 고려하여 설정된다. 조정 장치(550)는, 산출하는 임계치를 조정치로 각각 변환하고, 조정치 유지부(210)에 기록한다(스텝 S937).

이와 같이, 본 기술의 제2의 실시의 형태에 의하면, 조정 장치(550)는, 노광량마다, 디지털 값의 평균치 및 표준편차를 산출하고, 그들의 값으로부터 임계치를 산출하기 때문에, 변환 효율에 응한 정확한 임계치를 구할 수 있다. 그리고, 이 임계치를 사용함에 의해, 화소에 입사한 광자의 판정의 정밀도를 향상시킬 수 있다.

또한, 본 기술의 실시의 형태에서 나타낸 촬상 소자는, 광전자 증배관이나 애벌란시 포토 다이오드, 또는 포토 다이오드 등이 마련되어 있던 종래의 전자 기기에서의 광검출부로서 폭넓게 적용할 수 있다. 예를 들면, 이미징 플레이트의 형광 스캐너, 방사선의 신틸레이션 카운터에 적용할 수 있다. 그 밖에도, DNA 칩의 검출기, DR(Digital Radiography)이라고 불리는 X선 촬상 장치, CT(Computed Tomography) 장치, SPECT(Single Photon Emission Tomography) 장치 등에도 적용할 수 있다. 특히, CMOS 이미지 센서이기 때문에 염가로 대량 생산할 수 있기 때문에, 광전자 증배관의 값이 높기 때문에 소수의 광검출부밖에 마련되지 않았던 전자 기기에 있어서 다수의 광검출부를 마련함에 의해, 검출 속도를 향상시킬 수 있다.

예를 들면, 본 기술의 실시의 형태에서 나타낸 촬상 소자를 CT 장치의 검출기에 도입하면, 종래의 포토 다이오드 등에 의한 검출기보다 훨씬 고감도의 신틸레이션광의 검출이 가능해지고, 검출의 고정밀화나 X선량의 저하에 의한 저피폭화에 기여할 수 있다. 또한, SPECT나 PET 등의, 종래, 광전자 증배관을 이용하고 있던 감마선의 검출에 관해도 마찬가지이다.

또한, 검출 헤드를 많이 마련한 전자 기기만으로 효과가 있는 것이 아니라, 단일의 검출 헤드를 이용한 전자 기기에서도 마찬가지의 효과를 얻을 수 있다. 예를 들면, 방사선의 신틸레이션 선량계에 본 기술을 적용하면, 염가의 반도체 촬상 소자를 이용하여 소형 경량으로 초고감도의 포켓 선량계를 실현할 수 있다.

또한, 본 기술의 실시의 형태에서는, 촬상 소자에 바이너리 판정부가 하나인 예를 나타냈지만, 이것으로 한정되는 것이 아니고, 예를 들면, 수직 신호선(341)마다(칼럼마다)에 마련되는 디지털 값 생성 회로(400)마다 마련되도록 하여도 좋다.

또한, 본 기술의 실시의 형태에서는, 화소가 출력한 신호를 증폭하는 앰프부가 1단(段)만인 예를 나타냈지만, 이것으로 한정되는 것이 아니고, 복수단의 앰프를 마련하여 신호를 증폭하도록 하여도 좋다. 예를 들면, 화소에 마련되는 앰프(제5 및 제6의 변형례)와, 칼럼마다 마련되는 앰프(제1 내지 제4의 변형례)를 조합시키는 경우나, 칼럼마다 마련된 앰프를 다단적으로 연결하는 경우 등이 생각된다.

또한, 본 기술의 실시의 형태에서는, 「광자 입사 있음」과 「광자 입사 없음」이라는 2치 판정(바이너리 판정)을 하는 것을 전제로 하여 설명하였지만, 복수 계통의 참조 신호(REF)를 준비함에 의해, 2치 이상의 판정이 가능해진다. 예를 들면, 참조 신호(REF)를 2계통 준비하고, 1계통을, 광자 수가 「0」일 때의 디지털 값과, 광자 수가 「1」일 때의 디지털 값과의 중간치로 한다. 또한, 또 1계통(2계통째)을, 광자 수가 「1」일 때의 디지털 값과, 광자 수가 「2」일 때의 디지털 값과의 중간치로 한다. 이에 의해, 광자 수가 「0」, 「1」, 「2」의 3개의 판정이 가능해지고, 촬상의 다이내믹 레인지가 향상한다. 이 때, 2계통째의 임계치에 관한 정보를, 조정치 유지부(210)에 유지시킴에 의해, 본 기술의 실시의 형태와 마찬가지로 실시할 수 있다. 또한, 2계통째의 임계치는, 예를 들면, 도 10에서 도시한 식2의 정수(K)를, 정수(K)보다도 큰 값의 정수(K')로 함에 의해 산출할 수 있다. 또한, 「0」부터 「1」까지의 계조치와, 「1」부터 「2」까지의 계조치가 거의 같게 되는 촬상 소자의 경우(증폭에 리니어리티가 있는 경우)에는, 정수(K)를 3배한 값을 정수(K')로 하여도 좋다.

또한, 상술한 실시의 형태는 본 기술을 구현화하기 위한 한 예를 나타낸 것이고, 실시의 형태에서의 사항과, 특허청구의 범위에서의 발명 특정 사항은 각각 대응 관계를 갖는다. 마찬가지로, 특허청구의 범위에서의 발명 특정 사항과, 이것과 동일 명칭을 붙인 본 기술의 실시의 형태에서의 사항은 각각 대응 관계를 갖는다. 단, 본 기술은 실시의 형태로 한정되는 것이 아니고, 그 요지를 일탈하지 않는 범위에서 실시의 형태에 여러 가지의 변형을 시행함에 의해 구현화할 수 있다.

또한, 상술한 실시의 형태에서의 설명한 처리 순서는, 이들 일련의 순서를 갖는 방법으로서 파악하여도 좋고, 또한, 이들 일련의 순서를 컴퓨터에 실행시키기 위한 프로그램 내지 그 프로그램을 기억하는 기록 매체로서 파악하여도 좋다. 이 기록 매체로서, 예를 들면, 하드 디스크, CD(Compact Disc), MD(MiniDisc), DVD(Digital Versatile Disk), 메모리 카드, 블루레이(Blu-ray(등록상표)) 디스크 등을 이용할 수 있다.

또한, 본 기술은 이하와 같은 구성도 취할 수 있다.

(1) 화소가 출력한 신호에 의거하여, 노광 기간 중에 상기 화소에 입사한 광자에 의해 축적된 전하의 양을 나타내는 디지털 값을 생성하는 생성부와,

상기 화소에서 축적되는 전하의 양을 상기 생성부에 의해 생성되는 디지털 값으로 변환할 때의 변환 효율이 유사한 화소마다 설정되어 있는 임계치와, 상기 생성된 디지털 값을 비교하여, 상기 신호를 출력한 화소에의 광자의 입사의 판정을 행하는 판정부를 구비하는 촬상 소자.

(2) 상기 신호를 1보다 큰 배율로 증폭하는 증폭부를 또한 구비하고,

상기 생성부는, 상기 증폭된 신호에 의거하여 상기 생성을 행하는 상기 (1)에 기재된 촬상 소자.

(3) 상기 증폭부는, 상기 화소마다 마련되고,

상기 판정부는, 상기 신호를 증폭할 때의 배율을 상기 변환 효율로 하고, 상기 화소마다 설정되어 있는 임계치를 이용하여 상기 판정을 행하는 상기 (2)에 기재된 촬상 소자.

(4) 상기 증폭부는, 상기 화소마다 마련된 소스 접지형의 앰프 트랜지스터에 의해 구성되는 상기 (3)에 기재된 촬상 소자.

(5) 상기 증폭부는, 행렬형상으로 배치되어 있는 상기 화소에 대해 열 단위로 마련되고,

상기 판정부는, 상기 신호를 증폭할 때의 배율을 상기 변환 효율로 하고, 상기 열 단위마다 설정되어 있는 임계치를 이용하여 상기 판정을 행하는 상기 (2)에 기재된 촬상 소자.

(6) 상기 증폭부는, 오페 앰프 또는 CMOS(Complementary Metal Oxide Semiconductor) 인버터에 의해 구성되는 상기 (5)에 기재된 촬상 소자.

(7) 상기 증폭부는, 상기 신호에서의 전위를, 상기 신호를 출력한 화소의 플로팅 디퓨전에서의 전위로 피드백시키기 위한 피드백 회로에 의해 구성되는 상기 (5)에 기재된 촬상 소자.

(8) 상기 생성부에 의해 생성되는 디지털 값을 나타내는데 필요한 비트수보다도 적은 비트수로 상기 임계치를 지정하기 위한 임계치 지정치를 상기 변환 효율이 유사한 화소마다 유지하는 유지부를 또한 구비하고,

상기 판정부는, 상기 판정 대상이 되는 디지털 값으로 변환된 신호를 출력한 화소의 상기 임계치 지정치를 취득하고, 상기 디지털 값과 상기 임계치 지정치와의 관련시킴을 나타내는 테이블에 의거하여 상기 취득한 임계치 지정치를 상기 디지털 값의 계조치로 변환하여 상기 임계치를 설정하는 상기 (1) 내지 (7)의 어느 하나에 기재된 촬상 소자.

(9) 상기 임계치는, 광자에 의한 전하의 축적이 없는 상태에서의 신호인 리셋 신호를 변환한 디지털 값을 상기 변환 효율이 유사한 화소마다 복수회 취득하고, 당해 취득된 복수의 디지털 값으로부터 산출된 표준편차 및 평균치에 의거하여 산출되는 상기 (1) 내지 (8)의 어느 하나에 기재된 촬상 소자.

(10) 화소가 출력한 신호에 의거하여, 노광 기간 중에 상기 화소에 입사한 광자에 의해 축적된 전하의 양을 나타내는 디지털 값을 생성하는 생성부와,

상기 화소에서 축적되는 전하의 양을 상기 생성부에 의해 생성되는 디지털 값으로 변환할 때의 변환 효율이 유사한 화소마다 설정되어 있는 임계치와, 상기 생성된 디지털 값을 비교하여, 상기 신호를 출력한 화소에의 광자의 입사의 판정을 행하는 판정부를 구비하는 촬상 장치.

(11) 광자에 의한 전하의 축적이 없는 상태에서의 신호인 리셋 신호를 변환한 디지털 값을 상기 변환 효율이 유사한 화소마다 복수회 취득하고, 당해 취득한 복수의 디지털 값의 표준편차 및 평균치에 의거하여 상기 임계치를 산출하는 산출부를 또한 구비하는 상기 (10)에 기재된 촬상 장치.

(12) 화소가 출력한 신호에 의거하여, 노광 기간 중에 상기 화소에 입사한 광자에 의해 축적된 전하의 양을 나타내는 디지털 값을 생성하는 생성부와,

상기 화소에서 축적되는 전하의 양을 상기 생성부에 의해 생성되는 디지털 값으로 변환할 때의 변환 효율이 유사한 화소마다 설정되어 있는 임계치와, 상기 생성된 디지털 값을 비교하여, 상기 신호를 출력한 화소에의 광자의 입사의 판정을 행하는 판정부를 구비하는 전자 기기.

(13) 화소가 출력한 신호에 의거하여, 노광 기간 중에 상기 화소에 입사한 광자에 의해 축적된 전하의 양을 나타내는 디지털 값을 생성하는 생성부와, 상기 화소에서 축적되는 전하의 양을 상기 생성부에 의해 생성되는 디지털 값으로 변환할 때의 변환 효율이 유사한 화소마다 설정되어 있는 임계치와 상기 생성된 디지털 값을 비교하여 상기 신호를 출력한 화소에의 광자의 입사의 판정을 행하는 판정부를 구비하는 촬상 소자가 생성한 상기 디지털 값을 상기 변환 효율이 유사한 화소마다 복수회 취득하는 취득부와,

상기 취득된 디지털 값의 표준편차 및 평균치에 의거하여 상기 임계치를 산출하는 산출부를 구비하는 임계치 산출 장치.

(14) 상기 신호는, 광자에 의한 전하의 축적이 없는 상태에서의 리셋 신호인 상기 (13)에 기재된 임계치 산출 장치.

(15) 상기 신호는, 광자에 의해 전하가 축적된 상태에서의 신호이고,

상기 취득부는, 노광시킨 상기 촬상 소자에 의해 생성된 상기 디지털 값을 복수회 취득하는 처리를 다른 노광량에 의해 복수회 실행하고,

상기 산출부는, 상기 노광량마다 구한 상기 표준편차 및 상기 평균치로부터 상기 임계치를 산출하는 상기 (13)에 기재된 임계치 산출 장치.

(16) 화소가 출력한 신호에 의거하여, 노광 기간 중에 상기 화소에 입사한 광자에 의해 축적된 전하의 양을 나타내는 디지털 값을 생성하는 생성 순서와,

상기 화소에서 축적되는 전하의 양을 상기 생성 순서에 의해 생성되는 디지털 값으로 변환할 때의 변환 효율이 유사한 화소마다 설정되어 있는 임계치와, 상기 생성된 디지털 값을 비교하여, 상기 신호를 출력한 화소에의 광자의 입사의 판정을 행하는 판정 순서를 구비하는 촬상 방법.

100 : 촬상 소자 110 : 수직 구동 회로
130 : 레지스터 150 : 출력 회로
210 : 조정치 유지부 220 : 바이너리 판정부
300 : 화소 어레이부 310 : 화소
311 : 포토 다이오드 312 : 전송 트랜지스터
313 : 리셋 트랜지스터 314 : 앰프 트랜지스터
400 : 디지털 값 생성 회로 440 : 앰프부
550 : 조정 장치 551 : 조정치 산출부

Claims

화소가 출력한 신호에 의거하여, 노광 기간 중에 상기 화소에 입사한 광자에 의해 축적된 전하의 양을 나타내는 디지털 값을 생성하는 생성부와,
상기 화소에서 축적되는 전하의 양을 상기 생성부에 의해 생성되는 디지털 값으로 변환할 때의 변환 효율이 유사한 화소마다 설정되어 있는 임계치와, 상기 생성된 디지털 값을 비교하여, 상기 신호를 출력한 화소에의 광자의 입사의 판정을 행하는 판정부를 구비하는 것을 특징으로 하는 촬상 소자.
제 1항에 있어서,
상기 신호를 1보다 큰 배율로 증폭하는 증폭부를 또한 구비하고,
상기 생성부는, 상기 증폭된 신호에 의거하여 상기 생성을 행하는 것을 특징으로 하는 촬상 소자.
제 2항에 있어서,
상기 증폭부는, 상기 화소마다 마련되고,
상기 판정부는, 상기 신호를 증폭할 때의 배율을 상기 변환 효율로 하고, 상기 화소마다 설정되어 있는 임계치를 이용하여 상기 판정을 행하는 것을 특징으로 하는 촬상 소자.
제 3항에 있어서,
상기 증폭부는, 상기 화소마다 마련된 소스 접지형의 앰프 트랜지스터에 의해 구성되는 것을 특징으로 하는 촬상 소자.
제 2항에 있어서,
상기 증폭부는, 행렬형상으로 배치되어 있는 상기 화소에 대해 열 단위로 마련되고,
상기 판정부는, 상기 신호를 증폭할 때의 배율을 상기 변환 효율로 하고, 상기 열 단위마다 설정되어 있는 임계치를 이용하여 상기 판정을 행하는 것을 특징으로 하는 촬상 소자.
제 5항에 있어서,
상기 증폭부는, 오페 앰프 또는 CMOS(Complementary Metal Oxide Semiconductor) 인버터에 의해 구성되는 것을 특징으로 하는 촬상 소자.
제 5항에 있어서,
상기 증폭부는, 상기 신호에서의 전위를, 상기 신호를 출력한 화소의 플로팅 디퓨전에서의 전위로 피드백시키기 위한 피드백 회로에 의해 구성되는 것을 특징으로 하는 촬상 소자.
제 1항에 있어서,
상기 생성부에 의해 생성되는 디지털 값을 나타내는데 필요한 비트수보다도 적은 비트수로 상기 임계치를 지정하기 위한 임계치 지정치를 상기 변환 효율이 유사한 화소마다 유지하는 유지부를 또한 구비하고,
상기 판정부는, 상기 판정 대상이 되는 디지털 값으로 변환된 신호를 출력한 화소의 상기 임계치 지정치를 취득하고, 상기 디지털 값과 상기 임계치 지정치와의 관련시킴을 나타내는 테이블에 의거하여 상기 취득한 임계치 지정치를 상기 디지털 값의 계조치로 변환하여 상기 임계치를 설정하는 것을 특징으로 하는 촬상 소자.
제 1항에 있어서,
상기 임계치는, 광자에 의한 전하의 축적이 없는 상태에서의 신호인 리셋 신호를 변환한 디지털 값을 상기 변환 효율이 유사한 화소마다 복수회 취득하고, 당해 취득된 복수의 디지털 값으로부터 산출된 표준편차 및 평균치에 의거하여 산출되는 것을 특징으로 하는 촬상 소자.
화소가 출력한 신호에 의거하여, 노광 기간 중에 상기 화소에 입사한 광자에 의해 축적된 전하의 양을 나타내는 디지털 값을 생성하는 생성부와,
상기 화소에서 축적되는 전하의 양을 상기 생성부에 의해 생성되는 디지털 값으로 변환할 때의 변환 효율이 유사한 화소마다 설정되어 있는 임계치와, 상기 생성된 디지털 값을 비교하여, 상기 신호를 출력한 화소에의 광자의 입사의 판정을 행하는 판정부를 구비하는 것을 특징으로 하는 촬상 장치.
제 10항에 있어서,
광자에 의한 전하의 축적이 없는 상태에서의 신호인 리셋 신호를 변환한 디지털 값을 상기 변환 효율이 유사한 화소마다 복수회 취득하고, 당해 취득한 복수의 디지털 값의 표준편차 및 평균치에 의거하여 상기 임계치를 산출하는 산출부를 또한 구비하는 것을 특징으로 하는 촬상 장치.
화소가 출력한 신호에 의거하여, 노광 기간 중에 상기 화소에 입사한 광자에 의해 축적된 전하의 양을 나타내는 디지털 값을 생성하는 생성부와,
상기 화소에서 축적되는 전하의 양을 상기 생성부에 의해 생성되는 디지털 값으로 변환할 때의 변환 효율이 유사한 화소마다 설정되어 있는 임계치와, 상기 생성된 디지털 값을 비교하여, 상기 신호를 출력한 화소에의 광자의 입사의 판정을 행하는 판정부를 구비하는 것을 특징으로 하는 전자 기기.
화소가 출력한 신호에 의거하여, 노광 기간 중에 상기 화소에 입사한 광자에 의해 축적된 전하의 양을 나타내는 디지털 값을 생성하는 생성부와, 상기 화소에서 축적되는 전하의 양을 상기 생성부에 의해 생성되는 디지털 값으로 변환할 때의 변환 효율이 유사한 화소마다 설정되어 있는 임계치와 상기 생성된 디지털 값을 비교하여 상기 신호를 출력한 화소에의 광자의 입사의 판정을 행하는 판정부를 구비하는 촬상 소자가 생성한 상기 디지털 값을 상기 변환 효율이 유사한 화소마다 복수회 취득하는 취득부와,
상기 취득된 디지털 값의 표준편차 및 평균치에 의거하여 상기 임계치를 산출하는 산출부를 구비하는 것을 특징으로 하는 임계치 산출 장치.
제 13항에 있어서,
상기 신호는, 광자에 의한 전하의 축적이 없는 상태에서의 리셋 신호인 것을 특징으로 하는 임계치 산출 장치.
제 13항에 있어서,
상기 신호는, 광자에 의해 전하가 축적된 상태에서의 신호이고,
상기 취득부는, 노광시킨 상기 촬상 소자에 의해 생성된 상기 디지털 값을 복수회 취득하는 처리를 다른 노광량에 의해 복수회 실행하고,
상기 산출부는, 상기 노광량마다 구한 상기 표준편차 및 상기 평균치로부터 상기 임계치를 산출하는 것을 특징으로 하는 임계치 산출 장치.
화소가 출력한 신호에 의거하여, 노광 기간 중에 상기 화소에 입사한 광자에 의해 축적된 전하의 양을 나타내는 디지털 값을 생성하는 생성 순서와,
상기 화소에서 축적되는 전하의 양을 상기 생성 순서에 의해 생성되는 디지털 값으로 변환할 때의 변환 효율이 유사한 화소마다 설정되어 있는 임계치와, 상기 생성된 디지털 값을 비교하여, 상기 신호를 출력한 화소에의 광자의 입사의 판정을 행하는 판정 순서를 구비하는 것을 특징으로 하는 촬상 방법.