JPH06205309A - Ｃｃｄ固体撮像素子 - Google Patents

Abstract

(57)【要約】 【目的】 リセット後に発生するフィードスルー成分の
低減化を図り、フィードスルー成分によるフローティン
グ・ディフュージョンの最大取扱い電荷量の減少を防止
し、撮像信号のＳ／Ｎの劣化を防止する。 【構成】 リセットゲートＲＧのゲート電極として使用
される１枚の電極膜を、電荷転送方向に沿って互いに平
行に配置された２枚の電極膜５及び６にて構成して、リ
セットゲートＲＧを、フローティング・ディフュージョ
ン側の電極膜５による第１のリセットゲートＲＧ1 と、
ドレイン領域側の電極膜６による第２のリセットゲート
ＲＧ2 とで構成する。そして、第２のリセットゲートＲ
Ｇ2 へのリセットパルスφＰの供給経路に例えば多結晶
シリコン層による抵抗、あるいは配線の引き回しによる
配線抵抗Ｒを接続して、第２のリセットゲートＲＧ2 に
配線抵抗Ｒと負荷容量による積分回路を接続したことと
等価にする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ＣＣＤ固体撮像素子、
特にＣＣＤで構成された電荷転送部からの信号電荷を出
力電圧に変換する、いわゆるフローティング・ディフュ
ージョン・アンプを有するＣＣＤ固体撮像素子に関す
る。

【０００２】

【従来の技術】従来のＣＣＤ固体撮像素子、特にその出
力部は、図４に示すように、ＣＣＤで構成された電荷転
送部（例えば水平転送レジスタ）５１からの信号電荷を
電圧信号（電圧差）に変換するフローティング・ディフ
ュージョンＦＤと、所定の固定電圧Ｖｏｇが印加され、
上記電荷転送部５１からフローティング・ディフュージ
ョンＦＤに信号電荷が注入される際のゲートとなる水平
転送レジスタ用出力ゲートＨＯＧと、フローティング・
ディフュージョンＦＤに蓄積された信号電荷を１ビット
ごとにリセットするリセットゲートＲＧと、所定のドレ
イン電圧Ｖｄｄが供給されるドレイン領域Ｄから構成さ
れている。

【０００３】上記電荷転送部５１は、例えばＰ形のウェ
ル領域５２上に形成されたＮ形の転送レジスタ領域５３
と、この転送レジスタ領域５３上において、複数の電荷
転送電極が一方向（例えば水平方向）に配列されて構成
されている。そして、２枚の電荷転送電極を１組として
各組に互い違いにそれぞれ位相の異なる２相の駆動パル
スφ１及びφ２が印加されることにより、信号電荷をフ
ローティング・ディフュージョンＦＤ側に順次転送す
る。

【０００４】ここで、駆動パルスφ１が供給される電荷
転送電極の組をそれぞれ第１の蓄積電極ＣＧ1 と第１の
転送電極ＴＧ1 と定義し、駆動パルスφ２が供給される
電荷転送電極の組をそれぞれ第２の蓄積電極ＣＧ2 と第
２の転送電極ＴＧ2 と定義する。

【０００５】そして、上記電荷転送部５１のうち、最終
段の第１の蓄積電極ＣＧ1 下から転送される信号電荷を
一旦フローティング・ディフュージョンＦＤに蓄積し、
その蓄積電荷に基づく電圧変化を後段の出力アンプ５４
に供給することにより、出力アンプ５４の出力端子５５
から出力電圧（撮像信号成分）Ｓとして取り出す。

【０００６】出力アンプ５４の出力端子５５から出力電
圧Ｓを取り出した後は、リセットゲートＲＧにリセット
パルスφＰを供給してフローティング・ディフュージョ
ンＦＤをドレイン電圧Ｖｄｄにリセットし、フローティ
ング・ディフュージョンＦＤに蓄積されていた電荷をド
レイン領域Ｄ側に掃き出す。

【０００７】

【発明が解決しようとする課題】しかしながら、従来の
ＣＣＤ固体撮像素子においては、リセット後において発
生するフィードスルー成分によって最大取扱い電荷量が
減少し、撮像信号のＳ／Ｎが劣化するという問題があっ
た。

【０００８】ここで、上記問題が発生する要因を図５の
タイミングチャート及び図６の動作概念図も参照しなが
ら説明すると、まず、ｔ1 時においては、２つの駆動パ
ルスφ１及びφ２がそれぞれ高レベル及び低レベル、リ
セットパルスφＰが低レベルであることから、電荷転送
部５１における第２の転送電極ＴＧ2 から第１の蓄積電
極ＣＧ1 にかけて下り階段状のポテンシャル井戸が形成
され、第２の蓄積電極ＣＧ2 下にあった信号電荷ｅが、
第１の蓄積電極ＣＧ1 下にそれぞれ転送・蓄積される。
そして、最終段の第１の蓄積電極ＣＧ1 に蓄積された信
号電荷ｅは次段の出力ゲートＨＯＧによるポテンシャル
障壁によってフローティング・ディフュージョンＦＤへ
の転送が阻止された状態となる。

【０００９】次のｔ2 においては、逆に２つの駆動パル
スφ１及びφ２がそれぞれ低レベル及び高レベルになる
（リセットパルスφＰは依然低レベルのままである）こ
とから、今度は、電荷転送部５１における第１の電荷転
送電極（ＣＧ1 及びＴＧ1 ）下のポテンシャルが浅くな
って第１の転送電極ＴＧ1 から第２の蓄積電極ＣＧ2に
かけて下り階段状のポテンシャル井戸が形成され、第１
の蓄積電極ＣＧ1 下にあった信号電荷ｅが、第２の蓄積
電極ＣＧ2 下にそれぞれ転送・蓄積される。

【００１０】このとき、最終段の第１の蓄積電極ＣＧ1
に蓄積されていた信号電荷ｅが、次段の出力ゲートＨＯ
Ｇによるポテンシャル障壁を越えてフローティング・デ
ィフュージョンＦＤに転送・蓄積される。このフローテ
ィング・ディフュージョンＦＤに蓄積された信号電荷ｅ
に基づく電圧変化が図４で示す後段の出力アンプ５４に
供給され、出力アンプ５４の出力端子５５から撮像信号
成分Ｓとして取り出される。

【００１１】次のｔ3 においては、２つの駆動パルスφ
１及びφ２がそれぞれ高レベル及び低レベルになること
から、電荷転送部５１においては、ｔ1 時の場合と同様
に、第２の転送電極ＴＧ2 から第１の蓄積電極ＣＧ1 に
かけて下り階段状のポテンシャル井戸が形成されて、第
２の蓄積電極ＣＧ2 下にあった信号電荷ｅが、第１の蓄
積電極ＣＧ1 下にそれぞれ転送・蓄積され、最終段の第
１の蓄積電極ＣＧ1 に蓄積された信号電荷ｅは次段の出
力ゲートＨＯＧによるポテンシャル障壁によってフロー
ティング・ディフュージョンＦＤへの転送が阻止された
状態となる。

【００１２】このとき、リセットパルスφＰが高レベル
であることから、リセットゲートＲＧ下のポテンシャル
障壁が下がり、フローティング・ディフュージョンＦＤ
に蓄積されていた信号電荷ｅが上記ポテンシャル障壁を
越えてドレイン領域Ｄに掃き出される。即ち、フローテ
ィング・ディフュージョンＦＤの電圧がドレイン電圧Ｖ
ｄｄにリセットされる。

【００１３】そして、次のｔ4 時においては、リセット
パルスφＰの信号レベルが低レベルに移行する過程にあ
り、リセットゲートＲＧ下のポテンシャル障壁は、リセ
ットパルスφＰの上記低レベルへの移行に伴って持ち上
がることとなる。このとき、リセットゲートＲＧのチャ
ネル上に存在していた電荷が、上記ポテンシャル障壁の
持ち上がりによって、それぞれドレイン領域Ｄ側とフロ
ーティング・ディフュージョンＦＤ側に振り分けられる
こととなり、フローティング・ディフュージョンＦＤ
に、リセットに伴うフィードスルー成分（ｔ1 時及びｔ
2 時におけるフローティング・ディフュージョンＦＤ上
の電荷ｆによる成分）が多く発生することとなる。

【００１４】このリセット後に多く発生するフィードス
ルー成分によって、フローティング・ディフュージョン
ＦＤにおける最大取扱い電荷量ＱFDが減少し、撮像信号
成分ＳのＳ／Ｎも劣化するという不都合が生じる。

【００１５】本発明は、上記の課題に鑑みてなされたも
ので、その目的とするところは、リセット後に発生する
フィードスルー成分の低減化を図ることができ、フィー
ドスルー成分によるフローティング・ディフュージョン
の最大取扱い電荷量の減少を防止し、撮像信号のＳ／Ｎ
の劣化を防止することができるＣＣＤ固体撮像素子を提
供することにある。

【００１６】

【課題を解決するための手段】本発明は、ＣＣＤによる
電荷転送部１の後段に、電荷転送部１からの信号電荷を
電圧変換するフローティング・ディフュージョンＦＤ
と、所定のドレイン電圧Ｖｄｄが印加されるドレイン領
域Ｄと、フローティング・ディフュージョンＦＤに蓄積
された信号電荷を、リセットパルスφＰの供給によっ
て、ドレイン領域Ｄに掃き出すリセットゲートＲＧを有
する出力部を具備したＣＣＤ固体撮像素子において、リ
セットゲートＲＧのゲート電極構造を、互いに平行に配
された複数の電極膜５及び６にて構成し、かつ複数の電
極膜５及び６中、ドレイン領域Ｄ側の電極膜６に、フロ
ーティング・ディフュージョンＦＤ側の電極膜５に印加
されるリセットパルスφＰよりも位相の遅れたリセット
パルスφＰを印加して構成する。

【００１７】この場合、上記リセットゲートＲＧは、こ
のリセットゲートＲＧを構成する複数の電極膜５及び６
中、ドレイン領域Ｄ側の電極膜６に、配線抵抗Ｒと電極
膜６による負荷容量で構成され、かつリセットパルスφ
Ｐの位相を遅らせる積分回路を接続して構成することが
できる。

【００１８】

【作用】本発明に係るＣＣＤ固体撮像素子においては、
リセットゲートＲＧのゲート構造を互いに平行に配され
た複数の電極膜５及び６にて構成していることから、リ
セットゲートＲＧ下には、各電極膜５及び６に対応した
ポテンシャル分布が形成されることとなる。しかも、本
発明においては、ドレイン領域Ｄ側の電極膜６に、フロ
ーティング・ディフュージョンＦＤ側の電極膜５に印加
されるリセットパルスφＰよりも位相の遅れたリセット
パルスφＰを印加することから、上記リセットパルスφ
Ｐが印加されたとき（例えばリセットパルスφＰの信号
レベルが高レベルになったとき）、時間の経過に伴っ
て、ドレイン領域Ｄ側の電極膜６下のポテンシャル障壁
が、フローティング・ディフュージョンＦＤ側の電極膜
５下のポテンシャル障壁よりも下がることになる。この
とき、フローティング・ディフュージョンＦＤに蓄積さ
れていた信号電荷がリセットゲートＲＧ下のポテンシャ
ル障壁を越えてドレイン領域Ｄに掃き捨てられる。

【００１９】そして、リセットパルスφＰの信号レベル
が低レベルに移行する過程において、フローティング・
ディフュージョンＦＤ側の電極膜５に印加されるリセッ
トパルスφＰの立ち下がりに比べて、ドレイン領域Ｄ側
の電極膜６に印加されるリセットパルスφＰの立ち下が
りが遅れるため、フローティング・ディフュージョンＦ
Ｄ側の電極膜５下におけるポテンシャル障壁が持ち上が
った後に、ドレイン領域Ｄ側の電極膜６下におけるポテ
ンシャル障壁が持ち上がることになる。

【００２０】従って、リセットパルスφＰの信号レベル
が低レベルに移行する過程においては、まず、フローテ
ィング・ディフュージョンＦＤ側の電極膜５下における
ポテンシャル障壁の持ち上がりに伴って、上記電極膜５
下におけるチャネル上の電荷がドレイン領域Ｄ側に掃き
捨てられる。このとき、その一部がフローティング・デ
ィフュージョンＦＤ側に振り分けられるが、その量は非
常に少ないものとなる。その後、ドレイン領域Ｄ側の電
極膜６下におけるポテンシャル障壁が持ち上がることに
なるが、このとき、フローティング・ディフュージョン
ＦＤ側の電極膜５下におけるポテンシャル障壁が、上記
電極膜６下におけるチャネル上の電荷のフローティング
・ディフュージョンＦＤ側への流れ込みに対する障壁と
なるため、上記電極膜６下におけるチャネル上の電荷は
全てドレイン領域Ｄに掃き捨てられることになる。

【００２１】このため、リセット後に発生するフィード
スルー成分（電荷ｆによる成分）は、非常に少ないもの
となり、従来のＣＣＤ固体撮像素子よりもフローティン
グ・ディフュージョンＦＤにおける最大取扱い電荷量Ｑ
FDを増加させることができ、それに伴って、フィードス
ルー成分による撮像信号のＳ／Ｎの劣化を抑えることが
できる。

【００２２】また、請求項２記載の本発明に係るＣＣＤ
固体撮像素子においては、ドレイン領域Ｄ側の電極膜６
に、配線抵抗Ｒと電極膜６による負荷容量で構成された
積分回路を接続することから、この積分回路を構成する
上記配線抵抗Ｒと上記負荷容量による時定数によって、
ドレイン領域Ｄ側の電極膜６に供給されるリセットパル
スφＰの位相が、フローティング・ディフュージョンＦ
Ｄ側の電極膜５に供給されるリセットパルスφＰの位相
よりも上記時定数で定まる時間Ｔほど遅れることにな
る。

【００２３】

【実施例】以下、本発明に係るＣＣＤ固体撮像素子の実
施例を図１〜図３を参照しながら説明する。

【００２４】この実施例に係るＣＣＤ固体撮像素子、特
にその出力部の構成は、図１に示すように、ＣＣＤで構
成された電荷転送部（例えば水平転送レジスタ）１から
の信号電荷を電圧信号（電圧差）に変換するフローティ
ング・ディフュージョンＦＤと、所定の固定電圧Ｖｏｇ
が印加され、上記電荷転送部からフローティング・ディ
フュージョンＦＤに信号電荷が注入される際のゲートと
なる水平転送レジスタ用出力ゲートＨＯＧと、フローテ
ィング・ディフュージョンＦＤに蓄積された信号電荷を
１ビットごとにリセットするリセットゲートＲＧと、所
定のドレイン電圧Ｖｄｄが供給されるドレイン領域Ｄか
ら構成されている。

【００２５】電荷転送部１は、例えばＰ形のウェル領域
２上に形成されたＮ形の転送レジスタ領域３と、この転
送レジスタ領域３上において、例えば多結晶シリコン層
や高融点金属シリサイド層（例えばタングステンシリサ
イド層）等による複数の電荷転送電極が一方向（例えば
水平方向）に配列されて構成されている。そして、２枚
の電荷転送電極を１組として各組に互い違いにそれぞれ
位相の異なる２相の駆動パルスφ１及びφ２が印加され
ることにより、信号電荷をフローティング・ディフュー
ジョンＦＤ側に順次転送する。

【００２６】ここで、駆動パルスφ１が供給される電荷
転送電極の組をそれぞれ第１の蓄積電極ＣＧ1 と第１の
転送電極ＴＧ1 と定義し、駆動パルスφ２が供給される
電荷転送電極の組をそれぞれ第２の蓄積電極ＣＧ2 と第
２の転送電極ＴＧ2 と定義する。

【００２７】なお、第１及び第２の転送電極ＴＧ1 及び
ＴＧ2 下におけるポテンシャルが、それぞれ第１及び第
２の蓄積電極ＣＧ1 及びＣＧ2 下におけるポテンシャル
よりも浅くなるように、各転送電極ＴＧ1 及びＴＧ2 下
に形成される不純物拡散領域が、それぞれ低濃度のＮ形
領域として形成されている。この低濃度のＮ形領域４は
出力ゲートＨＯＧ下にも形成される。また、転送される
信号電荷は、ここでは図示しないが、各画素に対応して
例えばｐｎ接合によるフォトダイオードで構成された受
光部にて蓄積された信号電荷である。

【００２８】そして、本実施例においては、図示するよ
うに、リセットゲートＲＧのゲート構造が以下のように
構成されている。即ち、リセットゲートＲＧのゲート電
極として使用される１枚の電極膜を、電荷転送方向に沿
って互いに平行に配置された２枚の電極膜５及び６にて
構成する。この構成によって、リセットゲートＲＧは、
フローティング・ディフュージョン側の電極膜５による
第１のリセットゲートＲＧ1 と、ドレイン領域側の電極
膜６による第２のリセットゲートＲＧ2 とで構成される
ことになる。

【００２９】この場合、上記２枚の電極膜５及び６によ
る占有面積を、通常のリセットゲート用のゲート電極膜
の占有面積とほぼ同等にする。従って、第１及び第２の
リセットゲートＲＧ1 及びＲＧ2 における各チャネル長
は、それぞれ通常のリセットゲートＲＧにおけるチャネ
ル長の１／２となる。

【００３０】更に、本実施例においては、第２のリセッ
トゲートＲＧ2 へのリセットパルスφＰの供給経路に例
えば多結晶シリコン層による抵抗、あるいは配線の引き
回しによる抵抗（以下、総称して配線抵抗と記す）Ｒを
接続する。これによって、第２のリセットゲートＲＧ2
には、上記配線抵抗Ｒと第２のリセットゲートＲＧ2自
身の負荷容量による積分回路が接続されたことと等価と
なるため、この積分回路を構成する上記配線抵抗Ｒと上
記負荷容量による時定数によって、第２のリセットゲー
トＲＧ2 に供給されるリセットパルスφＰの位相は、第
１のリセットゲートＲＧ1 に供給されるリセットパルス
φＰの位相よりも、上記時定数で定まる時間Ｔほど遅れ
ることになる。

【００３１】次に、上記実施例に係るＣＣＤ固体撮像素
子の出力部における信号電荷の転送動作を図２のタイミ
ングチャート及び図３の動作概念図も参照しながら順次
説明する。

【００３２】まず、ｔ1 時においては、２つの駆動パル
スφ１及びφ２がそれぞれ高レベル及び低レベル、リセ
ットパルスφＰが低レベルであることから、電荷転送部
１における第２の転送電極ＴＧ2 から第１の蓄積電極Ｃ
Ｇ1 にかけて下り階段状のポテンシャル井戸が形成さ
れ、第２の蓄積電極ＣＧ2 下にあった信号電荷ｅが、第
１の蓄積電極ＣＧ1 下にそれぞれ転送・蓄積される。そ
して、最終段の第１の蓄積電極ＣＧ1 に蓄積された信号
電荷ｅは次段の出力ゲートＨＯＧによるポテンシャル障
壁によってフローティング・ディフュージョンＦＤへの
転送が阻止された状態となる。

【００３３】次のｔ2 においては、逆に２つの駆動パル
スφ１及びφ２がそれぞれ低レベル及び高レベルになる
（リセットパルスφＰは依然低レベルのままである）こ
とから、今度は、電荷転送部１における第１の電荷転送
電極（ＣＧ1 及びＴＧ1 ）下のポテンシャルが浅くなっ
て第１の転送電極ＴＧ1 から第２の蓄積電極ＣＧ2 にか
けて下り階段状のポテンシャル井戸が形成され、第１の
蓄積電極ＣＧ1 下にあった信号電荷ｅが、第２の蓄積電
極ＣＧ2 下にそれぞれ転送・蓄積される。

【００３４】このとき、最終段の第１の蓄積電極ＣＧ1
に蓄積されていた信号電荷ｅが、次段の出力ゲートＨＯ
Ｇによるポテンシャル障壁を越えてフローティング・デ
ィフュージョンＦＤに転送・蓄積される。このフローテ
ィング・ディフュージョンＦＤに蓄積された信号電荷ｅ
に基づく電圧変化が図１で示す後段の出力アンプ７に供
給され、出力アンプ７の出力端子８から撮像信号成分Ｓ
として取り出される。

【００３５】次のｔ3 においては、２つの駆動パルスφ
１及びφ２がそれぞれ高レベル及び低レベルになること
から、電荷転送部１においては、ｔ1 時の場合と同様
に、第２の転送電極ＴＧ2 から第１の蓄積電極ＣＧ1 に
かけて下り階段状のポテンシャル井戸が形成されて、第
２の蓄積電極ＣＧ2 下にあった信号電荷ｅが、第１の蓄
積電極ＣＧ1 下にそれぞれ転送・蓄積され、最終段の第
１の蓄積電極ＣＧ1 に蓄積された信号電荷ｅは、次段の
出力ゲートＨＯＧによるポテンシャル障壁によってフロ
ーティング・ディフュージョンＦＤへの転送が阻止され
た状態となる。

【００３６】このとき、リセットパルスφＰが高レベル
になることと、第２のリセットゲートＲＧ2 に、第１の
リセットゲートＲＧ1 に印加されるリセットパルスφＰ
よりも位相の遅れたリセットパルスφＰが印加されるこ
とから、まず、第１のリセットゲートＲＧ1 下のポテン
シャル障壁が下がる。そして、このｔ3 時からＴ時間経
過後のｔ4 時において、第２のリセットゲートＲＧ2 下
のポテンシャル障壁が下がる。従って、このｔ4 時にお
いて、フローティング・ディフュージョンＦＤに蓄積さ
れていた信号電荷ｅが第１及び第２のリセットゲートＲ
Ｇ1 及びＲＧ2下におけるポテンシャル障壁を越えてド
レイン領域Ｄに掃き出され、フローティング・ディフュ
ージョンＦＤの電圧がドレイン電圧Ｖｄｄにリセットさ
れる。

【００３７】そして、次のｔ5 時においては、リセット
パルスφＰの信号レベルが低レベルに移行する過程にあ
り、また、上記積分回路によって、第２のリセットゲー
トＲＧ2 におけるリセットパルスφＰの立ち下がりが、
第１のリセットゲートＲＧ1に印加されるリセットパル
スφＰの立ち下がりに比べて時間Ｔほど遅れることとな
る。従って、第２のリセットゲートＲＧ2 下におけるポ
テンシャル障壁は、第１のリセットゲートＲＧ1 下にお
けるポテンシャル障壁が持ち上がった後に時間Ｔほど遅
れて持ち上がることになる。

【００３８】このことから、リセットパルスφＰの信号
レベルが低レベルに移行する過程においては、まず、第
１のリセットゲートＲＧ1 下におけるポテンシャル障壁
の持ち上がりに伴って、上記第１のリセットゲートＲＧ
1 下におけるチャネル上の電荷がドレイン領域Ｄ側に掃
き捨てられる。このとき、その一部がフローティング・
ディフュージョンＦＤ側に振り分けられるが、その量は
非常に少ないものとなる。即ち、この振り分けによって
生じるフィードスルー成分（ｔ1 時及びｔ2 時における
フローティング・ディフュージョンＦＤ上の電荷ｆによ
る成分）のレベルは非常に小さいものとなる。

【００３９】その後、第２のリセットゲートＲＧ2 下に
おけるポテンシャル障壁が持ち上がることになるが、こ
のとき、第１のリセットゲートＲＧ1 下におけるポテン
シャル障壁が、上記第２のリセットゲートＲＧ2 下にお
けるチャネル上の電荷のフローティング・ディフュージ
ョンＦＤ側への流れ込みに対する障壁となるため、上記
第２のリセットゲートＲＧ2 下におけるチャネル上の電
荷は全てドレイン領域Ｄに掃き捨てられることになる。

【００４０】このように、本実施例に係るＣＣＤ固体撮
像素子によれば、リセット後に発生するフィードスルー
成分（電荷ｆ）は、非常に少ないものとなり、従来のＣ
ＣＤ固体撮像素子よりもフローティング・ディフュージ
ョンＦＤにおける最大取扱い電荷量（ｔ2 時においてＱ
FDとして表示）を増加させることができ、それに伴っ
て、フィードスルー成分（電荷ｆ）による撮像信号成分
ＳのＳ／Ｎの劣化を抑えることができる。

【００４１】しかも、本実施例においては、第２のリセ
ットゲートＲＧ2 に供給するリセットパルスφＰの位相
が、第１のリセットゲートＲＧ1 に供給するリセットパ
ルスφＰの位相よりも遅れるようにしているため、通常
よりもチャネル長の短い第１及び第２のリセットゲート
において発生するおそれがあるチャネル長変調による特
性劣化を回避することができる。

【００４２】

【発明の効果】上述のように、本発明に係るＣＣＤ固体
撮像素子によれば、ＣＣＤによる電荷転送部の後段に、
上記電荷転送部からの信号電荷を電圧変換するフローテ
ィング・ディフュージョンと、所定のドレイン電圧が印
加されるドレイン領域と、上記フローティング・ディフ
ュージョンに蓄積された信号電荷を、リセットパルスの
供給によって、上記ドレイン領域に掃き出すリセットゲ
ートを有する出力部を具備したＣＣＤ固体撮像素子にお
いて、上記リセットゲートのゲート電極構造を、互いに
平行に配された複数の電極膜にて構成し、かつ上記複数
の電極膜中、ドレイン領域側の電極膜に、フローティン
グ・ディフュージョン側の電極膜に印加されるリセット
パルスよりも位相の遅れたリセットパルスを印加するよ
うにしたので、リセット後に発生するフィードスルー成
分の低減化を図ることができ、フィードスルー成分によ
るフローティング・ディフュージョンの最大取扱い電荷
量の減少を防止し、撮像信号のＳ／Ｎの劣化を防止する
ことができる。

【図面の簡単な説明】

【図１】本発明に係るＣＣＤ固体撮像素子の実施例、特
にその出力部を示す構成図である。

【図２】本発明に係るＣＣＤ固体撮像素子の第１及び第
２の電荷転送電極並びにリセットゲートに印加される駆
動パルス並びにリセットパルスの出力タイミングを示す
タイミングチャートである。

【図３】本発明に係るＣＣＤ固体撮像素子の出力部にお
ける信号電荷の転送動作を示す動作概念図である。

【図４】従来例に係るＣＣＤ固体撮像素子の出力部を示
す構成図である。

【図５】従来例に係るＣＣＤ固体撮像素子の第１及び第
２の電荷転送電極並びにリセットゲートに印加される駆
動パルス並びにリセットパルスの出力タイミングを示す
タイミングチャートである。

【図６】従来例に係るＣＣＤ固体撮像素子の出力部にお
ける信号電荷の転送動作を示す動作概念図である。

【符号の説明】

１ 電荷転送部 ＴＧ1 第１の転送電極 ＣＧ1 第１の蓄積電極 ＴＧ2 第２の転送電極 ＣＧ2 第２の蓄積電極 ＨＯＧ 出力ゲート ＦＤ フローティング・ディフュージョン ＲＧ リセットゲート ＲＧ1 第１のリセットゲート ＲＧ2 第２のリセットゲート Ｄ ドレイン領域 Ｒ 配線抵抗 ５ フローティング・ディフュージョン側の電極膜 ６ ドレイン領域側の電極膜 ７ 出力アンプ

Claims (2)

【特許請求の範囲】
1. 【請求項１】 ＣＣＤによる電荷転送部の後段に、上記
   電荷転送部からの信号電荷を電圧変換するフローティン
   グ・ディフュージョンと、 所定のドレイン電圧が印加されるドレイン領域と、 上記フローティング・ディフュージョンに蓄積された信
   号電荷を、リセットパルスの供給によって、上記ドレイ
   ン領域に掃き出すリセットゲートを有する出力部を具備
   したＣＣＤ固体撮像素子において、 上記リセットゲートのゲート電極構造が、互いに平行に
   配された複数の電極膜にて構成され、かつ上記複数の電
   極膜中、ドレイン領域側の電極膜に、フローティング・
   ディフュージョン側の電極膜に印加されるリセットパル
   スよりも位相の遅れたリセットパルスが印加されること
   を特徴とするＣＣＤ固体撮像素子。
2. 【請求項２】 上記リセットゲートを構成する複数の電
   極膜中、上記ドレイン領域側の電極膜に、配線抵抗と上
   記電極膜による負荷容量で構成され、かつ上記リセット
   パルスの位相を遅らせる積分回路が接続されていること
   を特徴とする請求項１記載のＣＣＤ固体撮像素子。