CN112753216A - 摄像元件和光检测器 - Google Patents

摄像元件和光检测器 Download PDF

Info

Publication number
CN112753216A
CN112753216A CN201980061595.2A CN201980061595A CN112753216A CN 112753216 A CN112753216 A CN 112753216A CN 201980061595 A CN201980061595 A CN 201980061595A CN 112753216 A CN112753216 A CN 112753216A
Authority
CN
China
Prior art keywords
resistance element
unit
transistor
switch
capacitance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980061595.2A
Other languages
English (en)
Inventor
马上崇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of CN112753216A publication Critical patent/CN112753216A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/50—Analogue/digital converters with intermediate conversion to time interval
    • H03M1/56—Input signal compared with linear ramp
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/709—Circuitry for control of the power supply
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Analogue/Digital Conversion (AREA)
  • Light Receiving Elements (AREA)

Abstract

本技术的目的是提供能够降低AD转换单元的功耗的摄像元件和光检测器。摄像元件包括比较器，其中，比较器包括：差分输入单元，其包括连接到第一电容单元的第一输入单元和连接到第二电容单元的第二输入单元；电流镜像单元，其包括连接到差分输入单元的第一电阻元件和经由第一电阻元件而二极管连接的NMOS晶体管；第二电阻元件，其连接到差分输入单元；以及开关单元，其设置在第一电阻元件与NMOS晶体管之间的连接部和第一输入单元之间，并且设置在第二电阻元件与电流镜像单元之间的连接部和第二输入单元之间。

Description

摄像元件和光检测器
技术领域
本技术涉及摄像元件和光检测器。
背景技术
通常，已知有一种包括像素单元的固态摄像装置，该像素单元包括以矩阵方式布置的多个像素(例如，参见专利文献1)。固态摄像装置包括AD转换单元，该AD转换单元对基于由设置在多个像素中的光电转换元件光电转换后的电信号的模拟像素信号进行模数(AD：Analog-to-Digital)转换。基于由AD转换单元AD转换后的数字像素信号，在显示装置等上显示图像。
引用列表
专利文献
专利文献1：日本专利申请特开第2014-023065号
发明内容
技术问题
将比较器用于AD转换单元。比较器包括电流源、差分输入电路和电流镜像电路。比较器的电源电压不能降低到低于电流源、差分输入电路和电流镜像电路能够正常操作的最小电压。为此，存在以下问题：由于受到比较器的电源电压的限速(rate-limited)，因此不能充分降低AD转换单元的功耗。
本技术的目的是提供能够降低AD转换单元的功耗的摄像元件和光检测器。
解决问题的技术方案
根据本技术实施方式的摄像元件包括：像素，其包括光电转换元件；信号线，其连接到所述像素；以及比较器，其连接到所述信号线。其中，所述比较器包括：差分输入单元，其包括连接到第一电容单元的第一输入单元和连接到第二电容单元的第二输入单元；电流镜像单元，其包括连接到所述差分输入单元的第一电阻元件和经由所述第一电阻元件而二极管连接的晶体管；第二电阻元件，其连接到所述差分输入单元；以及开关单元，其设置在所述第一电阻元件与所述晶体管之间的连接部和所述第一输入单元之间，并且设置在所述第二电阻元件与所述电流镜像单元之间的连接部和所述第二输入单元之间。
根据本技术实施方式的光检测器包括：像素，其包括光电转换元件；信号线，其连接到所述像素；以及比较器，其连接到所述信号线。其中，所述比较器包括：差分输入单元，其包括连接到第一电容单元的第一输入单元和连接到第二电容单元的第二输入单元；电流镜像单元，其包括连接到所述差分输入单元的第一电阻元件和经由所述第一电阻元件而二极管连接的晶体管；第二电阻元件，其连接到所述差分输入单元；以及开关单元，其设置在所述第一电阻元件与所述晶体管之间的连接部和所述第一输入单元之间，并且设置在所述第二电阻元件与所述电流镜像单元之间的连接部和所述第二输入单元之间。
附图说明
图1是示出了应用根据本技术的摄像元件的数码相机的示意性构造的框图。
图2是示出了根据本技术实施方式的摄像元件的示意性构造的框图。
图3是示出了设置在根据本技术实施方式的摄像元件中的单位像素的构造示例的电路图。
图4是示出了设置在根据本技术实施方式的摄像元件中的比较器的构造示例的电路图。
图5是说明设置在根据本技术实施方式的摄像元件中的比较器能够操作的电源电压的下限值的图。
图6是说明设置在根据本技术实施方式的摄像元件中的根据一个实施例的比较器的图，并且是说明根据一个实施例的比较器能够操作的电源电压的下限值的图。
图7是说明根据本技术实施方式的摄像元件的图，并且是示意性地示出了第一电阻元件和第二电阻元件在比较器的形成区域中的占有面积的图。
图8是说明根据本技术实施方式的摄像元件的图，并且是示出了产生偏置电流的电流产生单元的电路构造的图。
图9是说明设置在根据本技术实施方式的摄像元件中的比较器的图，并且是用于说明因输入电容的比率而使输入到差分放大器的参考信号变化的图。
图10是用于说明设置在根据本技术实施方式的摄像元件中的比较器的操作的时序图。
图11是用于说明设置在根据本技术实施方式的摄像元件中的比较器的效果的图。
图12是示出了设置在根据本技术实施方式的变形例1的摄像元件中的比较器的构造示例的电路图。
图13是示出了设置在根据本技术实施方式的变形例2的摄像元件中的比较器的构造示例的电路图。
图14是示出了设置在根据本技术实施方式的变形例3的摄像元件中的比较器的构造示例的电路图。
图15是示出了在根据本技术实施方式的摄像元件包括一个裸芯片的情况下的构造示例的示意图。
图16是示出了在根据本技术实施方式的摄像元件包括两个裸芯片的情况下的构造示例的示意图。
具体实施方式
将使用图1至图16来说明根据本技术实施方式的摄像元件和光检测器。在下文中，将通过例示摄像元件来说明本实施方式。
<数码相机的构造示例>
首先，将使用图1来说明应用了根据本实施方式的摄像元件的数码相机。应用了根据本技术的摄像元件的数码相机能够拍摄静止图像和运动图像。
如图1所示，数码相机100包括光学系统2、摄像元件1、存储器3、信号处理单元4、输出单元5和控制单元6。
例如，光学系统2包括未示出的变焦透镜、聚焦透镜和光圈。光学系统2被构造成使外部光进入摄像元件1。
例如，摄像元件1是CMOS摄像元件。摄像元件1被构造成接收从光学系统2进入的入射光，并且对接收的入射光执行光电转换。因此，摄像元件1被构造成输出与从光学系统2进入的入射光对应的图像数据。
存储器3被构造成暂时存储由摄像元件1输出的图像数据。
信号处理单元4被构造成使用存储在存储器3中的图像数据执行信号处理，并且将信号处理之后的图像数据供应给输出单元5。例如，信号处理单元4执行诸如消除混合在图像数据中的噪声和调节白平衡等的处理。
输出单元5输出从信号处理单元4供应的图像数据。例如，输出单元5包括具有液晶等的显示装置(未示出)。输出单元5被构造成显示与从信号处理单元4供应的图像数据对应的图像作为所谓的直通图像(through image)。
此外，输出单元5还包括用于驱动诸如半导体存储器、磁盘和光盘等记录介质的驱动器(未示出)。输出单元5被构造成将从信号处理单元4供应的图像数据记录在记录介质上。
控制单元6被构造成根据用户等对数码相机100的操作来控制构成数码相机100的区块。
<摄像元件的构造示例>
接下来，将使用图2至图9来说明根据本实施方式的摄像元件的示意性构造。
如图2所示，根据本实施方式的摄像元件1包括像素单元101、时序控制电路102、垂直扫描电路103、数模转换器(DAC：Digital-Analog Converter)104、模数转换器(ADC：Analog-Digital Convertor)组12、水平传输扫描电路106、放大器电路107和信号处理电路108。
如图2所示，在像素单元101中，以矩阵方式布置有包括用于将入射光光电转换为与入射光量对应的电荷量的光电转换元件的单位像素(在下文中，也简称为像素)。也就是说，摄像元件1包括具有光电转换元件的像素。在本实施方式中，像素单元101设置有m行n列(m和n是自然数)的单位像素P11至Pmn(在下文中，在不需要将单位像素P11至Pmn之中的全部或部分像素彼此单独区分的情况下，将它们简称为“单位像素P”)。在图2中，图示了m行n列的像素阵列中的一部分(14个)单位像素P。单位像素P11至Pmn具有相同的电路构造。下面将参照图3说明单位像素P11至Pmn的具体电路构造。
此外，在像素单元101中，相对于矩阵状的像素阵列，m个像素驱动线109-1至109-m沿着附图的左右方向(像素行的像素阵列方向/水平方向)连线。此外，在像素单元101中，n个垂直信号线(信号线的示例)110-1至110-n沿着附图的上下方向(像素列的像素阵列方向/垂直方向)连线。像素驱动线109-1至109-m中各者的一端连接到垂直扫描电路103的与各行对应的输出端。单位像素P11至Pmn被布置成分别对应于像素驱动线109-1至109-m与垂直信号线110-1至110-n的交点。也就是说，摄像元件1包括连接到像素的信号线。需要注意，尽管在图2中针对每个像素行将像素驱动线109-1至109-m中的各者示出为一条线，但是可以针对每个像素行设置两条以上的线作为像素驱动线109-1至109-m中的各者。在下文中，在不需要将垂直信号线110-1至110-n彼此单独区分的情况下，将它们简称为“垂直信号线110”。在不需要将像素驱动线109-1至109-m彼此单独区分的情况下，将它们简称为“像素驱动线109”。
时序控制电路102包括产生各种时序信号的时序发生器(未示出)。时序控制电路102基于由时序发生器基于外部提供的控制信号等而产生的各种时序信号，对垂直扫描电路103、DAC 104、ADC组12和水平传输扫描电路106等执行驱动控制。
垂直扫描电路103包括移位寄存器和地址解码器等。尽管在此省略了具体构造的图示，但是垂直扫描电路103包括读取扫描系统和清除扫描系统。
读取扫描系统以行为单位依次对待读取信号的单位像素执行选择性扫描。同时，清除扫描系统在比读取扫描提前与快门速度对应的时间量，执行从由读取扫描系统执行读取扫描的读取行中的单位像素的光电转换元件中清除(复位)不必要电荷的清除扫描。通过清除扫描系统清除(复位)不必要电荷，执行所谓的电子快门操作。在此，电子快门操作是指丢弃光电转换元件的光电荷并且重新开始曝光(开始光电荷的累积)的操作。通过读取扫描系统的读取操作读取的信号对应于紧接在前的读取操作或电子快门操作之后进入的光量。然后，从紧接在前的读取操作的读取时序或电子快门操作的清除时序到当前读取操作的读取时序的时段是单位像素中的光电荷的累积时间(曝光时间)。
从垂直扫描电路103选择性地扫描的像素行中的每个单位像素输出的像素信号VSL经由各列的垂直信号线110被供应给ADC组12。
DAC 104产生作为线性增大的斜坡波形信号的参考信号RAMP，并且将其供应给ADC组12。
ADC组12包括连接到垂直信号线110-1、110-2、110-3至110-(n-1)和110-m的ADC105-1、105-2、105-3至105-(n-1)和105-n。ADC 105-1、105-2、105-3至105-(n-1)和105-n包括：比较器121-1、121-2、121-3至121-(n-1)和121-n；计数器122-1、122-2、122-3至122-(n-1)和122-n；以及锁存器123-1、123-2、123-3至123-(n-1)和123-n。需要注意，在下文中，在不需要将ADC 105-1至105-n、比较器121-1至121-n、计数器122-1至计数器122-n以及锁存器123-1至锁存器123-n彼此单独区分的情况下，将它们分别简称为ADC 105、比较器121、计数器122和锁存器123。
针对像素单元101的每个垂直信号线110设置有一个比较器121、一个计数器122和一个锁存器123，并且一个比较器121、一个计数器122和一个锁存器123构成ADC 105。也就是说，在ADC组12中，针对像素单元101的每个垂直信号线110设置有ADC 105。
摄像元件1包括连接到垂直信号线110的比较器121。比较器121对通过将从各个像素输出的像素信号VSL和参考信号RAMP经由电容相加而获得的信号的电压与预定的基准电压进行比较，并且将指示比较结果的输出信号供应给计数器122。下面将说明比较器121的详细构造。
通过基于比较器121的输出信号对直到像素信号VSL和参考信号RAMP经由电容相加而获得的信号超过预定的基准电压为止的时间进行计数，计数器122将模拟像素信号转换为由计数值表示的数字像素信号。计数器122将计数值提供给锁存器123。
锁存器123保持从计数器122供应的计数值。此外，锁存器123通过获取与信号电平的像素信号对应的D相的计数值和与复位电平的像素信号对应的P相的计数值之间的差来执行相关双采样(CDS：Correlated Double Sampling)。
ADC 105-1至105-n被布置成对应于n个单位像素Pi1至Pin(i＝1、2、3～m)，该n个单位像素Pi1至Pin布置在像素单元101中所设置的单位像素P的一行中。在下文中，将半导体芯片上为了布置一个ADC 105而分配的区域称为“列区域”。
水平传输扫描电路106包括移位寄存器和地址解码器等，并且依次选择性地扫描ADC组12的与像素列对应的电路部分。通过水平传输扫描电路106的选择性扫描，保持在锁存器123中的数字像素信号经由水平传输线111依次传输到放大器电路107。
放大器电路107放大从锁存器123供应的数字像素信号，并且将其供应给信号处理电路108。
信号处理电路108对从放大器电路107供应的数字像素信号执行预定的信号处理，并且产生二维图像数据。例如，信号处理电路108执行垂直线缺陷和点缺陷的校正、或信号的钳位，或者执行诸如并串转换、压缩、编码、加法、平均和间歇操作等数字信号处理。信号处理电路108将产生的图像数据输出到后续装置。
<像素的构造示例>
图3是示出了设置在像素单元101中的单位像素P11至Pmn的构造示例的电路图。单位像素P11至Pmn具有相同的构造。
例如，单位像素P包括作为光电转换元件的光电二极管151。相对于光电二极管151，单位像素P包括作为有源元件的四个晶体管，即，传输晶体管152、放大晶体管154、选择晶体管155和复位晶体管156。
光电二极管151将入射光光电转换为与入射光的光量对应的数量的电荷(在此为电子)。
传输晶体管152连接在光电二极管151与浮动扩散部(FD：Floating Diffusion)153之间。当利用从垂直扫描电路103供应的驱动信号TX而使传输晶体管152导通时，传输晶体管152将在光电二极管151中累积的电荷传输到FD 153。
放大晶体管154的栅极连接到FD 153。放大晶体管154经由选择晶体管155连接到垂直信号线110，并且与像素单元101外部的恒流源157一起构成源极跟随器。当利用从垂直扫描电路103供应的驱动信号SEL而使选择晶体管155导通时，放大晶体管154放大FD 153的电位，并且将指示与该电位对应的电压的像素信号输出到垂直信号线110。然后，从单位像素P输出的像素信号经由垂直信号线110供应给ADC组12的比较器121。
复位晶体管156连接在电源VDD与FD 153之间。当利用从垂直扫描电路103供应的驱动信号RST而使复位晶体管156导通时，FD 153的电位被复位为电源VDD的电位。
FD 153形成在传输晶体管152、放大晶体管154和复位晶体管156之间的连接点处。例如，传输晶体管152、放大晶体管154、复位晶体管156和选择晶体管155分别包括N型金属氧化物半导体场效应晶体管(MOSFET：Metal-Oxide-Semiconductor Field-EffectTransistor)。
<比较器的构造示例>
设置在ADC组12中的比较器121-1至121-n具有相同的构造，并且发挥相同的功能。
如图4所示，比较器121包括差分输入单元21，该差分输入单元21包括经由第一电容单元26连接到垂直信号线110(在图4中未示出，参见图2)的第一输入单元211和连接到第二电容单元27的第二输入单元212。此外，比较器121还包括电流镜像单元22，该电流镜像单元22包括经由第一电阻元件R221而二极管连接的晶体管。如将在下面详细说明的，该晶体管是N型MOS(NMOS：N-type MOS)晶体管NT221。此外，比较器121还包括连接到差分输入单元21的第二电阻元件R15。此外，比较器121还包括开关单元24，该开关单元24设置在第一电阻元件R221与晶体管(即，NMOS晶体管NT221)之间的连接部和第一输入单元211之间，并且设置在第二电阻元件R15与电流镜像单元22之间的连接部和第二输入单元212之间。
例如，第一电阻元件R221和第二电阻元件R15分别具有无源元件结构。第一电阻元件R221和第二电阻元件R15具有相同的结构。第一电阻元件R221和第二电阻元件R15中各者的至少一部分由多晶硅形成。第一电阻元件R221和第二电阻元件R15具有相同的电阻值。在本实施方式中，第一电阻元件R221和第二电阻元件R15分别包括无源元件。然而，第一电阻元件R221和第二电阻元件R15可以分别包括有源元件。例如，第一电阻元件R221和第二电阻元件R15可以分别包括以处于预定的导通电阻状态的方式向栅极施加电压的晶体管。
比较器121包括连接到差分输入单元21的尾电流源23。尾电流源23包括P型MOS(PMOS：P-type MOS)晶体管PT231。差分输入单元21、电流镜像单元22和尾电流源23构成差分放大器20。
差分输入单元21包括构成第一输入单元211的PMOS晶体管PT211(第一晶体管的示例)和构成第二输入单元212的PMOS晶体管PT212(第二晶体管的示例)。电流镜像单元22包括NMOS晶体管NT221(第三晶体管的示例)和连接到第二电阻元件R15的NMOS晶体管NT222(第四晶体管的示例)，NMOS晶体管NT221是经由第一电阻元件R221而二极管连接的晶体管。
开关单元24包括开关SW241(第一开关的示例)，该开关SW241设置在PMOS晶体管PT211与第一电容单元26之间的连接部和第一电阻元件R221与NMOS晶体管NT221之间的连接部之间。此外，开关单元24还包括开关SW242(第二开关的示例)，该开关SW242设置在PMOS晶体管PT212与第二电容单元27之间的连接部和第二电阻元件R15与NMOS晶体管NT222之间的连接部之间。
第一电阻元件R221的一个端子连接到差分输入单元21的PMOS晶体管PT211的漏极、电流镜像单元22的NMOS晶体管NT221的栅极和NMOS晶体管NT222的栅极。此外，第一电阻元件R221的另一个端子连接到NMOS晶体管NT211的漏极和开关SW241。第二电阻元件R15的一个端子连接到PMOS晶体管PT212的漏极。第二电阻元件R15的另一个端子连接到NMOS晶体管NT222的漏极和开关SW242。
PMOS晶体管PT211的源极连接到PMOS晶体管PT212的源极和尾电流源23的PMOS晶体管PT231的漏极。PMOS晶体管PT211的栅极连接到第一电容单元26。PMOS晶体管PT212的栅极连接到第二电容单元27。
电流镜像单元22的NMOS晶体管NT221的源极和NMOS晶体管NT222的源极连接到接地GND1。
PMOS晶体管PT231的源极连接到电源VDD1。PMOS晶体管PT231的栅极连接到输入端子T24，偏置电压VG输入到该输入端子T24。
PMOS晶体管PT212与第二电阻元件R15之间的连接部连接到输出输出信号OUT1的输出端子T25。更具体地，输出端子T25连接到PMOS晶体管PT212的漏极和第二电阻元件R15的一个端子。
在电流镜像单元22中，NMOS晶体管NT221、NMOS晶体管NT222和第一电阻元件R221构成电流镜像电路。此外，差分输入单元21和尾电流源23构成差分比较器。换句话说，PMOS晶体管PT211、PMOS晶体管PT212和PMOS晶体管PT231构成差分比较器。PMOS晶体管PT231利用从外部经由输入端子T24输入的偏置电压VG作为电流源进行操作，并且PMOS晶体管PT211和PMOS晶体管PT212作为差分晶体管进行操作。
如图4所示，开关SW241经由第一电阻元件R221连接在PMOS晶体管PT211的漏极-栅极之间。更具体地，开关SW241的一个端子连接到PMOS晶体管PT211的栅极。开关SW241的另一个端子连接到第一电阻元件R221的另一个端子。此外，开关SW241的另一个端子还连接到NMOS晶体管NT221的漏极。第一电阻元件R221的一个端子连接到PMOS晶体管PT211的漏极。因此，开关SW241经由第一电阻元件R221连接在PMOS晶体管PT211的漏极-栅极之间。此外，换句话说，开关SW241和第一电阻元件R221在PMOS晶体管PT211的漏极-栅极之间串联连接。利用从时序控制电路102(参见图2)经由输入端子T23输入的驱动信号AZSW1，将开关SW241从导通状态切换为断开状态，或者从断开状态切换为导通状态。在开关SW241处于导通状态的情况下，PMOS晶体管PT211的漏极-栅极经由开关SW241和第一电阻元件R221而彼此连接。为此，在开关SW241处于导通状态的情况下，PMOS晶体管PT211处于经由开关SW241和第一电阻元件R221而二极管连接的状态。
开关SW242经由第二电阻元件R15连接在PMOS晶体管PT212的漏极-栅极之间。更具体地，开关SW242的一个端子连接到PMOS晶体管PT212的栅极。开关SW242的另一个端子连接到第二电阻元件R15的另一个端子。此外，开关SW242的另一个端子还连接到NMOS晶体管NT222的漏极。第二电阻元件R15的一个端子连接到PMOS晶体管PT212的漏极。因此，开关SW242经由第二电阻元件R15连接在PMOS晶体管PT212的漏极-栅极之间。此外，换句话说，开关SW242和第二电阻元件R15在PMOS晶体管PT212的漏极-栅极之间串联连接。利用从时序控制电路102(参见图2)经由输入端子T23输入的驱动信号AZSW1，将开关SW242从导通状态切换为断开状态，或者从断开状态切换为导通状态。在开关SW242处于导通状态的情况下，PMOS晶体管PT212的漏极-栅极经由开关SW242和第二电阻元件R15而彼此连接。为此，在开关SW242处于导通状态的情况下，PMOS晶体管PT212处于经由开关SW242和第二电阻元件R15而二极管连接的状态。
现在，将使用图5和图6来说明比较器121(即，差分放大器20)能够操作的电源VDD1的下限值。在图5中，提取并图示了设置在比较器121中的差分放大器20、开关SW241和SW242以及电容器C271。此外，图5图示了当开关SW241和开关SW242处于导通状态时施加到尾电流源23、差分输入单元21和电流镜像单元22的电压。
在开关SW241和开关SW242处于导通状态的情况下，操作比较器121所需的电源VDD1的电压值最大化。为此，通过降低在开关SW241和开关SW242处于导通状态的情况下的电源VDD1的电压，可以降低ADC 105的功耗和摄像元件1的功耗。用于操作比较器121的电源VDD1被分割并且施加到尾电流源23、差分输入单元21和电流镜像单元22。
如图5所示，施加到尾电流源23的电压是构成尾电流源23的PMOS晶体管PT231的漏极-源极间电压VdsT。
在开关SW241处于导通状态的情况下，差分输入单元21的PMOS晶体管PT211的栅极处于与第一电阻元件R221的另一个端子相同的电位。为此，在开关SW241处于导通状态的情况下施加在PMOS晶体管PT211的源极与第一电阻元件R221的另一个端子之间的电压等于PMOS晶体管PT211的栅极-源极间电压Vgs。
此外，在开关SW242处于导通状态的情况下，差分输入单元21的PMOS晶体管PT212的栅极处于与第二电阻元件R15的另一个端子相同的电位。为此，在开关SW242处于导通状态的情况下施加在PMOS晶体管PT212的源极与第二电阻元件R15的另一个端子之间的电压等于PMOS晶体管PT212的栅极-源极间电压Vgs。
如上所述，第一电阻元件R221和第二电阻元件R15被形成为具有基本相同的电阻值。此外，PMOS晶体管PT211和PMOS晶体管PT212以基本相同的晶体管尺寸紧密地形成在一起。为此，PMOS晶体管PT211和PMOS晶体管PT212具有基本相同的晶体管特性。为此，在开关SW241和开关SW242处于导通状态的情况下，PMOS晶体管PT211的栅极-源极间电压Vgs和PMOS晶体管PT212的栅极-源极间电压Vgs具有基本相同的电压值。在该电压值下的PMOS晶体管PT211和PMOS晶体管PT212中各者的栅极-源极间电压VgsP是在开关SW241和开关SW242处于导通状态的情况下施加到差分输入单元21的电压。
电流镜像单元22的NMOS晶体管NT221的栅极连接到第一电阻元件R221的一个端子。为此，电流镜像单元22的NMOS晶体管NT221的栅极处于与第一电阻元件R221的一个端子相同的电位。因此，施加在NMOS晶体管NT221的源极与第一电阻元件R221的一个端子之间的电压等于NMOS晶体管NT221的栅极-源极间电压Vgs。
电流镜像单元22的NMOS晶体管NT222的栅极连接到第一电阻元件R221的一个端子。为此，电流镜像单元22的NMOS晶体管NT222的栅极处于与第一电阻元件R221的一个端子相同的电位。此外，如上所述，第一电阻元件R221和第二电阻元件R15具有基本相同的电阻值。另外，PMOS晶体管PT211和PMOS晶体管PT212具有基本相同的晶体管特性。为此，在开关SW241和开关SW242处于导通状态的情况下，第一电阻元件R221的一个端子和第二电阻元件R15的一个端子处于相同的电位。因此，施加在NMOS晶体管NT222的源极与第二电阻元件R15的一个端子之间的电压等于NMOS晶体管NT222的栅极-源极间电压Vgs。
NMOS晶体管NT221和NMOS晶体管NT222以基本相同的晶体管尺寸紧密地形成在一起。为此，NMOS晶体管NT221和NMOS晶体管NT222具有基本相同的晶体管特性。为此，在开关SW241和开关SW242处于导通状态的情况下，NMOS晶体管NT221的栅极-源极间电压Vgs和NMOS晶体管NT222的栅极-源极间电压Vgs具有基本相同的电压值。在该电压值下的NMOS晶体管NT221和NMOS晶体管NT222中各者的栅极-源极间电压VgsN是在开关SW241和开关SW242处于导通状态的情况下施加到电流镜像单元22的电压。
如上所述，在开关SW241和开关SW242处于导通状态的情况下，差分输入单元21中的栅极-源极间电压VgsP和电流镜像单元22中的栅极-源极间电压VgsN重叠了在第一电阻元件R221的两个端子之间和在第二电阻元件R15的两个端子之间产生的电位差(即，端子间电压VR)。在此，也将差分输入单元21中的栅极-源极间电压VgsP、电流镜像单元22中的栅极-源极间电压VgsN、第一电阻元件R221和第二电阻元件R15中各者的端子间电压VR、尾电流源23中的漏极-源极间电压VdsT以及电源VDD1的附图标记用作表示各个电压值的附图标记。然后，在比较器121中设置有第一电阻元件R221和第二电阻元件R15的情况下并且当开关SW241和开关SW242处于导通状态时的电源VDD1可以由以下公式(1)表示。
VDD1＝VdsT+VgsP+VgsN-VR (1)
现在，将使用图6来说明在未设置第一电阻元件R221和第二电阻元件R15的情况下的比较器121的电源VDD1的电压值。图6图示了在未设置第一电阻元件R221和第二电阻元件R15的情况下的作为一个实施例的比较器121。
如图6所示，在未设置第一电阻元件R221和第二电阻元件R15的情况下，差分输入单元21的PMOS晶体管PT211的漏极、电流镜像单元22的NMOS晶体管NT221的漏极和开关SW241的另一个端子彼此连接。此外，在未设置第一电阻元件R221和第二电阻元件R15的情况下，差分输入单元21的PMOS晶体管PT212的漏极、电流镜像单元22的NMOS晶体管NT222的漏极和开关SW242的另一个端子彼此连接。
为此，在开关SW241处于导通状态的情况下，差分输入单元21的PMOS晶体管PT211的栅极处于与PMOS晶体管PT211的漏极相同的电位。为此，在开关SW241处于导通状态的情况下，PMOS晶体管PT211的漏极-源极间电压Vds等于PMOS晶体管PT211的栅极-源极间电压Vgs。
此外，在开关SW242处于导通状态的情况下，差分输入单元21的PMOS晶体管PT212的栅极处于与PMOS晶体管PT212的漏极相同的电位。为此，在开关SW242处于导通状态的情况下，PMOS晶体管PT212的漏极-源极间电压Vds等于PMOS晶体管PT212的栅极-源极间电压Vgs。
如上所述，PMOS晶体管PT211和PMOS晶体管PT212具有基本相同的晶体管特性。为此，在开关SW241和开关SW242处于导通状态的情况下，PMOS晶体管PT211的栅极-源极间电压Vgs和PMOS晶体管PT212的栅极-源极间电压Vgs具有基本相同的电压值。在该电压值下的PMOS晶体管PT211和PMOS晶体管PT212中各者的栅极-源极间电压VgsP是在开关SW241和开关SW242处于导通状态的情况下施加到差分输入单元21的电压。
电流镜像单元22的NMOS晶体管NT221的栅极连接到NMOS晶体管NT221的漏极。为此，电流镜像单元22的NMOS晶体管NT221的栅极与NMOS晶体管NT221的漏极处于相同的电位。因此，NMOS晶体管NT211的漏极-源极间电压Vds等于NMOS晶体管NT221的栅极-源极间电压Vgs。
电流镜像单元22的NMOS晶体管NT222的栅极连接到NMOS晶体管NT221的漏极。为此，电流镜像单元22的NMOS晶体管NT222的栅极处于与NMOS晶体管NT221的漏极相同的电位。此外，如上所述，PMOS晶体管PT211和PMOS晶体管PT212具有基本相同的晶体管特性。为此，在开关SW241和开关SW242处于导通状态的情况下，PMOS晶体管PT211的漏极和PMOS晶体管PT212的漏极具有基本相同的电位。因此，NMOS晶体管NT222的漏极-源极间电压Vds等于NMOS晶体管NT222的栅极-源极间电压Vgs。
NMOS晶体管NT221和NMOS晶体管NT222具有基本相同的晶体管特性。为此，在开关SW241和开关SW242处于导通状态的情况下，NMOS晶体管NT221的栅极-源极间电压Vgs和NMOS晶体管NT222的栅极-源极间电压Vgs具有基本相同的电压值。在该电压值下的NMOS晶体管NT221和NMOS晶体管NT222中各者的栅极-源极间电压VgsN是在开关SW241和开关SW242处于导通状态的情况下施加到电流镜像单元22的电压。
如上所述，在未设置第一电阻元件R221和第二电阻元件R15的情况下，电源VDD1的电压不以重叠的方式施加到差分输入单元21和电流镜像单元22。为此，在比较器121中未设置第一电阻元件R221和第二电阻元件R15的情况下并且当开关SW241和开关SW242处于导通状态时的电源VDD1可以由以下公式(2)表示。
VDD1＝VdsT+VgsP+VgsN (2)
以此方式，与未设置第一电阻元件R221和第二电阻R15的情况相比，比较器121能够在减小了第一电阻元件R221和第二电阻元件R15的端子间电压VR的电源VDD1下操作。结果，可以降低摄像元件1的功耗和ADC 105的功耗。
如公式(1)所示，随着第一电阻元件R221和第二电阻元件R15的端子间电压VR的电压值越大，可以将电源VDD1设定得越低。然而，第一电阻元件R221和第二电阻元件R15的端子间电压VR的电压值越大，电流镜像单元22的NMOS晶体管NT221和NT222的漏极-源极间电压Vds越小。当电流镜像单元22的NMOS晶体管NT221和NT222的漏极-源极间电压Vds较低时，电流镜像单元22的NMOS晶体管NT221和NT222的操作点分别为线性区域，因此比较器121难以稳定地操作。为此，以电流镜像单元22的NMOS晶体管NT221和NT222的操作点处于饱和区域中的方式设定第一电阻元件R221和第二电阻元件R15的电阻值。
接下来，将使用图7来说明第一电阻元件R221和第二电阻元件R15在比较器121的形成区域中的占有面积。在图7的左侧，示意性地示出了在设置有第一电阻元件R221和第二电阻元件R15的情况下的比较器121的形成区域。在图7的右侧，示意性地示出了在未设置第一电阻元件R221和第二电阻元件R15的情况下的比较器121的形成区域。
如图7所示，第一电阻元件R221和第二电阻元件R15在比较器121的形成区域中的占有面积小于第一电容单元26、第二电容单元27和开关组28(下面将详细说明)在形成区域中的占有面积、差分输入单元21在形成区域中的占有面积、尾电流源23在形成区域中的占有面积、电流镜像单元22在形成区域中的占有面积以及带宽限制电容C28(下面将详细说明)在形成区域中的占有面积。为此，根据是否存在第一电阻元件R221和第二电阻元件R15，比较器121的形成区域没有太大差异。因此，即使比较器121包括第一电阻元件R221和第二电阻元件R15，也可以将比较器121布置在ADC 105的形成区域中而不会影响计数器122和锁存器123(参见图2)。
接下来，将使用图8来说明产生用于决定比较器121的操作点的偏置电流的电流产生单元。在图8中，为了便于理解，还示出了比较器121。
如图8所示，电流产生单元90包括偏置电流产生电路91和比较器偏置电路92。偏置电流产生电路91被构造成产生基准电流Iref，该基准电流Iref是供应给比较器121的电流的基准。比较器偏置电路92被构造成以使期望的电流流过设置在ADC组12中的多个比较器121之中的各者的方式调节由偏置电流产生电路91产生的基准电流Iref。
偏置电流产生电路91包括产生基准电压Vref的带隙基准(BGR：Band GapReference)电路911和输入有基准电压Vref的放大器912。例如，放大器912包括运算放大器。BGR电路911的输出端子连接到放大器912的非反相输入端子(+)。结果，由BGR电路911产生的基准电压Vref被输入到放大器912的非反相输入端子(+)。
偏置电流产生电路91包括输入有放大器912的输出电压的PMOS晶体管PT913、以及在PMOS晶体管PT913与接地GND1之间串联连接的基准电阻元件R911和电阻元件R912。基准电阻元件R911是与第一电阻元件R221和第二电阻元件R15相同类型的元件，并且基准电阻元件R911决定基准电流Iref的电流值，该基准电流Iref是用于决定比较器121的操作点的偏置电流的基准。基准电阻元件R911、第一电阻元件R221和第二电阻元件R15中各者的至少一部分可以由多晶硅形成。当基准电阻元件R911、第一电阻元件R221和第二电阻元件R15中各者的至少一部分是相同类型的元件时，可以高精度地设计第一电阻元件R221和第二电阻元件R15的端子间电压VR。基准电阻元件R911、第一电阻元件R221和第二电阻元件R15中各者的电阻值例如因使用摄像元件1的环境温度而变化。当基准电阻元件R911、第一电阻元件R221和第二电阻元件R15中各者的至少一部分是相同类型的元件时，基准电阻元件R911、第一电阻元件R221和第二电阻元件R15中各者的电阻值由于环境温度的影响而类似地变化。例如，当第一电阻元件R221和第二电阻元件R15中各者的电阻值由于环境温度的影响而增大时，基准电阻元件R911的电阻值也增大。此外，当第一电阻元件R221和第二电阻元件R15中各者的电阻值由于环境温度的影响而减小时，基准电阻元件R911的电阻值也减小。以此方式，基于第一电阻元件R221和第二电阻元件R15中各者的电阻值变化的端子间电压VR的变化由基于基本恒定的基准电压Vref和基准电阻元件R911的电阻值变化的偏置电流的变化抵消。结果，能够提高第一电阻元件R221和第二电阻元件R15的端子间电压VR的精度，并且能够使摄像元件1的操作稳定。
放大器912的输出端子连接到PMOS晶体管PT913的栅极。PMOS晶体管PT913的源极连接到电源VDD1。PMOS晶体管PT913的漏极连接到电阻元件R912的一个端子。电阻元件R912的另一个端子连接到基准电阻元件R911的一个端子。基准电阻元件R911的另一个端子连接到接地GND1。
此外，偏置电流产生电路91还包括用于将基准电流Iref输出到比较器偏置电路92的PMOS晶体管PT914。PMOS晶体管PT913和PMOS晶体管PT914具有基本相同的晶体管特性。PMOS晶体管PT914的栅极连接到PMOS晶体管PT913的栅极。PMOS晶体管PT913的源极连接到电源VDD1。PMOS晶体管PT914的漏极连接到比较器偏置电路92。因此，PMOS晶体管PT914和PMOS晶体管PT913的栅极-源极间电压具有基本相同的电压值。结果，大小基本相同的漏极-源极间电流流过PMOS晶体管PT914和PMOS晶体管PT913。
放大器912的反相输入端子(-)连接到基准电阻元件R911的一个端子和电阻元件R912的另一个端子。放大器912以如下漏极-源极间电流流过PMOS晶体管PT913的方式调节施加到PMOS晶体管PT913的栅极的电压，该漏极-源极间电流基本上等于通过将输入到非反相输入端子(+)的基准电压Vref除以基准电阻元件R911而获得的值。也就是说，放大器912以输入到反相输入端子(-)的电压处于与基准电压Vref相同的电位的方式对PMOS晶体管PT913进行反馈控制。结果，偏置电流产生电路91能够将恒定电流从PMOS晶体管PT914输出到比较器偏置电路92，该恒定电流与通过将基准电压Vref除以基准电阻元件R911而获得的值成比例。
如图8所示，比较器偏置电路92包括电流镜像电路921、连接到电流镜像电路921的PMOS晶体管PT922和连接到PMOS晶体管PT922的栅极的电容器C921。
电流镜像电路921包括NMOS晶体管NT921a和NMOS晶体管NT921b，NMOS晶体管NT921a连接到偏置电流产生电路91，NMOS晶体管NT921b的栅极连接到NMOS晶体管921a的栅极。NMOS晶体管NT921a的漏极连接到偏置电流产生电路91的PMOS晶体管PT914的漏极。NMOS晶体管NT921a的源极连接到接地GND1。NMOS晶体管NT921a的栅极连接到NMOS晶体管NT921a的漏极。为此，NMOS晶体管NT921a处于二极管连接的状态。此外，NMOS晶体管NT921a在电源VDD1与接地GND1之间与PMOS晶体管PT914串联连接。为此，具有与PMOS晶体管PT914的漏极-源极间电流的电流值相同的电流值的漏极-源极间电流流过NMOS晶体管NT921a。
NMOS晶体管NT921b的源极连接到接地GND1。NMOS晶体管NT921b的漏极连接到PMOS晶体管PT922的漏极。NMOS晶体管NT921a的栅极和NMOS晶体管NT921b的栅极连接到NMOS晶体管NT921a的漏极。结果，与NMOS晶体管NT921a的漏极-源极间电压成比例的漏极-源极间电流流过NMOS晶体管NT921b。NMOS晶体管NT921b被构造成能够改变漏极-源极间电流。NMOS晶体管NT921b的漏极-源极间电压被设定为允许期望的电流流过设置在ADC组12中的多个比较器121之中的各者的电流值。
PMOS晶体管PT922的源极连接到电源VDD1。PMOS晶体管PT922被构造成能够改变漏极-源极间电流。电容器C921的一个电极连接到电源VDD1。电容器C921的另一个电极连接到PMOS晶体管PT922的栅极。PMOS晶体管PT922在电源VDD1与接地GND1之间与NMOS晶体管NT921b串联连接。PMOS晶体管PT922的栅极连接到PMOS晶体管PT922的漏极。结果，PMOS晶体管PT922处于二极管连接的状态。为此，以漏极-源极间电流具有与NMOS晶体管NT921b的漏极-源极间电流的电流值相同的电流值的方式调节PMOS晶体管PT922的栅极电压。
电容器C921起到的作用是：通过减小PMOS晶体管PT922的栅极节点的带宽来抑制设置在电容器C921的前级中的电路的噪声。
如图8所示，开关SW105设置在比较器偏置电路92的PMOS晶体管PT922的栅极与比较器121的尾电流源23的栅极之间。开关SW105设置在ADC 105-1至105-n(参见图2)之中的各者中。开关SW105的一个端子连接到PMOS晶体管PT922的栅极和电容器C921的另一个电极。开关SW105的另一个端子经由输入端子T24连接到构成尾电流源23的PMOS晶体管PT231的栅极。
电容器C105设置在开关SW105的另一个端子与尾电流源23之间。电容器C105设置在ADC 105-1至105-n(参见图2)之中的各者中。电容器C105的一个电极连接到电源VDD1。电容器C105的另一个电极连接到开关SW105的另一个端子。此外，电容器C105的另一个电极经由输入端子T24连接到构成尾电流源23的PMOS晶体管PT231的栅极。
当开关SW105导通时，电容器C105的另一个电极和PMOS晶体管PT922的栅极具有相同的电位。这使得电容器C105能够保持与如下栅极-源极间电压的电压值相同的电压值的电压，在该栅极-源极间电压下，尾电流源23的PMOS晶体管PT231能够使预定的漏极-源极间电流流动。该预定的漏极-源极间电流是供应给比较器121的期望电流。即使在电容器C105的另一个电极和PMOS晶体管PT922的栅极具有相同的电位之后断开开关SW105，电容器C105的另一个电极也保持该相同的电位。电容器C105保持的电压是偏置电压VG。结果，即使在开关SW105断开之后，也将偏置电压VG供应给尾电流源23，并且期望的电流持续流过比较器121。由于在电容器C105中累积的电荷会随着时间而放电，因此偏置电压VG可能降低。在这方面，摄像元件1能够通过在预定时序使开关SW105导通而将电容器C105的电压保持在预定范围内。为此，由于将偏置电压VG的变化抑制在预定范围内，因此供应给比较器121的电流保持在期望范围内。这防止了比较器121的故障。
再次参照图4，比较器121包括与差分输入单元21的PMOS晶体管PT211的栅极连接的第一电容单元26和开关组28。第一电容单元26包括连接到垂直信号线110(参见图2)的电容器C261(第一电容的示例)和连接到用于产生参考信号RAMP的DAC 104(参见图2)的电容器C262(第二电容的示例)。此外，比较器121还包括电容组263(第三电容的示例)，该电容组263被设置成能够连接到电容器C261和电容器C262。电容组263包括分割后的三个电容器，即，电容器C263a、电容器C263b和电容器C263c(多个电容的示例)。开关组28包括开关SW281、开关SW282、开关SW283和开关SW284。
开关SW281设置在电容器C261与电容组263之间，并且开关SW282设置在电容器C262与电容组263之间。开关SW283和SW284设置在电容器C263a、电容器C263b和电容器C263c之中的相邻电容器之间。更具体地，开关SW283设置在电容器C263a与电容器C263b之间，并且开关SW284设置在电容器C263b与电容器C263c之间。
电容器C261连接在像素信号VSL的输入端子T21与PMOS晶体管PT211的栅极之间。电容器C261是像素信号VSL的输入电容。
电容器C262连接在参考信号RAMP的输入端子T22与PMOS晶体管PT211的栅极之间，并且是参考信号RAMP的输入电容。
电容器C263a、电容器C263b和电容器C263c充当可变电容器，以根据开关SW281、开关SW282、开关SW283和开关SW284的导通/断开状态来改变电容器C261和电容器C262的电容值。电容器C263a、电容器C263b和电容器C263c经由开关SW281连接在输入端子T21与PMOS晶体管PT211的栅极之间。此外，电容器C263a、电容器C263b和电容器C263c经由开关SW282连接在输入端子T22与PMOS晶体管PT211的栅极之间。
更具体地，电容器C261包括经由输入端子T21连接到垂直信号线110(参见图2)的一个电极以及与差分输入单元21的PMOS晶体管PT211的栅极连接的另一个电极。电容器C262包括经由输入端子T22连接到DAC 104(参见图2)的一个电极以及与差分输入单元21的PMOS晶体管PT211的栅极连接的另一个电极。
设置在比较器121中的开关组28包括多个开关，以在电容器C261、C262、C263a、C263b和C263c之中的两个相邻电容器的连接和断开之间切换。更具体地，开关组28包括用于在两个相邻电容器(即，电容器C261和电容器C263a)的连接和断开之间切换的开关SW281。开关组28包括用于在两个相邻电容器(即，电容器C262和电容器C263c)的连接和断开之间切换的开关SW282。开关组28包括用于在两个相邻电容器(即，电容器C263a和电容器C263b)的连接和断开之间切换的开关SW283。开关组28包括用于在两个相邻电容器(即，电容器C263b和电容器C263c)的连接和断开之间切换的开关SW284。输入端子T21连接到开关SW281的一个端子。
电容器C261至C263c中的各者包括连接到开关SW281至SW284的一个电极以及与差分输入单元21的PMOS晶体管PT211的栅极连接的另一个电极。更具体地，电容器C261包括与开关SW281的一个端子连接的一个电极以及与PMOS晶体管PT211的栅极连接的另一个电极。
电容器C263a包括与开关SW281的另一个端子和开关SW283的一个端子连接的一个电极以及与PMOS晶体管PT211的栅极连接的另一个电极。电容器C263b包括与开关SW283的另一个端子和开关SW284的一个端子连接的一个电极以及与PMOS晶体管PT211的栅极连接的另一个电极。电容器C263c包括与开关SW284的另一个端子和开关SW282的一个端子连接的一个电极以及与PMOS晶体管PT211的栅极连接的另一个电极。输入端子T22连接到开关SW282的另一个端子。
电容器C262包括与开关SW282的另一个端子连接的一个电极以及与PMOS晶体管PT211的栅极连接的另一个电极。
因此，开关SW281至SW284在电容器C261的一个电极与电容器C262的一个电极之间串联连接。
通过控制开关SW281至SW284的导通/断开状态，控制像素信号VSL的输入电容与参考信号RAMP的输入电容的比率。以开关SW281至SW284中的至少一者断开的方式来控制开关SW281至SW284。
在下文中，也将电容器C261至C263c的附图标记用作表示各个电容值的附图标记。电容器C261至C263c并联连接。为此，像素信号VSL的输入衰减增益Ainv可以由以下公式(3)表示，并且参考信号RAMP的输入衰减增益Ainr可以由以下公式(4)表示。
Ainv＝(C261+Cα)/ΣC (3)
Ainr＝(C262+Cβ)/ΣC (4)
在公式(3)和公式(4)中，“ΣC”表示电容器C261至C263c的电容值的总和。此外，公式(3)中的“Cα”表示根据开关SW281至SW284的导通/断开状态而添加到像素信号VSL侧的电容器的电容值。此外，公式(4)中的“Cβ”表示根据开关SW281至SW284的导通/断开状态而添加到参考信号RAMP侧的电容器的电容值。根据开关SW281至SW284的导通/断开状态，公式(3)中的“Cα”和公式(4)中的“Cβ”如下。
(A)在开关SW281处于断开状态并且除开关SW281以外的其它开关处于导通状态的情况下：
Cα＝0
Cβ＝C263a+C263b+C263c
(B)在开关SW283处于断开状态并且除开关SW283以外的其它开关处于导通状态的情况下：
Cα＝C263a
Cβ＝C263b+C263c
(C)在开关SW284处于断开状态并且除开关SW284以外的其它开关处于导通状态的情况下：
Cα＝C263a+C263b
Cβ＝C263c
(D)在开关SW282处于断开状态并且除开关SW282以外的其它开关处于导通状态的情况下：
Cα＝C263a+C263b+C263c
Cβ＝0
以此方式，通过切换开关SW281至SW284的导通/断开状态，可以逐步地改变像素信号VSL的输入电容和参考信号RAMP的输入电容。
如图4所示，第二电容单元27连接到差分输入单元21的第二输入单元212。第二电容单元27包括连接到接地GND2(基准电位的供应单元的示例)的电容器C271(第四电容的示例)。电容器C271包括连接到与接地GND1不同的接地GND2的一个电极以及与差分输入单元21的PMOS晶体管PT212的栅极和开关SW242的一个端子连接的另一个电极。电流镜像单元22具有较大的电流变化。为此，电流镜像单元22中的电流变化被传输到布线电阻，并且在连接到电流镜像单元22的接地GND1中产生接地噪声。在本实施方式中，电容器C271的一个电极连接到与连接到电流镜像单元22的接地GND1不同的接地GND2。结果，可以防止电容器C271受到电流镜像单元22的电流变化的影响。结果，可以稳定差分放大器20的操作。需要注意，在接地GND1具有足以吸收电流镜像单元22的电流变化的影响的面积的情况下，电容器C271的一个电极可以连接到接地GND1，而非接地GND2。
比较器121包括设置在差分输入单元21的PMOS晶体管PT212的漏极、第二电阻元件R15的一个端子及输出端子T25与接地GND1之间的带宽限制电容C28。带宽限制电容C28的一个电极连接到差分输入单元21的PMOS晶体管PT212的漏极、第二电阻元件R15的一个端子和输出端子T25。带宽限制电容C28的另一个电极连接到接地GND1。
在PMOS晶体管PT211的栅极中，像素信号VSL的电压的幅度ΔVSL是ΔVSL×Ainv。因此，随着公式(3)中的“Cα”的值变小，输入到差分放大器20的像素信号VSL的幅度衰减。结果，输入换算噪声(input-referred noise)增大。同时，通过增大像素信号VSL的输入电容与参考信号RAMP的输入电容的比率，即，通过增大公式(3)中的“Cα”且减小公式(4)中的“Cβ”，可以抑制输入到差分放大器20的像素信号VSL的衰减并且可以抑制输入换算噪声。
然而，当增大像素信号VSL的输入电容与参考信号RAMP的输入电容的比率时，输入到差分放大器20的参考信号RAMP的衰减量相反地增大。
图9是在增大和减小像素信号VSL的输入电容与参考信号RAMP的输入电容的比率的情况下对输入到差分放大器20的参考信号RAMP进行比较的图。图9中的虚线所示的波形表示在增大比率的情况下的输入到差分放大器20的参考信号RAMP的波形，并且实线所示的波形表示在减小比率的情况下的输入到差分放大器20的参考信号RAMP的波形。
如图9所示，当增大像素信号VSL的输入电容与参考信号RAMP的输入电容的比率时，输入到差分放大器20的参考信号RAMP的幅度变小。结果，ADC 105的动态范围降低。
同时，例如，通过增大从DAC 104输出的参考信号RAMP的幅度，可以想到增大输入到差分放大器20的参考信号RAMP的幅度，以抑制ADC 105的动态范围的缩小。
然而，参考信号RAMP的幅度的最大值受到DAC 104的规格等的限制。例如，在高增益模式下，由于将参考信号RAMP的幅度设定为较小，因此可以增大参考信号RAMP的幅度。同时，在低增益模式下，由于预先将参考信号RAMP的幅度设定为较大，因此在某些情况下，难以进一步增大参考信号RAMP的幅度。
因此，例如，在高增益模式下，在尽可能的范围内增大像素信号VSL的输入电容与参考信号RAMP的输入电容的比率，并且增大参考信号RAMP的幅度。因此，在易受噪声影响的高增益模式下，可以抑制输入到差分放大器20的像素信号VSL的衰减，并且可以抑制噪声的影响。
同时，例如，在低增益模式下，仅需要将参考信号RAMP的输入电容和像素信号VSL的输入电容设定为彼此接近的值。
在比较器121中，将PMOS晶体管PT211的栅极、电容器C261至C263c和开关SW241的连接点定义为节点HiZ。此外，在比较器121中，将PMOS晶体管PT212的栅极、电容器C271和开关SW242的连接点定义为节点VSH。
<比较器的操作>
接下来，将参照图10和图11的时序图来说明比较器121的操作。图10示出了驱动信号AZSW1、参考信号RAMP、像素信号VSL、节点VSH、节点HiZ和输出信号OUT1的时序图。图11示出了图10所示的从时刻t5到时刻t8的节点HiZ的波形的示例。
在时刻t1，将驱动信号AZSW1设定为高电平。尽管未示出，但是在与将驱动信号AZSW1设定为高电平基本相同的时刻，基于摄像元件1在摄像时的增益，将开关SW281至开关SW284中的一个开关设定为断开状态，并且将其余的开关设定为导通状态。在本实施方式中，可以支持四种增益模式。在四种增益模式中的最低电平的增益模式的情况下，将开关SW281设定为断开状态。此外，在第二最低电平的增益模式的情况下，将开关SW283设定为断开状态。此外，在第三最低电平的增益模式的情况下，断开开关SW284。此外，在第四最低电平(即，最高电平)的增益模式的情况下，将开关SW282设定为断开状态。
然后，将开关单元24的开关SW241和开关SW242从断开状态转变为导通状态，PMOS晶体管PT211的栅极和第一电阻元件R221的另一个端子彼此连接，并且PMOS晶体管PT212的栅极和第二电阻元件R15的另一个端子彼此连接。此外，将参考信号RAMP设定为预定的复位电平。此外，复位待读取的单位像素P的FD 153，并且将像素信号VSL设定为复位电平。
因此，开始差分放大器20的自动归零操作。也就是说，PMOS晶体管PT211的栅极和第一电阻元件R221的另一个端子、以及PMOS晶体管PT212的栅极和第二电阻元件R15的另一个端子收敛为相同的预定电压(在下文中，称为基准电压)。结果，节点HiZ和节点VSH的电压被设定为基准电压。
接下来，在时刻t2，将驱动信号AZSW1设定为低电平，并且将开关SW241和开关SW242从导通状态转变为断开状态。因此，差分放大器20的自动归零操作完成。由于像素信号VSL和参考信号RAMP不变，因此节点HiZ的电压保持在基准电压。此外，利用在电容器C271中累积的电荷，将节点VSH的电压保持在基准电压。
在时刻t3，参考信号RAMP的电压从复位电平降低预定值。结果，节点HiZ的电压降低到低于节点VSH的电压(基准电压)，并且差分放大器20的输出信号OUT1变为低电平。
在时刻t4，参考信号RAMP开始增大。随之，节点HiZ的电压也增大。此外，计数器122开始计数。
此后，当节点HiZ的电压超过节点VSH的电压(基准电压)时，差分放大器20的输出信号OUT1反相并且变为高电平。然后，将当输出信号OUT1反相为高电平时的计数器122的计数值作为P相(复位电平)的像素信号VSL的值保持在锁存器123中。
在时刻t5，将参考信号RAMP的电压设定为复位电压。此外，单位像素P的传输晶体管152导通，将在曝光期间在光电二极管151中累积的电荷传输到FD 153，并且将像素信号VSL设定为信号电平。结果，节点HiZ的电压减小了对应于信号电平的值，从而低于节点VSH的电压(基准电压)，并且差分放大器20的输出信号OUT1反相为低电平。
在时刻t6，类似于时刻t3，参考信号RAMP的电压从复位电平降低预定值。结果，节点HiZ的电压进一步降低。
在时刻t7，类似于时刻t4，参考信号RAMP开始增大。随之，节点HiZ的电压线性地增大。此外，计数器122开始计数。
此后，当节点HiZ的电压超过节点VSH的电压(基准电压)时，差分放大器20的输出信号OUT1反相并且变为高电平。然后，将当输出信号OUT1反相为高电平时的计数器122的计数值作为D相(信号电平)的像素信号VSL的值保持在锁存器123中。此外，锁存器123通过获取D相的像素信号VSL与在时刻t4和时刻t5之间读取的P相的像素信号VSL之间的差来执行相关双采样。以此方式，对像素信号VSL进行AD转换。
此后，在时刻t8之后，重复与从时刻t1到时刻t7执行的操作相同的操作。即使在时刻t8之后，在与将驱动信号AZSW1设定为高电平基本相同的时刻，基于摄像元件1在摄像时的增益，将开关SW281至开关SW284中的一个开关设定为断开状态，并且将其余的开关设定为导通状态。
这会降低电源VDD1的电压并且会降低ADC组12的功耗。结果，可以降低摄像元件1的功耗。
在将图像信号输入到差分放大器的差分对中的一者并且将参考信号输入到差分对中的另一者的现有比较器中，对参考信号和像素信号进行比较，并且将比较结果作为输出信号输出。此时，在输出信号反相时的差分放大器的输入电压(参考信号和像素信号的电压)根据像素信号的电压而变化。因此，例如，当降低用于驱动根据现有技术的比较器的电源的电压时，在输出信号反相时的差分放大器的输入电压可能超过比较器的输入动态范围，并且不能确保AD转换的线性度。
相比之下，在根据本实施方式的比较器121中，如上所述，将节点VSH的电压(基准电压)与通过将像素信号VSL和参考信号RAMP经由输入电容相加而获得的信号的电压(节点HiZ的电压)之间的比较结果作为输出信号OUT1输出。此时，如图11所示，在输出信号OUT1反相时的差分放大器20的输入电压(节点HiZ和节点VSH的电压)是恒定不变的。
此外，在摄像元件1中，参考信号RAMP变化的方向与根据现有技术的比较器的参考信号相反，并且在与像素信号VSL相反的方向上变化。在此，在与像素信号VSL相反的方向上变化是指在与像素信号VSL随着信号成分的增大而变化的方向相反的方向上变化。例如，在本示例中，像素信号VSL随着信号成分的增大而在负方向上变化，而参考信号RAMP在与负方向相反的正方向上变化。因此，节点HiZ的电压(差分放大器20的输入电压)是与像素信号VSL和现有技术的参考信号之间的差对应的电压。
因此，由于在输出信号OUT1反相时的差分放大器20的输入电压变为恒定的，因此可以缩小差分放大器20的输入动态范围。
因此，可以将用于驱动比较器121的电源VDD1的电压降低到低于根据现有技术的比较器，从而降低了ADC组12的功耗并且降低了摄像元件1的功耗。
另外，与未设置第一电阻元件R221和第二电阻元件R15的情况相比，摄像元件1能够减小在差分放大器20的自动归零操作期间的电源VDD1的电压值。结果，摄像元件1能够降低功耗。
<本实施方式的变形例>
接下来，将使用图12至图14来说明根据本实施方式的变形例的摄像元件。此外，图12至图14图示了在开关SW241和开关SW242处于导通状态的情况下施加到尾电流源、差分输入单元和电流镜像单元的电压。需要注意，在变形例的说明中，发挥与上述实施方式中的效果和功能相同的效果和功能的部件由相同的附图标记表示，并且省略其说明。此外，根据本实施方式的变形例的摄像元件的整体构造与图2所示的摄像元件1的整体构造类似。为此，将根据需要使用图2所示的附图标记来说明根据本实施方式的变形例的摄像元件的整体构造。
(变形例1)
根据变形例1的摄像元件的特征在于，差分输入单元和尾电流源分别包括NMOS晶体管，并且电流镜像单元包括PMOS晶体管。
如图12所示，根据本变形例的比较器131与比较器121的不同之处在于，设置差分放大器30来代替差分放大器20。
如图12所示，比较器131包括差分输入单元31，该差分输入单元31包括经由第一电容单元26连接到垂直信号线110(在图4中未示出，参见图2)的第一输入单元311和连接到第二电容单元27的第二输入单元312。此外，比较器131还包括电流镜像单元32，该电流镜像单元32包括经由第一电阻元件R221而二极管连接的晶体管。如将在下面详细说明的，该晶体管是PMOS晶体管PT321。此外，比较器131还包括连接到差分输入单元31的第二电阻元件R15。此外，比较器131还包括开关单元24，该开关单元24设置在第一电阻元件R221与晶体管(即，PMOS晶体管PT321)之间的连接部和第一输入单元311之间，并且设置在第二电阻元件R15与电流镜像单元32之间的连接部和第二输入单元312之间。
根据本变形例的第一电阻元件R221和第二电阻元件R15具有与设置在根据上述实施方式的比较器121中的第一电阻元件R221和第二电阻元件R15相同的构造，并且发挥相同的功能。
比较器131包括连接到差分输入单元31的尾电流源33。尾电流源33包括NMOS晶体管NT331。差分输入单元31、电流镜像单元32和尾电流源33构成差分放大器30。
差分输入单元31包括构成第一输入单元311的NMOS晶体管NT311(第一晶体管的示例)和构成第二输入单元312的NMOS晶体管NT312(第二晶体管的示例)。电流镜像单元32包括PMOS晶体管PT321(第三晶体管的示例)和连接到第二电阻元件R15的PMOS晶体管PT322(第四晶体管的示例)，PMOS晶体管PT321是经由第一电阻元件R221而二极管连接的晶体管。
开关单元24包括开关SW241(第一开关的示例)，该开关SW241设置在NMOS晶体管NT311与第一电容单元26之间的连接部和第一电阻元件R221与PMOS晶体管PT321之间的连接部之间。此外，开关单元24还包括开关SW242(第二开关的示例)，该开关SW242设置在NMOS晶体管NT312与第二电容单元27之间的连接部和第二电阻元件R15与PMOS晶体管PT322之间的连接部之间。
第一电阻元件R221的一个端子连接到差分输入单元31的NMOS晶体管NT311的漏极、电流镜像单元32的PMOS晶体管PT321的栅极和PMOS晶体管PT322的栅极。此外，第一电阻元件R221的另一个端子连接到PMOS晶体管PT321的漏极和开关SW241。第二电阻元件R15的一个端子连接到NMOS晶体管NT312的漏极。第二电阻元件R15的另一个端子连接到PMOS晶体管PT322的漏极和开关SW242。
NMOS晶体管NT311的源极连接到NMOS晶体管NT312的源极和尾电流源33的NMOS晶体管NT331的漏极。NMOS晶体管NT311的栅极连接到第一电容单元26。NMOS晶体管NT312的栅极连接到第二电容单元27。
电流镜像单元32的PMOS晶体管PT321的源极和PMOS晶体管PT322的源极连接到电源VDD1。
NMOS晶体管NT331的源极连接到接地GND1。NMOS晶体管NT331的栅极连接到输入有偏置电压VG的输入端子T24。
NMOS晶体管NT312与第二电阻元件R15之间的连接部连接到输出输出信号OUT1的输出端子T25。更具体地，输出端子T25连接到NMOS晶体管NT312的漏极和第二电阻元件R15的一个端子。
在电流镜像单元32中，PMOS晶体管PT321、PMOS晶体管PT322和第一电阻元件R221构成电流镜像电路。此外，差分输入单元31和尾电流源33构成差分比较器。换句话说，NMOS晶体管NT311、NMOS晶体管NT312和NMOS晶体管NT331构成差分比较器。NMOS晶体管NT331利用从外部经由输入端子T24输入的偏置电压VG作为电流源进行操作，并且NMOS晶体管NT311和NMOS晶体管NT312作为差分晶体管进行操作。
如图12所示，开关SW241经由第一电阻元件R221连接在NMOS晶体管NT311的漏极-栅极之间。更具体地，开关SW241的一个端子连接到NMOS晶体管NT311的栅极。开关SW241的另一个端子连接到第一电阻元件R221的另一个端子。此外，开关SW241的另一个端子还连接到PMOS晶体管PT321的漏极。第一电阻元件R221的一个端子连接到NMOS晶体管NT311的漏极。因此，开关SW241经由第一电阻元件R221连接在NMOS晶体管NT311的漏极-栅极之间。此外，换句话说，开关SW241和第一电阻元件R221在NMOS晶体管NT311的漏极-栅极之间串联连接。利用从时序控制电路102(参见图2)经由输入端子T23输入的驱动信号AZSW1，将开关SW241从导通状态切换为断开状态，或者从断开状态切换为导通状态。在开关SW241处于导通状态的情况下，NMOS晶体管NT311的漏极-栅极经由开关SW241和第一电阻元件R221而彼此连接。为此，在开关SW241处于导通状态的情况下，NMOS晶体管NT311处于经由开关SW241和第一电阻元件R221而二极管连接的状态。
开关SW242经由第二电阻元件R15连接在NMOS晶体管NT312的漏极-栅极之间。更具体地，开关SW242的一个端子连接到NMOS晶体管NT312的栅极。开关SW242的另一个端子连接到第二电阻元件R15的另一个端子。此外，开关SW242的另一个端子还连接到PMOS晶体管PT322的漏极。第二电阻元件R15的一个端子连接到NMOS晶体管NT312的漏极。因此，开关SW242经由第二电阻元件R15连接在NMOS晶体管NT312的漏极-栅极之间。此外，换句话说，开关SW242和第二电阻元件R15在NMOS晶体管NT312的漏极-栅极之间串联连接。利用从时序控制电路102(参见图2)经由输入端子T23输入的驱动信号AZSW1，将开关SW242从导通状态切换为断开状态，或者从断开状态切换为导通状态。在开关SW242处于导通状态的情况下，NMOS晶体管NT312的漏极-栅极经由开关SW242和第二电阻元件R15而彼此连接。为此，在开关SW242处于导通状态的情况下，NMOS晶体管NT312处于经由开关SW242和第二电阻元件R15而二极管连接的状态。
现在，将说明比较器131(即，差分放大器30)能够操作的电源VDD1的下限值。同样在本变形例中，第一电阻元件R221和第二电阻元件R15具有基本相同的电阻值。此外，构成差分输入单元31的NMOS晶体管NT311和NMOS晶体管NT312具有相同的晶体管特性。此外，构成电流镜像单元32的PMOS晶体管PT321和PMOS晶体管PT322具有相同的晶体管特性。
为此，在开关SW241和开关SW242处于导通状态的情况下，差分输入单元31的NMOS晶体管NT311的源极与第一电阻元件R221的另一个端子之间的电压等于NMOS晶体管NT311的栅极-源极间电压Vgs。此外，在开关SW241和开关SW242处于导通状态的情况下，差分输入单元31的NMOS晶体管NT312的源极与第二电阻元件R15的另一个端子之间的电压等于NMOS晶体管NT312的栅极-源极间电压Vgs。此外，在开关SW241和开关SW242处于导通状态的情况下的NMOS晶体管NT311的栅极-源极间电压Vgs和NMOS晶体管NT312的栅极-源极间电压Vgs具有基本相同的电压值。如图12所示，在该电压值下的NMOS晶体管NT311和NMOS晶体管NT312中各者的栅极-源极间电压VgsN是在开关SW241和开关SW242处于导通状态的情况下施加到差分输入单元31的电压。
在开关SW241和开关SW242处于导通状态的情况下，电流镜像单元32的PMOS晶体管PT321的源极与第一电阻元件R221的一个端子之间的电压等于PMOS晶体管PT321的栅极-源极间电压Vgs。此外，在开关SW241和开关SW242处于导通状态的情况下，电流镜像单元32的PMOS晶体管PT322的源极与第二电阻元件R15的一个端子之间的电压等于PMOS晶体管PT322的栅极-源极间电压Vgs。此外，在开关SW241和开关SW242处于导通状态的情况下的PMOS晶体管PT321的栅极-源极间电压Vgs和PMOS晶体管PT322的栅极-源极间电压Vgs具有基本相同的电压值。如图12所示，在该电压值下的PMOS晶体管PT321和PMOS晶体管PT322中各者的栅极-源极间电压VgsP是在开关SW241和开关SW242处于导通状态的情况下施加到电流镜像单元32的电压。
如图12所示，在开关SW241和开关SW242处于导通状态的情况下，差分输入单元31中的栅极-源极间电压VgsN和电流镜像单元32中的栅极-源极间电压VgsP重叠了在第一电阻元件R221的两个端子之间和在第二电阻元件R15的两个端子之间产生的电位差(即，端子间电压VR)。此外，施加到尾电流源33的电压是构成尾电流源33的NMOS晶体管NT331的漏极-源极间电压VdsT。为此，在根据本变形例的比较器131中设置有第一电阻元件R221和第二电阻元件R15的情况下并且当开关SW241和开关SW242处于导通状态时的电源VDD1可以由上述公式(1)表示。
因此，与未设置第一电阻元件R221和第二电阻元件R15的情况相比，比较器131能够在减小了第一电阻元件R221和第二电阻元件R15的端子间电压VR的电源VDD1下操作。结果，根据本变形例，可以降低摄像元件1的功耗和ADC 105的功耗。
(变形例2)
根据变形例2的摄像元件的特征在于，第一电容单元和第二电容单元的构造不同于根据上述实施方式的摄像元件中的第一电容单元和第二电容单元的构造。
如图13所示，根据本变形例的比较器141包括具有与设置在根据上述实施方式的比较器121中的差分放大器20相同的构造的差分放大器20。此外，比较器141还包括具有与设置在比较器121中的开关单元24相同的构造的开关单元24。同时，比较器141包括具有与设置在根据上述实施方式的比较器121中的第一电容单元26和第二电容单元27不同的构造的第一电容单元26和第二电容单元27。
第一电容单元26连接到输入有参考信号RAMP的输入端子T22。更具体地，第一电容单元26包括电容器C260，该电容器C260设置在输入有参考信号RAMP的输入端子T22与差分输入单元21的第一输入单元211之间。电容器C260的一个电极连接到构成第一输入单元211的PMOS晶体管PT211的栅极和开关SW241的一个端子。电容器C260的另一个电极连接到输入端子T22。电容器C260是参考信号RAMP的输入电容。
第二电容单元27连接到供应有像素信号VSL的垂直信号线110(参见图2)。更具体地，第二电容单元27包括电容器C270，该电容器C270设置在输入有像素信号VSL的输入端子T21与差分输入单元21的第二输入单元212之间。电容器C270的一个电极连接到构成第二输入单元212的PMOS晶体管PT212的栅极和开关SW242的一个端子。电容器C270的另一个电极连接到输入端子T21。电容器C270是像素信号VSL的输入电容。
在根据本变形例的比较器141中，PMOS晶体管PT211的栅极、电容器C260和开关SW241的连接点是节点HiZ。此外，在比较器141中，PMOS晶体管PT212的栅极、电容器C270和开关SW242的连接点是节点VSH。
比较器141包括具有与比较器121的差分放大器20和开关单元24相同的构造的差分放大器20和开关单元24。为此，如图13所示，在开关SW241和开关SW242处于导通状态的情况下，施加到差分输入单元21、电流镜像单元22、尾电流源23、第一电阻元件R221和第二电阻元件R15的电压可以由上述公式(1)表示。
因此，与未设置第一电阻元件R221和第二电阻元件R15的情况相比，比较器141能够在减小了第一电阻元件R221和第二电阻元件R15的端子间电压VR的电源VDD1下操作。结果，根据本变形例，可以降低摄像元件1的功耗和ADC 105的功耗。
(变形例3)
根据变形例3的摄像元件的特征在于，第一电容单元和第二电容单元的构造不同于根据上述变形例1的摄像元件的第一电容单元和第二电容单元的构造。
如图14所示，根据本变形例的比较器161包括具有与设置在根据上述变形例1的比较器131中的差分放大器30相同的构造的差分放大器30。此外，比较器161还包括具有与设置在比较器131中的开关单元24相同的构造的开关单元24。同时，比较器161包括具有与设置在根据上述变形例1的比较器131中的第一电容单元26和第二电容单元27不同的构造的第一电容单元26和第二电容单元27。比较器161包括具有与设置在根据上述变形例2的比较器141中的第一电容单元26和第二电容单元27相同的构造的第一电容单元26和第二电容单元27。
第一电容单元26连接到输入有参考信号RAMP的输入端子T22。更具体地，第一电容单元26包括电容器C260，该电容器C260设置在输入有参考信号RAMP的输入端子T22与差分输入单元31的第一输入单元311之间。电容器C260的一个电极连接到构成第一输入单元311的NMOS晶体管NT311的栅极和开关SW241的一个端子。电容器C260的另一个电极连接到输入端子T22。电容器C260是参考信号RAMP的输入电容。
第二电容单元27连接到供应有像素信号VSL的垂直信号线110(参见图2)。更具体地，第二电容单元27包括电容器C270，该电容器C270设置在输入有像素信号VSL的输入端子T21与差分输入单元31的第二输入单元312之间。电容器C270的一个电极连接到构成第二输入单元312的NMOS晶体管NT312的栅极和开关SW242的一个端子。电容器C270的另一个电极连接到输入端子T21。电容器C270是像素信号VSL的输入电容。
在根据本变形例的比较器161中，NMOS晶体管NT311的栅极、电容器C260和开关SW241的连接点是节点HiZ。此外，在比较器161中，NMOS晶体管NT312的栅极、电容器C270和开关SW242的连接点是节点VSH。
比较器161包括具有与比较器131的差分放大器30和开关单元24相同的构造的差分放大器30和开关单元24。为此，如图14所示，在开关SW241和开关SW242处于导通状态的情况下，施加到差分输入单元31、电流镜像单元32、尾电流源33、第一电阻元件R221和第二电阻元件R15的电压可以由上述公式(1)表示。
因此，与未设置第一电阻元件R221和第二电阻元件R15的情况相比，比较器161能够在减小了第一电阻元件R221和第二电阻元件R15的端子间电压VR的电源VDD1下操作。结果，根据本变形例，可以降低摄像元件1的功耗和ADC 105的功耗。
<在摄像元件包括半导体芯片的情况下的构造示例>
接下来，将使用图15和图16来说明在摄像元件包括半导体芯片的情况下的构造示例。
如图15所示，在摄像元件包括一个裸芯片的情况下，例如，像素单元101形成在一个裸芯片80上。包括除像素单元101以外的诸如ADC组12、时序控制电路102、垂直扫描电路103、DAC 104和水平传输扫描电路106等电路的电路区块301、302和303形成在像素单元101的外围。
如图16所示，在堆叠式摄像元件由彼此堆叠的两个裸芯片形成的情况下，像素单元101形成在两个裸芯片之中的堆叠在上侧的上芯片81上。此外，包括除像素单元101以外的诸如ADC组12、时序控制电路102、垂直扫描电路103、DAC 104和水平传输扫描电路106等电路的电路区块304形成在堆叠于下侧的下芯片82中。包括比较器121、131、141和161中的一者的ADC 105形成在下芯片82上设置的电路区块304中。需要注意，比较器121、131、141和161以及ADC 105可以形成在上芯片81中。
如图16所示，在形成堆叠式摄像元件的情况下，即，在摄像元件包括形成有像素单元101的上芯片81和形成有电路区块304的下芯片82的情况下，有时需要将下芯片82形成为具有与上芯片81相同的尺寸。
形成有像素单元101的上芯片81可以被构造成具有与形成在图15所示的一个裸芯片80上的像素单元101的尺寸类似的尺寸。在下芯片82被构造成具有与上芯片81相同的尺寸的情况下，需要形成图15所示的电路区块301至303中所包括的所有电路作为被构造成具有与上芯片81相同的尺寸的下芯片82中的电路区块304。
因此，对于电路区块304中所包括的诸如ADC组12等电路，需要进一步的小型化。例如，对于ADC 105，与图15所示的摄像元件包括一个裸芯片80的情况相比，需要缩短相邻列之间的距离(列间距)。
即使在这种情况下，与第一电容单元26和第二电容单元27相比，第一电阻元件R221和第二电阻元件R15也可以形成在更小的区域中。为此，根据上述实施方式和上述变形例的摄像元件可以应对诸如ADC组12等电路所需的小型化。
根据本发明的技术能够应用于上述固态摄像装置。
此外，根据本发明的技术还可以应用于包括测距传感器的光检测器。
需要注意，本技术的实施方式不限于上述实施方式，并且可以在不脱离本技术的实质的情况下进行各种修改。此外，在本文中说明的效果仅是说明性的而非限制性的，并且可以具有其它效果。
例如，本技术还可以如下地被构造。
(1)一种摄像元件，其包括：
像素，其包括光电转换元件；
信号线，其连接到所述像素；以及
比较器，其连接到所述信号线，其中，
所述比较器包括：
差分输入单元，其包括连接到第一电容单元的第一输入单元和连接到第二电容单元的第二输入单元，
电流镜像单元，其包括连接到所述差分输入单元的第一电阻元件和经由所述第一电阻元件而二极管连接的晶体管，
第二电阻元件，其连接到所述差分输入单元，以及
开关单元，其设置在所述第一电阻元件与所述晶体管之间的连接部和所述第一输入单元之间，并且设置在所述第二电阻元件与所述电流镜像单元之间的连接部和所述第二输入单元之间。
(2)根据以上(1)所述的摄像元件，其中，
所述差分输入单元包括第一晶体管和第二晶体管，所述第一晶体管连接到所述第一电阻元件以构成所述第一输入单元，所述第二晶体管连接到所述第二电阻元件以构成所述第二输入单元，
所述电流镜像单元包括第三晶体管和第四晶体管，所述第三晶体管是经由所述第一电阻元件而二极管连接的所述晶体管，所述第四晶体管连接到所述第二电阻元件，并且
所述开关单元包括第一开关和第二开关，所述第一开关设置在所述第一晶体管与所述第一电容单元之间的连接部和所述第一电阻元件与所述第三晶体管之间的连接部之间，所述第二开关设置在所述第二晶体管与所述第二电容单元之间的连接部和所述第二电阻元件与所述第四晶体管之间的连接部之间。
(3)根据以上(2)所述的摄像元件，其中，
所述第一电阻元件的一个端子连接到所述第一晶体管的漏极、所述第三晶体管的栅极和所述第四晶体管的栅极，并且所述第一电阻元件的另一个端子连接到所述第三晶体管的漏极和所述第一开关，并且
所述第二电阻元件的一个端子连接到所述第二晶体管的漏极，并且所述第二电阻元件的另一个端子连接到所述第四晶体管的漏极和所述第二开关。
(4)根据以上(2)或(3)所述的摄像元件，其还包括：
电流产生单元，其产生用于决定所述比较器的操作点的偏置电流，其中，
所述电流产生单元包括与所述第一电阻元件和所述第二电阻元件相同类型的基准电阻元件，所述基准电阻元件决定作为所述偏置电流的基准的基准电流的电流值。
(5)根据以上(4)所述的摄像元件，其中，
所述第一电阻元件、所述第二电阻元件和所述基准电阻元件中各者的至少一部分由多晶硅形成。
(6)根据以上(1)至(5)中任一项所述的摄像元件，其中，
所述第一电容单元包括：
第一电容，其连接到所述信号线，
第二电容，其连接到产生参考信号的参考信号产生单元，以及
第三电容，其被设置成能够连接到所述第一电容和所述第二电容，并且
所述第二电容单元包括与基准电位的供应单元连接的第四电容。
(7)根据以上(6)所述的摄像元件，其中，
在所述第一电容与所述第三电容之间设置有开关，并且
在所述第二电容与所述第三电容之间设置有开关。
(8)根据以上(6)或(7)所述的摄像元件，其中，
所述第三电容包括分割后的多个电容，并且
在所述多个电容之中的相邻电容之间分别设置有开关。
(9)根据以上(1)至(8)中任一项所述的摄像元件，其中，
所述第一电阻元件和所述第二电阻元件中的各者包括无源元件。
(10)根据以上(1)至(9)中任一项所述的摄像元件，其中，
所述第一电容单元连接到输入有参考信号的输入端子，并且
所述第二电容单元连接到所述信号线。
(11)一种光检测器，其包括：
像素，其包括光电转换元件；
信号线，其连接到所述像素；以及
比较器，其连接到所述信号线，其中，
所述比较器包括：
差分输入单元，其包括连接到第一电容单元的第一输入单元和连接到第二电容单元的第二输入单元，
电流镜像单元，其包括连接到所述差分输入单元的第一电阻元件和经由所述第一电阻元件而二极管连接的晶体管，
第二电阻元件，其连接到所述差分输入单元，以及
开关单元，其设置在所述第一电阻元件与所述晶体管之间的连接部和所述第一输入单元之间，并且设置在所述第二电阻元件与所述电流镜像单元之间的连接部和所述第二输入单元之间。
(12)根据以上(11)所述的光检测器，其中，
所述差分输入单元包括第一晶体管和第二晶体管，所述第一晶体管连接到所述第一电阻元件以构成所述第一输入单元，所述第二晶体管连接到所述第二电阻元件以构成所述第二输入单元，
所述电流镜像单元包括第三晶体管和第四晶体管，所述第三晶体管是经由所述第一电阻元件而二极管连接的所述晶体管，所述第四晶体管连接到所述第二电阻元件，并且
所述开关单元包括第一开关和第二开关，所述第一开关设置在所述第一晶体管与所述第一电容单元之间的连接部和所述第一电阻元件与所述第三晶体管之间的连接部之间，所述第二开关设置在所述第二晶体管与所述第二电容单元之间的连接部和所述第二电阻元件与所述第四晶体管之间的连接部之间。
(13)根据以上(12)所述的光检测器，其中，
所述第一电阻元件的一个端子连接到所述第一晶体管的漏极、所述第三晶体管的栅极和所述第四晶体管的栅极，并且所述第一电阻元件的另一个端子连接到所述第三晶体管的漏极和所述第一开关，并且
所述第二电阻元件的一个端子连接到所述第二晶体管的漏极，并且所述第二电阻元件的另一个端子连接到所述第四晶体管的漏极和所述第二开关。
(14)根据以上(12)或(13)所述的光检测器，其还包括：
电流产生单元，其产生用于决定所述比较器的操作点的偏置电流，其中，
所述电流产生单元包括与所述第一电阻元件和所述第二电阻元件相同类型的基准电阻元件，所述基准电阻元件决定作为所述偏置电流的基准的基准电流的电流值。
(15)根据以上(14)所述的光检测器，其中，
所述第一电阻元件、所述第二电阻元件和所述基准电阻元件中各者的至少一部分由多晶硅形成。
(16)根据以上(11)至(15)中任一项所述的光检测器，其中，
所述第一电容单元包括：
第一电容，其连接到所述信号线，
第二电容，其连接到产生参考信号的参考信号产生单元，以及
第三电容，其被设置成能够连接到所述第一电容和所述第二电容，并且
所述第二电容单元包括与基准电位的供应单元连接的第四电容。
(17)根据以上(16)所述的光检测器，其中，
在所述第一电容与所述第三电容之间设置有开关，并且
在所述第二电容与所述第三电容之间设置有开关。
(18)根据以上(16)或(17)所述的光检测器，其中，
所述第三电容包括分割后的多个电容，并且
在所述多个电容之中的相邻电容之间分别设置有开关。
(19)根据以上(11)至(18)中任一项所述的光检测器，其中，
所述第一电阻元件和所述第二电阻元件中的各者包括无源元件。
(20)根据以上(11)至(19)中任一项所述的光检测器，其中，
所述第一电容单元连接到输入有参考信号的输入端子，并且
所述第二电容单元连接到所述信号线。
附图标记列表
1 摄像元件
2 光学系统
3 存储器
4 信号处理单元
5 输出单元
6 控制单元
12 ADC组
20、30 差分放大器
21、31 差分输入单元
22、32 电流镜像单元
23、33 尾电流源
24 开关单元
26 第一电容单元
27 第二电容单元
28 开关组
80 裸芯片
81 上芯片
82 下芯片
90 电流产生单元
91 偏置电流产生电路
92 比较器偏置电路
100 数码相机
101 像素单元
102 时序控制电路
103 垂直扫描电路
105 ADC
106 水平传输扫描电路
107 放大器电路
108 信号处理电路
109、109-1、109-m 像素驱动线
110、110-1、110-1、110-2、110-3、110-n 垂直信号线
111 水平传输线
121、121-1、121-2、121-3、121-n、131、141、161 比较器
122、122-1、122-2、122-3、122-n 计数器
123、123-1、123-2、123-3、123-n 锁存器
151 光电二极管
152 传输晶体管
154 放大晶体管
155 选择晶体管
156 复位晶体管
157 恒流源
161 比较器
211、311 第一输入单元
212、312 第二输入单元
263 电容组
301、302、303、304 电路区块
911 BGR电路
912 放大器
921 电流镜像电路
C28 带宽极限电容
C105、C260、C262、C262、C263a、C263b、C263c、C270、C271、C921 电容器
NT211、NT212、NT221、NT222、NT311、NT312、NT322、NT331、NT921a、NT921b NMOS晶体管
P、P11、Pi1、Pin、Pmn 单位像素
PT211、PT212、PT231、PT311、PT312、PT321、PT322、PT331、PT913、PT914、PT921a、PT922 PMOS晶体管
R15 第二电阻元件
R221 第一电阻元件
R911 基准电阻元件
R912 电阻元件
SW105、SW211、SW212、SW241、SW242、SW281、SW282、SW283、SW284、SW384 开关
T21、T22、T23、T24 输入端子
T25 输出端子。

Claims (20)

1.一种摄像元件，其包括：
像素，其包括光电转换元件；
信号线，其连接到所述像素；以及
比较器，其连接到所述信号线，其中，
所述比较器包括：
差分输入单元，其包括连接到第一电容单元的第一输入单元和连接到第二电容单元的第二输入单元，
电流镜像单元，其包括连接到所述差分输入单元的第一电阻元件和经由所述第一电阻元件而二极管连接的晶体管，
第二电阻元件，其连接到所述差分输入单元，以及
开关单元，其设置在所述第一电阻元件与所述晶体管之间的连接部和所述第一输入单元之间，并且设置在所述第二电阻元件与所述电流镜像单元之间的连接部和所述第二输入单元之间。
2.根据权利要求1所述的摄像元件，其中，
所述差分输入单元包括第一晶体管和第二晶体管，所述第一晶体管连接到所述第一电阻元件以构成所述第一输入单元，所述第二晶体管连接到所述第二电阻元件以构成所述第二输入单元，
所述电流镜像单元包括第三晶体管和第四晶体管，所述第三晶体管是经由所述第一电阻元件而二极管连接的所述晶体管，所述第四晶体管连接到所述第二电阻元件，并且
所述开关单元包括第一开关和第二开关，所述第一开关设置在所述第一晶体管与所述第一电容单元之间的连接部和所述第一电阻元件与所述第三晶体管之间的连接部之间，所述第二开关设置在所述第二晶体管与所述第二电容单元之间的连接部和所述第二电阻元件与所述第四晶体管之间的连接部之间。
3.根据权利要求2所述的摄像元件，其中，
所述第一电阻元件的一个端子连接到所述第一晶体管的漏极、所述第三晶体管的栅极和所述第四晶体管的栅极，并且所述第一电阻元件的另一个端子连接到所述第三晶体管的漏极和所述第一开关，并且
所述第二电阻元件的一个端子连接到所述第二晶体管的漏极，并且所述第二电阻元件的另一个端子连接到所述第四晶体管的漏极和所述第二开关。
4.根据权利要求2所述的摄像元件，其还包括：
电流产生单元，其产生用于决定所述比较器的操作点的偏置电流，其中，
所述电流产生单元包括与所述第一电阻元件和所述第二电阻元件相同类型的基准电阻元件，所述基准电阻元件决定作为所述偏置电流的基准的基准电流的电流值。
5.根据权利要求4所述的摄像元件，其中，
所述第一电阻元件、所述第二电阻元件和所述基准电阻元件中各者的至少一部分由多晶硅形成。
6.根据权利要求1所述的摄像元件，其中，
所述第一电容单元包括：
第一电容，其连接到所述信号线，
第二电容，其连接到产生参考信号的参考信号产生单元，以及
第三电容，其被设置成能够连接到所述第一电容和所述第二电容，并且
所述第二电容单元包括与基准电位的供应单元连接的第四电容。
7.根据权利要求6所述的摄像元件，其中，
在所述第一电容与所述第三电容之间设置有开关，并且
在所述第二电容与所述第三电容之间设置有开关。
8.根据权利要求6所述的摄像元件，其中，
所述第三电容包括分割后的多个电容，并且
在所述多个电容之中的相邻电容之间分别设置有开关。
9.根据权利要求1所述的摄像元件，其中，
所述第一电阻元件和所述第二电阻元件中的各者包括无源元件。
10.根据权利要求1所述的摄像元件，其中，
所述第一电容单元连接到输入有参考信号的输入端子，并且
所述第二电容单元连接到所述信号线。
11.一种光检测器，其包括：
像素，其包括光电转换元件；
信号线，其连接到所述像素；以及
比较器，其连接到所述信号线，其中，
所述比较器包括：
差分输入单元，其包括连接到第一电容单元的第一输入单元和连接到第二电容单元的第二输入单元，
电流镜像单元，其包括连接到所述差分输入单元的第一电阻元件和经由所述第一电阻元件而二极管连接的晶体管，
第二电阻元件，其连接到所述差分输入单元，以及
开关单元，其设置在所述第一电阻元件与所述晶体管之间的连接部和所述第一输入单元之间，并且设置在所述第二电阻元件与所述电流镜像单元之间的连接部和所述第二输入单元之间。
12.根据权利要求11所述的光检测器，其中，
所述差分输入单元包括第一晶体管和第二晶体管，所述第一晶体管连接到所述第一电阻元件以构成所述第一输入单元，所述第二晶体管连接到所述第二电阻元件以构成所述第二输入单元，
所述电流镜像单元包括第三晶体管和第四晶体管，所述第三晶体管是经由所述第一电阻元件而二极管连接的所述晶体管，所述第四晶体管连接到所述第二电阻元件，并且
所述开关单元包括第一开关和第二开关，所述第一开关设置在所述第一晶体管与所述第一电容单元之间的连接部和所述第一电阻元件与所述第三晶体管之间的连接部之间，所述第二开关设置在所述第二晶体管与所述第二电容单元之间的连接部和所述第二电阻元件与所述第四晶体管之间的连接部之间。
13.根据权利要求12所述的光检测器，其中，
所述第一电阻元件的一个端子连接到所述第一晶体管的漏极、所述第三晶体管的栅极和所述第四晶体管的栅极，并且所述第一电阻元件的另一个端子连接到所述第三晶体管的漏极和所述第一开关，并且
所述第二电阻元件的一个端子连接到所述第二晶体管的漏极，并且所述第二电阻元件的另一个端子连接到所述第四晶体管的漏极和所述第二开关。
14.根据权利要求12所述的光检测器，其还包括：
电流产生单元，其产生用于决定所述比较器的操作点的偏置电流，其中，
所述电流产生单元包括与所述第一电阻元件和所述第二电阻元件相同类型的基准电阻元件，所述基准电阻元件决定作为所述偏置电流的基准的基准电流的电流值。
15.根据权利要求14所述的光检测器，其中，
所述第一电阻元件、所述第二电阻元件和所述基准电阻元件中各者的至少一部分由多晶硅形成。
16.根据权利要求11所述的光检测器，其中，
所述第一电容单元包括：
第一电容，其连接到所述信号线，
第二电容，其连接到产生参考信号的参考信号产生单元，以及
第三电容，其被设置成能够连接到所述第一电容和所述第二电容，并且
所述第二电容单元包括与基准电位的供应单元连接的第四电容。
17.根据权利要求16所述的光检测器，其中，
在所述第一电容与所述第三电容之间设置有开关，并且
在所述第二电容与所述第三电容之间设置有开关。
18.根据权利要求16所述的光检测器，其中，
所述第三电容包括分割后的多个电容，并且
在所述多个电容之中的相邻电容之间分别设置有开关。
19.根据权利要求11所述的光检测器，其中，
所述第一电阻元件和所述第二电阻元件中的各者包括无源元件。
20.根据权利要求11所述的光检测器，其中，
所述第一电容单元连接到输入有参考信号的输入端子，并且
所述第二电容单元连接到所述信号线。
CN201980061595.2A 2018-09-26 2019-08-08 摄像元件和光检测器 Pending CN112753216A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018-180800 2018-09-26
JP2018180800A JP2021193760A (ja) 2018-09-26 2018-09-26 撮像素子及び光検出素子
PCT/JP2019/031311 WO2020066327A1 (ja) 2018-09-26 2019-08-08 撮像素子及び光検出素子

Publications (1)

Publication Number Publication Date
CN112753216A true CN112753216A (zh) 2021-05-04

Family

ID=69950441

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980061595.2A Pending CN112753216A (zh) 2018-09-26 2019-08-08 摄像元件和光检测器

Country Status (5)

Country Link
US (1) US11863896B2 (zh)
JP (1) JP2021193760A (zh)
KR (1) KR20210062633A (zh)
CN (1) CN112753216A (zh)
WO (1) WO2020066327A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114625207A (zh) * 2022-03-21 2022-06-14 四川创安微电子有限公司 一种dac电路及其增益调整方法
CN115550579A (zh) * 2022-10-09 2022-12-30 成都微光集电科技有限公司 一种图像传感器读出方法和图像传感器

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022025810A1 (en) * 2020-07-29 2022-02-03 Fingerprint Cards Anacatum Ip Ab Adaptive readout from a global shutter optical biometric sensor
US11516413B2 (en) 2020-07-29 2022-11-29 Fingerprint Cards Anacatum Ip Ab Adaptive readout from an optical biometric sensor to a host device
WO2023197163A1 (en) * 2022-04-12 2023-10-19 Huawei Technologies Co., Ltd. Comparator and method of comparing voltages
WO2024042862A1 (ja) * 2022-08-25 2024-02-29 ソニーセミコンダクタソリューションズ株式会社 撮像装置

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000077988A (ja) * 1998-08-31 2000-03-14 Sony Corp 差動比較回路
CN101083464A (zh) * 2006-05-31 2007-12-05 恩益禧电子股份有限公司 包括输出电路的半导体集成电路
US20090128676A1 (en) * 2007-11-15 2009-05-21 Sony Lsi Design Inc. Solid-state imaging device and camera system
CN102156506A (zh) * 2010-02-11 2011-08-17 半导体元件工业有限责任公司 产生参考电流或电压的电路与方法
US20110279718A1 (en) * 2010-05-11 2011-11-17 Kwi Sung Yoo Amplifier for reducing horizontal band noise and devices having the same
US20120133808A1 (en) * 2010-11-29 2012-05-31 Samsung Electronics Co., Ltd. Correlated double sampling circuit, method thereof and devices having the same
US20180091752A1 (en) * 2016-09-27 2018-03-29 Omnivision Technologies, Inc. Comparator for double ramp analog to digital converter
WO2018159343A1 (en) * 2017-03-02 2018-09-07 Sony Semiconductor Solutions Corporation Image sensor, method of controlling image sensor, and electronic device
JP2018148541A (ja) * 2017-03-02 2018-09-20 ソニーセミコンダクタソリューションズ株式会社 撮像素子、撮像素子の制御方法、及び、電子機器

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3991003B2 (ja) 2003-04-09 2007-10-17 松下電器産業株式会社 表示装置およびソース駆動回路
FR2918746B1 (fr) * 2007-07-13 2009-10-09 Commissariat Energie Atomique Capteur electronique a regulation thermique integree
JP6019870B2 (ja) 2012-07-20 2016-11-02 ソニー株式会社 固体撮像装置、及び、製造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000077988A (ja) * 1998-08-31 2000-03-14 Sony Corp 差動比較回路
CN101083464A (zh) * 2006-05-31 2007-12-05 恩益禧电子股份有限公司 包括输出电路的半导体集成电路
US20090128676A1 (en) * 2007-11-15 2009-05-21 Sony Lsi Design Inc. Solid-state imaging device and camera system
CN102156506A (zh) * 2010-02-11 2011-08-17 半导体元件工业有限责任公司 产生参考电流或电压的电路与方法
US20110279718A1 (en) * 2010-05-11 2011-11-17 Kwi Sung Yoo Amplifier for reducing horizontal band noise and devices having the same
US20120133808A1 (en) * 2010-11-29 2012-05-31 Samsung Electronics Co., Ltd. Correlated double sampling circuit, method thereof and devices having the same
US20180091752A1 (en) * 2016-09-27 2018-03-29 Omnivision Technologies, Inc. Comparator for double ramp analog to digital converter
WO2018159343A1 (en) * 2017-03-02 2018-09-07 Sony Semiconductor Solutions Corporation Image sensor, method of controlling image sensor, and electronic device
JP2018148541A (ja) * 2017-03-02 2018-09-20 ソニーセミコンダクタソリューションズ株式会社 撮像素子、撮像素子の制御方法、及び、電子機器

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114625207A (zh) * 2022-03-21 2022-06-14 四川创安微电子有限公司 一种dac电路及其增益调整方法
CN115550579A (zh) * 2022-10-09 2022-12-30 成都微光集电科技有限公司 一种图像传感器读出方法和图像传感器
CN115550579B (zh) * 2022-10-09 2023-09-26 成都微光集电科技有限公司 一种图像传感器读出方法和图像传感器

Also Published As

Publication number Publication date
JP2021193760A (ja) 2021-12-23
US20220046197A1 (en) 2022-02-10
TW202017359A (zh) 2020-05-01
WO2020066327A1 (ja) 2020-04-02
KR20210062633A (ko) 2021-05-31
US11863896B2 (en) 2024-01-02

Similar Documents

Publication Publication Date Title
CN112753216A (zh) 摄像元件和光检测器
US6963371B2 (en) Image pickup apparatus including a plurality of pixels, each having a photoelectric conversion element and an amplifier whose output is prevented from falling below a predetermined level
US7903150B2 (en) Differential amplifier circuit used in solid-state image pickup apparatus, and arrangement that avoids influence of variations of integrated circuits in manufacture and the like
US8199235B2 (en) Image sensing device and imaging system
US8243178B2 (en) Physical quantity distribution detecting apparatus and imaging apparatus
US6518910B2 (en) Signal processing apparatus having an analog/digital conversion function
EP2552105A2 (en) Solid-state imaging apparatus
US7692702B2 (en) Solid-state imaging device with amplifiers corresponding to signal lines and alternating control voltage
US20060102827A1 (en) Solid-state imaging device
US20130002916A1 (en) Image sensing device and image sensing system
US9967502B2 (en) Solid-state image pickup device with columns clustered into groups
JP7116599B2 (ja) 撮像装置、半導体装置及びカメラ
US11601610B2 (en) Image sensor
US20190379852A1 (en) Imaging device and camera
US20090295966A1 (en) Solid-state imaging device and camera
US11528441B2 (en) Solid-state imaging device, AD-converter circuit and current compensation circuit
CN110418084B (zh) 比较装置和包括该比较装置的cmos图像传感器
TWI841591B (zh) 攝像元件及光檢測元件
JP2011091474A (ja) 固体撮像装置及び撮像機器
US20040223064A1 (en) Image pickup element, image pickup device, and differential amplifying circuit
JP2017169242A (ja) 撮像装置、撮像システム、撮像装置の駆動方法
JP2016213645A (ja) 撮像装置、および、撮像システム

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination