TW202017359A - 攝像元件及光檢測元件 - Google Patents

攝像元件及光檢測元件 Download PDF

Info

Publication number
TW202017359A
TW202017359A TW108131224A TW108131224A TW202017359A TW 202017359 A TW202017359 A TW 202017359A TW 108131224 A TW108131224 A TW 108131224A TW 108131224 A TW108131224 A TW 108131224A TW 202017359 A TW202017359 A TW 202017359A
Authority
TW
Taiwan
Prior art keywords
resistance element
capacitor
transistor
switch
section
Prior art date
Application number
TW108131224A
Other languages
English (en)
Other versions
TWI841591B (zh
Inventor
馬上崇
Original Assignee
日商索尼半導體解決方案公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商索尼半導體解決方案公司 filed Critical 日商索尼半導體解決方案公司
Publication of TW202017359A publication Critical patent/TW202017359A/zh
Application granted granted Critical
Publication of TWI841591B publication Critical patent/TWI841591B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/50—Analogue/digital converters with intermediate conversion to time interval
    • H03M1/56—Input signal compared with linear ramp
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/709—Circuitry for control of the power supply
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Analogue/Digital Conversion (AREA)
  • Light Receiving Elements (AREA)

Abstract

本發明之目的在於提供一種能夠謀求AD轉換部之低耗電化之攝像元件及光檢測元件。攝像元件所具備之比較器具有：差動輸入部，其具有連接於第一電容部之第一輸入部、及連接於第二電容部之第二輸入部；電流鏡部，其具有連接於差動輸入部之第一電阻元件、及經由第一電阻元件而二極體連接之NMOS電晶體；第二電阻元件，其連接於差動輸入部；及開關部，其設置於第一電阻元件及NMOS電晶體之連接部與第一輸入部之間、以及第二電阻元件及電流鏡部之連接部與第二輸入部之間。

Description

攝像元件及光檢測元件
本發明係關於一種攝像元件及光檢測元件。
先前，業已知悉具備具有呈行列狀配置之複數個像素之像素部之固體攝像裝置(例如參照專利文獻1)。固體攝像裝置具有AD轉換部，該AD轉換部對基於由設置於複數個像素之光電轉換元件所光電轉換之電氣信號的類比之像素信號進行AD(類比-數位)轉換。基於由AD轉換部所AD轉換之數位之像素信號，在顯示裝置等顯示圖像。 [先前技術文獻] [專利文獻]
專利文獻1：日本特開2014-023065號公報
[發明所欲解決之問題]
在AD轉換部中利用比較器。比較器具有電流源、差動輸入電路及電流鏡電路。比較器之電源電壓無法低於電流源、差動輸入電路及電流鏡電路可正常地動作之最低限度之電壓。因而，有受比較器之電源電壓限制而無法充分地減少AD轉換部之消耗電力之問題。
本發明之目的在於提供一種能夠謀求AD轉換部之低耗電化之攝像元件及光檢測元件。 [解決問題之技術手段]
本發明之一態樣之攝像元件具備：像素，其具有光電轉換元件；信號線，其連接於前述像素；及比較器，其連接於前述信號線；且前述比較器具有：差動輸入部，其具有連接於第一電容部之第一輸入部、及連接於第二電容部之第二輸入部；電流鏡部，其具有連接於前述差動輸入部之第一電阻元件、及經由前述第一電阻元件而二極體連接之電晶體；第二電阻元件，其連接於前述差動輸入部；及開關部，其設置於前述第一電阻元件及前述電晶體之連接部與前述第一輸入部之間、以及前述第二電阻元件及前述電流鏡部之連接部與前述第二輸入部之間。
本發明之一態樣之光檢測元件具備：像素，其具有光電轉換元件；信號線，其連接於前述像素；及比較器，其連接於前述信號線；且前述比較器具有：差動輸入部，其具有連接於第一電容部之第一輸入部、及連接於第二電容部之第二輸入部；電流鏡部，其具有連接於前述差動輸入部之第一電阻元件、及經由前述第一電阻元件而二極體連接之電晶體；第二電阻元件，其連接於前述差動輸入部；及開關部，其設置於前述第一電阻元件及前述電晶體之連接部與前述第一輸入部之間、以及前述第二電阻元件及前述電流鏡部之連接部與前述第二輸入部之間。
針對本發明之一實施形態之攝像元件及光檢測元件，利用圖1至圖16進行說明。以下，針對本實施形態，以攝像元件為例而進行說明。
＜數位相機之構成例＞ 首先，針對應用本實施形態之攝像元件之數位相機，利用圖1進行說明。應用本發明之攝像元件之數位相機可拍攝靜畫及動畫之任一者。
如圖1所示，數位相機100具備：光學系統2、攝像元件1、記憶體3、信號處理部4、輸出部5及控制部6。
光學系統2例如具有未圖示之變焦透鏡、對焦透鏡及光圈等。光學系統2形成為使來自外部之光朝攝像元件1入射。
攝像元件1為例如CMOS圖像感測器。攝像元件1形成為接收自光學系統2入射之入射光，並對所接收之入射光進行光電轉換。藉此，攝像元件1形成為輸出與自光學系統2入射之入射光對應之圖像資料。
記憶體3形成為暫時記憶攝像元件1輸出之圖像資料。
信號處理部4形成為進行利用記憶於記憶體3之圖像資料之信號處理，並對輸出部5供給信號處理後之圖像資料。信號處理部4進行例如混入圖像資料之雜訊之去除及白平衡之調整等之處理。
輸出部5輸出自信號處理部4供給之圖像資料。輸出部5例如具有由液晶等構成之顯示裝置(未圖示)。輸出部5形成為將與自信號處理部4供給之圖像資料對應之圖像顯示為所謂之直通圖像。
又，輸出部5具有驅動例如半導體記憶體、磁碟或光碟等之記錄媒體之驅動器(未圖示)。輸出部5形成為將自信號處理部4供給之圖像資料記錄於記錄媒體。
控制部6形成為依照數位相機100之使用者等之操作，控制構成數位相機100之各區塊。
＜攝像元件之構成例＞ 其次，針對本實施形態之攝像元件之概略構成，利用圖2至圖9進行說明。 如圖2所示，本實施形態之攝像元件1具備：像素部101、時序控制電路102、垂直掃描電路103、DAC(數位-類比轉換裝置)104、ADC(類比-數位轉換裝置)群12、水平傳送掃描電路106、放大器電路107、及信號處理電路108。
如圖2所示，在像素部101中呈行列狀配置有包含將入射光光電轉換為與其光量相應之電荷量之光電轉換元件的單位像素(以下也簡稱為像素)。即，攝像元件1具備具有光電轉換元件之像素。在本實施形態中，在像素部101中設置有m列n行(m及n為自然數)之單位像素P11～Pmn(以下，在無須對單位像素P11～Pmn之全部或一部分予以各個區別時，簡稱為“單位像素P”)。在圖2中圖示m列n行之像素排列中之一部分之(14個)單位像素P。單位像素P11～Pmn具有互為相同之電路構成。針對單位像素P11～Pmn之具體的電路構成，參照圖3於後文敘述。
又，在像素部101中，相對於行列狀之像素排列沿圖之左右方向(像素列之像素排列方向/水平方向)配線有m條像素驅動線109-1～109-m。又，在像素部101中，沿圖之上下方向(像素行之像素排列方向/垂直方向)配線有n條垂直信號線(信號線之一例)110-1～110-n。像素驅動線109-1～109-m之一端連接於與垂直掃描電路103之各列對應之輸出端。與像素驅動線109-1～109-m及垂直信號線110-1～110-n之交叉部各者對應地配置有單位像素P11～Pmn各者。即，攝像元件1具備連接於像素之信號線。此外，雖然在圖2中，就每一像素列各顯示1條像素驅動線109-1～109-m，但可就各像素列設置2條以上之像素驅動線109-1～109-m。以下，在無須對垂直信號線110-1～110-n予以各個區別時，簡稱為“垂直信號線110”，在無須對像素驅動線109-1～109-m予以各個區別時，簡稱為“像素驅動線109”。
時序控制電路102具備產生各種時序信號之時序產生器(未圖示)。時序控制電路102基於由時序產生器基於自外部賦予之控制信號等而產生之各種之時序信號，進行垂直掃描電路103、DAC 104、ADC群12、及水平傳送掃描電路106等之驅動控制。
垂直掃描電路103係由移位暫存器及位址解碼器等構成。此處，雖然針對具體的構成省略圖示，但垂直掃描電路103包含讀出掃描系統及排除掃描系統。
讀出掃描系統針對讀出信號之單位像素以列單位依序進行選擇掃描。另一方面，排除掃描系統對於由讀出掃描系統進行讀出掃描之讀出列，較該讀出掃描提前快門速度之時間份額進行自該讀出列之單位像素之光電轉換元件排除(重置)不必要之電荷之排除掃描。藉由該排除掃描系統對不必要電荷之排除(重置)而進行所謂之電子快門動作。此處，所謂電子快門動作係意味著捨棄光電轉換元件之光電荷而重新開始曝光(開始光電荷之蓄積)之動作。由讀出掃描系統之讀出動作讀出之信號與在緊接其前之讀出動作或電子快門動作以後入射之光量對應。而且，自緊接在前之讀出動作之讀出時序或電子快門動作之排除時序至此次之讀出動作之讀出時序之期間為單位像素中之光電荷之蓄積時間(曝光時間)。
自由垂直掃描電路103選擇掃描之像素列之各單位像素輸出之像素信號VSL經由各行之垂直信號線110對ADC群12供給。
DAC 104產生線性增加之斜波波形之信號即參考信號RAMP，並對ADC群12供給。
ADC群12具有連接於垂直信號線110-1、110-2、110-3～110-(n-1)、110-m之ADC 105-1、105-2、105-3～105-(n-1)、105-n。ADC 105-1、105-2、105-3～105-(n-1)、105-n具有：比較器(comparator)121-1、121-2、121-3～121-(n-1)、121-n、計數器122-1、122-2、122-3～122-(n-1)、122-n、及鎖存器123-1、123-2、123-3～123-(n-1)、123-n。此外，以下，在無須對ADC 105-1～105-n、比較器121-1～121-n、計數器122-1～計數器122-n、及鎖存器123-1～鎖存器123-n予以各個區別時，簡稱為ADC 105、比較器121、計數器122、及鎖存器123。
比較器121、計數器122、及鎖存器123分別就像素部101之每一垂直信號線110各設置1個，而構成ADC 105。亦即，在ADC群12中，就像素部101之每一垂直信號線110設置有ADC 105。
攝像元件1具備連接於垂直信號線110之比較器121。比較器121對將自各像素輸出之像素信號VSL與參考信號RAMP經由電容相加之信號之電壓與特定之基準電壓進行比較，並朝計數器122供給顯示比較結果之輸出信號。針對比較器121之詳細的構成於後文敘述。
計數器122藉由基於比較器121之輸出信號計數直至將像素信號VSL與參考信號RAMP經由電容相加之信號超過特定之基準電壓為止之時間，而將類比之像素信號轉換為利用計數值表現之數位之像素信號。計數器122對鎖存器123供給計數值。
鎖存器123保持自計數器122供給之計數值。又，鎖存器123藉由取得與信號位準之像素信號對應之D相之計數值和與重置位準之像素信號對應之P相之計數值之差分，而進行相關雙取樣(Correlated Double Sampling：CDS)。
ADC 105-1～105-n對應於n個單位像素Pi1～Pin(i=1、2、3～m)而配置，該n個單位像素Pi1～Pin在設置於像素部101之單位像素P之一列並排。以下，將為了配置1個ADC 105而分派之半導體晶片上之區域稱為“相機區域”。
水平傳送掃描電路106由移位暫存器及位址解碼器等構成，依次選擇掃描與ADC群12之像素行對應之電路部分。利用水平傳送掃描電路106之選擇掃描將由鎖存器123保持之數位之像素信號經由水平傳送線111依序傳送至放大器電路107。
放大器電路107將自鎖存器123供給之數位之像素信號放大，並對信號處理電路108供給。
信號處理電路108對於自放大器電路107供給之數位之像素信號進行特定之信號處理，而產生二維圖像資料。例如，信號處理電路108進行縱線缺陷、點缺陷之修正、或信號之箝位，抑或進行並串轉換、壓縮、編碼、相加、平均、及斷續動作等數位信號處理。信號處理電路108朝後段之裝置輸出產生之圖像資料。
＜像素之構成例＞ 圖3係顯示設置於像素部101之單位像素P11～Pmn之構成例之電路圖。單位像素P11～Pmn具有互為相同之構成。
單位像素P具備例如光電二極體151作為光電轉換元件。單位像素P相對於光電二極體151，具備傳送電晶體152、放大電晶體154、選擇電晶體155及重置電晶體156之4個電晶體作為主動元件。
光電二極體151將入射光光電轉換為與其光量相應之量的電荷(此處為電子)。
傳送電晶體152連接於光電二極體151與FD(浮動擴散部)153之間。傳送電晶體152在利用自垂直掃描電路103供給之驅動信號TX成為導通狀態時，朝FD 153傳送蓄積於光電二極體151之電荷。
在FD 153連接有放大電晶體154之閘極。放大電晶體154經由選擇電晶體155連接於垂直信號線110，構成像素部101之外之定電流源157與源極隨耦器。若利用自垂直掃描電路103供給之驅動信號SEL，選擇電晶體155成為導通狀態，則放大電晶體154放大FD 153之電位，朝垂直信號線110輸出顯示與該電位相應之電壓的像素信號。而且，自各單位像素P輸出之像素信號經由垂直信號線110對ADC群12之各比較器121供給。
重置電晶體156連接於電源VDD與FD 153之間。在重置電晶體156利用自垂直掃描電路103供給之驅動信號RST導通時，FD 153之電位被重置為電源VDD之電位。
FD 153形成於傳送電晶體152、放大電晶體154及重置電晶體156之連接點。傳送電晶體152、放大電晶體154、重置電晶體156及選擇電晶體155由例如N型金屬-氧化物-半導體場效電晶體(Metal-Oxide-Semiconductor Field-Effect Transistor：MOSFET)構成。
＜比較器之構成例＞ 設置於ADC群12之比較器121-1～121-n具有互為相同之構成，形成為發揮同一功能。
如圖4所示，比較器121具有差動輸入部21，該差動輸入部21具有：經由第一電容部26連接於垂直信號線110(在圖4中未圖示，參照圖2)之第一輸入部211、及連接於第二電容部27之第二輸入部212。又，比較器121具有電流鏡部22，該電流鏡部22具有經由第一電阻元件R221而二極體連接之電晶體。細節與後文敘述，但該電晶體係N型MOS(NMOS)電晶體NT221。又，比較器121具有連接於差動輸入部21之第二電阻元件R15。再者，比較器121具有開關部24，該開關部24設置於第一電阻元件R221及電晶體(亦即NMOS電晶體NT221)之連接部與第一輸入部211之間、以及第二電阻元件R15及電流鏡部22之連接部與第二輸入部212之間。
第一電阻元件R221及第二電阻元件R15具有例如被動型元件構造。第一電阻元件R221及第二電阻元件R15具有相同構造。第一電阻元件R221及第二電阻元件R15分別至少一部分由多晶矽形成。第一電阻元件R221及第二電阻元件R15具有相同電阻值。在本實施形態中，第一電阻元件R221及第二電阻元件R15分別由被動元件構成。然而，第一電阻元件R221及第二電阻元件R15可分別由主動元件構成。例如，第一電阻元件R221及第二電阻元件R15可分別由以成為特定之導通電阻之狀態之方式對閘極施加電壓之電晶體構成。
比較器121具有連接於差動輸入部21之尾電流源23。尾電流源23由P型MOS(PMOS)電晶體PT231構成。利用差動輸入部21、電流鏡部22及尾電流源23構成差動放大器20。
差動輸入部21具有：構成第一輸入部211之PMOS電晶體PT211(第一電晶體之一例)、及構成第二輸入部212之PMOS電晶體PT212(第二電晶體之一例)。電流鏡部22具有：經由第一電阻元件R221而二極體連接之電晶體即NMOS電晶體NT221(第三電晶體之一例)、及連接於第二電阻元件R15之NMOS電晶體NT222(第四電晶體之一例)。
開關部24具有設置於PMOS電晶體PT211及第一電容部26之連接部與第一電阻元件R221及NMOS電晶體NT221之連接部之間之開關SW241(第一開關之一例)。又，開關部24具有設置於PMOS電晶體PT212及第二電容部27之連接部與第二電阻元件R15及NMOS電晶體NT222之連接部之間之開關SW242(第二開關之一例)。
第一電阻元件R221之一端子連接於差動輸入部21之PMOS電晶體PT211之汲極、電流鏡部22之NMOS電晶體NT221之閘極及NMOS電晶體NT222之閘極。又，第一電阻元件R221之另一端子連接於NMOS電晶體NT211之汲極及開關SW241。第二電阻元件R15之一端子連接於PMOS電晶體PT212之汲極。第二電阻元件R15之另一端子連接於NMOS電晶體NT222之汲極及開關SW242。
PMOS電晶體PT211之源極連接於PMOS電晶體PT212之源極及尾電流源23之PMOS電晶體PT231之汲極。PMOS電晶體PT211之閘極連接於第一電容部26。PMOS電晶體PT212之閘極連接於第二電容部27。
電流鏡部22之NMOS電晶體NT221之源極及NMOS電晶體NT222之源極連接於接地GND1。
PMOS電晶體PT231之源極連接於電源VDD1。PMOS電晶體PT231之閘極連接於供偏壓電壓VG輸入之輸入端子T24。
PMOS電晶體PT212及第二電阻元件R15之連接部連接於供輸出信號OUT1輸出之輸出端子T25。更具體而言，輸出端子T25連接於PMOS電晶體PT212之汲極及第二電阻元件R15之一端子。
電流鏡部22利用NMOS電晶體NT221、NMOS電晶體NT222及第一電阻元件R221構成電流鏡電路。又，利用差動輸入部21及尾電流源23構成差動之比較部。換言之，利用PMOS電晶體PT211、PMOS電晶體PT212及PMOS電晶體PT231構成差動之比較部。PMOS電晶體PT213藉由經由輸入端子T24自外部輸入之偏壓電壓VG而作為電流源動作，PMOS電晶體PT211及PMOS電晶體PT212作為差動電晶體動作。
如圖4所示，開關SW241經由第一電阻元件R221連接於PMOS電晶體PT211之汲極-閘極間。更具體而言，開關SW241之一端子連接於PMOS電晶體PT211之閘極。開關SW241之另一端子連接於第一電阻元件R221之另一端子。又，開關SW241之另一端子也連接於NMOS電晶體NT221之汲極。第一電阻元件R221之一端子連接於PMOS電晶體PT211之汲極。因而，開關SW241經由第一電阻元件R221連接於PMOS電晶體PT211之汲極-閘極間。又，換言之，開關SW241及第一電阻元件R221在PMOS電晶體PT211之汲極-閘極間串聯連接。開關SW241利用自時序控制電路102(參照圖2)經由輸入端子T23輸入之驅動信號AZSW1自導通狀態切換為關斷狀態或自關斷狀態切換為導通狀態。在開關SW241為導通狀態時，PMOS電晶體PT211之汲極-閘極間經由開關SW241及第一電阻元件R221而連接。因而，在開關SW241為導通狀態時，PMOS電晶體PT211成為經由開關SW241及第一電阻元件R221而二極體連接之狀態。
開關SW242經由第二電阻元件R15連接於PMOS電晶體PT212之汲極-閘極間。更具體而言，開關SW242之一端子連接於PMOS電晶體PT212之閘極。開關SW242之另一端子連接於第二電阻元件R15之另一端子。又，開關SW242之另一端子也連接於NMOS電晶體NT222之汲極。第二電阻元件R15之一端子連接於PMOS電晶體PT212之汲極。因而，開關SW242經由第二電阻元件R15連接於PMOS電晶體PT212之汲極-閘極間。又，換言之，開關SW242及第二電阻元件R15在PMOS電晶體PT212之汲極-閘極間串聯連接。開關SW242利用自時序控制電路102(參照圖2)經由輸入端子T23輸入之驅動信號AZSW1自導通狀態切換為關斷狀態或自關斷狀態切換為導通狀態。在開關SW242為導通狀態時，PMOS電晶體PT212之汲極-閘極間經由開關SW242及第二電阻元件R15而連接。因而，在開關SW242為導通狀態時，PMOS電晶體PT212成為經由開關SW242及第二電阻元件R15而二極體連接之狀態。
此處，針對比較器121(亦即差動放大器20)可動作之電源VDD1之下限值，利用圖5及圖6進行說明。在圖5中抽出設置於比較器121之差動放大器20、開關SW241、SW242及電容器C271而圖示。又，在圖5中圖示開關SW241及開關SW242為導通狀態下之對尾電流源23、差動輸入部21及電流鏡部22施加之電壓。
為了使比較器121動作而所需之電源VDD1之電壓值在開關SW241及開關SW242為導通狀態時變為最大。因而，藉由降低開關SW241及開關SW242為導通狀態時之電源VDD1之電壓，而可謀求ADC 105之低耗電化，且可謀求攝像元件1之低耗電化。用於使比較器121動作之電源VDD1被分割並施加至尾電流源23、差動輸入部21及電流鏡部22。
如圖5所示，對尾電流源23施加之電壓成為構成尾電流源23之PMOS電晶體PT231之汲極源極間電壓VdsT。
在開關SW241為導通狀態時，差動輸入部21之PMOS電晶體PT211之閘極成為與第一電阻元件R221之另一端子相同之電位。因而，在開關SW241為導通狀態時於PMOS電晶體PT211之源極與第一電阻元件R221之另一端子之間施加之電壓變得與PMOS電晶體PT211之閘極源極間電壓Vgs相等。
又，在開關SW242為導通狀態時，差動輸入部21之PMOS電晶體PT212之閘極成為與第二電阻元件R15之另一端子相同之電位。因而，在開關SW242為導通狀態時於PMOS電晶體PT212之源極與第二電阻元件R15之另一端子之間施加之電壓變得與PMOS電晶體PT212之閘極源極間電壓Vgs相等。
如上述般，第一電阻元件R221及第二電阻元件R15形成為電阻值成為大致相同之值。又，PMOS電晶體PT211及PMOS電晶體PT212以大致相同之電晶體尺寸接近地形成。因而，PMOS電晶體PT211及PMOS電晶體PT212具有大致相同之電晶體特性。因而，在開關SW241及開關SW242為導通狀態時，PMOS電晶體PT211之閘極源極間電壓Vgs與PMOS電晶體PT212之閘極源極間電壓Vgs成為大致相同之電壓值。該電壓值下之PMOS電晶體PT211及PMOS電晶體PT212各者之閘極源極間電壓VgsP成為在開關SW241及開關SW242為導通狀態時對差動輸入部21施加之電壓。
電流鏡部22之NMOS電晶體NT221之閘極連接於第一電阻元件R221之一端子。因而，電流鏡部22之NMOS電晶體NT221之閘極與第一電阻元件R221之一端子為相同電位。因而，在NMOS電晶體NT221之源極與第一電阻元件R221之一端子之間施加之電壓變得與NMOS電晶體NT221之閘極源極間電壓Vgs相等。
電流鏡部22之NMOS電晶體NT222之閘極連接於第一電阻元件R221之一端子。因而，電流鏡部22之NMOS電晶體NT222之閘極為與第一電阻元件R221之一端子相同之電位。又，如上述般，第一電阻元件R221及第二電阻元件R15具有大致相同之電阻值。再者，PMOS電晶體PT211及PMOS電晶體PT212具有大致相同之電晶體特性。因而，在開關SW241及開關SW242為導通狀態時，第一電阻元件R221之一端子及第二電阻元件R15之一端子成為相同電位。因而，在NMOS電晶體NT222之源極與第二電阻元件R15之一端子之間施加之電壓變得與NMOS電晶體NT222之閘極源極間電壓Vgs相等。
NMOS電晶體NT221及NMOS電晶體NT222以大致相同之電晶體尺寸接近地形成。因而，NMOS電晶體NT221及NMOS電晶體NT222具有大致相同之電晶體特性。因而，在開關SW241及開關SW242為導通狀態時，NMOS電晶體NT221之閘極源極間電壓Vgs與NMOS電晶體NT222之閘極源極間電壓Vgs成為大致相同之電壓值。該電壓值下之NMOS電晶體NT221及NMOS電晶體NT222各者之閘極源極間電壓VgsN成為在開關SW241及開關SW242為導通狀態時對電流鏡部22施加之電壓。
如此，在開關SW241及開關SW242為導通狀態時，差動輸入部21之閘極源極間電壓VgsP與電流鏡部22之閘極源極間電壓VgsN重複在第一電阻元件R221及第二電阻元件R15各者之兩端子間產生之電位差分、亦即端子間電壓VR之大小。此處，也將差動輸入部21之閘極源極間電壓VgsP、電流鏡部22之閘極源極間電壓VgsN、第一電阻元件R221及第二電阻元件R15各者之端子間電壓VR、尾電流源23之汲極源極間電壓VdsT及電源VDD1之參考符號用作表示各者之電壓值之符號。如是，於在比較器121設置有第一電阻元件R221及第二電阻元件R15之情形下開關SW241及開關SW242為導通狀態時之電源VDD1可利用以下之式(1)表示。 VDD1=VdsT+VgsP+VgsN-VR・・・(1)
此處，針對未設置第一電阻元件R221及第二電阻元件R15時之比較器121之電源VDD1之電壓值，利用圖6進行說明。在圖6中圖示作為未設置第一電阻元件R221及第二電阻元件R15時之1實施例之比較器121。
如圖6所示，在未設置第一電阻元件R221及第二電阻元件R15時，將差動輸入部21之PMOS電晶體PT211之汲極、電流鏡部22之NMOS電晶體NT221之汲極及開關SW241之另一端子連接。又，在未設置第一電阻元件R221及第二電阻元件R15時，將差動輸入部21之PMOS電晶體PT212之汲極、電流鏡部22之NMOS電晶體NT222之汲極及開關SW242之另一端子連接。
因而，在開關SW241為導通狀態時，差動輸入部21之PMOS電晶體PT211之閘極成為與PMOS電晶體PT211之汲極相同之電位。因而，在開關SW241為導通狀態時，PMOS電晶體PT211之汲極源極間電壓Vds變得與PMOS電晶體PT211之閘極源極間電壓Vgs相等。
又，在開關SW242為導通狀態時，差動輸入部21之PMOS電晶體PT212之閘極成為與PMOS電晶體PT212之汲極相同之電位。因而，在開關SW242為導通狀態時，PMOS電晶體PT212之汲極源極間電壓Vds變得與PMOS電晶體PT212之閘極源極間電壓Vgs相等。
如上述般，PMOS電晶體PT211及PMOS電晶體PT212具有大致相同之電晶體特性。因而，在開關SW241及開關SW242為導通狀態時，PMOS電晶體PT211之閘極源極間電壓Vgs與PMOS電晶體PT212之閘極源極間電壓Vgs成為大致相同之電壓值。該電壓值下之PMOS電晶體PT211及PMOS電晶體PT212各者之閘極源極間電壓VgsP成為在開關SW241及開關SW242為導通狀態時對差動輸入部21施加之電壓。
電流鏡部22之NMOS電晶體NT221之閘極連接於NMOS電晶體NT221之汲極。因而，電流鏡部22之NMOS電晶體NT221之閘極為與NMOS電晶體NT221之汲極相同之電位。因而，NMOS電晶體NT211之汲極源極間電壓Vds變得與NMOS電晶體NT221之閘極源極間電壓Vgs相等。
電流鏡部22之NMOS電晶體NT222之閘極連接於NMOS電晶體NT221之汲極。因而，電流鏡部22之NMOS電晶體NT222之閘極為與NMOS電晶體NT221之汲極相同之電位。又，如上述般，PMOS電晶體PT211及PMOS電晶體PT212具有大致相同之電晶體特性。因而，在開關SW241及開關SW242為導通狀態時，PMOS電晶體PT211之汲極及PMOS電晶體PT212之汲極成為大致相同之電位。因而，NMOS電晶體NT222之汲極源極間電壓Vds變得與NMOS電晶體NT222之閘極源極間電壓Vgs相等。
NMOS電晶體NT221及NMOS電晶體NT222具有大致相同之電晶體特性。因而，在開關SW241及開關SW242為導通狀態時，NMOS電晶體NT221之閘極源極間電壓Vgs與NMOS電晶體NT222之閘極源極間電壓Vgs成為大致相同之電壓值。該電壓值下之NMOS電晶體NT221及NMOS電晶體NT222各者之閘極源極間電壓VgsN成為在開關SW241及開關SW242為導通狀態時對電流鏡部22施加之電壓。
如此，如未設置第一電阻元件R221及第二電阻元件R15，電源VDD1之電壓在差動輸入部21與電流鏡部22不重複施加。因而，於在比較器121未設置第一電阻元件R221及第二電阻元件R15之情形下，開關SW241及開關SW242為導通狀態時之電源VDD1可利用以下之式(2)表示。 VDD1=VdsT+VgsP+VgsN・・・(2)
如此，比較器121與不具有第一電阻元件R221及第二電阻元件R15之情形相比，能以經減低第一電阻元件R221及第二電阻元件R15之端子間電壓VR之程度之電源VDD1進行動作。藉此，可謀求ADC 105之低耗電化，且可謀求攝像元件1之低耗電化。
如式(1)所示，第一電阻元件R221及第二電阻元件R15之端子間電壓VR之電壓值越大，則電源VDD1可設定得越低。然而，若第一電阻元件R221及第二電阻元件R15之端子間電壓VR之電壓值變大，則電流鏡部22之NMOS電晶體NT221、NT222之汲極源極間電壓Vds變低。若電流鏡部22之NMOS電晶體NT221、NT222之汲極源極間電壓Vds變低，則電流鏡部22之NMOS電晶體NT221、NT222之動作點成為線性區域，故比較器121難以穩定地動作。因而，第一電阻元件R221及第二電阻元件R15之電阻值以電流鏡部22之NMOS電晶體NT221、NT222之動作點成為飽和區域之方式設定。
其次，針對比較器121之形成區域之第一電阻元件R221及第二電阻元件R15之佔有面積，利用圖7進行說明。在圖7中之左側示意性顯示具有第一電阻元件R221及第二電阻元件R15時之比較器121之形成區域。在圖7中之右側示意性顯示不具有第一電阻元件R221及第二電阻元件R15時之比較器121之形成區域。
如圖7所示，比較器121之形成區域之第一電阻元件R221及第二電阻元件R15之佔有面積與該形成區域之第一電容部26、第二電容部27及開關群28(細節於後文敘述)、差動輸入部21、尾電流源23、電流鏡部22、及頻帶限制電容C28(細節於後文敘述)各者之佔有面積相比為小。因而，比較器121之形成區域根據有無第一電阻元件R221及第二電阻元件R15而無較大差異。因而，比較器121即便具有第一電阻元件R221及第二電阻元件R15，仍可在對計數器122及鎖存器123(參照圖2)不產生影響下配置於ADC 105之形成區域。
其次，針對產生決定比較器121之動作點之偏壓電流之電流產生部，利用圖8進行說明。在圖8中，為易於理解，也同時圖示比較器121。
如圖8所示，電流產生部90具有偏壓電流產生電路91、及比較器偏壓電路92。偏壓電流產生電路91形成為產生成為對比較器121供給之電流之基準的基準電流Iref。比較器偏壓電路92形成為以朝設置於ADC群12之複數個比較器121各者流動所期望之電流之方式調整偏壓電流產生電路91產生之基準電流Iref。
偏壓電流產生電路91具有：產生基準電壓Vref之BGR(Band Gap Reference，能帶隙參考)電路911、及供基準電壓Vref輸入之放大器912。放大器912由例如運算放大器構成。BGR電路911之輸出端子連接於放大器912之非反轉輸入端子(+)。藉此，由BGR電路911產生之基準電壓Vref被輸入至放大器912之非反轉輸入端子(+)。
偏壓電流產生電路91具有：供放大器912之輸出電壓輸入之PMOS電晶體PT913、及在PMOS電晶體PT913與接地GND1之間串聯連接之基準電阻元件R911及電阻元件R912。基準電阻元件R911係與第一電阻元件R221及第二電阻元件R15為相同種類且決定基準電流Iref之電流值之元件，該基準電流Iref成為決定比較器121之動作點之偏壓電流之基準。基準電阻元件R911、第一電阻元件R221及第二電阻元件R15可至少一部分由多晶矽形成。若基準電阻元件R911與第一電阻元件R221及第二電阻元件R15之至少一部分為相同種類之元件，則可高精度地設計第一電阻元件R221及第二電阻元件R15之端子間電壓VR。基準電阻元件R911、第一電阻元件R221及第二電阻元件R15有因例如使用攝像元件1之周圍溫度而電阻值變動之情形。若基準電阻元件R911、第一電阻元件R221及第二電阻元件R15之至少一部分為相同種類之元件，則基準電阻元件R911、第一電阻元件R221及第二電阻元件R15之電阻值因周圍溫度之影響而同樣地變動。例如，若因周圍溫度之影響而第一電阻元件R221及第二電阻元件R15之電阻值變大，則基準電阻元件R911之電阻值也變大。又，若因周圍溫度之影響而第一電阻元件R221及第二電阻元件R15之電阻值變小，則基準電阻元件R911之電阻值也變小。如此，基於第一電阻元件R221及第二電阻元件R15之電阻值之變動的端子間電壓VR之變動由基於大致一定之基準電壓Vref與基準電阻元件R911之電阻值之變動的偏壓電流之變動抵消。藉此，可謀求提高第一電阻元件R221及第二電阻元件R15之端子間電壓VR之精度，而可謀求攝像元件1之動作之穩定化。
放大器912之輸出端子連接於PMOS電晶體PT913之閘極。PMOS電晶體PT913之源極連接於電源VDD1。PMOS電晶體PT913之汲極連接於電阻元件R912之一端子。電阻元件R912之另一端子連接於基準電阻元件R911之一端子。基準電阻元件R911之另一端子連接於接地GND1。
再者，偏壓電流產生電路91具有用於朝比較器偏壓電路92輸出基準電流Iref之PMOS電晶體PT914。PMOS電晶體PT913及PMOS電晶體PT914具有大致相同之電晶體特性。PMOS電晶體PT914之閘極連接於PMOS電晶體PT913之閘極。PMOS電晶體PT913之源極連接於電源VDD1。PMOS電晶體PT914之汲極連接於比較器偏壓電路92。藉此，PMOS電晶體PT914及PMOS電晶體PT913各者之閘極源極間電壓成為大致相同之電壓值。其結果為，形成為朝PMOS電晶體PT914及PMOS電晶體PT913流動大致相同大小之汲極源極間電流。
放大器912之反轉輸入端子(-)連接於基準電阻元件R911之一端子及電阻元件R912之另一端子。放大器912形成為以與以基準電阻元件R911除以朝非反轉輸入端子(+)輸入之基準電壓Vref之值大致一致之汲極源極間電流在PMOS電晶體PT913之方式，調整對PMOS電晶體PT913之閘極施加之電壓。即，放大器912以朝反轉輸入端子(-)輸入之電壓成為與基準電壓Vref相同之電位之方式對PMOS電晶體PT913進行回饋控制。其結果為，偏壓電流產生電路91可自PMOS電晶體PT914朝比較器偏壓電路92輸出與以基準電阻元件R911除以基準電壓Vref之值成正比之定電流。
如圖8所示，比較器偏壓電路92具有：電流鏡電路921、連接於電流鏡電路921之PMOS電晶體PT922、及連接於PMOS電晶體PT922之閘極之電容器C921。
電流鏡電路921具有：連接於偏壓電流產生電路91之NMOS電晶體NT921a、及具有與NMOS電晶體921a之閘極連接之閘極之NMOS電晶體NT921b。NMOS電晶體NT921a之汲極連接於偏壓電流產生電路91之PMOS電晶體PT914之汲極。NMOS電晶體NT921a之源極連接於接地GND1。NMOS電晶體NT921a之閘極連接於NMOS電晶體NT921a之汲極。因而，NMOS電晶體NT921a處於二極體連接之狀態。又，NMOS電晶體NT921a在電源VDD1與接地GND1之間與PMOS電晶體PT914串聯連接。因而，朝NMOS電晶體NT921a流動與PMOS電晶體PT914之汲極源極間電流相同之電流值之汲極源極間電流。
NMOS電晶體NT921b之源極連接於接地GND1。NMOS電晶體NT921b之汲極連接於PMOS電晶體PT922之汲極。NMOS電晶體NT921a及NMOS電晶體NT921b各者之閘極連接於NMOS電晶體NT921a之汲極。藉此，朝NMOS電晶體NT921b流動與NMOS電晶體NT921a之汲極源極間電流成正比之汲極源極間電流。NMOS電晶體NT921b構成為可變更汲極源極間電流。NMOS電晶體NT921b之汲極源極間電流設定為朝設置於ADC群12之複數個比較器121各者可流動所期望之電流之電流值。
PMOS電晶體PT922之源極連接於電源VDD1。PMOS電晶體PT922構成為可變更汲極源極間電流。電容器C921之一個電極連接於電源VDD1。電容器C921之另一電極連接於PMOS電晶體PT922之閘極。PMOS電晶體PT922在電源VDD1與接地GND1之間與NMOS電晶體NT921b串聯連接。PMOS電晶體PT922之閘極連接於PMOS電晶體PT922之汲極。藉此，PMOS電晶體PT922處於二極體連接之狀態。因而，PMOS電晶體PT922以汲極源極間電流成為與NMOS電晶體NT921b之汲極源極間電流相同之電流值之方式調整閘極電壓。
電容器C921具有藉由降低PMOS電晶體PT922之閘極節點之頻帶而抑制設置於較電容器C921更前段之電路之雜訊之作用。
如圖8所示，在比較器偏壓電路92之PMOS電晶體PT922之閘極與比較器121之尾電流源23之閘極之間設置有開關SW105。開關SW105設置於ADC 105-1～105-n(參照圖2)各者。開關SW105之一端子連接於PMOS電晶體PT922之閘極及電容器C921之另一電極。開關SW105之另一端子經由輸入端子T24連接於構成尾電流源23之PMOS電晶體PT231之閘極。
在開關SW105之另一端子與尾電流源23之間設置有電容器C105。電容器C105設置於ADC 105-1～105-n(參照圖2)各者。電容器C105之一個電極連接於電源VDD1。電容器C105之另一電極連接於開關SW105之另一端子。又，電容器C105之另一電極經由輸入端子T24連接於構成尾電流源23之PMOS電晶體PT231之閘極。
若開關SW105成為導通狀態，則電容器C105之另一電極與PMOS電晶體PT922之閘極成為相同電位。藉此，電容器C105能夠保持與尾電流源23之PMOS電晶體PT231可流動特定之汲極源極間電流之閘極源極間電壓相同之電壓值之電壓。該特定之汲極源極間電流成為用於對比較器121供給之所期望之電流。即便在電容器C105之另一電極與PMOS電晶體PT922之閘極成為相同電位後，開關SW105成為關斷狀態，電容器C105之另一電極仍維持該相同電位。電容器C105維持之電壓成為偏壓電壓VG。其結果為，對尾電流源23，在開關SW105成為關斷狀態後也供給偏壓電壓VG，而朝比較器121持續流動所期望之電流。由於蓄積於電容器C105之電荷伴隨著時間之經過而放電，故偏壓電壓VG有可能降低。因而，攝像元件1藉由將開關SW105以特定之時序設為導通狀態，而可將電容器C105之電壓維持在特定範圍內。因而，由於將偏壓電壓VG之變動抑制在特定範圍內，故將對比較器121供給之電流維持在所期望之範圍內。藉此，防止比較器121之誤動作。
返回圖4，比較器121具備連接於差動輸入部21之PMOS電晶體PT211之閘極之第一電容部26及開關群28。第一電容部26具有：連接於垂直信號線110(參照圖2)之電容器C261(第一電容之一例)、及連接於產生參考信號RAMP之DAC 104(參照圖2)之電容器C262(第二電容之一例)。又，比較器121具有設置為可連接於電容器C261及電容器C262之電容群263(第三電容之一例)。電容群263由經分割之3個電容器C263a、電容器C263b及電容器C263c(複數個電容之一例)構成。開關群28具有開關SW281、開關SW282、開關SW283及開關SW284。
在電容器C261與電容群263之間設置有開關SW281，在電容器C262與電容群263之間設置有開關SW282。在相鄰之電容器C263a、電容器C263b及電容器C263c之間設置有開關SW283、SW284。更具體而言，在電容器C263a與電容器C263b之間設置有開關SW283，在電容器C263b與電容器C263c之間設置有開關SW284。
電容器C261連接於像素信號VSL之輸入端子T21與PMOS電晶體PT211之閘極之間。電容器C261成為對於像素信號VSL之輸入電容。
電容器C262連接於參考符號RAMP之輸入端子T22與PMOS電晶體PT211之閘極之間，成為對於參考符號RAMP之輸入電容。
電容器C263a、電容器C263b及電容器C263c作為相應於開關SW281、開關SW282、開關SW283及開關SW284之導通/關斷狀態使電容器C261及電容器C262之電容值變更之可變電容器而發揮功能。電容器C263a、電容器C263b及電容器C263c經由開關SW281連接於輸入端子T21與PMOS電晶體PT211之閘極之間。又，電容器C263a、電容器C263b及電容器C263c經由開關SW282連接於輸入端子T22與PMOS電晶體PT211之閘極之間。
更具體而言，電容器C261具有：經由輸入端子T21連接於垂直信號線110(參照圖2)之一個電極、及連接於差動輸入部21之PMOS電晶體PT211之閘極之另一電極。電容器C262具有：經由輸入端子T22連接於DAC 104(參照圖2)之一個電極、及連接於差動輸入部21之PMOS電晶體PT211之閘極之另一電極。
設置於比較器121之開關群28具有切換相鄰之2個電容器C261、C262、C263a、C263b、C263c之連接及切斷之複數個開關。更具體而言，開關群28具有切換相鄰之2個電容器C261及電容器C263a之連接及切斷之開關SW281。開關群28具有切換相鄰之2個電容器C262及電容器C263c之連接及切斷之開關SW282。開關群28具有切換相鄰之2個電容器C263a及電容器C263b之連接及切斷之開關SW283。開關群28具有切換相鄰之2個電容器C263b及電容器C263c之連接及切斷之開關SW284。在開關SW281之一端子連接有輸入端子T21。
電容器C261～C263c各者具有：連接於開關SW281～SW284之一個電極、及連接於差動輸入部21之PMOS電晶體PT211之閘極之另一電極。更具體而言，電容器C261具有：連接於開關SW281之一端子之一個電極、及連接於PMOS電晶體PT211之閘極之另一電極。
電容器C263a具有：連接於開關SW281之另一端子及開關SW283之一端子之一個電極、及連接於PMOS電晶體PT211之閘極之另一電極。電容器C263b具有：連接於開關SW283之另一端子及開關SW284之一端子之一個電極、及連接於PMOS電晶體PT211之閘極之另一電極。電容器C263c具有：連接於開關SW284之另一端子及開關SW282之一端子之一個電極、及連接於PMOS電晶體PT211之閘極之另一電極。在開關SW282之另一端子連接有輸入端子T22。
電容器C262具有：連接於開關SW282之另一端子之一個電極、及連接於PMOS電晶體PT211之閘極之另一電極。
因而，開關SW281～SW284在電容器C261之一個電極及電容器C262之一個電極之間串聯連接。
藉由控制開關SW281～SW284之導通/關斷狀態，而控制對於像素信號VSL之輸入電容及對於參考信號RAMP之輸入電容之比。開關SW281～SW284以至少1個成為關斷狀態之方式被控制。
以下，也將電容器C261～C263c各者之參考符號用作表示各者之電容值之符號。電容器C261～C263c並聯連接。因而，對於像素信號VSL之輸入衰減增益Ainv可利用以下之式(3)表示，對於參考信號RAMP之輸入衰減增益Ainr可利用以下之式(4)表示。
Ainv=(C261+Cα)/ΣC・・・(3) Ainr=(C262+Cβ)/ΣC・・・(4)
在式(3)及式(4)中，“ΣC”表示電容器C261～C263c之電容值之總和。又，式(3)中之“Cα”表示相應於開關SW281～SW284之導通/關斷狀態在像素信號VSL側附加之電容器之電容值。又，式(4)中之“Cβ”表示相應於開關SW281～SW284之導通/關斷狀態在參考信號RAMP側附加之電容器之電容值。式(3)中之“Cα”及式(4)中之“Cβ”相應於開關SW281～SW284之導通/關斷狀態而如以下所述般。
(A)在開關SW281為關斷狀態，開關SW281以外為導通狀態時： Cα=0 Cβ=C263a+C263b+C263c (B)在開關SW283為關斷狀態，開關SW283以外為導通狀態時： Cα=C263a Cβ=C263b+C263c (C)在開關SW284為關斷狀態，開關SW284以外為導通狀態時： Cα=C263a+C263b Cβ=C263c (D)在開關SW282為關斷狀態，開關SW282以外為導通狀態時： Cα=C263a+C263b+C263c Cβ=0
如此，藉由切換開關SW281～SW284之導通/關斷狀態，而可階段性地變更對於像素信號VSL之輸入電容及對於參考信號RAMP之輸入電容。
如圖4所示，在差動輸入部21之第二輸入部212連接有第二電容部27。第二電容部27具有連接於接地GND2(基準電位之供給部之一例)之電容器C271(第四電容之一例)。電容器C271具有：連接於與接地GND1不同之接地GND2之一個電極、及連接於差動輸入部21之PMOS電晶體PT212之閘極及開關SW242之一端子之另一電極。電流鏡部22之電流變動較大。因而，電流鏡部22之電流變動朝配線電阻傳遞，在連接於電流鏡部22之接地GND1產生接地雜訊。在本實施形態中，電容器C271之一個電極連接於與連接電流鏡部22之接地GND1不同之接地GND2。藉此，可防止電流鏡部22之電流變動之影響波及電容器C271。其結果為，可謀求差動放大器20之動作之穩定化。此外，在接地GND1具有可吸收電流鏡部22之電流變動之影響之程度之面積時，電容器C271之一個電極可連接於接地GND1而非接地GND2。
比較器121具備設置於差動輸入部21之PMOS電晶體PT212之汲極、第二電阻元件R15之一端子及輸出端子T25與接地GND1之間之頻帶限制電容C28。頻帶限制電容C28之一個電極連接於差動輸入部21之PMOS電晶體PT212之汲極、第二電阻元件R15之一端子及輸出端子T25。頻帶限制電容C28之另一電極連接於接地GND1。
像素信號VSL之電壓之振幅ΔVSL在PMOS電晶體PT211之閘極中為ΔVSL×Ainv。因而，式(3)中之“Cα”之值越變小，朝差動放大器20輸入之像素信號VSL之振幅越衰減。其結果為，輸入換算雜訊增大。相對於此，藉由提高像素信號VSL之輸入電容相對於參考信號RAMP之輸入電容之比率，亦即增大式(3)中之“Cα”且減小式(4)中之“Cβ”，而可抑制朝差動放大器20輸入之像素信號VSL之衰減，而可抑制輸入換算雜訊。
惟，若提高像素信號VSL之輸入電容相對於參考信號RAMP之輸入電容之比率，則朝差動放大器20輸入之參考信號RAMP之衰減量相反地增大。
圖9係在將像素信號VSL之輸入電容相對於參考信號RAMP之輸入電容之比率提高時及降低時，對朝差動放大器20輸入之參考信號RAMP進行比較之圖。以圖9之虛線表示之波形表示提高該比率時之朝差動放大器20輸入之參考信號RAMP之波形，以實線表示之波形表示降低該比率時之朝差動放大器20輸入之參考信號RAMP之波形。
如圖9所示，若提高像素信號VSL之輸入電容相對於參考信號RAMP之輸入電容之比率，則朝差動放大器20輸入之參考信號RAMP之振幅變小。其結果為，ADC 105之動態範圍降低。
相對於此，例如，考量藉由增大自DAC 104輸出之參考信號RAMP之振幅，而增大朝差動放大器20輸入之參考信號RAMP之振幅，從而抑制ADC 105之動態範圍之縮小。
惟，參考信號RAMP之振幅之最大值由DAC 104之規格等限制。例如，在高增益模式下，由於將參考信號RAMP之振幅設定較小，故可增大參考信號RAMP之振幅。另一方面，在低增益模式下，由於預先將參考信號RAMP之振幅設定較大，故有難以進一步增大參考信號RAMP之振幅之情形。
因而，例如，在高增益模式下，在儘可能之範圍內提高像素信號VSL之輸入電容相對於參考信號RAMP之輸入電容之比率，且增大參考信號RAMP之振幅。藉此，在容易受雜訊之影響之高增益模式下，可抑制朝差動放大器20輸入之像素信號VSL之衰減，而可抑制雜訊之影響。
另一方面，例如，在低增益模式下，可將對於參考信號RAMP之輸入電容與對於像素信號VSL之輸入電容設定為相近之值。
在比較器121中，將PMOS電晶體PT211之閘極、電容器C261～C263c及開關SW241之連接點設為節點HiZ。又，在比較器121中，將PMOS電晶體PT212之閘極、電容器C271及開關SW242之連接點設為節點VSH。
＜比較器之動作＞ 其次，參照圖10及圖11之時序圖，針對比較器121之動作進行說明。圖10顯示驅動信號AZSW1、參考信號RAMP、像素信號VSL、節點VSH、節點HiZ、及輸出信號OUT1之時序圖。圖11顯示圖10中所示之時刻t5至時刻t8之節點HiZ之波形例。
在時刻t1時，驅動信號AZSW1被設定為高位準。雖然省略圖示，但與將驅動信號AZSW1設定為高位準大致同時地，基於以攝像元件1之攝像時之增益，將開關SW281至開關SW284之任一開關設定為關斷狀態，將其餘之開關設定為導通狀態。在本實施形態中，形成為可對應於4種增益模式。在為4種增益模式中之最低位準之增益模式時，將開關SW281設定為關斷狀態。又，在為自最低位準側數起之第2種增益模式時，將開關SW283設定為關斷狀態。又，在為自最低位準側數起之第3種增益模式時，將開關SW284設定為關斷狀態。又，在為自最低位準側數起之第4種、亦即最高位準之增益模式時，將開關SW282設定為關斷狀態。
而且，開關部24之開關SW241及開關SW242自關斷狀態轉移為導通狀態，將PMOS電晶體PT211之閘極與第一電阻元件R221之另一端子連接，且將PMOS電晶體PT212之閘極與第二電阻元件R15之另一端子連接。又，參考符號RAMP被設定為特定之重置位準。進而，將成為讀出對象之單位像素P之FD 153重置，將像素信號VSL設定為重置位準。
藉此，開始差動放大器20之自動歸零動作。亦即，PMOS電晶體PT211之閘極及第一電阻元件R221之另一端子、以及PMOS電晶體PT212之閘極及第二電阻元件R15之另一端子收斂為特定之相同電壓(以下稱為基準電壓)。藉此，將節點HiZ及節點VSH之電壓設定為基準電壓。
其次，在時刻t2時，將驅動信號AZSW1設定為低位準，開關SW241及開關SW242自導通狀態轉移為關斷狀態。藉此，差動放大器20之自動歸零動作結束。節點HiZ之電壓因像素信號VSL及參考符號RAMP未變化，而被就此保持為基準電壓。且，節點VSH之電壓因蓄積於電容器C271之電荷而被就此保持為基準電壓。
在時刻t3時，參考符號RAMP之電壓自重置位準降低特定之值。藉此，節點HiZ之電壓降低，低於節點VSH之電壓(基準電壓)，差動放大器20之輸出信號OUT1成為低位準。
在時刻t4時，參考符號RAMP開始增加。與其相配對應地，節點HiZ之電壓也增加。且，計數器122開始計數。
之後，在節點HiZ之電壓高於節點VSH之電壓(基準電壓)時，差動放大器20之輸出信號OUT1反轉而成為高位準。而後，輸出信號OUT1反轉為高位準時之計數器122之計數值作為P相(重置位準)之像素信號VSL之值被保持於鎖存器123。
在時刻t5時，參考符號RAMP之電壓被設定為重置電壓。且，單位像素P之傳送電晶體152轉移為導通狀態，在曝光期間中蓄積於光電二極體151之電荷朝FD 153傳送，將像素信號VSL設定為信號位準。藉此，節點HiZ之電壓降低與信號位準對應之值，低於節點VSH之電壓(基準電壓)，差動放大器20之輸出信號OUT1反轉為低位準。
在時刻t6時，與時刻t3同樣地，參考符號RAMP之電壓自重置位準降低特定之值。藉此，節點HiZ之電壓進一步降低。
在時刻t7時，與時刻t4同樣地，參考符號RAMP開始增加。與其相配對應地，節點HiZ之電壓亦線性增加。且，計數器122開始計數。
之後，在節點HiZ之電壓高於節點VSH之電壓(基準電壓)時，差動放大器20之輸出信號OUT1反轉而成為高位準。而後，輸出信號OUT1反轉為高位準時之計數器122之計數值作為D相(信號位準)之像素信號VSL之值被保持於鎖存器123。又，鎖存器123藉由取得D相之像素信號VSL與在時刻t4與時刻t5之間讀出之P相之像素信號VSL之差分而進行相關雙取樣。如此，進行像素信號VSL之AD轉換。
之後，在時刻t8以後，重複與時刻t1至時刻t7同樣之動作。此外，在時刻t8以後亦然，與將驅動信號AZSW1設定為高位準大致同時地，基於以攝像元件1之攝像時之增益，將開關SW281至開關SW284之任一開關設定為關斷狀態，將其餘之開關設定為導通狀態。
藉此，藉由降低電源VDD1之電壓，而可降低ADC群12之消耗電力，其結果為可降低攝像元件1之消耗電力。
在朝差動放大器之差動對之一者輸入圖像信號，朝該差動對之另一者輸入參考信號之先前之比較器中，對參考信號與像素信號進行比較，並將該比較結果作為輸出信號輸出。此時，輸出信號之反轉時之差動放大器之輸入電壓(參考信號及像素信號之電壓)因像素信號之電壓而變動。因而，例如，有若降低先前技術之比較器之驅動用之電源之電壓，則輸出信號之反轉時之差動放大器之輸入電壓超過比較器之輸入動態範圍，而無法確保AD轉換之線性之虞。
相對於此，在本實施形態之比較器121中，如上述般，將像素信號VSL與參考信號RAMP經由輸入電容相加之信號之電壓(節點HiZ之電壓)和節點VSH之電壓(基準電壓)之比較結果作為輸出信號OUT1被輸出。此時，如圖11所示，輸出信號OUT1之反轉時之差動放大器20之輸入電壓(節點HiZ及節點VSH之電壓)不變動而為一定。
又，在攝像元件1中，參考信號RAMP變化之方向與先前技術之比較器之參考信號相反，與像素信號VSL反向地變化。此處，所謂與像素信號VSL反向地變化係指像素信號VSL隨著信號成分變大而與變化之方向反向地變化。例如，在此例中，相對於像素信號VSL隨著信號成分變大而朝負方向變化，參考符號RAMP朝其相反之正方向變化。因而，節點HiZ之電壓(差動放大器20之輸入電壓)為對應於像素信號VSL與先前技術之參考信號之差分之電壓。
如此，由於輸出信號OUT1之反轉時之差動放大器20之輸入電壓為一定，故可縮小差動放大器20之輸入動態範圍。
因而，可將比較器121之驅動用之電源VDD1之電壓較先前技術之比較器降低，其結果為，可降低ADC群12之消耗電力，而可降低攝像元件1之消耗電力。
再者，攝像元件1與不具有第一電阻元件R221及第二電阻元件R15之情形相比，可降低差動放大器20之自動歸零動作時之電源VDD1之電壓值。其結果為，攝像元件1可降低消耗電力。
＜本實施形態之變化例＞ 其次，針對本實施形態之變化例之攝像元件，利用圖12至圖14進行說明。又，在圖12至圖14中圖示開關SW241及開關SW242為導通狀態下之對尾電流源、差動輸入部及電流鏡部施加之電壓。此外，在變化例之說明之際，對於發揮與上述實施形態相同之作用、功能之構成要素賦予同一符號，且省略其說明。又，本實施形態之變化例之攝像元件之整體構成與圖2所示之攝像元件1同樣。因而，本實施形態之變化例之攝像元件之整體構成根據需要利用圖2所示之參考符號進行說明。
(變化例1) 變化例1之攝像元件在差動輸入部及尾電流源由NMOS電晶體構成，電流鏡部由PMOS電晶體構成之方面有其特徵。
如圖12所示，本變化例之比較器131與比較器121相比，設置有差動放大器30而取代差動放大器20之方面不同。
如圖12所示，比較器131具有差動輸入部31，該差動輸入部31具有：經由第一電容部26連接於垂直信號線110(在圖4中未圖示，參照圖2)之第一輸入部311、及連接於第二電容部27之第二輸入部312。又，比較器131具有電流鏡部32，該電流鏡部22具有經由第一電阻元件R221而二極體連接之電晶體。細節於後文敘述，但該電晶體為PMOS電晶體PT321。又，比較器131具有連接於差動輸入部31之第二電阻元件R15。再者，比較器131具有開關部24，該開關部24設置於第一電阻元件R221及電晶體(亦即PMOS電晶體PT321)之連接部與第一輸入部311之間、以及第二電阻元件R15及電流鏡部32之連接部與第二輸入部312之間。
本變化例之第一電阻元件R221及第二電阻元件R15形成為具有與設置於上述實施形態之比較器121之第一電阻元件R221及第二電阻元件R15相同之構成，且發揮同一功能。
比較器131具有連接於差動輸入部31之尾電流源33。尾電流源33由NMOS電晶體NT331構成。由差動輸入部31、電流鏡部32及尾電流源33構成差動放大器30。
差動輸入部31具有：構成第一輸入部311之NMOS電晶體NT311(第一電晶體之一例)，及構成第二輸入部312之NMOS電晶體NT312(第二電晶體之一例)。電流鏡部32具有：經由第一電阻元件R221而二極體連接之電晶體即PMOS電晶體PT321(第三電晶體之一例)，及連接於第二電阻元件R15之PMOS電晶體PT322(第四電晶體之一例)。
開關部24具有設置於NMOS電晶體NT311及第一電容部26之連接部、與第一電阻元件R221及PMOS電晶體PT321之連接部之間之開關SW241(第一開關之一例)。又，開關部24具有設置於NMOS電晶體NT312及第二電容部27之連接部、與第二電阻元件R15及PMOS電晶體PT322之連接部之間之開關SW242(第二開關之一例)。
第一電阻元件R221之一端子連接於差動輸入部31之NMOS電晶體NT311之汲極、電流鏡部32之PMOS電晶體PT321之閘極及PMOS電晶體PT322之閘極。又，第一電阻元件R221之另一端子連接於PMOS電晶體PT321之汲極及開關SW241。第二電阻元件R15之一端子連接於NMOS電晶體NT312之汲極。第二電阻元件R15之另一端子連接於PMOS電晶體PT322之汲極及開關SW242。
NMOS電晶體NT311之源極連接於NMOS電晶體NT312之源極及尾電流源33之NMOS電晶體NT331之汲極。NMOS電晶體NT311之閘極連接於第一電容部26。NMOS電晶體NT312之閘極連接於第二電容部27。
電流鏡部32之PMOS電晶體PT321之源極及PMOS電晶體PT322之源極連接於電源VDD1。
NMOS電晶體NT331之源極連接於接地GND1。NMOS電晶體NT331之閘極連接於供偏壓電壓VG輸入之輸入端子T24。
NMOS電晶體NT312及第二電阻元件R15之連接部連接於供輸出信號OUT1輸出之輸出端子T25。更具體而言，輸出端子T25連接於NMOS電晶體NT312之汲極及第二電阻元件R15之一端子。
電流鏡部32利用PMOS電晶體PT321、PMOS電晶體PT322及第一電阻元件R221構成電流鏡電路。又，利用差動輸入部31及尾電流源33構成差動之比較部。換言之，利用NMOS電晶體NT311、NMOS電晶體NT312及NMOS電晶體NT331構成差動之比較部。NMOS電晶體NT13藉由經由輸入端子T24自外部輸入之偏壓電壓VG而作為電流源動作，NMOS電晶體NT311及NMOS電晶體NT312作為差動電晶體動作。
如圖12所示，開關SW241經由第一電阻元件R221連接於NMOS電晶體NT311之汲極-閘極間。更具體而言，開關SW241之一端子連接於NMOS電晶體NT311之閘極。開關SW241之另一端子連接於第一電阻元件R221之另一端子。又，開關SW241之另一端子也連接於PMOS電晶體PT321之汲極。第一電阻元件R221之一端子連接於NMOS電晶體NT311之汲極。因而，開關SW241經由第一電阻元件R221連接於NMOS電晶體NT311之汲極-閘極間。又，換言之，開關SW241及第一電阻元件R221在NMOS電晶體NT311之汲極-閘極間串聯連接。開關SW241利用自時序控制電路102(參照圖2)經由輸入端子T23輸入之驅動信號AZSW1自導通狀態切換為關斷狀態或自關斷狀態切換為導通狀態。在開關SW241為導通狀態時，NMOS電晶體NT311之汲極-閘極間經由開關SW241及第一電阻元件R221而連接。因而，在開關SW241為導通狀態時，NMOS電晶體NT311成為經由開關SW241及第一電阻元件R221而二極體連接之狀態。
開關SW242經由第二電阻元件R15連接於NMOS電晶體NT312之汲極-閘極間。更具體而言，開關SW242之一端子連接於NMOS電晶體NT312之閘極。開關SW242之另一端子連接於第二電阻元件R15之另一端子。又，開關SW242之另一端子也連接於PMOS電晶體PT322之汲極。第二電阻元件R15之一端子連接於NMOS電晶體NT312之汲極。因而，開關SW242經由第二電阻元件R15連接於NMOS電晶體NT312之汲極-閘極間。又，換言之，開關SW242及第二電阻元件R15在NMOS電晶體NT312之汲極-閘極間串聯連接。開關SW242利用自時序控制電路102(參照圖2)經由輸入端子T23輸入之驅動信號AZSW1自導通狀態切換為關斷狀態或自關斷狀態切換為導通狀態。在開關SW242為導通狀態時，NMOS電晶體NT312之汲極-閘極間經由開關SW242及第二電阻元件R15而連接。因而，在開關SW242為導通狀態時，NMOS電晶體NT312成為經由開關SW242及第二電阻元件R15而二極體連接之狀態。
此處，針對比較器131(亦即差動放大器30)可動作之電源VDD1之下限值進行說明。在本變化例中亦然，第一電阻元件R221及第二電阻元件R15具有互為大致相同之電阻值。又，構成差動輸入部31之NMOS電晶體NT311及NMOS電晶體NT312具有互為相同之電晶體特性。再者，構成電流鏡部32之PMOS電晶體PT321及PMOS電晶體PT322具有互為相同之電晶體特性。
因而，在開關SW241及開關SW242為導通狀態時，差動輸入部31之NMOS電晶體NT311之源極與第一電阻元件R221之另一端子之間之電壓變得與NMOS電晶體NT311之閘極源極間電壓Vgs相等。又，在開關SW241及開關SW242為導通狀態時，差動輸入部31之NMOS電晶體NT312之源極與第二電阻元件R15之另一端子之間之電壓變得與NMOS電晶體NT312之閘極源極間電壓Vgs相等。再者，開關SW241及開關SW242為導通狀態時之NMOS電晶體NT311之閘極源極間電壓Vgs與NMOS電晶體NT312之閘極源極間電壓Vgs成為大致相同之電壓值。如圖12所示，該電壓值下之NMOS電晶體NT311及NMOS電晶體NT312各者之閘極源極間電壓VgsN成為在開關SW241及開關SW242為導通狀態時對差動輸入部31施加之電壓。
在開關SW241及開關SW242為導通狀態時，電流鏡部32之PMOS電晶體PT321之源極與第一電阻元件R221之一端子之間之電壓變得與PMOS電晶體PT321之閘極源極間電壓Vgs相等。又，在開關SW241及開關SW242為導通狀態時，電流鏡部32之PMOS電晶體PT322之源極與第二電阻元件R15之一端子之間之電壓與PMOS電晶體PT322之閘極源極間電壓Vgs變得相等。再者，開關SW241及開關SW242為導通狀態時之PMOS電晶體PT321之閘極源極間電壓Vgs與PMOS電晶體PT322之閘極源極間電壓Vgs成為大致相同之電壓值。如圖12所示，該電壓值下之PMOS電晶體PT321及PMOS電晶體PT322各者之閘極源極間電壓VgsP成為在開關SW241及開關SW242為導通狀態時對電流鏡部32施加之電壓。
如圖12所示，在開關SW241及開關SW242為導通狀態時，差動輸入部31之閘極源極間電壓VgsN與電流鏡部32之閘極源極間電壓VgsP重複在第一電阻元件R221及第二電阻元件R15各者之兩端子間產生之電位差分、亦即端子間電壓VR之大小。又，對尾電流源33施加之電壓成為構成尾電流源33之NMOS電晶體NT331之汲極源極間電壓VdsT。因而，於在本變化例之比較器131設置有第一電阻元件R221及第二電阻元件R15之情形下開關SW241及開關SW242為導通狀態時之電源VDD1可利用上述之式(1)表示。
因而，比較器131與不具有第一電阻元件R221及第二電阻元件R15之情形相比，可以降低第一電阻元件R221及第二電阻元件R15之端子間電壓VR之大小之電源VDD1動作。藉此，根據本變化例，可謀求降低ADC 105之低耗電化，且可謀求攝像元件1之低耗電化。
(變化例2) 變化例2之攝像元件相對於上述實施形態之攝像元件，在第一電容部及第二電容部之構成不同之方面有其特徵。
如圖13所示，本變化例之比較器141具有與設置於上述實施形態之比較器121之差動放大器20相同之構成之差動放大器20。又，比較器141具有與設置於比較器121之開關部24相同之構成之開關部24。另一方面，比較器141具有第一電容部26及第二電容部27，該第一電容部26及第二電容部27具有與設置於上述實施形態之比較器121之第一電容部26及第二電容部27不同之構成。
第一電容部26連接於輸入參考信號RAMP之輸入端子T22。更具體而言，第一電容部26具有：輸入參考信號RAMP之輸入端子T22、及設置於差動輸入部21之第一輸入部211之間之電容器C260。電容器C260之一個電極連接於構成第一輸入部211之PMOS電晶體PT211之閘極、及開關SW241之一端子。電容器C260之另一電極朝輸入端子T22輸入。電容器C260成為對於參考信號RAMP之輸入電容。
第二電容部27連接於被供給像素信號VSL之垂直信號線110(參照圖2)。更具體而言，第二電容部27具有設置於供像素信號VSL輸入之輸入端子T21與差動輸入部21之第二輸入部212之間之電容器C270。電容器C270之一個電極連接於構成第二輸入部212之PMOS電晶體PT212之閘極、及開關SW242之一端子。電容器C270之另一電極連接於輸入端子T21。電容器C270成為對於像素信號VSL之輸入電容。
在本變化例之比較器141中，PMOS電晶體PT211之閘極、電容器C260及開關SW241之連接點成為節點HiZ。又，在比較器141中，PMOS電晶體PT212之閘極、電容器C270及開關SW242之連接點成為節點VSH。
比較器141具有與比較器121相同之構成之差動放大器20及開關部24。因而，如圖13所示，在開關SW241及開關SW242為導通狀態時，對差動輸入部21、電流鏡部22、尾電流源23、以及第一電阻元件R221及第二電阻元件R15施加之電壓可利用上述之式(1)表示。
因而，比較器141與不具有第一電阻元件R221及第二電阻元件R15之情形相比，可以減少第一電阻元件R221及第二電阻元件R15之端子間電壓VR大小之電源VDD1動作。藉此，根據本變化例，可謀求ADC 105之低耗電化，且可謀求攝像元件1之低耗電化。
(變化例3) 變化例3之攝像元件相對於上述變化例1之攝像元件，在第一電容部及第二電容部之構成不同之方面有其特徵。
如圖14所示，本變化例之比較器161具有與設置於上述變化例1之比較器131之差動放大器30不同之構成之差動放大器30。又，比較器161具有與設置於比較器131之開關部24相同之構成之開關部24。另一方面，比較器161具有第一電容部26及第二電容部27，該第一電容部26及第二電容部27具有與設置於上述變化例1之比較器131之第一電容部26及第二電容部27不同之構成。比較器161具有第一電容部26及第二電容部27，該第一電容部26及第二電容部27具有與設置於上述變化例2之比較器141之第一電容部26及第二電容部27相同之構成。
第一電容部26連接於輸入參考信號RAMP之輸入端子T22。更具體而言，第一電容部26具有設置於輸入參考信號RAMP之輸入端子T22與差動輸入部31之第一輸入部311之間之電容器C260。電容器C260之一個電極連接於構成第一輸入部311之NMOS電晶體NT311之閘極與開關SW241之一端子。電容器C260之另一電極朝輸入端子T22輸入。電容器C260成為對於參考信號RAMP之輸入電容。
第二電容部27連接於被供給像素信號VSL之垂直信號線110(參照圖2)。更具體而言，第二電容部27具有設置於供像素信號VSL輸入之輸入端子T21與差動輸入部31之第二輸入部312之間之電容器C270。電容器C270之一個電極連接於構成第二輸入部312之NMOS電晶體NT312之閘極、及開關SW242之一端子。電容器C270之另一電極連接於輸入端子T21。電容器C270成為對於像素信號VSL之輸入電容。
在本變化例之比較器161中，NMOS電晶體NT311之閘極、電容器C260及開關SW241之連接點成為節點HiZ。又，在比較器161中，NMOS電晶體NT312之閘極、電容器C270及開關SW242之連接點成為節點VSH。
比較器161具有與比較器131相同之構成之差動放大器30及開關部24。因而，如圖14所示，在開關SW241及開關SW242為導通狀態時，對差動輸入部31、電流鏡部32、尾電流源33、以及第一電阻元件R221及第二電阻元件R15施加之電壓可利用上述之式(1)表示。
因而，比較器161與不具有第一電阻元件R221及第二電阻元件R15之情形相比，可以降低第一電阻元件R221及第二電阻元件R15之端子間電壓VR之大小之電源VDD1動作。藉此，根據本變化例，可謀求ADC 105之低耗電化，且可謀求攝像元件1之低耗電化。
＜以半導體晶片構成攝像元件時之構成例＞ 其次，針對以半導體晶片構成攝像元件時之構成例，利用圖15及圖16進行說明。如圖15所示，在以1片裸晶片構成攝像元件時，在例如1片裸晶片80上形成有像素部101。在像素部101之周圍形成有包含ADC群12、時序控制電路102、垂直掃描電路103、DAC 104及水平傳送掃描電路106等之像素部101以外之電路之電路區塊301、302、303。
如圖16所示，當利用在上下積層之2片裸晶片構成積層型攝像元件時，在2片裸晶片中之積層於上側之上晶片81形成有像素部101。又，在積層於下側之下晶片82形成有包含ADC群12、時序控制電路102、垂直掃描電路103、DAC 104及水平傳送掃描電路106等之像素部101以外之電路之電路區塊304。包含比較器121、131、141、161任一者之ADC 105形成於設置於下晶片82之電路區塊304。此外，比較器121、131、141、161及ADC 105可形成於上晶片81。
如圖16所示，在形成積層型攝像元件時，亦即，在由形成有像素部101之上晶片81、及形成有電路區塊304之下晶片82構成攝像元件時，有要求將下晶片82構成為與上晶片81相同之尺寸之情形。
形成有像素部101之上晶片81可構成為與圖15所示之形成於1片裸晶片80上之像素部101相同程度之尺寸。在將下晶片82構成為與上晶片81相同之尺寸時，必須將圖15所示之電路區塊301～303中所含之電路之全部作為電路區塊304形成於構成為與上晶片81相同之尺寸之下晶片82。
因而，對於電路區塊304中所含之ADC群12等之電路要求進一步之小型化。例如，針對ADC 105，要求相鄰之行之間之距離(相機節距)較圖15所示之由1片裸晶片80構成攝像元件之情形縮短。
在此情形下亦然，第一電阻元件R221及第二電阻元件R15與第一電容部26及第二電容部27等相比可形成於狹小之區域。因而，上述實施形態及上述變化例之攝像元件可對應於對ADC群12等之電路所要求之小型化。
本發明之技術可應用於如以上之固體攝像裝置。 又，本發明之技術也可應用於包含測距感測器之光檢測元件。
又，本發明技術之實施形態並非係限定於上述之實施形態者，在不脫離本發明之要旨之範圍內可進行各種變更。又，本說明書所記載之效果終極而言僅為例示而並非被限定者，且亦可具有其他之效果。
此外，本發明亦可採用如以下之構成。
(1) 一種攝像原件，其具備： 像素，其具有光電轉換元件； 信號線，其連接於前述像素；及 比較器，其連接於前述信號線；且 前述比較器具有： 差動輸入部，其具有連接於第一電容部之第一輸入部、及連接於第二電容部之第二輸入部； 電流鏡部，其具有連接於前述差動輸入部之第一電阻元件、及經由前述第一電阻元件而二極體連接之電晶體； 第二電阻元件，其連接於前述差動輸入部；及 開關部，其設置於前述第一電阻元件及前述電晶體之連接部與前述第一輸入部之間、以及前述第二電阻元件及前述電流鏡部之連接部與前述第二輸入部之間。 (2) 如前述(1)之攝像元件，其中前述差動輸入部具有：連接於前述第一電阻元件而構成前述第一輸入部之第一電晶體、及連接於前述第二電阻元件而構成前述第二輸入部之第二電晶體；且 前述電流鏡部具有：經由前述第一電阻元件而二極體連接之前述電晶體即第三電晶體、及連接於前述第二電阻元件之第四電晶體； 前述開關部具有：設置於前述第一電晶體及前述第一電容部之連接部與前述第一電阻元件及前述第三電晶體之連接部之間之第一開關、及設置於前述第二電晶體及前述第二電容部之連接部與前述第二電阻元件及前述第四電晶體之連接部之間之第二開關。 (3) 如前述(2)之攝像元件，其中前述第一電阻元件之一端子連接於前述第一電晶體之汲極、前述第三電晶體之閘極及前述第四電晶體之閘極，前述第一電阻元件之另一端子連接於前述第三電晶體之汲極及前述第一開關；且 前述第二電阻元件之一端子連接於前述第二電晶體之汲極，前述第二電阻元件之另一端子連接於前述第四電晶體之汲極及前述第二開關。 (4) 如前述(2)或(3)之攝像元件，其具備電流產生部，該電流產生部產生決定前述比較器之動作點之偏壓電流；且 前述電流產生部具有與前述第一電阻元件及前述第二電阻元件為相同種類且決定成為前述偏壓電流之基準之基準電流之電流值的基準電阻元件。 (5) 如前述(4)之攝像元件，其中前述第一電阻元件、前述第二電阻元件及前述基準電阻元件之至少一部分由多晶矽形成。 (6) 如前述(1)至(5)中任一項之攝像元件，其中前述第一電容部具有： 第一電容，其連接於前述信號線； 第二電容，其連接於產生參考信號之參考信號產生部；及 第三電容，其設置為可連接於前述第一電容及前述第二電容；且 前述第二電容部具有連接於基準電位之供給部之第四電容。 (7) 如前述(6)之攝像元件，其中在前述第一電容與前述第三電容之間設置有開關；且 在前述第二電容與前述第三電容之間設置有開關。 (8) 如前述(6)或(7)之攝像元件，其中前述第三電容由經分割之複數個電容構成；且 在相鄰之前述複數個電容之間分別設置有開關。 (9) 如前述(1)至(8)中任一項之攝像元件，其中前述第一電阻元件及前述第二電阻元件各自由被動元件構成。 (10) 如前述(1)至(9)中任一項之攝像元件，其中前述第一電容部連接於輸入參考信號之輸入端子；且 前述第二電容部連接於前述信號線。 (11) 一種光檢測元件，其具備： 像素，其具有光電轉換元件； 信號線，其連接於前述像素；及 比較器，其連接於前述信號線；且 前述比較器具有： 差動輸入部，其具有連接於第一電容部之第一輸入部、及連接於第二電容部之第二輸入部； 電流鏡部，其具有連接於前述差動輸入部之第一電阻元件、及經由前述第一電阻元件而二極體連接之電晶體； 第二電阻元件，其連接於前述差動輸入部；及 開關部，其設置於前述第一電阻元件及前述電晶體之連接部與前述第一輸入部之間、以及前述第二電阻元件及前述電流鏡部之連接部與前述第二輸入部之間。 (12) 如前述(11)之光檢測元件，其中前述差動輸入部具有：連接於前述第一電阻元件而構成前述第一輸入部之第一電晶體、及連接於前述第二電阻元件而構成前述第二輸入部之第二電晶體；且 前述電流鏡部具有：經由前述第一電阻元件而二極體連接之前述電晶體即第三電晶體、及連接於前述第二電阻元件之第四電晶體； 前述開關部具有：設置於前述第一電晶體及前述第一電容部之連接部與前述第一電阻元件及前述第三電晶體之連接部之間之第一開關、及設置於前述第二電晶體及前述第二電容部之連接部與前述第二電阻元件及前述第四電晶體之連接部之間之第二開關。 (13) 如前述(12)之光檢測元件，其中前述第一電阻元件之一端子連接於前述第一電晶體之汲極、前述第三電晶體之閘極及前述第四電晶體之閘極，前述第一電阻元件之另一端子連接於前述第三電晶體之汲極及前述第一開關；且 前述第二電阻元件之一端子連接於前述第二電晶體之汲極，前述第二電阻元件之另一端子連接於前述第四電晶體之汲極及前述第二開關。 (14) 如前述(12)或(13)之光檢測元件，其具備電流產生部，該電流產生部產生決定前述比較器之動作點之偏壓電流；且 前述電流產生部具有與前述第一電阻元件及前述第二電阻元件為相同種類且決定成為前述偏壓電流之基準之基準電流之電流值的基準電阻元件。 (15) 如前述(14)之光檢測元件，其中前述第一電阻元件、前述第二電阻元件及前述基準電阻元件之至少一部分由多晶矽形成。 (16) 如前述(11)至(15)中任一項之光檢測元件，其中前述第一電容部具有： 第一電容，其連接於前述信號線； 第二電容，其連接於產生參考信號之參考信號產生部；及 第三電容，其設置為可連接於前述第一電容及前述第二電容；且 前述第二電容部具有連接於基準電位之供給部之第四電容。 (17) 如前述(16)之光檢測元件，其中在前述第一電容與前述第三電容之間設置有開關；且 在前述第二電容與前述第三電容之間設置有開關。 (18) 如前述(16)或(17)之光檢測元件，其中前述第三電容由經分割之複數個電容構成；且 在相鄰之前述複數個電容之間分別設置有開關。 (19) 如前述(11)至(18)中任一項之光檢測元件，其中前述第一電阻元件及前述第二電阻元件各自由被動元件構成。 (20) 如前述(11)至(19)中任一項之光檢測元件，其中前述第一電容部連接於輸入參考信號之輸入端子；且 前述第二電容部連接於前述信號線。
1:攝像元件 2:光學系統 3:記憶體 4:信號處理部 5:輸出部 6:控制部 12:ADC(類比-數位轉換裝置)群 20:差動放大器 21:差動輸入部 22:電流鏡部 23:尾電流源 24:開關部 26:第一電容部 27:第二電容部 28:開關群 30:差動放大器 31:差動輸入部 32:電流鏡部 33:尾電流源 80:裸晶片 81:上晶片 82:下晶片 90:電流產生部 91:偏壓電流產生電路 92:比較器偏壓電路 100:數位相機 101:像素部 102:時序控制電路 103:垂直掃描電路 104:DAC(數位-類比轉換裝置) 105-1～105-n:ADC 106:水平傳送掃描電路 107:放大器電路 108:信號處理電路 109-1～109-m:像素驅動線 110:垂直信號線 110-1～110-n:垂直信號線 111:水平傳送線 121:比較器 121-1～122-n:比較器 122-1～122-n:計數器 123-1～123-n:鎖存器 131:比較器 151:光電二極體 152:傳送電晶體 153:FD(浮動擴散部) 154:放大電晶體 155:選擇電晶體 156:重置電晶體 157:定電流源 161:比較器 211:第一輸入部 212:第二輸入部 263:電容群 301:電路區塊 302:電路區塊 303:電路區塊 304:電路區塊 311:第一輸入部 312:第二輸入部 911:BGR電路 912:放大器 921v電流鏡電路 921a:NMOS電晶體 AZSW1:驅動信號 C28:頻帶限制電容 C105:電容器 C260:電容器 C261:電容器 C262:電容器 C263a:電容器 C263b:電容器 C263c:電容器 C270v電容器 C271:電容器 C921:電容器 GND1:接地 GND2:接地 HiZ:節點 Iref:基準電流 NT211:NMOS電晶體 NT212:NMOS電晶體 NT221:N型MOS(NMOS)電晶體/NMOS電晶體 NT222:NMOS電晶體 NT311:NMOS電晶體 NT312:NMOS電晶體 NT322:NMOS電晶體 NT331:NMOS電晶體 NT921a:NMOS電晶體 NT921:NMOS電晶體 OUT1:輸出信號 P:單位像素 P11～P1n:單位像素 P21～P2n:單位像素 Pil、Pin:單位像素 Pm1～Pm n:單位像素 PT211:PMOS電晶體 PT212:PMOS電晶體 PT231:P型MOS(PMOS)電晶體/PMOS電晶體 PT311、PT312、PT331、PT921a:PMOS電晶體 PT321:PMOS電晶體 PT322:PMOS電晶體 PT913:PMOS電晶體 PT914:PMOS電晶體 PT922:PMOS電晶體 R15:第二電阻元件 R221:第一電阻元件 R911:基準電阻元件 R912:電阻元件 RAMPv參考信號 RST:驅動信號 SEL:驅動信號 SW105:開關 SW211、SW212:輸入端子 SW241:開關 SW242:開關 SW281～SW284:開關 T21～T24:輸入端子 T25:輸出端子 TX:驅動信號 t:時刻 t1～t15:時刻 VDD:電源 VDD1:電源 VdsT:汲極源極間電壓 VG:偏壓電壓 VgsN:閘極源極間電壓 VgsP:閘極源極間電壓 VR:端子間電壓 Vref:基準電壓 VSH:節點 VSL:像素信號
圖1係顯示應用本發明之攝像元件之數位相機之概略構成的方塊圖。 圖2係顯示本發明之一實施形態之攝像元件之概略構成的方塊圖。 圖3係顯示設置於本發明之一實施形態之攝像元件之單位像素之構成例的電路圖。 圖4係顯示設置於本發明之一實施形態之攝像元件之比較器之構成例的電路圖。 圖5係針對設置於本發明之一實施形態之攝像元件之比較器可動作之電源電壓之下限值進行說明之圖。 圖6係說明設置於本發明之一實施形態之攝像元件之1實施例之比較器的圖，且係針對1實施例之比較器可動作之電源電壓之下限值進行說明之圖。 圖7係說明本發明之一實施形態之攝像元件之圖，且係示意性顯示比較器之形成區域中之第一電阻元件及第二電阻元件之佔有面積之圖。 圖8係說明本發明之一實施形態之攝像元件之圖，且係顯示產生偏壓電流之電流產生部之電路構成之圖。 圖9係說明設置於本發明之一實施形態之攝像元件之比較器的圖，且係用於說明因輸入電容之比率而朝差動放大器輸入之參考信號變化之圖。 圖10係用於說明設置於本發明之一實施形態之攝像元件之比較器之動作的時序圖。 圖11係用於說明設置於本發明之一實施形態之攝像元件之比較器之效果的圖。 圖12係顯示設置於本發明之一實施形態之變化例1之攝像元件之比較器之構成例的電路圖。 圖13係顯示設置於本發明之一實施形態之變化例2之攝像元件之比較器之構成例的電路圖。 圖14係顯示設置於本發明之一實施形態之變化例3之攝像元件之比較器之構成例的電路圖。 圖15係顯示由1片裸晶片構成本發明之一實施形態之攝像元件時之構成例的概要圖。 圖16係顯示由2片裸晶片構成本發明之一實施形態之攝像元件時之構成例的概要圖。
20:差動放大器
21:差動輸入部
22:電流鏡部
23:尾電流源
24:開關部
26:第一電容部
27:第二電容部
28:開關群
121:比較器
211:第一輸入部
212:第二輸入部
263:電容群
AZSW1:驅動信號
C28:頻帶限制電容
C261:電容器
C262:電容器
C263a:電容器
C263b:電容器
C263c:電容器
C271:電容器
GND1:接地
GND2:接地
HiZ:節點
NT221:N型MOS(NMOS)電晶體/NMOS電晶體
NT222:NMOS電晶體
OUT1:輸出信號
PT211:PMOS電晶體
PT212:PMOS電晶體
PT231:P型MOS(PMOS)電晶體/PMOS電晶體
R15:第二電阻元件
R221:第一電阻元件
RAMP:參考信號
SW241:開關
SW242:開關
SW281~SW284:開關
T21~T24:輸入端子
T25:輸出端子
VDD1:電源
VG:偏壓電壓
VSH:節點
VSL:像素信號

Claims (20)

  1. 一種攝像元件，其具備： 像素，其具有光電轉換元件； 信號線，其連接於前述像素；及 比較器，其連接於前述信號線；且 前述比較器具有： 差動輸入部，其具有連接於第一電容部之第一輸入部、及連接於第二電容部之第二輸入部； 電流鏡部，其具有連接於前述差動輸入部之第一電阻元件、及經由前述第一電阻元件而二極體連接之電晶體； 第二電阻元件，其連接於前述差動輸入部；及 開關部，其設置於前述第一電阻元件及前述電晶體之連接部與前述第一輸入部之間、以及前述第二電阻元件及前述電流鏡部之連接部與前述第二輸入部之間。
  2. 如請求項1之攝像元件，其中前述差動輸入部具有：連接於前述第一電阻元件而構成前述第一輸入部之第一電晶體、及連接於前述第二電阻元件而構成前述第二輸入部之第二電晶體；且 前述電流鏡部具有：經由前述第一電阻元件而二極體連接之前述電晶體即第三電晶體、及連接於前述第二電阻元件之第四電晶體； 前述開關部具有：設置於前述第一電晶體及前述第一電容部之連接部與前述第一電阻元件及前述第三電晶體之連接部之間之第一開關、及設置於前述第二電晶體及前述第二電容部之連接部與前述第二電阻元件及前述第四電晶體之連接部之間之第二開關。
  3. 如請求項2之攝像元件，其中前述第一電阻元件之一端子連接於前述第一電晶體之汲極、前述第三電晶體之閘極及前述第四電晶體之閘極，前述第一電阻元件之另一端子連接於前述第三電晶體之汲極及前述第一開關；且 前述第二電阻元件之一端子連接於前述第二電晶體之汲極，前述第二電阻元件之另一端子連接於前述第四電晶體之汲極及前述第二開關。
  4. 如請求項2之攝像元件，其具備電流產生部，該電流產生部產生決定前述比較器之動作點之偏壓電流；且 前述電流產生部具有與前述第一電阻元件及前述第二電阻元件為相同種類且決定成為前述偏壓電流之基準之基準電流之電流值的基準電阻元件。
  5. 如請求項4之攝像元件，其中前述第一電阻元件、前述第二電阻元件及前述基準電阻元件之至少一部分由多晶矽形成。
  6. 如請求項1之攝像元件，其中前述第一電容部具有： 第一電容，其連接於前述信號線； 第二電容，其連接於產生參考信號之參考信號產生部；及 第三電容，其設置為可連接於前述第一電容及前述第二電容；且 前述第二電容部具有連接於基準電位之供給部之第四電容。
  7. 如請求項6之攝像元件，其中在前述第一電容與前述第三電容之間設置有開關；且 在前述第二電容與前述第三電容之間設置有開關。
  8. 如請求項6之攝像元件，其中前述第三電容由經分割之複數個電容構成；且 在相鄰之前述複數個電容之間分別設置有開關。
  9. 如請求項1之攝像元件，其中前述第一電阻元件及前述第二電阻元件各自由被動元件構成。
  10. 如請求項1之攝像元件，其中前述第一電容部連接於輸入參考信號之輸入端子；且 前述第二電容部連接於前述信號線。
  11. 一種光檢測元件，其具備： 像素，其具有光電轉換元件； 信號線，其連接於前述像素；及 比較器，其連接於前述信號線；且 前述比較器具有： 差動輸入部，其具有連接於第一電容部之第一輸入部、及連接於第二電容部之第二輸入部； 電流鏡部，其具有連接於前述差動輸入部之第一電阻元件、及經由前述第一電阻元件而二極體連接之電晶體； 第二電阻元件，其連接於前述差動輸入部；及 開關部，其設置於前述第一電阻元件及前述電晶體之連接部與前述第一輸入部之間、以及前述第二電阻元件及前述電流鏡部之連接部與前述第二輸入部之間。
  12. 如請求項11之光檢測元件，其中前述差動輸入部具有：連接於前述第一電阻元件而構成前述第一輸入部之第一電晶體、及連接於前述第二電阻元件而構成前述第二輸入部之第二電晶體；且 前述電流鏡部具有：經由前述第一電阻元件而二極體連接之前述電晶體即第三電晶體、及連接於前述第二電阻元件之第四電晶體； 前述開關部具有：設置於前述第一電晶體及前述第一電容部之連接部與前述第一電阻元件及前述第三電晶體之連接部之間之第一開關、及設置於前述第二電晶體及前述第二電容部之連接部與前述第二電阻元件及前述第四電晶體之連接部之間之第二開關。
  13. 如請求項12之光檢測元件，其中前述第一電阻元件之一端子連接於前述第一電晶體之汲極、前述第三電晶體之閘極及前述第四電晶體之閘極，前述第一電阻元件之另一端子連接於前述第三電晶體之汲極及前述第一開關；且 前述第二電阻元件之一端子連接於前述第二電晶體之汲極，前述第二電阻元件之另一端子連接於前述第四電晶體之汲極及前述第二開關。
  14. 如請求項12之光檢測元件，其具備電流產生部，該電流產生部產生決定前述比較器之動作點之偏壓電流；且 前述電流產生部具有與前述第一電阻元件及前述第二電阻元件為相同種類且決定成為前述偏壓電流之基準之基準電流之電流值的基準電阻元件。
  15. 如請求項14之光檢測元件，其中前述第一電阻元件、前述第二電阻元件及前述基準電阻元件之至少一部分由多晶矽形成。
  16. 如請求項11之光檢測元件，其中前述第一電容部具有： 第一電容，其連接於前述信號線； 第二電容，其連接於產生參考信號之參考信號產生部；及 第三電容，其設置為可連接於前述第一電容及前述第二電容；且 前述第二電容部具有連接於基準電位之供給部之第四電容。
  17. 如請求項16之光檢測元件，其中在前述第一電容與前述第三電容之間設置有開關；且 在前述第二電容與前述第三電容之間設置有開關。
  18. 如請求項16之光檢測元件，其中前述第三電容由經分割之複數個電容構成；且 在相鄰之前述複數個電容之間分別設置有開關。
  19. 如請求項11之光檢測元件，其中前述第一電阻元件及前述第二電阻元件各自由被動元件構成。
  20. 如請求項11之光檢測元件，其中前述第一電容部連接於輸入參考信號之輸入端子；且 前述第二電容部連接於前述信號線。
TW108131224A 2018-09-26 2019-08-30 攝像元件及光檢測元件 TWI841591B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018180800A JP2021193760A (ja) 2018-09-26 2018-09-26 撮像素子及び光検出素子
JP2018-180800 2018-09-26

Publications (2)

Publication Number Publication Date
TW202017359A true TW202017359A (zh) 2020-05-01
TWI841591B TWI841591B (zh) 2024-05-11

Family

ID=

Also Published As

Publication number Publication date
US20220046197A1 (en) 2022-02-10
WO2020066327A1 (ja) 2020-04-02
US11863896B2 (en) 2024-01-02
CN112753216A (zh) 2021-05-04
KR20210062633A (ko) 2021-05-31
JP2021193760A (ja) 2021-12-23

Similar Documents

Publication Publication Date Title
US6963371B2 (en) Image pickup apparatus including a plurality of pixels, each having a photoelectric conversion element and an amplifier whose output is prevented from falling below a predetermined level
US7903150B2 (en) Differential amplifier circuit used in solid-state image pickup apparatus, and arrangement that avoids influence of variations of integrated circuits in manufacture and the like
WO2020066327A1 (ja) 撮像素子及び光検出素子
US8259196B2 (en) Comparator, method of calibrating comparator, solid-state imaging device, and camera system
US11330214B2 (en) Comparator and image sensing device including the same
US20110279720A1 (en) Solid-state imaging device and camera
US11601610B2 (en) Image sensor
US20190379852A1 (en) Imaging device and camera
JP2012147339A (ja) 固体撮像装置、固体撮像装置を備えたカメラ及び固体撮像装置の駆動方法
JP2013051527A (ja) 固体撮像装置及び撮像装置
US20170280077A1 (en) Comparison device and cmos image sensor using the same
US11528441B2 (en) Solid-state imaging device, AD-converter circuit and current compensation circuit
CN107534748B (zh) 固态成像装置和固态成像装置的驱动方法
US20150163438A1 (en) Solid-state imaging device, imaging apparatus, and electronic apparatus
CN110418084B (zh) 比较装置和包括该比较装置的cmos图像传感器
TWI841591B (zh) 攝像元件及光檢測元件
WO2011105018A1 (ja) 固体撮像装置及びカメラシステム
JP2011091474A (ja) 固体撮像装置及び撮像機器
JP2023002407A (ja) 固体撮像装置
CN117278872A (zh) 固态图像传感器、成像设备和ad转换器
JP2010148008A (ja) 固体撮像装置
JP2005323127A (ja) 撮像装置