JP2012147339A - 固体撮像装置、固体撮像装置を備えたカメラ及び固体撮像装置の駆動方法 - Google Patents

固体撮像装置、固体撮像装置を備えたカメラ及び固体撮像装置の駆動方法 Download PDF

Info

Publication number
JP2012147339A
JP2012147339A JP2011005305A JP2011005305A JP2012147339A JP 2012147339 A JP2012147339 A JP 2012147339A JP 2011005305 A JP2011005305 A JP 2011005305A JP 2011005305 A JP2011005305 A JP 2011005305A JP 2012147339 A JP2012147339 A JP 2012147339A
Authority
JP
Japan
Prior art keywords
transistor
unit
signal
imaging device
solid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011005305A
Other languages
English (en)
Inventor
Takuma Nakagawa
琢磨 中川
Makoto Ikuma
誠 生熊
Kazuko Nishimura
佳壽子 西村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2011005305A priority Critical patent/JP2012147339A/ja
Publication of JP2012147339A publication Critical patent/JP2012147339A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

【課題】ストリーキングやシェーディングといった画像不良を発生させない固体撮像装置、カメラ及び固体撮像装置の駆動方法を提供する。
【解決手段】固体撮像装置１００は、入射光量に応じたアナログの画素信号を生成する複数の画素部２がアレイ状に配列された画素アレイ領域３と、画素信号と参照信号とを比較する比較部１４ｂと、比較処理の開始時刻から画素信号が参照信号よりも大きくなる時刻までの時間をカウントするカウンタ部１５とを備え、比較部１４ｂは、画素信号が入力される第１トランジスタ３０３と、参照信号が入力される第２トランジスタ３０２とが差動対を構成するよう接続された差動部１４２と、差動部１４２の出力信号を増幅する増幅部１４３と、増幅部１４３の定電流源トランジスタ３１１に流れる電流を一定に保つためのクリップ部１４４と、を備える。
【選択図】図３

Description

本発明は、固体撮像装置、固体撮像装置を備えたカメラ及び固体撮像装置の駆動方法に関するものであり、特に、ＭＯＳ型の固体撮像装置に関する。
近年、ＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）イメージセンサがＣＣＤ（Ｃｈａｒｇｅｄ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）に代わる固体撮像素子として注目を浴びている。ＣＣＤの製造には専用の製造プロセスが必要となり、動作させるためには複数の電源電圧、複数の周辺ＩＣを組み合わせる必要があるため、消費電力が大きく、システムが複雑化しやすいというデメリットを有している。一方、ＭＯＳイメージセンサは一般的なＣＭＯＳ（Ｃｏｎｐｌｅｍｅｎｔａｌｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）集積回路と同様の製造プロセスを用いることが可能で、アナログ回路やロジック回路を同一チップに搭載できるため、周辺ＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）を削減でき、またＣＣＤに対して低電圧駆動できるため、低消費電力化に有利といった大きなメリットを有している。このように、ＭＯＳイメージセンサはＣＣＤが有している様々なデメリットを克服している。
ＭＯＳイメージセンサの信号読み出し方式については様々なものが提案されており、一般的には、画素アレイの中のある一行の画素を選択し、選択された画素でそれぞれ生じた画素信号を並列に垂直信号線を介して読み出す列並列出力型のＭＯＳイメージセンサがよく用いられている（例えば、特許文献１参照）。
図７は、特許文献１に開示された従来技術を示すブロック図である。同図に記載された電圧比較器１２００は、比較判定動作を行う第１アンプ１２１０と、判定信号を増幅する第２アンプ１２２０と、ミラー回路１２３０とから構成される。第１アンプ１２１０は、ＰＭＯＳトランジスタＰＴ２１１〜ＰＴ２１４と、ＮＭＯＳトランジスタＭＴ２１１〜ＮＴ２１３と、サンプリング容量Ｃ２１２、Ｃ２１３とを有する。第２アンプ１２２０は、ＰＭＯＳトランジスタＰＴ２０３と、ＮＭＯＳトランジスタＮＴ２２１、ＮＴ２２２と、サンプリング容量Ｃ２２１とを有する。また、ミラー回路１２３０は、ＰＭＯＳトランジスタＰＴ２３１〜ＰＴ２３３と、ＮＭＯＳトランジスタＮＴ２３１とを有する。ミラー回路１２３０では、第２アンプ１２２０に流れる電流Ｉ１をミラーした電流Ｉ２（Ｉ１＝Ｉ２）が流れる構成となっている。
特開２００９−１２４５１４号公報
また、列並列出力型ＭＯＳイメージセンサの中でも、図８に示すようなアナログ−デジタル変換器（以下、ＡＤＣ（Ａｎａｌｏｇ Ｄｉｇｉｔａｌ Ｃｏｎｖｅｒｔｅｒ）と略す）を画素列毎に搭載し、画素信号をデジタル信号として出力するタイプのＭＯＳイメージセンサが提案されている。以下にＡＤＣを画素列毎に搭載した、列並列出力型ＭＯＳイメージセンサについて説明する。
図８に示す固体撮像装置１０００は、撮像部となる画素部１００２がアレイ状に配置された画素アレイ１００３と、垂直走査回路１００４と、画素列毎に備えた垂直信号線１００５と、電流源回路１００６と、画素列毎に備えた列ＡＤＣ１００８ａで構成される列信号処理部１００９ａと、水平走査回路１０１０と、参照信号／バイアス生成部１０１１と、通信・タイミング制御部１０１２と、出力回路１０１３とを有する。列ＡＤＣ１００８ａは、電圧比較器１０１４ａと、カウンタ部１０１５と、スイッチ１０１６と、データ記憶部１０１７とで構成されている。
次に、画素列毎に備えた列ＡＤＣ１００８ａの動作について説明する。垂直信号線１００５に出力された画素信号（Ｖｓｉｇ）は、電圧比較器１０１４ａに入力される。また、電圧比較器１０１４ａには、参照信号／バイアス生成部１０１１で生成される参照電圧を階段状に変化させたランプ信号ＲＡＭＰが入力される。ランプ信号ＲＡＭＰはある一定の傾きをもち線形に変化する波形であり、画素信号（Ｖｓｉｇ）は、電圧比較器１０１４ａにてランプ信号ＲＡＭＰと比較される。ランプ信号ＲＡＭＰとカウンタ部１０１５のカウンタ値は対応して変化しており、ランプ信号ＲＡＭＰの電圧変化は、時間あたりのクロック数としてカウンタ部１０１５でカウントされ、デジタル値に変換される。
詳細には、画素信号（Ｖｓｉｇ）とランプ信号ＲＡＭＰの電圧の大小関係が入れ替わった時、電圧比較器１０１４ａの出力が反転（例えばＬレベルからＨレベルに反転）し、通信・タイミング制御部１０１２からカウンタ部１０１５への入力クロックが停止することでカウンタ部１０１５が停止し、画素信号（Ｖｓｉｇ）はデジタル値に変換され、ＡＤ変換動作は完了する。また、画素列毎にＡＤ変換されたデジタル値は、一旦データ記憶部１０１７に保持され、水平走査回路１０１０により順次水平方向に転送されて出力回路１０１３に出力される。
このように、列ＡＤＣを搭載したＭＯＳイメージセンサでは、画素信号（Ｖｓｉｇ）とランプ信号ＲＡＭＰを電圧比較器にて比較判定することでＡＤ変換を実現している。
しかしながら、このような電圧比較器１０１４ａでは、レイアウトの制約上、電圧比較器のアナログ電源及びＧＮＤ配線は各列で共通のため、多くの電圧比較器１０１４ａが一斉動作する場合など、共通インピーダンスの影響でＩＲドロップ（電圧降下）を起こし、比較判定前後でアナログ電源またはＧＮＤの電位が変動してしまう。つまり、アナログ電源の電位の変動の影響により、電圧比較器１０１４ａの判定点が時間的に前後し、比較判定の誤動作を起こす。
この電圧比較器１０１４ａの判定誤動作は、ストリーキングやシェーディングといった撮像特性を悪化させる原因となるため、特許文献１では、この電圧比較器１０１４ａの誤動作を以下のようにして防止している。
特許文献１に記載の電圧比較器１２００（図７参照）では、判定動作を行う際、比較判定前はミラー回路１２３０に電流Ｉ２が流れ、比較判定後はミラー回路１２３０に電流Ｉ２が流れないよう制御することで、電流Ｉ１＋Ｉ２を比較判定前後で変化させない構成をとっている。しかしながら、判定動作を行う際、第２アンプ１２２０に流れる電流Ｉ１がオンし、ミラー回路１２３０に流れる電流Ｉ２がオフするため、この電流切り替え時の遅延差分により、電流Ｉ１＋Ｉ２が変動してしまう。特に、図９（ａ）に示すような低照度画像を撮像する場合、この電流変動がストリーキングやシェーディングといった撮像特性を悪化させる要因となる。
以下に、図９（ａ）に示す低照度画像における、ｎ行目の画素信号を電圧比較器１２００にて比較判定する動作について、図９（ｂ）を用いて説明する。図９（ｂ）に記載の画素信号とランプ信号は、各々電圧比較器１２００のＮＤ２１４とＮＤ２１３の電位を示している。また、ランプ信号は、負の傾きをもち線形に変化するランプ波形で、暗いレベル（低照度側）から明るいレベル（高照度側）へと比較判定を行う場合について説明する。
まず、時刻Ｔ０で、領域Ａの画素信号（ＶｓｉｇＡ）とランプ信号ＲＡＭＰの電圧が交差し、第１アンプ１２１０の出力が反転する。この反転動作により第２アンプ１２２０に流れる電流Ｉ１がオンし、ミラー回路１２３０に流れる電流Ｉ２がオフするため、電流切り替え時に電流Ｉ１＋Ｉ２が変動する。レイアウトの制約上、電圧比較器１２００のＶＤＤ及びＧＮＤ配線は画素列毎で共通のため、電流Ｉ１＋Ｉ２の変動によるＩＲドロップの影響により、ＶＤＤまたはＧＮＤ電位が変動する。
次に、領域Ｂ（領域Ａよりも照度が明るいレベルの領域）の画素信号（ＶｓｉｇＢ）は、時刻Ｔ２で比較判定されるべきだが、上記ＩＲドロップによるＶＤＤまたはＧＮＤ電位の変動により、画素信号（ＶｓｉｇＢ）が変動するため、画素信号（ＶｓｉｇＢ）とランプ信号ＲＡＭＰは時刻Ｔ１で交差し、比較判定される。
このように、特許文献１で開示した従来技術では、電圧比較器１２００にて電流Ｉ１と電流Ｉ２の切り替え時に電圧比較器１２００の電流Ｉ１＋Ｉ２が変動し、比較判定の誤動作を起こすため、高精度なＡＤ変換が実施されず、ストリーキングやシェーディングを高精度に除去できないという課題を有している。さらに、第１アンプ、第２アンプとは別途、ミラー回路を各画素列に備える必要があるため、電圧比較器の素子数が増加し、回路規模の増大を招いてしまう。
上記課題を鑑み、本発明は、ストリーキングやシェーディングといった画像不良を発生させない固体撮像装置、カメラ及び固体撮像装置の駆動方法を提供することを目的とする。
上記課題を解決するため、本発明の一形態に係る固体撮像装置は、入射光量に応じたアナログの画素信号を生成する複数の画素部がアレイ状に配列された画素アレイ領域と、前記複数の画素部の列毎に設けられ、前記画素信号を参照信号と比較する比較部と、前記比較処理の開始時刻から前記画素信号が前記参照信号よりも大きくなる時刻までの時間をカウントするカウンタ部とを備え、前記比較部は、前記画素信号が入力される第１トランジスタと、前記参照信号が入力される第２トランジスタとが差動対を構成するよう接続された差動部と、前記差動部の出力信号を増幅する増幅部と、前記増幅部に流れる電流を一定に保つためのクリップ部と、を備える。
これにより、比較部の電源またはＧＮＤ電位の変動を、回路規模の増大を招くことなく高精度に抑制することができるため、比較部の判定誤動作を防止できる。したがって、高精度にストリーキングやシェーディングといった画像不良を抑制し、画質の向上を図ることができる。
また、本発明の一形態に係る固体撮像装置は、前記増幅部は、前記差動部の出力信号を受ける第３トランジスタを備え、前記クリップ部は、前記第３トランジスタと並列に接続されたクリップトランジスタを備えることが好ましい。
これにより、比較部が動作している間及び動作していない間のいずれにおいても、増幅部に一定の電流を供給することができる。
また、本発明の一形態に係る固体撮像装置は、前記比較部は、前記差動部及び前記増幅部に代えて、前記画素信号及び前記参照信号を交互に受ける第４トランジスタを有し前記画素信号と前記参照信号とを交互に増幅するチョッパ型増幅部を備え、前記クリップ部は、前記第４トランジスタと並列に接続されたクリップトランジスタを備えることが好ましい。
これにより、チョッパ型増幅部を備える固体撮像装置においても、比較部の電源またはＧＮＤ電位の変動を、回路規模の増大を招くことなく高精度に抑制することができるため、比較部の判定誤動作を防止できる。
また、本発明の一形態に係る固体撮像装置は、前記第３トランジスタまたは前記第４トランジスタ、及び、前記クリップトランジスタのソースまたはドレインは、トランジスタに電圧を供給するための基準電圧線に接続され、前記基準電圧線の電圧は、前記クリップトランジスタを飽和領域で動作させる最小限の電圧であることが好ましい。
また、本発明の一形態に係る固体撮像装置は、前記クリップトランジスタのゲート端子には、少なくとも前記比較部が動作している間、一定の電圧が印加されることが好ましい。
これにより、クリップトランジスタのチャネル長変調効果による電流変動を抑制するため、クリップ電圧ＣＬＩＰには、確実にクリップトランジスタを飽和領域で動作させることができる。
また、本発明の一形態に係る固体撮像装置は、前記クリップトランジスタは、前記比較部が動作している間は導通状態であり、前記比較部が動作していない間は非導通状態であることが好ましい。
これにより、比較部が動作している間はクリップトランジスタから増幅部へ電流が供給されるので、比較部が動作しているときの第３トランジスタまたは第４トランジスタの電流変動による影響を抑制して、増幅部へ安定した電流を供給できる。
また、本発明の一形態に係る固体撮像装置は、前記比較部は、出力端にレベルシフタ（１４５）を備え、前記レベルシフタは、前記比較部から出力される電源電位及び接地電位を、前記カウンタの電源電位及び接地電位と等しくなるようにレベルシフトさせることが好ましい。
これにより、比較部で比較処理を正常に行いつつ、カウンタ部でのカウンタ動作を正常に行うことができる。
また、本発明の一形態に係る固体撮像装置は、前記差動部は、前記第１トランジスタ及び前記第２トランジスタに実質的に同じ大きさの電流を供給する電流ミラー回路を備えることが好ましい。
これにより、第１トランジスタ及び第２トランジスタに実質的に同じ大きさの電流を供給することができるので、増幅部の電圧を一定にすることができる。
上記課題を解決するため、本発明の一形態に係るカメラは、上記した特徴を有する固体撮像装置を備えている。
これにより、当該カメラにおいても、比較部の電源またはＧＮＤ電位の変動を、回路規模の増大を招くことなく高精度に抑制することができるため、比較部の判定誤動作を防止できる。したがって、高精度にストリーキングやシェーディングといった画像不良を抑制し、画質の向上を図ることができる。
上記課題を解決するため、本発明の一形態に係る固体撮像装置の駆動方法は、前記固体撮像装置は、入射光量に応じたアナログの画素信号を生成する複数の画素部がアレイ状に配列された画素アレイ領域と、前記複数の画素部の列毎に設けられ、前記画素信号を参照信号と比較する比較部とを備え、前記比較部は、前記画素信号が入力される第１トランジスタと、前記参照信号が入力される第２トランジスタとが差動対を構成するよう接続された差動部と、前記差動部の出力信号を増幅する増幅部と、前記増幅部に流れる電流を一定に保つためのクリップ部と、を備え、前記比較部が動作している間、前記クリップ部に設けられたクリップトランジスタは導通状態であり、前記比較部が動作していない間、前記クリップトランジスタは非導通状態である。
これにより、比較部の電源またはＧＮＤ電位の変動を、回路規模の増大を招くことなく高精度に抑制することができるため、比較部の判定誤動作を防止できる。したがって、高精度にストリーキングやシェーディングといった画像不良を抑制し、画質の向上を図ることができる。
また、前記固体撮像装置は、前記比較部における比較処理と並行して、前記比較処理の開始時刻から前記画素信号が前記参照信号よりも大きくなる時刻までの時間をカウントするカウンタ部と、前記比較部の出力端に設けられたレベルシフタとを備え、前記レベルシフタにより、前記比較部から出力される電源電位及び接地電位を、前記カウンタの電源電位及び接地電位と等しくなるようにレベルシフトさせることが好ましい。
これにより、比較部で比較の処理を正常に行いつつ、カウンタ部でのカウンタ動作を正常に行うことができる。
本発明の固体撮像装置によれば、ストリーキングやシェーディングといった画像不良を発生させない固体撮像装置、カメラ及び固体撮像装置の駆動方法を提供することができる。
図１は、本発明の実施の形態１に係る固体撮像装置の構成を示すブロック図である。 図２は、画素部の構成の一例を示す回路構成図である。 図３は、本発明の実施の形態１に係る電圧比較器の構成の一例を示す回路構成図である。 図４は、本発明の実施の形態１に係る電圧比較器のタイミングチャートである。 図５は、本発明の実施の形態２に係る電圧比較器の構成の一例を示す回路構成図である。 図６は、本発明の実施の形態３に係る撮像装置（カメラ）の構成を示すブロック図である。 図７は、従来技術の電圧比較器を示す回路構成図である。 図８は、列並列ＡＤＣを搭載した固体撮像装置の構成例を示すブロック図である。 図９は、電圧比較器にて発生する比較判定誤動作の一例を説明する図である。
（実施の形態１）
以下、本発明の実施の形態１に係る固体撮像装置について、図面を参照して詳細に説明する。なお、本発明について、以下の実施の形態及び添付の図面を用いて説明を行うが、これは例示を目的としており、本発明がこれらに限定されることを意図しない。
図１は、本発明の実施の形態１に係り、列ＡＤＣ８ｂを搭載した固体撮像装置１００の構成を示すブロック図である。同図に示した固体撮像装置１００と図８に示した固体撮像装置１０００との相違点は、列ＡＤＣ内の電圧比較器の構成が異なる点である。
図１に示すように、固体撮像装置１００は、画素部２がアレイ状に配置された画素アレイ３と、垂直走査回路４と、画素列毎に備えた垂直信号線５と、電流源回路６と、列信号処理部９ｂと、水平走査回路１０と、参照信号／バイアス生成部１１と、通信・タイミング制御部１２と、出力回路１３とを備える。
画素部２は、フォトダイオード２０１（図２参照）で光電変換により生成された画素信号を増幅し、垂直信号線５に出力する機能を有する。画素部２の構成は、後に詳しく説明する。
垂直信号線５は、列毎に設けられ、各列の垂直信号線５は、各画素部２から出力された画素信号を電流源回路６へ転送する機能を有する。
電流源回路６は、画素アレイ３の各画素部２で生成された画素信号を列毎に増幅するためのソースフォロア回路を構成する、定電流トランジスタ２０７（図２参照）を含む。
垂直走査回路４は、行単位で画素部２のリセット動作、電荷の蓄積動作、及び読み出し動作を制御する機能を有する。
参照信号／バイアス生成部１１は、画素部２、垂直走査回路４、電流源回路６、水平走査回路１０、列ＡＤＣ８ｂ内の電圧比較器１４ｂに必要なタイミング信号、バイアス信号、参照信号を供給する機能を有する。
列信号処理部９ｂは、複数の列ＡＤＣ８ｂにより構成されている。各列ＡＤＣ８ｂは、列毎に配置され、列毎の画素信号をｎビット（ｎは自然数）のデジタル値に変換する機能を有する。列ＡＤＣ８ｂの構成については、後に詳しく説明する。
通信・タイミング制御部１２は、参照信号／バイアス生成部１１、列ＡＤＣ８ｂ内のカウンタ部１５、スイッチ１６、データ記憶部１７、水平走査回路１０に必要なタイミング信号を供給する機能を有する。
水平走査回路１０は、列信号処理部９ｂに保持された一行分の画素信号を順次選択し、出力回路１３へ読み出す機能を有する。
図２は、画素部２の構成の一例を示す回路構成図である。図２に示す画素部２は、４つのトランジスタで構成されている。図２に示すように、画素部２は、光電変換により受光量に応じた信号電荷を生成する受光素子であるフォトダイオード２０１と、フォトダイオード２０１の信号電荷を信号電圧に変換するフローティングディフュージョン（ＦＤ）２０６と、フォトダイオード２０１の光信号電荷をフローティングディフュージョン２０６に転送する転送トランジスタ２０２と、フローティングディフュージョン２０６の信号電圧を増幅する増幅トランジスタ２０３と、フローティングディフュージョン２０６の信号電圧をリセットするためのリセットトランジスタ２０４と、画素行毎に画素を選択して画素信号を垂直信号線５に出力する選択トランジスタ２０５とを備えている。
また、転送トランジスタ２０２、選択トランジスタ２０５、リセットトランジスタ２０４には、垂直走査回路４から転送パルス信号（ＴＲＡＮ）、選択パルス信号（ＳＥＬ）、リセットパルス信号（ＲＳＴ）が供給され、電荷の蓄積動作、読み出し動作及びリセット動作が制御される。
ここで、画素部２の動作について詳細に説明する。リセットトランジスタ２０４のゲートにリセットパルス信号（ＲＳＴ）（Ｈレベルの電圧信号）が印加されると、フローティングディフュージョン２０６の電圧は、リセットレベルとなる。次に、転送パルス信号（ＴＲＡＮ）（Ｈレベルの電圧信号）が転送トランジスタ２０２のゲートに印加されると、フォトダイオード２０１に蓄積された光信号電荷がフローティングディフュージョン２０６に転送され、フローティングディフュージョン２０６の電圧はリセットレベルから信号電荷量に応じて低下する。この低下した電圧は、画素部２の増幅トランジスタ２０３と垂直信号線５毎に電流源回路６に設けられた電流源トランジスタ２０７とで構成されるソースフォロア回路により増幅される。さらに、垂直走査回路４により、選択パルス信号（ＳＥＬ）を選択トランジスタ２０５が印加されることで、画素信号ＡＤＩＮが画素列毎の垂直信号線５に出力される。
なお、画素部２の構成は上記した４つのトランジスタを備える構成のものに限られるものではなく、選択トランジスタ２０５のない３つのトランジスタを備える構成のものなどを用いてもよい。
また、リセットパルス信号（ＲＳＴ）、転送パルス信号（ＴＲＡＮ）、及び選択パルス信号（ＳＥＬ）は、図１に記載された垂直走査回路４から各画素部２へ供給される。
列ＡＤＣ８ｂは、本実施の形態にて特徴となる電圧比較器１４ｂと、カウンタ部１５と、スイッチ１６と、データ記憶部１７とで構成されている。
詳細には、列ＡＤＣ８ｂは、垂直信号線５毎に、つまり、画素列毎に設けられ、参照信号／バイアス生成部１１にて生成されるランプ信号（参照信号）ＲＡＭＰと画素部２から垂直信号線５を経由し得られる画素信号ＡＤＩＮとの信号電圧の大小を比較する電圧比較器１４ｂと、比較時間をカウントするカウンタ部１５と、カウント結果を保持するデータ記憶部１７と、カウンタ部１５でカウントしたカウント結果をカウンタ部１５からデータ記憶部１７に出力するためのスイッチ１６とを備えている。
以下に、列ＡＤＣ８ｂの動作について説明する。まず、垂直信号線５に出力された画素信号ＡＤＩＮは、電圧比較器１４ｂにてランプ信号ＲＡＭＰとの信号電圧の大小が比較される。電圧比較器１４ｂの具体的な構成、機能については後述する。
ランプ信号ＲＡＭＰとカウンタ部１５のカウンタ値は対応して変化しており、ランプ信号ＲＡＭＰの電圧変化は、時間あたりのクロック数としてカウンタ部１５でカウントされ、ｎビット（ｎは自然数）のデジタル値に変換される。また、ランプ信号ＲＡＭＰは、負の傾きをもち線形に変化するランプ波形である。
詳細には、画素信号ＡＤＩＮ及びランプ信号ＲＡＭＰが電圧比較器１４ｂに入力されることによりカウンタ部１５においてカウンタ値のカウントが開始される。ここで、カウントが開始された時のランプ信号ＲＡＭＰの大きさは画素信号ＡＤＩＮの大きさよりも大きい。ランプ信号ＲＡＭＰは負の傾きをもち線形に変化するランプ波形であるので、時間の経過と共に電圧が小さくなり、画素信号ＡＤＩＮの電圧に対してランプ信号ＲＡＭＰの電圧が小さくなった時、電圧比較器１４ｂの出力信号の極性が反転（例えば、ＬレベルからＨレベルに反転）することにより、通信・タイミング制御部１２からカウンタ部１５への入力クロックが停止する。これにより、カウンタ部１５が停止し、画素信号ＡＤＩＮの大きさに対応したクロック数が得られることにより、画素信号ＡＤＩＮはデジタル値に変換され、ＡＤ変換動作は完了する。また、画素列毎にＡＤ変換されたデジタル値は、一旦データ記憶部１７に保持され、水平走査回路１０により順次水平方向に転送されて出力回路１３に出力される。
本実施の形態に係る電圧比較器１４ｂにおいては、電圧比較器１４ｂの電源またはＧＮＤ電位の変動を、回路規模の増大を招くことなく高精度に抑制することができるため、電圧比較器１４ｂの判定誤動作を防止できる。
以下に、本実施の形態にて特徴となる電圧比較器１４ｂの構成、機能について詳細に説明する。
図３は、本実施の形態に係る電圧比較器１４ｂの構成の一例を示す回路図である。図３に示すように、電圧比較器１４ｂは、第１アンプ１４２と、第２アンプ１４３と、クリップ部１４４と、レベルシフタ１４５とを有している。
第１アンプ１４２は、本発明の実施の形態における差動部に相当し、ＰチャネルＭＯＳ（ＰＭＯＳ）トランジスタ３００、３０１、３０４、３０５と、ＮチャネルＭＯＳ（ＮＭＯＳ）トランジスタ３０２、３０３と、電流源３０６と、サンプリング容量としての第１のキャパシタ３０７、第２のキャパシタ３０８とを備えている。
第１アンプ１４２は、ＮＭＯＳトランジスタ３０２と３０３と電流源３０６とで差動比較部１４２ａを構成し、ＰＭＯＳトランジスタ３００と３０１とでカレントミラー回路１４２ｂを構成している。また、第１アンプ１４２には、画素信号ＡＤＩＮ、ランプ信号ＲＡＭＰが各々入力され、比較判定後、判定信号は出力ノードＶａ３０９から第２アンプ１４３に出力される。
詳細には、差動比較部１４２ａは、ＮＭＯＳトランジスタ３０２に入力されるランプ信号ＲＡＭＰの電圧とＮＭＯＳトランジスタ３０３に入力される画素信号ＡＤＩＮの電圧を比較し、ランプ信号ＲＡＭＰが大きい場合には出力ノードＶａ３０９にＨレベルの信号電圧を出力し、画素信号ＡＤＩＮが大きい場合にはＬレベルの信号電圧を出力する。
カレントミラー回路１４２ｂは、差動比較部１４２ａのＮＭＯＳトランジスタ３０２及び３０３に、実質的に同じ大きさの電流を供給する機能を有する。ここで、実質的に同じ大きさの電流とは、ＮＭＯＳトランジスタ３０２及び３０３のサイズが同じ場合には同じ大きさの電流であり、ＮＭＯＳトランジスタ３０２及び３０３のサイズが異なる場合には、各トランジスタのサイズに比例した大きさの電流をいう。
また、アンプ動作開始時には、動作点を決めるため、アンプの入力を初期化レベルにリセットする必要がある。ＰＭＯＳトランジスタ３０４及び３０５は、リセットスイッチとして機能し、キャパシタ３０７及び３０８が初期化レベルのサンプリング容量として機能する。
第２アンプ１４３は、本発明の実施の形態における増幅部に相当し、ＰＭＯＳトランジスタ３１０と、ＮＭＯＳトランジスタ３１１とを備えている。ＰＭＯＳトランジスタ３１０のゲートには、第１アンプ１４２で比較判定された判定信号が印加される。ＮＭＯＳトランジスタ３１１のゲートには、定電圧ＶＢＩＡＳが印加される。第２アンプ１４３は、反転増幅アンプを構成し、第１アンプ１４２の判定信号を反転増幅し、出力ノードＶｂ３１３に出力する。
また、第２アンプ１４３の出力ノードＶｂ３１３には、クリップ部１４４が接続されている。クリップ部１４４は、ゲートにクリップ電圧ＣＬＩＰが印加されるＮＭＯＳトランジスタ３１２を備えている。ＮＭＯＳトランジスタ３１２は、本発明の実施の形態におけるクリップトランジスタに相当する。ＮＭＯＳトランジスタ３１２は、クリップ電圧によりトランジスタの飽和領域で動作している。クリップ電圧は、ＮＭＯＳトランジスタ３１２を飽和領域で動作させる電圧である。なお、クリップ電圧は、ＮＭＯＳトランジスタ３１２を飽和領域で動作させる最小限の電圧であることが好ましい。
クリップ部１４４を備えることで、出力ノードＶｂ３１３の電圧は、定電流源ＮＭＯＳトランジスタ３１１がトランジスタの飽和領域で動作しなくなる電圧（Ｖｂ＿ｍｉｎ）以下に低下しないよう、一定の電圧に保持（電圧クリップ）されている。
なお、ＮＭＯＳトランジスタ３１２のゲートには、少なくとも電圧比較器１４ｂが動作している間は、一定の電圧が印加される。つまり、少なくとも電圧比較器１４ｂが動作している間は、ＮＭＯＳトランジスタ３１２は導通状態である。
画素信号ＡＤＩＮとランプ信号ＲＡＭＰが比較判定される前、つまり、画素信号ＡＤＩＮのほうがランプ信号ＲＡＭＰよりも小さい場合には、第１アンプ１４２の出力ノードＶａ３０９はＨレベルの信号電圧のため、第２アンプ１４３のＰＭＯＳトランジスタ３１０はオフ状態となり、電流Ｉ３は流れない（Ｉ３＝０）。このとき、第２アンプ１４３の出力ノードＶｂ３１３は、定電流源ＮＭＯＳトランジスタ３１１がトランジスタの飽和領域で動作しなくなる電圧（Ｖｂ＿ｍｉｎ）以下に低下しないよう、クリップ部１４４により電圧クリップされる。つまり、クリップ部１４４のＮＭＯＳトランジスタ３１２には、電流Ｉ４が流れる。したがって、第２アンプ１４３の定電流源ＮＭＯＳトランジスタ３１１に流れる電流をＩ５とすると、比較判定前には、第２アンプ１４３の定電流源ＮＭＯＳトランジスタ３１１にＩ５＝Ｉ４の定電流が流れる。
また、画素信号ＡＤＩＮとランプ信号ＲＡＭＰが比較判定される、つまり、画素信号ＡＤＩＮのほうがランプ信号ＲＡＭＰよりも大きくなると、第１アンプ１４２の出力ノードＶａ３０９はＨレベルの出力信号からＬレベルの出力信号に極性が反転する。これにより、第２アンプ１４３のＰＭＯＳトランジスタ３１０がオン状態となり、電流Ｉ３が流れる。一方、第２アンプ１４３の出力ノードＶｂ３１３は、Ｈレベルの信号電圧となるため、クリップ部１４４のＮＭＯＳトランジスタ３１２には電流Ｉ４は流れなくなる（Ｉ４＝０）。したがって、比較判定後は、第２アンプ１４３の定電流源ＮＭＯＳトランジスタ３１１にＩ５＝Ｉ３の定電流が流れる。
ここで、ＰＭＯＳトランジスタ３１０及びＮＭＯＳトランジスタ３１２は、いずれも一端が基準電圧線（ＡＶＤＤ）に接続され、他端が出力ノードＶｂ３１３に接続されて並列接続となっている。基準電圧線は、トランジスタに基準電圧を与えるための電圧線である。比較判定前は、クリップ部１４４のＮＭＯＳトランジスタ３１２がオン状態となり、第２アンプ１４３のＰＭＯＳトランジスタ３１０がオフ状態となるため、Ｉ５＝Ｉ４の定電流が流れる。また比較判定後は、クリップ部１４４のＮＭＯＳトランジスタ３１２がオフ状態となり、第２アンプ１４３のＰＭＯＳトランジスタ３１０がオン状態となるため、Ｉ５＝Ｉ３の定電流が流れる。したがって、比較判定の前後を通じて、Ｉ５＝Ｉ３＋Ｉ４は一定値となる。
このように、電圧比較器１４ｂにクリップ部１４４を備えることで、画素信号ＡＤＩＮとランプ信号ＲＡＭＰの比較判定前後に関わらず、第２アンプ１４３のＮＭＯＳトランジスタ３１１には一定の電流Ｉ５が流れる。
しかしながら、前述したように、第２アンプ１４３の出力ノードＶｂ３１３のＬレベルの信号電圧は、Ｖｂ＿ｍｉｎ以下に低下しないようクリップされており、ＧＮＤレベルまで低下しない。
電圧比較器１４ｂの後段に備えたカウンタ部１５では、電圧比較器１４ｂの出力信号がＬレベルの出力信号からＨレベルの出力信号に極性が反転することによりカウンタ動作を停止させる。したがって、第２アンプ１４３の出力ノードＶｂ３１３のＬレベルの信号電圧がＧＮＤレベルまで低下しないと、正常なＡＤ変換動作が実施できない。
そこで、本実施の形態では、図３に示すように、第２アンプ１４３の出力ノードＶｂ３１３と電圧比較器１４ｂの出力信号（ＡＤＯＵＴ）との間に、レベルシフタ１４５を備えている。電圧比較器１４ｂの後段に設けられるカウンタ部１５の電源は、ＤＶＤＤ（アナログ電源とは異なるデジタル電源）及びＤＧＮＤ（アナログＧＮＤとは異なるデジタルＧＮＤ）であり、電圧比較器１４ｂの出力信号（ＡＤＯＵＴ）がＬレベル（ＤＧＮＤ）の信号電圧からＨレベル（ＤＶＤＤ）の信号電圧に極性が反転することによりカウンタ動作を停止させる。
このため、レベルシフタ１４５の電源及びＧＮＤには、カウンタ部１５と同様のＤＶＤＤ及びＤＧＮＤを用いており、第２アンプ１４３の出力ノードＶｂ３１３のＨレベルの信号電圧をＡＶＤＤからＤＶＤＤに電圧変換させ、Ｌレベルの信号電圧をＶｂ＿ｍｉｎからＤＧＮＤに電圧変換させている。
このレベルシフタ１４５は、例えばＣＭＯＳインバータ等で構成し、ＮＭＯＳトランジスタとＰＭＯＳトランジスタのチャネル長及びチャネル幅を調整することで、ＮＭＯＳトランジスタとＰＭＯＳトランジスタのしきい値電圧を最適化し、レベルシフタとして実現することができる。ＣＭＯＳインバータはＮＭＯＳトランジスタとＰＭＯＳトランジスタの２素子構成のため、回路規模を増大させずにレベルシフタ１４５を実現できる。
このような構成とすることで、電圧比較器１４ｂに流れる電流は、比較判定前後で変動せず、アナログ電源またはＧＮＤ電位変動に起因する電圧比較器の判定誤動作を防止することができる。
また、クリップ部１４４でクリップ動作をさせるためには、ＮＭＯＳトランジスタ３１２が飽和領域で動作する必要がある。ここで、ＮＭＯＳトランジスタ３１２のチャネル長変調効果によるＩ４の電流変動を抑制するため、クリップ電圧ＣＬＩＰには、ＮＭＯＳトランジスタ３１２を飽和領域で動作させる最小限の電圧を印加するのが好ましい。
また、クリップ電圧ＣＬＩＰは、参照信号／バイアス生成部１１で生成してもよいし、カウンタ部１５で用いているデジタル電源（ＤＶＤＤ）を印加しても良い。
次に、本実施の形態に係る電圧比較器１４ｂの動作について、図４のタイミングチャートに関連付けて説明する。列ＡＤＣを備えた列並列出力型ＭＯＳイメージセンサでは、画素信号と画素リセット信号の２回読み出しを行い、カウンタにて画素信号から画素リセット信号を減算し、ｋＴＣノイズ（熱雑音）やリセットノイズをキャンセルする、いわゆるＣＤＳ（Ｃｏｒｒｅｌａｔｅｄ Ｄｏｕｂｌｅ Ｓａｍｐｌｉｎｇ）動作を行うが、本実施の形態における電圧比較器１４ｂの動作・タイミングの説明では、画素信号についてのみ説明する。
図４に示すように、時刻Ｔ３から時刻Ｔ４の期間は、電圧比較器１４ｂのリセット期間である。電圧比較器１４ｂのリセット期間には、第１アンプ１４２のＰＭＯＳトランジスタ３０４、３０５のゲートに、リセット信号ＣＭＰＲＳ１がＬレベルで供給される。リセット信号ＣＭＰＲＳ１がＬレベルで供給されることにより、第１アンプのＰＭＯＳトランジスタ３０４、３０５がオン状態となる。これにより、ランプ信号ＲＡＭＰのオフセットレベル、画素信号ＡＤＩＮのリセットレベルをサンプリングし、サンプリング容量である第１のキャパシタ３０７、第２のキャパシタ３０８に各々電荷が蓄積される。
時刻Ｔ４で、リセット信号ＣＭＰＲＳ１がＬレベルからＨレベルに切り替わると、第１アンプのＰＭＯＳトランジスタ３０４、３０５がオフになる。これにより、第１のキャパシタ３０７、第２のキャパシタ３０８に接続しているＮＭＯＳトランジスタ３０２、３０３のゲートはハイインピーダンス状態となり、電圧比較器１４ｂのリセット動作は終了される。
時刻Ｔ５から時刻Ｔ７の期間は、画素信号のＡＤ変換期間である。ＮＭＯＳトランジスタ３０２、３０３のゲートはハイインピーダンス状態となっているので、ランプ信号ＲＡＭＰのランプ波形に追従し、ＮＭＯＳトランジスタ３０２、３０３のゲート電圧が変化して画素信号ＡＤＩＮとの比較動作が開始される。
時刻Ｔ５からＴ６の期間は、電圧比較器１４ｂの比較判定前、つまり、画素信号ＡＤＩＮのほうがランプ信号ＲＡＭＰよりも小さい場合を示す。この期間では、第１アンプ１４２の出力ノードＶａ３０９はＨレベルの信号電圧（ＡＶＤＤ）となるため、第２アンプ１４３のＰＭＯＳトランジスタ３１０はオフ状態となり、電流Ｉ３は流れない（Ｉ３＝０）。このとき、第２アンプ１４３の出力ノードＶｂ３１３は、定電流源ＮＭＯＳトランジスタ３１１が飽和領域で動作しなくなる電圧（Ｖｂ＿ｍｉｎ）以下に低下しないよう、電圧クリップされている。これにより、クリップ部１４４のＮＭＯＳトランジスタ３１２には電流Ｉ４が流れるため、比較判定動作前の第２アンプ１４３のＮＭＯＳトランジスタ３１１には、Ｉ５＝Ｉ４の定電流が流れる。
時刻Ｔ６で、画素信号ＡＤＩＮとランプ信号ＲＡＭＰの電圧が交差した時、つまり、画素信号ＡＤＩＮのほうがランプ信号ＲＡＭＰよりも大きくなると、第１アンプ１４２の出力ノードＶａ３０９は、Ｈレベルの信号電圧（ＡＶＤＤ）からＬレベルの信号電圧（ＡＧＮＤ）へ変化する。これにより、第２アンプ１４３のＰＭＯＳトランジスタ３１０はオン状態となり、電流Ｉ３が流れる。第２アンプ１４３は反転増幅アンプとして動作するため、出力ノードＶｂ３１３はＨレベルの信号電圧（ＡＶＤＤ）となり、クリップ部１４４のＮＭＯＳトランジスタ３１２はオフ状態となり、電流Ｉ４は流れなくなる（Ｉ４＝０）。これにより、比較判定動作後の第２アンプ１４３のＮＭＯＳトランジスタ３１１には、Ｉ５＝Ｉ３の定電流が流れる。
ここで、ＰＭＯＳトランジスタ３１０及びＮＭＯＳトランジスタ３１２は、いずれも一端が基準電圧線（ＡＶＤＤ）に接続され、他端が出力ノードＶｂ３１３に接続された並列接続となっている。比較判定前は、クリップ部１４４のＮＭＯＳトランジスタ３１２がオン状態となり、第２アンプ１４３のＰＭＯＳトランジスタ３１０がオフ状態となるため、Ｉ５＝Ｉ４の定電流が流れる。また比較判定後は、クリップ部１４４のＮＭＯＳトランジスタ３１２がオフ状態となり、第２アンプ１４３のＰＭＯＳトランジスタ３１０がオン状態となるため、Ｉ５＝Ｉ３の定電流が流れる。したがって、比較判定の前後を通じて、Ｉ５＝Ｉ３＋Ｉ４は一定値となる。
したがって、ＡＤＩＮから入力される画素信号ＡＤＩＮとＲＡＭＰから入力されるランプ信号ＲＡＭＰの電圧の大小が入れ替わる前後において、電圧比較器１４ｂの第２アンプ１４３に流れる電流Ｉ５は一定で変化せず、アナログ電源またはＧＮＤ変動に起因する電圧比較器１４ｂの判定誤動作を防止することができる。
なお、本実施の形態に係る固体撮像装置１００において、画素部２は、それぞれ１つのフォトダイオード２０１、転送トランジスタ２０２、フローティングディフュージョン２０６、リセットトランジスタ２０４及び増幅トランジスタ２０３を有する構造、いわゆる１画素１セル構造をとっている。しかし、本発明の固体撮像装置１００は、上記１画素１セル構造のほか、複数のフォトダイオード２０１を含み、さらに、フローティングディフュージョン２０６、リセットトランジスタ２０４及び増幅トランジスタ２０３のいずれか、あるいは、すべてを単位セル内で共有する構造、いわゆる多画素１セル構造を用いることが出来る。
なお、本発明の固体撮像装置１００は、フォトダイオード２０１が半導体基板の表面、すなわち、トランジスタのゲート端子及び配線が形成された面と同じ面側に形成される、いわゆる、表面照射型イメージセンサ（表面照射型固体撮像装置）の構造であってもよいし、フォトダイオード２０１が半導体基板の裏面、すなわちトランジスタのゲート端子及び配線が形成された面に対して裏面側に形成される、いわゆる、裏面照射型イメージセンサ（裏面照射型固体撮像装置）の構造を用いることも出来る。
なお、本発明の固体撮像装置の有する各トランジスタの導電型は、本実施の形態に記載された導電型に限られない。本実施の形態にて説明した各トランジスタの機能及び効果を有するのであれば、逆導電型のトランジスタで構成しても良い。
なお、ブランキング期間等、電圧比較器１４ｂが動作しない期間は、電流源３０６及び電流源トランジスタ３１１をオフするよう動作させても良い。またレベルシフタ１４５内にパワーセーブ機能を備えても良い。
以上説明したように、電圧比較器１４ｂに電流クリップ部１４４を備えることで、比較判定動作による第２アンプ１４３の電流変動を抑制することができる。これにより、アナログ電源またはＧＮＤ電位変動に起因する電圧比較器１４ｂの判定誤動作を防止し、高精度にストリーキングやシェーディングといった画像不良を抑制できる。
このように、本発明の固体撮像装置１００によれば、電圧比較器１４ｂのアナログ電源またはＧＮＤ変動を回路規模の増大を招くことなく、高精度に抑制することができるため、電圧比較器１４ｂの判定誤動作を防止できる。したがって、高精度にストリーキングやシェーディングといった画像不良を抑制し、画質の向上を図ることができる。
（実施の形態２）
次に、本発明の実施の形態２に係る固体撮像装置について図面を参照して説明する。
本実施の形態２に係る固体撮像装置は、実施の形態１に係る固体撮像装置と比較して、電圧比較器の構成が異なる。実施の形態１に記載された固体撮像装置１００と同じ点は説明を省略し、以下、異なる点のみ説明する。
実施の形態１にて述べた電圧比較器１４ｂは、差動部である第１アンプ１４２及び増幅部である第２アンプ１４３を備え、画素信号とランプ信号（参照信号）を差動型のアンプ（第１アンプ１４２及び第２アンプ１４３）にて比較判定を行っていた。本実施の形態に係る電圧比較器１４ｃは、チョッパ型の電圧比較器であり、電圧比較器１４ｂにおける差動部である第１アンプ１４２及び増幅部である第２アンプ１４３に代えて、シングルエンドのアンプ１４６にて画素信号とランプ信号の比較判定を行う。
図５は、本発明の実施の形態２に係る固体撮像装置の電圧比較器１４ｃの構成例を示す回路図である。
電圧比較器１４ｃは、アンプ１４６と、クリップ部１４７と、レベルシフタ１４５と、スイッチＡＤＩＮ３１４と、スイッチＲＡＭＰ３１５とを備えている。スイッチＡＤＩＮ３１４、スイッチＲＡＭＰ３１５には、各々画素信号ＡＤＩＮとランプ信号ＲＡＭＰが入力される。ランプ信号ＲＡＭＰは、実施の形態１に記載のものと同様、負の傾きをもち線形に変化するランプ波形である。
アンプ１４６は、ＰＭＯＳトランジスタ３１８と、電流源であるＮＭＯＳトランジスタ３１９と、サンプリング容量としてのキャパシタ３１６と、アンプ１４６の入力電圧Ｖｉｎ３２１をアンプ１４６の出力電圧Ｖｏｕｔ３２２にリセットするスイッチＣＭＰＲＳ３１７とを備えている。また、ＮＭＯＳトランジスタ３１９のゲートには、定電圧ＶＢＩＡＳ２が印加されている。
以下にアンプ１４６の動作について説明する。
まず、スイッチＡＤＩＮ３１４とスイッチＣＭＰＲＳ３１７をＯＮ状態（ショート）にすると、ＡＤＩＮに入力された画素信号ＡＤＩＮにより、Ｖｉｎ３２１＝Ｖｏｕｔ３２２（＝Ｖｓｉｇ＿ｃｏｍｐとする。）となる。
次に、スイッチＡＤＩＮ３１４とスイッチＣＭＰＲＳ３１７をＯＦＦ状態（オープン）にすると同時に、スイッチＲＡＭＰ３１５をショートさせると、Ｖｉｎ３２１の電圧は、Ｖｓｉｇ＿ｃｏｍｐからランプ信号ＲＡＭＰに追従して低下する。このとき、ＰＭＯＳトランジスタ３１８と、ＮＭＯＳトランジスタ３１９は反転増幅アンプとして動作するため、Ｖｉｎ３２１の電圧が、ＰＭＯＳトランジスタ３１８のしきい値電圧以下に低下すると、ＰＭＯＳトランジスタ３１８はオン状態となり、Ｖｏｕｔ３２２はＨレベルの信号電圧（ＡＶＤＤ）へと極性が反転し、画素信号とランプ信号の比較判定が行われる。
このように、電圧比較器１４ｃでは、スイッチＲＡＭＰ３１５をショートさせてから、アンプ１４６の出力ノードＶｏｕｔ３２２がＨレベルへと極性が反転するまでの時間を後段のカウンタ部１５でカウントし、ＡＤ変換を実現している。
また、アンプ１４６の出力ノードＶｏｕｔ３２２には、クリップ部１４７が接続されている。クリップ部１４７は、ゲートにクリップ電圧ＣＬＩＰが印加されるＮＭＯＳトランジスタ３２０を備えている。ＮＭＯＳトランジスタ３２０は、本発明の実施の形態におけるクリップトランジスタに相当する。ＮＭＯＳトランジスタ３２０は、クリップ電圧ＣＬＩＰによりトランジスタの飽和領域で動作している。クリップ電圧ＣＬＩＰは、ＮＭＯＳトランジスタ３２０を飽和領域で動作させる電圧である。なお、クリップ電圧ＣＬＩＰは、ＮＭＯＳトランジスタ３２０を飽和領域で動作させる最小限の電圧であることが好ましい。
クリップ部１４７を備えることで、出力ノードＶｏｕｔ３２２の電圧は、ＮＭＯＳトランジスタ３１９がトランジスタの飽和領域で動作しなくなる電圧（Ｖｏｕｔ＿ｍｉｎ）以下に低下しないよう、一定の電圧に保持（電圧クリップ）されている。
なお、ＮＭＯＳトランジスタ３２０のゲートには、少なくとも電圧比較器１４ｃが動作している間は、一定の電圧が印加される。つまり、少なくとも電圧比較器１４ｃが動作している間は、ＮＭＯＳトランジスタ３２０は導通状態である。
画素信号ＡＤＩＮとランプ信号ＲＡＭＰが比較判定される前、つまり、画素信号ＡＤＩＮのほうがランプ信号ＲＡＭＰよりも小さい場合には、アンプ１４６の入力電圧３２１はＨレベルの信号電圧のため、アンプ１４６のＰＭＯＳトランジスタ３１８はオフ状態となり、電流Ｉ６は流れない（Ｉ６＝０）。このとき、アンプ１４６の出力ノードＶｏｕｔ３２２は、ＮＭＯＳトランジスタ３１９が飽和領域で動作しなくなる電圧（Ｖｏｕｔ＿ｍｉｎ）以下に低下しないよう、クリップ部１４７により電圧クリップされている。つまり、クリップ部１４７のＮＭＯＳトランジスタ３２０には電流Ｉ７が流れる。したがって、アンプ１４６のＮＭＯＳトランジスタ３１９に流れる電流をＩ８とすると、比較判定前には、アンプ１４６のＮＭＯＳトランジスタ３１９にＩ８＝Ｉ７の定電流が流れる。
また、画素信号ＡＤＩＮとランプ信号ＲＡＭＰが比較判定される、つまり、画素信号ＡＤＩＮのほうがランプ信号ＲＡＭＰよりも大きくなると、アンプ１４６の出力ノードＶｏｕｔ３２２はＨレベルの出力信号からＬレベルの出力信号に極性が反転する。これにより、アンプ１４６のＰＭＯＳトランジスタ３１８がオン状態となり、電流Ｉ６が流れる。一方、アンプ１４６の出力ノードＶｏｕｔ３２２は、Ｈレベルの信号電圧となるため、クリップ部１４７のＮＭＯＳトランジスタ３２０には電流Ｉ７は流れなくなる（Ｉ７＝０）。したがって、比較判定後は、第２アンプ１４３のＮＭＯＳトランジスタ３１９にＩ８＝Ｉ６の定電流が流れる。
ここで、ＰＭＯＳトランジスタ３１８及びＮＭＯＳトランジスタ３２０は、いずれも一端が基準電圧線（ＡＶＤＤ）に接続され、他端がノードＶｏｕｔ３２２に接続されて並列接続となっている。比較判定前は、クリップ部１４７のＮＭＯＳトランジスタ３２０がオン状態となり、アンプ１４６のＰＭＯＳトランジスタ３１８がオフ状態となるため、Ｉ８＝Ｉ７の定電流が流れる。また比較判定後は、クリップ部１４７のＮＭＯＳトランジスタ３２０がオフ状態となり、アンプ１４６のＰＭＯＳトランジスタ３１８がオン状態となるため、Ｉ８＝Ｉ６の定電流が流れる。したがって、比較判定の前後を通じて、Ｉ８＝Ｉ６＋Ｉ７は一定値となる。
このように、電圧比較器１４ｃにクリップ部１４７を備えることで、画素信号ＡＤＩＮとランプ信号ＲＡＭＰの比較判定前後に関わらず、アンプ１４６のＮＭＯＳトランジスタ３１９には定電流Ｉ８が流れる。
しかしながら、前述したように、アンプ１４６の出力ノードＶｏｕｔ３２２のＬレベルの信号電圧は、Ｖｏｕｔ＿ｍｉｎ以下に低下しないようクリップされており、ＧＮＤレベルまで低下しない。
電圧比較器１４ｃの後段に備えたカウンタ部１５では、電圧比較器１４ｃの出力信号がＬレベルの出力信号からＨレベルの出力信号に極性が反転することによりカウンタ動作を停止させる。したがって、アンプ１４６の出力ノードＶｏｕｔ３２２のＬレベルの信号電圧がＧＮＤレベルまで低下しないと、正常なＡＤ変換動作が実施できない。
そこで、本実施の形態では、図５に示すように、アンプ１４６の出力ノードＶｏｕｔ３２２と電圧比較器１４ｃの出力（ＡＤＯＵＴ）との間に、レベルシフタ１４５を備えている。電圧比較器１４ｃの後段に設けられるカウンタ部１５の電源は、ＤＶＤＤ及びＤＧＮＤであり、電圧比較器１４ｃの出力（ＡＤＯＵＴ）信号がＬレベル（ＤＧＮＤ）の信号電圧からＨレベル（ＤＶＤＤ）の出力電圧に極性が反転することによりカウンタ動作を停止させる。
このため、レベルシフタ１４５の電源及びＧＮＤには、カウンタ部１５と同様のＤＶＤＤ及びＤＧＮＤを用いており、アンプ１４６の出力ノードＶｏｕｔ３２２のＨレベルの信号電圧をＡＶＤＤからＤＶＤＤに電圧変換させ、Ｌレベルの信号電圧をＶｏｕｔ＿ｍｉｎからＤＧＮＤに電圧変換させている。
このレベルシフタ１４５は、例えばＣＭＯＳインバータ等で構成し、ＮＭＯＳトランジスタとＰＭＯＳトランジスタのチャネル長及びチャネル幅を調整することで、ＮＭＯＳトランジスタとＰＭＯＳトランジスタのしきい値電圧を最適化し、レベルシフタとして実現することができる。ＣＭＯＳインバータはＮＭＯＳトランジスタとＰＭＯＳトランジスタの２素子構成のため、回路規模を増大させずにレベルシフタ１４５を実現できる。
このような構成とすることで、電圧比較器１４ｃに流れる電流は、比較判定前後で変動せず、アナログ電源またはＧＮＤ電位変動に起因する電圧比較器の判定誤動作を防止することができる。
また、クリップ部１４７でクリップ動作をさせるためには、ＮＭＯＳトランジスタ３２０が飽和領域で動作する必要がある。ここで、ＮＭＯＳトランジスタ３２０のチャネル長変調効果によるＩ７の電流変動を抑制するため、クリップ電圧ＣＬＩＰには、ＮＭＯＳトランジスタ３２０を飽和領域で動作させる最小限の電圧を印加するのが好ましい。
また、クリップ電圧ＣＬＩＰは、参照信号／バイアス生成部１１で生成してもよいし、カウンタ部１５で用いているデジタル電源（ＤＶＤＤ）を印加しても良い。
なお、本実施の形態に係る固体撮像装置１００において、画素部２は、それぞれ１つのフォトダイオード２０１、転送トランジスタ２０２、フローティングディフュージョン２０６、リセットトランジスタ２０４及び増幅トランジスタ２０３とを有する構造、いわゆる１画素１セル構造をとっている。しかし、本発明の固体撮像装置１００は、上記１画素１セル構造のほか、複数のフォトダイオードを含み、さらに、フローティングディフュージョン、リセットトランジスタ及び増幅トランジスタのいずれか、あるいは、すべてを単位セル内で共有する構造、いわゆる多画素１セル構造を用いることが出来る。
また、本発明の固体撮像装置１００は、フォトダイオード２０１が半導体基板の表面、すなわち、トランジスタのゲート端子及び配線が形成された面と同じ面側に形成される、いわゆる、表面照射型イメージセンサ（表面照射型固体撮像装置）の構造であってもよいし、フォトダイオード２０１が半導体基板の裏面、すなわちトランジスタのゲート端子及び配線が形成された面に対して裏面側に形成される、いわゆる、裏面照射型イメージセンサ（裏面照射型固体撮像装置）の構造を用いることもできる。
また、本発明の固体撮像装置の有する各トランジスタの導電型は、本実施の形態に記載された導電型に限られない。本実施の形態にて説明した各トランジスタの機能及び効果を有するのであれば、逆導電型のトランジスタで構成しても良い。
また、ブランキング期間等、電圧比較器１４ｃが動作しない期間は、ＮＭＯＳトランジスタ３１９をオフするよう動作させても良い。またレベルシフタ１４５内にパワーセーブ機能を備えても良い。
以上説明したように、電圧比較器１４ｃにクリップ部１４７を備えることで、比較判定動作によるアンプ１４６の電流変動を抑制することができる。これにより、アナログ電源またはＧＮＤ電位変動に起因する電圧比較器の判定誤動作を防止し、高精度にストリーキングやシェーディングといった画像不良を抑制できる。
（実施の形態３）
次に、本発明の実施の形態３に係る撮像装置について図６を用いて説明する。
図６は、本発明の実施の形態３に係る撮像装置（カメラ）の構成を示すブロック図である。
図６に示すように、本実施の形態に係る撮像装置は、光学系６００と、画像信号処理部６２０と、上記の本発明の実施の形態に係る固体撮像装置６１０とを備える。光学系６００は、レンズ６０１を備えている。また、固体撮像装置６１０は、画素部（図示せず）がＮ行×Ｍ列のアレイ状に配置された撮像領域（画素アレイ）６１１を備えている。レンズ６０１は、光学系６００において光路上に位置し、被写体からの光を集光して固体撮像装置６１０の撮像領域６１１上に画像イメージを形成する。ここで、上記撮像装置は、固体撮像装置６１０の有する特徴により、高精度にストリーキングやシェーディングを抑制した画像を提供することが可能となる。
なお、本発明に係る固体撮像装置は、本発明の主旨を逸脱しない範囲で当業者が思いつく各種変形を施して得られる変形例や、本発明に係る固体撮像装置を内蔵した各種機器も本発明に含まれる。
例えば、上記した実施の形態では、画素部の構成は、転送トランジスタ、増幅トランジスタ、リセットトランジスタ、選択トランジスタの４つのトランジスタを備える構成であったが、画素部の構成はこれに限られるものではなく、例えば、選択トランジスタのない３つのトランジスタを備える構成のものであってもよい。
また、本発明に係る固体撮像装置、撮像装置の構成は、上記した実施の形態に限らず、その他の構成であってもよい。例えば、電流源回路、垂直走査回路、参照信号／バイアス生成部、通信・タイミング制御部、水平走査回路の構成やこれらの組み合わせを変更した構成であってもよい。
また、本発明に係る固体撮像装置には、上記実施の形態における任意の構成要素を組み合わせて実現される別の実施の形態や、実施の形態に対して本発明の主旨を逸脱しない範囲で当業者が思いつく各種変形を施して得られる変形例や、本発明に係る固体撮像装置を備えた各種デバイスなども本発明に含まれる。例えば、本発明にかかる固体撮像装置を備えたムービーカメラも本発明に含まれる。
本発明に係る固体撮像装置、固体撮像装置を備えたカメラ及び固体撮像装置の駆動方法は、デジタル一眼レフカメラ、高級コンパクトカメラ、車載カメラ、監視カメラ、医療用カメラ等の高画質、高機能が求められる撮像機器向けイメージセンサとして有用である。
１、１００、６１０ 固体撮像装置
２ 画素部
３、６１１ 画素アレイ
４ 垂直走査回路
５ 垂直信号線
６ 電流源回路
８ａ、８ｂ 列ＡＤＣ
９ａ、９ｂ 列信号処理部
１０ 水平走査回路
１１ 参照信号／バイアス生成部
１２ 通信・タイミング制御部
１３ 出力回路
１４ａ、１４ｂ、１４ｃ 電圧比較器（比較器）
１５ カウンタ部
１６ スイッチ
１７ データ記憶部
１４２ 第１アンプ（差動部）
１４３ 第２アンプ（増幅部）
１４４、１４７ クリップ部
１４５ レベルシフタ
１４６ アンプ
２０１ フォトダイオード
２０２ 転送トランジスタ
２０３ 増幅トランジスタ
２０４ リセットトランジスタ
２０５ 選択トランジスタ
２０６ フローティングディフュージョン
２０７ 電流源トランジスタ
３００、３０１、３０４、３０５、３１０、３１８ ＰＭＯＳトランジスタ
３０２、３０３、３１１、３１２、３１９、３２０ ＮＭＯＳトランジスタ
３０６ 電流源
３０７、３０８、３１６ キャパシタ
３１４ スイッチＡＤＩＮ
３１５ スイッチＲＡＭＰ
３１７ スイッチＣＭＰＲＳ
６００ 光学系
６０１ レンズ
６２０ 画像信号処理部

Claims (11)

  1. 入射光量に応じたアナログの画素信号を生成する複数の画素部がアレイ状に配列された画素アレイ領域と、
    前記複数の画素部の列毎に設けられ、前記画素信号を参照信号と比較する比較部と、
    前記比較処理の開始時刻から前記画素信号が前記参照信号よりも大きくなる時刻までの時間をカウントするカウンタ部とを備え、
    前記比較部は、
    前記画素信号が入力される第１トランジスタと、前記参照信号が入力される第２トランジスタとが差動対を構成するよう接続された差動部と、
    前記差動部の出力信号を増幅する増幅部と、
    前記増幅部に流れる電流を一定に保つためのクリップ部と、を備える
    固体撮像装置。
  2. 前記増幅部は、前記差動部の出力信号を受ける第３トランジスタを備え、
    前記クリップ部は、前記第３トランジスタと並列に接続されたクリップトランジスタを備える
    請求項１記載の固体撮像装置。
  3. 前記比較部は、
    前記差動部及び前記増幅部に代えて、前記画素信号及び前記参照信号を交互に受ける第４トランジスタを有し前記画素信号と前記参照信号とを交互に増幅するチョッパ型増幅部を備え、
    前記クリップ部は、前記第４トランジスタと並列に接続されたクリップトランジスタを備える
    請求項１記載の固体撮像装置。
  4. 前記第３トランジスタまたは前記第４トランジスタ、及び、前記クリップトランジスタのソースまたはドレインは、トランジスタに電圧を供給するための基準電圧線に接続され、
    前記基準電圧線の電圧は、前記クリップトランジスタを飽和領域で動作させる最小限の電圧である
    請求項２または３記載の固体撮像装置。
  5. 前記クリップトランジスタのゲート端子には、少なくとも前記比較部が動作している間、一定の電圧が印加される
    請求項２または３記載の固体撮像装置。
  6. 前記クリップトランジスタは、前記比較部が動作している間は導通状態であり、前記比較部が動作していない間は非導通状態である
    請求項２または３記載の固体撮像装置。
  7. 前記比較部は、出力端にレベルシフタを備え、
    前記レベルシフタは、前記比較部から出力される電源電位及び接地電位を、前記カウンタの電源電位及び接地電位と等しくなるようにレベルシフトさせる
    請求項１乃至６のいずれか１項に記載の固体撮像装置。
  8. 前記差動部は、前記第１トランジスタ及び前記第２トランジスタに実質的に同じ大きさの電流を供給する電流ミラー回路を備える
    請求項２記載の固体撮像装置。
  9. 請求項１乃至８のいずれか１項に記載の固体撮像装置を備えたカメラ。
  10. 固体撮像装置の駆動方法であって、
    前記固体撮像装置は、入射光量に応じたアナログの画素信号を生成する複数の画素部がアレイ状に配列された画素アレイ領域と、
    前記複数の画素部の列毎に設けられ、前記画素信号を参照信号と比較する比較部とを備え、
    前記比較部は、
    前記画素信号が入力される第１トランジスタと、前記参照信号が入力される第２トランジスタとが差動対を構成するよう接続された差動部と、
    前記差動部の出力信号を増幅する増幅部と、
    前記増幅部に流れる電流を一定に保つためのクリップ部と、を備え、
    前記比較部が動作している間、前記クリップ部に設けられたクリップトランジスタは導通状態であり、
    前記比較部が動作していない間、前記クリップトランジスタは非導通状態である
    固体撮像装置の駆動方法。
  11. 前記固体撮像装置は、
    前記比較部における比較処理と並行して、前記比較処理の開始時刻から前記画素信号が前記参照信号よりも大きくなる時刻までの時間をカウントするカウンタ部と、
    前記比較部の出力端に設けられたレベルシフタとを備え、
    前記レベルシフタにより、前記比較部から出力される電源電位及び接地電位を、前記カウンタの電源電位及び接地電位と等しくなるようにレベルシフトさせる
    請求項１０記載の固体撮像装置の駆動方法。
JP2011005305A 2011-01-13 2011-01-13 固体撮像装置、固体撮像装置を備えたカメラ及び固体撮像装置の駆動方法 Pending JP2012147339A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011005305A JP2012147339A (ja) 2011-01-13 2011-01-13 固体撮像装置、固体撮像装置を備えたカメラ及び固体撮像装置の駆動方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011005305A JP2012147339A (ja) 2011-01-13 2011-01-13 固体撮像装置、固体撮像装置を備えたカメラ及び固体撮像装置の駆動方法

Publications (1)

Publication Number Publication Date
JP2012147339A true JP2012147339A (ja) 2012-08-02

Family

ID=46790426

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011005305A Pending JP2012147339A (ja) 2011-01-13 2011-01-13 固体撮像装置、固体撮像装置を備えたカメラ及び固体撮像装置の駆動方法

Country Status (1)

Country Link
JP (1) JP2012147339A (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140033604A (ko) * 2012-09-07 2014-03-19 삼성전자주식회사 아날로그-디지털 변환 회로, 이를 포함하는 이미지 센서, 및 그 동작 방법
WO2016136448A1 (ja) * 2015-02-23 2016-09-01 ソニー株式会社 比較器、ａｄ変換器、固体撮像装置、電子機器、比較器の制御方法、データ書込回路、データ読出回路、およびデータ転送回路
JP2017103550A (ja) * 2015-11-30 2017-06-08 キヤノン株式会社 固体撮像装置及び固体撮像装置の駆動方法
KR20200056734A (ko) * 2018-11-15 2020-05-25 에스케이하이닉스 주식회사 저 밴딩 노이즈를 위한 비교 장치 및 그에 따른 씨모스 이미지 센서
CN111435976A (zh) * 2019-01-11 2020-07-21 奕景科技(香港)有限公司 固态摄像装置、固态摄像装置的驱动方法、以及电子设备
JP2020136935A (ja) * 2019-02-21 2020-08-31 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子
WO2020261746A1 (ja) * 2019-06-25 2020-12-30 パナソニックＩｐマネジメント株式会社 固体撮像装置およびカメラ
CN112335232A (zh) * 2018-06-28 2021-02-05 索尼半导体解决方案公司 固态成像元件和电子设备
WO2022038885A1 (ja) * 2020-08-19 2022-02-24 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、および、撮像装置
WO2022044809A1 (ja) * 2020-08-26 2022-03-03 ソニーセミコンダクタソリューションズ株式会社 撮像装置および電子機器
WO2022137993A1 (ja) * 2020-12-21 2022-06-30 ソニーセミコンダクタソリューションズ株式会社 コンパレータ及び固体撮像素子
JP7562262B2 (ja) 2019-02-28 2024-10-07 エスケーハイニックス株式会社 比較装置及びそれを含むイメージセンサ

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140033604A (ko) * 2012-09-07 2014-03-19 삼성전자주식회사 아날로그-디지털 변환 회로, 이를 포함하는 이미지 센서, 및 그 동작 방법
KR101965632B1 (ko) * 2012-09-07 2019-04-05 삼성전자 주식회사 아날로그-디지털 변환 회로, 이를 포함하는 이미지 센서, 및 그 동작 방법
WO2016136448A1 (ja) * 2015-02-23 2016-09-01 ソニー株式会社 比較器、ａｄ変換器、固体撮像装置、電子機器、比較器の制御方法、データ書込回路、データ読出回路、およびデータ転送回路
US10075155B2 (en) 2015-02-23 2018-09-11 Sony Corporation Comparator, ad converter, solid-state image pickup device, electronic device, method of controlling comparator, data writing circuit, data reading circuit, and data transferring circuit
US10498321B2 (en) 2015-02-23 2019-12-03 Sony Corporation Comparator, AD converter, solid-state image pickup device, electronic device, method of controlling comparator, data writing circuit, data reading circuit, and data transferring circuit
US11018659B2 (en) 2015-02-23 2021-05-25 Sony Corporation Comparator, AD converter, solid-state image pickup device, electronic device, method of controlling comparator, data writing circuit, data reading circuit, and data transferring circuit
JP2017103550A (ja) * 2015-11-30 2017-06-08 キヤノン株式会社 固体撮像装置及び固体撮像装置の駆動方法
CN112335232A (zh) * 2018-06-28 2021-02-05 索尼半导体解决方案公司 固态成像元件和电子设备
CN112335232B (zh) * 2018-06-28 2024-04-26 索尼半导体解决方案公司 固态成像元件和电子设备
KR102600445B1 (ko) 2018-11-15 2023-11-10 에스케이하이닉스 주식회사 저 밴딩 노이즈를 위한 비교 장치 및 그에 따른 씨모스 이미지 센서
KR20200056734A (ko) * 2018-11-15 2020-05-25 에스케이하이닉스 주식회사 저 밴딩 노이즈를 위한 비교 장치 및 그에 따른 씨모스 이미지 센서
CN111435976A (zh) * 2019-01-11 2020-07-21 奕景科技(香港)有限公司 固态摄像装置、固态摄像装置的驱动方法、以及电子设备
CN111435976B (zh) * 2019-01-11 2022-02-18 普里露尼库斯新加坡私人有限公司 固态摄像装置、固态摄像装置的驱动方法、以及电子设备
JP7365775B2 (ja) 2019-02-21 2023-10-20 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子
US11729533B2 (en) 2019-02-21 2023-08-15 Sony Semiconductor Solutions Corporation Solid-state image sensor
JP2020136935A (ja) * 2019-02-21 2020-08-31 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子
US11962927B2 (en) 2019-02-21 2024-04-16 Sony Semiconductor Solutions Corporation Solid-state image sensor
JP7562262B2 (ja) 2019-02-28 2024-10-07 エスケーハイニックス株式会社 比較装置及びそれを含むイメージセンサ
WO2020261746A1 (ja) * 2019-06-25 2020-12-30 パナソニックＩｐマネジメント株式会社 固体撮像装置およびカメラ
JP7482445B2 (ja) 2019-06-25 2024-05-14 パナソニックＩｐマネジメント株式会社 固体撮像装置およびカメラ
WO2022038885A1 (ja) * 2020-08-19 2022-02-24 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、および、撮像装置
WO2022044809A1 (ja) * 2020-08-26 2022-03-03 ソニーセミコンダクタソリューションズ株式会社 撮像装置および電子機器
WO2022137993A1 (ja) * 2020-12-21 2022-06-30 ソニーセミコンダクタソリューションズ株式会社 コンパレータ及び固体撮像素子

Similar Documents

Publication Publication Date Title
US10567686B2 (en) Solid-state imaging device and camera system
US10237504B2 (en) Solid-state imaging device and camera system with columm parallel ADC
US10681294B2 (en) Solid-state imaging device and camera system
JP2012147339A (ja) 固体撮像装置、固体撮像装置を備えたカメラ及び固体撮像装置の駆動方法
JP4529834B2 (ja) 固体撮像装置、固体撮像装置の駆動方法および撮像装置
US7683307B2 (en) Solid state image pickup element and camera system
US8687100B2 (en) Solid-state imaging device, method of driving the device, and camera system with varied timing of sampling period for sampling a bias voltage during pixel readout
US9123620B2 (en) Solid-state image capture device, drive method therefor, and electronic apparatus
JP2016201649A (ja) 撮像装置、撮像システム、および撮像装置の駆動方法
WO2015111370A1 (ja) 固体撮像装置及び撮像装置