CN112335232B - 固态成像元件和电子设备 - Google Patents

固态成像元件和电子设备 Download PDF

Info

Publication number
CN112335232B
CN112335232B CN201980041252.XA CN201980041252A CN112335232B CN 112335232 B CN112335232 B CN 112335232B CN 201980041252 A CN201980041252 A CN 201980041252A CN 112335232 B CN112335232 B CN 112335232B
Authority
CN
China
Prior art keywords
transistor
differential pair
solid
imaging element
state imaging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201980041252.XA
Other languages
English (en)
Other versions
CN112335232A (zh
Inventor
青木健之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of CN112335232A publication Critical patent/CN112335232A/zh
Application granted granted Critical
Publication of CN112335232B publication Critical patent/CN112335232B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H03K5/2481—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors with at least one differential stage
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0602—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
    • H03M1/0604—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic at one point, i.e. by adjusting a single reference value, e.g. bias or gain error
    • H03M1/0607—Offset or drift compensation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/18—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging
    • H03M1/181—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging in feedback mode, i.e. by determining the range to be selected from one or more previous digital output values
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/745—Circuitry for generating timing or clock signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H03M1/123—Simultaneous, i.e. using one converter per channel but with common control or reference circuits for multiple converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/50—Analogue/digital converters with intermediate conversion to time interval
    • H03M1/56—Input signal compared with linear ramp

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Manipulation Of Pulses (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

提供了固态成像装置，通过其能够扩展ADC的动态范围并且从而改善成像特性。提供了固态成像元件(11)，包括：像素阵列(12)，具有通过光电转换输出像素信号的多个像素；以及AD转换处理单元(30)，对像素信号进行AD转换，并且AD转换处理单元包括比较器(31)，该比较器具有：第一放大单元(81)，第一放大单元具有包括P型晶体管的一对第一差分对和包括N型晶体管的一对第二差分对；以及第二放大单元(82)，在第二放大单元中，P型晶体管和N型晶体管串联连接，第二放大单元放大第一放大单元的输出。

Description

固态成像元件和电子设备
技术领域
本公开涉及固态成像元件和电子设备。
背景技术
作为捕获图像的固态成像元件，例如，已经开发的电荷耦合元件(CCD)图像传感器和互补金属氧化物半导体(CMOS)图像传感器，并且由于小型化等需求，CMOS图像传感器已经受到关注。
CMOS图像传感器具有AD转换单元，该AD转换单元对执行光电转换的像素输出的模拟电信号进行AD(模拟到数字)转换。为了响应提高处理速度等的需求，作为CMOS图像传感器的AD转换单元，采用能够并行地对由两个以上像素(诸如在一行中对齐的所有多个像素)输出的电信号进行AD转换的列并行型AD转换单元(在下文中也称为列并行AD转换单元)(专利文献1)。
列并行AD转换单元通过例如如下方式构造：与在列的方向上对齐的像素的列的数量相同的数量布置多个ADC(AD转换器)，并且每列的ADC对由列的像素输出的电信号进行AD转换。
作为构成列并行AD转换单元的ADC，例如可以认为，可以使用参考信号比较型ADC，参考信号比较型ADC包括比较器和计数器并且通过将预定的参考信号和由像素输出的电信号进行比较来对电信号进行AD转换(专利文献2)。
引用列表
专利文献
专利文献1：JP-A-2005-323331
专利文献2：JP-A-2014-23065。
发明内容
技术问题
CMOS图像传感器在监控摄像机和生物测定认证设备中的应用日益增加。对于这种用途，要求CMOS图像传感器具有高动态范围，并且在低光条件下成像的特性将是一个重要的指标。存在通过使用组合的模拟增益和数字增益来获得高灵敏度的方法，但是就特性而言，优选地使用模拟电路来获得高增益。
因此，本公开提出新型改进的固态成像元件和电子设备，其能够通过增强ADC的动态范围来改进成像特性。
问题的解决方案
根据本公开，提供了一种固态成像元件，包括：像素阵列，包括通过光电转换输出像素信号的多个像素；以及AD转换处理单元，对像素信号进行AD转换，其中AD转换处理单元包括比较器，比较器包括第一放大单元，第一放大单元包括由P型晶体管构成的一对第一差分对和由N型晶体管构成的一对第二差分对；以及第二放大单元，放大第一放大单元的输出，并且在第二放大单元中，P型晶体管和N型晶体管串联连接。
此外，根据本公开，提供了一种电子设备，包括：固态成像元件；以及处理单元，处理从固态成像元件输出的信号，其中固态成像元件包括像素阵列，像素阵列包括通过光电转换输出像素信号的多个像素；以及AD转换处理单元，对像素信号进行AD转换，其中AD转换处理单元包括比较器，比较器包括第一放大单元，第一放大单元包括由P型晶体管构成的一对第一差分对和由N型晶体管构成的一对第二差分对；以及第二放大单元，第二放大单元放大第一放大单元的输出，并且在第二放大单元中，P型晶体管和N型晶体管串联连接。
本发明的有利效果
根据本公开，可以提供新型改进的固态成像元件和电子设备，其能够通过增强ADC的动态范围来改善成像特性。
上述效果不一定是限制性的，并且除了上述效果之外或代替上述效果，可以产生本申请中描述的效果或可以由本申请理解的其他效果。
附图说明
图1是示出从像素输出的电流的动态范围与ADC的动态范围之间的关系的实例的说明性示图。
图2是示出根据实施例的CDS的操作裕度在高增益处降低的状态的说明性示图。
图3是用于说明根据本公开的实施例的固态成像元件的配置实例的框图。
图4是用于说明像素的电路结构实例的说明性示图。
图5是示出根据本公开实施例的比较器的电路结构实例的说明性示图。
图6是示出比较器的输入允许范围的实例的说明性示图。
图7是示出比较器如何在时间上消除偏移电压的变化的说明性示图。
图8是示出比较器如何在时间上消除偏移电压的变化的说明性示图。
图9是示出如何使比较器的偏移电压平均的说明性示图。
图10是示出以帧为单位切换对比较器的输入的实例的说明性示图。
图11是示出以帧为单位切换对比较器的输入的实例的说明性示图。
图12是示出以帧为单位切换对比较器的输入的实例的说明性示图。
图13是用于说明传统比较器中在像素内部和相邻像素之间出现的由布线引起的寄生电容的影响的说明性示图。
图14是用于说明传统比较器中在像素内部和相邻像素之间出现的由布线引起的寄生电容的影响的说明性示图。
图15是示出在根据本公开的实施例的固态成像元件中使用的比较器的布线的布局实例的说明性示图。
图16是示出构成比较器的差分对的晶体管的布线实例的说明性示图。
图17是示出应用了根据本公开的实施例的固态成像元件的电子设备的配置实例的说明性示图。
图18是示出车辆控制系统的示意性配置的实例的框图。
图19是车外信息检测部和成像部的安装位置的实例的示图。
具体实施方式
在下文中，将参考附图详细解释本公开的示例性实施例。在本申请和附图中，相同的附图标记被分配给具有基本相同功能配置的部件，并且将由此省略重复的说明。
将按以下顺序给出说明。
1.本公开的实施例
1.1.背景
1.2.配置实例和操作实例
2.电子设备的应用实例
3.移动物体的应用实例
4.结论
<1.本公开的实施例>
[1.1.背景]
首先，将说明本公开的实施例的背景。如上所述，CMOS图像传感器具有AD转换单元，该AD转换单元对执行光电转换的像素输出的模拟电信号进行AD转换，并且作为AD转换单元，采用能够对由两个以上像素并行输出的电信号进行AD转换的列并行AD转换单元。通过在行的方向上布置与像素的列数目等相同数量的多个ADC，并且每个ADC对列中的像素输出的电信号进行AD转换，来构造列并行AD转换单元。
CMOS图像传感器在监控相机和生物测定认证设备中的应用日益增加。对于这种用途，要求CMOS图像传感器具有高动态范围，并且在低光条件下成像的特性将是一个重要的指标。存在通过使用组合的模拟增益和数字增益来获得高灵敏度的方法，但是就特性而言，优选地使用模拟电路来获得高增益，因为数字处理导致特性劣化。
对于像素特性，随着FWC(全阱容量)的增加，动态照度范围增大。然而，动态范围由ADC的输入确定，或者CDS(相关双采样)的操作裕度在高增益处降低。
图1是示出从像素输出的电流的动态范围与ADC的动态范围之间的关系的实例的说明性示图。在图1中，像素侧的动态范围由电流指示，ADC的动态范围由电压指示。ADC的动态范围假定为V1到V2。假设与Vl对应的像素的电流值为A1(流过光电二极管的电流的电流值)，以及与V2对应的像素的电流值为A2。即使像素的动态范围为A1至A3，由于ADC的动态范围的下限为V2，因此像素的动态范围也要限制为A1至A2。因此，如果像素的动态范围扩展，则还需要扩展ADC的动态范围(即，达到图1中所示的低于V2的电压)。
图2是示出CDS的操作裕度在高增益处降低的状态的说明性示图。在图2中，示出了来自像素的输出VSL和输入到ADC的比较器的斜坡信号的波形。在输入到比较器的斜坡信号的波形中，具有优良线性度的区域本身在高增益处降低。为此，如果可用于P相位的A/D转换的斜坡信号的电压范围(P相位裕度)期望通过减小P相位偏移来保留，则斜坡信号的线性度变差。
在未来，期望像素和模拟电路能够进一步向低电压偏移，并且需要保留ADC的操作裕度。因此，鉴于上述观点，本发明人认真研究了能够扩展在CMOS图像传感器中使用的ADC的动态范围的技术。因此，本公开发明了如下所述的能够扩展在CMOS图像传感器中使用的ADC的动态范围的技术。
如上所述，已经说明了本公开实施例的背景技术。接下来，将详细描述本公开的实施例。
[1.2.配置实例和操作实例]
接下来，将参考图3说明根据本公开实施例的固态成像元件的配置实例。图3是示出应用了本技术的固态成像元件的实施例的配置实例的框图。
如图3所示，固态成像元件11是CMOS图像传感器，并且包括像素阵列单元12、定时控制单元13、参考信号产生电路14、行扫描单元15、列扫描单元16以及列处理单元17。
在像素阵列单元12中，多个像素21排列成矩阵。在图3的实例中，m行×n列像素2111到21mn排列成矩阵，并且每行的像素21通过m条水平信号线221到22m连接到行扫描单元15，并且通过n条竖直信号线231到23n连接到列处理单元17。在像素阵列单元12中，每行像素2111至21mn通过水平信号线221至22m根据行扫描单元15提供的控制信号而驱动，并通过竖直信号线231至23n以基于接收到的光的光接收量的电平输出像素信号。
定时控制单元13基于主时钟信号MCK产生信号，并控制参考信号产生电路14、行扫描单元15、列扫描单元16和列处理单元17工作的定时。例如，定时控制单元13产生作为参考信号产生电路14和列处理单元17的操作的基准的时钟信号CLK，以提供给参考信号产生电路14和列处理单元17。此外，定时控制单元13产生控制参考信号产生电路14的操作的控制信号CS1，以提供给参考信号产生电路14，或者产生控制列处理单元17的操作的控制信号CS2和CS3，以提供给列处理单元17。
参考信号产生电路14根据时钟信号CLK产生电压值以恒定斜率降低的参考信号Vramp(所谓的斜坡信号)，并且电压值的降低根据控制信号CS1的定时开始，以通过参考信号布线提供给列处理单元17。
行扫描单元15根据定时控制单元13的定时，向像素2111至21mn提供控制信号(例如，传输信号、选择信号、复位信号等)，以控制像素阵列单元12的每行像素2111至21mn驱动。
列扫描单元16根据定时控制单元13的定时，向列处理单元17提供控制信号，以将由列处理单元17进行AD转换的像素信号依次按每列像素2111至21mn输出到水平输出线。
列处理单元17包括数量与像素阵列单元12中排列的像素2111至21mn的列的数量对应的n条AD转换器电路301至30n，以及像素2111至21mn通过竖直信号线231至23n连接。在列处理单元17中，AD转换器电路301至30n并行地将从像素2111至21mn输出的像素信号每列进行AD转换，以输出。
AD转换器电路301至30n分别由比较器311至31n、计数器321至32n、开关331至33n以及存储器341至34n构成。AD转换器电路301至30n结构类似，并且当不需要彼此区分时，在下文中被称为AD转换器电路30。此外，这同样适用于构成AD转换器电路30的各个部件。
在比较器31中，一个输入端通过竖直信号线23连接到像素21，另一输入端通过参考信号布线连接到参考信号产生电路14，并且输出端连接到计数器32。比较器31将通过竖直信号线23输入的像素信号的电压与由参考信号产生电路14提供的参考信号Vramp的电压进行比较，并且例如，当参考信号Vramp的电压大于像素信号的电压时，输出高电平信号，当参考信号Vramp的电压等于或小于像素信号的电压时，输出低电平信号。比较器31的具体电路配置将在后面描述。在本实施例中，比较器31被配置为能够如下所述在时间上在像素信号的输入和参考信号Vramp的输入之间进行切换，从而与传统比较器相比扩展了动态范围。
计数器32根据定时控制单元13提供的控制信号CS2，与定时控制单元13提供的时钟信号CLK同步地进行计数。例如，计数器32与时钟信号CLK同步地进行正计数或倒计数，以测量比较器31中从比较操作开始到比较操作结束的比较周期。
根据定时控制单元13提供的控制信号CS3，针对预定行的像素21的计数器32的计数操作完成时，开关33转换为导通(闭合)状态。开关33将计数结果，即已经从模拟信号转换为数字信号的像素信号，传输到存储器34。
存储器34根据列扫描单元16提供的控制信号，将保持在其中的像素信号输出到水平输出线。
接下来，将参考图4说明像素21的结构。
如图4所示，像素21包括光电二极管41、传输晶体管42、电荷累积单元43、FD单元44、放大晶体管45、选择晶体管46和复位晶体管47。
光电二极管41是光电转换单元，将光转换为电荷，并根据由光电转换接收到的光的光量产生电荷并将累积电荷。光电二极管41的阳极电极接地，光电二极管41的阴极电极通过传输晶体管42连接到放大晶体管45的栅极电极。
传输晶体管42根据图3中的行扫描单元15提供的传输信号Tx驱动。例如，当提供给传输晶体管42的栅极电极的传输信号Tx变为高电平时，传输晶体管42转换为导通状态，并且累积在光电二极管41中的电荷通过传输晶体管42传输到FD单元44。
电荷累积单元43是设置在FD单元44与地电平之间的电容，并且累积从光电二极管41通过传输晶体管42传输到FD单元44的电荷。
FD单元44是将电荷转换为电压的电荷检测单元，并且由FD单元44保持的电荷在放大晶体管45中被转换为电压。
放大晶体管45用作源极跟随器的输入单元，源极跟随器是读取电路，其读取通过光电二极管41中的光电转换获得的信号，并将电平基于FD单元44中累积的电荷的像素信号输出到竖直信号线23。即，放大晶体管45构成连接到水平信号线22的一端的电流源和源极跟随器，因为其源极电极通过选择晶体管46连接到水平信号线22。
选择晶体管46根据由图3中的行扫描单元15提供的选择信号SEL驱动。例如，当提供给选择晶体管46的栅极电极的选择信号SEL变为高电平时，选择晶体管46转换为接通状态以连接放大晶体管45和竖直信号线23，并且使选择晶体管进入可以将从放大晶体管45输出的输出信号VSL输出到竖直信号线23的状态。
复位晶体管47根据由图3中的行扫描单元15提供的复位信号RST驱动。例如，当提供给复位晶体管37的栅极电极的复位信号RST变为高电平时，复位晶体管37转换为接通状态以对累积在FD单元44中的电荷进行放电，并且使FD单元44复位。
此外，竖直信号线23通过电容51-2连接到比较器31的一个输入端，比较器31的另一个输入端通过电容51-1连接到提供参考信号Vramp的参考信号产生电路14。
在如此构造的固态成像元件11中，累积在光电二极管41中的电荷被一起传递到FD单元44以被按列顺序读取，并且由此可以维持快门同时是关闭的。
此外，在固态成像元件11中，可以进行D相优先读取，在D相优先读取中，首先读取光电二极管41中产生的电荷被保持在FD单元44中的状态下的信号电平(D相)，然后读取FD单元44中的电荷通过复位晶体管47进行放电的状态下的复位电平(P相)。关于D相优先读取，其细节在例如JP-A-2014-197773中描述。
然而，在如JP-A-20140197773中描述的传统比较器中，在内部执行初始电压的设置操作(自动归零动作)时，发生了在第一放大器(第一个电平放大器)的差分对中左右之间的不平衡状态引起P相位裕度减小、或者第二放大器(后一个电平放大器)的偏移偏差。在本实施例中，提供了能够抑制P相位裕度的这种减小的比较器。
随后，将说明根据本公开实施例的比较器31的电路结构实例。图5是根据本公开实施例的比较器31的结构实例。在下文中，将参考图5说明根据本公开实施例的比较器31的电路结构实例。
如图5所示，根据本公开实施例的比较器31包括第一放大器81和第二放大器82。
第一放大器81由电容51-1至51-2、晶体管61-1至61-6、71-1至71-6、电流源62、72组合而成。晶体管61-3、61-4、71-5、71-6为NMOS晶体管，晶体管61-5、61-6、71-3、71-4为PMOS晶体管。此外，电流源62由NMOS晶体管构成，电流源72由PMOS晶体管构成。向电流源62的栅极施加固定电位Bias_nTail，并且向电流源72的栅极施加固定电位Bias_pTail。晶体管61-1、61-2、71-1、71-2可以是NMOS晶体管或PMOS晶体管，只要其类型相同即可。
此外，第二放大器82由电容器51-3至51-4、晶体管61-7至61-11、71-7至71-9和电流源63、73组合而成。晶体管61-10、71-8为NMOS晶体管，晶体管61-8、61-11为PMOS晶体管。向晶体管61-10的栅极施加固定电位Bias_pfv，向晶体管61-11的栅极施加固定电位Bias_nfv。此外，电流源63由PMOS晶体管构成，电流源73由NMOS晶体管构成。向电流源63的栅极施加固定电位Bias_pTail，向电流源73的栅极施加固定电位Bias_nTail。晶体管61-7、61-9、71-7、71-9可以是NMOS晶体管或PMOS晶体管。
此外，在图5中，示出了用于切换对比较器31的输入的开关64-1至64-4。开关64-1至64-4可以是NMOS晶体管或PMOS晶体管。
在比较器31中，晶体管61-3和61-4具有公共连接的源极以形成差分对，并且电流源62连接到公共源极与地之间的部分。此外，在比较器31中，晶体管71-3和71-4具有公共连接的源极以形成差分对，并且电流源72连接到电源电压VDD与公共源极之间的部分。
晶体管61-3的栅极电极连接到提供输出信号VSL的竖直信号线23(图4)、或通过电容51-1连接到提供斜坡信号RMP的参考信号产生电路14(图4)。通过开关64-1、64-2的导通/断开状态，来确定输出信号VSL和斜坡信号RMP中的哪一个被输出到比较器31。晶体管61-4的栅极电极连接到提供输出信号VSL的竖直信号线23、或连接到提供斜坡信号RMP的参考信号产生电路14。通过开关64-3、64-4的导通/断开，来确定输出信号VSL和斜坡信号RMP中的哪一个被输出到比较器31。
晶体管71-3的栅极电极连接到提供输出信号VSL的竖直信号线23、或通过电容51-1连接到提供斜坡信号RMP的参考信号产生电路14。通过开关64-1、64-2的导通/断开，来确定输出信号VSL和斜坡信号RMP中的哪一个被输出到比较器31。晶体管71-4的栅极电极连接到提供输出信号VSL的竖直信号线23、或连接到提供斜坡信号RMP的参考信号产生电路14。通过开关64-3、64-4的导通/断开，来确定输出信号VSL和斜坡信号RMP中的哪一个被输出到比较器31。
晶体管61-5以栅极电极和漏极电极公用的二极管连接结构，连接在晶体管61-3的漏极电极与电源电压VDD之间。晶体管61-6连接在晶体管61-4的漏极电极与电源电压VDD之间。此外，晶体管61-5的栅极电极与晶体管61-6的栅极电极彼此共同连接。
晶体管71-5以栅极电极和漏极电极公用的二极管连接结构，连接在晶体管71-3的漏极电极与地之间。晶体管71-6连接在晶体管71-4的漏极电极与地之间。此外，晶体管71-5的栅极电极与晶体管71-6的栅极电极彼此共同连接。
晶体管61-1连接在晶体管61-3的栅极电极与漏极电极之间，并且向晶体管61-1的栅极电极提供来自行扫描单元15(图3)的控制信号。晶体管61-2连接在晶体管61-4的栅极电极与漏极电极之间，并且向晶体管61-2的栅极电极提供来自行扫描单元15的控制信号。
晶体管71-1连接在晶体管71-3的栅极电极与漏极电极之间，并且向晶体管71-1的栅极电极提供来自行扫描单元15的控制信号。晶体管71-2连接在晶体管71-4的栅极电极与漏极电极之间，并且向晶体管71-2的栅极电极提供来自行扫描单元15的控制信号。
晶体管61-8连接在比较器31的输出端与电源电压VDD之间。晶体管61-8的栅极电极连接到晶体管61-4和61-6的连接点。
晶体管71-8连接在比较器31的输出端与地之间。晶体管71-8的栅极电极连接到晶体管71-4和71-6的连接点。
电流源63连接在电源电压VDD与晶体管61-8的栅极电极之间。此外，电流源63连接在电源电压VDD与晶体管61-10的漏极电极和晶体管61-11的源极电极之间。
电流源73连接在地与晶体管71-8的栅极电极之间。此外，电流源73连接在地与晶体管61-10的源极电极和晶体管61-11的漏极电极之间。
比较器31如上所述被配置，并且通过由一对晶体管61-3、61-4组成的差分放大器，输入到晶体管61-3或61-4的栅极电极的斜坡信号RMP与输入到晶体管61-4或61-3的栅极电极的输出信号VSL之间的差值被放大输出。此外，差分放大器的输出被晶体管61-8和71-8构成的源-地放大器电路放大，以从比较器31的输出端OUT输出。
晶体管61-7、71-7用于切换差分对。例如，当晶体管61-7断开并且晶体管71-7导通时，从是NMOS晶体管的一对晶体管61-3、61-4接收来自像素的输出信号和斜坡信号。另一方面，当晶体管61-7导通并且晶体管71-7断开时，从是PMOS晶体管的一对晶体管71-3、71-4接收来自像素的输出信号和斜坡信号。
基于来自定时控制单元13的控制信号，来切换图5所示的晶体管61-7、71-7、64-1至64-4的导通和断开状态。
根据本公开实施例的比较器31通过第一放大器81中的不仅NMOS晶体管而且PMOS晶体管，接收来自像素的输出信号和斜坡信号。此外，在第二放大器82中，还应用由NMOS晶体管和PMOS晶体管构成的源-地放大器电路。
通过如图5所示的结构，与仅由第一放大器81中的NMOS晶体管接收来自像素的输出信号和斜坡信号的情况相比，根据本公开实施例的比较器31能够降低下限输入电压。
图6是示出根据本公开实施例的比较器31的输入允许范围的实例的说明性示图。通过第一放大器81中的不仅NMOS晶体管而且PMOS晶体管接收输入，可以向低电压侧扩展下限输入电压的范围。
因此，与仅通过第一放大器81中的NMOS晶体管接收的情况相比，通过如图5所示的结构，根据本公开实施例的比较器31可以扩展动态范围。
根据本公开实施例的比较器31按每条线和/或每帧，切换差分输入和输出。通过按每条线和/或每帧切换差分输入和输出的结构，根据本公开实施例的比较器31能够通过误差扩散的原理在时间和/或空间上消除第一放大器中的偏移的变化。
图7、图8是说明比较器如何在时间上消除偏移电压的变化的说明性示图。图7示出了在第N帧中分别将输出信号VSL和斜坡信号RMP输入到比较器31的C1、C2的状态。图8示出了在第N+1帧中分别将输出信号VSL和斜坡信号RMP输入到比较器31的C2、C1的状态。在以下说明中，将图7所示的比较器31的输入状态称为正常输入，并且将图8所示的输入状态也称为反向输入。例如，基于来自定时控制单元13的控制信号，在正常输入与反向输入之间切换。
当由于差分对的寄生电容与比较器31的差分晶体管之间的特性差异而导致ΔVDAC和ΔVSL之间出现差异时，差异在输出特性中表现为比较器31的偏移电压。因为此偏移电压在反向定时中变化，所以ADC中的计数数目在列之间变化。即，它成为固定模式噪声(FPN)。此外，因为差异表现为P相位裕度的特性的变化，所以操作裕度减小。因此，为了抑制比较器31的差分对的偏移电压，如图7、图8所示，在时间上切换正常输入和反向输入。通过在时间上切换输入，比较器31可以使偏移电压平均。
图9是示出如何使比较器31的偏移电压平均的说明性示图。在图9所示的图表中，纵轴表示比较器31的偏移电压，横轴表示帧(或竖直方向上的线)。如图7和图8所示，通过在时间上(或在空间上)切换对比较器的输入，比较器31的偏移电压在理想电压周围波动。因此，通过在时间上(或在空间上)切换输入，使比较器31的偏移电压平均，并且可以抑制固定模式噪声的发生。
图10是示出以帧为单位切换对比较器31的输入的实例的说明性示图。在图10所示的实例中，向第N帧中的所有线施加正常输入，并且向随后的第N+1帧中的所有线施加反向输入。通过如此以帧为单位切换对比较器31的输入，固态成像元件11可以使比较器31的偏移电压平均。
图11是示出以帧为单位切换对比较器31的输入的实例的说明性示图。在图11所示的实例中，向第N帧中的所有奇数线施加正常输入，并且向所有偶数线施加反向输入。此外，向第N+1帧中的所有奇数线施加反向输入，并且向所有偶数线施加正常输入。通过如此以帧为单位并且以相邻线为单位切换对比较器31的输入，固态成像元件11可以使比较器31的偏移电压平均。
图12是示出以帧为单位切换对比较器31的输入的实例的说明性示图。在图12所示的实例中，切换对比较器31的输入，使得在第N帧和第N+1帧中，正常输入和反向输入在水平方向和竖直方向上交替。通过如此以帧为单位并且在水平方向和竖直方向上切换对比较器31的输入，固态成像元件11可以使比较器31的偏移电压平均。
根据本公开实施例的固态成像元件11可以通过不仅由NMOS晶体管而且由PMOS晶体管接收来自像素的输出信号和斜坡信号，来扩展动态范围。此外，根据本公开实施例的固态成像元件11可以通过按每帧和/或每条线切换对比较器31的差分输入和输出，来消除比较器的偏移电压并将偏移电压平均为理想电压。
根据本公开实施例的固态成像元件11可以通过在正常输入和反向输入之间切换对比较器31的差分输入和输出，来使比较器31的布线对称。由于能够使比较器31的布线对称，因此能够消除在传统比较器的像素内部和相邻像素之间出现的寄生电容的影响。
图13是用于说明传统比较器中由像素内部和相邻像素之间的布线引起的寄生电容的影响的说明性示图。在传统比较器中，例如，存在从像素向比较器输入输出信号VSL的布线与从比较器输出的布线之间的寄生电容、向比较器输入斜坡信号的布线与从比较器输出的布线之间的寄生电容、以及相邻像素之间的布线的寄生电容。这些寄生电容的存在影响另一个比较器的输出。例如，寄生电容的存在导致图像质量的劣化，诸如出现图像拖尾(条纹和条痕)。
图14是用于说明在传统比较器中由布线造成的寄生电容对构成差分对的晶体管的影响的说明性示图。在图14中，还示出了列区域中的作为构成差分对的晶体管的分开部分的FET#A1n和FET#A2n、以及FET#B1n和FET#B2n的布置的实例。在图14所示的结构中，在彼此相对的第n-1列的FET#A1n-1与第n列的FET#A1n之间已经出现寄生电容C#A1n-1。类似地，在彼此相对的第n-1列的FET#A2n-1与第n列的FET#A2n之间已经出现寄生电容C#A2n-1，在彼此相对的第n-1列的FET#B1n-1与第n列的FET#B1n之间已经出现寄生电容C#B1n-1，并且在彼此相对的第n-1列的FET#B2n-1与第n列的FET#B2n之间出现寄生电容C#B2n-1。在传统比较器中，来自像素的输出信号VSL被输入到差分对中的一个，以及斜坡信号被输入到另一个。因此，传统比较器具有易于受到布线之间寄生电容的影响的结构。
另一方面，在根据本公开实施例的固态成像元件11中使用的比较器31具有能够按每帧和/或每条线切换差分输入和输出的配置。因此，比较器31具有对称的布线布局，并且可以通过反相脉冲减小电容耦合对比较器31内部布线或与比较器31相邻的布线的影响。
图15是示出在根据本公开的实施例的固态成像元件11中使用的比较器31的布线的布局实例的说明性示图。在根据本公开实施例的固态成像元件11中使用的比较器31，能够对称地设置用于输入来自像素的输出信号VSL的布线、用于输入斜坡信号的布线、以及用于从比较器31输出的布线的布局。因此，在根据本公开实施例的固态成像元件11中使用的比较器31可以减小电容耦合对比较器31内部或与比较器31相邻的布线的影响。
图16是示出构成在根据本公开的实施例的固态成像元件11中使用的比较器31的差分致动器对的晶体管的布线实例的说明性示图。同样在图16中，与图14中类似，还示出列区域中的作为构成差分对的晶体管的分开部分的FET#A1n和FET#A2n、以及FET#B1n和FET#B2n的布置的实例以及各晶体管的寄生电容。如图16所示，比较器31可以使布线在每列中对称。因此，在根据本公开实施例的固态成像元件11中使用的比较器31可以使输入和输出相对于差分对对称，并且可以实现抑制在传统比较器中出现的电容耦合的影响的布线布局。
<2.电子设备的应用实例>
根据本公开的技术可以应用于在数码相机、静态数字相机、移动电话、平板终端、个人计算机等中设置的成像元件。此外，根据本公开的技术可以实现为安装在车辆、电动车辆、混合电动车辆、摩托车、自行车、个人机动体、飞机、无人机、船、机器人等的任何类型的移动物体上的设备。将根据本公开的技术应用于这样的设备，能够降低成像元件的功耗，并且能够生成源于列读取电路的模拟特性的噪声降低的图像。
图17是示出应用了根据本公开的实施例的固态成像元件11的电子设备500的配置实例的说明性示图。
电子设备500例如是电子设备，诸如包括静态数字相机、摄像机等的成像设备，以及包括智能电话、平板终端等的移动终端设备。
在图17中，电子设备500包括透镜501、成像元件502、DSP电路503、帧存储器504、显示单元505、存储单元506、操作单元507以及电源单元508。此外，在电子设备500中，DSP电路503、帧存储器504、显示单元505、存储单元506、操作单元507以及电源单元508通过总线509彼此连接。
作为成像元件502，可以应用图3中的固态成像元件11。
DSP电路503是处理由成像元件502提供的信号的信号处理电路。DSP电路503输出通过处理来自成像元件502的信号而获得的图像数据。帧存储器504以帧为单位暂时保存由DSP电路503处理的图像数据。
显示单元505例如由包括液晶面板、有机电致发光(EL)面板等的平板显示装置构成，并且显示由成像元件502捕获的运动图像或静止图像。存储单元506将由成像元件502捕获的运动图像或静止图像的图像数据存储在诸如半导体存储器和硬盘的记录介质中。
操作单元507根据用户的操作，输出关于电子设备500的各种功能的操作指令。电源单元508供应各种电源以作为DSP电路503、帧存储器504、显示单元505、存储单元506和操作单元507的操作电源，适当地将电力提供给它们。
<3.移动物体的应用实例>
根据本公开的技术(本技术)可以应用于各种产品。例如，根据本公开的技术可以实现为安装在车辆、电动车辆、混合电动车辆、摩托车、自行车、个人机动体、飞机、无人机、船、机器人等的任何类型的移动物体上的设备。
图18是示出车辆控制系统的示意性配置的实例的框图，该车辆控制系统是作为可应用根据本公开的实施方式的技术的移动体控制系统的实例。
车辆控制系统12000包括经由通信网络12001彼此连接的多个电子控制单元。在图18所示出的实例中，车辆控制系统12000包括驱动系统控制单元12010、车身系统控制单元12020、车外信息检测单元12030、车内信息检测单元12040以及集成控制单元12050。此外，微型计算机12051、声音/图像输出部12052、车载网络接口(I/F)12053作为集成控制单元12050的功能配置而示出。
驱动系统控制单元12010根据各种程序对与车辆的驱动系统相关的设备的工作进行控制。例如，驱动系统控制单元12010用作控制设备来控制：用于生成车辆的驱动力的驱动力生成设备，诸如内燃机、驱动电机等，用于将驱动力传递至车轮的驱动力传递机构，用于调节车辆的转向角的转向机构，以及用于生成车辆的制动力的制动设备等。
车身系统控制单元12020根据各种程序对车身所配置的各种类型的设备的操作进行控制。例如，车身系统控制单元12020用作控制设备来控制下列项：无钥匙进入系统、智能钥匙系统、电动车窗设备，或前照灯、倒车灯、制动灯、转向灯、雾灯等各种灯。在这种情况下，车身系统控制单元12020可接收来自替代钥匙的移动设备所传输的无线电波或者各种开关的信号作为输入。车身系统控制单元12020接收这些输入的无线电波或信号，以控制车辆的门锁设备、电动车窗设备、灯等。
车外信息检测单元12030检测配有车辆控制系统12000的车辆的外部的信息。例如，车外信息检测单元12030连接有成像部12031。车外信息检测单元12030使成像部12031成像车辆外部的图像，并且接收所成像的图像。基于所接收的图像，车外信息检测单元12030可执行检测对象(诸如路面上的人、车辆、障碍物、标志、符号等)的处理，或者执行检测到对象的距离的处理。
成像部12031是接收光并且输出与所接收的光的光量相对应的电信号的光学传感器。成像部12031能够输出作为图像的电信号，或者能够输出作为关于所测量距离的信息的电信号。此外，由成像部12031接收的光可以是可见光，或者可以是诸如红外线等的不可见光。
车内信息检测单元12040检测关于车辆内部的信息。车内信息检测单元12040可以连接有检测驾驶员的状态的驾驶员状态检测部12041。驾驶员状态检测部12041例如包括拍摄驾驶员的相机。基于从驾驶员状态检测部12041输入的检测信息，车内信息检测单元12040可计算驾驶员的疲劳程度或驾驶员的注意力集中程度，或者可辨别驾驶员是否在打瞌睡。
微型计算机12051能够基于由车外信息检测单元12030或车内信息检测单元12040获得的关于车辆内部或外部的信息，计算用于驱动力生成设备、转向机构或制动设备的控制目标值，并且向驱动系统控制单元12010输出控制命令。例如，微型计算机12051能够执行旨在实现高级驾驶员辅助系统(ADAS)的功能的协同控制，该功能包括用于车辆的碰撞回避或撞击缓冲、基于车间距离的跟随驾驶、车速保持驾驶、车辆碰撞的警报、车辆偏离车道的警报等。
此外，微型计算机12051，可通过基于由车外信息检测单元12030或车内信息检测单元12040获得的关于车辆外部或内部的信息以控制驱动力生成设备、转向机构、制动设备，从而执行旨在用于不依赖于驾驶员的操作的自动行驶等的协同控制。
此外，微型计算机12051能够基于由车外信息检测单元12030获得的关于车辆外部的信息向车身系统控制单元12020输出控制命令。例如，微型计算机12051，可基于由车外信息检测单元12030检测的前方车辆或迎面车辆的位置来控制前照灯，将其从远光改变为近光，从而执行旨在通过控制前照灯来防止眩光的协同控制。
声音/图像输出部12052将声音和图像中的至少一者的输出信号传输至输出设备，该输出设备能够向车辆的乘客或车辆外部以视觉或听觉方式通知信息。在图18的实例中，音频扬声器12061、显示部12062和仪表面板12063作为输出设备而示出。显示部12062可例如包括车载显示器和平视显示器中的至少一个。
图19是示出成像部12031的安装位置的实例的示图。
在图19中，成像部12031包括成像部12101、12102、12103、12104和12105。
成像部12101、12102、12103、12104和12105可以被布置在例如前鼻、侧视镜、后保险杠、后门以及车辆内部的挡风玻璃的上部的位置处。布置在前鼻的成像部12101以及布置在车辆内部的挡风玻璃的上部的成像部12105主要获得车辆12100的前方的图像。布置在侧视镜的成像部12102和12103主要获得车辆12100的侧面的图像。布置在后保险杠或后门的成像部12104主要获得车辆12100的后方的图像。布置在车辆内部的挡风玻璃的上部的成像部12105主要用于检测前方车辆、行人、障碍物、信号、交通标志、车道等。
图19示出成像部12101～12104的拍摄范围的实例。成像范围12111表示布置在前鼻的成像部12101的成像范围。成像范围12112和12113分别表示布置在侧视镜的成像部12102和12103的成像范围。成像范围12114表示布置在后保险杠或后门的成像部12104的成像范围。例如，通过叠加由成像部12101～12104成像的图像数据能够获得从上方观察的车辆12100的鸟瞰图像。
成像部12101～12104中的至少一个可具有获得距离信息的功能。例如，成像部12101～12104中的至少一个可以是由多个成像元件组成的立体相机，或者可以是具有用于相位差检测的像素的成像元件。
例如，微型计算机12051能够基于从成像部12101～12104获得的距离信息，确定到成像范围12111～12114内的每个三维对象的距离以及该距离的时间变化(相对于车辆12100的相对速度)，并且由此提取最近三维对象作为前方车辆，该最近三维对象具体存在于车辆12100的行驶路径上并且以预定速度(例如，等于或大于0公里/小时)在与车辆12100基本相同的方向上行驶。此外，微型计算机12051能够预先设置要保持的距前方车辆的跟随距离，并且执行自动制动控制(包括跟随的停车控制)、自动加速度控制(包括跟随的起动控制)等。因此，能够执行旨在用于不依赖于驾驶员的操作的自动行驶等的协同控制。
例如，微型计算机12051能够基于从成像部12101～12104获得的距离信息，将关于三维对象的三维对象数据分类为二轮车辆、标准尺寸车辆、大型车辆、行人、电线杆以及其他三维对象的三维对象数据，提取所分类的三维对象数据，以用于障碍物的自动回避。例如，微型计算机12051辨别车辆12100周围的障碍物是车辆12100的驾驶员能视觉识别的障碍物，还是对于车辆12100的驾驶员难以视觉识别的障碍物。于是，微型计算机12051确定碰撞风险，该碰撞风险指示与每个障碍物发生碰撞的风险。在碰撞风险等于或高于设定值存在碰撞的可能性的情况下，微型计算机12051经由音频扬声器12061或显示部12062向驾驶员输出警报，并且经由驱动系统控制单元12010执行强制减速或回避转向。由此微型计算机12051能够协助驾驶以避免碰撞。
成像部12101～12104中的至少一个可以是检测红外线的红外相机。例如，微型计算机12051能够通过确定在成像部12101～12104的成像图像中是否存在行人来识别行人。这种行人识别例如由下列程序执行：提取作为红外相机的成像部12101～12104的成像图像中的特性点的程序，以及通过在表示对象轮廓的一系列特性点上执行图案匹配处理来确定是否是行人的程序。当微型计算机12051确定在成像部12101～12104的成像图像中存在行人并且因此识别到行人时，声音/图像输出部12052控制显示部12062，使其显示叠加在所识别的行人用于强调所识别的行人的方形轮廓线。声音/图像输出部12052还可控制显示部12062，使其在期望的位置处显示表示行人的图标等。
如上所述，已经说明了可以应用根据本公开的技术的车辆控制系统的一个实例。根据本公开的技术可以应用于例如上述组件中的成像部12031。具体地，图3的固态成像元件11可以应用于成像部12031。通过将根据本公开的技术应用于成像部12031，可以获得高质量的捕获的图像，因此可以向驾驶员提供更高质量的信息。
<4.结论>
如上所述，根据本公开的实施例，通过扩展比较器的动态范围，可以提供固态成像元件和配备有该固态成像元件的电子设备，该固态成像元件可以支持扩展像素的动态范围，并且可以应对像素的电压降低。
以上已经参照附图说明了本公开的优选实施例，但是本公开的技术范围不限于实例。显然，本公开的技术领域中具有公知常识的人员可以在权利要求书所述的技术思想的范围内想到各种改变实例和校正实例，并且这些也被理解为自然地属于本公开的技术范围。
此外，本申请中描述的效果仅仅是说明性的或示例性的，并且不限于此。也就是说，除了上述效果之外或代替上述效果，根据本公开的技术可发挥对本领域技术人员从本文的描述显而易见的其他效果。
以下配置也属于本公开的技术范围。
(1)一种固态成像元件，包括：
像素阵列，包括通过光电转换输出像素信号的多个像素；以及
AD转换处理单元，对像素信号进行AD转换，其中
AD转换处理单元包括比较器，比较器包括
第一放大单元，包括由P型晶体管构成的一对第一差分对和由N型晶体管构成的一对第二差分对；以及
第二放大单元，放大第一放大单元的输出，并且在第二放大单元中，P型晶体管和N型晶体管串联连接。
(2)根据(1)的固态成像元件，其中，
向第一差分对和第二差分对选择性地输入像素信号和电压值以恒定斜率减小的参考信号中的任一者。
(3)根据(2)的固态成像元件，其中，
第一差分对由第一晶体管和第二晶体管构成，并且
当向第一晶体管的栅极端输入像素信号时，向第二晶体管的栅极端输入参考信号，并且当向第一晶体管的栅极端输入参考信号时，向第二晶体管的栅极端输入像素信号。
(4)根据(2)的固态成像元件，其中，
第二差分对由第三晶体管和第四晶体管构成，并且
当向第三晶体管的栅极端输入像素信号时，向第四晶体管的栅极端输入参考信号，并且当向第三晶体管的栅极端输入参考信号时，向第四晶体管的栅极端输入像素信号。
(5)根据(2)至(4)中任一项的固态成像元件，其中，
以帧为单位切换对第一差分对和第二差分对的选择性输入。
(6)根据(5)的固态成像元件，其中，
比较器设置在像素阵列的每一列中，并且
对第一差分对和第二差分对的选择性输入在所有列中是相同的。
(7)根据(5)的固态成像元件，其中，
比较器设置在像素阵列的每一列中，并且
对第一差分对和第二差分对的选择性输入在相邻列中反向。
(8)根据(2)至(7)中任一项的固态成像元件，还包括：
定时控制单元，控制对第一差分对和第二差分对的选择性输入。
(9)根据(2)至(8)中任一项的固态成像元件，其中，
用于输入像素信号的布线、用于输入参考信号的布线和用于从第二放大单元输出的布线，被布置为线对称。
(10)一种电子设备，包括：
固态成像元件；以及
处理单元，处理从固态成像元件输出的信号，其中
固态成像元件包括
像素阵列，包括通过光电转换输出像素信号的多个像素；以及
AD转换处理单元，对像素信号进行AD转换，
AD转换处理单元包括比较器，比较器包括
第一放大单元，包括由P型晶体管构成的一对第一差分对和由N型晶体管构成的一对第二差分对；以及
第二放大单元，放大第一放大单元的输出，并且在第二放大单元中，P型晶体管和N型晶体管串联连接。
附图标记列表
11 固态成像元件
12 像素阵列单元
17 列处理单元
21 像素
22 水平信号线
23 竖直信号线
30 AD转换器电路
31 比较器
33 开关
41 光电二极管
42 传输晶体管
43 电荷累积单元
44 FD单元
45 放大晶体管
46 选择晶体管
47 复位晶体管
81 第一放大器
82 第二放大器。

Claims (9)

1.一种固态成像元件，包括：
像素阵列，包括通过光电转换输出像素信号的多个像素；以及
AD转换处理单元，对所述像素信号进行AD转换，其中
所述AD转换处理单元包括比较器，所述比较器包括：
第一放大单元，包括由P型晶体管构成的第一差分对和由N型晶体管构成的第二差分对，其中，所述第一差分对的两个P型晶体管具有公共连接的源极并且第一电流源连接到电源电压和所述公共连接的源极之间，所述第二差分对的两个N型晶体管具有公共连接的源极并且第二电流源连接到所述公共连接的源极和地之间；以帧为单位切换对所述第一差分对和所述第二差分对的选择性输入；以及
第二放大单元，放大所述第一放大单元的输出，并且在所述第二放大单元中，P型晶体管和N型晶体管串联连接。
2.根据权利要求1所述的固态成像元件，其中，
向所述第一差分对输入所述像素信号和电压值以恒定斜率减小的参考信号以及向所述第二差分对输入所述像素信号和电压值以恒定斜率减小的参考信号，其中，所述像素信号和所述参考信号选择性切换。
3.根据权利要求2所述的固态成像元件，其中，
所述第一差分对由第一晶体管和第二晶体管构成，并且
当向所述第一晶体管的栅极端输入所述像素信号时，向所述第二晶体管的栅极端输入所述参考信号，并且当向所述第一晶体管的所述栅极端输入所述参考信号时，向所述第二晶体管的栅极端输入所述像素信号。
4.根据权利要求2所述的固态成像元件，其中，
所述第二差分对由第三晶体管和第四晶体管构成，并且
当向所述第三晶体管的栅极端输入所述像素信号时，向所述第四晶体管的栅极端输入所述参考信号，并且当向所述第三晶体管的栅极端输入所述参考信号时，向所述第四晶体管的栅极端输入所述像素信号。
5.根据权利要求1所述的固态成像元件，其中，
所述比较器设置在所述像素阵列的每列中，并且
对所述第一差分对和所述第二差分对的所述选择性输入在所有列中是相同的。
6.根据权利要求1所述的固态成像元件，其中，
所述比较器设置在所述像素阵列的每列中，并且
对所述第一差分对和所述第二差分对的所述选择性输入在相邻列中反向。
7.根据权利要求2所述的固态成像元件，还包括：
定时控制单元，控制对所述第一差分对和所述第二差分对的所述选择性输入。
8.根据权利要求2所述的固态成像元件，其中，
用于输入所述像素信号的布线、用于输入所述参考信号的布线和用于自所述第二放大单元的输出的布线分别被布置成线对称。
9.一种电子设备，包括：
固态成像元件；以及
处理单元，处理从所述固态成像元件输出的信号，其中
所述固态成像元件包括：
像素阵列，包括通过光电转换输出像素信号的多个像素；以及
AD转换处理单元，对所述像素信号进行AD转换，
所述AD转换处理单元包括比较器，所述比较器包括：
第一放大单元，包括由P型晶体管构成的第一差分对和由N型晶体管构成的第二差分对，其中，所述第一差分对的两个P型晶体管具有公共连接的源极并且第一电流源连接到电源电压和所述公共连接的源极之间，所述第二差分对的两个N型晶体管具有公共连接的源极并且第二电流源连接到所述公共连接的源极和地之间；以帧为单位切换对所述第一差分对和所述第二差分对的选择性输入；以及
第二放大单元，放大所述第一放大单元的输出，并且在所述第二放大单元中，P型晶体管和N型晶体管串联连接。
CN201980041252.XA 2018-06-28 2019-06-07 固态成像元件和电子设备 Active CN112335232B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018-122820 2018-06-28
JP2018122820A JP2021158396A (ja) 2018-06-28 2018-06-28 固体撮像素子及び電子機器
PCT/JP2019/022832 WO2020003980A1 (ja) 2018-06-28 2019-06-07 固体撮像素子及び電子機器

Publications (2)

Publication Number Publication Date
CN112335232A CN112335232A (zh) 2021-02-05
CN112335232B true CN112335232B (zh) 2024-04-26

Family

ID=68986395

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980041252.XA Active CN112335232B (zh) 2018-06-28 2019-06-07 固态成像元件和电子设备

Country Status (6)

Country Link
US (1) US11258975B2 (zh)
JP (1) JP2021158396A (zh)
KR (1) KR20210023838A (zh)
CN (1) CN112335232B (zh)
DE (1) DE112019003214T5 (zh)
WO (1) WO2020003980A1 (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6788237B1 (en) * 2001-03-30 2004-09-07 Pixim, Inc. Electrically and optically symmetrical analog-to-digital converter for digital pixel sensors
JP2006157335A (ja) * 2004-11-29 2006-06-15 Matsushita Electric Ind Co Ltd イメージセンサ用アナログフロントエンド回路
JP2012147339A (ja) * 2011-01-13 2012-08-02 Panasonic Corp 固体撮像装置、固体撮像装置を備えたカメラ及び固体撮像装置の駆動方法
CN104079841A (zh) * 2013-03-29 2014-10-01 索尼公司 比较器、固态成像器件、电子装置及驱动方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1313381B1 (it) * 1999-02-22 2002-07-23 St Microelectronics Srl Comparatore per alta frequenza con isteresi, con segnale di ingressodifferenziale a bassa dinamica, compatibile alle alimentazioni
JP3700558B2 (ja) * 2000-08-10 2005-09-28 日本電気株式会社 駆動回路
JP3687545B2 (ja) * 2001-02-05 2005-08-24 セイコーエプソン株式会社 コンパレータ回路
US6788113B2 (en) * 2001-06-19 2004-09-07 Fujitsu Limited Differential signal output apparatus, semiconductor integrated circuit apparatus having the differential signal output apparatus, and differential signal transmission system
US6864725B2 (en) * 2002-06-05 2005-03-08 Micron Technology, Inc. Low current wide VREF range input buffer
JP4470700B2 (ja) 2004-02-23 2010-06-02 ソニー株式会社 Ａｄ変換方法およびａｄ変換装置並びに物理量分布検知の半導体装置および電子機器
DE102004015318B3 (de) * 2004-03-30 2005-09-01 Infineon Technologies Ag Eingangsschaltung für eine elektronische Schaltung
US7183812B2 (en) * 2005-03-23 2007-02-27 Analog Devices, Inc. Stable systems for comparing and converting signals
JP4502207B2 (ja) * 2005-12-28 2010-07-14 ルネサスエレクトロニクス株式会社 差動増幅器とデータドライバ及び表示装置
TWI343556B (en) * 2006-08-15 2011-06-11 Novatek Microelectronics Corp Voltage buffer and source driver thereof
US7558125B2 (en) * 2006-12-15 2009-07-07 Micron Technology, Inc. Input buffer and method with AC positive feedback, and a memory device and computer system using same
US8310279B2 (en) * 2009-05-18 2012-11-13 Qualcomm, Incorporated Comparator with hysteresis
JP2011109612A (ja) * 2009-11-20 2011-06-02 Sony Corp 固体撮像装置
JP2011229120A (ja) 2010-03-30 2011-11-10 Sony Corp 固体撮像装置、固体撮像装置の信号処理方法、及び、電子機器
US8638126B2 (en) * 2012-01-18 2014-01-28 Richtek Technology Corporation, R.O.C. Rail-to-rail comparator
JP6019870B2 (ja) 2012-07-20 2016-11-02 ソニー株式会社 固体撮像装置、及び、製造方法
JP5870954B2 (ja) 2013-03-29 2016-03-01 ソニー株式会社 コンパレータ、固体撮像素子、電子機器、および、駆動方法
WO2015111398A1 (ja) * 2014-01-21 2015-07-30 パナソニックＩｐマネジメント株式会社 固体撮像装置
CN111327846B (zh) 2014-07-14 2022-05-17 索尼公司 成像器件
TWI669964B (zh) 2015-04-06 2019-08-21 日商新力股份有限公司 Solid-state imaging device, electronic device, and AD conversion device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6788237B1 (en) * 2001-03-30 2004-09-07 Pixim, Inc. Electrically and optically symmetrical analog-to-digital converter for digital pixel sensors
JP2006157335A (ja) * 2004-11-29 2006-06-15 Matsushita Electric Ind Co Ltd イメージセンサ用アナログフロントエンド回路
JP2012147339A (ja) * 2011-01-13 2012-08-02 Panasonic Corp 固体撮像装置、固体撮像装置を備えたカメラ及び固体撮像装置の駆動方法
CN104079841A (zh) * 2013-03-29 2014-10-01 索尼公司 比较器、固态成像器件、电子装置及驱动方法

Also Published As

Publication number Publication date
JP2021158396A (ja) 2021-10-07
WO2020003980A1 (ja) 2020-01-02
US11258975B2 (en) 2022-02-22
DE112019003214T5 (de) 2021-03-18
US20210274122A1 (en) 2021-09-02
KR20210023838A (ko) 2021-03-04
CN112335232A (zh) 2021-02-05

Similar Documents

Publication Publication Date Title
CN110291785B (zh) 图像传感器、控制图像传感器的方法及电子设备
WO2019146527A1 (ja) 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
US11582416B2 (en) Solid-state image sensor, imaging device, and method of controlling solid-state image sensor
JP2019057873A (ja) 固体撮像素子及び電子機器
JP2020072317A (ja) センサ及び制御方法
US20230188867A1 (en) Solid-state imaging element
JP7331180B2 (ja) 撮像素子及び電子機器
WO2019017092A1 (ja) アナログデジタル変換器、固体撮像素子、および、アナログデジタル変換器の制御方法
CN112514371B (zh) 固态成像元件、成像装置以及固态成像元件的控制方法
US11451725B2 (en) Solid-state imaging element, imaging apparatus, and method for controlling solid-state imaging element
CN112335232B (zh) 固态成像元件和电子设备
US20240064437A1 (en) Solid-state imaging element, imaging device, and method for controlling solid-state imaging element
US20230247324A1 (en) Solid-state imaging element
US11283417B2 (en) Amplification circuit, imaging device, and control method of amplification circuit
WO2019039311A1 (ja) 固体撮像素子、撮像装置、および、電子機器
WO2022050035A1 (ja) 固体撮像装置
US20230007203A1 (en) Solid-state imaging element and imaging device
WO2023047661A1 (ja) 撮像装置装置、及び、撮像装置を備えた電子機器
US20230254609A1 (en) Solid state imaging element, imaging apparatus, and method for controlling solid state imaging element
WO2024004377A1 (ja) 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
TWI840361B (zh) 固態攝像元件、攝像裝置及固態攝像元件之控制方法
WO2023276199A1 (ja) 固体撮像素子、電子機器、および、固体撮像素子の制御方法
WO2023007772A1 (ja) 固体撮像素子
WO2023062935A1 (ja) 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
WO2022172714A1 (ja) 固体撮像素子

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant