CN102156506A - 产生参考电流或电压的电路与方法 - Google Patents

Abstract

本发明涉及产生参考电流或电压的电路与方法。一种参考电路，包括具有第一电流电极、控制电极和耦合到电源端子的第二电流电极的第一晶体管。该参考电路还包括电阻性元件，该电阻性元件包括耦合到第一晶体管的控制电极的第一端子和耦合到第一电流电极的第二端子。此外，该参考电路还包括第二晶体管，该第二晶体管包括耦合到电阻性元件的第二端子的第一电流电极、耦合到该第二端子的控制电极和耦合到电源端子的第二电流电极。该第二晶体管配置成产生与第一晶体管的控制电极处的电压相关的输出信号。

Description

产生参考电流或电压的电路与方法

技术领域

本公开内容总体上涉及产生参考电流或电压的电路与方法，并且，更特别地，涉及用于产生参考电流的、包括漏极耦合MOS器件的电路。

背景技术

电流与电压参考是实际上在每种混合信号系统中使用的构建单元。有很多种方法用于实现电压或电流参考，从对跨简单半导体器件的偏置电压的比较到浮动栅极器件上电荷的量子隧穿。

一种用于提供电压和电流参考的方法使用硅能量带隙。在带隙参考电路中，参考电流或电压是从工作在不同电流密度的两个p-n结得到的，其中这两个p-n结中的每一个都具有不同的正向偏置电压降。正向电压降之间的电压差跨电阻器施加，以便生成与绝对温度成比例的(PTAT)电流，该电流进一步转换成(PTAT)电压。然后，PTAT电压可以添加到从另一个p-n结得到的、与绝对温度互补的(complementary to absolute temperature，CTAT)电压。然后，该电压可以施加到参考电阻器，以便产生热补偿的参考电流。

但是，最近的技术进展使用工作在较低电源电压的低压互补金属氧化物半导体(CMOS)电路，这种电路被设计成降低功耗并延长便携式器件的电池寿命。因此，电压裕度(voltage head-room)变得越来越有限，使得难以在这种低功率应用中使用传统的带隙参考电路。

附图说明

图1是用于产生参考电流的、包括漏极耦合金属氧化物半导体(MOS)晶体管的参考电路的实施方式的示意图。

图2是用于产生参考电流的、包括漏极耦合MOS晶体管的参考电路的第二种实施方式的示意图。

图3是用于产生参考电流的、包括漏极耦合MOS晶体管的参考电路的第三种实施方式的示意图。

图4是用于产生参考电流的、包括漏极耦合MOS晶体管的参考电路的第四种实施方式的示意图。

图5是用于产生CTAT电流(I_CTAT)的、与绝对温度互补的(CTAT)参考电路的实施方式的示意图。

图6是用于产生与绝对温度成比例的(PTAT)电流(I_PTAT)和与绝对温度互补的(CTAT)电流(I_CTAT)的、包括漏极耦合PMOS晶体管的参考电路的第二种实施方式的示意图，其中，为了生成热补偿的参考电流(I_REF)，与绝对温度成比例的电流和与绝对温度互补的电流在输出节点上求和。

图7是用于产生CTAT电流的参考电路的第三种实施方式的示意图。

图8是具有低压热补偿的、用于产生参考电流的漏极耦合PMOS参考电路的实施方式的示意图，该电路采用了CTAT电流参考的第三种实施方式。

图9是具有低压热补偿的漏极耦合NMOS参考电路的实施方式的示意图。

图10是包括具有浮动栅极晶体管的参考电路实施方式并且包括编程电路的电路的部分块和部分示意图。

图11是提供参考电流的方法的实施方式的流程图。

图12是用在低压、低功率环境下的漏极耦合电流参考电路的实施方式的示意图。

图13是包括多个开关的漏极耦合电流参考电路的另选实施方式的示意图，其中开关用于调节第一MOS晶体管的栅极和漏极端子之间的电阻。

图14是在第一MOS晶体管的栅极和漏极之间具有可调节电阻的漏极耦合电流参考电路的另选实施方式的示意图。

在以下描述中，在不同图中使用相同标号指示类似或相同的项。

具体实施方式

以下描述提供输出参考电流或电压的MOS参考电路的实施方式，其中所述参考电流或电压跨大的电源和温度条件范围保持。特别地，该MOS参考电路被设计成工作在大约1.7V至5.6V之间的电源电压范围内。在某些情况下，当使用被编程为具有低阈值电压的浮动栅极晶体管时，该电路可以工作在更低的电压，例如工作在像1.2至1.5V那么低的电压电平。额定工作电压可以是大约2.0V。MOS参考电路的实施方式通过电源电压偏置，提供了可靠的电流线路调整，同时为实现各种热补偿技术提供了灵活性。

MOS参考电路的实施方式跨电阻性元件(例如，电阻器)施加两个MOS晶体管的栅极-源极电压的差值，来产生参考电流。在一个例子中，MOS晶体管以公共源极配置连接，并且漏极耦合在一起，以便为两个器件提供相同的漏极-源极(V_DS)条件。MOS晶体管中的一个配置为用于箝位的二极管(即，在二极管配置中，栅极连接到电流电极中的一个)，而第二个MOS晶体管用作增益器件并且其栅极连接到参考电阻器的一端。该电阻器的另一端连接到MOS晶体管的公共漏极节点。反馈环路保持流过该参考电阻器的电流电平。在某些实施方式中，采用附加的热补偿级，用于在低电源电压下并跨大的温度条件范围保持相对恒定的电流或电压。

在以下讨论中，术语“电阻器”用于指电阻性元件，例如无源电阻器、可编程器件或者提供期望电阻的其它电路元件。尽管所说明的某些实施方式描述了无源电阻器，但是应当理解，示出无源电阻器仅仅是为了方便讨论，这种无源电阻器可以用可以编程为产生期望电阻的可编程的浮动栅极晶体管或者用提供期望电阻值的其它电阻性元件代替。

图1是用于产生参考电流的、包括漏极耦合金属氧化物半导体(MOS)晶体管102和104的参考电路100实施方式的示意图。电路100包括n-通道MOS(NMOS)晶体管102、104和108，电阻器106和118及p-通道MOS(PMOS)晶体管110、112、114和116。

PMOS晶体管110和NMOS晶体管102合作以形成承载电流(I₆)的第一电流路径。PMOS晶体管110包括连接到标记为“V_DD”的第一电源端子的源极、栅极和连接到电阻器106的第一端子的漏极。电阻器106还包括连接到NMOS晶体管102的漏极的第二端子。NMOS晶体管102包括漏极、连接到PMOS晶体管110的漏极并连接到电阻器106的第一端子的栅极和连接到第二电源端子的源极。在所说明的实施方式中，第二电源端子是地。在另选实施方式中，第二电源端子可以是相对于V_DD上的电压为负的另一个电源电压。

PMOS晶体管112和NMOS晶体管104合作以形成配置成承载第二电流(I₄)的第二电流路径。PMOS晶体管112包括连接到V_DD的源极、连接到PMOS晶体管110的栅极的栅极和连接到NMOS晶体管102的漏极的漏极。NMOS晶体管104包括连接到NMOS晶体管102的漏极的漏极、以二极管配置连接到其漏极的栅极和连接到地的源极。

PMOS晶体管114和NMOS晶体管108合作以形成配置成承载第三电流(I₃)的第三电流路径。PMOS晶体管114包括连接到V_DD的源极、连接到PMOS晶体管110和112的栅极的栅极和连接到PMOS晶体管110、112和114的栅极的漏极。NMOS晶体管108包括连接到PMOS晶体管114的漏极的漏极、连接到NMOS晶体管104的栅极的栅极和连接到地的源极。

PMOS晶体管116和电阻器118合作以形成承载关于第三电流(I₃)的参考电流(I_REF)的输出电流路径。PMOS晶体管116包括连接到V_DD的源极、连接到PMOS晶体管114的漏极的栅极和连接到电阻器118的第一端子并提供输出电压(V_REF)的漏极。电阻器118包括连接到地的第二端子。

电路100跨电阻器106施加NMOS晶体管102和104的栅极-源极电压之间的差值，以设置参考电流(I_REF)。在平衡时，晶体管102和104具有相同的漏极电流(即，I₁＝I₂)和相同的漏极-源极电压(V_DS102＝V_DS104)，而且均处于饱和状态。用于晶体管104的偏置电流是由包括NMOS晶体管108及PMOS晶体管114和112的反馈回路提供的，而用于晶体管102的偏置电流是由包括NMOS晶体管108及PMOS晶体管114和110的反馈回路提供的。偏置电流流入公共漏极并流过晶体管102和104的漏极-源极电流路径。如果晶体管对104和108、112和114及110和114具有基本上相同的大小，则电流(I₁、I₂、I₆、I₄、I₃和I_REF)是基本上相等的。

在例子中，V_DD上的电压具有相对于地2.0V的额定值。由晶体管112和114形成的电流镜镜像通过第一电流路径的第二电流(I₂)。当电源电压施加到V_DD时，在PMOS晶体管110、112、114和116栅极处的电压关于电源电压足够多地负偏置，以允许电流流过它们各自的源极-漏极电流路径。如果晶体管110和114具有近似相等的大小，则第一电流(I₆)也近似等于第二电流(I₂)。晶体管102和104的不同栅极-源极电压建立了第二电流(I₂)。

第二电流(I₂)还设置晶体管108的栅极上的电压，利用晶体管104和108形成电流镜。附加的电流镜是由晶体管114和116形成的，来镜像通过晶体管114和116的第二电流(I₂)，以产生参考电流(I_REF)，该参考电流在电阻器118上供给(source)，从而产生参考电压(V_REF)。参考电流(I_REF)与第三电流(I₃)成比例。如果晶体管114和116具有基本相同的大小，则参考电流(I_REF)基本上等于第三电流(I₃)。但是，在某些实现方式中，晶体管116的大小可以不同，以便提供是第三电流(I₃)倍数的参考电流(I_REF)。

电路100是可以以低电压裕度工作的CMOS电路的例子。特别地，当V_DD只近似地等于高于地的MOS栅极-源极和MOS漏极-源极电压时，该电路可以正确工作。

但是，晶体管112具有有限的输出电阻。因此，可能期望将晶体管102和104耦合的漏极与晶体管112的漏极隔离，以便提供改进的线路调整。电路100的修改形式在图2中示出，它使用电阻器106将两个晶体管102和104耦合的漏极与晶体管112的漏极隔离。

图2是用于产生参考电流的、包括漏极耦合MOS晶体管102和104的参考电路200的第二实施方式的示意图。电路200包括与上面关于图1中的电路100所述的相同部件。但是，在电路200中，电阻器106以不同方式连接。在电路100中，PMOS晶体管112的漏极连接到NMOS晶体管102和104的漏极。相反，在电路200中，PMOS晶体管112的漏极连接到电阻器106的第一端子。电阻器106的第一端子还连接到PMOS晶体管110的漏极和NMOS晶体管102的栅极。电阻器106还包括连接到NMOS晶体管102和104的漏极并连接到NMOS晶体管104和108的栅极的第二端子。

在所说明的例子中，如果PMOS晶体管110、112、114和116具有近似相等的大小，则通过每个晶体管的电流是近似相等的(I₆＝I₅＝I₃＝I₂＝I₁＝I_REF)。由于电流不流到晶体管102的栅极中，因此电流(I₆)和电流(I₅)流过电阻器106。因此，PMOS晶体管110和112供给通过电阻器106的电流的两倍(即，I₆+I₅＝2I₂)，通过单个电流分支提供用于晶体管102和104的偏置电流。同时，这种配置隔离了晶体管102和104的漏极与PMOS晶体管112的受限输出电阻，导致通过晶体管104的第二电流(I₂)的非常好的线路调整。用于晶体管102和104的类似的漏极电流和公共漏极-源极电压偏置允许某些器件参数相对于温度的变化的相互抵消，使得更容易实现各种热补偿技术。

如果晶体管102和电阻器106在电路100中不存在，则在理想条件下，在平衡时，相对独立于电源，包括晶体管104、108、114和112的反馈回路将保持大范围的基本相等的电流。但是，当正反馈系统(即，晶体管104、108、114和112)的增益大于一时，任何环境干扰都将造成通过该回路的电流升高至由晶体管104、108、114和112的输出电阻和由电源裕度限制所确定的值。

因此，由负反馈回路(晶体管102、108、114和110)提供了调整机制，其具有三个转化级(晶体管102、108和110)。对于由电路200所描述的实施方式，由晶体管112供给的电流完全流过电阻器106，将NMOS晶体管102的栅极偏置成保持平衡的这种值。为了实现稳定性，负反馈比正反馈更强。

在另选实施方式中，晶体管110被省去，并且晶体管112的大小设计成供给晶体管114和116的电流的两倍。在这个例子中，如图3所示，通过包括一对本征晶体管302和304，通过晶体管104和108的电流(I₂和I₃)的镜像可以进一步改进。

图3是用于产生参考电流、包括漏极耦合MOS晶体管102和104的参考电路300的第三实施方式的示意图。与图1和2相比，在电路300中，PMOS晶体管110被省去。而PMOS晶体管112、114和116、电阻器106和108及NMOS晶体管102、104和108都像关于图2所述的那样来配置。但是，在这种实施方式中，PMOS晶体管112的大小关于晶体管114和116中的每一个设计成具有二比一(2∶1)的电流比。此外，增加了晶体管302和304及电阻器306。

通过与晶体管302和304共源共栅(cascoding)电流分支，通过晶体管104和108的电流(I₂和I₃)的镜像得到了改进。在所说明的实施方式中，晶体管302和304是本征晶体管，其阈值电压近似为0V。为了保持电路300的低电压工作能力，使用零或低阈值晶体管。本征晶体管302包括连接到PMOS晶体管112的漏极的漏极、在二极管配置中连接到漏极的栅极和连接到电阻器106的第一端子并连接到晶体管102的栅极的源极。本征晶体管304包括连接到PMOS晶体管114的漏极的漏极、连接到晶体管302的栅极的栅极和连接到电阻器306的第一端子的源极，其中电阻器306包括连接到晶体管108的漏极的第二端子。电阻器306加到晶体管304的漏极上，以便改善用于晶体管104和108的偏置条件的匹配。

晶体管302是二极管连接的并且具有低阈值电压(例如大约0V)，使得晶体管302的源极(即，在节点V_A)处的电压基本上与在其栅极和漏极上的电压相同。晶体管304是源跟随器，使得在晶体管304的栅极处的电压基本上等于在晶体管304源极(即，在节点V_B)处的电压。

在图3中，第二电流(I₂)和对应的参考电流(I_REF)与电阻器106的电阻相关，它影响晶体管302的偏置。特别地，电流(I₅)与晶体管102和104的栅极-源极电压的差值除以电阻器106的电阻成比例，如以下公式中所示：

$I_5=\frac{V_{\mathrm{GS}102}-V_{\mathrm{GS}104}}{R_{106}}---\left(1\right)$

其中，I_REF＝I₂＝0.5I₅。参考电压(V_REF)与电阻器118的电阻相关，使得V_REF＝I_REF＊R₁₁₈。在特定的示例中，当电阻器106和118具有相同的类型时，电阻器106和118的热变化相互抵消，使得V_REF的行为不受温度影响。

此外，电路300可以利用相同类型但是其宽度/长度(W/L)比具有不同倍增因子的晶体管102和104来实现。参考电流(I_REF)或参考电压(V_REF)与器件大小之间的关系可以通过电路模拟确定，或者利用众所周知的电路分析技术通过分析确定，这两种方法都是本领域普通技术人员众所周知的。例如，晶体管102和104可以具有1比m(1∶m)的比率，其中变量(m)代表倍增因子。在这个例子中，晶体管102和104工作在饱和状态下，当漏极-源极电压变化时，漏极电流有类似的值。由于晶体管102和104采用相同的类型，因此，为了实现其中晶体管102的栅极-源极电压比晶体管104的栅极-源极电压大的条件，晶体管102和104的大小选择成使得晶体管104的大小与晶体管102的大小根据以下公式成比例：

$\frac{W_{104}}{L_{104}}=m\frac{W_{102}}{L_{102}}---\left(2\right)$

如本领域中已知的，晶体管的相对大小可以调节，以便产生具有一比二(1∶2)比率的电流镜，产生是电流(I₂)两倍的电流(I₃)。电流(I₃)可以供给到第一电流路径中，第一电流路径包括晶体管102和104及电阻器106，造成如下跨电阻器106的电压降等于晶体管102和104之间的栅极-源极电压差：

V_GS102＝2I₂R₁₀₆+V_GS104    (3)

由于晶体管104接收漏极电流(I₂)，因此通过晶体管102漏极的剩余电流如下：

I₁＝2I₂-I₂        (4)

使得第一电流(I₁)近似地等于参考电流(I_REF)的一半。

考虑晶体管102和104工作在强倒置及饱和区域中，晶体管102和104的栅极-源极电压可以根据以下公式5和6来确定。

$V_{\mathrm{GS}102}=V_{\mathrm{Th}102}+\sqrt{\frac{{2I}_1}{{\mathrm{\μ}}_n{C}_{\mathrm{ox}}}\frac{L_{102}}{W_{102}}\frac{1}{1+{\mathrm{\λV}}_{\mathrm{DS}102}}}---\left(5\right)$

$V_{\mathrm{GS}104}=V_{\mathrm{Th}104}+\sqrt{\frac{{2I}_2}{{\mathrm{\μ}}_n{C}_{\mathrm{ox}}}\frac{L_{104}}{W_{104}}\frac{1}{1+{\mathrm{\λV}}_{\mathrm{DS}104}}}---\left(6\right)$

代入公式5和6，公式(3)可以如下重写：

$V_{\mathrm{Th}102}+\sqrt{\frac{{2I}_{102}}{{\mathrm{\μ}}_n{C}_{\mathrm{ox}}}\frac{L_{102}}{W_{102}}\frac{1}{1+{\mathrm{\λV}}_{\mathrm{DS}102}}}=V_{\mathrm{Th}104}+\sqrt{\frac{2I_{104}}{{\mathrm{\μ}}_n{C}_{\mathrm{ox}}}\frac{L_{104}}{W_{104}}\frac{1}{1+\mathrm{\λ}{V}_{\mathrm{DS}104}}}+2I_2{R}_{106}---\left(7\right)$

如果晶体管102和104的阈值电压基本相等，则对于两个晶体管，因子(λV_DS)基本上相等。此外，通过晶体管102和104的电流的相等产生以下的公式：

$I_2=\frac{1}{2R_{106}}\sqrt{\frac{2I_1}{{\mathrm{\μ}}_n{C}_{\mathrm{ox}}}\frac{1}{1+\mathrm{\λ}{V}_{\mathrm{DS}}}(\frac{1}{\sqrt{\frac{W_{102}}{L_{102}}}}-\frac{1}{\sqrt{\frac{W_{104}}{L_{104}}}})}---\left(8\right)$

和

$I_2=\frac{1}{{\mathrm{\μ}}_n{C}_{\mathrm{ox}}{R^2}_{106}}(\frac{1}{\sqrt{\frac{W_{102}}{L_{102}}}}-\frac{1}{\sqrt{\frac{W_{104}}{L_{104}}}})---\left(9\right)$

当λ＝0时，用于参考电流的公式可以如下简化：

$I_{\mathrm{REF}}=2I_2=\frac{1}{{R^2}_{106}}\frac{1}{{\mathrm{\μ}}_n{C}_{\mathrm{ox}}\sqrt{\frac{W_{102}}{L_{102}}}}{(1-\frac{1}{\sqrt{m}})}^2---\left(10\right)$

如公式10所示，由于电阻器106的温度系数(R₁₀₆＝R₁₀₆(T))还由于如下关于温度的迁移率(μ_n)的变化，参考电流(I_REF)具有关于温度的一级变化：

${\mathrm{\μ}}_n\left(T\right)={\mathrm{\μ}}_n\left(T_0\right){\left(\frac{T}{T_0}\right)}^{-\mathrm{\β}{\mathrm{\μ}}_n}---\left(11\right)$

通过用漏极电流(I_D)替换公式11中的迁移率(μ_n)，关于温度的迁移率的变化还可以在漏极电流的公式中表达。此外，由于温度造成的参考电流的变化可以根据以下公式来确定：

$\frac{{\mathrm{dI}}_{\mathrm{REF}}}{\mathrm{dT}}=I_{\mathrm{REF}}\left(T\right)\mathrm{\β}{\mathrm{\μ}}_n{\left(\frac{T}{T_0}\right)}^{-1}---\left(12\right)$

当器件工作在阈值下时，漏极耦合电流参考电路的优点在低电压低功率的环境中得到了最好地强调，例如对于图12中所说明的电路。

图12是用在低电压、低功率环境下的漏极耦合电流参考电路1200的实施方式的示意图。与图3中所述的电路300相比，晶体管302被省去了。在这种另选实施方式中，电路1200包括在晶体管112的漏极上并且与电阻器106串联的附加电阻器1206。电阻器1206具有连接到晶体管112的漏极的第一端子和连接到电阻器106的第一端子的第二端子。晶体管304的栅极电极连接到电阻器1206的第二端子。在平衡时，在加电后，参考电流(I_REF)由跨电阻器106施加的晶体管102和104之间的栅极-源极电压差建立。晶体管102的漏极电流与晶体管102的大小成比例并且可以根据以下公式来确定：

$I_{D102}=\frac{W_{102}}{L_{102}}{I}_{D0}\exp \frac{q(V_{\mathrm{GS}102}-V_{\mathrm{Th}})}{\mathrm{nkT}}---\left(13\right)$

在公式13中，(W)代表晶体管的宽度，(L)代表晶体管的长度，(I_D0)代表依赖过程的参数，(q)代表电子的电荷，(k)是玻尔兹曼常量，(T)是以开氏温度为单位的结点温度，而(V_Th)是晶体管的阈值电压。类似地，晶体管104的漏极电流(I_D104)可以根据以下公式确定：

$I_{D104}=m\frac{W_{102}}{L_{102}}{I}_{D0}\exp \frac{q(V_{\mathrm{GS}104}-V_{\mathrm{Th}})}{\mathrm{nkT}}---\left(14\right)$

求解晶体管102和104之间栅极-源极电压的差值，这种差值可以由以下公式来表达：

根据以下公式，与绝对温度成比例的参考电流(I_REF)与通过电阻器106的电流成比例：

$I_{\mathrm{REF}}=\frac{1}{R_{106}}\frac{\mathrm{nkT}}{q}\ln m---\left(16\right)$

参考电压(V_REF)是在电阻器206的第一端子处产生的并且可以从以下公式确定：

$V_{\mathrm{REF}}\≈\frac{R_{116}}{R_{106}}\frac{\mathrm{nkT}}{q}\ln m+V_{\mathrm{Th}}---\left(17\right)$

通过适当地确定电阻器106和206的大小并且通过确定晶体管102和104的宽度和长度，以便实现期望的倍数(m)，可以实现一级热补偿。因此，用于参考电压(V_REF)的更精确的表达可以根据以下公式从具有漏极电流(I_D)的栅极-源极电压(V_GS)低于阈值的对数变化中导出：

$V_{\mathrm{GS}102}=V_{\mathrm{Th}102}+\frac{\mathrm{nkT}}{q}\ln \frac{I_{\mathrm{REF}}}{2\frac{W_{102}}{L_{102}}{I}_{D0}}---\left(18\right)$

此外，参考电压(V_REF)可以根据以下公式利用替换更精确地计算：

$V_{\mathrm{REF}}=\frac{\mathrm{nkT}}{q}(\frac{R_{206}}{R_{106}}\ln m+\ln \frac{\frac{\mathrm{nkT}}{q}\ln m}{2R1\frac{W_{102}}{L_{102}}{I}_{D0}})+V_{\mathrm{Th}---\left(19\right)}$

通过选择晶体管的宽度、长度和倍增因子及用于热补偿的电阻值，电路300可以实现小于25ppm/℃的温度系数。

在图3中的电路的另一种另选实施方式中，晶体管302可以被省去。在这种另选示例中，晶体管304保持用于晶体管102和104的可比较的栅极-源极电压值(假定跨电阻器106有小的电压降)。适当地确定晶体管304的大小可以用于提供良好的共源共栅性能(cascodeperformance)。在另一种实施方式中，晶体管302可以省去，而且晶体管304可以用大小选择成传导以不同比率与电流(I₅)成比例的电流的增强MOS晶体管代替。

在又一种实施方式中，晶体管112和116可以每个都把大小确定成关于晶体管114具有二比一(2∶1)的比率。此外，晶体管104和108可以每个都把大小确定成关于晶体管102有m比一(m∶1)的比率，其中变量m是倍数。此外，附加的二极管连接的晶体管可以包括在输出电流路径上。该附加的晶体管包括连接到电阻器118的第二端子的漏极、连接到漏极的栅极和连接到地的源极。在这个例子中，附加晶体管(未示出)的栅极-源极电压可以根据以下公式表达：

$V_{\mathrm{GS}}=V_{\mathrm{Th}}+\frac{\mathrm{nkT}}{q}\ln \frac{I_{\mathrm{REF}}}{2p\frac{W_{102}}{L_{102}}{I}_{D0}}---\left(20\right)$

利用相对大小调整来调节电流允许较低的电压裕度，使得有可能在较低的电源电压电平运行电路。热补偿是通过用与绝对温度互补的(CTAT)电流的变化补偿与绝对温度成比例的(PTAT)电流的温度变化来提供的。

图1-3和12中所示的漏极耦合电流参考电路具有需要较低裕度的优点，由此接受较低的电源电压电平。而且，低于阈值工作的MOS器件的共源极结构可以用于实现低电压、低功率的热补偿电压参考。这种热补偿是基于用与绝对温度互补的(CTAT)电流的变化来补偿PTAT电流对温度的变化。PTAT电流可以由IPTAT参考电路(例如图4中所表示的电路)来产生。

图4是产生参考电流的参考电路400第四种实施方式的示意图，该电路包括漏极耦合MOS晶体管402和404。电路400包括PMOS晶体管402、404、406、408、410和412，电阻器106和118，及NMOS晶体管414和416。PMOS晶体管402包括连接到第一电源端子(V_DD)的源极、连接到电阻器106的第一端子的漏极和连接到电阻器106的第二端子的栅极。PMOS晶体管404包括连接到V_DD的源极、栅极和连接到电阻器106的第一端子的漏极。PMOS晶体管406包括连接到V_DD的源极、连接到PMOS晶体管404的栅极的栅极、和漏极。PMOS晶体管408包括连接到V_DD的源极、连接到电阻器106的第一端子的栅极、和漏极。

电阻器106包括第一端子并包括连接到PMOS晶体管402的栅极的第二端子。NMOS晶体管414包括连接到电阻器106的第二端子的漏极、栅极、和连接到地的源极。

PMOS晶体管410包括连接到PMOS晶体管406的漏极的源极、连接到电阻器106的第二端子的栅极、和连接到NMOS晶体管416的栅极与漏极的漏极。NMOS晶体管416包括连接到NMOS晶体管414的栅极的栅极、和连接到地的源极。

PMOS晶体管412包括连接到PMOS晶体管408的漏极的源极、连接到电阻器106的第二端子的栅极、和连接到电阻器118的第一端子的漏极，其中电阻器118包括连接到地的第二端子。

在所说明的实施方式中，当给电路400加电时，晶体管402、404、406和408的栅极关于V_DD足够多地负偏置，以使电流流过晶体管402、404、406和408。通过晶体管402和404的电流(I₁和I₂)流过电阻器106并流到晶体管414的漏极。如果晶体管406和404具有大约二比一(2∶1)的比率，则电流(I₁和I₂)近似相等，使得通过电阻器106的电流近似等于第二电流的两倍(即，2I₂)。

晶体管406和410中的每一个的大小被确定成在晶体管406和晶体管402、404与408中每一个之间建立二比一(2∶1)的比率。晶体管406按比例镜像第二电流(I₂)，产生电流(I₄)，该电流(I₄)是第二电流的两倍。晶体管410工作，减小晶体管406的漏极处的电压变化。晶体管416是二极管连接的，并且电流(I₄)流过晶体管416到达地，同时晶体管414镜像电流(I₄)。

晶体管408配置成镜像流过晶体管402的电流，与晶体管402具有一比一的比率，镜像第二电流(I₂)以产生参考电流(I_REF)，该参考电流是PTAT电流。晶体管412配置成减小晶体管408的漏极处的电压变化。然后，参考电流(I_REF)可以在电阻器118上供给，从而产生参考电压(V_REF)。在另选实施方式中，晶体管408和412的大小可以确定成使得参考电流(I_REF)与第二电流(I₂)不同，但仍然与其成比例。

如前面所讨论的，热补偿是基于用CTAT电流的变化来补偿PTAT电流的温度变化。图5示出了CTAT电流参考电路的例子。

图5是产生CTAT电流的、与绝对温度互补的(CTAT)参考电路500的实施方式的示意图。电路500包括PMOS晶体管502、506和508，电阻器504及NMOS晶体管510和512。电阻器504包括连接到第一电源端子(V_DD)的第一端子并且包括第二端子。PMOS晶体管502包括连接到第一电源端子(V_DD)的源极、连接到电阻器504的第二端子的栅极、和漏极。

PMOS晶体管506包括连接到V_DD的源极、连接到电阻器504的第二端子的栅极、和连接到输出节点(OUT)的漏极。PMOS晶体管508包括连接到电阻器504的第二端子的源极、连接到PMOS晶体管502的漏极的栅极、和漏极。

NMOS晶体管510包括连接到PMOS晶体管508的栅极的漏极、栅极、和连接到地的源极。NMOS晶体管512是二极管连接的晶体管，包括连接到PMOS晶体管508的漏极的漏极、连接到该漏极和NMOS晶体管510的栅极的栅极、及连接到地的源极。在所说明的实施方式中，晶体管510和512的源极连接到地，但第二电源端子可以由关于V_DD为负的另一个电源代替。

在所说明的实施方式中，当给第一电源端子加电时，PMOS晶体管502、506和508关于V_DD足够多地负偏置，使电流流过它们各自的源极-漏极电流路径。由于晶体管512是二极管连接的，因此晶体管512的漏极的电压足以接通晶体管512，从而允许电流流过其漏极-源极路径。类似地，晶体管512的漏极处的电压接通晶体管510，从而允许电流流经其漏极-源极路径。

晶体管508和502及电阻器504合作，以形成控制电流流过晶体管502并进入晶体管510的漏极的反馈回路。流过晶体管502的电流被晶体管506镜像，以便提供CTAT电流。

在运行中，晶体管508的栅极处的电压是低于502和506的栅极处的电压的栅极-源极电压。因此，电路500可以在根据以下公式的最小电源电压之上可靠地运行：

V_DDmin＝V_DS510+V_SG508+V_GS502    (21)

电路500可以用于产生CTAT电流，该电流可以加到PTAT电流，以便产生如图6所示的热补偿的参考电流(I_REF)。

图6是包括漏极耦合PMOS晶体管402和404的参考电路600的第二种实施方式的示意图，该电路产生与绝对温度成比例的(PTAT)电流(I_PTAT)和CTAT电流(I_CTAT)，这两个电流在输出节点叠加，产生参考电流(I_REF)。电路600包括图4所示的电路400(省去了电阻器118)加上图5所示的CTAT参考电路500的一部分。但是，由于CTAT参考电路在电路600中的配置不同，因此CTAT参考电路的元件被重新编号。该CTAT参考电路部分包括PMOS晶体管602和606，电阻器604和610及NMOS晶体管608。

电阻器604包括连接到第一电源端子(V_DD)的第一端子和第二端子。PMOS晶体管602包括连接到V_DD的源极、连接到电阻器602的第二端子的栅极、和漏极。NMOS晶体管608包括连接到PMOS晶体管602的漏极的漏极、连接到晶体管416的漏极的栅极、和连接到地的源极。

PMOS晶体管606包括连接到PMOS晶体管602的栅极的源极、连接到PMOS晶体管602的漏极的栅极和连接到PMOS晶体管412的漏极的漏极。电阻器610包括连接到PMOS晶体管的漏极的第一端子，并包括连接到地的第二端子。

在所说明的实施方式中，当给V_DD加电时，晶体管402、404、406、408、410、414和416如关于图4描述的那样工作，产生PTAT电流(I_PTAT)。该PTAT电流流过晶体管412的源极-漏极电流路径并在电阻器610上供给，以产生参考电压(V_REF)的PTAT部分。此外，PMOS晶体管602和606的栅极关于VDD足够多地负偏置，以便允许电流流过源极-漏极电流路径。晶体管416的漏极的电压高到足以接通晶体管608，从而允许电流流过NMOS晶体管608。PMOS晶体管606、602和电阻器604作为反馈机构工作，以便控制CTAT电流(I_CTAT)补充PTAT电流(I_PTAT)，以产生参考电流(I_REF)，该参考电流在电阻器610上供给，以产生参考电压(V_REF)。因此，根据以下公式，参考电流(I_REF)是PTAT电流和CTAT电流的和：

I_REF＝I_PTAT+I_CTAT    (22)

在特定的例子中，PMOS晶体管606的栅极处的电压近似地为高于地的NMOS晶体管608的一个漏极-源极电压降。PMOS晶体管606的栅极处的电压电平近似地为PMOS晶体管602的栅极处电压之下的一个阈值电压降，其约为低于V_DD上的电压的一个阈值电压降。因此，产生CTAT电流所需的最小电源电压可以根据以下公式来确定：

V_DDMIN＝V_DS608+V_SG606+V_SG602        (23)

有可能提供可以在甚至更低的最小电压电平之上工作的CTAT参考电路。这种电路的例子在图7中示出。

图7是产生CTAT电流的参考电路700的第三种实施方式的示意图。电路700包括PMOS晶体管702、704和706。电路700还包括PMOS晶体管710，NMOS晶体管708和电阻器712。

PMOS晶体管704包括连接到V_DD的源极、连接到PMOS晶体管702的栅极的栅极、和连接到PMOS晶体管702、704与706的栅极的漏极。NMOS晶体管708包括连接到PMOS晶体管704的漏极的漏极、连接到PMOS晶体管702的漏极的栅极、和连接到电阻器712的第一端子的源极，该电阻器712具有连接到地的第二端子。PMOS晶体管710包括连接到NMOS晶体管708的栅极的源极、连接到地的栅极、和连接到地的漏极。

当给V_DD加电时，晶体管702、704和710的栅极关于V_DD上的电压足够多地负偏置，从而允许电流流过它们各自的源极-漏极路径。如果晶体管702、704和706具有近似相同的大小，则对应的电流(I₁、I₂和I_CTAT)是近似相等的。此外，晶体管710的源极处的电压近似地为高于地的一个栅极-源极电压降，并且可靠地运行电路700的最小电压近似地为高于地的栅极-源极加上源极-漏极电压降(即，晶体管710的V_SG和晶体管502的V_SD)。因此，与图5的电路相比，电路700降低了正常运行所需的最小电压。

图8是具有低电压热补偿的、用于产生参考电流(I_REF)的漏极耦合PMOS参考电路800的实施方式的示意图。电路800包括与图7的CTAT参考电路700串联的图4的电路400(没有电阻器118)。但是，由于该CTAT电路在电路800中配置不同，因此CTAT参考电路的元件重新编号。该CTAT参考电路部分包括PMOS晶体管804、806、808和816，电阻器802、814和818及NMOS晶体管810和812。

PMOS晶体管804包括连接到第一电源端子(V_DD)的源极、栅极、和连接到其栅极的漏极。PMOS晶体管806包括连接到V_DD的源极、连接到PMOS晶体管804的栅极的栅极、和漏极。PMOS晶体管808包括连接到PMOS晶体管806的漏极的源极、连接到PMOS晶体管412的栅极的栅极、和连接到电阻器818的第一端子的漏极。电阻器818包括连接到地的第二端子。

NMOS晶体管810包括连接到PMOS晶体管804的漏极的漏极、连接到PMOS晶体管412的漏极的栅极、和源极。电阻器802包括连接到PMOS晶体管412的漏极的第一端子、和第二端子。PMOS晶体管816包括连接到电阻器802的第二端子的源极、连接到地的栅极、和连接到地的漏极。

NMOS晶体管812包括连接到NMOS晶体管810的源极的漏极、连接到电阻器802的第二端子的栅极、和连接到电阻器814的第一端子的源极。电阻器814包括连接到地的第二端子。

在所说明的实施方式中，PMOS晶体管406和410的大小确定成关于晶体管402和404中的每一个提供二比一的比率(2∶1)。PMOS晶体管408配置成镜像电流(I₂)，以产生PTAT电流(I_PTAT)。该I_PTAT电流流过PMOS晶体管408和412，并在电阻器802上供给，偏置晶体管816、812和810。因此，参考电流(I_REF)流过电阻器814并流过晶体管812、810和804。此外，PMOS晶体管412的栅极处的电压施加到PMOS晶体管808的栅极。参考电流(I_REF)被晶体管806镜像，以产生既包括CTAT分量又包括PTAT分量的输出参考电流(I_REF)。参考电流在电阻器818上供给，以产生参考电压(V_REF)。

因此，电路800配置成提供热补偿。特别地，通过晶体管408的I_PTAT电流与绝对温度成比例。该I_PTAT电流偏置跨器件具有CTAT电压降的二极管连接的PMOS晶体管816，从而提供热补偿机制。

热补偿可以通过串联如图1-3中所示的参考电路100、200和300的漏极耦合NMOS参考电路与图7中所示的CTAT参考电路来产生。这种电路的例子在图9中描述。

图9是具有低压热补偿的漏极耦合NMOS参考电路900的实施方式的示意图。电路900包括图2所示的电路200，并在单个器件中结合晶体管110和112，并修改成包括PMOS共源共栅晶体管910(之前是412)、912(之前是606)，NMOS共源共栅晶体管904和908及电阻器902和906。电路900还包括来自图7的晶体管708和710及电阻器712，及在输出提供参考电流(I_REF)的电流镜914和916。电流(I_REF)在电阻器918上供给，以产生参考电压(V_REF)。

PMOS晶体管112和114，电阻器106及NMOS晶体管102、104和108如关于图2所述的那样来配置。除PMOS晶体管408的栅极及PMOS晶体管412的栅极和漏极连接不同之外，PMOS晶体管408、412、604和606及电阻器610如关于图6所述的那样来配置。特别地，晶体管408的栅极连接到晶体管114的漏极，而晶体管412的栅极连接到电阻器902的第二端子。此外，PMOS晶体管412的漏极连接到NMOS晶体管908的栅极并连接到电阻器906的第一端子。

电阻器902包括连接到PMOS晶体管114的漏极并连接到PMOS晶体管112和408的栅极的第一端子。电阻器902包括第二端子，该第二端子连接到PMOS晶体管412和606的栅极并连接到NMOS晶体管904的漏极。晶体管904还包括连接到PMOS晶体管112的漏极的栅极和连接到NMOS晶体管108的漏极的源极。

电阻器906包括连接到晶体管412的漏极的第一端子，并包括连接到NMOS晶体管708的栅极并连接到PMOS晶体管710的源极的第二端子。PMOS晶体管710包括均连接到地的栅极和漏极。

NMOS晶体管908包括连接到PMOS晶体管602的漏极的漏极、连接到PMOS晶体管412的漏极的栅极、和连接到NMOS晶体管708的漏极的源极。NMOS晶体管708包括连接到电阻器712的第一端子的源极，该电阻器712具有连接到地的第二端子。

在所说明的实施方式中，漏极耦合电流参考电路900产生基于晶体管102和104的栅极-源极电压差的恒定电流。第一电流(I₁)和第二电流(I₂)分别流过晶体管102和104。栅极-源极电压的差值跨电阻器106施加，以设置总和电流(I₁+I₂)，同时经过晶体管108的电流是经过晶体管104的电流的两倍。

在所说明的实施方式中，晶体管604镜像跨电阻器712产生的参考电流(I_REF)，并通过晶体管606将该参考电流(I_REF)在电阻器610上供给，以产生参考电压(V_REF)。PTAT电流(I_PTAT)通过电阻器906供给，以偏置晶体管710、708和908。跨电阻器712，晶体管710和708之间的栅极-源极电压差产生热补偿的参考电流。

以上关于图1-9所述的电路可以用于产生参考电流。在每个电路中，参考电流可以通过控制各个电路部件的相对大小与参数(例如电阻值和晶体管的宽度-长度之比)来控制。此外，依赖于参考是基于NMOS晶体管之间(图1-3和9)的栅极-源极电压差还是PMOS晶体管之间(图4-8)之间的栅极-源极电压差产生的，可以通过控制晶体管102和104或者402和404的栅极氧化物厚度来配置参考电流。

由于栅极-源极电压是与阈值电压相关的，因此，基于晶体管之间的阈值电压差，可以保持相对恒定的电流。因此，也可以调整栅极氧化物厚度来控制阈值电压。具有不同氧化物厚度的晶体管在大部分CMOS技术中是普通的，其中栅极长度小于0.5um。为了支持各种栅极偏置电压，例如2.5V和5V，这种CMOS技术可以提供薄氧化物器件和厚氧化物器件。

例如，假定晶体管102的氧化物厚度(X_ox)大于晶体管104的氧化物厚度(即，X_ox102＞X_ox104)，而其它电压阈值(V_Th)相关的参数以及宽度、长度和电荷载流子迁移率基本相同，晶体管102比晶体管104呈现出更高的阈值电压(即，V_Th102＞V_Th104)。根据栅极-源极电压之间的关系，晶体管102和104的氧化物厚度确定了流过电阻器106的电流的量：

V_GS102＝V_GS104+2I₂R₁₀₆    (24)

因此，参考电流可以基于晶体管102和104的阈值电压之差除以电阻器106的电阻来确定。类似地，PMOS晶体管402和404的氧化物厚度也可以调整，从而控制阈值电压。

此外，当电阻器106和610具有相同类型时，由于电阻器106的热系数造成的参考电流(I_REF)随温度的变化不会反映到输出参考电压(V_REF)中。而且，某些技术实现了具有非常低的温度系数的电阻器，其减少了电阻器106对参考电流(I_REF)温度变化的贡献。当晶体管102和104的氧化物具有基本相等的热系数时，由于晶体管102和104的温度造成的变化近似为零。

至于衬底效果对阈值电压热变化的贡献，对于轻度和中等衬底掺杂密度(上至10¹⁵cm^-3)并且在没有衬底偏置的情况下，由于衬底效果造成的变化在每开氏温度一微伏(μV/°K)的范围内，而且因此被认为是二级热效果。因此，电路900实现了一级热补偿。

在另一种实施方式中，参考电压(V_REF)可以基于阈值注入差值(threshold implant difference)来产生。这种注入差值在晶体管102和104之间产生阈值电压差。当用于阈值电压控制的增强注入(Q_e)是位于氧化物半导体界面的浅注入时，根据以下公式，参考电流(I_REF)是该增强注入、电阻器106的电阻和氧化物电容(C_OX)的函数，其中该增强注入对表面逆电势(Φ_S)没有显著贡献，而且不改变载流子的迁移率(μ_n)。

$I_{\mathrm{REF}}=\frac{Q_i}{R_{106}{C}_{\mathrm{OX}}}---\left(26\right)$

如果Q_i和C_OX对于一级的温度基本恒定，则参考电流(I_REF)的变化是由电阻器106造成的。

在另选实施方式中，晶体管102的栅极电极和漏极电极之间的电阻可以数字变化。这种具有数字可编程的电阻的电路的例子在图13中示出。

图13是漏极耦合电流参考电路1300的另选实施方式的示意图，该电路包括多个开关1310、1312、1314、1316和1318，用于调节晶体管102的栅极电极和漏极电极之间的电阻。与图9中的电路900的偏置级相比，省去了晶体管904和电阻器902，而在晶体管112的漏极电极和晶体管102的漏极电极之间串联地增加电阻器1302、1304和1308。电位计或其它控制电路(未示出)耦合到开关1310、1312、1314、1316和1318中的每一个，以选择性地改变晶体管1310的漏极电极和栅极电极之间的电阻。

在运行中，依赖于连接在公共漏极和晶体管102的栅极之间的基本电阻器的个数，开关1310、1312、1314、1316和1318允许来自电位计或其它控制电路的数字序列控制参考电流的值。该数字序列改变将晶体管102的漏极和栅极分开的基本电阻器的个数，由此改变晶体管102的栅极电压和参考电流(I_REF)。

在另一种另选实施方式中，晶体管102、104和108可以用可编程的浮动栅极晶体管代替。在这种情况下，晶体管102和104之间的栅极-源极电压差可以通过编程存储在浮动栅极上的电荷来产生。图10中所示的浮动栅极晶体管1002、1004和1008(对应于图9中的晶体管102、104和108)可以通过传统的编程和擦除技术来配置。但是，作为这种编程电路的许多可能例子中的一个例子，在浮动栅极上更精确地设置期望数量的电荷中特别有用的电路在图10中描述。

图10是电路1000的实施方式的部分块和部分示意图，该电路1000包括具有浮动栅极晶体管的参考电路的实施方式并包括编程电路。电路1000包括PMOS晶体管112、114、116、1020、1022和1024，电阻器106和118，及浮动栅极晶体管1002、1004和1008。除NMOS晶体管102、104和108用可编程的浮动栅极晶体管代替之外，晶体管112、114和116及电阻器106和108如以上关于图1-3所示和所描述的那样配置。在这种实施方式中，晶体管112和114配置成提供2∶1的电流镜像比，使得流过晶体管112的电流是流过晶体管114的电流的两倍。

此外，在所说明的实施方式中，包括开关1036、1038、1042、1044和1046，以提供在写和擦除操作中选择性地断开各个互连的手段。特别地，开关1036包括连接到PMOS晶体管112的栅极的第一端子和连接到PMOS晶体管114的栅极的第二端子。开关1038包括连接到PMOS晶体管112的栅极的第一端子和连接到PMOS晶体管1022和1024的栅极的第二端子。开关1042包括连接到电阻器106的第一端子的第一端子和连接到浮动栅极晶体管1002的栅极的第二端子。开关1044包括连接到电阻器106的第一端子的第一端子和连接到浮动栅极晶体管1002和1004的漏极的第二端子。开关1046包括连接到浮动栅极晶体管1004的漏极的第一端子和连接到浮动栅极晶体管1004和1008的栅极的第二端子。

电路1000还包括编程回路，该编程回路包括PMOS晶体管1020、1022、1024，比较器1026，高压控制器1030及用于编程浮动栅极晶体管1002、1004和1008的浮动栅极的隧道电路1032和1034。PMOS晶体管1020包括连接到V_DD的源极、连接到PMOS晶体管116的栅极的栅极和连接到比较器1026的负输入的漏极。PMOS晶体管1022包括连接到V_DD的源极、连接到开关1038的第二端子的栅极和连接到比较器1026的正输入并连接到开关1048的第一端子的漏极。开关1048包括连接到地的第二端子。PMOS晶体管1024包括连接到V_DD的源极、连接到PMOS晶体管1022的栅极的栅极和连接到其栅极并连接到测试引脚(TEST)的漏极。此外，PMOS晶体管1024的漏极连接到开关1050的第一端子，该开关1050具有连接到V_DD的第二端子。在一种实施方式中，测试引脚(TEST)可以被访问以向电路施加测试信号，从而确定要编程的期望电流。

浮动栅极晶体管1002包括连接到电阻器106的第二端子并连接到开关1044的第二端子的漏极、连接到开关1042的第二端子的栅极、和连接到地的源极。此外，浮动栅极晶体管1002还包括由电容器1012代表的可编程浮动栅极。

浮动栅极晶体管1004包括连接到电阻器106的第二端子、连接到开关1046的第一端子、连接到开关1044的第二端子并连接到浮动栅极晶体管1002的漏极的漏极。浮动栅极晶体管1004还包括连接到开关1046的第二端子的栅极并包括连接到地的源极。浮动栅极晶体管1008包括连接到PMOS晶体管114的漏极的漏极、连接到浮动栅极晶体管1004的栅极的栅极和连接到地的源极。此外，浮动栅极晶体管1004和1008还包括由电容器1014代表的可编程浮动栅极。

比较器1026包括连接到反相器1028的第一端子并连接到开关1052的第一端子的输出。反相器1028具有第二端子且开关1052也具有第二端子，它们都连接到高压控制器1030的控制输入(COMP)。高压控制器1030还包括选择输入(SEL)、擦除输入(ER)、写输入(WR)和时钟输入(CLK)。高压控制器1030响应于各种输入，分别通过隧道电路1034和1032来配置晶体管1002、1004和1008的浮动栅极。在SEL输入处的选择信号选择晶体管1002、1004和1008中哪一个要被编程。根据要被编程的器件，开关1052选择编程算法中的电流比较结果的极性，其中要编程的器件是1002或者1004和1008。在高压控制器1030的ER和WR输入处接收到的擦除信号或者写信号确定电路1000正在进行哪个高压编程周期。在高压控制器1030的CLK输入处接收到的时钟信号驱动利用电荷泵电路实现的高压发生器。这些信号还启动电荷泵时钟驱动器，该电荷泵时钟驱动器接收外部时钟信号(CLK)，并提供电荷泵驱动信号的非重叠相位。

基于其输入的配置，通过将信号施加到隧道电路1032和1034中的一个或者两个，高压控制器1030适于选择性地编程晶体管1002、1004和1008的浮动栅极。在电路1000中，隧道电路1032和1034是与MOS晶体管1002、1004和1008的浮动栅极共用其多晶硅栅极的MOS二极管。

高压控制器1030及隧道电路1032合作，以编程晶体管1004和1008的浮动栅极，由此改变如由电容器1014代表的浮动栅极上的电荷，并修改晶体管1004和1008的栅极-源极电压，以便获得I_REF和V_REF的精确值。类似地，隧道电路1034和高压控制器1030合作，以编程晶体管1002的浮动栅极，由此改变如由电容器1012代表的浮动栅极上的电荷，并修改晶体管1002的栅极-源极电压。

在执行任何编程之前，可以看作是浮动栅极晶体管1002、1004和1008的类似值的固有阈值电压表征浮动栅极晶体管1002、1004和1008的原始状态。在这种固有状态下，由于浮动栅极晶体管1002、1004和1008的大小相同，读配置中的电路1000具有零电流。但是，当浮动栅极晶体管1004和1008被编程到比晶体管1002的阈值电压低的阈值电压时，通过电阻器106的非零电流被由晶体管1004、1114和112提供的反馈回路和控制元件晶体管1002保持。

在读配置中，开关1036接通，开关1038断开，开关1042和1046接通，而1044断开。测试电流分支通过接通的开关1050被禁用，同时，为了避免浮动这个节点，比较器1026的正输入通过接通的开关1048接地。

在测试模式中，在执行任何编程之前，开关1036开路，而1038闭合，且外部测试电流(I_PROG＝I_TEST)被晶体管112以2的倍数因子镜像，通过电阻器106偏置一对晶体管1002和1004。当晶体管1002、1004和1008都处于其固有状态时，晶体管1002的栅极-源极电压大于晶体管1004的栅极-源极电压，使得，第一电流(I₁)大于第二电流(I₂)，而且通过晶体管1008的电流(I₃)与第二电流(I₂)匹配。测试电流(I_TEST)大于电流(I₃)。

比较器1026比较电流(I₃)和测试电流(I_TEST)，并向高压控制器1030的COMP输入提供反馈信号，该高压控制器1030控制隧道器件1032和1034。只要测试电流(I_TEST)大于电流(I₃)，高压控制器1030内部的高压发生器启动。高压发生器是利用由时钟信号(CLK)驱动的电荷泵电路实现的。信号ER和WR定义将被执行的编程操作，即擦除或者写。

当晶体管1002、1004和1008都处于其固有状态时，在测试模式中可以启动写过程，该写过程从浮动栅极提取负电荷，由此降低晶体管1004和1008的控制栅极等效阈值电压，减小晶体管1004和1008的栅极-源极电压(V_GS1004)和(V_GS1008)。该过程继续，直到电流(I₃)达到与测试电流(I_TEST)相同的水平。当电流(I₃)与测试电流(I_TEST)匹配时，比较器1026禁用高压周期。开关1036、1048和1050恢复到接通状态，同时开关1038恢复到断开状态。在这个时候，参考电流(I_REF)等于第二电流(I₂)和电流(I₃)，它们与被编程的电流(I_PROG)具有相同的值。

通常，编程涉及两个高压周期。第一个高压周期擦除浮动栅极器件1004和1008，将它们带入允许进一步修整到高精度调整的最终状态的缺省状态。作为写周期的第二个高压周期执行浮动栅极晶体管1004和1008的微调，直到实现了具有期望精度级的目标参考电流(I_REF)条件。考虑涉及晶体管1004和1008浮动栅极的擦除/写编程的修整过程，晶体管1002具有参考晶体管的功能，被通过晶体管112镜像的外部电流(I_PROG)偏置。在没有比较器回路控制的情况下，晶体管1004和1008的擦除过程将它们的等效阈值电压升高到固有阈值水平之上，其中的比较器回路例如差分放大器1026和关联的电路。因此，由于擦除高压周期不是由测试模式回路控制而是由施加到高压电路1030的ER输入的擦除信号的用户定义持续时间控制的，所以在擦除过程中，开关1036接通，开关1038断开，开关1046和1044断开，而开关1048和1050接通，开关1052可以接通或者断开。在擦除操作结束时，晶体管1004和1008具有高阈值，并且没有电流流过电路1000。

擦除操作之后器件1004和1008的写操作以两步执行。第一步是要将晶体管1004和1008的阈值降低到晶体管1002的固有值。就此而言，开关1036断开，开关1038接通，开关1042、1044和1046接通，开关1052接通，开关1048和1050断开，并且外部编程电流(I_PROG)用于启动控制回路。当晶体管1004和1008的阈值电压近似等于晶体管1002的固有阈值时，施加到高压控制器1030的WR输入的写信号被使能，直到电流(I₃)等于测试电流(I_TEST)。

第二步包括断开开关1044并将高电压写信号施加到隧道结构1032，直到电流(I₃)等于测试电流(I_TEST)。在这个时候，电路1000的编程完成，且高压控制器1030的高压发生器自动断开。电路1000返回到其读配置，开关1036接通，开关1038断开，开关1042和1046接通，开关1044断开，而开关1048、1050和1052接通。

为了编程晶体管1002的浮动栅极，在没有控制回路的情况下执行擦除操作，且高压周期的持续时间是由用户定义的。在擦除操作中，开关1036接通，开关1038断开，开关1042、1044和1066断开，开关1048和1050接通，而开关1052可以断开或者接通。在擦除操作结束时，晶体管1002的控制栅极上的等效阈值高，并且晶体管1002断开。

擦除操作之后的写操作是由编程回路控制的，其中开关1036断开，开关1038接通，开关1042和1046接通，开关1044断开，开关1048和1050断开，且开关1052断开。只要晶体管1002不导通，乘以晶体管112的镜像因子的编程电流(I_PROG)就通过电阻器106在晶体管1004上供给，并复制到晶体管1008上。在写操作过程中，晶体管1002的浮动栅极上的负电荷被提取，且控制栅极上的等效阈值电压减小，使晶体管1002导通，减小通过晶体管1004的电流。当电流(I₃)达到测试电流(I_TEST)的水平时，在比较器1026输出的控制信号禁用高压控制器1030的高压发生器且写操作完成。

用于编程晶体管1002、1004和1008的浮动栅极的编程技术允许持续的修整(持续的调整)，直到实现目标参数，而不需要例如在程序验证算法中的多个写脉冲。在另选实施方式中，通过首先应用降低浮动栅极晶体管1002、1004和1008的阈值电压的写周期，然后再通过受控的擦除过程逐步增加阈值电压，电路1000提供了颠倒编程序列的可能性。但是，这种序列在重复的周期中使用脉动的高压擦除周期，在脉动的高压擦除周期后面跟着评估阶段，当达到期望的参考电流(I_REF)时，重复的周期停止。

以上公开的编程技术是编程浮动栅极晶体管1002、1004和1008的许多方式中的一种方式的代表性例子。其它编程技术和不同的步骤次序也是可能的。例如，在另选实施方式中，前面部分中所描述的编程过程可以顺次施加到晶体管1004和1008，然后施加到晶体管1002，同时为每个编程级适当地选择编程电流电平。应当理解，读和/或写算法中的任何一个都可以独立地用来编程选择的浮动栅极晶体管，而不编程其它晶体管。

图11是提供参考电流的方法1100的实施方式的流程图。在1102，第一电流提供给第一晶体管的第一电流电极，该第一晶体管包括通过电阻器耦合到该第一电流电极的控制端子、和耦合到电源端子的第二电流电极。在一种实施方式中，第一电流通过电流镜的第一端子提供给第一晶体管的第一电流电极。继续到1104，与第一电流相关的第二电流提供给第二晶体管的第一电流电极，该第二晶体管包括控制电极和耦合到电源端子的第二电流电极。在一种实施方式中，第二电流通过电流镜的第二端子提供给第二晶体管的第一电流电极。

前进到1106，响应于在第二晶体管控制电极处的电压，与第二电流相关的参考电流提供给输出。在一个例子中，参考电流是通过利用第三晶体管基于第二电流产生输出信号并利用耦合到第三晶体管的电流镜镜像该输出信号以便产生参考电流来提供的。前进到1108，参考电流提供给另一个电路。

在特定的例子中，第一和第二晶体管是浮动栅极晶体管。在这种例子中，该方法还包括利用编程电路选择性地编程第一和第二晶体管中的至少一个的阈值电压。

在图13中所表示的另一个特定例子中，第一晶体管102的控制电极和第一电流电极之间的电阻可以重新配置，以调整参考电流。例如，开关1312、1314、1316和1318可以选择旁路电阻1302、1304和1308中的一个或多个。在任何给定的时间，只有一个开关被激活，来选择晶体管102的控制电极和第一电流电极之间的电阻。在这种例子中，该方法还包括选择性地编程控制重新配置电阻器的电子开关的数字序列。此外，该方法还包括数字控制序列的芯片上非易失性编程能力。

在图14中所说明的又一个例子中，第一晶体管102的控制电极和第一电流电极之间的电阻量可以通过电子开关1412、1414、1416和1418选择性地将第一晶体管的控制电极连接到可配置电阻网络的各个节点来重新配置，其中电子开关可以由数字信号来控制。此外，该方法还包括控制电子开关的数字序列的芯片上非易失性编程能力。当在阈值下运行参考时，V_REF可以从晶体管112的漏极收集，而且，基于类似于公式(17)和(19)所表达并在图12中说明的热补偿原理，这种实施方式可以用于V_REF的温度系数的数字控制。

在图13和14所示的实施方式1300和1400中，开关是由逻辑信号或者非易失性可编程数字信号控制的。此外，尽管开关和电阻器示为合作形成可配置改变电阻的电阻性网络，但是应当理解，在其它实施方式中，电阻性元件可以利用开关的阻抗网络或者开关的浮动栅极晶体管提供。

结合以上关于图1-14所述的电路和方法，公开了可配置提供即使在低压下都热稳定的参考电流的参考电路。参考电路的实施方式跨电阻器施加两个MOS晶体管的栅极-源极的电压差来产生参考电流。MOS晶体管利用其连接的漏极来配置，以便为两个器件都提供相同的漏极-源极(V_DS)条件。一个MOS晶体管配置为用于箝位的二极管(即，在二极管配置中，栅极连接到一个电流电极)，而第二个MOS晶体管作为增益器件运行并且其栅极连接到参考电阻器的一端。电阻器的另一端连接到MOS晶体管的公共漏极节点。反馈回路保存流过参考电阻器的电流水平。在某些实施方式中，采用附加的热补偿级来保持跨大的温度条件范围的电流或电压的恒定水平。

尽管已经参考优选实施方式对本发明进行了描述，但是，本领域技术人员应当认识到，在不脱离本发明范围的情况下，可以对其形式和细节进7行变化。

Claims (10)

1.一种电路，包括：

第一晶体管，包括第一电流电极、控制电极和耦合到电源端子的第二电流电极；

电阻性元件，包括耦合到所述第一晶体管的控制电极的第一端子和耦合到所述第一电流电极的第二端子；及

第二晶体管，包括耦合到所述电阻性元件的第二端子的第一电流电极、耦合到所述电阻性元件的第二端子的控制电极和耦合到所述电源端子的第二电流电极，所述第二晶体管配置成产生与所述第一晶体管的控制电极处的电压相关的输出信号。

2.如权利要求1所述的电路，还包括：

第三晶体管，包括承载与所述输出信号相关的电流的第一电流电极、耦合到所述第二晶体管的控制电极的控制电极和耦合到所述电源端子的第二电流电极。

3.如权利要求2所述的电路，其中所述第一晶体管、所述第二晶体管和所述第三晶体管中的至少一个是浮动栅极晶体管。

4.如权利要求3所述的电路，还包括：

包括高压控制器的编程电路，所述高压控制器配置成选择性地编程所述第一晶体管、所述第二晶体管和所述第三晶体管中的至少一个的阈值电压。

5.如权利要求2所述的电路，还包括：

第一电流镜，包括耦合到所述第三晶体管的第一端子的第一端子和耦合到所述电阻性元件的第一端子的第二端子。

6.如权利要求5所述的电路，还包括：

第二电流镜，包括耦合到所述第三晶体管的第一电流电极并且配置成在第二端子上产生与通过所述第三晶体管的电流相关的参考电流的第一端子；及

第二电阻性元件，包括耦合到所述第二电流镜的第二端子以便产生参考电压的第一端子和耦合到电源的第二端子。

7.如权利要求5所述的电路，还包括：

反馈电路，包括耦合到所述第一电流镜的第一端子的第一电流电极、耦合到所述电阻性元件的第一端子的控制电极和耦合到所述第三晶体管的第一电流电极的第二电流电极。

8.一种电路，包括：

第一导电类型的第一晶体管，包括耦合到电源端子的第一电流电极、耦合到所述电源端子的控制电极、和第二电流电极；

第二导电类型的第二晶体管，其中所述第二导电类型与所述第一导电类型相反，所述第二晶体管包括承载输出电流的第一电流电极、耦合到所述第一晶体管的第二电流电极的控制电极、和第二电流电极；及

电阻性元件，包括耦合到所述第二晶体管的第二电流电极的第一端子和耦合到所述电源端子的第二端子。

9.如权利要求8所述的电路，还包括：

电流镜，包括耦合到所述第二晶体管的第一电流电极的第一端子，耦合到所述第一晶体管的第二电流电极的第二端子，所述电流镜配置成在第三端子上产生与通过所述第二晶体管的电流相关的参考电流。

10.一种提供参考电流的方法，所述方法包括：

向第一晶体管的第一电流电极提供第一电流，所述第一晶体管包括通过电阻性元件耦合到所述第一电流电极的控制端子和耦合到电源端子的第二电流电极；

向第二晶体管的第一电流电极提供与所述第一电流相关的第二电流，所述第二晶体管包括耦合到所述第二晶体管的第一电流电极的控制电极和耦合到所述电源端子的第二电流电极；及

响应于所述第二晶体管的控制电极处的电压，向输出提供与所述第二电流相关的参考电流。

Images