JP3024645B1

JP3024645B1 - 定電圧発生回路

Info

Publication number: JP3024645B1
Application number: JP10349857A
Authority: JP
Inventors: 康夫小林
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1998-12-09
Filing date: 1998-12-09
Publication date: 2000-03-21
Anticipated expiration: 2018-12-09
Also published as: JP2000172353A

Abstract

【要約】【課題】十分に小さな参照電圧を得ることができる定
電圧発生回路を提供する。【解決手段】定電圧発生回路は、第１及び第２の定電
流源と、前記第１の定電流源にドレインが接続されソー
スが接地に接続された第１のトランジスタＭＮ１と、前
記第２の定電流源にドレインが接続されゲートが第１の
トランジスタＭＮ１のゲートに接続された第２のトラン
ジスタＭＮ２と、この第２のトランジスタＭＮ２のソー
スと接地との間に接続された第１の抵抗Ｒ１と、を有す
る。そして、第１のトランジスタＭＮ１におけるゲート
幅をＷ１、ゲート長をＬ１、第２のトランジスタＭＮ２
におけるゲート幅Ｗ２、ゲート長をＬ２としたとき、数
式（Ｗ１／Ｌ１）で表される値と数式（Ｗ２／Ｌ２）で
表される値とが相違している。そして、第１の抵抗Ｒ１
の両端間の電位差に比例する基準電圧を発生させる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は閾値電圧が異なる複
数のＭＯＳトランジスタを有する半導体装置に好適な定
電圧発生回路に関し、特に、低い参照電圧を発生するこ
とができる定電圧発生回路に関する。

【０００２】

【従来の技術】従来、半導体装置において、温度依存及
び電源電圧依存が小さく一定電圧を発生する定電圧発生
回路が種々提案されている。特に、近時のダイナミック
ランダムアクセスメモリ（ＤＲＡＭ）製品では、各種の
内部電源を制御するため、一定の参照電圧Ｖ_REFを内部
で発生する回路が必須となっている。また、ＤＲＡＭ製
品に組み込まれるＮチャネルＭＯＳトランジスタとして
は、一般に、少なくとも３種類の閾値電圧（Ｖｔ）を有
するトランジスタが使用されている。即ち、一般回路用
のノーマル閾値のトランジスタ、メモリセル用の高閾値
のトランジスタ及びセンスアンプ等用の低閾値のトラン
ジスタである。従来の参照電圧Ｖ_REF発生回路として
は、バンドギャップ型とよばれる回路がある。図８は従
来の参照電圧Ｖ_REF発生回路を示す回路図である。

【０００３】従来の参照電圧Ｖ_REF発生回路には、電源
電圧Ｖ_CCがソースに供給され定電流源となるＰチャネル
ＭＯＳトランジスタＭＰ１１、ＭＰ１２及びＭＰ１３が
設けられている。各ＰチャネルＭＯＳトランジスタＭＰ
１１、ＭＰ１２及びＭＰ１３のゲートは共通接続され、
ゲート幅及びゲート長は等しく設定されている。このた
め、各ＰチャネルＭＯＳトランジスタＭＰ１１、ＭＰ１
２及びＭＰ１３から流れる電流Ｉ_MP11、Ｉ_MP12及びＩ
_MP13は相互に等しい。

【０００４】また、ドレインがＰチャネルＭＯＳトラン
ジスタＭＰ１１のドレインに接続されたＮチャネルＭＯ
ＳトランジスタＭＮ１１及びドレインがＰチャネルＭＯ
ＳトランジスタＭＰ１２のドレインに接続されたＮチャ
ネルＭＯＳトランジスタＭＮ１２が設けられている。Ｎ
チャネルＭＯＳトランジスタＭＮ１１の閾値はノーマル
閾値であり、そのソースは接地されている。一方、Ｎチ
ャネルＭＯＳトランジスタＭＮ１２の閾値もノーマル閾
値であり、そのソースには、他端が接地された抵抗Ｒ１
１が接続されている。また、ＮチャネルＭＯＳトランジ
スタＭＮ１１及びＭＮ１２のゲートは共通接続されてい
る。

【０００５】なお、ＰチャネルＭＯＳトランジスタＭＰ
１１及びＭＰ１２のゲート幅とゲート長との比Ｗ_P／Ｌ_P
は、ＮチャネルＭＯＳトランジスタＭＮ１１のゲート幅
とゲート長との比Ｗ_N11／Ｌ_N11及びＭＮ１２のゲート幅
とゲート長との比Ｗ_N12／Ｌ_N ₁₂と比して十分小さく設定
されている。このため、電流Ｉ_MP11（＝Ｉ_MP12）は十分
小さいものであり、ＮチャネルＭＯＳトランジスタＭＮ
１１及びＭＮ１２は弱反転領域で動作する。また、比Ｗ
_N12／Ｌ_N12の値は比Ｗ_N11／Ｌ_N11の値の約１０倍であ
る。

【０００６】更に、ＰチャネルＭＯＳトランジスタＭＰ
１３のドレインには、抵抗Ｒ１２が接続されており、抵
抗１２には、他端が接地されたダイオードＤ１１が接続
されている。そして、ＰチャネルＭＯＳトランジスタＭ
Ｐ１３のドレインにおける電位が参照電圧Ｖ_REFとして
出力される。

【０００７】このように構成された従来の参照電圧Ｖ
_REF発生回路においては、下記数式１乃至４が成立す
る。

【０００８】

【数１】

【０００９】

【数２】

【００１０】

【数３】

【００１１】

【数４】

【００１２】但し、Ｒ_R11及びＲ_R12は夫々抵抗Ｒ１１及
びＲ１２の抵抗値、ｎはプロセスに依存する定数、ｋは
ボルツマン定数、ｑは電子の電荷量、ｍは下記数式５で
定義される値、ＶｆはダイオードＤ１１の順方向電圧、
Ｖ_gs（ＭＮ１１）及びＶ_gs（ＭＮ１２）は夫々Ｎチャネ
ルＭＯＳトランジスタＭＮ１１及びＭＮ１２のゲート−
ソース間電圧である。

【００１３】

【数５】

【００１４】図９は横軸にゲート−ソース間電圧Ｖ_gsを
とり、縦軸にドレイン−ソース間電流Ｉ_dsをとって、種
々の温度におけるＮチャネルＭＯＳトランジスタＭＮ１
１及びＭＮ１２のＩ_ds−Ｖ_gs特性を示すグラフ図であ
る。なお、図９において、実線は２５℃における両トラ
ンジスタのＩ_ds−Ｖ_gs特性を示し、２点鎖線は８５℃に
おける両トランジスタのＩ_ds−Ｖ_gs特性を示している。

【００１５】弱反転領域でのＭＯＳトランジスタ特性か
ら、ＮチャネルＭＯＳトランジスタＭＮ１１及びＭＮ１
２に同一の電流ＩＭＰ１１＝ＩＭＰ１２を流している場
合、ＮチャネルＭＯＳトランジスタＭＮ１１及びＭＮ１
２のゲート−ソース間電圧Ｖ _gsの差、即ち、抵抗Ｒ１１
にかかる電圧Ｖ_R11は、温度上昇に伴い増加する。つま
り、電圧Ｖ_R11の温度係数は正である。従って、数式３
の第１項は電圧Ｖ_R11に比例しているため、その温度係
数は正である。また、数式４におけるｎ、ｋ及びｑは全
て正の定数でから、高温（８５℃）と常温（２５℃）と
の間における電圧Ｖ_R11の差は、ｍが大きい程大きくな
る。

【００１６】一方、周知のように、ダイオードＤ１１の
順方向電圧Ｖｆの温度係数は負である。即ち、温度上昇
に伴い、数式３の第２項に示す電圧Ｖｆは低下する。従
って、数式３における第１項と第２項との温度係数は互
いに逆向きである。第１項は、ｍの値によって可変であ
るから、従来の参照電圧Ｖ_REF発生回路においては、ｍ
の値を調節することにより、第１項と第２項の温度係数
を打ち消し合うように設定している。

【００１７】また、図１０は横軸に電源電圧Ｖ_CCをと
り、縦軸に参照電圧Ｖ_REF、電源電圧Ｖ_CC及び抵抗Ｒ１
１の両端電位差Ｖ_R11をとってこれらの関係を示すグラ
フ図である。ｍの値を適切に設定しているので、温度係
数を実質的にゼロとすることができる。この結果、図１
０に示すように、参照電圧Ｖ_REFの温度依存性はほとん
どなくなっている。また、ＰチャネルＭＯＳトランジス
タＭＰ１１、ＭＰ１２及びＭＰ１３を流れる電流は、電
源電圧Ｖ_CCに拘わらずほぼ一定であるから、図１０に示
すように、参照電圧Ｖ_REFの電源電圧Ｖ_CC依存性も小さ
い。

【００１８】しかし、上述の参照電圧発生回路において
は、ダイオードＤ１１が含まれているため、素子数が多
くなると共に、参照電圧Ｖ_REFをダイオードＤ１１の順
方向電圧Ｖｆ（約１．２Ｖ）より低い値にすることがで
きない。従って、将来の低電源電圧化において、参照電
圧Ｖ_REFを下げることが困難になる。

【００１９】そこで、飽和領域において動作するトラン
ジスタを備えた基準電圧発生回路が特開平９−１４６６
４８号公報に開示されている。この公報に記載された従
来の基準電圧発生回路においては、飽和領域で動作する
バイポーラトランジスタからなるカレントミラー回路が
設けられている。

【００２０】

【発明が解決しようとする課題】しかしながら、上述の
特開平９−１４６６４８号公報に開示された従来の基準
電圧発生回路によっても、十分に小さい参照電圧を得る
ことはできないという問題点がある。

【００２１】本発明はかかる問題点に鑑みてなされたも
のであって、十分に小さな参照電圧を得ることができる
定電圧発生回路を提供することを目的とする。

【００２２】

【課題を解決するための手段】本発明に係る定電圧発生
回路は、第１及び第２の定電流源と、前記第１の定電流
源にドレインが接続されソースが接地に接続された第１
のトランジスタと、前記第２の定電流源にドレインが接
続されゲートが前記第１のトランジスタのゲートに接続
された第２のトランジスタと、この第２のトランジスタ
のソースと接地との間に接続された第１の抵抗と、を有
し、前記第１のトランジスタの閾値電圧の絶対値は、前
記第２のトランジスタの閾値電圧の絶対値よりも高く、
前記第１のトランジスタにおけるゲート幅をＷ１、ゲー
ト長をＬ１、前記第２のトランジスタにおけるゲート幅
Ｗ２、ゲート長をＬ２としたとき、数式（Ｗ１／Ｌ１）
で表される値と数式（Ｗ２／Ｌ２）で表される値とが相
違し、又は前記第１のトランジスタを流れる電流をＩ
１、前記第２のトランジスタを流れる電流をＩ２とした
とき、電流Ｉ１と電流Ｉ２とが相違し、前記第１の抵抗
の両端間の電位差に比例する一定の電圧を発生させるこ
とを特徴とする。

【００２３】本発明においては、第１及び第２のトラン
ジスタにおけるゲート幅及びゲート長又は電流が相違
し、第１のトランジスタの閾値電圧の絶対値が第２のト
ランジスタの閾値電圧の絶対値よりも高いので、それら
により温度依存性及び電源電圧依存性が極めて少ない基
準電圧を得ることができる。このとき、基準電圧の値
は、第１の抵抗の両端間の電位差に比例するものである
ので、第１の抵抗の抵抗値を調節することにより、所望
の十分小さな基準電圧を得ることができる。また、ダイ
オードは不要であるので、回路構成は簡素化される。

【００２４】

【００２５】また、前記第１のトランジスタの閾値電圧
の温度依存性は、前記第２のトランジスタのそれよりも
高く、数式（（（Ｗ１／Ｌ１）／（Ｗ２／Ｌ２））×
（Ｉ１／Ｉ２））で表される値が１より大きくてもよ
く、前記第１のトランジスタの閾値電圧の温度依存性
は、前記第２のトランジスタのそれよりも低く、数式
（（（Ｗ１／Ｌ１）／（Ｗ２／Ｌ２））×（Ｉ１／Ｉ
２））で表される値が１より小さくてもよい。

【００２６】更に、前記第１の定電流源から流れる電流
と前記第２の定電流源から流れる電流とは相互に比例し
ていてもよい。

【００２７】更にまた、前記第１及び第２の定電流源か
ら流れる電流と比例する電流を流す第３の定電流源と、
この第３の定電流源のドレインに接続された第２の抵抗
と、を有することができる。

【００２８】また、前記第１の抵抗と前記第２の抵抗と
は、同一の導電層に形成されていてもよい。

【００２９】更に、前記第１乃至第３の定電流源は、夫
々ゲートが共通接続された定電流源用トランジスタを有
することができる。

【００３０】更にまた、前記第１乃至第３の定電流源か
ら選択された少なくとも１の定電流源は、前記定電流源
用トランジスタのドレイン−ソース間電圧を所定電圧以
下に保持する第１の保持用トランジスタを有することが
でき、前記第１及び第２のトランジスタのドレイン−ソ
ース間電圧を所定電圧以下に保持する第２の保持用トラ
ンジスタを有することができる。

【００３１】

【発明の実施の形態】以下、本発明の実施例に係る定電
圧発生回路について、添付の図面を参照して具体的に説
明する。図１は本発明の第１の実施例に係る定電圧発生
回路を示す回路図である。

【００３２】第１の実施例には、電源電圧Ｖ_CCがソース
に供給され定電流源となるＰチャネルＭＯＳトランジス
タＭＰ１、ＭＰ２及びＭＰ３が設けられている。各Ｐチ
ャネルＭＯＳトランジスタＭＰ１、ＭＰ２及びＭＰ３の
ゲートは共通接続され、ゲート幅及びゲート長は等しく
設定されている。このため、各ＰチャネルＭＯＳトラン
ジスタＭＰ１、ＭＰ２及びＭＰ３から流れる電流
Ｉ_MP1、Ｉ_MP2及びＩ_MP3は相互に等しい。

【００３３】また、ドレインがＰチャネルＭＯＳトラン
ジスタＭＰ１のドレインに接続されたＮチャネルＭＯＳ
トランジスタＭＮ１及びドレインがＰチャネルＭＯＳト
ランジスタＭＰ２のドレインに接続されたＮチャネルＭ
ＯＳトランジスタＭＮ２が設けられている。Ｎチャネル
ＭＯＳトランジスタＭＮ１の閾値はノーマル閾値であ
り、そのソースは接地されている。一方、ＮチャネルＭ
ＯＳトランジスタＭＮ２の閾値は低閾値であり、そのソ
ースには、他端が接地された抵抗Ｒ１が接続されてい
る。また、ＮチャネルＭＯＳトランジスタＭＮ１及びＭ
Ｎ２のゲートは共通接続されている。

【００３４】なお、ＰチャネルＭＯＳトランジスタＭＰ
１及びＭＰ２のゲート幅とゲート長との比Ｗ_P／Ｌ_Pは、
ＮチャネルＭＯＳトランジスタＭＮ１のゲート幅とゲー
ト長との比Ｗ_N1／Ｌ_N1及びＭＮ２のゲート幅とゲート長
との比Ｗ_N2／Ｌ_N2と比して十分小さく設定されている。
このため、電流Ｉ_MP1（＝Ｉ_MP2）は十分小さいものであ
り、ＮチャネルＭＯＳトランジスタＭＮ１及びＭＮ２は
弱反転領域で動作する。また、比Ｗ_N2／Ｌ_N2の値は比Ｗ
_N1／Ｌ_N1の値の約１０倍である。

【００３５】更に、ＰチャネルＭＯＳトランジスタＭＰ
３のドレインには、他端が接地された抵抗Ｒ２が接続さ
れており、抵抗Ｒ２の両端電位差が参照電圧（基準電
圧）Ｖ _REFとして出力される。

【００３６】このように構成された第１の実施例に係る
定電圧発生回路においては、下記数式６乃至９が成立す
る。

【００３７】

【数６】

【００３８】

【数７】

【００３９】

【数８】

【００４０】

【数９】

【００４１】但し、Ｒ_R1及びＲ_R2は夫々抵抗Ｒ１及びＲ
２の抵抗値、ｍは下記数式１０で定義される値、Ｖ
_gs（ＭＮ１）及びＶ_gs（ＭＮ２）は夫々ＮチャネルＭＯ
ＳトランジスタＭＮ１及びＭＮ２のゲート−ソース間電
圧である。

【００４２】

【数１０】

【００４３】従って、参照電圧Ｖ_REFは電位差Ｖ_R1の
（Ｒ_R2／Ｒ_R1）倍となるので、その大きさは任意の値に
設定することができる。また、ｍの値を適切に設定して
いるので、参照電圧Ｖ_REFの温度係数を実質的にゼロと
することができる。

【００４４】図２は横軸に電源電圧Ｖ_CCをとり、縦軸に
参照電圧Ｖ_REF、電源電圧Ｖ_CC及び抵抗Ｒ１の両端電位
差Ｖ_R1をとってこれらの関係を示すグラフ図である。図
２に示すように、本実施例においては、参照電圧Ｖ_REF
の電源電圧Ｖ_CC依存性も小さい。

【００４５】第１の実施例においては、ｍを約１０とし
たが、次に、ｍを不適切な１とした場合の動作について
説明する。図３は横軸にゲート−ソース間電圧Ｖ_gsをと
り、縦軸にドレイン−ソース間電流Ｉ_dsをとって、ｍが
１であるときの種々の温度におけるＮチャネルＭＯＳト
ランジスタＭＮ１及びＭＮ２のＩ_ds−Ｖ_gs特性を示すグ
ラフ図である。なお、図３において、実線は２５℃にお
ける両トランジスタのＩ_ds−Ｖ_gs特性を示し、２点鎖線
は８５℃における両トランジスタのＩ_ds−Ｖ_gs特性を示
している。また、ｍが１であるときには、電圧Ｖ_R1は下
記数式１１によっても表される。

【００４６】

【数１１】

【００４７】但し、ｎはプロセスに依存する定数、ｋは
ボルツマン定数、ｑは電子の電荷量である。

【００４８】ｍが１である場合、図３に示すように、８
５℃における電位差Ｖ_R1は２５℃におけるものよりも小
さい。即ち、電位差Ｖ_R1の温度係数は負である。一方、
数式１１における第１項は温度に拘わらずゼロである。
従って、第２項の温度係数は負である。

【００４９】ここで、ｍの値を上昇させていくと、数式
１１の第１項による影響が大きくなる。そして、第１の
実施例に示すように、ｍが約１０となったときに参照電
圧Ｖ _REFの温度依存性が実質的になくなる。しかし、更
にｍの値を上昇させてしまうと、数式１１の第１項の影
響が大きくなりすぎて、参照電圧Ｖ_REFの温度依存性が
大きくなってしまう。

【００５０】図４は横軸にゲート−ソース間電圧Ｖ_gsを
とり、縦軸にドレイン−ソース間電流Ｉ_dsをとって、種
々の温度におけるＮチャネルＭＯＳトランジスタＭＮ１
及びＭＮ２のＩ_ds−Ｖ_gs特性を示すグラフ図である。な
お、図４において、実線は２５℃における両トランジス
タのＩ_ds−Ｖ_gs特性を示し、２点鎖線は８５℃における
両トランジスタのＩ_ds−Ｖ_gs特性を示している。

【００５１】一般に、弱反転領域におけるゲート−ソー
ス間電圧Ｖ_gsに対するドレイン−ソース間電流Ｉ_dsの値
（Ｉ_ds−Ｖ_gs特性）は、ノーマル閾値のトランジスタと
低閾値のトランジスタとで相違しており、図４に示すよ
うに、本実施例においては、低閾値電圧のトランジスタ
の方がノーマル閾値電圧のトランジスタよりも温度依存
性が小さい。従って、数式１１の第２項の温度係数は負
となる。一方、第１項におけるｎ、ｋ及びｑは全て正の
定数であり、Ｔは絶対温度であるから、第１項の温度係
数は正である。そして、本実施例においては、数式１０
で定義されるｍの値を約１０とすることにより、第１項
と第２項との温度係数を打ち消し合うように設定してい
るのである。

【００５２】このように、本実施例によれば、電位差Ｖ
_R1の温度係数を実質的にゼロとすることができるので、
この（Ｒ_R2／Ｒ_R1）倍の値となる参照電圧Ｖ_REFの温度
係数を実質的にゼロにできる。従って、抵抗Ｒ１と抵抗
Ｒ２との抵抗値の比を適切に設定することにより、参照
電圧Ｖ_REFの大きさを任意の値に設定することが可能で
ある。

【００５３】また、従来必要とされているダイオード素
子が不要となるため、回路が簡素化される。更に、低閾
値のＮチャネルＭＯＳトランジスタは、ＤＲＡＭにおい
ては、センスアンプ等にも使用されているので、本実施
例は、容易に製造することが可能である。

【００５４】次に、本発明の第２の実施例について説明
する。図５は本発明の第２の実施例に係る定電圧発生回
路を示す回路図である。なお、図５に示す第２の実施例
において、図１に示す第１の実施例と同一の構成要素に
は、同一の符号を付してその詳細な説明は省略する。

【００５５】第２の実施例においては、ＰチャネルＭＯ
ＳトランジスタＭＰ１とＮチャネルＭＯＳトランジスタ
ＭＮ１との間にＰチャネルＭＯＳトランジスタＭＰ６及
びＮチャネルＭＯＳトランジスタＭＮ３が接続されてい
る。また、ＰチャネルＭＯＳトランジスタＭＰ２とＮチ
ャネルＭＯＳトランジスタＭＮ２との間にＮチャネルＭ
ＯＳトランジスタＭＮ４が接続されている。Ｎチャネル
ＭＯＳトランジスタＭＮ３及びＭＮ４のゲートは共通接
続されている。

【００５６】また、ＰチャネルＭＯＳトランジスタＭＰ
３と抵抗Ｒ２との間にＰチャネルＭＯＳトランジスタＭ
Ｐ７が接続されている。ＰチャネルＭＯＳトランジスタ
ＭＰ６及びＭＰ７のゲートは共通接続されており、そこ
にドレインが接続されたＮチャネルＭＯＳトランジスタ
ＭＮ５及びＰチャネルＭＯＳトランジスタＭＰ５が設け
られている。ＰチャネルＭＯＳトランジスタＭＰ５のソ
ースには、ソースに電源電圧Ｖ_CCが供給されるＰチャネ
ルＭＯＳトランジスタＭＰ４が接続されている。

【００５７】なお、ＮチャネルＭＯＳトランジスタＭＮ
５のゲート幅とゲート長との比Ｗ_N5／Ｌ_N5は、Ｐチャネ
ルＭＯＳトランジスタＭＰ４及びＭＰ５における比と比
して十分に小さく設定されている。このため、Ｐチャネ
ルＭＯＳトランジスタＭＰ６及びＭＰ７のゲート電位
は、（Ｖ_CC−２Ｖ_tp）程度となっている。なお、電圧Ｖ
_tpは、ＰチャネルＭＯＳトランジスタＭＰ６及びＭＰ７
の閾値電圧の絶対値である。

【００５８】このように構成された第２の実施例に係る
定電圧発生回路においては、下記数式１２乃至１７が成
立する。

【００５９】

【数１２】

【００６０】

【数１３】

【００６１】

【数１４】

【００６２】

【数１５】

【００６３】

【数１６】

【００６４】

【数１７】

【００６５】但し、Ｗ_N3、Ｗ_N4、Ｗ_N3及びＷ_N6は、夫々
ＮチャネルＭＯＳトランジスタＭＮ３、ＭＮ４、ＭＮ５
及びＭＮ６のゲート幅であり、Ｌ_N3、Ｌ_N4、Ｌ_N3及びＬ
_N6は、夫々ＮチャネルＭＯＳトランジスタＭＮ３、ＭＮ
４、ＭＮ５及びＭＮ６のゲート長である。

【００６６】なお、ｍが１のときには、下記数式１８が
成立する。

【００６７】

【数１８】

【００６８】第２の実施例においては、ＰチャネルＭＯ
ＳトランジスタＭＰ１及びＭＰ３のドレイン電位が、Ｐ
チャネルＭＯＳトランジスタＭＰ２のドレイン電位と同
様に、（Ｖ_CC−Ｖ_tp）程度に保持される。即ち、Ｐチャ
ネルＭＯＳトランジスタＭＰ１及びＭＰ３のドレイン−
ソース間電圧Ｖ_dsが実質的に一定となる。従って、Ｐチ
ャネルＭＯＳトランジスタＭＰ１及びＭＰ３のドレイン
電流の定電流特性は、第１の実施例よりも改善される。

【００６９】また、ゲートが共通接続されたＮチャネル
ＭＯＳトランジスタＭＮ３及びＭＮ４によって、Ｎチャ
ネルＭＯＳトランジスタＭＮ１及びＭＮ２のドレイン電
位が実質的に等しくなる。即ち、ＮチャネルＭＯＳトラ
ンジスタＭＮ２のドレイン−ソース間電圧Ｖ_dsも、Ｎチ
ャネルＭＯＳトランジスタＭＮ１と同様に、実質的に一
定となる。この結果、ＮチャネルＭＯＳトランジスタＭ
Ｎ２のドレイン電流の定電流特性は、第１の実施例より
も改善される。

【００７０】このように、第２の実施例によれば、定電
流源回路の改善により、第１の実施例と比して電源電圧
依存性がより一層低減される。

【００７１】次に、本発明の第３の実施例について説明
する。本実施例においては、第１の実施例における低閾
値のＮチャネルＭＯＳトランジスタの替わりにノーマル
閾値のＮチャネルＭＯＳトランジスタが設けられてお
り、このＮチャネルＭＯＳトランジスタとゲートが共通
接続されるノーマル閾値のＮチャネルＭＯＳトランジス
タの替わりに高閾値のＮチャネルＭＯＳトランジスタが
設けられている。図６は本発明の第３の実施例に係る定
電圧発生回路を示す回路図である。なお、図６に示す第
３の実施例において、図１に示す第１の実施例と同一の
構成要素には、同一の符号を付してその詳細な説明は省
略する。

【００７２】第３の実施例においては、第１の実施例に
おけるＮチャネルＭＯＳトランジスタＭＮ１の替わりに
高閾値のＮチャネルＭＯＳトランジスタＭＮ１ａが設け
られ、低閾値のＮチャネルＭＯＳトランジスタＭＮ２の
替わりにノーマル閾値のＮチャネルＭＯＳトランジスタ
ＭＮ２ａが設けられている。なお、ＮチャネルＭＯＳト
ランジスタＭＮ１ａのゲート幅とゲート長との比Ｗ_N1a
／Ｌ_N1aの値はＮチャネルＭＯＳトランジスタＭＮ２ａ
のゲート幅とゲート長との比Ｗ_N2a／Ｌ_N2aの値のｍ倍で
ある（ｍ＞１）。

【００７３】このように構成された第３の実施例に係る
定電圧発生回路においては、下記数式１９乃至２０が成
立する。

【００７４】

【数１９】

【００７５】

【数２０】

【００７６】

【数２１】

【００７７】

【数２２】

【００７８】従って、第１の実施例と同様に、参照電圧
Ｖ_REFは電位差Ｖ_R1の（Ｒ_R2／Ｒ_R1）倍となるので、そ
の大きさは任意の値に設定することができる。また、ｍ
の値を適切に設定しているので、参照電圧Ｖ_REFの温度
係数を実質的にゼロとすることができる。

【００７９】第３の実施例においては、ｍを１より大き
いものとしたが、次に、ｍを不適切な１とした場合の動
作について説明する。図７は横軸にゲート−ソース間電
圧Ｖ _gsをとり、縦軸にドレイン−ソース間電流Ｉ_dsをと
って、ｍが１であるときの種々の温度におけるＮチャネ
ルＭＯＳトランジスタＭＮ１ａ及びＭＮ２ａのＩ_ds−Ｖ
_gs特性を示すグラフ図である。なお、図７において、実
線は２５℃における両トランジスタのＩ_ds−Ｖ_gs特性を
示し、２点鎖線は８５℃における両トランジスタのＩ_ds
−Ｖ_gs特性を示している。また、ｍが１であるときに
は、電圧電圧Ｖ_R1は下記数式２３によっても表される。

【００８０】

【数２３】

【００８１】但し、Ｖ_gs（ＭＮ１ａ）及びＶ_gs（ＭＮ２
ａ）は、夫々トランジスタＭＮ１ａ及びＭＮ２ａにおけ
るゲート−ソース間電圧である。

【００８２】ｍが１である場合、図７に示すように、８
５℃における電位差Ｖ_R1は２５℃におけるものよりも小
さい。即ち、電位差Ｖ_R1の温度係数は負である。一方、
数式２３における第１項は温度に拘わらずゼロである。
従って、第２項の温度係数は負である。

【００８３】一般に、弱反転領域におけるＩ_ds−Ｖ_gs特
性は、ノーマル閾値のトランジスタと高閾値のトランジ
スタとで相違しており、本実施例においては、高閾値電
圧のトランジスタの方がノーマル閾値電圧のトランジス
タよりも温度依存性が大きい。従って、数式２３の第２
項の温度係数は負となる。一方、第１項におけるｎ、ｋ
及びｑは全て正の定数であり、Ｔは絶対温度であるか
ら、第１項の温度係数は正である。そして、本実施例に
おいては、数式２３で定義されるｍの値を１より大きい
適切な値（約１０）に設定することにより、第１項と第
２項との温度係数を打ち消し合うように設定しているの
である。

【００８４】このように、本実施例によっても、電位差
Ｖ_R1の温度係数を実質的にゼロとすることができるの
で、この（Ｒ_R2／Ｒ_R1）倍の値となる参照電圧Ｖ_REFの
温度係数を実質的にゼロにできる。従って、抵抗Ｒ１と
抵抗Ｒ２との抵抗値の比を適切に設定することにより、
参照電圧Ｖ_REFの大きさを任意の値に設定することが可
能である。このとき、第１の実施例と同様に、参照電圧
Ｖ_REFの温度依存性及び電源電圧依存性が極めて小さ
い。

【００８５】また、従来必要とされているダイオード素
子が不要となるため、回路が簡素化される。更に、前述
のように、高閾値のＮチャネルＭＯＳトランジスタは、
ＤＲＡＭにおいては、センスアンプ等にも使用されてい
るので、本実施例は、容易に製造することが可能であ
る。

【００８６】なお、第１乃至第３の実施例においては、
ＰチャネルＭＯＳトランジスタＭＰ１、ＭＰ２及びＭＰ
３を流れる電流を等しい値に設定し、ＮチャネルＭＯＳ
トランジスタＭＮ１に対するＮチャネルＭＯＳトランジ
スタＭＮ２のゲート幅の比ｍ（ｍ＞１）を適切に設定し
ているが、本発明はこれに限定されるものではなく、電
流Ｉ_MP1を電流Ｉ_MP2の適切なＭ倍（Ｍ＞１）となるよう
に設定しても、同様の効果が得られる。また、ゲート寸
法比ｍと、電流比Ｍの両方を調整するような構成として
も、同様の効果が得られる。

【００８７】また、以上の各実施例においては、Ｎチャ
ネルＭＯＳトランジスタＭＮ１及びＭＮ２間では、ゲー
ト長を等しくしてゲート幅のみに相違をもたせている
が、ゲート幅を等しくしてゲート長のみに相違をもたせ
ても、ゲート幅及びゲート長の両方に相違をもたせて
も、同様の効果が得られる。

【００８８】更に、前述の各実施例での抵抗Ｒ１及びＲ
２は、配線層又は拡散層から形成することができるが、
製造バラツキの影響を少なくするために、同一種類の配
線層又は拡散層から形成することが望ましい。

【００８９】更にまた、工程条件によっては、ノーマル
閾値のトランジスタより低閾値のトランジスタの方が弱
反転領域での温度依存性大きくなる場合も考えられる。
かかる場合には、ｍ又はＭの値を１より小さくすること
により、同様の効果が得られる。高閾値のトランジスタ
とノーマル閾値のトランジスタとの組み合わせについて
も同様である。

【００９０】

【発明の効果】以上詳述したように、本発明によれば、
第１の抵抗の両端間の電位差に比例する基準電圧が発生
されるので、第１の抵抗の抵抗値を調節することによ
り、所望の十分に低い基準電圧を得ることができる。こ
のため、将来の低電源電圧製品にも容易に適応すること
ができる。また、ダイオードは不要であるので、回路全
体を簡素化することができる。更に、従来のＤＲＡＭに
使用されているトランジスタを使用することができるの
で、その製造工程を煩雑化することを防止できる。

【図面の簡単な説明】

【図１】本発明の第１の実施例に係る定電圧発生回路を
示す回路図である。

【図２】第１の実施例における電源電圧Ｖ_CCと参照電圧
Ｖ_REF、電源電圧Ｖ_CC及び抵抗Ｒ１の両端電位差Ｖ_R1を
との関係を示すグラフ図である。

【図３】ｍが１であるときの種々の温度におけるＮチャ
ネルＭＯＳトランジスタＭＮ１及びＭＮ２のＩ_ds−Ｖ_gs
特性を示すグラフ図である。

【図４】第１の実施例の種々の温度におけるＮチャネル
ＭＯＳトランジスタＭＮ１及びＭＮ２のＩ_ds−Ｖ_gs特性
を示すグラフ図である。

【図５】本発明の第２の実施例に係る定電圧発生回路を
示す回路図である。

【図６】本発明の第３の実施例に係る定電圧発生回路を
示す回路図である。

【図７】ｍが１であるときの種々の温度におけるＮチャ
ネルＭＯＳトランジスタＭＮ１ａ及びＭＮ２ａのＩ_ds−
Ｖ_gs特性を示すグラフ図である。

【図８】従来の参照電圧Ｖ_REF発生回路を示す回路図で
ある。

【図９】種々の温度におけるＮチャネルＭＯＳトランジ
スタＭＮ１１及びＭＮ１２のＩ _ds−Ｖ_gs特性を示すグラ
フ図である。

【図１０】従来の参照電圧発生回路における電源電圧Ｖ
_CCと参照電圧Ｖ_REF、電源電圧Ｖ_C _C及び抵抗Ｒ１１の両
端電位差Ｖ_R11との関係を示すグラフ図である。

【符号の説明】

ＭＰ１、ＭＰ２、ＭＰ３、ＭＰ４、ＭＰ５、ＭＰ６、Ｍ
Ｐ７、ＭＰ１１、ＭＰ１２、ＭＰ１３；ＰチャネルＭＯ
ＳトランジスタＭＮ１、ＭＮ１ａ、ＭＮ２、ＭＮ２ａ、ＭＮ３、ＭＮ
４、ＭＮ５、ＭＮ１１、ＭＮ１２；ＮチャネルＭＯＳト
ランジスタＲ１、Ｒ２、Ｒ１１、Ｒ１２；抵抗

Claims

(57)【特許請求の範囲】

【請求項１】第１及び第２の定電流源と、前記第１の
定電流源にドレインが接続されソースが接地に接続され
た第１のトランジスタと、前記第２の定電流源にドレイ
ンが接続されゲートが前記第１のトランジスタのゲート
に接続された第２のトランジスタと、この第２のトラン
ジスタのソースと接地との間に接続された第１の抵抗
と、を有し、前記第１のトランジスタの閾値電圧の絶対
値は、前記第２のトランジスタの閾値電圧の絶対値より
も高く、前記第１のトランジスタにおけるゲート幅をＷ
１、ゲート長をＬ１、前記第２のトランジスタにおける
ゲート幅Ｗ２、ゲート長をＬ２としたとき、数式（Ｗ１
／Ｌ１）で表される値と数式（Ｗ２／Ｌ２）で表される
値とが相違し、前記第１の抵抗の両端間の電位差に比例
する一定の電圧を発生させることを特徴とする定電圧発
生回路。
【請求項２】第１及び第２の定電流源と、前記第１の
定電流源にドレインが接続されソースが接地に接続され
た第１のトランジスタと、前記第２の定電流源にドレイ
ンが接続されゲートが前記第１のトランジスタのゲート
に接続された第２のトランジスタと、この第２のトラン
ジスタのソースと接地との間に接続された第１の抵抗
と、を有し、前記第１のトランジスタの閾値電圧の絶対
値は、前記第２のトランジスタの閾値電圧よりも高く、
前記第１のトランジスタを流れる電流をＩ１、前記第２
のトランジスタを流れる電流をＩ２としたとき、電流Ｉ
１と電流Ｉ２とが相違し、前記第１の抵抗の両端間の電
位差に比例する一定の電圧を発生させることを特徴とす
る定電圧発生回路。
【請求項３】前記第１のトランジスタの閾値電圧の温
度依存性は、前記第２のトランジスタのそれよりも高
く、数式（（（Ｗ１／Ｌ１）／（Ｗ２／Ｌ２））×（Ｉ
１／Ｉ２））で表される値が１より大きいことを特徴と
する請求項１又は２に記載の定電圧発生回路。
【請求項４】前記第１のトランジスタの閾値電圧の温
度依存性は、前記第２のトランジスタのそれよりも低
く、数式（（（Ｗ１／Ｌ１）／（Ｗ２／Ｌ２））×（Ｉ
１／Ｉ２））で表される値が１より小さいことを特徴と
する請求項１又は２に記載の定電圧発生回路。
【請求項５】前記第１の定電流源から流れる電流と前
記第２の定電流源から流れる電流とは相互に比例してい
ることを特徴とする請求項１乃至４のいずれか１項に記
載の定電圧発生回路。
【請求項６】前記第１及び第２の定電流源から流れる
電流と比例する電流を流す第３の定電流源と、この第３
の定電流源のドレインに接続された第２の抵抗と、を有
することを特徴とする請求項４に記載の定電圧発生回
路。
【請求項７】前記第１の抵抗と前記第２の抵抗とは、
同一の導電層に形成されていることを特徴とする請求項
６に記載の定電圧発生回路。
【請求項８】前記第１乃至第３の定電流源は、夫々ゲ
ートが共通接続された定電流源用トランジスタを有する
ことを特徴とする請求項６又は７に記載の定電圧発生回
路。
【請求項９】前記第１乃至第３の定電流源から選択さ
れた少なくとも１の定電流源は、前記定電流源用トラン
ジスタのドレイン−ソース間電圧を所定電圧以下に保持
する第１の保持用トランジスタを有することを特徴とす
る請求項８に記載の定電圧発生回路。
【請求項１０】前記第１及び第２のトランジスタのド
レイン−ソース間電圧を所定電圧以下に保持する第２の
保持用トランジスタを有することを特徴とする請求項１
乃至９のいずれか１項に記載の定電圧発生回路。