JPS6240756A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6240756A JPS6240756A JP60179444A JP17944485A JPS6240756A JP S6240756 A JPS6240756 A JP S6240756A JP 60179444 A JP60179444 A JP 60179444A JP 17944485 A JP17944485 A JP 17944485A JP S6240756 A JPS6240756 A JP S6240756A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- signal
- transistor
- circuit
- reference voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 9
- 238000001514 detection method Methods 0.000 claims description 10
- 230000003321 amplification Effects 0.000 abstract description 7
- 238000003199 nucleic acid amplification method Methods 0.000 abstract description 7
- 230000001105 regulatory effect Effects 0.000 abstract description 4
- 230000001788 irregular Effects 0.000 abstract 3
- 238000010586 diagram Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 239000002784 hot electron Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
- G05F1/465—Internal voltage generators for integrated circuits, e.g. step down generators
Landscapes
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Automation & Control Theory (AREA)
- Radar, Positioning & Navigation (AREA)
- Electromagnetism (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Integrated Circuits (AREA)
- Control Of Amplification And Gain Control (AREA)
- Dram (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
本発明は、トランジスタの特性バラツキを補償する為、
その特性に対応する適切なレベルの電圧を供給する内部
電源回路を有する半導体装置に於いて、内部回路を構成
するトランジスタの特性を検出して信号を発生するトラ
ンジスタ特性検出部と、基準電圧を発生する基準電圧発
生部と、前記信号と前記基準電圧とを比較して信号を発
生する比較器と、該比較器からの信号で調整された電圧
を前記内部回路に供給する電圧調整素子とを含む内部電
源回路を前記内部回路を有するチップに形成することに
依り、前記内部回路を構成するトランジスタの特性にバ
ラツキがあっても、その特性に合った適切なレベルの電
圧を供給して良好な動作が可能であるようにし、チップ
間の集積回路特性を均一化し、高い信頗性が得られるよ
うにする。
その特性に対応する適切なレベルの電圧を供給する内部
電源回路を有する半導体装置に於いて、内部回路を構成
するトランジスタの特性を検出して信号を発生するトラ
ンジスタ特性検出部と、基準電圧を発生する基準電圧発
生部と、前記信号と前記基準電圧とを比較して信号を発
生する比較器と、該比較器からの信号で調整された電圧
を前記内部回路に供給する電圧調整素子とを含む内部電
源回路を前記内部回路を有するチップに形成することに
依り、前記内部回路を構成するトランジスタの特性にバ
ラツキがあっても、その特性に合った適切なレベルの電
圧を供給して良好な動作が可能であるようにし、チップ
間の集積回路特性を均一化し、高い信頗性が得られるよ
うにする。
本発明は、トランジスタの特性に対応して適切なレベル
の電圧を供給する電源回路を内蔵した半導体装置に関す
る。
の電圧を供給する電源回路を内蔵した半導体装置に関す
る。
従来、半導体装置に於いては外部から供給された電源電
圧を金属配線等に依って回路に直接的に印加している。
圧を金属配線等に依って回路に直接的に印加している。
一般に、半導体装置内の回路を構成するトランジスタは
、その製造プロセスのバラツキに起因して、チップ或い
はロフトにより異なる特性をもつのが普通であり、例え
ば、チップ或いはロフトを異にするMOS F ETで
は、特に高集積化された場合、ゲート電極幅(チャネル
長方向)L−trが均一に形成されない為、闇値電圧■
いや電流増幅率βにバラツキを生ずる。
、その製造プロセスのバラツキに起因して、チップ或い
はロフトにより異なる特性をもつのが普通であり、例え
ば、チップ或いはロフトを異にするMOS F ETで
は、特に高集積化された場合、ゲート電極幅(チャネル
長方向)L−trが均一に形成されない為、闇値電圧■
いや電流増幅率βにバラツキを生ずる。
このように、特性にバラツキがあるFETで構成された
回路に同一の電源電圧を印加して動作させると、例えば
高過ぎる電流増幅率βを有するチップでは消費電力が不
当に多くなり、反対に低過ぎるチップでは動作スピード
が低下する。
回路に同一の電源電圧を印加して動作させると、例えば
高過ぎる電流増幅率βを有するチップでは消費電力が不
当に多くなり、反対に低過ぎるチップでは動作スピード
が低下する。
また、ゲート電極幅L a f fが極端に細くなった
FETに高電圧を印加するとホット・エレクトロンによ
るトランジスタ特性の経時変化或いはブレイク・ダウン
に依るトランジスタの破壊を生ずる虞がある。
FETに高電圧を印加するとホット・エレクトロンによ
るトランジスタ特性の経時変化或いはブレイク・ダウン
に依るトランジスタの破壊を生ずる虞がある。
本発明は、半導体装置内の回路を構成するトランジスタ
に特性のバラツキがある場合、そのトランジスタに適切
な電源電圧を印加することができるようにして、前記回
路を充分な借問性をもって良好に動作させることが可能
であるようにする。
に特性のバラツキがある場合、そのトランジスタに適切
な電源電圧を印加することができるようにして、前記回
路を充分な借問性をもって良好に動作させることが可能
であるようにする。
第1図は本発明の詳細な説明する為の要部ブロック図で
ある。
ある。
本発明の半導体装置では、内部回路5を形成するトラン
ジスタの特性を検出して信号を発生するトランジスタ特
性検出部1と、基準電圧を発生する基準電圧発生部2と
、前記信号と前記基準電圧とを比較して信号を発生する
比較器3と、該比較器3からの信号で調整された電圧を
前記内部回路5に供給する電圧調整素子4とを含む内部
電源回路が前記内部回路5と共に1チツプに組み込まれ
た構成になっている。
ジスタの特性を検出して信号を発生するトランジスタ特
性検出部1と、基準電圧を発生する基準電圧発生部2と
、前記信号と前記基準電圧とを比較して信号を発生する
比較器3と、該比較器3からの信号で調整された電圧を
前記内部回路5に供給する電圧調整素子4とを含む内部
電源回路が前記内部回路5と共に1チツプに組み込まれ
た構成になっている。
前記手段に依れば、内部回路を構成するトランジスタの
特性、例えば闇値電圧■いや電流増幅率βにバラツキが
あっても、その特性に適合するように調整された電源電
圧を供給して良好に動作させることができ、それに依り
千ノブ間の集積回路特性を均一化し、動作上、高い信顧
性を得られるようにしている。
特性、例えば闇値電圧■いや電流増幅率βにバラツキが
あっても、その特性に適合するように調整された電源電
圧を供給して良好に動作させることができ、それに依り
千ノブ間の集積回路特性を均一化し、動作上、高い信顧
性を得られるようにしている。
第2図は本発明一実施例の要部回路説明図を表し、第1
図に於いて用いた記号と同記号は同部分を表すか或いは
同じ意味を持つものとする。尚、この実施例は、主とし
て増幅率βのバラツキを補償しようとするものである。
図に於いて用いた記号と同記号は同部分を表すか或いは
同じ意味を持つものとする。尚、この実施例は、主とし
て増幅率βのバラツキを補償しようとするものである。
図に於いて、6乃至10はトランジスタ、11及び12
は抵抗、N1乃至N4はノードをそれぞれ示している。
は抵抗、N1乃至N4はノードをそれぞれ示している。
通常、MOSFETに於ける増幅率βのバラツキは主と
してゲート電極幅Leffに依存する為、本実施例に於
いては、トランジスタ特性検出部1が短いゲート電極幅
L a f fを有するトランジスタ6と長いゲート電
極幅L a f fを有するトランジスタ7との直列接
続で構成されている。ここで、トランジスタ6は内部回
路5を構成するトランジスタの特性を代表するトランジ
スタであることが必要であり、その為には、例えばトラ
ンジスタ6のゲート電極幅L e f fは内部回路5
で使用されている代表的なトランジスタのゲート電極幅
L@ffと同等にする。また、基準電圧発生部2は抵抗
11及び12で構成されている。更にまた、比較器3は
トランジスタ8.9.10で構成されている。
してゲート電極幅Leffに依存する為、本実施例に於
いては、トランジスタ特性検出部1が短いゲート電極幅
L a f fを有するトランジスタ6と長いゲート電
極幅L a f fを有するトランジスタ7との直列接
続で構成されている。ここで、トランジスタ6は内部回
路5を構成するトランジスタの特性を代表するトランジ
スタであることが必要であり、その為には、例えばトラ
ンジスタ6のゲート電極幅L e f fは内部回路5
で使用されている代表的なトランジスタのゲート電極幅
L@ffと同等にする。また、基準電圧発生部2は抵抗
11及び12で構成されている。更にまた、比較器3は
トランジスタ8.9.10で構成されている。
さて、トランジスタ特性検出部1に於けるトランジスタ
6及び7のノードN1に現れる信号電圧は比較器3に於
けるトランジスタ8のゲートに、そして、基準電圧発生
部2に於ける抵抗11及び12のノードN2に現れる信
号電圧は比較器3に於けるトランジスタ9のゲートにそ
れぞれ入力される。比較器3は云うまでもなく差動増幅
器であり、ノードN1に於ける信号電圧とノードN2に
於ける基準の信号電圧との差を採ってノードN3に信号
電圧を送出する。ノードN3の信号電圧はnチャネル型
MO8FE′Tである電圧調整素子4のゲートに印加さ
れ、それに依り外部電源からの正側電源レベル■。、が
適宜の電圧となるように調整され、内部電源の正側電源
レベルVCc″として内部回路5に印加されるようにな
っている。尚、図示例では、電圧調整素子4はnチャネ
ル型MO3FETで構成されているが、これをpチャネ
ル型MO3FETに代え、且つ、そのゲートにノードN
4に現れる信号電圧を印加するようにしても同効である
。
6及び7のノードN1に現れる信号電圧は比較器3に於
けるトランジスタ8のゲートに、そして、基準電圧発生
部2に於ける抵抗11及び12のノードN2に現れる信
号電圧は比較器3に於けるトランジスタ9のゲートにそ
れぞれ入力される。比較器3は云うまでもなく差動増幅
器であり、ノードN1に於ける信号電圧とノードN2に
於ける基準の信号電圧との差を採ってノードN3に信号
電圧を送出する。ノードN3の信号電圧はnチャネル型
MO8FE′Tである電圧調整素子4のゲートに印加さ
れ、それに依り外部電源からの正側電源レベル■。、が
適宜の電圧となるように調整され、内部電源の正側電源
レベルVCc″として内部回路5に印加されるようにな
っている。尚、図示例では、電圧調整素子4はnチャネ
ル型MO3FETで構成されているが、これをpチャネ
ル型MO3FETに代え、且つ、そのゲートにノードN
4に現れる信号電圧を印加するようにしても同効である
。
第3図は前記説明した各電圧とトランジスタ特性検出部
lの負荷側トランジスタ6に於けるゲート電極幅L a
rtとの関係を表す線図であり、第1図及び第2図に於
いて用いた記号と同記号は同部分を表すか或いは同じ意
味を持つものとする。
lの負荷側トランジスタ6に於けるゲート電極幅L a
rtとの関係を表す線図であり、第1図及び第2図に於
いて用いた記号と同記号は同部分を表すか或いは同じ意
味を持つものとする。
前記したように、トランジスタ6に於けるゲート電極幅
Lcffは短くしてあり、従って、伝達コンダクタンス
g1は元々大きいので、そこに何かの関係、例えば製造
プロセス上の問題でゲート電極幅L e r rが短く
なると相互コンダクタンスg。
Lcffは短くしてあり、従って、伝達コンダクタンス
g1は元々大きいので、そこに何かの関係、例えば製造
プロセス上の問題でゲート電極幅L e r rが短く
なると相互コンダクタンスg。
は非常に太き(なるが、駆動側のトランジスタ7に於け
るゲート電極幅Lreffは長いので、それが少しぐら
い短くなっても特性に影響することはない。
るゲート電極幅Lreffは長いので、それが少しぐら
い短くなっても特性に影響することはない。
従って、第3図に見られるように、トランジスタ6のゲ
ート電極幅L @ffが細くなって伝達コンダクタンス
g、が上昇するとノードN1に現れる電圧は高くなり、
そのようになると、比較器3を構成するトランジスタ8
の出力が現れるノードN3に於ける電圧は低下し、その
結果、電圧調整素子4の活性度が低くなり、そこでの電
圧降下が増大するので、内部電源正側電圧レベル■。♂
も低い値となり、その低い電圧で内部回路5が作動する
ことになる。
ート電極幅L @ffが細くなって伝達コンダクタンス
g、が上昇するとノードN1に現れる電圧は高くなり、
そのようになると、比較器3を構成するトランジスタ8
の出力が現れるノードN3に於ける電圧は低下し、その
結果、電圧調整素子4の活性度が低くなり、そこでの電
圧降下が増大するので、内部電源正側電圧レベル■。♂
も低い値となり、その低い電圧で内部回路5が作動する
ことになる。
本発明の半導体装置に依れば、内部回路を構成するトラ
ンジスタの特性を検出して信号を発生するトランジスタ
特性検出部と、基準電圧を発生する基準電圧発生部と、
前記信号及び基準電圧を比較して信号を発生する比較器
と、該比較器からの信号で調整された電圧を前記内部回
路に供給する電圧調整素子とを有する内部電源回路が前
記内部回路と共に1チツプに組み込まれた構成になって
いる。
ンジスタの特性を検出して信号を発生するトランジスタ
特性検出部と、基準電圧を発生する基準電圧発生部と、
前記信号及び基準電圧を比較して信号を発生する比較器
と、該比較器からの信号で調整された電圧を前記内部回
路に供給する電圧調整素子とを有する内部電源回路が前
記内部回路と共に1チツプに組み込まれた構成になって
いる。
従って、前記内部回路を構成するトランジスタの電流増
幅率βや閾値電圧Vthにバラツキを生じていても、そ
れ等のバラツキを検出して良好な動作をするように調整
された電源電圧を内部電源回路から供給することができ
、それに依りチップ間の集積回路特性を均一化すること
が可能であるから信顛性は著しく向上する。
幅率βや閾値電圧Vthにバラツキを生じていても、そ
れ等のバラツキを検出して良好な動作をするように調整
された電源電圧を内部電源回路から供給することができ
、それに依りチップ間の集積回路特性を均一化すること
が可能であるから信顛性は著しく向上する。
第1図は本発明の詳細な説明する為の要部ブロック図、
第2図は本発明一実施例を解説する為の要部回路説明図
、第3図は本発明一実施例に於けるトランジスタ特性検
出部をなすトランジスタのゲート電極幅対各所の電圧の
関係を説明する為の線図をそれぞれ表している。 図に於いて、1はトランジスタ特性検出部、2は基準電
圧発生部、3は比較器、4は電圧調整素子、5は内部回
路、6乃至IOはトランジスタ、11及び12は抵抗、
VCCは外部電源の正側電源レベル、Vcどは内部電源
の正側電源レベル、Nl乃至N4はノードをそれぞれ示
している。 庁理を説明する為の要部ブロック図 第:図
第2図は本発明一実施例を解説する為の要部回路説明図
、第3図は本発明一実施例に於けるトランジスタ特性検
出部をなすトランジスタのゲート電極幅対各所の電圧の
関係を説明する為の線図をそれぞれ表している。 図に於いて、1はトランジスタ特性検出部、2は基準電
圧発生部、3は比較器、4は電圧調整素子、5は内部回
路、6乃至IOはトランジスタ、11及び12は抵抗、
VCCは外部電源の正側電源レベル、Vcどは内部電源
の正側電源レベル、Nl乃至N4はノードをそれぞれ示
している。 庁理を説明する為の要部ブロック図 第:図
Claims (1)
- 【特許請求の範囲】 内部回路を構成するトランジスタの特性を検出して信号
を発生するトランジスタ特性検出部と、基準電圧を発生
する基準電圧発生部と、 前記信号と前記基準電圧とを比較して信号を発生する比
較器と、 該比較器からの信号で調整された電圧を前記内部回路に
供給する電圧調整素子と を含む内部電源回路が前記内部回路を有するチップに形
成されてなることを特徴とする半導体装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60179444A JP2592234B2 (ja) | 1985-08-16 | 1985-08-16 | 半導体装置 |
KR1019860006240A KR900002473B1 (ko) | 1985-08-16 | 1986-07-30 | 자체에 공급된 전원전압의 조정수단을 가지는 반도체 장치 |
US06/895,730 US4716307A (en) | 1985-08-16 | 1986-08-12 | Regulated power supply for semiconductor chips with compensation for changes in electrical characteristics or chips and in external power supply |
EP86401816A EP0214899B1 (en) | 1985-08-16 | 1986-08-14 | Semiconductor device having means for regulating power supply voltage applied thereto |
DE8686401816T DE3678072D1 (de) | 1985-08-16 | 1986-08-14 | Halbleitereinrichtung mit vorrichtungen zum regeln ihrer energieversorgung. |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60179444A JP2592234B2 (ja) | 1985-08-16 | 1985-08-16 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6240756A true JPS6240756A (ja) | 1987-02-21 |
JP2592234B2 JP2592234B2 (ja) | 1997-03-19 |
Family
ID=16065965
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60179444A Expired - Fee Related JP2592234B2 (ja) | 1985-08-16 | 1985-08-16 | 半導体装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US4716307A (ja) |
EP (1) | EP0214899B1 (ja) |
JP (1) | JP2592234B2 (ja) |
KR (1) | KR900002473B1 (ja) |
DE (1) | DE3678072D1 (ja) |
Families Citing this family (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH083766B2 (ja) * | 1986-05-31 | 1996-01-17 | 株式会社東芝 | 半導体集積回路の電源電圧降下回路 |
JP2883625B2 (ja) * | 1989-03-30 | 1999-04-19 | 株式会社東芝 | Mos型充電回路 |
US5051630A (en) * | 1990-03-12 | 1991-09-24 | Tektronix, Inc. | Accurate delay generator having a compensation feature for power supply voltage and semiconductor process variations |
JP2585450B2 (ja) * | 1990-04-18 | 1997-02-26 | 東芝マイクロエレクトロニクス株式会社 | 半導体回路装置 |
US5063304A (en) * | 1990-04-27 | 1991-11-05 | Texas Instruments Incorporated | Integrated circuit with improved on-chip power supply control |
JP2778199B2 (ja) * | 1990-04-27 | 1998-07-23 | 日本電気株式会社 | 内部降圧回路 |
KR930009148B1 (ko) * | 1990-09-29 | 1993-09-23 | 삼성전자 주식회사 | 전원전압 조정회로 |
KR920010633A (ko) * | 1990-11-30 | 1992-06-26 | 김광호 | 반도체 메모리 장치의 기준전압 발생회로 |
US5162668A (en) * | 1990-12-14 | 1992-11-10 | International Business Machines Corporation | Small dropout on-chip voltage regulators with boosted power supply |
KR940003406B1 (ko) * | 1991-06-12 | 1994-04-21 | 삼성전자 주식회사 | 내부 전원전압 발생회로 |
DE4137730C2 (de) * | 1991-11-15 | 1993-10-21 | Texas Instruments Deutschland | In einer Halbleiterschaltung integrierte Schaltungsanordnung |
US5283482A (en) * | 1992-07-06 | 1994-02-01 | Ncr Corporation | CMOS circuit for receiving ECL signals |
CA2100727C (en) * | 1993-07-16 | 2001-06-12 | Jonathan Orchard-Webb | Optimization circuit |
JP2838761B2 (ja) * | 1993-08-11 | 1998-12-16 | セイコープレシジョン株式会社 | カメラ用制御回路 |
JPH07229932A (ja) * | 1994-02-17 | 1995-08-29 | Toshiba Corp | 電位検知回路 |
JP3072880B2 (ja) * | 1994-06-02 | 2000-08-07 | 株式会社アドバンテスト | Ic試験用電圧発生回路 |
US5640122A (en) * | 1994-12-16 | 1997-06-17 | Sgs-Thomson Microelectronics, Inc. | Circuit for providing a bias voltage compensated for p-channel transistor variations |
JP3195256B2 (ja) * | 1996-10-24 | 2001-08-06 | 株式会社東芝 | 半導体集積回路 |
US5892409A (en) * | 1997-07-28 | 1999-04-06 | International Business Machines Corporation | CMOS process compensation circuit |
US6297671B1 (en) * | 1998-09-01 | 2001-10-02 | Texas Instruments Incorporated | Level detection by voltage addition/subtraction |
US6184668B1 (en) * | 1999-06-22 | 2001-02-06 | Isao Nojima | Voltage sensing circuit and method for preventing a low-voltage from being inadvertently sensed as a high-voltage during power-up or power-down |
JP4128763B2 (ja) * | 2000-10-30 | 2008-07-30 | 株式会社東芝 | 電圧切り替え回路 |
KR100550637B1 (ko) * | 2000-12-30 | 2006-02-10 | 주식회사 하이닉스반도체 | 저전압 감지기를 내장한 고전압 검출기 |
US20020149400A1 (en) * | 2001-04-16 | 2002-10-17 | Namik Kocaman | Low voltage differential to single-ended converter |
EP1396777B1 (en) * | 2002-08-30 | 2007-04-04 | Infineon Technologies AG | Semiconductor device for adjusting threshold value shift due to short channel effect |
US6933769B2 (en) * | 2003-08-26 | 2005-08-23 | Micron Technology, Inc. | Bandgap reference circuit |
US6940337B2 (en) * | 2003-12-29 | 2005-09-06 | Texas Instruments Incorporated | Load sensing voltage regulator for PLL/DLL architectures |
JP2005242570A (ja) * | 2004-02-25 | 2005-09-08 | Matsushita Electric Ind Co Ltd | 半導体集積回路 |
FR2908555B1 (fr) * | 2006-11-14 | 2008-12-26 | Commissariat Energie Atomique | Circuit integre avec mode de veille minimisant la consommation de courant |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58119228A (ja) * | 1982-01-11 | 1983-07-15 | Nippon Telegr & Teleph Corp <Ntt> | 半導体集積回路 |
JPS59197165A (ja) * | 1983-04-22 | 1984-11-08 | Hitachi Ltd | 半導体集積回路装置 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5318390A (en) * | 1976-08-03 | 1978-02-20 | Toshiba Corp | Mos type field effect transistor circuit |
DE2826624C2 (de) * | 1978-06-19 | 1982-11-04 | Deutsche Itt Industries Gmbh, 7800 Freiburg | Integrierte IGFET-Konstantstromquelle |
JPS5824874B2 (ja) * | 1979-02-07 | 1983-05-24 | 富士通株式会社 | センス回路 |
US4346343A (en) * | 1980-05-16 | 1982-08-24 | International Business Machines Corporation | Power control means for eliminating circuit to circuit delay differences and providing a desired circuit delay |
US4482985A (en) * | 1981-04-17 | 1984-11-13 | Hitachi, Ltd. | Semiconductor integrated circuit |
US4430582A (en) * | 1981-11-16 | 1984-02-07 | National Semiconductor Corporation | Fast CMOS buffer for TTL input levels |
US4477737A (en) * | 1982-07-14 | 1984-10-16 | Motorola, Inc. | Voltage generator circuit having compensation for process and temperature variation |
US4585955B1 (en) * | 1982-12-15 | 2000-11-21 | Tokyo Shibaura Electric Co | Internally regulated power voltage circuit for mis semiconductor integrated circuit |
US4532467A (en) * | 1983-03-14 | 1985-07-30 | Vitafin N.V. | CMOS Circuits with parameter adapted voltage regulator |
US4555642A (en) * | 1983-09-22 | 1985-11-26 | Standard Microsystems Corporation | Low power CMOS input buffer circuit |
-
1985
- 1985-08-16 JP JP60179444A patent/JP2592234B2/ja not_active Expired - Fee Related
-
1986
- 1986-07-30 KR KR1019860006240A patent/KR900002473B1/ko not_active IP Right Cessation
- 1986-08-12 US US06/895,730 patent/US4716307A/en not_active Expired - Lifetime
- 1986-08-14 EP EP86401816A patent/EP0214899B1/en not_active Expired - Lifetime
- 1986-08-14 DE DE8686401816T patent/DE3678072D1/de not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58119228A (ja) * | 1982-01-11 | 1983-07-15 | Nippon Telegr & Teleph Corp <Ntt> | 半導体集積回路 |
JPS59197165A (ja) * | 1983-04-22 | 1984-11-08 | Hitachi Ltd | 半導体集積回路装置 |
Also Published As
Publication number | Publication date |
---|---|
EP0214899B1 (en) | 1991-03-13 |
DE3678072D1 (de) | 1991-04-18 |
EP0214899A1 (en) | 1987-03-18 |
KR870002650A (ko) | 1987-04-06 |
KR900002473B1 (ko) | 1990-04-16 |
JP2592234B2 (ja) | 1997-03-19 |
US4716307A (en) | 1987-12-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6240756A (ja) | 半導体装置 | |
JP3144700B2 (ja) | リング発振器,リング発振器の補償回路及びリング発振器の補償方法 | |
US4868483A (en) | Power voltage regulator circuit | |
JP2804162B2 (ja) | 定電流定電圧回路 | |
KR0141157B1 (ko) | 기준전압발생회로 | |
JPS61103223A (ja) | 定電圧発生回路 | |
JPH06138965A (ja) | 集積回路用基準電圧発生回路 | |
JP2000114891A (ja) | 電流源回路 | |
JP3024645B1 (ja) | 定電圧発生回路 | |
US6404221B1 (en) | Threshold invariant voltage detecting device | |
US8065535B2 (en) | Semiconductor integrated circuit for minimizing a deviation of an internal power supply from a desired value | |
JP2877039B2 (ja) | 半導体集積回路 | |
JP2950093B2 (ja) | 半導体集積回路装置 | |
US5748030A (en) | Bias generator providing process and temperature invariant MOSFET transconductance | |
JP3461891B2 (ja) | トランジスタ・スイッチング | |
JP3004019B2 (ja) | 発振回路 | |
US6731159B2 (en) | Mirroring circuit for operation at high frequencies | |
JPS62243422A (ja) | インバ−タ回路 | |
JP2002222929A (ja) | 電圧安定化回路 | |
JP2927803B2 (ja) | 定電圧発生回路 | |
JP2647208B2 (ja) | A級プッシュプル出力回路 | |
JP2763531B2 (ja) | Mos定電圧回路 | |
JPH02161817A (ja) | インバーター回路 | |
JP2845436B2 (ja) | 半導体装置 | |
JPH08288754A (ja) | バイアス回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |