JP3144700B2 - リング発振器，リング発振器の補償回路及びリング発振器の補償方法 - Google Patents
リング発振器，リング発振器の補償回路及びリング発振器の補償方法Info
- Publication number
- JP3144700B2 JP3144700B2 JP35910691A JP35910691A JP3144700B2 JP 3144700 B2 JP3144700 B2 JP 3144700B2 JP 35910691 A JP35910691 A JP 35910691A JP 35910691 A JP35910691 A JP 35910691A JP 3144700 B2 JP3144700 B2 JP 3144700B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- ring oscillator
- transistor
- channel transistor
- supply voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 16
- 230000010355 oscillation Effects 0.000 claims description 15
- 230000000295 complement effect Effects 0.000 claims description 2
- 230000008878 coupling Effects 0.000 claims 1
- 238000010168 coupling process Methods 0.000 claims 1
- 238000005859 coupling reaction Methods 0.000 claims 1
- 238000004513 sizing Methods 0.000 claims 1
- 230000000087 stabilizing effect Effects 0.000 claims 1
- 239000010409 thin film Substances 0.000 claims 1
- 239000004065 semiconductor Substances 0.000 description 11
- 238000005094 computer simulation Methods 0.000 description 2
- DSSYKIVIOFKYAU-XCBNKYQSSA-N (R)-camphor Chemical compound C1C[C@@]2(C)C(=O)C[C@@H]1C2(C)C DSSYKIVIOFKYAU-XCBNKYQSSA-N 0.000 description 1
- 241000723346 Cinnamomum camphora Species 0.000 description 1
- 229960000846 camphor Drugs 0.000 description 1
- 229930008380 camphor Natural products 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/354—Astable circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/01—Details
- H03K3/011—Modifications of generator to compensate for variations in physical values, e.g. voltage, temperature
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/03—Astable circuits
- H03K3/0315—Ring oscillators
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L1/00—Stabilisation of generator output against variations of physical values, e.g. power supply
Description
【０００１】
【発明の技術分野】本発明は、リング発振器に関してお
り、さらに子細には、電圧、温度、およびまたは半導体
プロセス変数の影響を補償するリング発振器に関してい
る。
り、さらに子細には、電圧、温度、およびまたは半導体
プロセス変数の影響を補償するリング発振器に関してい
る。
【０００２】
【従来技術と問題点】リング発振器は技術的によく知ら
れている。奇数個から成る直列接続インバータ段には、
発振を引き起こすための、第一のインバータ段の入力に
連結された最後のインバータ段の出力がある。インバー
タ段の数が発振周波数を決める。一般に、各インバータ
段には、５ボルトなどの第一の電源電圧に接続された第
一の電源ノードがあり、接地などの第二の電源電圧に接
続された第二の電源ノードがある。（なお、本明細書に
おいて「第一の電源電圧に接続された」や「第二の電源
電圧に接続された」の記載は「第一の電源電圧を生じて
いる端子に接続された」や「第二の電源電圧を生じてい
る端子に接続された」を意味する。）。生成された発振
信号は、クロック信号などとして用いることができる。
しかし、発振信号の動作周波数は不安定である。周波数
は、電圧、温度の関数として、およびリング発振器を集
積回路に組み込んでいる場合には、半導体プロセス変数
の関数として、大きく変わることがある。周波数不安定
性のために、リング発振器は、安定した周波数の希望さ
れるアプリケーションでは比較的限定的な用途になる。
れている。奇数個から成る直列接続インバータ段には、
発振を引き起こすための、第一のインバータ段の入力に
連結された最後のインバータ段の出力がある。インバー
タ段の数が発振周波数を決める。一般に、各インバータ
段には、５ボルトなどの第一の電源電圧に接続された第
一の電源ノードがあり、接地などの第二の電源電圧に接
続された第二の電源ノードがある。（なお、本明細書に
おいて「第一の電源電圧に接続された」や「第二の電源
電圧に接続された」の記載は「第一の電源電圧を生じて
いる端子に接続された」や「第二の電源電圧を生じてい
る端子に接続された」を意味する。）。生成された発振
信号は、クロック信号などとして用いることができる。
しかし、発振信号の動作周波数は不安定である。周波数
は、電圧、温度の関数として、およびリング発振器を集
積回路に組み込んでいる場合には、半導体プロセス変数
の関数として、大きく変わることがある。周波数不安定
性のために、リング発振器は、安定した周波数の希望さ
れるアプリケーションでは比較的限定的な用途になる。
【０００３】これまでに、集積回路リング発振器を補償
するための手法では、Ｊａｉｎ他に与えられた米国出願
第４，７１４，９０１号などでの複雑な回路部、または
Ｋｕｏに与えられた米国出願第４，５４７，７４９号な
どにみられるように別回路を必要とした。該回路は、安
定した発振周波数を有する補償リング発振器をもたらす
が、集積回路の面積を増大させるのが欠点である。電
圧、温度、および半導体プロセス変数に関して、リング
発振器の発振周波数を安定化させるための、できる限り
少ない構成部品を含む単純回路が望まれている。
するための手法では、Ｊａｉｎ他に与えられた米国出願
第４，７１４，９０１号などでの複雑な回路部、または
Ｋｕｏに与えられた米国出願第４，５４７，７４９号な
どにみられるように別回路を必要とした。該回路は、安
定した発振周波数を有する補償リング発振器をもたらす
が、集積回路の面積を増大させるのが欠点である。電
圧、温度、および半導体プロセス変数に関して、リング
発振器の発振周波数を安定化させるための、できる限り
少ない構成部品を含む単純回路が望まれている。
【０００４】
【発明の目的】したがって、電圧および温度に関して
や、集積回路に組み込んだ場合には、半導体処理変数に
関して、リング発振器の発振周波数を安定化すること
が、本発明の目的である。発明の別の目的は、できる限
り少ない成部品を含むリング発振器のための補償回路を
与えることである。
や、集積回路に組み込んだ場合には、半導体処理変数に
関して、リング発振器の発振周波数を安定化すること
が、本発明の目的である。発明の別の目的は、できる限
り少ない成部品を含むリング発振器のための補償回路を
与えることである。
【０００５】
【発明の概要】本発明に依れば、各インバータ段に電源
電圧を受け入れるための電源ノードを有する多数の奇数
個の直列接続ＣＭＯＳインバータ段から成るリング発振
器に補償回路が設けられる。該補償回路は第一および第
二のＰ−チャンネル・トランジスタおよび抵抗器を有す
る。第一のトランジスタには、電源電圧ＶＤＤに連結さ
れたソース、および接地に連結されたゲートがある。抵
抗器は、第一のトランジスタのドレインと接地との間に
連結される。第二のトランジスタは、電源電圧ＶＤＤに
連結されたソース、第一のトランジスタのドレインに連
結されたゲート、およびリング発振器の各インバータ段
の電源ノードに連結されたドレインを有する。したがっ
て、補償回路は、電圧、温度、および半導体プロセス変
数に関して補償された電源電圧をインバータ段へ与え
る。前記トランジスタのドレインとソースとは一方から
電流が入力され他方から電流が出力される電極となるか
ら、総称して「電流電極」という。一方ゲートは該電流
を制御する電極であり「制御電極」と称する。
電圧を受け入れるための電源ノードを有する多数の奇数
個の直列接続ＣＭＯＳインバータ段から成るリング発振
器に補償回路が設けられる。該補償回路は第一および第
二のＰ−チャンネル・トランジスタおよび抵抗器を有す
る。第一のトランジスタには、電源電圧ＶＤＤに連結さ
れたソース、および接地に連結されたゲートがある。抵
抗器は、第一のトランジスタのドレインと接地との間に
連結される。第二のトランジスタは、電源電圧ＶＤＤに
連結されたソース、第一のトランジスタのドレインに連
結されたゲート、およびリング発振器の各インバータ段
の電源ノードに連結されたドレインを有する。したがっ
て、補償回路は、電圧、温度、および半導体プロセス変
数に関して補償された電源電圧をインバータ段へ与え
る。前記トランジスタのドレインとソースとは一方から
電流が入力され他方から電流が出力される電極となるか
ら、総称して「電流電極」という。一方ゲートは該電流
を制御する電極であり「制御電極」と称する。
【０００６】動作時には、第一のトランジスタの導電率
により、リング発振器のトランジスタの導電率をモニタ
し、第二のトランジスタの導電率を逆方向に制御する。
第二のトランジスタは、インバータ段に補償された電力
を供給し、それによりリング発振器トランジスタの導電
率および発振周波数を制御する。
により、リング発振器のトランジスタの導電率をモニタ
し、第二のトランジスタの導電率を逆方向に制御する。
第二のトランジスタは、インバータ段に補償された電力
を供給し、それによりリング発振器トランジスタの導電
率および発振周波数を制御する。
【０００７】
【発明の実施例の詳細説明】図１に、一般にリング発振
器回路１２および補償回路１４から成る補償されたリン
グ発振器１０を示す。補償されたリング発振器１０は、
原則的に、相補型金属酸化膜半導体（“ＣＭＯＳ”）プ
ロセスを用いた集積回路上に組み立てられる。
器回路１２および補償回路１４から成る補償されたリン
グ発振器１０を示す。補償されたリング発振器１０は、
原則的に、相補型金属酸化膜半導体（“ＣＭＯＳ”）プ
ロセスを用いた集積回路上に組み立てられる。
【０００８】リング発振器１２は、奇数個の直列接続Ｃ
ＭＯＳインバータ段２０−２２、２４−２６、および２
８−３０から構成する。各インバータ段は、Ｐ−チャン
ネル・トランジスタ２０、２４、２８、およびＮ−チャ
ンネル・トランジスタ２２、２６、３０から成る。各段
では、Ｐ−チャンネルおよびＮ−チャンネル・トランジ
スタは、ゲートが相互に連結されて入力を形成し、ドレ
インが相互に連結されて出力を形成している。最後のイ
ンバータ２８−３０の出力３１は、発振を生起せしめる
ために、導体４６を介して第一のインバータ２０−２２
の入力１９に連結される。各インバータ段には、電源電
圧を受け取るため、対応するＰ−チャンネル・トランジ
スタのソースに第一の電源ノード、対応するＮ−チャン
ネル・トランジスタのソースに第二の電源ノードを有す
る。
ＭＯＳインバータ段２０−２２、２４−２６、および２
８−３０から構成する。各インバータ段は、Ｐ−チャン
ネル・トランジスタ２０、２４、２８、およびＮ−チャ
ンネル・トランジスタ２２、２６、３０から成る。各段
では、Ｐ−チャンネルおよびＮ−チャンネル・トランジ
スタは、ゲートが相互に連結されて入力を形成し、ドレ
インが相互に連結されて出力を形成している。最後のイ
ンバータ２８−３０の出力３１は、発振を生起せしめる
ために、導体４６を介して第一のインバータ２０−２２
の入力１９に連結される。各インバータ段には、電源電
圧を受け取るため、対応するＰ−チャンネル・トランジ
スタのソースに第一の電源ノード、対応するＮ−チャン
ネル・トランジスタのソースに第二の電源ノードを有す
る。
【０００９】補償回路１４を、一般には、各インバータ
の第一の電源ノードに連結された中間電源ノード４４、
第一のＰ−チャンネル・トランジスタ３２、抵抗器３
４、および第二のＰ−チャンネル・トランジスタ３６か
ら構成する。第一のトランジスタ３２は、端子４０にお
いて第１の電源電圧ＶＤＤに連結されたソースを有す
る。第一の電源電圧ＶＤＤは一般に５ボルトに設定され
る。Ｐ−チャンネル・トランジスタ３２のゲートは、ト
ランジスタにバイアスがかけられるように、第二の電源
電圧すなわち接地に連結される。抵抗器３４は、Ｐ−チ
ャンネル・トランジスタ３２のドレイン４２と接地との
間に連結される。Ｐ−チャンネル・トランジスタ３６
は、第一の電源電圧ＶＤＤに連結されたソース、Ｐ−チ
ャンネル・トランジスタ３２のドレイン４２と連結され
たゲート、および中間電源ノード４４に連結されたドレ
インを有する。この構成は、ノード４４において、リン
グ発振器１２の各インバータに補償された電源電圧を供
給する。
の第一の電源ノードに連結された中間電源ノード４４、
第一のＰ−チャンネル・トランジスタ３２、抵抗器３
４、および第二のＰ−チャンネル・トランジスタ３６か
ら構成する。第一のトランジスタ３２は、端子４０にお
いて第１の電源電圧ＶＤＤに連結されたソースを有す
る。第一の電源電圧ＶＤＤは一般に５ボルトに設定され
る。Ｐ−チャンネル・トランジスタ３２のゲートは、ト
ランジスタにバイアスがかけられるように、第二の電源
電圧すなわち接地に連結される。抵抗器３４は、Ｐ−チ
ャンネル・トランジスタ３２のドレイン４２と接地との
間に連結される。Ｐ−チャンネル・トランジスタ３６
は、第一の電源電圧ＶＤＤに連結されたソース、Ｐ−チ
ャンネル・トランジスタ３２のドレイン４２と連結され
たゲート、および中間電源ノード４４に連結されたドレ
インを有する。この構成は、ノード４４において、リン
グ発振器１２の各インバータに補償された電源電圧を供
給する。
【００１０】動作中は、第一のＰ−チャンネル・トラン
ジスタ３２の導電率は、インバータ段に電源を供給する
第二のＰ−チャンネル・トランジスタ３６の導電率を逆
方向に制御する。リング発振器１２の周波数は、インバ
ータ段のデバイスの漸増する導電率とともに増加するの
で、制御機構は、Ｐ−チャンネル・トランジスタ３６の
導電率を減少させることにより、リング発振器の周波数
を公称レベルに戻す。ＣＭＯＳトランジスタの導電率
は、温度または半導体処理変数の変化により増加する。
リング発振器１２および補償回路１４は原則的に同じ基
板上の集積回路に組み立てられるので、第一のＰ−チャ
ンネル・トランジスタ３２は、同様なトランジスタ２
０、２４、および２８の導電率の変化をモニタする。第
一のＰ−チャンネル・トランジスタ３２の導電率が増加
すると、抵抗器３４にさらに多くの電流が流れ、回路ノ
ード４２の電圧が増加する。続いて、第二のＰ−チャン
ネル・トランジスタ３６のゲート・ソース電圧が減少し
て、その導電率およびリング発振器１２に供給される電
流が減少する。したがって、リング発振器１２のトラン
ジスタの導電率の増加およびそれに伴う発振器周波数の
増加は、リング発振器１２への電流供給をを少なくする
ことにより制御され、発振器周波数は公称レベルに戻
る。
ジスタ３２の導電率は、インバータ段に電源を供給する
第二のＰ−チャンネル・トランジスタ３６の導電率を逆
方向に制御する。リング発振器１２の周波数は、インバ
ータ段のデバイスの漸増する導電率とともに増加するの
で、制御機構は、Ｐ−チャンネル・トランジスタ３６の
導電率を減少させることにより、リング発振器の周波数
を公称レベルに戻す。ＣＭＯＳトランジスタの導電率
は、温度または半導体処理変数の変化により増加する。
リング発振器１２および補償回路１４は原則的に同じ基
板上の集積回路に組み立てられるので、第一のＰ−チャ
ンネル・トランジスタ３２は、同様なトランジスタ２
０、２４、および２８の導電率の変化をモニタする。第
一のＰ−チャンネル・トランジスタ３２の導電率が増加
すると、抵抗器３４にさらに多くの電流が流れ、回路ノ
ード４２の電圧が増加する。続いて、第二のＰ−チャン
ネル・トランジスタ３６のゲート・ソース電圧が減少し
て、その導電率およびリング発振器１２に供給される電
流が減少する。したがって、リング発振器１２のトラン
ジスタの導電率の増加およびそれに伴う発振器周波数の
増加は、リング発振器１２への電流供給をを少なくする
ことにより制御され、発振器周波数は公称レベルに戻
る。
【００１１】同様に、第一の電源電圧ＶＤＤの増加は、
補償回路１４により補償される。第一の電源電圧ＶＤＤ
の増加は、第一のＰ−チャンネル・トランジスタ３２の
ゲート・ソース電圧と導電率を増加させ、それにより抵
抗器３４の電流および回路ノード４２の電圧を増加させ
る。したがって、第二のＰ−チャンネル・トランジスタ
３６のゲート・ソース電圧が減少して、第二のＰ−チャ
ンネル・トランジスタ３６により供給される電流の流れ
を一定に保つ。このように、リング発振器１２のトラン
ジスタは公称動作電源で駆動され、第一の電源電圧ＶＤ
Ｄの変動にもかかわらず、発振周波数は比較的一定のま
まである。
補償回路１４により補償される。第一の電源電圧ＶＤＤ
の増加は、第一のＰ−チャンネル・トランジスタ３２の
ゲート・ソース電圧と導電率を増加させ、それにより抵
抗器３４の電流および回路ノード４２の電圧を増加させ
る。したがって、第二のＰ−チャンネル・トランジスタ
３６のゲート・ソース電圧が減少して、第二のＰ−チャ
ンネル・トランジスタ３６により供給される電流の流れ
を一定に保つ。このように、リング発振器１２のトラン
ジスタは公称動作電源で駆動され、第一の電源電圧ＶＤ
Ｄの変動にもかかわらず、発振周波数は比較的一定のま
まである。
【００１２】抵抗器３４は、ＣＭＯＳ半導体プロセスで
容易に得られるＮ型アイランドを用いて製造することが
できる。該実現により、温度変動に関する周波数安定度
が約一桁向上し、電源電圧変動の安定度も約２倍向上す
ることが、コンピュータ・シミュレーションにより確認
された。所望する場合には、温度、電圧、および半導体
プロセス変動に伴う抵抗値の変化が５％以下の抵抗器を
オンチップＮ形アイランド抵抗器の代りに用いることが
できる。該精密抵抗器は、外部（オフチップ）抵抗器ま
たはトリム内部幕抵抗器にすることができることを、コ
ンピュータ・シミュレートョンにより確認した。この場
合、周波数安定度は、半導体プロセス変動に関して約一
桁改良することができる。
容易に得られるＮ型アイランドを用いて製造することが
できる。該実現により、温度変動に関する周波数安定度
が約一桁向上し、電源電圧変動の安定度も約２倍向上す
ることが、コンピュータ・シミュレーションにより確認
された。所望する場合には、温度、電圧、および半導体
プロセス変動に伴う抵抗値の変化が５％以下の抵抗器を
オンチップＮ形アイランド抵抗器の代りに用いることが
できる。該精密抵抗器は、外部（オフチップ）抵抗器ま
たはトリム内部幕抵抗器にすることができることを、コ
ンピュータ・シミュレートョンにより確認した。この場
合、周波数安定度は、半導体プロセス変動に関して約一
桁改良することができる。
【００１３】特定の半導体集積回路プロセスに関する最
大周波数安定度を達成するために、第一、第二のＰ−チ
ャンネル・トランジスタ３２および３６のサイズ、およ
び抵抗器３４の値を選択した。以下の値は、代表的なＣ
ＭＯＳプロセスおよび発振周波数に対して与えられたも
のであるが、他のプロセスまたは動作条件において異な
る値の要求されよう。
大周波数安定度を達成するために、第一、第二のＰ−チ
ャンネル・トランジスタ３２および３６のサイズ、およ
び抵抗器３４の値を選択した。以下の値は、代表的なＣ
ＭＯＳプロセスおよび発振周波数に対して与えられたも
のであるが、他のプロセスまたは動作条件において異な
る値の要求されよう。
【００１４】例： Ｐ−チャンネルしきい電圧＝１ボルト Ｎ−チャンネルしきい電圧＝１ボルト ＶＤＤ＝５ボルト
【００１５】リング発振器１２： Ｐ−チャンネル・トランジスタのサイズ： 幅＝１６ミクロン 長さ＝１．２ミクロン Ｎ−チャネル・トランジスタのサイズ： 幅＝１６ミクロン 長さ＝１．２ミクロン インバータ段数＝９ 発振周波数＝１００ＭＨｚ
【００１６】補償回路１４： トランジスタ３２のサシズ： 幅＝５０ミクロン 長さ＝２ミクロン トランジスタ３６のサイズ： 幅＝２００ミクロン 長さ＝２ミクロン 抵抗器３４の値＝１３００オーム
【００１７】トランジスタ３６のサイズは、インバータ
段の数と正比例し、リング発振器１２の全インバータ段
に十分な電力を供給するように選択される。抵抗器３４
は、第二のＰ−チャンネル・トランジスタ３６のゲート
・ソース間電圧を変調するのに十分な値であるように選
択される。抵抗器の値が低過ぎる場合には、変調はされ
ない。抵抗器の値が高過ぎる場合には、抵抗器３４の両
端で過度の電圧降下が発生して、ゲート・ソース電圧を
減少させるので、第二のＰ−チャンネル・トランジスタ
３６をオフにする。抵抗器の値およびトランジスタのサ
イズの適切な最終値を得るには、初期値を選択し周波数
安定度を最大にするために、その値を逐次変更してみる
ことが望ましい。
段の数と正比例し、リング発振器１２の全インバータ段
に十分な電力を供給するように選択される。抵抗器３４
は、第二のＰ−チャンネル・トランジスタ３６のゲート
・ソース間電圧を変調するのに十分な値であるように選
択される。抵抗器の値が低過ぎる場合には、変調はされ
ない。抵抗器の値が高過ぎる場合には、抵抗器３４の両
端で過度の電圧降下が発生して、ゲート・ソース電圧を
減少させるので、第二のＰ−チャンネル・トランジスタ
３６をオフにする。抵抗器の値およびトランジスタのサ
イズの適切な最終値を得るには、初期値を選択し周波数
安定度を最大にするために、その値を逐次変更してみる
ことが望ましい。
【００１８】本発明を望ましい実施例において記述して
きたが、開示された発明は、数多くの点で変更すること
ができるし、これまでに詳細に記載してきた他の実施例
も当然考えうるものであることは、技術熟練者に明らか
である。例えば、Ｎ−チャンネル・トランジスタを補償
回路１４で使用できることは明らかであり、該回路で
は、補償回路は、Ｎ−チャンネル・トランジスタ２２、
２６、および３０のソースと接地との間に連結され、Ｐ
−チャンネル・トランジスタ２０、２４、および２８の
ソースはＶＤＤに連結される。
きたが、開示された発明は、数多くの点で変更すること
ができるし、これまでに詳細に記載してきた他の実施例
も当然考えうるものであることは、技術熟練者に明らか
である。例えば、Ｎ−チャンネル・トランジスタを補償
回路１４で使用できることは明らかであり、該回路で
は、補償回路は、Ｎ−チャンネル・トランジスタ２２、
２６、および３０のソースと接地との間に連結され、Ｐ
−チャンネル・トランジスタ２０、２４、および２８の
ソースはＶＤＤに連結される。
【００１９】
【発明の効果】従って本発明の実施により、簡単な補償
回路によって温度、電源電圧集積化プロセス・パラメー
タの変動に対して発振周波数の高安定なリング発振器が
行われる。
回路によって温度、電源電圧集積化プロセス・パラメー
タの変動に対して発振周波数の高安定なリング発振器が
行われる。
【図１】本発明の一実施例の補償回路を有するリング発
振器の回路図である。 １０：補償されたリング発振器 １２：リング発振器 １４：補償回路
振器の回路図である。 １０：補償されたリング発振器 １２：リング発振器 １４：補償回路
フロントページの続き (73)特許権者 399117121 395 Ｐａｇｅ Ｍｉｌｌ Ｒｏａｄ Ｐａｌｏ Ａｌｔｏ，Ｃａｌｉｆｏｒｎ ｉａ Ｕ．Ｓ．Ａ.
Claims (10)
- 【請求項１】電源電圧を受電するための電源ノードを有
する奇数個のインバータ段を縦続接続して成り、最後尾
のインバータ段の出力端子が、先頭のインバータ段の入
力端子に接続されて成るリング発振器の周波数を安定化
するための、後記（イ）〜（二）を備えるリング発振器
の補償回路： （イ）各インバータ段の前記電源ノードに結合された中
間電源ノード； （ロ）第一の電源電圧に接続された第一の電流電極と、
第二の電流電極と、第二の電源電圧に接続された第一の
制御電極とを有する第一のトランジスタ； （ハ）前記第二の電流電極と前記第二の電源電圧とを接
続する抵抗器； （ニ）前記第一の電源電圧に接続された第三の電流電極
と前記第一のトランジスタの第二の電流電極に接続され
た第二の制御電極と前記中間電源ノードに接続された第
四の電流電極とを有する第二のトランジスタ。 - 【請求項２】前記抵抗器がＮ型アイランドから成る請求
項１記載のリング発振器の補償回路。 - 【請求項３】前記抵抗器がトリミングされた薄膜抵抗器
である請求項１記載のリング発振器の補償回路。 - 【請求項４】前記リング発振器と前記第一，第二のトラ
ンジスタが同一集積回路上に組み立てられ、前記抵抗器
が外部精密抵抗器を備えることを特徴とする請求項１記
載のリング発振器の補償回路。 - 【請求項５】前記第二のトランジスタのサイズが前記イ
ンバータの個数に比例するようにした請求項１記載のリ
ング発振器の補償回路。 - 【請求項６】後記（イ）〜（ロ）を備えるリング発振
器： （イ）中間ノードに接続された第一の電源ノードと接地
に接続された第二の電源ノードと第一のＮチャンネル・
トランジスタと第一のＰチャンネル・トランジスタとを
それぞれ備えたＣＭＯＳインバータを奇数個備えたリン
グ発振器； （ロ）後記（ロ−１）〜（ロ−２）を含み、第一の電源
電圧と前記中間ノードとの間に接続された補償回路： （ロ−１）ゲートと，前記第一の電源電圧に接続された
ソースと前記中間ノードに接続されたドレーンとを備え
た第二のＰチャネル・トランジスタ； （ロ−２）前記CMOSインバータの各々の前記第一のＰチ
ャンネル・トランジスタの導電率に対して前記第二のＰ
チャンネル・トランジスタの導電率を逆方向に制御する
ための該第二のＰチャンネル・トランジスタの前記ゲー
トに接続された制御手段。 - 【請求項７】前記制御手段が、前記第一の電源電圧に接
続されたソースと、接地に接続されたゲートとドレーン
とを有する第二のＰチャンネル・トランジスタと、前記
第二のＰチャンネル・トランジスタのドレーンと前記接
地とを接続する抵抗器とを備えたことを特徴とする請求
項６記載のリング発振器。 - 【請求項８】公称周波数の発振信号を供給するための出
力端子と中間ノードとに接続された奇数個の相補Ｐチャ
ンネル，Ｎチャンネル・トランジスタ・インバータ段を
備えたＣＭＯＳリング発振器の発振周波数を補償するた
めの後記（イ）〜（ロ）の工程より成るリング発振器の
補償方法： （イ）第一の電源電圧と前記中間ノードとを第一のＰチ
ャンネル・トランジスタで結合する工程； （ロ）前記各インバータ段の前記Ｐチャンネル・トラン
ジスタの導電率に対して前記第一のＰチャンネル・トラ
ンジスタの導電率を逆方向に制御する工程。 - 【請求項９】前記第一の電源電圧と接地との間に第二の
Ｐチャンネル・トランジスタと抵抗器とを直列接続し、
該第二のＰチャンネル・トランジスタと抵抗器の接続点
に前記第一のＰチャンネル・トランジスタの導電率を制
御するための制御電圧を発生させる工程を追加してなる
請求項８記載のリング発振器の補償方法。 - 【請求項１０】前記第一のＰチャンネル・トランジスタ
のサイズを前記インバータ段のそれぞれに十分な電流を
流せるように決定する工程を追加してなる請求項８記載
のリング発振器の補償方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/637,040 US5072197A (en) | 1991-01-03 | 1991-01-03 | Ring oscillator circuit having improved frequency stability with respect to temperature, supply voltage, and semiconductor process variations |
| US637040 | 1991-01-03 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04304708A JPH04304708A (ja) | 1992-10-28 |
| JP3144700B2 true JP3144700B2 (ja) | 2001-03-12 |
Family
ID=24554297
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35910691A Expired - Fee Related JP3144700B2 (ja) | 1991-01-03 | 1991-12-27 | リング発振器，リング発振器の補償回路及びリング発振器の補償方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5072197A (ja) |
| JP (1) | JP3144700B2 (ja) |
Families Citing this family (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5241286A (en) * | 1991-08-28 | 1993-08-31 | Fred Mirow | FET oscillator using voltage and temperature compensated amplifier |
| JPH06169237A (ja) * | 1991-09-13 | 1994-06-14 | Mitsubishi Electric Corp | リングオシレータ回路 |
| JP2787639B2 (ja) * | 1992-08-07 | 1998-08-20 | 三菱電機株式会社 | パルス信号発生回路および半導体記憶装置 |
| US5416446A (en) * | 1992-12-08 | 1995-05-16 | At&T Corp. | Digital programmable frequency generator |
| US5479129A (en) * | 1993-11-24 | 1995-12-26 | At&T Corp. | Variable propagation delay digital signal inverter |
| US5485126A (en) * | 1994-01-25 | 1996-01-16 | International Business Machines Corporation | Ring oscillator circuit having output with fifty percent duty cycle |
| JP3703516B2 (ja) * | 1994-04-25 | 2005-10-05 | セイコーインスツル株式会社 | 発振回路 |
| US5440277A (en) * | 1994-09-02 | 1995-08-08 | International Business Machines Corporation | VCO bias circuit with low supply and temperature sensitivity |
| JPH08130449A (ja) * | 1994-11-01 | 1996-05-21 | Mitsubishi Electric Corp | 電圧制御型遅延回路およびそれを用いた内部クロック発生回路 |
| US5469120A (en) * | 1994-12-07 | 1995-11-21 | Lsi Logic Corporation | High performance voltage controlled oscillator |
| US5694090A (en) * | 1996-04-18 | 1997-12-02 | Micron Technology, Inc. | Voltage and temperature compensated oscillator frequency stabilizer |
| US5760657A (en) * | 1996-09-30 | 1998-06-02 | Intel Corporation | Method and apparatus employing a process dependent impedance that compensates for manufacturing variations in a voltage controlled oscillator |
| US6072372A (en) * | 1997-11-07 | 2000-06-06 | Oki Electric Industry Co., Ltd. | Ring-type voltage-controlled oscillator having a sub-frequency band selection circuit |
| DE19844306C2 (de) * | 1998-09-17 | 2002-11-21 | Ihp Gmbh | Ringoszillator |
| US6496056B1 (en) * | 1999-03-08 | 2002-12-17 | Agere Systems Inc. | Process-tolerant integrated circuit design |
| US6084483A (en) * | 1999-03-10 | 2000-07-04 | Lexar Media, Inc. | Internal oscillator circuit including a ring oscillator controlled by a voltage regulator circuit |
| US6157231A (en) * | 1999-03-19 | 2000-12-05 | Credence System Corporation | Delay stabilization system for an integrated circuit |
| US6414557B1 (en) * | 2000-02-17 | 2002-07-02 | Broadcom Corporation | High noise rejection voltage-controlled ring oscillator architecture |
| US6404246B1 (en) | 2000-12-20 | 2002-06-11 | Lexa Media, Inc. | Precision clock synthesizer using RC oscillator and calibration circuit |
| US6628558B2 (en) | 2001-06-20 | 2003-09-30 | Cypress Semiconductor Corp. | Proportional to temperature voltage generator |
| JP3919176B2 (ja) * | 2002-05-28 | 2007-05-23 | シャープ株式会社 | 補正回路、遅延回路およびリングオシレータ回路 |
| US20040012449A1 (en) * | 2002-07-16 | 2004-01-22 | Illegems Paul F. | Ring oscillator with frequency stabilization |
| CN100353661C (zh) * | 2002-10-31 | 2007-12-05 | 上海华虹集成电路有限责任公司 | 中频频率基准源 |
| KR100586545B1 (ko) * | 2004-02-04 | 2006-06-07 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 오실레이터용 전원공급회로 및 이를이용한 전압펌핑장치 |
| JP2007531404A (ja) * | 2004-03-22 | 2007-11-01 | モビウス マイクロシステムズ，インク． | モノリシックなクロック・ジェネレータおよびタイミング／周波数リファレンス |
| JP4735870B2 (ja) * | 2006-08-11 | 2011-07-27 | 日本電気株式会社 | 電圧制御発振器、周波数シンセサイザおよび発振周波数制御方法 |
| US7701301B2 (en) * | 2006-09-13 | 2010-04-20 | Conexant Systems, Inc. | Systems for implementing a temperature and process compensated two-stage ring oscillator |
| JP4253739B2 (ja) * | 2006-10-05 | 2009-04-15 | Ｏｋｉセミコンダクタ株式会社 | 発振回路 |
| US9325323B2 (en) | 2014-08-30 | 2016-04-26 | Stmicroelectronics International N.V. | CMOS oscillator having stable frequency with process, temperature, and voltage variation |
| WO2019221166A1 (ja) * | 2018-05-15 | 2019-11-21 | 国立研究開発法人科学技術振興機構 | 測定器、収納装置および測定システム |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3978431A (en) * | 1975-07-03 | 1976-08-31 | Motorola, Inc. | Temperature compensated oscillator |
| JPS5240371A (en) * | 1975-09-27 | 1977-03-29 | Citizen Watch Co Ltd | Electronic watch |
| US4205518A (en) * | 1975-09-27 | 1980-06-03 | Citizen Watch Co., Ltd. | Voltage conversion system for electronic timepiece |
| US4259715A (en) * | 1975-09-27 | 1981-03-31 | Citizen Watch Co., Ltd. | Voltage conversion system for electronic timepiece |
| JPS54155080A (en) * | 1978-05-27 | 1979-12-06 | Citizen Watch Co Ltd | Pace generator |
| JPS55135780A (en) * | 1979-04-10 | 1980-10-22 | Citizen Watch Co Ltd | Electronic watch |
| US4443116A (en) * | 1981-01-09 | 1984-04-17 | Citizen Watch Company Limited | Electronic timepiece |
| US4519086A (en) * | 1982-06-16 | 1985-05-21 | Western Digital Corporation | MOS Phase lock loop synchronization circuit |
| US4547749A (en) * | 1983-12-29 | 1985-10-15 | Motorola, Inc. | Voltage and temperature compensated FET ring oscillator |
| US4710648A (en) * | 1984-05-09 | 1987-12-01 | Hitachi, Ltd. | Semiconductor including signal processor and transient detector for low temperature operation |
| US4559616A (en) * | 1984-10-03 | 1985-12-17 | Quadri Corporation | Fast, non-volatile semiconductor/bubble memory with temperature-compensated magnetic bias field |
| US4714901A (en) * | 1985-10-15 | 1987-12-22 | Gould Inc. | Temperature compensated complementary metal-insulator-semiconductor oscillator |
| JPS62159006U (ja) * | 1986-03-31 | 1987-10-08 |
-
1991
- 1991-01-03 US US07/637,040 patent/US5072197A/en not_active Expired - Lifetime
- 1991-12-27 JP JP35910691A patent/JP3144700B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04304708A (ja) | 1992-10-28 |
| US5072197A (en) | 1991-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3144700B2 (ja) | リング発振器，リング発振器の補償回路及びリング発振器の補償方法 | |
| US7391274B2 (en) | Low voltage operating ring oscillator with almost constant delay time | |
| JP2525346B2 (ja) | 定電流源回路を有する差動増幅回路 | |
| US5640122A (en) | Circuit for providing a bias voltage compensated for p-channel transistor variations | |
| US20020190779A1 (en) | High-speed current switch circuit | |
| JP2000049585A (ja) | 出力バッファ回路 | |
| JPH09293789A (ja) | 半導体集積回路 | |
| US6201436B1 (en) | Bias current generating circuits and methods for integrated circuits including bias current generators that increase and decrease with temperature | |
| JP3625918B2 (ja) | 電圧発生回路 | |
| EP0121793B1 (en) | Cmos circuits with parameter adapted voltage regulator | |
| JPH01296491A (ja) | 基準電圧発生回路 | |
| US6373297B1 (en) | Input buffer capable of achieving quick response | |
| JPH0258806B2 (ja) | ||
| JPH06230840A (ja) | バイアス回路 | |
| JP2006211514A (ja) | 出力回路を備えた半導体集積回路 | |
| US6459329B1 (en) | Power supply auxiliary circuit | |
| JP2000194432A (ja) | Ｃｍｏｓロジック用電源回路 | |
| JP2927803B2 (ja) | 定電圧発生回路 | |
| JP3079518B2 (ja) | 入出力回路 | |
| JP3055501B2 (ja) | 差動増幅器及び差動増幅器を用いた電圧制御発振器 | |
| KR100332209B1 (ko) | 고속 응답하는 입력 버퍼 회로 | |
| JP3284926B2 (ja) | 電圧制御型発振器 | |
| JP3319901B2 (ja) | 圧電発振回路 | |
| JPH08263158A (ja) | 定電流源 | |
| JP3335888B2 (ja) | 速度制御回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |