JP2763531B2 - Ｍｏｓ定電圧回路 - Google Patents
Ｍｏｓ定電圧回路Info
- Publication number
- JP2763531B2 JP2763531B2 JP61242483A JP24248386A JP2763531B2 JP 2763531 B2 JP2763531 B2 JP 2763531B2 JP 61242483 A JP61242483 A JP 61242483A JP 24248386 A JP24248386 A JP 24248386A JP 2763531 B2 JP2763531 B2 JP 2763531B2
- Authority
- JP
- Japan
- Prior art keywords
- mos transistor
- output
- mos
- constant voltage
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000007423 decrease Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
- H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Control Of Electrical Variables (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明はMOSトランジスタで構成した定電圧発生回路
に関するものである。 従来の技術 ダイナミックメモリー等のダウンコンバータ等に用い
られる定電圧発生回路では、ゲートとドレインを共通に
したMOSトランジスタ数ケと負荷抵抗を直列に接続して
目的の電圧を発生する方法がよく用られる。ゲートとド
レインを共通にしたMOSトランジスタの動作は飽和領域
であるから特性はで表わされ、この式から出力電圧は となる。したがってβが充分大きなトランジスタで構成
すれば、 VOVT ……（３） となり、ｎケ直列にした場合は VOnVT ……（４） となってVTに依存した定電圧を発生することが可能であ
る。 但し、VTはMOSトランジスタのしきい値電圧、Ｉはド
レイン・ソース間の電流、VGSはゲート・ソース間電圧
である。 発明が解決しようとする問題点 一方、MOSトランジスタのしきい値電圧VTは製造の
際、ロット間，ウェーハ間，チップ間で大巾にばらつく
ことがあり、ｎ段構成するとｎ倍にばらつきも大きくな
り、定電圧回路の出力のばらつきが数10mV〜100mVにも
なってしまうという問題点がある。 本発明はかかる点に鑑みてなされたもので、簡単な構
成で、MOSトランジスタのしきい値電圧依存性の少ないM
OS形定電圧回路を提供するものである。 問題点を解決するための手段 本発明は上記問題を解決するため、ゲートとドレイン
を共通にした第１のMOSトランジスタと直列に設けた第
２のMOSトランジスタとで構成された出力段と、前記第
１のMOSトランジスタのしきい値変動と同一傾向のしき
い値変動特性を有するゲートとドレインを共通にした第
３のMOSトランジスタと抵抗手段を直列接続した電流補
正段とを備え、前記電流補正段の出力を前記出力段の第
２のMOSトランジスタのゲートに印加して、前記出力段
の第１のMOSトランジスタのしきい値電圧のばらつきに
よる、出力電圧のばらつきを補正するものである。 作用 本発明は上記した構成により、出力段の第１のMOSト
ランジスタのしきい値変動と同一傾向のしきい値変動特
性を有する電圧検出用の第３のMOSトランジスタ回路の
電圧によって出力段の負荷である第２のMOSトランジス
タのゲート電圧を制御し、出力段の電流値を制御するこ
とによって出力電圧からしきい値電圧依存性を補正する
ことができる。 実 施 例 以下に本発明の一実施例について図面とともに説明す
る。図は本発明の定電圧回路の一実施例を示す回路図で
ある。図において、１は負荷抵抗、2,3,4,5はｎチャネ
ルMOSトランジスタ、６はｎチャネルMOSトランジスタ、
7,8,9は２〜５と同様の特性を有するｎチャネルMOSトラ
ンジスタである。この回路において定電圧出力Voutはｎ
チャネルトランジスタ7,8,9のしきい値電圧がVTnとする
と（４）式からおよそ3VTnとなる。したがって、このよ
うに直列に設けたMOSトランジスタの段数によってVout
を適宜選択することができる。一方トランジスタ２のド
レインには同様にほぼ4VTnの電圧が出る。今、この回路
を同一チップ内に集積し、各ｎチャネルトランジスタの
しきい値電圧VTnが同一であるとすれば、VTnが高い時は
ｐチャネルトランジスタのゲート・ソース間電圧が低
く、そのためにトランジスタ6,7,8,9を流れる電流が下
がりVoutが若干低くなる。VTnが低い時はこの逆でVout
は１〜５の補正回路が無い時に比べて若干高くなる。つ
まり、本回路によれば、ｎチャネルMOSトランジスタの
しきい値電圧VTnの高低にかかわらず一定の出力電圧Vou
tを保つことができる。 なお本実施例では出力段のｎチャネルMOSトランジス
タを３段構成にし、しきい値検出段を４段構成にした
ガ、トランジスタの数は任意に設定することができる。
またｐチャネルとｎチャネルトランジスタを入れ換えて
構成することも可能である。 発明の効果 以上述べてきたように、本発明によれば、きわめて簡
単な回路で、しきい値電圧依存性の少ない、MOS定電圧
回路を構成することができ、ダイナミックメモリー等の
LSIのダウンコンバータ等にきわめて有用である。
に関するものである。 従来の技術 ダイナミックメモリー等のダウンコンバータ等に用い
られる定電圧発生回路では、ゲートとドレインを共通に
したMOSトランジスタ数ケと負荷抵抗を直列に接続して
目的の電圧を発生する方法がよく用られる。ゲートとド
レインを共通にしたMOSトランジスタの動作は飽和領域
であるから特性はで表わされ、この式から出力電圧は となる。したがってβが充分大きなトランジスタで構成
すれば、 VOVT ……（３） となり、ｎケ直列にした場合は VOnVT ……（４） となってVTに依存した定電圧を発生することが可能であ
る。 但し、VTはMOSトランジスタのしきい値電圧、Ｉはド
レイン・ソース間の電流、VGSはゲート・ソース間電圧
である。 発明が解決しようとする問題点 一方、MOSトランジスタのしきい値電圧VTは製造の
際、ロット間，ウェーハ間，チップ間で大巾にばらつく
ことがあり、ｎ段構成するとｎ倍にばらつきも大きくな
り、定電圧回路の出力のばらつきが数10mV〜100mVにも
なってしまうという問題点がある。 本発明はかかる点に鑑みてなされたもので、簡単な構
成で、MOSトランジスタのしきい値電圧依存性の少ないM
OS形定電圧回路を提供するものである。 問題点を解決するための手段 本発明は上記問題を解決するため、ゲートとドレイン
を共通にした第１のMOSトランジスタと直列に設けた第
２のMOSトランジスタとで構成された出力段と、前記第
１のMOSトランジスタのしきい値変動と同一傾向のしき
い値変動特性を有するゲートとドレインを共通にした第
３のMOSトランジスタと抵抗手段を直列接続した電流補
正段とを備え、前記電流補正段の出力を前記出力段の第
２のMOSトランジスタのゲートに印加して、前記出力段
の第１のMOSトランジスタのしきい値電圧のばらつきに
よる、出力電圧のばらつきを補正するものである。 作用 本発明は上記した構成により、出力段の第１のMOSト
ランジスタのしきい値変動と同一傾向のしきい値変動特
性を有する電圧検出用の第３のMOSトランジスタ回路の
電圧によって出力段の負荷である第２のMOSトランジス
タのゲート電圧を制御し、出力段の電流値を制御するこ
とによって出力電圧からしきい値電圧依存性を補正する
ことができる。 実 施 例 以下に本発明の一実施例について図面とともに説明す
る。図は本発明の定電圧回路の一実施例を示す回路図で
ある。図において、１は負荷抵抗、2,3,4,5はｎチャネ
ルMOSトランジスタ、６はｎチャネルMOSトランジスタ、
7,8,9は２〜５と同様の特性を有するｎチャネルMOSトラ
ンジスタである。この回路において定電圧出力Voutはｎ
チャネルトランジスタ7,8,9のしきい値電圧がVTnとする
と（４）式からおよそ3VTnとなる。したがって、このよ
うに直列に設けたMOSトランジスタの段数によってVout
を適宜選択することができる。一方トランジスタ２のド
レインには同様にほぼ4VTnの電圧が出る。今、この回路
を同一チップ内に集積し、各ｎチャネルトランジスタの
しきい値電圧VTnが同一であるとすれば、VTnが高い時は
ｐチャネルトランジスタのゲート・ソース間電圧が低
く、そのためにトランジスタ6,7,8,9を流れる電流が下
がりVoutが若干低くなる。VTnが低い時はこの逆でVout
は１〜５の補正回路が無い時に比べて若干高くなる。つ
まり、本回路によれば、ｎチャネルMOSトランジスタの
しきい値電圧VTnの高低にかかわらず一定の出力電圧Vou
tを保つことができる。 なお本実施例では出力段のｎチャネルMOSトランジス
タを３段構成にし、しきい値検出段を４段構成にした
ガ、トランジスタの数は任意に設定することができる。
またｐチャネルとｎチャネルトランジスタを入れ換えて
構成することも可能である。 発明の効果 以上述べてきたように、本発明によれば、きわめて簡
単な回路で、しきい値電圧依存性の少ない、MOS定電圧
回路を構成することができ、ダイナミックメモリー等の
LSIのダウンコンバータ等にきわめて有用である。
【図面の簡単な説明】
図は本発明の一実施例におけるMOS定電圧回路を示す回
路図である。 2,3,4,5,7,8,9……ｎチャネルMOSトランジスタ、６……
ｐチャネルMOSトランジスタ。
路図である。 2,3,4,5,7,8,9……ｎチャネルMOSトランジスタ、６……
ｐチャネルMOSトランジスタ。
Claims (1)
- (57)【特許請求の範囲】 １．ゲートとドレインを共通にした第１導電型の第１の
MOSトランジスタを第１の電源と出力端子の間に設け、
第２の電源と前記出力端子の間に第２導電型の第２のMO
Sトランジスタを設けた出力段と、前記第１のMOSトラン
ジスタのしきい値変動と同一傾向のしきい値変動特性を
有するゲートとドレインを共通にした前記第１導電型の
第３のMOSトランジスタを前記第１の電源と抵抗手段の
間に設け、前記抵抗手段を前記第３のMOSトランジスタ
と前記第２の電源の間に設けた電流補正段とを備え、前
記第３のMOSトランジスタと前記抵抗手段の接続部から
出力される前記電流補正段の出力を前記出力段の第２の
MOSトランジスタのゲートに印加して、前記出力段の第
１のMOSトランジスタのしきい値変動による出力電圧変
動を補正することを特徴とするMOS定電圧回路。 ２．前記第１のMOSトランジスタおよび前記第３のMOSト
ランジスタを各々複数個直列に接続したことを特徴とす
る特許請求の範囲第１項記載のMOS定電圧回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61242483A JP2763531B2 (ja) | 1986-10-13 | 1986-10-13 | Ｍｏｓ定電圧回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61242483A JP2763531B2 (ja) | 1986-10-13 | 1986-10-13 | Ｍｏｓ定電圧回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6396949A JPS6396949A (ja) | 1988-04-27 |
| JP2763531B2 true JP2763531B2 (ja) | 1998-06-11 |
Family
ID=17089758
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61242483A Expired - Lifetime JP2763531B2 (ja) | 1986-10-13 | 1986-10-13 | Ｍｏｓ定電圧回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2763531B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103235631A (zh) * | 2013-04-15 | 2013-08-07 | 无锡普雅半导体有限公司 | 一种电压稳定器电路 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62188255A (ja) * | 1986-02-13 | 1987-08-17 | Toshiba Corp | 基準電圧発生回路 |
-
1986
- 1986-10-13 JP JP61242483A patent/JP2763531B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103235631A (zh) * | 2013-04-15 | 2013-08-07 | 无锡普雅半导体有限公司 | 一种电压稳定器电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6396949A (ja) | 1988-04-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4716307A (en) | Regulated power supply for semiconductor chips with compensation for changes in electrical characteristics or chips and in external power supply | |
| EP0195525A1 (en) | Low power CMOS reference generator with low impedance driver | |
| JPS63502858A (ja) | Ｃｍｏｓ電圧変換器 | |
| JPH08335122A (ja) | 基準電圧用半導体装置 | |
| JP2724872B2 (ja) | 半導体集積回路用入力回路 | |
| JPH03132812A (ja) | バイポーラ／ｃｍｏｓレギュレータ回路 | |
| JPH0520924B2 (ja) | ||
| JP2715642B2 (ja) | 半導体集積回路 | |
| US4532467A (en) | CMOS Circuits with parameter adapted voltage regulator | |
| JPS5983220A (ja) | 基準電圧発生回路 | |
| JPS5942495B2 (ja) | 負性抵抗回路 | |
| JP3523462B2 (ja) | Ｍｏｓ半導体集積回路 | |
| JP2763531B2 (ja) | Ｍｏｓ定電圧回路 | |
| JP2926921B2 (ja) | パワーオンリセット回路 | |
| JPH0554673A (ja) | 基準電位発生回路 | |
| JP2871309B2 (ja) | 電源電圧検知回路 | |
| US6828821B2 (en) | Input buffer circuit | |
| JPH01108622A (ja) | 電流制御回路 | |
| JP2748478B2 (ja) | 定電圧発生回路 | |
| JP2927803B2 (ja) | 定電圧発生回路 | |
| JP3079518B2 (ja) | 入出力回路 | |
| JPH0210917A (ja) | Ｍｏｓトランジスタのしきい値電圧発生回路 | |
| JP2748477B2 (ja) | 定電圧発生回路 | |
| JP2982291B2 (ja) | 電界効果トランジスタ論理回路 | |
| JPH0378012A (ja) | 基準電圧発生回路 |