JP2715642B2 - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JP2715642B2 JP2715642B2 JP2220204A JP22020490A JP2715642B2 JP 2715642 B2 JP2715642 B2 JP 2715642B2 JP 2220204 A JP2220204 A JP 2220204A JP 22020490 A JP22020490 A JP 22020490A JP 2715642 B2 JP2715642 B2 JP 2715642B2
- Authority
- JP
- Japan
- Prior art keywords
- mos transistor
- channel mos
- source
- current
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/267—Current mirrors using both bipolar and field-effect technology
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体集積回路に関し、特にMOSトランジス
タを構成素子に持つ半導体集積回路における定電流源に
関する。
タを構成素子に持つ半導体集積回路における定電流源に
関する。
従来の半導体集積回路におけるカレントミラー型の定
電流源は、第７図に示すように、バンドギャプ回路によ
り、ベース電位を与えられたバイポーラトランジスタと
抵抗より成る定電流回路１と、この定電流回路１にゲー
トとドレインを共通に接続したｐチャンネルMOSトラン
ジスタ２とゲートのみを接続したｐチャンネルMOSトラ
ンジスタ３とから構成される第１のカレントミラー回路
と、このｐチャンネルMOSトランジスタ３のドレイン
に、ｎチャンネルMOSトランジスタ４のゲートとドレイ
ンが、共通に接続し、さらにｐチャンネルMOSトランジ
スタ３のドレインにゲートを接続したｎチャンネルMOS
トランジスタ５とから構成される第２のカレントミラー
回路とを有している。
電流源は、第７図に示すように、バンドギャプ回路によ
り、ベース電位を与えられたバイポーラトランジスタと
抵抗より成る定電流回路１と、この定電流回路１にゲー
トとドレインを共通に接続したｐチャンネルMOSトラン
ジスタ２とゲートのみを接続したｐチャンネルMOSトラ
ンジスタ３とから構成される第１のカレントミラー回路
と、このｐチャンネルMOSトランジスタ３のドレイン
に、ｎチャンネルMOSトランジスタ４のゲートとドレイ
ンが、共通に接続し、さらにｐチャンネルMOSトランジ
スタ３のドレインにゲートを接続したｎチャンネルMOS
トランジスタ５とから構成される第２のカレントミラー
回路とを有している。
次に動作について説明する。定電流回路１に生じた電
流I1はｐチャンネルMOSトランジスタ２を流れるが、こ
の時、ｐチャンネルMOSトランジスタ２の特性に応じて
電流I1により定まるゲートソース間電圧VGS1が発生す
る。その結果、ｐチャンネルMOSトランジスタ３にゲー
トソース間電圧が与えられるので、ｐチャンネルMOSト
ランジスタ３にこのトランジスタの特性に応じてこのゲ
ートソース間電圧で定まる電流I3が流れる。
流I1はｐチャンネルMOSトランジスタ２を流れるが、こ
の時、ｐチャンネルMOSトランジスタ２の特性に応じて
電流I1により定まるゲートソース間電圧VGS1が発生す
る。その結果、ｐチャンネルMOSトランジスタ３にゲー
トソース間電圧が与えられるので、ｐチャンネルMOSト
ランジスタ３にこのトランジスタの特性に応じてこのゲ
ートソース間電圧で定まる電流I3が流れる。
電流I3はｎチャンネルMOSトランジスタ４を流れ、こ
の電流I3で定まるゲートソース間電圧VGS4が生じる。そ
してｎチャンネルMOSトランジスタ５は、このゲート電
圧VGS4で定まる電流I5を流す。
の電流I3で定まるゲートソース間電圧VGS4が生じる。そ
してｎチャンネルMOSトランジスタ５は、このゲート電
圧VGS4で定まる電流I5を流す。
この電流I5が他の回路を流れる定電流として使用され
る。
る。
第７図に示す従来の半導体集積回路におけるカレント
ミラー型定電流源は、ｎチャンネルMOSトランジスタ５
によって他の回路に供給される電流が、電源電圧の増加
に伴って増加し、パワーの増大を招くという問題点があ
った。
ミラー型定電流源は、ｎチャンネルMOSトランジスタ５
によって他の回路に供給される電流が、電源電圧の増加
に伴って増加し、パワーの増大を招くという問題点があ
った。
このような問題点が生じる理由を以下に述べる。第８
図に示すようにMOSトランジスタを流れる電流は飽和領
域において、ゲート電圧だけでなくソース・ドレイン間
電圧にも、正の依存性を持つ。従来では、ｐチャンネル
MOSトランジスタ３とｎチャンネルMOSトランジスタ５の
ソースドレイン間電圧の変化量は電源電圧の変化量にほ
ぼ等しいため、電源電圧の増加にともなってｐチャンネ
ルMOSトランジスタ３の電流が増加し、ｎチャンネルMOS
トランジスタ５は、このｐチャンネルMOSトランジスタ
３の電流の増分を反映した上に自身のソースドレイン間
電圧依存が加わった分の電流の増加が起こってしまう。
図に示すようにMOSトランジスタを流れる電流は飽和領
域において、ゲート電圧だけでなくソース・ドレイン間
電圧にも、正の依存性を持つ。従来では、ｐチャンネル
MOSトランジスタ３とｎチャンネルMOSトランジスタ５の
ソースドレイン間電圧の変化量は電源電圧の変化量にほ
ぼ等しいため、電源電圧の増加にともなってｐチャンネ
ルMOSトランジスタ３の電流が増加し、ｎチャンネルMOS
トランジスタ５は、このｐチャンネルMOSトランジスタ
３の電流の増分を反映した上に自身のソースドレイン間
電圧依存が加わった分の電流の増加が起こってしまう。
本発明の増加は、電源電圧の増加に対して、出力電流
の増加を減少できる半導体集積回路を提供することにあ
る。
の増加を減少できる半導体集積回路を提供することにあ
る。
本発明の半導体集積回路は、ミラー接続された一導電
形の第１及び第２のMOSトランジスタからなるミラー回
路と、前記ミラー回路の入力部と電源間にソース・ドレ
イン路が接続された逆導電形のMOSトランジスタ又はバ
イポーラトランジスタと、前記第１のトランジスタのソ
ース・ドレイン路と同一のソース・ドレイン路を持ちゲ
ートに前記電源が接続された一導電形の第３のMOSトラ
ンジスタとを有することを特徴とする。
形の第１及び第２のMOSトランジスタからなるミラー回
路と、前記ミラー回路の入力部と電源間にソース・ドレ
イン路が接続された逆導電形のMOSトランジスタ又はバ
イポーラトランジスタと、前記第１のトランジスタのソ
ース・ドレイン路と同一のソース・ドレイン路を持ちゲ
ートに前記電源が接続された一導電形の第３のMOSトラ
ンジスタとを有することを特徴とする。
次に本発明について図面を参照して説明する。第１図
は本発明の第１の実施例の回路図である。本実施例で
は、第７図に示した従来例に対して、ｎチャンネルMOS
トランジスタ４のドレインに、そのドレインが接続さ
れ、ソースがｎチャンネルMOSトランジスタ４と同じく
最低電位に接続され、ゲートが最高電位に接続されたｎ
チャンネルMOSトランジスタ６を加えている。
は本発明の第１の実施例の回路図である。本実施例で
は、第７図に示した従来例に対して、ｎチャンネルMOS
トランジスタ４のドレインに、そのドレインが接続さ
れ、ソースがｎチャンネルMOSトランジスタ４と同じく
最低電位に接続され、ゲートが最高電位に接続されたｎ
チャンネルMOSトランジスタ６を加えている。
次に本実施例の動作について述べる。第２図で実線で
示したのが、本実施例によるｎチャンネルMOSトランジ
スタ４の電流−電源電圧特性で、破線は第７図に示すｎ
チャンネルMOSトランジスタ６が存在しない従来例の場
合のｎチャンネルMOSトランジスタ４の電流−電源電圧
特性である。
示したのが、本実施例によるｎチャンネルMOSトランジ
スタ４の電流−電源電圧特性で、破線は第７図に示すｎ
チャンネルMOSトランジスタ６が存在しない従来例の場
合のｎチャンネルMOSトランジスタ４の電流−電源電圧
特性である。
第２図に示すように、実施例によれば、従来例に比
べ、電流の電源電圧依存が小さい。その理由は電源電圧
の増加に伴い増加するｐチャンネルMOSトランジスタ３
の電流の増加分を電源電圧の増加に伴い電流の増加する
ｎチャンネルMOSトランジスタ６が流すためである。
べ、電流の電源電圧依存が小さい。その理由は電源電圧
の増加に伴い増加するｐチャンネルMOSトランジスタ３
の電流の増加分を電源電圧の増加に伴い電流の増加する
ｎチャンネルMOSトランジスタ６が流すためである。
この結果、ｎチャンネルMOSトランジスタ５の電流−
電源電圧特性は第３図に実線で示すようになり、同図に
破線で示した従来例の場合に比べ、電源電圧依存が小さ
くなっている。
電源電圧特性は第３図に実線で示すようになり、同図に
破線で示した従来例の場合に比べ、電源電圧依存が小さ
くなっている。
すなわち、実施例によれば半導体集積回路における定
電流源の電源電圧依存は従来例より小さくなる。
電流源の電源電圧依存は従来例より小さくなる。
次に本発明の第２の実施例について第４図を用いて説
明する。本実施例は第１の実施例で説明した回路にｐチ
ャンネルMOSトランジスタ２のドレインに、そのドレイ
ンが接続され、ソースが最高電位に接続され、ゲートが
最低電位に接続されたｐチャンネルMOSトランジスタ７
を加えている。
明する。本実施例は第１の実施例で説明した回路にｐチ
ャンネルMOSトランジスタ２のドレインに、そのドレイ
ンが接続され、ソースが最高電位に接続され、ゲートが
最低電位に接続されたｐチャンネルMOSトランジスタ７
を加えている。
本実施例ではｐチャンネルMOSトランジスタ２を流れ
る電流が、第１の実施例に比べ、電源電圧が高くなるに
従い小さくなる。この結果、ｎチャンネルMOSトランジ
スタ５に流れる電流の電源電圧依存は第１の実施例の場
合より、さらに小さくなる。
る電流が、第１の実施例に比べ、電源電圧が高くなるに
従い小さくなる。この結果、ｎチャンネルMOSトランジ
スタ５に流れる電流の電源電圧依存は第１の実施例の場
合より、さらに小さくなる。
次に本発明の第３の実施例について第５図を用いて説
明する。本実施例は第２の実施例で説明した回路にｎチ
ャンネルMOSトランジスタ５のドレインにそのドレイン
が接続され、ソースが最高電位に接続され、ゲートが最
低電位に接続されたｐチャンネルMOSトランジスタ８
と、このｐチャンネルMOSトランジスタ８のドレインに
そのドレインとゲートが接続され、ソースが最高電位に
接続されたｐチャンネルMOSトランジスタ９を加えた構
成となっている。
明する。本実施例は第２の実施例で説明した回路にｎチ
ャンネルMOSトランジスタ５のドレインにそのドレイン
が接続され、ソースが最高電位に接続され、ゲートが最
低電位に接続されたｐチャンネルMOSトランジスタ８
と、このｐチャンネルMOSトランジスタ８のドレインに
そのドレインとゲートが接続され、ソースが最高電位に
接続されたｐチャンネルMOSトランジスタ９を加えた構
成となっている。
本実施例においてもｐチャンネルMOSトランジスタ８
によってｐチャンネルMOSトランジスタ９を流れる電流
の電源電圧特性が調整されその結果、ｐチャンネルMOS
トランジスタ９のゲートが接続する端子10に電源電圧依
存のない最高電位基準の電位を出力する事ができる。
によってｐチャンネルMOSトランジスタ９を流れる電流
の電源電圧特性が調整されその結果、ｐチャンネルMOS
トランジスタ９のゲートが接続する端子10に電源電圧依
存のない最高電位基準の電位を出力する事ができる。
次に本発明の第４の実施例について第６図を用いて説
明する。本実施例は、pnpトランジスタで構成されたバ
ンドキャップ回路にベースが接続され、抵抗Ｒを介して
最高電位にエミッタが接続されたpnpトランジスタ１
と、このコレクタにドレインとゲートが接続され、ソー
スが最低電位に接続されたｎチャンネルMOSトランジス
タ２と、同じくpnpトランジスタ１のコレクタにゲート
が接続され、ソースが最低電位に接続されたｎチャンネ
ルMOSトランジスタ３と、ｎチャンネルMOSトランジスタ
のドレインにドレインが接続され、ソースが最低電位に
接続され、ゲートが最高電位に接続されたｎチャンネル
MOSトランジスタ４によって構成されている。
明する。本実施例は、pnpトランジスタで構成されたバ
ンドキャップ回路にベースが接続され、抵抗Ｒを介して
最高電位にエミッタが接続されたpnpトランジスタ１
と、このコレクタにドレインとゲートが接続され、ソー
スが最低電位に接続されたｎチャンネルMOSトランジス
タ２と、同じくpnpトランジスタ１のコレクタにゲート
が接続され、ソースが最低電位に接続されたｎチャンネ
ルMOSトランジスタ３と、ｎチャンネルMOSトランジスタ
のドレインにドレインが接続され、ソースが最低電位に
接続され、ゲートが最高電位に接続されたｎチャンネル
MOSトランジスタ４によって構成されている。
動作はpnpトランジスタを流れる電流が、ｎチャンネ
ルMOSトランジスタ４に分流される事から、ｎチャンネ
ルMOSトランジスタ３を流れる電流の電源電圧依存を小
さくする事ができる。
ルMOSトランジスタ４に分流される事から、ｎチャンネ
ルMOSトランジスタ３を流れる電流の電源電圧依存を小
さくする事ができる。
以上説明したように本発明は第１のMOSトランジスタ
のドレインに同じチャンネル型の第２のMOSトランジス
タのドレインを接続した事で、第１のMOSトランジスタ
の電流−電源電圧特性を変える事ができるという効果を
有し、特に電源電圧の増加に伴い増加する第１のMOSト
ランジスタを流れる電流の増加量を第２のMOSトランジ
スタがない場合に比べ、著しく小さくする事ができると
いう効果を有する。
のドレインに同じチャンネル型の第２のMOSトランジス
タのドレインを接続した事で、第１のMOSトランジスタ
の電流−電源電圧特性を変える事ができるという効果を
有し、特に電源電圧の増加に伴い増加する第１のMOSト
ランジスタを流れる電流の増加量を第２のMOSトランジ
スタがない場合に比べ、著しく小さくする事ができると
いう効果を有する。
特に本発明をカレントミラー型の定電流源に用いる事
で、電源電圧依存の小さい電流を供給する定電流源をつ
くる事ができる。
で、電源電圧依存の小さい電流を供給する定電流源をつ
くる事ができる。
第１図は本発明の第１の実施例の回路図、第２図は本発
明の第１の実施例におけるｎチャンネルトランジスタ６
の電流−電源電圧特性を示す図、第３図は本発明の第１
の実施例におけるｎチャンネルトランジスタ５の電流−
電源電圧特性を示す図、第４図は本発明の第２の実施例
の回路図、第５図は本発明の第３の実施例の回路図、第
６図は本発明の第４の実施例の回路図、第７図は従来例
を示す回路図、第８図はMOSトランジスタの電流とソー
ス・ドレイン間電圧特性を示す図である。 １……定電流回路、2,3……ｐチャンネルMOSトランジス
タ、4,5,6……ｎチャンネルMOSトランジスタ。
明の第１の実施例におけるｎチャンネルトランジスタ６
の電流−電源電圧特性を示す図、第３図は本発明の第１
の実施例におけるｎチャンネルトランジスタ５の電流−
電源電圧特性を示す図、第４図は本発明の第２の実施例
の回路図、第５図は本発明の第３の実施例の回路図、第
６図は本発明の第４の実施例の回路図、第７図は従来例
を示す回路図、第８図はMOSトランジスタの電流とソー
ス・ドレイン間電圧特性を示す図である。 １……定電流回路、2,3……ｐチャンネルMOSトランジス
タ、4,5,6……ｎチャンネルMOSトランジスタ。
Claims (2)
- 【請求項１】ミラー接続された一導電形の第１及び第２
のMOSトランジスタからなるミラー回路と、前記ミラー
回路の入力部と電源間にソース・ドレイン路が接続され
た逆導電形のMOSトランジスタと、前記第１のトランジ
スタのソース・ドレイン路と同一のソース・ドレイン路
を持ちゲートに前記電源が接続された一導電形の第３の
MOSトランジスタとを有することを特徴とする半導体集
積回路。 - 【請求項２】ミラー接続された一導電形の第１及び第２
のMOSトランジスタからなるミラー回路と、前記ミラー
回路の入力部と電源間に接続されたバイポーラトランジ
スタと、前記第１のトランジスタのソース・ドレイン路
と同一のソース・ドレイン路を持ちゲートに前記電源が
接続された一導電形の第３のMOSトランジスタとを有す
ることを特徴とする半導体集積回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2220204A JP2715642B2 (ja) | 1990-08-22 | 1990-08-22 | 半導体集積回路 |
| US07/748,994 US5180966A (en) | 1990-08-22 | 1991-08-22 | Current mirror type constant current source circuit having less dependence upon supplied voltage |
| EP91114103A EP0472202B1 (en) | 1990-08-22 | 1991-08-22 | Current mirror type constant current source circuit having less dependence upon supplied voltage |
| DE69114079T DE69114079T2 (de) | 1990-08-22 | 1991-08-22 | Konstantstromquellenschaltung vom Stromspiegeltyp mit geringer Abhängigkeit von der Versorgungsspannung. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2220204A JP2715642B2 (ja) | 1990-08-22 | 1990-08-22 | 半導体集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04102107A JPH04102107A (ja) | 1992-04-03 |
| JP2715642B2 true JP2715642B2 (ja) | 1998-02-18 |
Family
ID=16747521
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2220204A Expired - Lifetime JP2715642B2 (ja) | 1990-08-22 | 1990-08-22 | 半導体集積回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5180966A (ja) |
| EP (1) | EP0472202B1 (ja) |
| JP (1) | JP2715642B2 (ja) |
| DE (1) | DE69114079T2 (ja) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2651881B1 (fr) * | 1989-09-12 | 1994-01-07 | Sgs Thomson Microelectronics Sa | Circuit de detection de seuil de temperature. |
| JPH0529845A (ja) * | 1991-07-25 | 1993-02-05 | Rohm Co Ltd | カレントミラー回路 |
| US5268871A (en) * | 1991-10-03 | 1993-12-07 | International Business Machines Corporation | Power supply tracking regulator for a memory array |
| JPH07106869A (ja) * | 1993-09-30 | 1995-04-21 | Nec Corp | 定電流回路 |
| US5629609A (en) * | 1994-03-08 | 1997-05-13 | Texas Instruments Incorporated | Method and apparatus for improving the drop-out voltage in a low drop out voltage regulator |
| DE4416711C1 (de) * | 1994-05-11 | 1995-08-03 | Siemens Ag | Schaltungsanordnung zur Erzeugung eines Referenzstroms |
| GB9417267D0 (en) * | 1994-08-26 | 1994-10-19 | Inmos Ltd | Current generator circuit |
| EP0731403A3 (en) * | 1995-03-08 | 1997-07-23 | Sgs Thomson Microelectronics | Constant current source |
| US5661395A (en) * | 1995-09-28 | 1997-08-26 | International Business Machines Corporation | Active, low Vsd, field effect transistor current source |
| US5694032A (en) * | 1996-03-19 | 1997-12-02 | International Business Machines Corporation | Band gap current reference circuit |
| US5864230A (en) * | 1997-06-30 | 1999-01-26 | Lsi Logic Corporation | Variation-compensated bias current generator |
| KR100322527B1 (ko) * | 1999-01-29 | 2002-03-18 | 윤종용 | 밴드갭 전압기준회로 |
| US6566851B1 (en) | 2000-08-10 | 2003-05-20 | Applied Micro Circuits, Corporation | Output conductance correction circuit for high compliance short-channel MOS switched current mirror |
| FR2821443B1 (fr) * | 2001-02-26 | 2003-06-20 | St Microelectronics Sa | Source de courant apte a fonctionner sous faible tension d'alimentation et a variation de courant avec la tension d'alimentation quasi nulle |
| US6342781B1 (en) * | 2001-04-13 | 2002-01-29 | Ami Semiconductor, Inc. | Circuits and methods for providing a bandgap voltage reference using composite resistors |
| US7230467B1 (en) * | 2005-03-24 | 2007-06-12 | Cirrus Logic, Inc. | Constant edge generation circuits and methods and systems using the same |
| JP2013055581A (ja) * | 2011-09-06 | 2013-03-21 | Toshiba Corp | 電源安定化回路 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS562017A (en) * | 1979-06-19 | 1981-01-10 | Toshiba Corp | Constant electric current circuit |
| DE3138558A1 (de) * | 1981-09-28 | 1983-04-07 | Siemens AG, 1000 Berlin und 8000 München | Schaltungsanordnung zur erzeugung eines von schwankungen einer versorgungsgleichspannung freien gleichspannungspegels |
| JPS5890177A (ja) * | 1981-11-25 | 1983-05-28 | Toshiba Corp | 基準電圧回路 |
| JPS58172721A (ja) * | 1982-04-05 | 1983-10-11 | Toshiba Corp | トランジスタ回路 |
| JPS60236307A (ja) * | 1984-05-10 | 1985-11-25 | Nec Corp | 電流源回路 |
| JPH0416493Y2 (ja) * | 1986-07-28 | 1992-04-14 | ||
| US4727309A (en) * | 1987-01-22 | 1988-02-23 | Intel Corporation | Current difference current source |
| US4742292A (en) * | 1987-03-06 | 1988-05-03 | International Business Machines Corp. | CMOS Precision voltage reference generator |
| GB2210745A (en) * | 1987-10-08 | 1989-06-14 | Ibm | Voltage-controlled current-circuit |
| US4943737A (en) * | 1989-10-13 | 1990-07-24 | Advanced Micro Devices, Inc. | BICMOS regulator which controls MOS transistor current |
-
1990
- 1990-08-22 JP JP2220204A patent/JP2715642B2/ja not_active Expired - Lifetime
-
1991
- 1991-08-22 DE DE69114079T patent/DE69114079T2/de not_active Expired - Fee Related
- 1991-08-22 EP EP91114103A patent/EP0472202B1/en not_active Expired - Lifetime
- 1991-08-22 US US07/748,994 patent/US5180966A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04102107A (ja) | 1992-04-03 |
| DE69114079T2 (de) | 1996-05-23 |
| EP0472202A3 (en) | 1992-09-02 |
| US5180966A (en) | 1993-01-19 |
| EP0472202B1 (en) | 1995-10-25 |
| EP0472202A2 (en) | 1992-02-26 |
| DE69114079D1 (de) | 1995-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2715642B2 (ja) | 半導体集積回路 | |
| US5434534A (en) | CMOS voltage reference circuit | |
| JPH0613820A (ja) | エンハンスメント／デプリーション・モード・カスコード電流ミラー | |
| JP3190943B2 (ja) | バイポーラ／ｃｍｏｓレギュレータ回路 | |
| KR900010531A (ko) | 정전류원 회로 | |
| US5635869A (en) | Current reference circuit | |
| US4983929A (en) | Cascode current mirror | |
| JPS63208324A (ja) | 半導体集積回路装置 | |
| JPH08289465A (ja) | パワーｍｏｓｆｅｔの負荷電流調節回路装置 | |
| JP2000114891A (ja) | 電流源回路 | |
| US5883507A (en) | Low power temperature compensated, current source and associated method | |
| JP2953887B2 (ja) | ボルテージレギュレータ | |
| JP4176152B2 (ja) | 分圧器回路 | |
| JP3349047B2 (ja) | 定電圧回路 | |
| US7279880B2 (en) | Temperature independent low voltage reference circuit | |
| US6072306A (en) | Variation-compensated bias current generator | |
| JP2830578B2 (ja) | 定電流発生回路 | |
| EP0615182B1 (en) | Reference current generating circuit | |
| US5063310A (en) | Transistor write current switching circuit for magnetic recording | |
| US4012684A (en) | Voltage regulator circuit with FET and bipolar transistors | |
| US5939943A (en) | Amplifier with improved output voltage swing | |
| JPS63281505A (ja) | 複合型半導体定電圧発生回路装置 | |
| JPH0876869A (ja) | 多出力の電流出力回路装置 | |
| JPH0566765B2 (ja) | ||
| JPH063851B2 (ja) | 電界効果トランジスタ回路 |