JPH08289465A - パワーmosfetの負荷電流調節回路装置 - Google Patents
パワーmosfetの負荷電流調節回路装置Info
- Publication number
- JPH08289465A JPH08289465A JP7344944A JP34494495A JPH08289465A JP H08289465 A JPH08289465 A JP H08289465A JP 7344944 A JP7344944 A JP 7344944A JP 34494495 A JP34494495 A JP 34494495A JP H08289465 A JPH08289465 A JP H08289465A
- Authority
- JP
- Japan
- Prior art keywords
- mosfet
- source
- power
- terminal
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
- H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Electronic Switches (AREA)
- Amplifiers (AREA)
- Emergency Protection Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】僅かな費用で精度良く動作する回路装置を提供
する。 【解決手段】ソース側に負荷2を直列に接続したパワー
MOSFET1のゲート端子とソース端子との間に第2
のMOSFET5のドレイン‐ソース区間を接続し、パ
ワーMOSFET1のゲート端子に第3のMOSFET
6のゲート端子を接続し、パワーMOSFET1と第3
のMOSFET6の各ドレイン端子を相互に接続し、パ
ワーMOSFET1と第3のMOSFET6の各ソース
端子間に第4のMOSFET11のドレイン‐ソース区
間を接続し、第2のMOSFET5のゲート端子を第3
のMOSFET6と第4のMOSFET11との間の接
続点に接続し、全てのMOSFETをエンハンスメント
形とする。
する。 【解決手段】ソース側に負荷2を直列に接続したパワー
MOSFET1のゲート端子とソース端子との間に第2
のMOSFET5のドレイン‐ソース区間を接続し、パ
ワーMOSFET1のゲート端子に第3のMOSFET
6のゲート端子を接続し、パワーMOSFET1と第3
のMOSFET6の各ドレイン端子を相互に接続し、パ
ワーMOSFET1と第3のMOSFET6の各ソース
端子間に第4のMOSFET11のドレイン‐ソース区
間を接続し、第2のMOSFET5のゲート端子を第3
のMOSFET6と第4のMOSFET11との間の接
続点に接続し、全てのMOSFETをエンハンスメント
形とする。
Description
【0001】
【発明の属する技術分野】本発明は、パワーMOSFE
Tのゲート端子とソース端子との間に第2のMOSFE
Tのドレイン−ソース区間が接続され、第3のMOSF
ETのゲート端子がパワーMOSFETのゲート端子に
接続され、第3のMOSFET及びパワーMOSFET
のドレイン端子が相互に接続され、ソース側に負荷が直
列に接続されたパワーMOSFETの負荷電流調節回路
装置に関する。
Tのゲート端子とソース端子との間に第2のMOSFE
Tのドレイン−ソース区間が接続され、第3のMOSF
ETのゲート端子がパワーMOSFETのゲート端子に
接続され、第3のMOSFET及びパワーMOSFET
のドレイン端子が相互に接続され、ソース側に負荷が直
列に接続されたパワーMOSFETの負荷電流調節回路
装置に関する。
【0002】
【従来の技術】このような回路装置は例えばヨーロッパ
特許第0369048号明細書に記載されている。その
回路装置は図3に示されている。この従来技術による回
路装置はパワーMOSFET1のソース側に負荷2が直
列に接続されている。このパワーMOSFETと負荷と
の直列回路は供給電圧VBBに接続された2つの出力端子
3、4に接続されている。パワーMOSFET1のゲー
ト端子Gとソース端子Sとの間には第2のMOSFET
5のドレイン−ソース区間が位置している。パワーMO
SFET1と負荷2とから成る直列回路には第3のMO
SFET6と電流源7とから成る直列回路が並列に接続
されている。その場合、第3のMOSFET6のドレイ
ン端子はパワーMOSFET1のドレイン端子に接続さ
れている。MOSFET6と電流源7との間の接続点は
第2のMOSFETのゲート端子Gに接続されている。
電流源7の他方の端子は固定電位、例えばアース電位に
ある出力端子4に接続されている。MOSFET6及び
パワーMOSFET1のゲート端子Gは入力端子8に接
続されている。他方の入力端子は符号9を付され、出力
端子4と同電位、例えばアース電位にある。
特許第0369048号明細書に記載されている。その
回路装置は図3に示されている。この従来技術による回
路装置はパワーMOSFET1のソース側に負荷2が直
列に接続されている。このパワーMOSFETと負荷と
の直列回路は供給電圧VBBに接続された2つの出力端子
3、4に接続されている。パワーMOSFET1のゲー
ト端子Gとソース端子Sとの間には第2のMOSFET
5のドレイン−ソース区間が位置している。パワーMO
SFET1と負荷2とから成る直列回路には第3のMO
SFET6と電流源7とから成る直列回路が並列に接続
されている。その場合、第3のMOSFET6のドレイ
ン端子はパワーMOSFET1のドレイン端子に接続さ
れている。MOSFET6と電流源7との間の接続点は
第2のMOSFETのゲート端子Gに接続されている。
電流源7の他方の端子は固定電位、例えばアース電位に
ある出力端子4に接続されている。MOSFET6及び
パワーMOSFET1のゲート端子Gは入力端子8に接
続されている。他方の入力端子は符号9を付され、出力
端子4と同電位、例えばアース電位にある。
【0003】入力電圧UINが入力端子8、9に印加され
ると、パワーMOSFET1のカットオフ電圧を上回っ
ている場合には、パワーMOSFET1が導通し始め
る。MOSFET5のゲート端子は電流源7を介してア
ース電位に接続されている。入力電圧の増大に伴って、
パワーMOSFET1はより一層導通制御され、その場
合そのソース電位はゲート電位に追従する。電流源7を
介して加わるMOSFET5のゲート電位(電圧U7)
は同様に入力電圧に追従し、MOSFET6のカットオ
フ電圧Ut6だけこの入力電圧より小さい。入力電圧が供
給電圧VBBとカットオフ電圧Ut6との和より大きい値に
到達すると、MOSFET6は完全にスイッチオンし、
MOSFET5のゲートには電位VBBが印加される。
ると、パワーMOSFET1のカットオフ電圧を上回っ
ている場合には、パワーMOSFET1が導通し始め
る。MOSFET5のゲート端子は電流源7を介してア
ース電位に接続されている。入力電圧の増大に伴って、
パワーMOSFET1はより一層導通制御され、その場
合そのソース電位はゲート電位に追従する。電流源7を
介して加わるMOSFET5のゲート電位(電圧U7)
は同様に入力電圧に追従し、MOSFET6のカットオ
フ電圧Ut6だけこの入力電圧より小さい。入力電圧が供
給電圧VBBとカットオフ電圧Ut6との和より大きい値に
到達すると、MOSFET6は完全にスイッチオンし、
MOSFET5のゲートには電位VBBが印加される。
【0004】定格作動の場合パワーMOSFET1には
予め与えられた電圧UDSが降下する。負荷2の過負荷又
は短絡の場合トランジスタ電流I1、従って電圧UDSは
増大する。この電圧がMOSFET5のカットオフ電圧
Ut5より大きくなると、MOSFET5は導通し始め
る。パワーMOSFET1の制御電圧UGSはこの電圧U
GSが再びカットオフ電圧Ut5に等しくなるまで減少す
る。制御電圧UGSの減少はトランジスタ電流I1の減少
に一致する。制御電圧UGSの大きさはカットオフ電圧U
t5+Ut6の和の大きさに制限される。
予め与えられた電圧UDSが降下する。負荷2の過負荷又
は短絡の場合トランジスタ電流I1、従って電圧UDSは
増大する。この電圧がMOSFET5のカットオフ電圧
Ut5より大きくなると、MOSFET5は導通し始め
る。パワーMOSFET1の制御電圧UGSはこの電圧U
GSが再びカットオフ電圧Ut5に等しくなるまで減少す
る。制御電圧UGSの減少はトランジスタ電流I1の減少
に一致する。制御電圧UGSの大きさはカットオフ電圧U
t5+Ut6の和の大きさに制限される。
【0005】この回路装置はゲート端子がソース端子に
接続されたデプレッション形MOSFETから構成され
た電流源を使用している。しかしながら、このようなデ
プレッション形FETはエンハンスメント形FETに比
較して複雑で精度良く製造することができない。従っ
て、過電流制限の精度は不十分である。
接続されたデプレッション形MOSFETから構成され
た電流源を使用している。しかしながら、このようなデ
プレッション形FETはエンハンスメント形FETに比
較して複雑で精度良く製造することができない。従っ
て、過電流制限の精度は不十分である。
【0006】
【発明が解決しようとする課題】本発明の課題は、僅か
な費用で精度良く動作するような冒頭で述べた種類の回
路装置を提供することにある。
な費用で精度良く動作するような冒頭で述べた種類の回
路装置を提供することにある。
【0007】
【課題を解決するための手段】上述の課題を解決するた
め本発明によれば、ソース側に負荷が直列に接続された
パワーMOSFETにおいて、 a)パワーMOSFETのゲート端子とソース端子との
間に第2のMOSFETのドレイン‐ソース区間が接続
され、 b)第3のMOSFETのゲート端子がパワーMOSF
ETのゲート端子に接続され、 c)第3のMOSFET及びパワーMOSFETのドレ
イン端子が相互に接続され、 d)第3のMOSFETのソース端子とパワーMOSF
ETのソース端子との間に第4のMOSFETのドレイ
ン−ソース区間が接続され、 e)第2のMOSFETのゲート端子が第3のMOSF
ETと第4のMOSFETとの間の接続点に接続され、 f)全てのMOSFETがエンハンスメント形である。
め本発明によれば、ソース側に負荷が直列に接続された
パワーMOSFETにおいて、 a)パワーMOSFETのゲート端子とソース端子との
間に第2のMOSFETのドレイン‐ソース区間が接続
され、 b)第3のMOSFETのゲート端子がパワーMOSF
ETのゲート端子に接続され、 c)第3のMOSFET及びパワーMOSFETのドレ
イン端子が相互に接続され、 d)第3のMOSFETのソース端子とパワーMOSF
ETのソース端子との間に第4のMOSFETのドレイ
ン−ソース区間が接続され、 e)第2のMOSFETのゲート端子が第3のMOSF
ETと第4のMOSFETとの間の接続点に接続され、 f)全てのMOSFETがエンハンスメント形である。
【0008】
【実施例】本発明の一実施例を図1及び図2を参照して
詳細に説明する。
詳細に説明する。
【0009】図1に示された回路装置は、図3に示され
た回路装置とは、主として、エンハンスメント形MOS
FET6のソース端子にエンハンスメント形MOSFE
T10のドレイン−ソース区間が接続されている点で相
違している。MOSFET10に直列に別のエンハンス
メント形MOSFET11が接続されている。このMO
SFET11のソース端子はエンハンスメント形パワー
MOSFET1のソース端子及びMOSFET5のソー
ス端子に接続されている。MOSFET5のゲート端子
はMOSFET10と11との間の接続点に接続されて
いる。MOSFET10及び11のドレイン端子はそれ
ぞれそのゲート端子に接続されており、従ってそれらは
MOSダイオードとして動作する。
た回路装置とは、主として、エンハンスメント形MOS
FET6のソース端子にエンハンスメント形MOSFE
T10のドレイン−ソース区間が接続されている点で相
違している。MOSFET10に直列に別のエンハンス
メント形MOSFET11が接続されている。このMO
SFET11のソース端子はエンハンスメント形パワー
MOSFET1のソース端子及びMOSFET5のソー
ス端子に接続されている。MOSFET5のゲート端子
はMOSFET10と11との間の接続点に接続されて
いる。MOSFET10及び11のドレイン端子はそれ
ぞれそのゲート端子に接続されており、従ってそれらは
MOSダイオードとして動作する。
【0010】パワーMOSFET1は入力電圧UINによ
ってスイッチオンする。この入力電圧が供給電圧VBBと
MOSFET6のカットオフ電圧Ut6との和より大きい
値に到達すると、このMOSFET6は完全にスイッチ
オンし、そしてMOSFET10のドレイン端子には電
圧VBBが印加される。
ってスイッチオンする。この入力電圧が供給電圧VBBと
MOSFET6のカットオフ電圧Ut6との和より大きい
値に到達すると、このMOSFET6は完全にスイッチ
オンし、そしてMOSFET10のドレイン端子には電
圧VBBが印加される。
【0011】この状態においてパワーMOSFET1の
ゲートには、このパワーMOSFET1を完全に導通制
御する電圧UGSが印加される。この場合電流I1が流れ
る。負荷の過負荷又は短絡の場合、電圧UDSは増大す
る。この電圧がカットオフ電圧Ut5とUt10 との和より
大きくなると、MOSFET5が導通し始める。それに
よって、パワーMOSFET1のゲート−ソース間電圧
は、この電圧が電圧Ut5+Ut10 の和に再び等しくなる
まで減少する。それによってトランジスタ電流I1は減
少する。制御電圧UGSの大きさはカットオフ電圧Ut5+
Ut6+Ut10 の和に制限される。
ゲートには、このパワーMOSFET1を完全に導通制
御する電圧UGSが印加される。この場合電流I1が流れ
る。負荷の過負荷又は短絡の場合、電圧UDSは増大す
る。この電圧がカットオフ電圧Ut5とUt10 との和より
大きくなると、MOSFET5が導通し始める。それに
よって、パワーMOSFET1のゲート−ソース間電圧
は、この電圧が電圧Ut5+Ut10 の和に再び等しくなる
まで減少する。それによってトランジスタ電流I1は減
少する。制御電圧UGSの大きさはカットオフ電圧Ut5+
Ut6+Ut10 の和に制限される。
【0012】カットオフ電圧の上述した和は、定格電流
の際、パワーMOSFET1のID/UDS特性線の直線
領域と飽和領域との間の折曲がり点に位置する動作点A
が現れるように選定される(図2)。カットオフ電圧U
t5、Ut6、Ut10 の選定によって、制御電圧の調整が始
まるべきパワーMOSFET1のドレイン−ソース間電
圧UDSの値を定めることができる。
の際、パワーMOSFET1のID/UDS特性線の直線
領域と飽和領域との間の折曲がり点に位置する動作点A
が現れるように選定される(図2)。カットオフ電圧U
t5、Ut6、Ut10 の選定によって、制御電圧の調整が始
まるべきパワーMOSFET1のドレイン−ソース間電
圧UDSの値を定めることができる。
【0013】回路装置は、MOSFET11がカットオ
フ電圧Ut10 +Ut11 の和に等しいカットオフ電圧U´
t11 を持つように設計される場合、MOSFET10を
設けることなく構成することができる。MOSFET1
0、11をMOSダイオードとして形成することは同様
に絶対必要ではない。それらのゲート端子はその場合に
はドレイン端子に接続される代わりに固定電位に接続さ
れる。
フ電圧Ut10 +Ut11 の和に等しいカットオフ電圧U´
t11 を持つように設計される場合、MOSFET10を
設けることなく構成することができる。MOSFET1
0、11をMOSダイオードとして形成することは同様
に絶対必要ではない。それらのゲート端子はその場合に
はドレイン端子に接続される代わりに固定電位に接続さ
れる。
【0014】特に精密な調節は、パワーMOSFET1
とMOSFET6とが同一の技術で、すなわち、例え
ば、両者が縦形MOSFETとして、又は両者が横形M
OSFETとして実施される場合に得られる。例えば、
MOSFET6はパワーMOSFET1の1つ又は僅か
な個数の素子から構成することができる。その場合製造
上のばらつきはカットオフ電圧Ut6、Ut1に同等に影響
する。MOSFET11、5をこれらが同一のカットオ
フ電圧を有するように形成すると、MOSFET11、
5は電流ミラー回路を形成する。MOSFET5がこの
ためにMOSFET11の何倍もの電流容量を持つよう
に設計されると、MOSFET5を通って流れる電流は
制御電圧源の特性及びパワーMOSFET1の特性に整
合させることができる。その際、MOSFET6、1
0、11を通って流れる電流は小さく保つことができ
る。
とMOSFET6とが同一の技術で、すなわち、例え
ば、両者が縦形MOSFETとして、又は両者が横形M
OSFETとして実施される場合に得られる。例えば、
MOSFET6はパワーMOSFET1の1つ又は僅か
な個数の素子から構成することができる。その場合製造
上のばらつきはカットオフ電圧Ut6、Ut1に同等に影響
する。MOSFET11、5をこれらが同一のカットオ
フ電圧を有するように形成すると、MOSFET11、
5は電流ミラー回路を形成する。MOSFET5がこの
ためにMOSFET11の何倍もの電流容量を持つよう
に設計されると、MOSFET5を通って流れる電流は
制御電圧源の特性及びパワーMOSFET1の特性に整
合させることができる。その際、MOSFET6、1
0、11を通って流れる電流は小さく保つことができ
る。
【図1】本発明の一実施例の回路図である。
【図2】パワーMOSFET1のID /UDS特性図であ
る。
る。
【図3】パワーMOSFETの負荷電流調節回路装置の
従来例を示す回路図である。
従来例を示す回路図である。
1 パワーMOSFET 2 負荷 3、4 出力端子 5 MOSFET 6 エンハンスメント形MOSFET 8、9 入力端子 10 エンハンスメント形MOSFET 11 エンハンスメント形MOSFET
Claims (5)
- 【請求項1】 a)パワーMOSFET(1)のゲート
端子とソース端子との間に第2のMOSFET(5)の
ドレイン−ソース区間が接続され、 b)第3のMOSFET(6)のゲート端子がパワーM
OSFET(1)のゲート端子に接続され、 c)第3のMOSFET(6)及びパワーMOSFET
(1)のドレイン端子が相互に接続されるような、ソー
ス側に負荷が直列に接続されたパワーMOSFETの負
荷電流調節回路装置において、 d)第3のMOSFET(6)のソース端子とパワーM
OSFET(1)のソース端子との間に第4のMOSF
ET(11)のドレイン−ソース区間が接続され、 e)第2のMOSFET(5)のゲート端子が第3のM
OSFETと第4のMOSFETとの間の接続点に接続
され、 f)全てのMOSFETがエンハンスメント形であるこ
とを特徴とするパワーMOSFETの負荷電流調節回路
装置。 - 【請求項2】 パワーMOSFET(1)と第3のMO
SFET(6)とは同一技術で構成されていることを特
徴とする請求項1記載の回路装置。 - 【請求項3】 第2のMOSFET(5)と第4のMO
SFET(11)とは同一のカットオフ電圧を有するよ
うに構成され、第4のMOSFETはダイオードとして
接続されていることを特徴とする請求項1又は2記載の
回路装置。 - 【請求項4】 第2のMOSFET(5)は第4のMO
SFET(11)より大きい電流容量を持つように構成
されていることを特徴とする請求項3記載の回路装置。 - 【請求項5】 第3のMOSFET(6)のソース−ド
レイン区間と第4のMOSFET(11)のソース−ド
レイン区間との間には第5のMOSFET(10)のソ
ース−ドレイン区間が接続されていることを特徴とする
請求項1乃至4の1つに記載の回路装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE4444623.3 | 1994-12-14 | ||
DE4444623A DE4444623A1 (de) | 1994-12-14 | 1994-12-14 | Schaltungsanordnung zur Laststromregelung eines Leistungs-MOSFET |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH08289465A true JPH08289465A (ja) | 1996-11-01 |
Family
ID=6535840
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7344944A Withdrawn JPH08289465A (ja) | 1994-12-14 | 1995-12-06 | パワーmosfetの負荷電流調節回路装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5656968A (ja) |
JP (1) | JPH08289465A (ja) |
KR (1) | KR960027302A (ja) |
DE (1) | DE4444623A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009171551A (ja) * | 2007-12-21 | 2009-07-30 | Nec Electronics Corp | 半導体出力回路 |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0808025B1 (en) * | 1996-05-17 | 2004-11-10 | Denso Corporation | Load actuation circuit |
GB9809438D0 (en) * | 1998-05-01 | 1998-07-01 | Sgs Thomson Microelectronics | Current mirrors |
JP3637848B2 (ja) | 1999-09-30 | 2005-04-13 | 株式会社デンソー | 負荷駆動回路 |
US7005881B2 (en) * | 2003-05-14 | 2006-02-28 | International Rectifier Corporation | Current sensing for power MOSFET operable in linear and saturated regions |
DE102005019157A1 (de) * | 2005-04-25 | 2006-10-26 | Robert Bosch Gmbh | Anordnung von MOSFETs zur Steuerung von demselben |
US7365559B2 (en) * | 2005-05-03 | 2008-04-29 | Potentia Semiconductor Inc. | Current sensing for power MOSFETs |
WO2007003967A2 (en) * | 2005-07-06 | 2007-01-11 | Cambridge Semiconductor Limited | Switch mode power supply control systems |
US7710098B2 (en) * | 2005-12-16 | 2010-05-04 | Cambridge Semiconductor Limited | Power supply driver circuit |
US7733098B2 (en) * | 2005-12-22 | 2010-06-08 | Cambridge Semiconductor Limited | Saturation detection circuits |
GB2433657A (en) * | 2005-12-22 | 2007-06-27 | Cambridge Semiconductor Ltd | Saturation detection circuit |
GB0615029D0 (en) * | 2005-12-22 | 2006-09-06 | Cambridge Semiconductor Ltd | Switch mode power supply controllers |
WO2009128942A1 (en) * | 2008-04-16 | 2009-10-22 | Bourns, Inc. | Current limiting surge protection device |
CN102948035A (zh) * | 2010-06-16 | 2013-02-27 | 株式会社自动网络技术研究所 | 电源控制电路及电源控制装置 |
JP6294061B2 (ja) * | 2013-11-29 | 2018-03-14 | ローム株式会社 | 短絡保護回路 |
US9917578B2 (en) * | 2016-02-19 | 2018-03-13 | Infineon Technologies Austria Ag | Active gate-source capacitance clamp for normally-off HEMT |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
IT1205095B (it) * | 1987-06-25 | 1989-03-10 | Sgs Microelettronica Spa | Regolatore di tensione di tipo serie a bassa caduta di tensione,in circuito integrato,con transistore pnp di potenza protetto contro le sovratensioni e le sovracorrenti |
EP0369048A1 (de) * | 1988-11-15 | 1990-05-23 | Siemens Aktiengesellschaft | Schaltungsanordnung zur Laststromregelung in einem Leistungs-MOSFET |
JPH0595267A (ja) * | 1991-10-02 | 1993-04-16 | Sumitomo Electric Ind Ltd | 半導体論理装置 |
DE4236334A1 (de) * | 1992-10-28 | 1994-05-05 | Bosch Gmbh Robert | Monolithisch integriertes MOS-Endstufenbauteil mit einer Überlast-Schutzeinrichtung |
US5497285A (en) * | 1993-09-14 | 1996-03-05 | International Rectifier Corporation | Power MOSFET with overcurrent and over-temperature protection |
US5481179A (en) * | 1993-10-14 | 1996-01-02 | Micron Technology, Inc. | Voltage reference circuit with a common gate output stage |
-
1994
- 1994-12-14 DE DE4444623A patent/DE4444623A1/de not_active Ceased
-
1995
- 1995-11-15 US US08/558,845 patent/US5656968A/en not_active Expired - Lifetime
- 1995-12-06 JP JP7344944A patent/JPH08289465A/ja not_active Withdrawn
- 1995-12-12 KR KR1019950048621A patent/KR960027302A/ko active IP Right Grant
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009171551A (ja) * | 2007-12-21 | 2009-07-30 | Nec Electronics Corp | 半導体出力回路 |
Also Published As
Publication number | Publication date |
---|---|
KR960027302A (ko) | 1996-07-22 |
DE4444623A1 (de) | 1996-06-27 |
US5656968A (en) | 1997-08-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5815027A (en) | Circuit configuration for detecting a load current of a power semiconductor component with a source-side load | |
JPH08289465A (ja) | パワーmosfetの負荷電流調節回路装置 | |
US7227343B2 (en) | Linear voltage regulator with selectable output voltage | |
US8519782B2 (en) | Constant voltage circuit | |
US6154085A (en) | Constant gate drive MOS analog switch | |
US10585447B1 (en) | Voltage generator | |
JP4157928B2 (ja) | 電流源回路 | |
JPH0661816A (ja) | 電力用mosfetの電流制限のための回路装置 | |
JP2715642B2 (ja) | 半導体集積回路 | |
JP2559032B2 (ja) | 差動増幅回路 | |
US20030179035A1 (en) | Drive control circuit for a junction field-effect transistor | |
US6229382B1 (en) | MOS semiconductor integrated circuit having a current mirror | |
US20050162189A1 (en) | Current limiter of output transistor | |
US6661249B2 (en) | Circuit configuration with a load transistor and a current measuring configuration | |
JPH05249148A (ja) | 集積コンパレータ回路 | |
JP3175493B2 (ja) | 電流検出回路 | |
US10819351B1 (en) | Gate driver circuit with a closed loop overdrive generator | |
US6489827B1 (en) | Reduction of offset voltage in current mirror circuit | |
US6639453B2 (en) | Active bias circuit having wilson and widlar configurations | |
JP2871309B2 (ja) | 電源電圧検知回路 | |
JP2661531B2 (ja) | 電圧電流変換回路 | |
JPH06265584A (ja) | 半導体装置 | |
JP2001092544A (ja) | 定電圧回路 | |
CN117492508A (zh) | Ldo电路 | |
JP3776586B2 (ja) | 熱保護回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20030304 |