JPH08289465A - パワーｍｏｓｆｅｔの負荷電流調節回路装置 - Google Patents
パワーｍｏｓｆｅｔの負荷電流調節回路装置Info
- Publication number
- JPH08289465A JPH08289465A JP7344944A JP34494495A JPH08289465A JP H08289465 A JPH08289465 A JP H08289465A JP 7344944 A JP7344944 A JP 7344944A JP 34494495 A JP34494495 A JP 34494495A JP H08289465 A JPH08289465 A JP H08289465A
- Authority
- JP
- Japan
- Prior art keywords
- mosfet
- source
- power
- terminal
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
- H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Electronic Switches (AREA)
- Amplifiers (AREA)
- Emergency Protection Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】僅かな費用で精度良く動作する回路装置を提供
する。 【解決手段】ソース側に負荷２を直列に接続したパワー
ＭＯＳＦＥＴ１のゲート端子とソース端子との間に第２
のＭＯＳＦＥＴ５のドレイン‐ソース区間を接続し、パ
ワーＭＯＳＦＥＴ１のゲート端子に第３のＭＯＳＦＥＴ
６のゲート端子を接続し、パワーＭＯＳＦＥＴ１と第３
のＭＯＳＦＥＴ６の各ドレイン端子を相互に接続し、パ
ワーＭＯＳＦＥＴ１と第３のＭＯＳＦＥＴ６の各ソース
端子間に第４のＭＯＳＦＥＴ１１のドレイン‐ソース区
間を接続し、第２のＭＯＳＦＥＴ５のゲート端子を第３
のＭＯＳＦＥＴ６と第４のＭＯＳＦＥＴ１１との間の接
続点に接続し、全てのＭＯＳＦＥＴをエンハンスメント
形とする。
する。 【解決手段】ソース側に負荷２を直列に接続したパワー
ＭＯＳＦＥＴ１のゲート端子とソース端子との間に第２
のＭＯＳＦＥＴ５のドレイン‐ソース区間を接続し、パ
ワーＭＯＳＦＥＴ１のゲート端子に第３のＭＯＳＦＥＴ
６のゲート端子を接続し、パワーＭＯＳＦＥＴ１と第３
のＭＯＳＦＥＴ６の各ドレイン端子を相互に接続し、パ
ワーＭＯＳＦＥＴ１と第３のＭＯＳＦＥＴ６の各ソース
端子間に第４のＭＯＳＦＥＴ１１のドレイン‐ソース区
間を接続し、第２のＭＯＳＦＥＴ５のゲート端子を第３
のＭＯＳＦＥＴ６と第４のＭＯＳＦＥＴ１１との間の接
続点に接続し、全てのＭＯＳＦＥＴをエンハンスメント
形とする。
Description
【０００１】
【発明の属する技術分野】本発明は、パワーＭＯＳＦＥ
Ｔのゲート端子とソース端子との間に第２のＭＯＳＦＥ
Ｔのドレイン−ソース区間が接続され、第３のＭＯＳＦ
ＥＴのゲート端子がパワーＭＯＳＦＥＴのゲート端子に
接続され、第３のＭＯＳＦＥＴ及びパワーＭＯＳＦＥＴ
のドレイン端子が相互に接続され、ソース側に負荷が直
列に接続されたパワーＭＯＳＦＥＴの負荷電流調節回路
装置に関する。
Ｔのゲート端子とソース端子との間に第２のＭＯＳＦＥ
Ｔのドレイン−ソース区間が接続され、第３のＭＯＳＦ
ＥＴのゲート端子がパワーＭＯＳＦＥＴのゲート端子に
接続され、第３のＭＯＳＦＥＴ及びパワーＭＯＳＦＥＴ
のドレイン端子が相互に接続され、ソース側に負荷が直
列に接続されたパワーＭＯＳＦＥＴの負荷電流調節回路
装置に関する。
【０００２】
【従来の技術】このような回路装置は例えばヨーロッパ
特許第０３６９０４８号明細書に記載されている。その
回路装置は図３に示されている。この従来技術による回
路装置はパワーＭＯＳＦＥＴ１のソース側に負荷２が直
列に接続されている。このパワーＭＯＳＦＥＴと負荷と
の直列回路は供給電圧ＶBBに接続された２つの出力端子
３、４に接続されている。パワーＭＯＳＦＥＴ１のゲー
ト端子Ｇとソース端子Ｓとの間には第２のＭＯＳＦＥＴ
５のドレイン−ソース区間が位置している。パワーＭＯ
ＳＦＥＴ１と負荷２とから成る直列回路には第３のＭＯ
ＳＦＥＴ６と電流源７とから成る直列回路が並列に接続
されている。その場合、第３のＭＯＳＦＥＴ６のドレイ
ン端子はパワーＭＯＳＦＥＴ１のドレイン端子に接続さ
れている。ＭＯＳＦＥＴ６と電流源７との間の接続点は
第２のＭＯＳＦＥＴのゲート端子Ｇに接続されている。
電流源７の他方の端子は固定電位、例えばアース電位に
ある出力端子４に接続されている。ＭＯＳＦＥＴ６及び
パワーＭＯＳＦＥＴ１のゲート端子Ｇは入力端子８に接
続されている。他方の入力端子は符号９を付され、出力
端子４と同電位、例えばアース電位にある。
特許第０３６９０４８号明細書に記載されている。その
回路装置は図３に示されている。この従来技術による回
路装置はパワーＭＯＳＦＥＴ１のソース側に負荷２が直
列に接続されている。このパワーＭＯＳＦＥＴと負荷と
の直列回路は供給電圧ＶBBに接続された２つの出力端子
３、４に接続されている。パワーＭＯＳＦＥＴ１のゲー
ト端子Ｇとソース端子Ｓとの間には第２のＭＯＳＦＥＴ
５のドレイン−ソース区間が位置している。パワーＭＯ
ＳＦＥＴ１と負荷２とから成る直列回路には第３のＭＯ
ＳＦＥＴ６と電流源７とから成る直列回路が並列に接続
されている。その場合、第３のＭＯＳＦＥＴ６のドレイ
ン端子はパワーＭＯＳＦＥＴ１のドレイン端子に接続さ
れている。ＭＯＳＦＥＴ６と電流源７との間の接続点は
第２のＭＯＳＦＥＴのゲート端子Ｇに接続されている。
電流源７の他方の端子は固定電位、例えばアース電位に
ある出力端子４に接続されている。ＭＯＳＦＥＴ６及び
パワーＭＯＳＦＥＴ１のゲート端子Ｇは入力端子８に接
続されている。他方の入力端子は符号９を付され、出力
端子４と同電位、例えばアース電位にある。
【０００３】入力電圧ＵINが入力端子８、９に印加され
ると、パワーＭＯＳＦＥＴ１のカットオフ電圧を上回っ
ている場合には、パワーＭＯＳＦＥＴ１が導通し始め
る。ＭＯＳＦＥＴ５のゲート端子は電流源７を介してア
ース電位に接続されている。入力電圧の増大に伴って、
パワーＭＯＳＦＥＴ１はより一層導通制御され、その場
合そのソース電位はゲート電位に追従する。電流源７を
介して加わるＭＯＳＦＥＴ５のゲート電位（電圧Ｕ７）
は同様に入力電圧に追従し、ＭＯＳＦＥＴ６のカットオ
フ電圧Ｕt6だけこの入力電圧より小さい。入力電圧が供
給電圧ＶBBとカットオフ電圧Ｕt6との和より大きい値に
到達すると、ＭＯＳＦＥＴ６は完全にスイッチオンし、
ＭＯＳＦＥＴ５のゲートには電位ＶBBが印加される。
ると、パワーＭＯＳＦＥＴ１のカットオフ電圧を上回っ
ている場合には、パワーＭＯＳＦＥＴ１が導通し始め
る。ＭＯＳＦＥＴ５のゲート端子は電流源７を介してア
ース電位に接続されている。入力電圧の増大に伴って、
パワーＭＯＳＦＥＴ１はより一層導通制御され、その場
合そのソース電位はゲート電位に追従する。電流源７を
介して加わるＭＯＳＦＥＴ５のゲート電位（電圧Ｕ７）
は同様に入力電圧に追従し、ＭＯＳＦＥＴ６のカットオ
フ電圧Ｕt6だけこの入力電圧より小さい。入力電圧が供
給電圧ＶBBとカットオフ電圧Ｕt6との和より大きい値に
到達すると、ＭＯＳＦＥＴ６は完全にスイッチオンし、
ＭＯＳＦＥＴ５のゲートには電位ＶBBが印加される。
【０００４】定格作動の場合パワーＭＯＳＦＥＴ１には
予め与えられた電圧ＵDSが降下する。負荷２の過負荷又
は短絡の場合トランジスタ電流Ｉ１、従って電圧ＵDSは
増大する。この電圧がＭＯＳＦＥＴ５のカットオフ電圧
Ｕt5より大きくなると、ＭＯＳＦＥＴ５は導通し始め
る。パワーＭＯＳＦＥＴ１の制御電圧ＵGSはこの電圧Ｕ
GSが再びカットオフ電圧Ｕt5に等しくなるまで減少す
る。制御電圧ＵGSの減少はトランジスタ電流Ｉ１の減少
に一致する。制御電圧ＵGSの大きさはカットオフ電圧Ｕ
t5＋Ｕt6の和の大きさに制限される。
予め与えられた電圧ＵDSが降下する。負荷２の過負荷又
は短絡の場合トランジスタ電流Ｉ１、従って電圧ＵDSは
増大する。この電圧がＭＯＳＦＥＴ５のカットオフ電圧
Ｕt5より大きくなると、ＭＯＳＦＥＴ５は導通し始め
る。パワーＭＯＳＦＥＴ１の制御電圧ＵGSはこの電圧Ｕ
GSが再びカットオフ電圧Ｕt5に等しくなるまで減少す
る。制御電圧ＵGSの減少はトランジスタ電流Ｉ１の減少
に一致する。制御電圧ＵGSの大きさはカットオフ電圧Ｕ
t5＋Ｕt6の和の大きさに制限される。
【０００５】この回路装置はゲート端子がソース端子に
接続されたデプレッション形ＭＯＳＦＥＴから構成され
た電流源を使用している。しかしながら、このようなデ
プレッション形ＦＥＴはエンハンスメント形ＦＥＴに比
較して複雑で精度良く製造することができない。従っ
て、過電流制限の精度は不十分である。
接続されたデプレッション形ＭＯＳＦＥＴから構成され
た電流源を使用している。しかしながら、このようなデ
プレッション形ＦＥＴはエンハンスメント形ＦＥＴに比
較して複雑で精度良く製造することができない。従っ
て、過電流制限の精度は不十分である。
【０００６】
【発明が解決しようとする課題】本発明の課題は、僅か
な費用で精度良く動作するような冒頭で述べた種類の回
路装置を提供することにある。
な費用で精度良く動作するような冒頭で述べた種類の回
路装置を提供することにある。
【０００７】
【課題を解決するための手段】上述の課題を解決するた
め本発明によれば、ソース側に負荷が直列に接続された
パワーＭＯＳＦＥＴにおいて、 ａ）パワーＭＯＳＦＥＴのゲート端子とソース端子との
間に第２のＭＯＳＦＥＴのドレイン‐ソース区間が接続
され、 ｂ）第３のＭＯＳＦＥＴのゲート端子がパワーＭＯＳＦ
ＥＴのゲート端子に接続され、 ｃ）第３のＭＯＳＦＥＴ及びパワーＭＯＳＦＥＴのドレ
イン端子が相互に接続され、 ｄ）第３のＭＯＳＦＥＴのソース端子とパワーＭＯＳＦ
ＥＴのソース端子との間に第４のＭＯＳＦＥＴのドレイ
ン−ソース区間が接続され、 ｅ）第２のＭＯＳＦＥＴのゲート端子が第３のＭＯＳＦ
ＥＴと第４のＭＯＳＦＥＴとの間の接続点に接続され、 ｆ）全てのＭＯＳＦＥＴがエンハンスメント形である。
め本発明によれば、ソース側に負荷が直列に接続された
パワーＭＯＳＦＥＴにおいて、 ａ）パワーＭＯＳＦＥＴのゲート端子とソース端子との
間に第２のＭＯＳＦＥＴのドレイン‐ソース区間が接続
され、 ｂ）第３のＭＯＳＦＥＴのゲート端子がパワーＭＯＳＦ
ＥＴのゲート端子に接続され、 ｃ）第３のＭＯＳＦＥＴ及びパワーＭＯＳＦＥＴのドレ
イン端子が相互に接続され、 ｄ）第３のＭＯＳＦＥＴのソース端子とパワーＭＯＳＦ
ＥＴのソース端子との間に第４のＭＯＳＦＥＴのドレイ
ン−ソース区間が接続され、 ｅ）第２のＭＯＳＦＥＴのゲート端子が第３のＭＯＳＦ
ＥＴと第４のＭＯＳＦＥＴとの間の接続点に接続され、 ｆ）全てのＭＯＳＦＥＴがエンハンスメント形である。
【０００８】
【実施例】本発明の一実施例を図１及び図２を参照して
詳細に説明する。
詳細に説明する。
【０００９】図１に示された回路装置は、図３に示され
た回路装置とは、主として、エンハンスメント形ＭＯＳ
ＦＥＴ６のソース端子にエンハンスメント形ＭＯＳＦＥ
Ｔ１０のドレイン−ソース区間が接続されている点で相
違している。ＭＯＳＦＥＴ１０に直列に別のエンハンス
メント形ＭＯＳＦＥＴ１１が接続されている。このＭＯ
ＳＦＥＴ１１のソース端子はエンハンスメント形パワー
ＭＯＳＦＥＴ１のソース端子及びＭＯＳＦＥＴ５のソー
ス端子に接続されている。ＭＯＳＦＥＴ５のゲート端子
はＭＯＳＦＥＴ１０と１１との間の接続点に接続されて
いる。ＭＯＳＦＥＴ１０及び１１のドレイン端子はそれ
ぞれそのゲート端子に接続されており、従ってそれらは
ＭＯＳダイオードとして動作する。
た回路装置とは、主として、エンハンスメント形ＭＯＳ
ＦＥＴ６のソース端子にエンハンスメント形ＭＯＳＦＥ
Ｔ１０のドレイン−ソース区間が接続されている点で相
違している。ＭＯＳＦＥＴ１０に直列に別のエンハンス
メント形ＭＯＳＦＥＴ１１が接続されている。このＭＯ
ＳＦＥＴ１１のソース端子はエンハンスメント形パワー
ＭＯＳＦＥＴ１のソース端子及びＭＯＳＦＥＴ５のソー
ス端子に接続されている。ＭＯＳＦＥＴ５のゲート端子
はＭＯＳＦＥＴ１０と１１との間の接続点に接続されて
いる。ＭＯＳＦＥＴ１０及び１１のドレイン端子はそれ
ぞれそのゲート端子に接続されており、従ってそれらは
ＭＯＳダイオードとして動作する。
【００１０】パワーＭＯＳＦＥＴ１は入力電圧ＵINによ
ってスイッチオンする。この入力電圧が供給電圧ＶBBと
ＭＯＳＦＥＴ６のカットオフ電圧Ｕt6との和より大きい
値に到達すると、このＭＯＳＦＥＴ６は完全にスイッチ
オンし、そしてＭＯＳＦＥＴ１０のドレイン端子には電
圧ＶBBが印加される。
ってスイッチオンする。この入力電圧が供給電圧ＶBBと
ＭＯＳＦＥＴ６のカットオフ電圧Ｕt6との和より大きい
値に到達すると、このＭＯＳＦＥＴ６は完全にスイッチ
オンし、そしてＭＯＳＦＥＴ１０のドレイン端子には電
圧ＶBBが印加される。
【００１１】この状態においてパワーＭＯＳＦＥＴ１の
ゲートには、このパワーＭＯＳＦＥＴ１を完全に導通制
御する電圧ＵGSが印加される。この場合電流Ｉ１が流れ
る。負荷の過負荷又は短絡の場合、電圧ＵDSは増大す
る。この電圧がカットオフ電圧Ｕt5とＵt10 との和より
大きくなると、ＭＯＳＦＥＴ５が導通し始める。それに
よって、パワーＭＯＳＦＥＴ１のゲート−ソース間電圧
は、この電圧が電圧Ｕt5＋Ｕt10 の和に再び等しくなる
まで減少する。それによってトランジスタ電流Ｉ１は減
少する。制御電圧ＵGSの大きさはカットオフ電圧Ｕt5＋
Ｕt6＋Ｕt10 の和に制限される。
ゲートには、このパワーＭＯＳＦＥＴ１を完全に導通制
御する電圧ＵGSが印加される。この場合電流Ｉ１が流れ
る。負荷の過負荷又は短絡の場合、電圧ＵDSは増大す
る。この電圧がカットオフ電圧Ｕt5とＵt10 との和より
大きくなると、ＭＯＳＦＥＴ５が導通し始める。それに
よって、パワーＭＯＳＦＥＴ１のゲート−ソース間電圧
は、この電圧が電圧Ｕt5＋Ｕt10 の和に再び等しくなる
まで減少する。それによってトランジスタ電流Ｉ１は減
少する。制御電圧ＵGSの大きさはカットオフ電圧Ｕt5＋
Ｕt6＋Ｕt10 の和に制限される。
【００１２】カットオフ電圧の上述した和は、定格電流
の際、パワーＭＯＳＦＥＴ１のＩD／ＵDS特性線の直線
領域と飽和領域との間の折曲がり点に位置する動作点Ａ
が現れるように選定される（図２）。カットオフ電圧Ｕ
t5、Ｕt6、Ｕt10 の選定によって、制御電圧の調整が始
まるべきパワーＭＯＳＦＥＴ１のドレイン−ソース間電
圧ＵDSの値を定めることができる。
の際、パワーＭＯＳＦＥＴ１のＩD／ＵDS特性線の直線
領域と飽和領域との間の折曲がり点に位置する動作点Ａ
が現れるように選定される（図２）。カットオフ電圧Ｕ
t5、Ｕt6、Ｕt10 の選定によって、制御電圧の調整が始
まるべきパワーＭＯＳＦＥＴ１のドレイン−ソース間電
圧ＵDSの値を定めることができる。
【００１３】回路装置は、ＭＯＳＦＥＴ１１がカットオ
フ電圧Ｕt10 ＋Ｕt11 の和に等しいカットオフ電圧Ｕ´
t11 を持つように設計される場合、ＭＯＳＦＥＴ１０を
設けることなく構成することができる。ＭＯＳＦＥＴ１
０、１１をＭＯＳダイオードとして形成することは同様
に絶対必要ではない。それらのゲート端子はその場合に
はドレイン端子に接続される代わりに固定電位に接続さ
れる。
フ電圧Ｕt10 ＋Ｕt11 の和に等しいカットオフ電圧Ｕ´
t11 を持つように設計される場合、ＭＯＳＦＥＴ１０を
設けることなく構成することができる。ＭＯＳＦＥＴ１
０、１１をＭＯＳダイオードとして形成することは同様
に絶対必要ではない。それらのゲート端子はその場合に
はドレイン端子に接続される代わりに固定電位に接続さ
れる。
【００１４】特に精密な調節は、パワーＭＯＳＦＥＴ１
とＭＯＳＦＥＴ６とが同一の技術で、すなわち、例え
ば、両者が縦形ＭＯＳＦＥＴとして、又は両者が横形Ｍ
ＯＳＦＥＴとして実施される場合に得られる。例えば、
ＭＯＳＦＥＴ６はパワーＭＯＳＦＥＴ１の１つ又は僅か
な個数の素子から構成することができる。その場合製造
上のばらつきはカットオフ電圧Ｕt6、Ｕt1に同等に影響
する。ＭＯＳＦＥＴ１１、５をこれらが同一のカットオ
フ電圧を有するように形成すると、ＭＯＳＦＥＴ１１、
５は電流ミラー回路を形成する。ＭＯＳＦＥＴ５がこの
ためにＭＯＳＦＥＴ１１の何倍もの電流容量を持つよう
に設計されると、ＭＯＳＦＥＴ５を通って流れる電流は
制御電圧源の特性及びパワーＭＯＳＦＥＴ１の特性に整
合させることができる。その際、ＭＯＳＦＥＴ６、１
０、１１を通って流れる電流は小さく保つことができ
る。
とＭＯＳＦＥＴ６とが同一の技術で、すなわち、例え
ば、両者が縦形ＭＯＳＦＥＴとして、又は両者が横形Ｍ
ＯＳＦＥＴとして実施される場合に得られる。例えば、
ＭＯＳＦＥＴ６はパワーＭＯＳＦＥＴ１の１つ又は僅か
な個数の素子から構成することができる。その場合製造
上のばらつきはカットオフ電圧Ｕt6、Ｕt1に同等に影響
する。ＭＯＳＦＥＴ１１、５をこれらが同一のカットオ
フ電圧を有するように形成すると、ＭＯＳＦＥＴ１１、
５は電流ミラー回路を形成する。ＭＯＳＦＥＴ５がこの
ためにＭＯＳＦＥＴ１１の何倍もの電流容量を持つよう
に設計されると、ＭＯＳＦＥＴ５を通って流れる電流は
制御電圧源の特性及びパワーＭＯＳＦＥＴ１の特性に整
合させることができる。その際、ＭＯＳＦＥＴ６、１
０、１１を通って流れる電流は小さく保つことができ
る。
【図１】本発明の一実施例の回路図である。
【図２】パワーＭＯＳＦＥＴ１のＩD ／ＵDS特性図であ
る。
る。
【図３】パワーＭＯＳＦＥＴの負荷電流調節回路装置の
従来例を示す回路図である。
従来例を示す回路図である。
１ パワーＭＯＳＦＥＴ ２ 負荷 ３、４ 出力端子 ５ ＭＯＳＦＥＴ ６ エンハンスメント形ＭＯＳＦＥＴ ８、９ 入力端子 １０ エンハンスメント形ＭＯＳＦＥＴ １１ エンハンスメント形ＭＯＳＦＥＴ
Claims (5)
- 【請求項１】 ａ）パワーＭＯＳＦＥＴ（１）のゲート
端子とソース端子との間に第２のＭＯＳＦＥＴ（５）の
ドレイン−ソース区間が接続され、 ｂ）第３のＭＯＳＦＥＴ（６）のゲート端子がパワーＭ
ＯＳＦＥＴ（１）のゲート端子に接続され、 ｃ）第３のＭＯＳＦＥＴ（６）及びパワーＭＯＳＦＥＴ
（１）のドレイン端子が相互に接続されるような、ソー
ス側に負荷が直列に接続されたパワーＭＯＳＦＥＴの負
荷電流調節回路装置において、 ｄ）第３のＭＯＳＦＥＴ（６）のソース端子とパワーＭ
ＯＳＦＥＴ（１）のソース端子との間に第４のＭＯＳＦ
ＥＴ（１１）のドレイン−ソース区間が接続され、 ｅ）第２のＭＯＳＦＥＴ（５）のゲート端子が第３のＭ
ＯＳＦＥＴと第４のＭＯＳＦＥＴとの間の接続点に接続
され、 ｆ）全てのＭＯＳＦＥＴがエンハンスメント形であるこ
とを特徴とするパワーＭＯＳＦＥＴの負荷電流調節回路
装置。 - 【請求項２】 パワーＭＯＳＦＥＴ（１）と第３のＭＯ
ＳＦＥＴ（６）とは同一技術で構成されていることを特
徴とする請求項１記載の回路装置。 - 【請求項３】 第２のＭＯＳＦＥＴ（５）と第４のＭＯ
ＳＦＥＴ（１１）とは同一のカットオフ電圧を有するよ
うに構成され、第４のＭＯＳＦＥＴはダイオードとして
接続されていることを特徴とする請求項１又は２記載の
回路装置。 - 【請求項４】 第２のＭＯＳＦＥＴ（５）は第４のＭＯ
ＳＦＥＴ（１１）より大きい電流容量を持つように構成
されていることを特徴とする請求項３記載の回路装置。 - 【請求項５】 第３のＭＯＳＦＥＴ（６）のソース−ド
レイン区間と第４のＭＯＳＦＥＴ（１１）のソース−ド
レイン区間との間には第５のＭＯＳＦＥＴ（１０）のソ
ース−ドレイン区間が接続されていることを特徴とする
請求項１乃至４の１つに記載の回路装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE4444623.3 | 1994-12-14 | ||
| DE4444623A DE4444623A1 (de) | 1994-12-14 | 1994-12-14 | Schaltungsanordnung zur Laststromregelung eines Leistungs-MOSFET |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08289465A true JPH08289465A (ja) | 1996-11-01 |
Family
ID=6535840
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7344944A Withdrawn JPH08289465A (ja) | 1994-12-14 | 1995-12-06 | パワーｍｏｓｆｅｔの負荷電流調節回路装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5656968A (ja) |
| JP (1) | JPH08289465A (ja) |
| KR (1) | KR960027302A (ja) |
| DE (1) | DE4444623A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009171551A (ja) * | 2007-12-21 | 2009-07-30 | Nec Electronics Corp | 半導体出力回路 |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0808025B1 (en) * | 1996-05-17 | 2004-11-10 | Denso Corporation | Load actuation circuit |
| GB9809438D0 (en) * | 1998-05-01 | 1998-07-01 | Sgs Thomson Microelectronics | Current mirrors |
| JP3637848B2 (ja) | 1999-09-30 | 2005-04-13 | 株式会社デンソー | 負荷駆動回路 |
| US7005881B2 (en) * | 2003-05-14 | 2006-02-28 | International Rectifier Corporation | Current sensing for power MOSFET operable in linear and saturated regions |
| DE102005019157A1 (de) * | 2005-04-25 | 2006-10-26 | Robert Bosch Gmbh | Anordnung von MOSFETs zur Steuerung von demselben |
| US7365559B2 (en) * | 2005-05-03 | 2008-04-29 | Potentia Semiconductor Inc. | Current sensing for power MOSFETs |
| WO2007003967A2 (en) * | 2005-07-06 | 2007-01-11 | Cambridge Semiconductor Limited | Switch mode power supply control systems |
| US7710098B2 (en) * | 2005-12-16 | 2010-05-04 | Cambridge Semiconductor Limited | Power supply driver circuit |
| US7733098B2 (en) * | 2005-12-22 | 2010-06-08 | Cambridge Semiconductor Limited | Saturation detection circuits |
| GB2433657A (en) * | 2005-12-22 | 2007-06-27 | Cambridge Semiconductor Ltd | Saturation detection circuit |
| GB0615029D0 (en) * | 2005-12-22 | 2006-09-06 | Cambridge Semiconductor Ltd | Switch mode power supply controllers |
| WO2009128942A1 (en) * | 2008-04-16 | 2009-10-22 | Bourns, Inc. | Current limiting surge protection device |
| CN102948035A (zh) * | 2010-06-16 | 2013-02-27 | 株式会社自动网络技术研究所 | 电源控制电路及电源控制装置 |
| JP6294061B2 (ja) * | 2013-11-29 | 2018-03-14 | ローム株式会社 | 短絡保護回路 |
| US9917578B2 (en) * | 2016-02-19 | 2018-03-13 | Infineon Technologies Austria Ag | Active gate-source capacitance clamp for normally-off HEMT |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IT1205095B (it) * | 1987-06-25 | 1989-03-10 | Sgs Microelettronica Spa | Regolatore di tensione di tipo serie a bassa caduta di tensione,in circuito integrato,con transistore pnp di potenza protetto contro le sovratensioni e le sovracorrenti |
| EP0369048A1 (de) * | 1988-11-15 | 1990-05-23 | Siemens Aktiengesellschaft | Schaltungsanordnung zur Laststromregelung in einem Leistungs-MOSFET |
| JPH0595267A (ja) * | 1991-10-02 | 1993-04-16 | Sumitomo Electric Ind Ltd | 半導体論理装置 |
| DE4236334A1 (de) * | 1992-10-28 | 1994-05-05 | Bosch Gmbh Robert | Monolithisch integriertes MOS-Endstufenbauteil mit einer Überlast-Schutzeinrichtung |
| US5497285A (en) * | 1993-09-14 | 1996-03-05 | International Rectifier Corporation | Power MOSFET with overcurrent and over-temperature protection |
| US5481179A (en) * | 1993-10-14 | 1996-01-02 | Micron Technology, Inc. | Voltage reference circuit with a common gate output stage |
-
1994
- 1994-12-14 DE DE4444623A patent/DE4444623A1/de not_active Ceased
-
1995
- 1995-11-15 US US08/558,845 patent/US5656968A/en not_active Expired - Lifetime
- 1995-12-06 JP JP7344944A patent/JPH08289465A/ja not_active Withdrawn
- 1995-12-12 KR KR1019950048621A patent/KR960027302A/ko active IP Right Grant
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009171551A (ja) * | 2007-12-21 | 2009-07-30 | Nec Electronics Corp | 半導体出力回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR960027302A (ko) | 1996-07-22 |
| DE4444623A1 (de) | 1996-06-27 |
| US5656968A (en) | 1997-08-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5815027A (en) | Circuit configuration for detecting a load current of a power semiconductor component with a source-side load | |
| JPH08289465A (ja) | パワーｍｏｓｆｅｔの負荷電流調節回路装置 | |
| US7227343B2 (en) | Linear voltage regulator with selectable output voltage | |
| US8519782B2 (en) | Constant voltage circuit | |
| US6154085A (en) | Constant gate drive MOS analog switch | |
| US10585447B1 (en) | Voltage generator | |
| JP4157928B2 (ja) | 電流源回路 | |
| JPH0661816A (ja) | 電力用ｍｏｓｆｅｔの電流制限のための回路装置 | |
| JP2715642B2 (ja) | 半導体集積回路 | |
| JP2559032B2 (ja) | 差動増幅回路 | |
| US20030179035A1 (en) | Drive control circuit for a junction field-effect transistor | |
| US6229382B1 (en) | MOS semiconductor integrated circuit having a current mirror | |
| US20050162189A1 (en) | Current limiter of output transistor | |
| US6661249B2 (en) | Circuit configuration with a load transistor and a current measuring configuration | |
| JPH05249148A (ja) | 集積コンパレータ回路 | |
| JP3175493B2 (ja) | 電流検出回路 | |
| US10819351B1 (en) | Gate driver circuit with a closed loop overdrive generator | |
| US6489827B1 (en) | Reduction of offset voltage in current mirror circuit | |
| US6639453B2 (en) | Active bias circuit having wilson and widlar configurations | |
| JP2871309B2 (ja) | 電源電圧検知回路 | |
| JP2661531B2 (ja) | 電圧電流変換回路 | |
| JPH06265584A (ja) | 半導体装置 | |
| JP2001092544A (ja) | 定電圧回路 | |
| CN117492508A (zh) | Ldo电路 | |
| JP3776586B2 (ja) | 熱保護回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20030304 |