JPH0661816A - 電力用ｍｏｓｆｅｔの電流制限のための回路装置 - Google Patents
電力用ｍｏｓｆｅｔの電流制限のための回路装置Info
- Publication number
- JPH0661816A JPH0661816A JP5054619A JP5461993A JPH0661816A JP H0661816 A JPH0661816 A JP H0661816A JP 5054619 A JP5054619 A JP 5054619A JP 5461993 A JP5461993 A JP 5461993A JP H0661816 A JPH0661816 A JP H0661816A
- Authority
- JP
- Japan
- Prior art keywords
- power mosfet
- terminal
- voltage
- source
- mosfet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
- H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
Landscapes
- Electronic Switches (AREA)
- Protection Of Static Devices (AREA)
Abstract
(57)【要約】
【目的】 電力用ＭＯＳＦＥＴを通って流れる電流を制
限するための回路装置を良好に集積可能であるように改
良する。 【構成】 分圧器と制御トランジスタとを有する回路装
置において、制御トランジスタ３の制御端子とディプレ
ッション形ＦＥＴ４のドレイン端子Ｄが接続されてお
り、ディプレッション形ＦＥＴ４のソース端子Ｓが分圧
器２、１１の節点１２と接続されており、制御トランジ
スタの制御端子が抵抗５を介して電力用ＭＯＳＦＥＴ１
のゲート端子Ｇと接続されており、ディプレッション形
ＦＥＴのゲート端子Ｇが電力用ＭＯＳＦＥＴのソース端
子と接続されている。
限するための回路装置を良好に集積可能であるように改
良する。 【構成】 分圧器と制御トランジスタとを有する回路装
置において、制御トランジスタ３の制御端子とディプレ
ッション形ＦＥＴ４のドレイン端子Ｄが接続されてお
り、ディプレッション形ＦＥＴ４のソース端子Ｓが分圧
器２、１１の節点１２と接続されており、制御トランジ
スタの制御端子が抵抗５を介して電力用ＭＯＳＦＥＴ１
のゲート端子Ｇと接続されており、ディプレッション形
ＦＥＴのゲート端子Ｇが電力用ＭＯＳＦＥＴのソース端
子と接続されている。
Description
【０００１】
【産業上の利用分野】本発明は、電力用ＭＯＳＦＥＴを
通って流れる電流を制限するための分圧器と制御トラン
ジスタを有する回路装置であって、分圧器の節点におい
て電力用ＭＯＳＦＥＴのドレイン‐ソース電圧に追随す
る電圧降下を生じ、制御トランジスタは、その負荷区間
で電力用ＭＯＳＦＥＴのゲート端子とソース端子との間
に接続されており、また分圧器の節点における電圧に関
係して、電力用ＭＯＳＦＥＴのドレイン‐ソース電圧が
予め定められた値を超過するときに導通状態に制御され
るようになった回路装置に関する。
通って流れる電流を制限するための分圧器と制御トラン
ジスタを有する回路装置であって、分圧器の節点におい
て電力用ＭＯＳＦＥＴのドレイン‐ソース電圧に追随す
る電圧降下を生じ、制御トランジスタは、その負荷区間
で電力用ＭＯＳＦＥＴのゲート端子とソース端子との間
に接続されており、また分圧器の節点における電圧に関
係して、電力用ＭＯＳＦＥＴのドレイン‐ソース電圧が
予め定められた値を超過するときに導通状態に制御され
るようになった回路装置に関する。
【０００２】
【従来の技術】このような回路装置はたとえばヨーロッ
パ特許第 0369048A1号明細書に記載されている。この回
路装置では分圧器が電力用ＭＯＳＦＥＴおよび負荷から
成る直列回路に対して並列に位置している。分圧器の節
点は制御トランジスタの制御端子と接続されている。電
力用ＭＯＳＦＥＴのドレイン‐ソース電圧がたとえば負
荷の短絡により上昇すると、電力用ＭＯＳＦＥＴのゲー
ト端子とソース端子との間に位置する制御トランジスタ
のゲート‐ソース電圧が上昇する。そのしきい値電圧が
超過されると、それは導通し始め、また電力用ＭＯＳＦ
ＥＴのゲート‐ソース電圧が減ぜられる。それによっ
て、電力用ＭＯＳＦＥＴを通って流れる電流が小さくな
り、また過負荷が回避され得る。電力用ＭＯＳＦＥＴの
ソース端子および分圧器の脚点は異なる電位にあるの
で、この回路装置は集積のためにあまり適していない。
パ特許第 0369048A1号明細書に記載されている。この回
路装置では分圧器が電力用ＭＯＳＦＥＴおよび負荷から
成る直列回路に対して並列に位置している。分圧器の節
点は制御トランジスタの制御端子と接続されている。電
力用ＭＯＳＦＥＴのドレイン‐ソース電圧がたとえば負
荷の短絡により上昇すると、電力用ＭＯＳＦＥＴのゲー
ト端子とソース端子との間に位置する制御トランジスタ
のゲート‐ソース電圧が上昇する。そのしきい値電圧が
超過されると、それは導通し始め、また電力用ＭＯＳＦ
ＥＴのゲート‐ソース電圧が減ぜられる。それによっ
て、電力用ＭＯＳＦＥＴを通って流れる電流が小さくな
り、また過負荷が回避され得る。電力用ＭＯＳＦＥＴの
ソース端子および分圧器の脚点は異なる電位にあるの
で、この回路装置は集積のためにあまり適していない。
【０００３】
【発明が解決しようとする課題】本発明の課題は、冒頭
に記載した種類の回路装置を良好に集積可能であるよう
に改良することである。
に記載した種類の回路装置を良好に集積可能であるよう
に改良することである。
【０００４】
【課題を解決するための手段】この課題は、ａ）制御ト
ランジスタの制御端子とディプレッション形ＦＥＴのド
レイン端子が接続されており、ｂ）ディプレッション形
ＦＥＴのソース端子が分圧器の節点と接続されており、
ｃ）制御トランジスタの制御端子が抵抗を介して電力用
ＭＯＳＦＥＴのゲート端子と接続されており、ｄ）ディ
プレッション形ＦＥＴのゲート端子が電力用ＭＯＳＦＥ
Ｔのソース端子と接続されていることにより解決され
る。
ランジスタの制御端子とディプレッション形ＦＥＴのド
レイン端子が接続されており、ｂ）ディプレッション形
ＦＥＴのソース端子が分圧器の節点と接続されており、
ｃ）制御トランジスタの制御端子が抵抗を介して電力用
ＭＯＳＦＥＴのゲート端子と接続されており、ｄ）ディ
プレッション形ＦＥＴのゲート端子が電力用ＭＯＳＦＥ
Ｔのソース端子と接続されていることにより解決され
る。
【０００５】本発明の実施態様は請求項２以下の対象で
ある。
ある。
【０００６】
【実施例】以下、図１ないし図３と結び付けて３つの実
施例により本発明を一層詳細に説明する。
施例により本発明を一層詳細に説明する。
【０００７】図１による回路装置はゲート端子Ｇ、ソー
ス端子Ｓおよびドレイン端子Ｄを有する電力用ＭＯＳＦ
ＥＴ１を含んでいる。電力用ＭＯＳＦＥＴ１にソース側
に負荷７が直列に接続されている。この直列回路は２つ
の端子９、１０を介して作動電圧ＵB に接続されてい
る。ドレイン端子Ｄとソース端子Ｓとの間に、エンハン
スメント形ＦＥＴ２および抵抗１１から成る分圧器が接
続されている。その際に抵抗１１はソース端子Ｓと、ま
たＦＥＴ２のドレイン端子Ｄは電力用ＭＯＳＦＥＴ１の
ドレイン端子と接続されている。ＦＥＴ２のゲート端子
Ｇは電力用ＭＯＳＦＥＴ１のゲート端子Ｇと接続されて
いる。電力用ＭＯＳＦＥＴ１のゲート端子とそのソース
端子との間に制御トランジスタ３のドレイン‐ソース間
パスが接続されている。制御トランジスタ３のゲート端
子Ｇと分圧器２、１１の節点１２との間にはディプレッ
ション形ＦＥＴ４のドレイン‐ソース間パスが接続され
ており、その際にそのソース端子は節点１２と接続され
ている。ディプレッション形ＦＥＴ４のゲート端子Ｇお
よび基板端子Ｂは電力用ＭＯＳＦＥＴ１のソース端子と
接続されている。制御トランジスタ３のゲート端子Ｇは
さらに高抵抗の抵抗５を介して電力用ＭＯＳＦＥＴ１の
ゲート端子と接続されている。両ゲート端子は抵抗６を
介して入力端子８に接続されている。
ス端子Ｓおよびドレイン端子Ｄを有する電力用ＭＯＳＦ
ＥＴ１を含んでいる。電力用ＭＯＳＦＥＴ１にソース側
に負荷７が直列に接続されている。この直列回路は２つ
の端子９、１０を介して作動電圧ＵB に接続されてい
る。ドレイン端子Ｄとソース端子Ｓとの間に、エンハン
スメント形ＦＥＴ２および抵抗１１から成る分圧器が接
続されている。その際に抵抗１１はソース端子Ｓと、ま
たＦＥＴ２のドレイン端子Ｄは電力用ＭＯＳＦＥＴ１の
ドレイン端子と接続されている。ＦＥＴ２のゲート端子
Ｇは電力用ＭＯＳＦＥＴ１のゲート端子Ｇと接続されて
いる。電力用ＭＯＳＦＥＴ１のゲート端子とそのソース
端子との間に制御トランジスタ３のドレイン‐ソース間
パスが接続されている。制御トランジスタ３のゲート端
子Ｇと分圧器２、１１の節点１２との間にはディプレッ
ション形ＦＥＴ４のドレイン‐ソース間パスが接続され
ており、その際にそのソース端子は節点１２と接続され
ている。ディプレッション形ＦＥＴ４のゲート端子Ｇお
よび基板端子Ｂは電力用ＭＯＳＦＥＴ１のソース端子と
接続されている。制御トランジスタ３のゲート端子Ｇは
さらに高抵抗の抵抗５を介して電力用ＭＯＳＦＥＴ１の
ゲート端子と接続されている。両ゲート端子は抵抗６を
介して入力端子８に接続されている。
【０００８】入力端子８に制御電圧Ｕe が与えられる
と、電力用ＭＯＳＦＥＴ１は導通状態に制御れ、また負
荷電流が流れる。抵抗５、ディプレッション形ＦＥＴ４
および分圧器２、１１から成る回路網は、電力用ＭＯＳ
ＦＥＴのドレイン‐ソース電圧が予め定められた値の下
に位置するかぎり、制御トランジスタ３が阻止状態にと
どまるように構成されている。負荷電流がたとえば負荷
７における短絡により上昇すると、電力用ＭＯＳＦＥＴ
１におけるドレイン‐ソース電圧が上昇する。それによ
って分圧器２、１１における電圧も上昇し、またディプ
レッション形ＦＥＴ４はわずかしか導通しなくなる。そ
れによって制御トランジスタ３のゲート‐ソースキャパ
シタンスが抵抗６および５を介して充電され、制御トラ
ンジスタ３は導通状態となる。それによって電力用ＭＯ
ＳＦＥＴ１の制御電圧が減ぜられ、負荷電流が減ぜられ
る。
と、電力用ＭＯＳＦＥＴ１は導通状態に制御れ、また負
荷電流が流れる。抵抗５、ディプレッション形ＦＥＴ４
および分圧器２、１１から成る回路網は、電力用ＭＯＳ
ＦＥＴのドレイン‐ソース電圧が予め定められた値の下
に位置するかぎり、制御トランジスタ３が阻止状態にと
どまるように構成されている。負荷電流がたとえば負荷
７における短絡により上昇すると、電力用ＭＯＳＦＥＴ
１におけるドレイン‐ソース電圧が上昇する。それによ
って分圧器２、１１における電圧も上昇し、またディプ
レッション形ＦＥＴ４はわずかしか導通しなくなる。そ
れによって制御トランジスタ３のゲート‐ソースキャパ
シタンスが抵抗６および５を介して充電され、制御トラ
ンジスタ３は導通状態となる。それによって電力用ＭＯ
ＳＦＥＴ１の制御電圧が減ぜられ、負荷電流が減ぜられ
る。
【０００９】制御トランジスタ３が導通状態に制御され
るべきしきい値を明白に定めるため、分圧器２、１１
を、ＦＥＴ２が電力用ＭＯＳＦＥＴ１の定格電流におい
て既に飽和状態で動作するように選定することは推奨に
値する。その場合、電力用ＭＯＳＦＥＴのドレイン‐ソ
ース電圧の上昇はほぼ専ら節点１２において、従ってま
たディプレッション形ＦＥＴ４のソース端子において生
ずる。それによってディプレッション形ＦＥＴの阻止が
既に小さい電圧スパンにおいて達成される。
るべきしきい値を明白に定めるため、分圧器２、１１
を、ＦＥＴ２が電力用ＭＯＳＦＥＴ１の定格電流におい
て既に飽和状態で動作するように選定することは推奨に
値する。その場合、電力用ＭＯＳＦＥＴのドレイン‐ソ
ース電圧の上昇はほぼ専ら節点１２において、従ってま
たディプレッション形ＦＥＴ４のソース端子において生
ずる。それによってディプレッション形ＦＥＴの阻止が
既に小さい電圧スパンにおいて達成される。
【００１０】ディプレッション形ＦＥＴ４の一層急峻な
遮断特性は、前記のように、基板端子がディプレッショ
ン形ＦＥＴ４のゲート端子と等しい電位および電力用Ｍ
ＯＳＦＥＴ１のソース端子に等しい電位にあることによ
り達成される。それによってディプレッション形ＦＥＴ
４の通常は導通しているチャネルが表面からも基板側か
らもその伝導性を変調され、またディプレッション形Ｆ
ＥＴ４の非常に急峻なＩ／Ｕ特性が達成される。しか
し、ディプレッション形ＦＥＴは、その基板端子Ｂがそ
のソース端子と接続されるときにも機能する。しかし、
その場合にはＩ／Ｕ特性はあまり急峻ではない。
遮断特性は、前記のように、基板端子がディプレッショ
ン形ＦＥＴ４のゲート端子と等しい電位および電力用Ｍ
ＯＳＦＥＴ１のソース端子に等しい電位にあることによ
り達成される。それによってディプレッション形ＦＥＴ
４の通常は導通しているチャネルが表面からも基板側か
らもその伝導性を変調され、またディプレッション形Ｆ
ＥＴ４の非常に急峻なＩ／Ｕ特性が達成される。しか
し、ディプレッション形ＦＥＴは、その基板端子Ｂがそ
のソース端子と接続されるときにも機能する。しかし、
その場合にはＩ／Ｕ特性はあまり急峻ではない。
【００１１】図２による回路装置が図１による回路装置
と異なる点は単に、ここでは負荷７が電力用ＭＯＳＦＥ
Ｔ１のドレイン端子Ｄと供給電圧９との間に位置してい
ることである。機能の仕方は等しい。
と異なる点は単に、ここでは負荷７が電力用ＭＯＳＦＥ
Ｔ１のドレイン端子Ｄと供給電圧９との間に位置してい
ることである。機能の仕方は等しい。
【００１２】一層簡単に集積可能な回路装置は、図３に
示されているとおり、電界効果トランジスタ１、２、
３、４とならんで抵抗５および６も電界効果トランジス
タとして構成されていることにより得られる。それらの
ゲート端子はそれぞれそれらのソース端子と接続され
る。こうしてそれらは電流源として動作する。それらの
基板端子Ｂは電界効果トランジスタ１、２、３および４
の基板端子と接続されている。
示されているとおり、電界効果トランジスタ１、２、
３、４とならんで抵抗５および６も電界効果トランジス
タとして構成されていることにより得られる。それらの
ゲート端子はそれぞれそれらのソース端子と接続され
る。こうしてそれらは電流源として動作する。それらの
基板端子Ｂは電界効果トランジスタ１、２、３および４
の基板端子と接続されている。
【００１３】抵抗６、５および１１を選定するための一
般的な規則は、抵抗５が抵抗６および１１よりも約２な
いし３桁高抵抗であることである。抵抗６はたとえば１
ｋΩと１０ｋΩとの間、また抵抗５は１ＭΩ、また抵抗
１１は１ｋΩであってよい。
般的な規則は、抵抗５が抵抗６および１１よりも約２な
いし３桁高抵抗であることである。抵抗６はたとえば１
ｋΩと１０ｋΩとの間、また抵抗５は１ＭΩ、また抵抗
１１は１ｋΩであってよい。
【図１】ソース側の負荷を有する電力用ＭＯＳＦＥＴに
より負荷電流を調節するための回路装置。
より負荷電流を調節するための回路装置。
【図２】ドレイン側の負荷を有する相応の回路装置。
【図３】図１による回路装置の簡単に集積可能な変形
例。
例。
１ 電力用ＭＯＳＦＥＴ ２ ＭＯＳＦＥＴ ３ 制御トランジスタ ５ 抵抗 ４ ディプレッション形ＦＥＴ １１ 抵抗 １２ 節点 Ｂ 基板端子 Ｄ ドレイン端子 Ｇ 制御端子 Ｓ ソース端子
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ライナルト ザンダー ドイツ連邦共和国 8000 ミユンヘン 70 マチアス‐マイヤー‐シユトラーセ ３
Claims (5)
- 【請求項１】 本発明は、電力用ＭＯＳＦＥＴを通って
流れる電流を制限するための分圧器と制御トランジスタ
を有する回路装置であって、分圧器の節点において電力
用ＭＯＳＦＥＴのドレイン‐ソース電圧に追随する電圧
降下を生じ、制御トランジスタは、その負荷区間で電力
用ＭＯＳＦＥＴのゲート端子とソース端子との間に接続
されており、また分圧器の節点における電圧に関係し
て、電力用ＭＯＳＦＥＴのドレイン‐ソース電圧が予め
定められた値を超過するときに導通状態に制御されるよ
うになった回路装置において、 ａ）制御トランジスタ（３）の制御端子とディプレッシ
ョン形ＦＥＴ（４）のドレイン端子（Ｄ）が接続されて
おり、 ｂ）ディプレッション形ＦＥＴ（４）のソース端子
（Ｓ）が分圧器（２、１１）の節点（１２）と接続され
ており、 ｃ）制御トランジスタの制御端子が抵抗（５）を介して
電力用ＭＯＳＦＥＴ（１）のゲート端子（Ｇ）と接続さ
れており、 ｄ）ディプレッション形ＦＥＴのゲート端子（Ｇ）が電
力用ＭＯＳＦＥＴのソース端子と接続されていることを
特徴とする電力用ＭＯＳＦＥＴの電流制限のための回路
装置。 - 【請求項２】 分圧器がＭＯＳＦＥＴ（２）および抵抗
（１１）を含んでおり、抵抗の一方の端子が電力用ＭＯ
ＳＦＥＴ（１）のソース端子と接続されており、またＭ
ＯＳＦＥＴ（２）および抵抗（１１）は、ＭＯＳＦＥＴ
（２）が定格電流において電力用ＭＯＳＦＥＴ（１）に
降下するドレイン‐ソース電圧において飽和範囲内で動
作するように選定されていることを特徴とする請求項１
記載の回路装置。 - 【請求項３】 ディプレッション形ＦＥＴ（４）の基板
（Ｂ）が電力用ＭＯＳＦＥＴ（１）のソース端子（Ｓ）
と接続されていることを特徴とする請求項１または２記
載の回路装置。 - 【請求項４】 電力用ＭＯＳＦＥＴ（１）および制御ト
ランジスタ（３）のゲート端子の間に位置する抵抗
（５）が電流源として構成されていることを特徴とする
請求項１記載の回路装置。 - 【請求項５】 制御トランジスタ（３）がエンハンスメ
ント形ＭＯＳＦＥＴであることを特徴とする請求項１な
いし４の１つに記載の回路装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE4205753 | 1992-02-25 | ||
| DE4205753.1 | 1992-02-25 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0661816A true JPH0661816A (ja) | 1994-03-04 |
Family
ID=6452529
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5054619A Pending JPH0661816A (ja) | 1992-02-25 | 1993-02-22 | 電力用ｍｏｓｆｅｔの電流制限のための回路装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5272399A (ja) |
| EP (1) | EP0557850B1 (ja) |
| JP (1) | JPH0661816A (ja) |
| DE (1) | DE59304709D1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016201693A (ja) * | 2015-04-10 | 2016-12-01 | シャープ株式会社 | 半導体装置 |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE59308057D1 (de) * | 1992-08-04 | 1998-03-05 | Siemens Ag | Ansteuerschaltung für einen Leistungs-MOSFET mit sourceseitiger Last |
| JP2837054B2 (ja) * | 1992-09-04 | 1998-12-14 | 三菱電機株式会社 | 絶縁ゲート型半導体装置 |
| DE4236334A1 (de) * | 1992-10-28 | 1994-05-05 | Bosch Gmbh Robert | Monolithisch integriertes MOS-Endstufenbauteil mit einer Überlast-Schutzeinrichtung |
| US5406130A (en) * | 1993-08-09 | 1995-04-11 | Micrel, Inc. | Current driver with shutdown circuit |
| US5479039A (en) * | 1993-09-23 | 1995-12-26 | Integrated Device Technology, Inc. | MOS electrostatic discharge protection device and structure |
| GB9420572D0 (en) * | 1994-10-12 | 1994-11-30 | Philips Electronics Uk Ltd | A protected switch |
| GB9424666D0 (en) * | 1994-12-07 | 1995-02-01 | Philips Electronics Uk Ltd | A protected switch |
| GB9505350D0 (en) * | 1995-03-16 | 1995-05-03 | British Tech Group | Electronic identification system |
| JP3229809B2 (ja) * | 1995-08-31 | 2001-11-19 | 三洋電機株式会社 | 半導体装置 |
| FR2742933B1 (fr) * | 1995-12-20 | 1998-03-13 | Sgs Thomson Microelectronics | Composant statique et monolithique limiteur de courant et disjoncteur |
| DE19626630C1 (de) * | 1996-07-02 | 1997-09-11 | Siemens Ag | Vorrichtung zum Schalten eines induktiven Verbrauchers |
| US5804955A (en) * | 1996-10-30 | 1998-09-08 | Cherry Semiconductor Corporation | Low voltage current limit circuit with temperature insensitive foldback network |
| US6169439B1 (en) * | 1997-01-02 | 2001-01-02 | Texas Instruments Incorporated | Current limited power MOSFET device with improved safe operating area |
| US6225797B1 (en) | 1999-12-30 | 2001-05-01 | Lockheed Martin Corporation | Circuit for limiting inrush current through a transistor |
| DE10038221C2 (de) * | 2000-08-04 | 2002-06-06 | Infineon Technologies Ag | Überstromgeschützter Halbleiterleistungsschalter, insbesondere zum Schalten niederohmiger Lasten |
| US6504424B1 (en) * | 2001-08-29 | 2003-01-07 | Semiconductor Components Industries Llc | Low voltage metal oxide semiconductor threshold referenced voltage regulator and method of using |
| JP2008026947A (ja) * | 2006-07-18 | 2008-02-07 | Seiko Instruments Inc | ボルテージレギュレータ |
| US7923976B2 (en) * | 2006-12-29 | 2011-04-12 | Texas Instruments Incorporated | Fault protection circuit, method of operating a fault protection circuit and a voltage regulator employing the same |
| US20080284391A1 (en) * | 2006-12-29 | 2008-11-20 | Texas Instruments Incorporated | Fault protection circuit, method of operating a fault protection circuit and a voltage regulator employing the same |
| US7834669B2 (en) * | 2007-12-21 | 2010-11-16 | Nec Electronics Corporation | Semiconductor output circuit for controlling power supply to a load |
| JP6006913B2 (ja) * | 2010-11-19 | 2016-10-12 | ミツミ電機株式会社 | 電流制限回路及び電源回路 |
| US9307615B2 (en) | 2014-07-17 | 2016-04-05 | General Electric Company | Field selectable contactor control modules |
| US11329481B2 (en) | 2020-05-18 | 2022-05-10 | Littelfuse, Inc. | Current limiting circuit arrangement |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2564261B1 (fr) * | 1984-05-09 | 1990-10-19 | Electricite De France | Disjoncteur electronique rapide a pouvoir de coupure tres eleve |
| DE3445340A1 (de) * | 1984-12-12 | 1986-06-19 | Staiber, Heinrich, 8201 Bad Feilnbach | Mosfet - zweirichtungsschalter mit strombegrenzung |
| EP0369048A1 (de) * | 1988-11-15 | 1990-05-23 | Siemens Aktiengesellschaft | Schaltungsanordnung zur Laststromregelung in einem Leistungs-MOSFET |
| FR2642176B1 (fr) * | 1989-01-20 | 1991-05-03 | Sgs Thomson Microelectronics | Dispositif et procede de detection du passage d'un courant dans un transistor mos |
| EP0384937A1 (de) * | 1989-03-03 | 1990-09-05 | Siemens Aktiengesellschaft | Schutzschaltung für einen Leistungs-MOSFET |
-
1993
- 1993-01-15 US US08/004,970 patent/US5272399A/en not_active Expired - Lifetime
- 1993-02-15 EP EP93102352A patent/EP0557850B1/de not_active Expired - Lifetime
- 1993-02-15 DE DE59304709T patent/DE59304709D1/de not_active Expired - Lifetime
- 1993-02-22 JP JP5054619A patent/JPH0661816A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016201693A (ja) * | 2015-04-10 | 2016-12-01 | シャープ株式会社 | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5272399A (en) | 1993-12-21 |
| EP0557850A2 (de) | 1993-09-01 |
| EP0557850B1 (de) | 1996-12-11 |
| EP0557850A3 (en) | 1993-12-22 |
| DE59304709D1 (de) | 1997-01-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0661816A (ja) | 電力用ｍｏｓｆｅｔの電流制限のための回路装置 | |
| US5815027A (en) | Circuit configuration for detecting a load current of a power semiconductor component with a source-side load | |
| JPH0119297B2 (ja) | ||
| EP0814395A3 (en) | Overcurrent sensing circuit for power mos field effect transistor | |
| US8018213B2 (en) | Measuring the current through a load transistor | |
| KR20060120654A (ko) | 파워 스위치 구조 및 방법 | |
| JPH05315852A (ja) | 電流制限回路および電流制限回路用定電圧源 | |
| US5656968A (en) | Circuit arrangement for regulating the load current of a power MOSFET | |
| JPH02182021A (ja) | 電力用ｍｏｓｆｅｔの負荷電流調節回路装置 | |
| JP2715642B2 (ja) | 半導体集積回路 | |
| JP2000500954A (ja) | Ｃｍｏｓコンパレータ | |
| JP2531818B2 (ja) | 半導体集積回路 | |
| JPH04322123A (ja) | 半導体デバイスの過負荷保護回路装置 | |
| EP1079294A1 (en) | Current reference circuit | |
| US4068140A (en) | MOS source follower circuit | |
| KR20000075637A (ko) | 전류 리미터 회로 | |
| US5446406A (en) | Control circuit for an MOS semiconductor component with a source-side load | |
| JP3089873B2 (ja) | 出力回路 | |
| US7301745B2 (en) | Temperature dependent switching circuit | |
| KR970072377A (ko) | 보호 회로 | |
| KR940020669A (ko) | 바이어스 회로(bias circuit) | |
| JPH09213893A (ja) | 半導体装置 | |
| EP1079293B1 (en) | Current reference circuit | |
| JPS55165682A (en) | Mos field effect semiconductor device | |
| EP0735351B1 (de) | Schaltungsanordnung zum Erfassen der Temperatur eines Leistungs-Halbleiterbauelements |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20011115 |