JPH06265584A - 半導体装置 - Google Patents

Abstract

(57)【要約】 【目的】 ＭＯＳ−ＩＣの製造に適し、かつ、入力電圧
と温度変化に対して一定となる定電圧回路単位を構成
し、しかも、この定電圧回路を使用することにより電
圧、電流、温度等の汎用性のある検出手段として使用で
きること。 【構成】 入力端子１と共通入出力端子２と出力端子３
と、入力端子１と出力端子３の間に接続された抵抗４
と、ドレインＤを出力端子３に、ソースＳを共通入出力
端子２に、ゲートＧを入力端子１にぞれぞれ接続したＭ
ＯＳＦＥＴ５によって抵抗４とＭＯＳＦＥＴ５からなる
基本回路単位を形成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、ＭＯＳ（Metal-oxid
e-semiconductor ）−ＩＣに適した簡単な構成の定電圧
回路、温度検出回路、電圧検出回路、電流検出回路とし
て使用可能な半導体装置に関するものである。

【０００２】

【従来の技術】従来のＭＯＳ−ＩＣに適した簡素な構成
の定電圧回路として、ＭＯＳＦＥＴと抵抗を使った定電
圧回路が特開昭５３−１３２７５０号公報等に掲載され
ている。

【０００３】図１４は上記公報に掲載された従来の定電
圧回路の基本的回路構成図である。この定電圧回路は、
ＭＯＳＦＥＴ５が飽和領域において定電流源として動作
するという特性を利用したものであり、ゲートＧをドレ
インＤに直接接続するという構成が基本になっていた。
この回路構成では、第１の入力端子１、共通入出力端子
２に印加する入力電圧Ｖinに対して、ソース・ドレイン
間の出力端子３と共通入出力端子２間の出力電圧Ｖout
は概ね一定になる。

【０００４】

【発明が解決しようとする課題】しかし、特開昭５３−
１３２７５０号公報等に掲載されている技術は、入力端
子１、共通入出力端子２に印加する入力電圧Ｖinに対し
て、ソース・ドレイン間の出力端子３と共通入出力端子
２間の出力電圧Ｖout は概ね一定になるものの、入力電
圧Ｖinが変化するとバイアス電流が変化するため精度の
良い定電圧源とならない。特に、前記公報に掲載の技術
は、ＭＯＳＦＥＴ５の温度特性を考えると、温度変化に
伴なって出力電圧Ｖout は一定にならなくなる。

【０００５】一方、特開昭６３−２２９７５８号公報に
掲載の技術においては、半導体基板上の一部に絶縁膜を
形成し、この絶縁膜上の多結晶シリコン内にダイオード
を形成し、それを温度検出素子として機能させている。
この種の回路は定電圧回路及び温度検出回路としては精
度が良いものの、ダイオードのようなバイポーラ素子を
使用しており、ユニポーラ素子としてのＭＯＳ−ＩＣを
構成するのに適していない。当然、工程が複雑になる。

【０００６】そこで、本発明はＭＯＳ−ＩＣの製造に適
し、かつ、入力電圧と温度変化に対して一定となる定電
圧回路単位を構成し、しかも、この定電圧回路を使用す
ることにより電圧、電流、温度等の汎用性のある検出手
段として使用可能な半導体装置の提供を課題とするもの
である。

【０００７】

【課題を解決するための手段】請求項１の発明にかかる
半導体装置は、入力端子と出力端子の間に接続された抵
抗と、ドレインを出力端子に、ソースを共通入出力端子
に、ゲートを入力端子にぞれぞれ接続したＭＯＳＦＥＴ
からなり、入力端子と共通入出力端子間に入力電圧を印
加するものである。

【０００８】請求項２の発明にかかる半導体装置は、抵
抗と、前記抵抗の一端をゲートに、前記抵抗の他端をド
レインにそれぞれ接続し、前記ゲートとソース間に入力
電圧が印加されるＭＯＳＦＥＴと、前記ＭＯＳＦＥＴの
ドレイン電圧を１個以上の比較手段に入力するものであ
る。

【０００９】請求項３の発明にかかる半導体装置は、抵
抗と、前記抵抗の一端をゲートに、前記抵抗の他端をド
レインにそれぞれ接続し、前記ゲートとソース間に入力
電圧を印加してなるＭＯＳＦＥＴと、前記入力電圧を印
加した直列接続された２個以上の抵抗とを有し、前記Ｍ
ＯＳＦＥＴのドレイン電圧と前記抵抗の接続点の電圧と
を１個以上の比較手段に入力するものである。

【００１０】請求項４の発明にかかる半導体装置は、第
１の抵抗と、前記第１の抵抗の一端をゲートに、前記第
１の抵抗の他端をドレインにそれぞれ接続し、前記ゲー
トとソース間に電圧を印加してなる第１のＭＯＳＦＥＴ
とからなる第１の回路と、同様な構成からなる第２の回
路とを有し、前記第２の回路は前記第１の抵抗とは温度
特性を異にする第２の抵抗とし、前記第１の回路の第１
のドレイン電圧と前記第２の回路の第２のドレイン電圧
を比較手段に入力するものである。

【００１１】請求項５の発明にかかる半導体装置は、第
１の抵抗と、前記第１の抵抗の一端をゲートに、前記第
１の抵抗の他端をドレインにそれぞれ接続し、前記ゲー
トとソース間に入力電圧を印加してなるＭＯＳＦＥＴか
らなる回路と、前記入力電圧を印加する負荷回路及び前
記負荷回路に直列接続した第２の抵抗とを有し、前記負
荷回路と第２の抵抗との接続点の電圧と前記回路のＭＯ
ＳＦＥＴのドレイン電圧とを比較手段で比較する。

【００１２】請求項６の発明にかかる半導体装置は、前
記請求項１乃至請求項５の何れか１つに記載の抵抗を、
半導体からなる抵抗としたものである。

【００１３】請求項７の発明にかかる半導体装置は、前
記請求項１乃至請求項６の何れか１つに記載の抵抗を、
複数の抵抗とし、その複数の抵抗はスイッチ手段によっ
て選択自在としたものである。

【００１４】請求項８の発明にかかる半導体装置は、前
記請求項１乃至請求項７の何れか１つに記載のＭＯＳＦ
ＥＴを、同一材料で同一形状若しくは絶縁膜容量、チャ
ンネル幅、チャンネル長の１つ以上を変更した複数のＭ
ＯＳＦＥＴと複数のスイッチ手段で構成したものであ
る。

【００１５】請求項９の発明にかかる半導体装置は、前
記請求項２、請求項６乃至請求項８の何れか１つに記載
の比較手段を、ＣＭＯＳインバータとしたものである。

【００１６】

【作用】請求項１においては、入力端子と共通入出力端
子との間に、直列接続した抵抗とＭＯＳＦＥＴのドレイ
ンとソースとを接続し、ＭＯＳＦＥＴのゲートと入力端
子とを接続し、その入力端子と共通入出力端子との間に
入力電圧を印加する。そして、ＭＯＳＦＥＴのドレイン
電圧として定電圧を得るものである。特に、ＭＯＳＦＥ
Ｔと抵抗とを同一材料とすれば、出力電圧が温度変化の
影響を受けることがない。

【００１７】請求項２においては、線形領域で動作する
ＭＯＳＦＥＴのドレイン電圧から所定の線形出力を得
て、それを１個以上の比較手段に入力することにより、
入力電圧が所定の値より大きくなったとき、比較手段が
それを出力する。特に、複数の比較手段を有するもので
は、閾値を複数にすることができ、その入力電圧の状態
を明確にすることができる。

【００１８】請求項３においては、ゲートとソース間に
入力電圧を印加してなるＭＯＳＦＥＴのドレイン電圧か
ら定電圧を得る。その定電圧と前記入力電圧を印加した
直列接続された２個以上の抵抗の接続点の電圧とを１個
以上の比較手段で比較することによって、入力電圧が所
定の閾値電圧になったことを判断する。

【００１９】請求項４においては、第１の抵抗の一端を
ゲートに、第１の抵抗の他端をドレインにそれぞれ接続
し、前記ゲートとソース間に電圧を印加してなる第１の
ＭＯＳＦＥＴとからなる第１の回路の第１のドレイン電
圧と、第２の抵抗の一端をゲートに、第２の抵抗の他端
をドレインにそれぞれ接続し、前記ゲートとソース間に
電圧を印加してなる第２のＭＯＳＦＥＴとからなる第２
の回路の第２のドレイン電圧とを比較手段に入力する。
このとき、第１の抵抗とその第１の抵抗と温度特性を異
にする第２の抵抗によって、第１のドレイン電圧と第２
のドレイン電圧の定電圧が温度に依存した変化となる。
第１のドレイン電圧と第２のドレイン電圧の定電圧が特
定の閾値温度でのみ一致するように設定しておけば、両
者間の差をもって温度検出を行なうことができる。

【００２０】請求項５においては、第１の抵抗と、その
第１の抵抗の一端をゲートに、前記第１の抵抗の他端を
ドレインにそれぞれ接続し、前記ゲートとソース間に入
力電圧を印加してなるＭＯＳＦＥＴからなる回路から、
前記ＭＯＳＦＥＴのドレイン電圧として、定電圧を得
る。また、入力電圧を印加する負荷回路に直列接続した
第２の抵抗から、負荷電流に比例した電圧降下を得る。
比較手段で前記ＭＯＳＦＥＴからなる回路のドレイン電
圧の定電圧を基準電圧として、負荷回路に直列接続した
第２の抵抗による電圧降下を比較する。

【００２１】請求項６においては、前記請求項１乃至請
求項５の何れか１つに記載の抵抗を、半導体からなる抵
抗とし、ＭＯＳＦＥＴの温度特性と抵抗の温度特性を一
致させることにより、温度変化の影響をなくすものであ
る。

【００２２】請求項７においては、前記請求項１乃至請
求項６の何れか１つに記載の抵抗を、複数の抵抗とし、
その複数の抵抗はスイッチ手段によって選択自在とした
ものであるから、複数の抵抗によってその特性を変更す
ることができる。

【００２３】請求項８においては、前記請求項１乃至請
求項７の何れか１つに記載のＭＯＳＦＥＴを、同一材料
で同一形状若しくは絶縁膜容量、チャンネル幅、チャン
ネル長の１つ以上を変更した複数のＭＯＳＦＥＴと複数
のスイッチ手段で構成したものであるから、複数のＭＯ
ＳＦＥＴによってその特性を変更することができる。

【００２４】請求項９においては、前記請求項２、請求
項６乃至請求項８の何れか１つに記載の比較手段を、Ｃ
ＭＯＳインバータとしたものであるから、ＩＣ化に好適
である。

【００２５】

【実施例】以下、本発明の半導体装置の実施例を図を用
いて説明する。

【００２６】なお、図中、従来例及び実施例に共通する
同一符号及び記号は従来例及び本発明の実施例の構成部
分と同一または相当する構成部分を示すものである。

【００２７】〈第一実施例〉図１は第一実施例の定電圧
回路の構成を示す回路図である。

【００２８】本実施例の構成は、入力端子１と、共通入
出力端子２と、出力端子３と、前記入力端子１と出力端
子３の間に接続された抵抗４と、ドレインＤを出力端子
３に、ソースＳを共通入出力端子２に、ゲートＧを入力
端子１に接続したｎチャンネルＭＯＳＦＥＴ５とから構
成される。

【００２９】即ち、入力端子１と共通入出力端子２との
間に、直列接続した抵抗値Ｒの抵抗４とＭＯＳＦＥＴ５
のドレインＤとソースＳを接続し、ＭＯＳＦＥＴ５のゲ
ートＧと入力端子１とを接続し、その入力端子１と共通
入出力端子２との間に入力電圧Ｖinを印加する。また、
ＭＯＳＦＥＴ５のドレインＤとソースＳ間の電圧降下を
共通入出力端子２と出力端子３から出力電圧Ｖout とす
る。

【００３０】次に、本実施例の動作について説明する。

【００３１】第一実施例の回路では、ＭＯＳＦＥＴ５の
ドレイン電流Ｉd はＩ、ゲート・ソース間電圧ＶgsはＶ
in、ドレイン・ソース間電圧ＶdsはＶout に各々相当す
る。また、このＭＯＳＦＥＴ５の閾値電圧はＶt とす
る。

【００３２】ＭＯＳＦＥＴ５の動作点を線形領域（Ｖds
＜Ｖgs−Ｖt ）にした場合、次式が成り立つ。

【００３３】

【数１】

【００３４】

【数２】

【００３５】ここでＫは

【００３６】

【数３】

【００３７】μｎ：チャンネルの平均電子移動度 Ｃ：絶縁膜容量 Ｗ：チャンネル幅 Ｌ：チャンネル長 また、電流Ｉは全て抵抗４を流れるため

【００３８】

【数４】

【００３９】

【数５】

【００４０】数２、数５より、

【００４１】

【数６】

【００４２】数６を温度一定の条件のもとに、入力電圧
Ｖinが変動することを想定して、入力電圧Ｖinで微分す
ると、

【００４３】

【数７】

【００４４】

【数８】

【００４５】数８でｄＶout ／ｄＶin＝０となる条件、
即ち、出力電圧Ｖout の変動が入力電圧Ｖinの変動に依
存しない条件は、

【００４６】

【数９】

【００４７】

【数１０】

【００４８】となり、電源電圧Ｖinの変動に関与するこ
となく、出力電圧Ｖout が一定になる条件が存在するこ
とがわかる。

【００４９】次に、本実施例の温度特性について説明す
る。

【００５０】数１０で温度の影響を最も受けるのはチャ
ンネルの平均電子移動度μｎであり、室温付近ではチャ
ンネルの平均電子移動度μｎは絶対温度Ｔに対してＴ
^-3/2からＴ^-5/2に比例して変化するため、絶縁膜容量
Ｃ、チャンネル幅Ｗ、チャンネル長Ｌ、抵抗値Ｒが温度
に対して不変であれば出力電圧Ｖout はＴ^3/2 からＴ
^5/2に比例して変化することになる。ここで、抵抗値Ｒ
に着目し、抵抗４を拡散抵抗にした場合、抵抗値Ｒは

【００５１】

【数１１】

【００５２】ｑ：電子の電荷量 Ｎd ：ドナー不純物の濃度 ｌ：拡散抵抗の長さ ｗ：拡散抵抗の幅 ｔ：拡散抵抗の厚さ で表され、数１０、数１１より

【００５３】

【数１２】

【００５４】となり、温度に対しても出力電圧Ｖout を
一定とすることができる。

【００５５】図２は本実施例の温度Ｔと出力電圧Ｖout
の概略特性を説明する説明図を示すものである。

【００５６】数６で温度一定の条件のもとに、入力電圧
Ｖinが変動することを想定したが、拡散抵抗を用いるこ
とにより数１２に示すように、出力電圧Ｖout は温度と
入力電圧Ｖinの変化に影響されることなく一定となる。

【００５７】ここで、本実施例に必要な拡散抵抗は、半
導体基板表面にイオン注入等で形成された拡散層や多結
晶シリコン等の半導体薄膜が利用可能であり、これらの
半導体抵抗はイオン注入や不純物拡散等により温度特性
を調整可能であるため、拡散抵抗に限らずチャンネルの
平均電子移動度μｎと等しい温度特性を有するものであ
れば定電圧化は可能である。更に、抵抗の温度特性を適
当に選択することで所望の温度特性を持った定電圧回路
とすることも可能である。

【００５８】また、図１ではＭＯＳＦＥＴ５がｎチャン
ネルＭＯＳＦＥＴの場合を示したが、ｐチャンネルの場
合は、電流方向が逆になること以外は同様の回路構成で
実現できる。

【００５９】このように、本実施例の回路構成により、
半導体基板上に集積可能で、入力電圧に対して一定であ
り、かつ、温度に対しては一定若しくは所望の温度特性
を有する定電圧回路とすることができる。

【００６０】逆に、このような特性を利用して温度検出
回路や電圧検出回路等に使用することも可能であり、簡
単な回路構成の温度検出回路や電圧検出回路とすること
もできる。

【００６１】〈第二実施例〉図３は本実施例の定電圧回
路に定電圧出力の電圧切替機能を持たせた場合の回路図
である。

【００６２】入力端子１と共通入出力端子２との間に、
直列接続した抵抗値Ｒの抵抗４とＭＯＳＦＥＴ５のドレ
インＤとソースＳを接続し、ＭＯＳＦＥＴ５のゲートＧ
の入力として入力端子１または共通入出力端子２の切替
えを行なうスイッチ６が接続されている。また、ＭＯＳ
ＦＥＴ５のドレインＤとソースＳ間には、ＭＯＳＦＥＴ
１５のドレインＤとソースＳが接続されており、ＭＯＳ
ＦＥＴ１５のゲートＧの入力として入力端子１または共
通入出力端子２の切替えを行なうスイッチ１６が接続さ
れている。

【００６３】そして、入力端子１と共通入出力端子２と
の間に入力電圧Ｖinを印加し、ＭＯＳＦＥＴ５のドレイ
ンＤとソースＳ間の電圧降下、ＭＯＳＦＥＴ１５のドレ
インＤとソースＳ間の電圧降下を、共通入出力端子２と
出力端子３から出力電圧Ｖout として出力している。

【００６４】ここで、ＭＯＳＦＥＴ５と並列に接続した
ＭＯＳＦＥＴ１５は、各々のゲートにスイッチ６，１６
を接続しており、ＭＯＳＦＥＴ５，１５が同一形状若し
くはチャンネル幅Ｗのみ異なる場合には、スイッチ接続
状態により数１０におけるチャンネル幅Ｗが変化するこ
とになり、チャンネル幅Ｗに反比例した電圧が得られる
ことになる。当然、絶縁膜容量Ｃによってもその絶縁膜
容量Ｃに反比例した電圧が得られることになるが、チャ
ンネル幅Ｗはマスクによって設定でき、ＭＯＳ−ＩＣの
製造に好適な構成となる。

【００６５】〈第三実施例〉図４は本実施例の定電圧回
路に電圧切替機能を持たせた他の事例を示す回路図であ
る。

【００６６】入力端子１と共通入出力端子２との間に
は、抵抗値Ｒの抵抗４とスイッチ７、ＭＯＳＦＥＴ５の
ドレインＤとソースＳが直列接続されている。また、抵
抗４とスイッチ７の直列回路には、抵抗値Ｒ24の抵抗２
４とスイッチ１７の直列回路が並列接続されている。Ｍ
ＯＳＦＥＴ５のゲートＧの入力は入力端子１に接続され
ている。

【００６７】そして、入力端子１と共通入出力端子２と
の間に入力電圧Ｖinを印加し、ＭＯＳＦＥＴ５のドレイ
ン電圧を共通入出力端子２と出力端子３から出力電圧Ｖ
outとして出力している。

【００６８】ここで、抵抗値Ｒの抵抗４とスイッチ７の
直列回路に、並列接続されている抵抗値Ｒ24の抵抗２４
とスイッチ１７の直列回路は、第二実施例のＭＯＳＦＥ
Ｔ５，１５がチャンネル幅Ｗのみ異なるものとしたのに
比べて、本実施例の場合には、抵抗４と抵抗２４の抵抗
値Ｒまたは抵抗値Ｒ24をスイッチ７，１７を介して接続
することにより、数１０における抵抗Ｒを変化させ、そ
の抵抗値に反比例した出力電圧Ｖout を得るものであ
る。本実施例では、抵抗４及び抵抗２４を並列に接続し
ているが、直列に接続してもよいことは当然である。ま
た、抵抗４及び抵抗２４の抵抗値Ｒと抵抗値Ｒ24は同一
抵抗値としてもよいし、互いに異にする抵抗値としても
よい。何れにせよ、第一実施例で説明した拡散抵抗を使
用するものである。

【００６９】〈第四実施例〉図５は本実施例で使用した
定電圧回路を種々の検出回路に適用するときの概念図を
示すものである。

【００７０】入力端子１と共通入出力端子２との間に直
列接続した抵抗値Ｒの抵抗４とＭＯＳＦＥＴ５のドレイ
ンＤとソースＳを接続し、ＭＯＳＦＥＴ５のゲートＧと
入力端子１とを接続し、その入力端子１と共通入出力端
子２との間に入力電圧Ｖinを印加する。また、ＭＯＳＦ
ＥＴ５のドレインＤとソースＳ間の電圧降下をレベル判
定回路８を介して出力端子３に出力し、それを出力電圧
Ｖout とする。

【００７１】ここで、数１０は所望の温度・入力電圧特
性を得られるように抵抗４を選択することにより、入力
電圧Ｖinに対してＭＯＳＦＥＴ５のドレイン電圧Ｖ1 は
一定となるが、この条件下でもチャンネルの平均電子移
動度μｎは温度に依存し、温度が変化すると温度に比例
してドレイン電圧Ｖ1 は高くなる。そこで、レベル判定
回路８により、所定の閾値電圧を設定することにより、
所定の温度の検出ができる。また、数１２の条件を充足
する拡散抵抗からなる抵抗４を決定し、レベル判定回路
８の閾値電圧として他の電圧若しくは電流に比例した電
圧と比較することにより、所定の電圧または電流の検出
ができる。

【００７２】〈第五実施例〉図６は本実施例の定電圧回
路を使って電圧検出回路を構成するときの回路図を示す
ものであり、図７は本実施例の定電圧回路を使って電圧
検出回路を構成した回路の動作説明図である。

【００７３】入力端子１と共通入出力端子２との間に直
列接続した抵抗値Ｒの抵抗４とＭＯＳＦＥＴ５のドレイ
ンＤとソースＳを接続し、ＭＯＳＦＥＴ５のゲートＧと
入力端子１とを接続し、その入力端子１と共通入出力端
子２との間に入力電圧Ｖinを印加する。また、ＭＯＳＦ
ＥＴ５のドレイン電圧Ｖ1 を、ｐチャンネルＭＯＳＦＥ
Ｔ９とｎチャンネルＭＯＳＦＥＴ１０とから構成される
インバータ１１に入力し、インバータ１１の出力を出力
端子３に導き、それを出力電圧Ｖout とする。

【００７４】なお、数１２の条件を充足する拡散抵抗か
らなる抵抗４を決定し、ＭＯＳＦＥＴ５のドレイン電圧
Ｖ1 が所定の電圧レベルになったかどうかをｐチャンネ
ルＭＯＳＦＥＴ９とｎチャンネルＭＯＳＦＥＴ１０とか
ら構成されるインバータ１１で判定する。このときの検
出電圧はインバータ１０の閾値電圧Ｖで決まる値とな
る。

【００７５】次に、本実施例の動作について説明する。

【００７６】例えば、入力電圧Ｖinを０から徐々に上昇
させていくとき、最初はインバータ１１のｐチャンネル
ＭＯＳＦＥＴ９がオフ状態、ｎチャンネルＭＯＳＦＥＴ
１０がオン状態で、その閾値電圧Ｖよりも、ＭＯＳＦＥ
Ｔ５のドレイン電圧Ｖ1 の方が電圧が高いため出力電圧
Ｖout は０であるが、更に、入力電圧Ｖinを上昇させる
と、閾値電圧ＶTHを境に逆転してインバータ１１のｐチ
ャンネルＭＯＳＦＥＴ９がオン状態、ｎチャンネルＭＯ
ＳＦＥＴ１０がオフ状態となり、出力電圧Ｖout は入力
電圧Ｖinに等しくなる。したがって、入力電圧Ｖinの閾
値電圧ＶTHを検出できる。インバータ１１の閾値電圧Ｖ
は温度の影響をほとんど受けず、また、ドレイン電圧Ｖ
1 も温度に対して一定にすることが可能であるため高精
度の電圧検出が可能である。

【００７７】〈第六実施例〉図８は本実施例の定電圧回
路を使って電圧検出回路を構成する他の事例の回路図を
示すものである。

【００７８】入力端子１と共通入出力端子２との間に直
列接続した抵抗値Ｒの抵抗４とＭＯＳＦＥＴ５のドレイ
ンＤとソースＳを接続し、ＭＯＳＦＥＴ５のゲートＧと
入力端子１とを接続し、その入力端子１と共通入出力端
子２との間に入力電圧Ｖinを印加する。また、入力電圧
Ｖinは抵抗１２及び抵抗１３の直列回路に印加され、そ
れらの抵抗の値の抵抗値Ｒ12と抵抗値Ｒ13によって分圧
されて分圧電圧Ｖ2 となる。この分圧電圧Ｖ2 とＭＯＳ
ＦＥＴ５のドレイン電圧Ｖ1 の出力は比較回路２５に入
力される。なお、抵抗１２及び抵抗１３は同一温度特性
のものであり、好ましくは、数１２の条件を充足する拡
散抵抗からなる抵抗４と同一とするのがよい。

【００７９】次に、本実施例の動作について説明する。

【００８０】例えば、入力電圧Ｖinを０から徐々に上昇
させていくとき、抵抗値Ｒ12と抵抗値Ｒ13によって分圧
された分圧電圧Ｖ2 は比例して増加する。しかし、ＭＯ
ＳＦＥＴ５のドレイン電圧Ｖ1 は途中で定電圧となるか
ら、ドレイン電圧Ｖ1 を基準電圧に設定すれば、分圧電
圧Ｖ2 がドレイン電圧Ｖ1 を越えるとき、それまで出力
電圧Ｖout が０であったものが、急激に高い電圧とな
る。したがって、入力電圧Ｖinが基準電圧のドレイン電
圧Ｖ1 より高いか否かを検出できる。抵抗１２及び抵抗
１３、抵抗４を同一温度特性としたものでは、温度の影
響をほとんど受けず、また、ドレイン電圧Ｖ1 も温度に
対して一定にすることが可能であるため高精度の電圧検
出が可能である。

【００８１】なお、この回路において検出電圧にヒステ
リシス特性を持たせる場合は、図３または図４のような
定電圧回路を用いることもできるが、抵抗１２と抵抗１
３を３個以上直列につないだ抵抗に置換し、各抵抗の接
点の電圧を選択的に分圧電圧Ｖ2 とすることによっても
可能である。

【００８２】〈第七実施例〉図９は本実施例の定電圧回
路を使って電圧検出回路を構成する他の事例の回路図を
示すもので、図１０は本実施例の定電圧回路を使って電
圧検出回路を構成した回路の動作説明図である。

【００８３】本実施例の定電圧回路を使って電圧検出回
路を構成する回路は、第８図に示した第六実施例の抵抗
１２と抵抗１３の直列回路を、ｐチャンネルＭＯＳＦＥ
Ｔ３５と抵抗３４とからなる直列回路に置換したもので
ある。したがって、ｎチャンネルＭＯＳＦＥＴ５と抵抗
４とからなる定電圧回路と、ｐチャンネルＭＯＳＦＥＴ
３５と抵抗３４とからなる定電圧回路が構成され、ｎチ
ャンネルＭＯＳＦＥＴ５と抵抗４とからなる定電圧回路
のドレイン電圧Ｖ1 と、ｐチャンネルＭＯＳＦＥＴ３５
と抵抗３４とからなる定電圧回路の分圧電圧Ｖ2 とを、
比較回路２５で比較するものである。

【００８４】次に、本実施例の動作について説明する。

【００８５】入力電圧Ｖinを「０」から徐々に上昇させ
ていくとき、ｎチャンネルＭＯＳＦＥＴ５のドレイン電
圧Ｖ1 は途中で定電圧となる。逆に、ｐチャンネルＭＯ
ＳＦＥＴ３５を介して出力された抵抗３４の電圧降下か
らなる分圧電圧Ｖ2 はｐチャンネルＭＯＳＦＥＴ３５の
飽和により途中から上昇することになる。ドレイン電圧
Ｖ1 を基準電圧に設定すれば分圧電圧Ｖ2 がドレイン電
圧Ｖ1 を越えるとき、それまで出力電圧Ｖout が「０」
であったものが、急激に高い電圧となる。したがって、
入力電圧Ｖinが基準電圧のドレイン電圧Ｖ1 より高いか
否かを検出できる。特に、本実施例では所望の閾値電圧
ＶTHでドレイン電圧Ｖ1 と分圧電圧Ｖ2が等しくなるよ
うに、ｎチャンネルＭＯＳＦＥＴ５と抵抗４とからなる
定電圧回路のドレイン電圧Ｖ1 と、ｐチャンネルＭＯＳ
ＦＥＴ３５と抵抗３４とからなる定電圧回路の分圧電圧
Ｖ2 の何れかの値を設定すればよい。

【００８６】なお、この回路においても検出電圧にヒス
テリシス特性を持たせる場合は、図３または図４のよう
な定電圧回路を用いることができる。

【００８７】〈第八実施例〉図１１は本実施例の定電圧
回路を使って温度検出回路を構成する事例の回路図を示
すもので、図１２は本実施例の定電圧回路を使って温度
検出回路を構成した回路の動作説明図である。

【００８８】本実施例においては、ｎチャンネルＭＯＳ
ＦＥＴ５と抵抗４とからなる定電圧回路と、同じくｎチ
ャンネルＭＯＳＦＥＴ４５と抵抗４４とからなる定電圧
回路が構成され、ｎチャンネルＭＯＳＦＥＴ５と抵抗４
とからなる定電圧回路のドレイン電圧Ｖ11と、ｎチャン
ネルＭＯＳＦＥＴ４５と抵抗４４とからなる定電圧回路
のドレイン電圧Ｖ12とを、比較回路２５で比較するもの
である。

【００８９】なお、ここで、抵抗４と抵抗４４の温度特
性は互いに異にするものであり、所定の閾値温度ＴTHで
ドレイン電圧Ｖ11とドレイン電圧Ｖ12が一致するもので
あるがドレイン電圧Ｖ11とドレイン電圧Ｖ12の特性は、
両者が必ずしもその特性の対称性を必要とするものでは
ない。

【００９０】次に、本実施例の動作について説明する。

【００９１】温度を徐々に上昇させていくとき、ｎチャ
ンネルＭＯＳＦＥＴ５のドレイン電圧Ｖ11は定電圧状態
にあっても、その定電圧状態のドレイン電圧Ｖ11が順次
降下する。逆に、ｎチャンネルＭＯＳＦＥＴ４５のドレ
イン電圧Ｖ12は定電圧状態にあっても、その定電圧状態
のドレイン電圧Ｖ12が順次上昇する。したがって、ドレ
イン電圧Ｖ11が基準電圧のドレイン電圧Ｖ12より高いか
否かによって温度が検出できる。特に、本実施例では所
望の閾値温度ＴTHでドレイン電圧Ｖ11とドレイン電圧Ｖ
12が等しくなるように、ｎチャンネルＭＯＳＦＥＴ５と
抵抗４とからなる定電圧回路のドレイン電圧Ｖ11と、ｐ
チャンネルＭＯＳＦＥＴ４５と抵抗４４とからなる定電
圧回路の分圧電圧Ｖ12の何れかの値を設定すればよい。

【００９２】また、ＭＯＳＦＥＴ５とＭＯＳＦＥＴ４５
を同一形状とすれば、ドレイン電圧Ｖ11とドレイン電圧
Ｖ12が等しくなる閾値温度ＴTHは高い精度で検出でき
る。また、ＭＯＳＦＥＴ５とＭＯＳＦＥＴ４５の一方の
ＭＯＳＦＥＴ５またはＭＯＳＦＥＴ４５を何らかの定電
圧回路に置換することもできる。

【００９３】〈第九実施例〉図１３は本実施例の定電圧
回路を使って電流検出回路を構成する事例の回路図を示
すものである。

【００９４】入力端子１と共通入出力端子２との間に直
列接続した抵抗値Ｒの抵抗４とＭＯＳＦＥＴ５のドレイ
ンＤとソースＳを接続し、ＭＯＳＦＥＴ５のゲートＧと
入力端子１とを接続し、その入力端子１と共通入出力端
子２との間に入力電圧Ｖinを印加する。また、入力電圧
Ｖinは負荷回路５０及び抵抗５１の直列回路に印加さ
れ、それらの負荷回路５０と抵抗値Ｒ51によって分圧さ
れて検出電圧Ｖ50となる。この検出電圧Ｖ50とＭＯＳＦ
ＥＴ５のドレイン電圧Ｖ51の出力は比較回路２５に入力
される。このとき、抵抗５１の抵抗値Ｒ51は負荷回路５
０の負荷電流に応じて設定される。

【００９５】次に、本実施例の動作について説明する。

【００９６】まず、ｎチャンネルＭＯＳＦＥＴ５のドレ
イン電圧Ｖ51は定電圧状態にあるとする。負荷回路５０
の負荷電流が増加すると、負荷電流に比例した検出電圧
Ｖ50は負荷電流の増加に応じて上昇する。したがって、
ドレイン電圧Ｖ51は定電圧状態にあり、かつ、比較回路
２５の基準電圧となっているから、負荷電流に比例した
検出電圧Ｖ50がドレイン電圧Ｖ51を越えたとき、比較回
路２５の出力は反転する。これによって所望の負荷電流
の検出が可能となる。

【００９７】上記のように、各実施例の半導体装置は、
入力端子１と共通入出力端子２と出力端子３と、入力端
子１と出力端子３の間に接続された抵抗４と、ドレイン
Ｄを出力端子３に、ソースＳを共通入出力端子２に、ゲ
ートＧを入力端子１にぞれぞれ接続したＭＯＳＦＥＴ５
とを具備するものであり、抵抗４とＭＯＳＦＥＴ５から
なる第一実施例から第九実施例に示すように、基本回路
単位を有するものであり、請求項１の実施例の構成に相
当する。

【００９８】したがって、ＭＯＳＦＥＴ５を線形領域で
動作させたとき、そのドレイン電圧として定電圧を得る
定電圧回路となる。特に、ＭＯＳＦＥＴ５と抵抗４とを
同一材料とすれば、出力電圧Ｖout が温度Ｔの変化の影
響を受けることがない。また、抵抗４及びＭＯＳＦＥＴ
５からなる回路は、レベル判定回路８、比較回路２５と
の組合せにより、電圧、電流、温度等の汎用性のある検
出手段として使用できる基本回路となる。

【００９９】上記実施例の半導体装置は、抵抗４と、抵
抗４の一端をゲートＧに、抵抗４の他端をドレインＤに
それぞれ接続し、ゲートＧとソースＳ間に入力電圧Ｖin
を印加してなるＭＯＳＦＥＴ５と、ＭＯＳＦＥＴ５のド
レイン電圧を入力するレベル判定回路８とを具備するも
のである。第三実施例及び第四実施例に示すように、基
本回路単位を有するものであり、請求項２の実施例の構
成に相当する。しかし、本発明を実施する場合には、閾
値の異なる複数のレベル判定回路８を用意し、複数の閾
値に対応出力する回路とすることもできる。

【０１００】したがって、抵抗４とＭＯＳＦＥＴ５から
なる基本回路単位を持ち、線形領域で動作するＭＯＳＦ
ＥＴ５のドレイン電圧から所定の線形出力を得て、それ
を１個以上のレベル判定回路８に入力することにより、
入力電圧Ｖinが所定の値より大きくなったとき、レベル
判定回路８がそれを出力するものであるから、入力電圧
Ｖinの大きさの判定を行なうことができる。

【０１０１】上記実施例の半導体装置は、抵抗４と、抵
抗４の一端をゲートＧに、抵抗４の他端をドレインＤに
それぞれ接続し、ゲートＧとソースＳ間に入力電圧Ｖin
を印加してなるＭＯＳＦＥＴ５と、入力電圧Ｖinを印加
した直列接続された２個以上の抵抗１２，１３と、ＭＯ
ＳＦＥＴ５のドレイン電圧と抵抗１２，１３の接続点の
電圧とを比較する比較回路２５とを具備するものであ
る。第六実施例に示すように、基本回路単位を有するも
のであり、請求項３の実施例の構成に相当する。しか
し、本発明を実施する場合には、閾値の異なる複数の比
較回路２５を用意し、複数の閾値に対応出力する回路と
することもできる。

【０１０２】上記実施例の半導体装置は、第１の抵抗４
と、第１の抵抗４の一端をゲートＧに、第１の抵抗４の
他端をドレインＤにそれぞれ接続し、ゲートＧとソース
Ｓ間に入力電圧Ｖinを印加してなる第１のＭＯＳＦＥＴ
５とからなる第１の回路と、第１の抵抗４とは温度特性
を異にする第２の抵抗４４と、第２の抵抗４４の一端を
ゲートＧに、第２の抵抗４４の他端をドレインＤにそれ
ぞれ接続し、ゲートＧとソースＳ間に電圧を印加してな
る第２のＭＯＳＦＥＴ４５とからなる第２の回路と、第
１の回路の第１のドレイン電圧Ｖ11と第２の回路の第２
のドレイン電圧Ｖ12を入力する比較回路２５とを具備す
るものである。第八実施例に示すように、基本回路単位
を有するものであり、請求項４の実施例の構成に相当す
る。

【０１０３】したがって、抵抗４とＭＯＳＦＥＴ５から
なる基本回路単位を持つ第１の回路の第１のドレイン電
圧と、同様の構成からなる第２の回路の第２のドレイン
電圧とを比較回路２５に入力し、第１の抵抗４とその第
１の抵抗４と温度特性を異にする第２の抵抗４４によっ
て、第１のドレイン電圧と第２のドレイン電圧の定電圧
が温度に依存した変化となり、第１のドレイン電圧と第
２のドレイン電圧の定電圧が特定の閾値温度でのみ一致
するように設定しておけば、両者間の差をもって温度Ｔ
の検出を行なうことができ、前記基本回路単位の一方の
みを単体で定電圧回路として使用しても温度検出機能を
持ち、かつ、その場合には定電圧回路としても機能する
ことができる。

【０１０４】上記実施例の半導体装置は、入力電圧Ｖin
を印加する負荷回路５０と直列接続した第２の抵抗５１
との接続点の電圧と、基本回路単位を持つ回路のＭＯＳ
ＦＥＴ５のドレイン電圧とを比較する比較回路２５とを
具備するものである。第九実施例に示すように、基本回
路単位を有するものであり、請求項５の実施例の構成に
相当する。

【０１０５】したがって、抵抗４とＭＯＳＦＥＴ５から
なる基本回路単位を持つ回路のＭＯＳＦＥＴ５のドレイ
ン電圧として定電圧を得て、入力電圧Ｖinを印加する負
荷回路５０に直列接続した第２の抵抗５１から、負荷電
流５０に比例した電圧降下を得、比較回路２５でＭＯＳ
ＦＥＴ５からなる回路のドレイン電圧の定電圧を基準電
圧として、負荷回路５０に直列接続した第２の抵抗５１
による電圧降下を比較することにより、負荷回路５０の
電流検出を行なうことができる。

【０１０６】上記実施例の半導体装置は、前記請求項１
乃至請求項５の何れか１つに記載の抵抗４を、半導体か
らなる抵抗、所謂、拡散抵抗とし、ＭＯＳＦＥＴ５の温
度特性と抵抗４の温度特性を一致させることにより、同
一基板に成長させることができ、熱的環境を均一化する
ことによって、温度変化に影響をなくすものであり、第
一実施例乃至第九実施例に共通し、請求項６の実施例の
構成に相当する。

【０１０７】上記実施例の半導体装置は、前記請求項１
乃至請求項６の何れか１つに記載の抵抗４を、複数の抵
抗４，２４とし、その複数の抵抗４，２４はスイッチ
７，１７によって選択自在としたものであるから、複数
の抵抗４，２４によってその特性を変更することができ
る。したがって、抵抗４とＭＯＳＦＥＴ５からなる基本
回路単位を持つ回路のＭＯＳＦＥＴ５のドレイン電圧と
して、複数の定電圧を得ることができる。図４において
は、抵抗を２個としているが、本発明を実施する場合に
は、２個以上に適用できることは勿論である。これは請
求項７の実施例の構成に相当する。

【０１０８】上記実施例の半導体装置は、前記請求項１
乃至請求項７の何れか１つに記載のＭＯＳＦＥＴ５を、
同一材料で絶縁膜容量、チャンネル幅、チャンネル長の
１つ以上を変更した複数のＭＯＳＦＥＴ５，１５と複数
のスイッチ６，１６で構成したものであるから、複数の
ＭＯＳＦＥＴ５，１５をスイッチ６，１６によって切替
えその特性を変更することができる。このとき、同一材
料で同一形状若しくは絶縁膜容量、チャンネル幅、チャ
ンネル長の１つ以上を変更したＭＯＳＦＥＴとすること
により、スイッチ６，１６によって切替えたとき、温度
条件によって予測できない出力を得るようなことがな
い。これは請求項８の実施例の構成に相当する。

【０１０９】上記実施例の半導体装置は、前記請求項
２、請求項６乃至請求項８の何れか１つに記載のレベル
判定手段を、ＣＭＯＳインバータとしたものであるか
ら、ＩＣ化に好適であり、両者を単一の基板上に形成す
ることができる。コンパクト化でき、また、温度の影響
を少なくすることができる。

【０１１０】なお、第四実施例及び第五実施例のレベル
判定回路８は、シュミット回路等の内蔵する閾値によっ
てその入力する電圧を判断するものであり、閾値電圧が
用意されている比較回路が使用でき、本発明を実施する
場合には、結果的に、自己が持つ閾値、例えば、トラン
ジスタのベース・エミッタ間電圧、ダイオードの順方向
電圧降下、定電圧ダイヤード等や、または、特定の閾値
とを比較する例えば、差動増幅器、オペアンプ、ウイン
ド型比較器等からなる比較手段であればよい。

【０１１１】また、前記実施例のスイッチ６，１６、
７，１７は通常スイッチング回路としてＭＯＳＦＥＴの
論理回路が使用されるが、本発明を実施する場合には、
それに限定されるものではなく、アナログスイッチ回路
等が使用でき、結果的に外的条件によってスイッチング
動作するスイッチ手段であればよい。

【０１１２】

【発明の効果】請求項１の発明の半導体装置において
は、入力端子と共通入出力端子との間に、直列接続した
抵抗とＭＯＳＦＥＴのドレインとソースとを接続し、Ｍ
ＯＳＦＥＴのゲートと入力端子とを接続し、その入力端
子と共通入出力端子との間に入力電圧を印加し、ＭＯＳ
ＦＥＴを線形領域で動作させたとき、そのドレイン電圧
として定電圧を得るものである。特に、ＭＯＳＦＥＴと
抵抗とを同一材料とすれば、出力電圧が温度変化の影響
を受けることがない。また、抵抗及びＭＯＳＦＥＴから
なる回路は、ＭＯＳＦＥＴを線形領域で動作させたとき
定電圧回路として動作し、レベル判定手段、比較手段と
の組合せにより、電圧、電流、温度等の汎用性のある検
出手段として使用できる基本回路となる効果を奏する。

【０１１３】請求項２の発明の半導体装置においては、
抵抗とＭＯＳＦＥＴからなる基本回路単位を持ち、線形
領域で動作するＭＯＳＦＥＴのドレイン電圧から所定の
線形出力を得て、それを１個以上のレベル判定手段に入
力することにより、入力電圧が所定の値より大きくなっ
たとき、レベル判定手段がそれを出力するものであるか
ら、入力電圧の大きさの判定を行なうことができる。特
に、複数のレベル判定手段を有するものでは、閾値を複
数にすることができ、その入力電圧の複数レベルを判別
することができる。

【０１１４】請求項３の発明の半導体装置においては、
抵抗とＭＯＳＦＥＴからなる基本回路単位を持ち、ＭＯ
ＳＦＥＴのドレイン電圧から定電圧を得る。その定電圧
と前記入力電圧を印加した直列接続された２個以上の抵
抗の接続点の電圧とを１個以上のレベル判定手段で比較
することによって、入力電圧が所定の閾値電圧になった
ことを判断できる。また、このとき、抵抗の接続点の電
圧を複数用意することにより、レベル判定にヒステリシ
スを持たせることができる。そして、複数のレベル判定
手段とすることにより、その入力電圧の複数レベルを判
別することができる。

【０１１５】請求項４の発明の半導体装置においては、
抵抗とＭＯＳＦＥＴからなる基本回路単位を持つ第１の
回路の第１のドレイン電圧と、同様に、第２の回路の第
２のドレイン電圧とを比較回路に入力し、第１の抵抗と
その第１の抵抗と温度特性を異にする第２の抵抗によっ
て、第１のドレイン電圧と第２のドレイン電圧の定電圧
が温度に依存した変化となり、第１のドレイン電圧と第
２のドレイン電圧の定電圧が特定の閾値温度でのみ一致
するように設定しておけば、両者間の差をもって温度検
出を行なうことができ、前記基本回路単位の一方のみを
単体で定電圧回路として使用しても温度検出機能を持
ち、かつ、定電圧回路としても機能することができる効
果がある。

【０１１６】請求項５の発明の半導体装置においては、
抵抗とＭＯＳＦＥＴからなる基本回路単位を持つ回路の
ＭＯＳＦＥＴのドレイン電圧として定電圧を得て、入力
電圧を印加する負荷回路に直列接続した第２の抵抗か
ら、負荷電流に比例した電圧降下を得、比較回路で前記
ＭＯＳＦＥＴからなる回路のドレイン電圧の定電圧を基
準電圧として、負荷回路に直列接続した第２の抵抗によ
る電圧降下を比較することにより、負荷回路の電流検出
を行なうことができる。

【０１１７】請求項６の発明の半導体装置においては、
前記請求項１乃至請求項５の何れか１つに記載の抵抗
を、半導体からなる抵抗とし、ＭＯＳＦＥＴの温度特性
と抵抗の温度特性を一致させることにより、ＭＯＳＦＥ
Ｔと抵抗とを同一基板状で、しかも、同一温度特性の材
料で形成できるから、温度変化の影響をなくすことがで
きる。

【０１１８】請求項７の発明の半導体装置においては、
前記請求項１乃至請求項６の何れか１つに記載の抵抗
を、複数の抵抗とし、その複数の抵抗はスイッチ手段に
よって選択自在としたものであるから、複数の抵抗によ
ってその出力電圧の特性を変更することができ、また、
閾値の切替えにより、ヒステリシスを持たせることもで
きる。

【０１１９】請求項８の発明の半導体装置においては、
前記請求項１乃至請求項７の何れか１つに記載のＭＯＳ
ＦＥＴを、同一材料で同一形状若しくは絶縁膜容量、チ
ャンネル幅、チャンネル長の１つ以上を変更した複数の
ＭＯＳＦＥＴと複数のスイッチ手段で構成したものであ
るから、複数のＭＯＳＦＥＴをスイッチ手段によって切
替えその特性を変更することができる。また、温度条件
によって出力条件が変化することがない。

【０１２０】請求項９の発明の半導体装置においては、
前記請求項２、請求項６乃至請求項８の何れか１つに記
載のレベル判定手段を、ＣＭＯＳインバータとしたもの
であるから、ＩＣ化に好適である。

【図面の簡単な説明】

【図１】図１は本発明の半導体装置における第一実施例
の定電圧回路の構成を示す回路図である。

【図２】図２は本発明の半導体装置における第一実施例
の温度と出力電圧の概略特性を説明する説明図である。

【図３】図３は本発明の半導体装置における第二実施例
の定電圧回路に定電圧出力の電圧切替機能を持たせた場
合の回路図である。

【図４】図４は本発明の半導体装置における第三実施例
の定電圧回路に電圧切替機能を持たせた場合の回路図で
ある。

【図５】図５は本発明の半導体装置における第四実施例
で使用した定電圧回路を種々の検出回路に適用するとき
の概念図である。

【図６】図６は本発明の半導体装置における第五実施例
の定電圧回路を使った電圧検出回路を構成する回路図で
ある。

【図７】図７は本発明の半導体装置における第五実施例
の定電圧回路を使った電圧検出回路を構成した回路の動
作説明図である。

【図８】図８は本発明の半導体装置における第六実施例
の定電圧回路を使って電圧検出回路を構成する回路図で
ある。

【図９】図９は本発明の半導体装置における第七実施例
の定電圧回路を使った電圧検出回路を構成する回路図で
ある。

【図１０】図１０は本発明の半導体装置における第七実
施例の定電圧回路を使った電圧検出回路を構成した回路
の動作説明図である。

【図１１】図１１は本発明の半導体装置における第八実
施例の定電圧回路を使った温度検出回路を構成する回路
図である。

【図１２】図１２は本発明の半導体装置における第八実
施例の定電圧回路を使った温度検出回路を構成した回路
の動作説明図である。

【図１３】図１３は本発明の半導体装置における第九実
施例の定電圧回路を使った電流検出回路を構成する回路
図である。

【図１４】図１４は従来の定電圧回路の基本的回路構成
図である。

【符号の説明】

１ 入力端子 ２ 共通入出力端子 ３ 出力端子 ４ 抵抗 ５ ＭＯＳＦＥＴ ８ レベル判定回路 ２５ 比較回路 Ｄ ドレイン Ｓ ソース Ｇ ゲート

Claims (9)

【特許請求の範囲】
1. 【請求項１】 入力端子と共通入出力端子と出力端子
   と、 前記入力端子と前記出力端子の間に接続された抵抗と、 ドレインを前記出力端子に、ソースを前記共通入出力端
   子に、ゲートを前記入力端子にぞれぞれ接続したＭＯＳ
   ＦＥＴとを具備することを特徴とする半導体装置。
2. 【請求項２】 抵抗と、 前記抵抗の一端をゲートに、前記抵抗の他端をドレイン
   にそれぞれ接続し、前記ゲートとソース間に入力電圧を
   印加するＭＯＳＦＥＴと、 前記ＭＯＳＦＥＴのドレイン電圧を入力する１個以上の
   比較手段とを具備することを特徴とする半導体装置。
3. 【請求項３】 抵抗と、 前記抵抗の一端をゲートに、前記抵抗の他端をドレイン
   にそれぞれ接続し、前記ゲートとソース間に入力電圧を
   印加するＭＯＳＦＥＴと、 前記入力電圧を印加する直列接続された２個以上の抵抗
   と、 前記ＭＯＳＦＥＴのドレイン電圧と前記抵抗の接続点の
   電圧とを比較する１個以上の比較手段とを具備すること
   を特徴とする半導体装置。
4. 【請求項４】 第１の抵抗と、前記第１の抵抗の一端を
   ゲートに、前記第１の抵抗の他端をドレインにそれぞれ
   接続し、前記ゲートとソース間に電圧を印加してなる第
   １のＭＯＳＦＥＴとからなる第１の回路と、 前記第１の抵抗とは温度特性を異にする第２の抵抗と、
   前記第２の抵抗の一端をゲートに、前記第２の抵抗の他
   端をドレインにそれぞれ接続し、前記ゲートとソース間
   に電圧を印加してなる第２のＭＯＳＦＥＴとからなる第
   ２の回路と、 前記第１の回路の第１のドレイン電圧と前記第２の回路
   の第２のドレイン電圧を入力する比較手段とを具備する
   ことを特徴とする半導体装置。
5. 【請求項５】 第１の抵抗と、前記第１の抵抗の一端を
   ゲートに、前記第１の抵抗の他端をドレインにそれぞれ
   接続し、前記ゲートとソース間に入力電圧を印加するＭ
   ＯＳＦＥＴからなる回路と、 前記入力電圧を印加する負荷回路及び前記負荷回路に直
   列接続した第２の抵抗と、 前記負荷回路と第２の抵抗との接続点の電圧と前記回路
   のＭＯＳＦＥＴのドレイン電圧とを比較する比較手段と
   を具備することを特徴とする半導体装置。
6. 【請求項６】 前記抵抗は、半導体からなる抵抗である
   ことを特徴とする請求項１乃至請求項５の何れか１つに
   記載の半導体装置。
7. 【請求項７】 前記抵抗は、複数の抵抗とし、その複数
   の抵抗はスイッチ手段によって選択自在としたことを特
   徴とする請求項１乃至請求項６の何れか１つに記載の半
   導体装置。
8. 【請求項８】 前記ＭＯＳＦＥＴは、同一材料で同一形
   状若しくは絶縁膜容量、チャンネル幅、チャンネル長の
   １つ以上を変更した複数のＭＯＳＦＥＴと複数のスイッ
   チ手段で構成したことを特徴とする請求項１乃至請求項
   ７の何れか１つに記載の半導体装置。
9. 【請求項９】 前記比較手段は、ＣＭＯＳインバータと
   したことを特徴とする請求項２、請求項６乃至請求項８
   の何れか１つに記載の半導体装置。