JP3657193B2 - 温度検出回路 - Google Patents
温度検出回路 Download PDFInfo
- Publication number
- JP3657193B2 JP3657193B2 JP2000383176A JP2000383176A JP3657193B2 JP 3657193 B2 JP3657193 B2 JP 3657193B2 JP 2000383176 A JP2000383176 A JP 2000383176A JP 2000383176 A JP2000383176 A JP 2000383176A JP 3657193 B2 JP3657193 B2 JP 3657193B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- resistor
- voltage
- current
- temperature detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
- G01K7/00—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements
- G01K7/01—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using semiconducting elements having PN junctions
Landscapes
- Measuring Temperature Or Quantity Of Heat (AREA)
- Amplifiers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、比較検出回路に関し、特に、温度検出を行なう検出回路に関する。
【０００２】
【従来の技術】
従来の比較増幅検出回路として、例えば特開平５−１４０７３号公報には、差動増幅器を用いた比較器において増幅用素子としてデプレション型ＭＯＳトランジスタを用い、低レベル領域の入力電圧でもディジタル信号出力を得るようにした比較器が提案されている。図１０は、同公報に提案される比較器の回路構成を示す図であり、ドレインが電源に接続されゲートとソースが接続されたデプレション型トランジスタ２０１により得た定電流は、カレントミラー回路を構成するエンハンスメント型トランジスタ２０２、２０７の入力側に基準電流として入力され、カレントミラー回路の出力電流は、ソースが共通接続されゲートに入力端子１０、１１が接続されており、ドレインが負荷素子（ドレインが電源に接続され、ゲートとソースが共通接続されたデプレション型トランジスタ）２０３、２０５に接続され差動対をなすトランジスタ２０４、２０６に対して駆動電流として供給され、トラジスタ２０６のドレインは、デプレション型トランジスタ２０８とエンハンスメント型トランジスタ２０９よりなるインバータの入力、すなわちトランジスタ２０９ゲートに接続され、インバータで反転増幅されて出力端子１２に出力される。
【０００３】
また、自動車電装用途で用いられている比較器として、図１２に示すような回路が知られている。制御ＧＮＤ１６上に構成された電源１、制御ＩＣ１３、パワーＧＮＤ１８上に構成されたバッテリー２２２、ローサイドＩＰＤ（インテリジェント・パワー・デバイス）２２０、負荷２２１と、インターフェイスのための抵抗２１１、２１２、２１４、２１５、２１７、２１８、トランジスタ２１３、２１６、定電圧ダイオード２１９と、を備えて構成されている。
【０００４】
図１２に示した回路の動作は、制御ＩＣ１３の出力電圧を、抵抗２１１、２１２で分圧した電圧を、ＮＰＮ型トランジスタ２１３のベースに与え、トランジスタ２１３をオン・オフすることにより、ＰＮＰ型トランジスタ２１６をオン・オフし、バッテリー２２２の電圧を、定電圧ダイオード２１９でクランプして、ローサイドＩＰＤ２２０の入力に信号を与える。
【０００５】
また特開平６−２４４４１４号公報には、温度検出回路として、図１３（Ａ）に示すように、デプレション型トランジスタ２２３により得た定電流を、直列接続されたダイオード群２２４に流し、デプレション型トランジスタ２２３とダイオード群２２４との接続点電位をエンハンスメント型トランジスタ２２６のゲートに入力し、トランジスタ２２６のスレショルド電圧ＶＴと比較することにより、図１３（Ｂ）に示す温度依存性を利用して、温度検出をおこなう構成が開示されている。
【０００６】
【発明が解決しようとする課題】
しかしながら、上記した従来の回路は下記記載の問題点を有している。
【０００７】
図１０に示した比較器では、使用する入力電圧に合わせてトランジスタ２０９のスレショルド電圧ＶＴを変える必要がある。したがって、半導体集積回路装置とする場合には、トランジスタ２０９のスレショルド電圧ＶＴを変える工程の追加となり、極めて汎用性の少ないものとなる。
【０００８】
その理由は、デプレション型トランジスタ２０３、２０５も定電流源であるため、
（トランジスタ２０３、２０５の電流）＜（トランジスタ２０７の電流）＜（トランジスタ２０３と２０５の和電流）
が、入力１０、１１に対して、トランジスタ２０９のゲート電圧が変化できる条件であり、そのため、図１１に示すように、
入力１０の電圧≦入力１１の電圧
の範囲では、デプレション型トランジスタ２０６がトランジスタ２０５の電流を制限するため、トランジスタ２０７のドレイン電圧は、
（入力１０の電圧）−（トランジスタ２０６のスレショルド電圧ＶＴ）となり、トランジスタ２０９のゲート電圧は、ほぼ電源１の電圧となり、
また、入力１０の電圧≧入力１１の電圧
の範囲では、デプレション型トランジスタ２０４がトランジスタ２０３の電流を制限するため、トランジスタ２０７のドレイン電圧は、
（入力１１の電圧）−（トランジスタ２０４のＶＴ）
となり、トランジスタ２０４のドレイン電圧はほぼ電源１の電圧となり、トランジスタ２０９のゲート電圧は、ほぼトランジスタ２０７のドレイン電圧の電圧となる。
【０００９】
トランジスタ２０９のゲート電圧は、電源１から、｛（入力１１の電圧）−（トランジスタ２０４のスレショルド電圧ＶＴ）｝までの範囲となるためである。
【００１０】
また図１２に示した回路では、制御ＩＣ１３とローサイドＩＰＤ２２０との間に、抵抗２１１、２１２とトランジスタ２１３とで構成される抵抗内蔵トランジスタと、抵抗２１４、２１５とトランジスタ２１６とで構成される抵抗内蔵トランジスタとが必要とされており、装置の小型化を困難としている。
【００１１】
その理由は、一般的な制御ＩＣ１３の出力電圧が、
ＶＯＨ≧ＶＤＤ×０．７、
ＶＯＬ≦０．３×ＶＤＤ
但し、ＶＯＨは出力電圧のハイレベル、ＶＯＬは出力電圧のロウレベルである。またＶＤＤは、電源１の電圧で、例えば５±０．５Ｖであり、ＧＮＤ間変動電圧１７（たとえば、±１．５Ｖ）を考えると、ローサイドＩＰＤ２２０からは制御ＩＣ１３のハイレベル・ロウレベルを識別できないことにある。
【００１２】
そして図１３（Ａ）に示した回路においては、検出温度のバラツキ範囲が広い、という問題点を有している。
【００１３】
その理由は、ダイオード群２２４のＶＦの温度依存性を、例えば２ｍＶ／℃×５段＝１０ｍＶ／℃とし、トランジスタ２２６のスレショルド電圧ＶＴのバラツキを±３００ｍＶとすると、検出温度のバラツキ範囲は、
±３００ｍＶ÷１０ｍＶ／℃＝±３０℃程度となるためである。
【００１４】
したがって、本発明は、上記問題点に鑑みてなされたもにであって、その目的は、入力電圧に関わらず、動作可能とした比較回路を備えた検出回路を提供することにある。
【００１５】
本発明の他の目的は、抵抗内蔵トランジスタが不要とし、装置の小型化を図る検出回路を提供することにある。
【００１６】
本発明のさらに別の目的は、検出のバラツキを縮減し、精度を向上する検出回路を提供することにある。
【００１７】
【課題を解決するための手段】
前記目的を達成する本発明の温度検出回路は、カレントミラー回路の入力側を構成する第１のトランジスタがダイオードを介してグランドに接続され、第１、第２の抵抗の共通接続点と電源との間に電流源をなす第３のトランジスタが接続され、前記カレントミラー回路の入力側、出力側を構成する第１、第２のトランジスタが前記第１、第２の抵抗にそれぞれ接続し、前記第１、第２のトランジスタと前記第１、第２の抵抗との接続点電位を入力とする電圧比較器を備えた構成としてもよい。あるいは、直列接続された第１のダイオード群と、直列接続された第２のダイオード群と、前記第１、第２のダイオード群にそれぞれ流れる電流の負荷をなす第１、第２の負荷素子と、前記第１、第２のダイオード群と前記第１、第２の負荷素子との接続点電位を入力とする電圧比較器と、を備え、前記第１、第２のダイオード群のダイオードの段数が異なる。
【００１８】
前記ダイオード群の代わりに、エミッタ・ベース間、およびベース・コレクタ間に、それぞれ第１、第２の抵抗を接続したトランジスタを備えてもよい。
【００１９】
本発明において、前記第１、第２の電流源がともにデプレション型トランジスタよりなる。
【００２０】
また本発明の温度検出回路は、カレントミラー回路の入力側を構成する第１のトランジスタがダイオードを介してグランドに接続されるとともに、能動負荷をなす第３のトランジスタと第１の抵抗を介して電源に接続され、前記カレントミラー回路の出力側を構成する第２のトランジスタは第２の抵抗を介して電源に接続され、前記第１、第２の抵抗の端子電位を入力とする電圧比較器と、を備える。
【００２１】
【発明の実施の形態】
本発明の実施の形態について説明する。本発明は、（第１、第２の入力電圧の差電圧）＋（トランジスタ（図１の４）のスレショルド電圧ＶＴ）を、スレショルド電圧ＶＴをもつ出力トランジスタ（図１の９）のゲートに印加することにより、入力電圧の差電圧を、そのままスレショルド電圧ＶＴに重畳させ、入力電圧の絶対値に関わらず、出力をオン・オフあるいは入力電圧差を増幅させる。
【００２２】
入力電圧を入力するバッファ回路（ソースフォロワ回路）をなすトランジスタ（図１の２、５）と、カレントミラー回路を構成するトランジスタ（図１の４、７）と、バッファ回路の出力（トランジスタのソース）とカレントミラー回路の入力端と出力端との間に接続された抵抗素子（図１の３、６）と、出力をオン・オフ、あるいは入力電圧差を増幅するトランジスタ（図１の９）と、を有する。
【００２３】
｛（入力（図１の１０）電圧）−（トランジスタ（図１の２）のスレショルドＶＴ）−（トランジスタ（図１の４）のスレショルドＶＴ）｝÷（抵抗（図１の３））
なる電流Ｉ０が、カレントミラー回路の入力側のトランジスタ（図１の４）に流れ、同一電流値の電流がカレントミラー回路の出力側トランジスタ（図１の７）に流れる。
【００２４】
｛（入力（図１の１１）電圧）−（トランジスタ（図１の５）のスレショルドＶＴ）−（抵抗（図１の６）×Ｉ０）｝
なる電圧が、トランジスタ（図１の９）にゲート電圧として印加され、トランジスタ（図１の２）とトランジスタ（図１の５）、抵抗（図１の３）と抵抗（図１の６）、トランジスタ（図１の４）とトランジスタ（図１の７）を、同じ特性（トランジスはチャネル幅Ｗ、チャネル長Ｌ、又はＷ／Ｌ比を合わせる、抵抗は例えば同一サイズ）のものにすることにより、トランジスタ（図１の９）のゲート電圧が、
｛（入力（図１の１０）電圧）−（入力（図１の１１）電圧）＋（トランジスタ（図１の４）のスレショルド電圧ＶＴ）｝
となり、入力電圧の絶対値に関わらず、出力をオン・オフあるいは入力電圧差を増幅させることができる。
【００２５】
また本発明は、制御ＩＣの出力および制御ＧＮＤの電圧を引き上げ、その電圧をコンパレータで比較する。より具体的には、制御ＩＣの出力電圧（図２の１５）を電源方向へ引き上げるための、抵抗あるいはトランジスタ（図２の１９）と、抵抗（図２の２０）と、制御ＧＮＤの電圧を引き上げるための、抵抗あるいはトランジスタ（図２の２１）と、抵抗（図２の２２）と、コンパレータ（図２の２４）とを有する。
【００２６】
制御出力端子（図２の１５）の電圧と、制御ＧＮＤ（図２の１６）との関係は、ＧＮＤ間変動電圧（図２の１７）に関わらないため、その両者の電圧を、抵抗（図２の１９、２０、２１、２２）を用いて、電源端子（図２の１４）との間に分圧した電圧、あるいは抵抗（図２の１９、２１）の代わりに、デプレション型トランジスタ等による定電流源を構成し、その両者の電圧を、一定電圧引き上げた電圧をコンパレータ（図２の２４）で比較する。
【００２７】
半導体集積回路装置においては、絶対値バラツキよりも相対値バラツキのほうが格段に小さく、またダイオードの絶対値バラツキは小さいことより、トランジスタのスレショルド電圧ＶＴ絶対値の依存性が少ない回路を構成している。より具体的には、相対的な電流値、すなわち電流比、を供給するトランジスタ（図３の１０１、１０３）と、温度により端子間電圧を変化させるダイオード群（図３の１０２、１０４）と、電圧変化の差を検出するコンパレータ（図３の２４）と、を有する。
【００２８】
あるいは、温度により端子間電圧を変化させるダイオード（図６、図７の１１１）と、その電圧変化を電流増幅させるカレントミラー回路（図６、図７の１１０、１１３）と、電流変化を電圧に変える抵抗（図６の１０８、１１２、図７の１１５、１１６）と、コンパレータ（図６、図７の２４）とを有する。
【００２９】
デプレション型トランジスタ（図３の１０１）による大きい定電流を、段数の少ないダイオード群（図３の１０２）に与え、デプレション型トランジスタ（図３の１０３）による小さい定電流を、段数の多いダイオード群（図３の１０４）に与えることにより、図５のように、電流による温度依存性の違いを利用して、温度検出をおこなう。
【００３０】
あるいは、同じ定電流を段数の少ないダイオード群（図３の１０２）と、段数が多く接合面積の大きいダイオード群（図３の１０４）に与えることにより、電流による温度依存性の違いを利用して、温度検出をおこなう。
【００３１】
あるいは、温度により端子間電圧が変化するダイオード（図６、図７の１１１）により、カレントミラー回路（図６、図７の１１０、１１３）の電流増幅を変化させ、電流変化を電圧に変える抵抗（図６の１０８、１１２および図７の１１５、１１６）の電圧変化を、コンパレータ（図６、図７の２４）で検出する。
【００３２】
【実施例】
本発明の実施例について図面を参照して詳細に説明する。
【００３３】
図１は、本発明の一実施例をなす電圧比較器の構成を示す図である。図１を参照すると、本発明の一実施例は、ドレインが電源に接続されゲートがそれぞれ入力端子１０、１１に接続されたトランジスタ２、５と、トランジスタ２、５のソースに一端をそれぞれ接続した抵抗３、６と、抵抗３の他端にドレインとゲートを接続しソースを接地したトランジスタ４と、抵抗６の他端にドレインを接続し、ゲートをトランジスタ４のゲートに共通接続しソースを接地したトランジスタ７と、ソースが接地され、ゲートが、トランジスタ７のドレインと抵抗６との接続点に接続されたトランジスタ９と、ゲートとソースを接続してトランジスタ９のドレインに接続しドレインを電源に接続したトランジスタ８とを備え、トランジスタ９のドレインを出力端子１２に接続して構成されている。トランジスタ４、７はカレントミラー回路を構成し、トランジスタ８はトランジスタ９の負荷を構成している。
【００３４】
入力端子１０の入力電圧をＶＩＮ１０、トランジスタ２、４のスレショルド電圧をＶＴ２、ＶＴ４、抵抗３の抵抗値をＲ３とすると、
Ｉ０＝（ＶＩＮ１０−ＶＴ２−ＶＴ４）／Ｒ３ …（１）
なる電流Ｉ０が、カレントミラー回路の入力側トランジスタ４に流れ、同じ電流値の電流が、カレントミラー回路の出力側トランジスタ７に流れる。そして、入力端子１１の入力電圧をＶＩＮ１１、トランジスタ５のスレショルド電圧をＶＴ５、抵抗６の抵抗値をＲ６とすると、
ＶＧ９＝ＶＩＮ１１−ＶＴ５−Ｒ６×Ｉ０ …（２）
なる電圧が、トランジスタ９のゲート電圧として印加される。
【００３５】
トランジスタ２とトランジスタ５、抵抗３と抵抗６、トランジスタ４とトランジスタ７を同じ特性（幅、長さを合わせる等）とにしておくことにより、トランジスタ２とトランジスタ５のスレショルド電圧は等しく（ＶＴ２＝ＶＴ５＝ＶＴ）、抵抗３と抵抗６の抵抗値が等しく（Ｒ３＝Ｒ６＝Ｒ）、トランジスタ９のゲート電圧は、次式（３）を表される。
【００３６】
ＶＧ９＝ＶＩＮ１１−ＶＴ−Ｒ×（ＶＩＮ１０−ＶＴ−ＶＴ４）／Ｒ＝ＶＩＮ１０−ＶＩＮ１１＋ＶＴ４ …（３）
【００３７】
したがって、トランジスタ９のスレショルド電圧ＶＴを、トランジスタ４とトランジスタ７を同じ特性（幅、長さを合わせる等）のものにしておくことにより、入力電圧の絶対値にかかわらず、トランジスタ９は、出力１２をオン・オフあるいは入力電圧差（ＶＩＮ１０−ＶＩＮ１１）を増幅出力することができる。
【００３８】
なお、抵抗３、６は、同じ特性のものであれば、抵抗素子に限定されるものでなく、トランジスタ２、５は、エンハンスメント型でもデプレション型でも、バイポーラ型トランジスタでもよい。
【００３９】
またトランジスタ４、７、９は、ＭＯＳＦＥＴ型でもバイポーラ型でもよいし、トランジスタ８は、デプレション型でも抵抗体でもよい。
【００４０】
さらに、抵抗３と抵抗６の電圧降下が同じであれば、たとえば抵抗３と抵抗６との抵抗比が、ほぼカレントミラー回路のミラー比（出力側トランジスタ７と入力側トランジスタ４の電流駆動能力の比、バイポーラトランジスタの場合、エミッタ面積比、ＭＯＳトランジスタと場合、Ｗ／Ｌ比の比）の逆数であればよい。
【００４１】
例えばトランジスタ７のトランスコンダクタンスパラメータが、トランジスタ４のトランスコンダクタンスパラメータのＮ倍の場合、抵抗６の抵抗値Ｒ６と抵抗Ｒ３の抵抗値Ｒ３は、Ｒ６／Ｒ３＝１／Ｎとされる。
【００４２】
図２は、本発明の関連発明の一例の構成を示す図である。図２を参照すると、この例は、制御ＧＮＤ１６上に構成された電源１、制御ＩＣ１３、ＣＭＯＳ標準ロジック２１０と、電源端子１４と制御ＩＣ１３の制御出力端子１５間に接続された抵抗１９、２０と、電源端子１４と制御ＧＮＤ間に接続された抵抗２１、２２と、パワーＧＮＤ１８と電源端子１４を電源とし、抵抗１９、２０による分圧電位、抵抗２１、２２による分圧電位を入力とするコンパレータ２４と、を備え、コンパレータ２４は、図１に示した前記実施例と同一のものである。
【００４３】
電源１の電圧をＶＤＤ、制御出力端子１５の電圧をＶＯ、抵抗１９、２０、２１、２２の抵抗値をそれぞれＲ１９、Ｒ２０、Ｒ２１、Ｒ２２とすると、電源端子１４と制御出力端子１５を、抵抗１９、２０で分圧した電圧は、制御ＧＮＤ１６基準で、
ＶＤＤ×Ｒ２０／（Ｒ１９＋Ｒ２０）＋ＶＯ×Ｒ１９／（Ｒ１９＋Ｒ２０）
となり、
電源端子１４と制御ＧＮＤ１６を、抵抗２１、２２で分圧した電圧は、
ＶＤＤ×Ｒ２２／（Ｒ２１＋Ｒ２２）
となるため、
ＧＮＤ間変動電圧１７に無関係な両電圧差を、コンパレータ２４で検出することになる。
【００４４】
なお、抵抗１９および抵抗２１の代わりに、デプレション型トランジスタ等による定電流源を構成し、制御出力端子１５および制御ＧＮＤ１６の電圧を、抵抗２０、あるいは、抵抗２２×各定電流値により、一定電圧を引き上げたものを、コンパレータ２４で比較してもよい。
【００４５】
抵抗を使用する場合には、コンパレータの両入力差は、制御出力端子１５と制御ＧＮＤ１６との電圧差よりも小さくなるが、定電流源を使用する場合には、制御出力端子１５と制御ＧＮＤ１６との電圧差そのままとなり、コンパレータ２４の性能の影響を受けにくい。
【００４６】
ただし、デプレション型トランジスタを作るためには、製造工程の追加が必要であるため、半導体集積回路装置全体の構成により、選択できる。
【００４７】
なお、コンパレータ２４は、上記した構成に限定されず、別の電圧比較器で構成してもよい。
【００４８】
図３は、本発明の実施例をなす温度検出器の構成を示す図である。図３を参照すると、本発明の実施例の温度検出器は、電源のドレインを接続し、ゲートとソースを接続したデプレション型トランジスタ１０１、１０３と、デプレション型トランジスタ１０１、１０３のソースに接続したダイオード群１０２、１０４と、デプレション型トランジスタ１０１、１０３とダイオード群１０２、１０４との接続点電位を入力して比較するコンパレータ２４と、を備えて構成されている。ダイオード群１０２のダイオードの段数はダイオード群１０４のダイオードの段数よりも少ない。コンパレータ２４は、図１に示した前記実施例と同一の構成とされる。
【００４９】
デプレション型トランジスタ１０１による大きい定電流を、段数の少ないダイオード群１０２に与え、デプレション型トランジスタ１０３による小さい定電流を、段数の多いダイオード群１０４に与えることにより、図５に示すように、電流による温度依存性の違いを利用して、温度検出をおこなう。
【００５０】
あるいは、同一の定電流を、段数の少ないダイオード群１０２と、段数が多く接合面積の大きいダイオード群１０４に与えることにより、電流による温度依存性の違いを利用して、温度検出をおこなう。
【００５１】
また、ダイオード群１０２、ダイオード群１０４の代わりに、図４に示すように、トランジスタ１０７のエミッタ・ベース間、およびベース・コレクタ間に、それぞれ抵抗１０５、１０６を接続し、トランジスタ１０７のエミッタ・ベータ間の電圧をＶＢＥ、抵抗１０５、１０６の抵抗値Ｒ１０５、Ｒ１０６とし、ダイオードの順電圧降下をＶＦとして、
ＶＢＥ＝ＶＦ×（Ｒ１０５＋Ｒ１０６）／Ｒ１０５
とすることにより、図３では、ダイオードの順電圧降下ＶＦの整数倍にしか設定できなかったものを、任意の値に設定することができる。
【００５２】
このように、半導体集積回路装置においては、絶対値バラツキよりも相対値バラツキのほうが格段に小さいこと、およびダイオードの絶対値バラツキは小さいことを考慮し、トランジスタのスレショルド電圧ＶＴの絶対値の依存性が少ない回路とすることにより、図１３（Ａ）に示した従来の温度検出回路では、スレショルド電圧ＶＴ絶対値のバラツキ以外を含めて、検出温度のバラツキ範囲が±３２℃程度であったものが、例えば±９℃程度となる。
【００５３】
図６は、本発明の別の実施例の構成を示す図である。図６を参照すると、本発明の第４の実施例は、カソードが接地されたダイオード１１１と、ソースをダイオード１１１のアノードに接続し、ドレインとゲートを接続したエンハンスメント型トランジスタ１１０と、トランジスタ１１０のドレインにソースとゲートを接続したデプレション型トランジスタ１０９と、トランジスタ１０９のドレインと電源間に接続された抵抗１０８と、ソースを接地し、ゲートをトランジスタ１１０のゲートに共通接続したエンハンスメント型トランジスタ１１３と、トランジスタ１１３のドレインと電源間に接続された抵抗１１２と、抵抗１０８とトランジスタ１０９の接続点、抵抗１１２とトランジスタ１１３の接続点電位を入力とするコンパレータ２４を備えて構成されている。
【００５４】
デプレション型トランジスタ１０９の定電流を、抵抗１０８、エンハンスメント型トランジスタ１１０、ダイオード１１１に供給し、エンハンスメント型トランジスタ１１３のゲートに、トランジスタ１１０のスレショルド電圧ＶＴとダイオード１１１のＶＦの和を印加し、そのゲート電圧に則したトランジスタ１１３のドレイン電流を抵抗１１２に与え、抵抗１０８、１１２の端子電圧をコンパレータ２４で比較する。
【００５５】
温度が変化すると、図８に示すように、トランジスタ１１３のゲートにかかる電圧が、主としてダイオード１１１のＶＦの温度変化により変わり、トランジスタ１１０の電流と、トランジスタ１１３の電流の比が変化する。検出したい温度での電流比を、抵抗１１２：抵抗１０８とすることにより、コンパレータ２４で温度検出する。
【００５６】
図７は、本発明の別の実施例の構成の変形を示す図である。図７を参照すると、デプレション型トランジスタ１１４による定電流を、抵抗１１５、トランジスタ１１０、ダイオード１１１とからなるパスと、抵抗１１６、トランジスタ１１３とからなるパスに分流する。図６に示した構成と同様に、温度が変化すると、図８に示すように、トランジスタ１１３のゲートにかかる電圧が、主としてダイオード１１１の順方向電圧降下ＶＦの温度変化により変わり、トランジスタ１１０の電流と、トランジスタ１１３の電流の比が変化する。
【００５７】
検出したい温度での電流比を、抵抗１１６：抵抗１１５とすることにより、コンパレータ２４で温度検出する。
【００５８】
本実施例によれば、従来（図１３（Ａ）参照）、スレショルド電圧ＶＴの絶対値バラツキ以外を含めて、検出温度のバラツキ範囲が±３２℃程度であったものが、例えば±２４℃程度となる。図３と比べて、検出温度のバラツキ範囲は広いが、ダイオード数をすくなくできるため、半導体集積回路装置の小型化を図ることができる。
【００５９】
図９は、本発明のさらに別の実施例の構成を示す図であり、図１、図２、図３、図６に示した回路をチップ上に作成した場合の半導体基板断面の一例を示す図である。図９を参照すると、Ｎ−層１５２、Ｐウエル１５３、Ｎウエル１５４、Ｐ層１５５、Ｎ＋層１５７、電極１５８、ポリシリコン層１５９、絶縁層１６０、Ｐ＋層１６１、Ｐ型ポリシリコン層１６２、Ｎ型ポリシリコン層１６３からなる、図に示すように、ＮｃｈＭＯＳＦＥＴ、ポリシリコン抵抗、ＰＮＰトランジスタ、ポリシリコンダイオード、パワーＭＯＳＦＥＴが構成されている。
【００６０】
図９に示す構成は、トランジスタをＮチャネルＭＯＳＦＥＴで、抵抗をポリシリコン抵抗で、ダイオードをポリシリコンダイオードで構成したものであり、保護機能内蔵パワーＭＯＳＦＥＴの一例として示す。なお、図９において、Ｎ型をＰ型に、Ｐ型をＮ型にすることにより、ＰチャネルパワーＭＯＳＦＥＴの場合で使用するＰｃｈＭＯＳＦＥＴ、ＮＰＮトランジスタで構成してもよい。またパワーＭＯＳＦＥＴを同一基板上に備える構成としなくてもよい。また、各デバイスは、絶縁層上に構成してもよいし、絶縁層下の単結晶中に構成してもよい。
【００６１】
【発明の効果】
以上説明したように、本発明によれば、下記記載の効果を奏する。
【００６２】
本発明の第１の効果は、入力電圧の絶対値に関わらず、出力をオンオフあるいは入力電圧差を増幅させることができる、ということである。
【００６３】
その理由は、本発明においては、両入力電圧の差電圧＋トランジスタ（図１の４）のスレショルド電圧ＶＴを、ＶＴなるスレショルド電圧をもつ出力トランジスタ（図１の９）のゲートに印加することにより、入力電圧の差電圧をそのままＶＴに重畳させ、入力電圧の絶対値に関わらず、出力をオンオフあるいは入力電圧差を増幅させることができるからである。
【００６４】
本発明の関連発明によれば、抵抗内蔵トランジスタを不要としており、装置の小型化を図ることができる。
【００６５】
その理由は、制御ＩＣの出力および制御ＧＮＤの電圧を引き上げ、その電圧をコンパレータで比較することにより、抵抗内蔵トランジスタを用いずに、パワーＧＮＤ側から、制御ＩＣのハイレベル・ロウレベルを識別できる、ためである。
【００６６】
本発明のさらに別の効果は、検出温度のバラツキ範囲を狭くすることができる、ということである。
【００６７】
その理由は、絶対値バラツキよりも相対値バラツキのほうが格段に小さいこと、およびダイオードの絶対値バラツキは小さく、本発明においては、トランジスタのＶＴ絶対値の影響を受けにくい回路構成としたためである。
【図面の簡単な説明】
【図１】本発明の一実施例の構成を示す図である。
【図２】本発明の関連発明の例の構成を示す図である。
【図３】本発明の第２の実施例の構成を示す図である。
【図４】本発明の第２の実施例の構成の別の例を示す図である。
【図５】本発明の第２の実施例の動作を説明するための特性図である。
【図６】本発明の第３の実施例の構成を示す図である。
【図７】本発明の第３の実施例の構成の別の例を示す図である。
【図８】本発明の第３の実施例の動作を説明するための特性図である。
【図９】本発明を半導体装置に作成した場合の構成の一例を示す断面図である。
【図１０】従来の比較増幅検出回路を示す図である。
【図１１】図１０に示した回路の動作を説明するための特性図である。
【図１２】従来の別の比較増幅検出回路の構成を示す図である。
【図１３】従来の別の比較増幅検出回路の構成を示す図であり、（Ａ）は回路構成、（Ｂ）は動作を説明するための図である。
【符号の説明】
１ 電源
２、４、５、７、８、９、１０１、１０３、１０７、１０９、１１０、１１３、１１４、２０１、２０２、２０３、２０４、２０５、２０６、２０７、２０８、２０９、２１３、２１６、２２３、２２５、２２６ トランジスタ
３、６、１９、２０、２１、２２、２３、１０５、１０６、１０８、１１２、１１５、１１６、２１１、２１２、２１４、２１５、２１７、２１８ 抵抗
１０、１１ 入力
１２ 出力
１３ 制御ＩＣ
１４ 電源端子
１５ 制御出力端子
１６ 制御ＧＮＤ
１７ ＧＮＤ間変動電圧
１８ パワーＧＮＤ
２４ コンパレータ
１０２、１０４、１１１、２２４ ダイオード群
１５１ Ｎ＋基板
１５２ Ｎ−層
１５３ Ｐwell
１５４ Ｎwell
１５５ Ｐ層
１５６ パワーＭＯＳＦＥＴドレイン電極
１５７ Ｎ＋層
１５８ 電極
１５９ ポリシリコン層
１６０ 絶縁層
１６１ Ｐ＋層
１６２ Ｐ型ポリシリコン層
１６３ Ｎ型ポリシリコン層
２１９ 定電圧ダイオード
２２０ ローサイドＩＰＤ
２２１ 負荷
２２２ バッテリー
【発明の属する技術分野】
本発明は、比較検出回路に関し、特に、温度検出を行なう検出回路に関する。
【０００２】
【従来の技術】
従来の比較増幅検出回路として、例えば特開平５−１４０７３号公報には、差動増幅器を用いた比較器において増幅用素子としてデプレション型ＭＯＳトランジスタを用い、低レベル領域の入力電圧でもディジタル信号出力を得るようにした比較器が提案されている。図１０は、同公報に提案される比較器の回路構成を示す図であり、ドレインが電源に接続されゲートとソースが接続されたデプレション型トランジスタ２０１により得た定電流は、カレントミラー回路を構成するエンハンスメント型トランジスタ２０２、２０７の入力側に基準電流として入力され、カレントミラー回路の出力電流は、ソースが共通接続されゲートに入力端子１０、１１が接続されており、ドレインが負荷素子（ドレインが電源に接続され、ゲートとソースが共通接続されたデプレション型トランジスタ）２０３、２０５に接続され差動対をなすトランジスタ２０４、２０６に対して駆動電流として供給され、トラジスタ２０６のドレインは、デプレション型トランジスタ２０８とエンハンスメント型トランジスタ２０９よりなるインバータの入力、すなわちトランジスタ２０９ゲートに接続され、インバータで反転増幅されて出力端子１２に出力される。
【０００３】
また、自動車電装用途で用いられている比較器として、図１２に示すような回路が知られている。制御ＧＮＤ１６上に構成された電源１、制御ＩＣ１３、パワーＧＮＤ１８上に構成されたバッテリー２２２、ローサイドＩＰＤ（インテリジェント・パワー・デバイス）２２０、負荷２２１と、インターフェイスのための抵抗２１１、２１２、２１４、２１５、２１７、２１８、トランジスタ２１３、２１６、定電圧ダイオード２１９と、を備えて構成されている。
【０００４】
図１２に示した回路の動作は、制御ＩＣ１３の出力電圧を、抵抗２１１、２１２で分圧した電圧を、ＮＰＮ型トランジスタ２１３のベースに与え、トランジスタ２１３をオン・オフすることにより、ＰＮＰ型トランジスタ２１６をオン・オフし、バッテリー２２２の電圧を、定電圧ダイオード２１９でクランプして、ローサイドＩＰＤ２２０の入力に信号を与える。
【０００５】
また特開平６−２４４４１４号公報には、温度検出回路として、図１３（Ａ）に示すように、デプレション型トランジスタ２２３により得た定電流を、直列接続されたダイオード群２２４に流し、デプレション型トランジスタ２２３とダイオード群２２４との接続点電位をエンハンスメント型トランジスタ２２６のゲートに入力し、トランジスタ２２６のスレショルド電圧ＶＴと比較することにより、図１３（Ｂ）に示す温度依存性を利用して、温度検出をおこなう構成が開示されている。
【０００６】
【発明が解決しようとする課題】
しかしながら、上記した従来の回路は下記記載の問題点を有している。
【０００７】
図１０に示した比較器では、使用する入力電圧に合わせてトランジスタ２０９のスレショルド電圧ＶＴを変える必要がある。したがって、半導体集積回路装置とする場合には、トランジスタ２０９のスレショルド電圧ＶＴを変える工程の追加となり、極めて汎用性の少ないものとなる。
【０００８】
その理由は、デプレション型トランジスタ２０３、２０５も定電流源であるため、
（トランジスタ２０３、２０５の電流）＜（トランジスタ２０７の電流）＜（トランジスタ２０３と２０５の和電流）
が、入力１０、１１に対して、トランジスタ２０９のゲート電圧が変化できる条件であり、そのため、図１１に示すように、
入力１０の電圧≦入力１１の電圧
の範囲では、デプレション型トランジスタ２０６がトランジスタ２０５の電流を制限するため、トランジスタ２０７のドレイン電圧は、
（入力１０の電圧）−（トランジスタ２０６のスレショルド電圧ＶＴ）となり、トランジスタ２０９のゲート電圧は、ほぼ電源１の電圧となり、
また、入力１０の電圧≧入力１１の電圧
の範囲では、デプレション型トランジスタ２０４がトランジスタ２０３の電流を制限するため、トランジスタ２０７のドレイン電圧は、
（入力１１の電圧）−（トランジスタ２０４のＶＴ）
となり、トランジスタ２０４のドレイン電圧はほぼ電源１の電圧となり、トランジスタ２０９のゲート電圧は、ほぼトランジスタ２０７のドレイン電圧の電圧となる。
【０００９】
トランジスタ２０９のゲート電圧は、電源１から、｛（入力１１の電圧）−（トランジスタ２０４のスレショルド電圧ＶＴ）｝までの範囲となるためである。
【００１０】
また図１２に示した回路では、制御ＩＣ１３とローサイドＩＰＤ２２０との間に、抵抗２１１、２１２とトランジスタ２１３とで構成される抵抗内蔵トランジスタと、抵抗２１４、２１５とトランジスタ２１６とで構成される抵抗内蔵トランジスタとが必要とされており、装置の小型化を困難としている。
【００１１】
その理由は、一般的な制御ＩＣ１３の出力電圧が、
ＶＯＨ≧ＶＤＤ×０．７、
ＶＯＬ≦０．３×ＶＤＤ
但し、ＶＯＨは出力電圧のハイレベル、ＶＯＬは出力電圧のロウレベルである。またＶＤＤは、電源１の電圧で、例えば５±０．５Ｖであり、ＧＮＤ間変動電圧１７（たとえば、±１．５Ｖ）を考えると、ローサイドＩＰＤ２２０からは制御ＩＣ１３のハイレベル・ロウレベルを識別できないことにある。
【００１２】
そして図１３（Ａ）に示した回路においては、検出温度のバラツキ範囲が広い、という問題点を有している。
【００１３】
その理由は、ダイオード群２２４のＶＦの温度依存性を、例えば２ｍＶ／℃×５段＝１０ｍＶ／℃とし、トランジスタ２２６のスレショルド電圧ＶＴのバラツキを±３００ｍＶとすると、検出温度のバラツキ範囲は、
±３００ｍＶ÷１０ｍＶ／℃＝±３０℃程度となるためである。
【００１４】
したがって、本発明は、上記問題点に鑑みてなされたもにであって、その目的は、入力電圧に関わらず、動作可能とした比較回路を備えた検出回路を提供することにある。
【００１５】
本発明の他の目的は、抵抗内蔵トランジスタが不要とし、装置の小型化を図る検出回路を提供することにある。
【００１６】
本発明のさらに別の目的は、検出のバラツキを縮減し、精度を向上する検出回路を提供することにある。
【００１７】
【課題を解決するための手段】
前記目的を達成する本発明の温度検出回路は、カレントミラー回路の入力側を構成する第１のトランジスタがダイオードを介してグランドに接続され、第１、第２の抵抗の共通接続点と電源との間に電流源をなす第３のトランジスタが接続され、前記カレントミラー回路の入力側、出力側を構成する第１、第２のトランジスタが前記第１、第２の抵抗にそれぞれ接続し、前記第１、第２のトランジスタと前記第１、第２の抵抗との接続点電位を入力とする電圧比較器を備えた構成としてもよい。あるいは、直列接続された第１のダイオード群と、直列接続された第２のダイオード群と、前記第１、第２のダイオード群にそれぞれ流れる電流の負荷をなす第１、第２の負荷素子と、前記第１、第２のダイオード群と前記第１、第２の負荷素子との接続点電位を入力とする電圧比較器と、を備え、前記第１、第２のダイオード群のダイオードの段数が異なる。
【００１８】
前記ダイオード群の代わりに、エミッタ・ベース間、およびベース・コレクタ間に、それぞれ第１、第２の抵抗を接続したトランジスタを備えてもよい。
【００１９】
本発明において、前記第１、第２の電流源がともにデプレション型トランジスタよりなる。
【００２０】
また本発明の温度検出回路は、カレントミラー回路の入力側を構成する第１のトランジスタがダイオードを介してグランドに接続されるとともに、能動負荷をなす第３のトランジスタと第１の抵抗を介して電源に接続され、前記カレントミラー回路の出力側を構成する第２のトランジスタは第２の抵抗を介して電源に接続され、前記第１、第２の抵抗の端子電位を入力とする電圧比較器と、を備える。
【００２１】
【発明の実施の形態】
本発明の実施の形態について説明する。本発明は、（第１、第２の入力電圧の差電圧）＋（トランジスタ（図１の４）のスレショルド電圧ＶＴ）を、スレショルド電圧ＶＴをもつ出力トランジスタ（図１の９）のゲートに印加することにより、入力電圧の差電圧を、そのままスレショルド電圧ＶＴに重畳させ、入力電圧の絶対値に関わらず、出力をオン・オフあるいは入力電圧差を増幅させる。
【００２２】
入力電圧を入力するバッファ回路（ソースフォロワ回路）をなすトランジスタ（図１の２、５）と、カレントミラー回路を構成するトランジスタ（図１の４、７）と、バッファ回路の出力（トランジスタのソース）とカレントミラー回路の入力端と出力端との間に接続された抵抗素子（図１の３、６）と、出力をオン・オフ、あるいは入力電圧差を増幅するトランジスタ（図１の９）と、を有する。
【００２３】
｛（入力（図１の１０）電圧）−（トランジスタ（図１の２）のスレショルドＶＴ）−（トランジスタ（図１の４）のスレショルドＶＴ）｝÷（抵抗（図１の３））
なる電流Ｉ０が、カレントミラー回路の入力側のトランジスタ（図１の４）に流れ、同一電流値の電流がカレントミラー回路の出力側トランジスタ（図１の７）に流れる。
【００２４】
｛（入力（図１の１１）電圧）−（トランジスタ（図１の５）のスレショルドＶＴ）−（抵抗（図１の６）×Ｉ０）｝
なる電圧が、トランジスタ（図１の９）にゲート電圧として印加され、トランジスタ（図１の２）とトランジスタ（図１の５）、抵抗（図１の３）と抵抗（図１の６）、トランジスタ（図１の４）とトランジスタ（図１の７）を、同じ特性（トランジスはチャネル幅Ｗ、チャネル長Ｌ、又はＷ／Ｌ比を合わせる、抵抗は例えば同一サイズ）のものにすることにより、トランジスタ（図１の９）のゲート電圧が、
｛（入力（図１の１０）電圧）−（入力（図１の１１）電圧）＋（トランジスタ（図１の４）のスレショルド電圧ＶＴ）｝
となり、入力電圧の絶対値に関わらず、出力をオン・オフあるいは入力電圧差を増幅させることができる。
【００２５】
また本発明は、制御ＩＣの出力および制御ＧＮＤの電圧を引き上げ、その電圧をコンパレータで比較する。より具体的には、制御ＩＣの出力電圧（図２の１５）を電源方向へ引き上げるための、抵抗あるいはトランジスタ（図２の１９）と、抵抗（図２の２０）と、制御ＧＮＤの電圧を引き上げるための、抵抗あるいはトランジスタ（図２の２１）と、抵抗（図２の２２）と、コンパレータ（図２の２４）とを有する。
【００２６】
制御出力端子（図２の１５）の電圧と、制御ＧＮＤ（図２の１６）との関係は、ＧＮＤ間変動電圧（図２の１７）に関わらないため、その両者の電圧を、抵抗（図２の１９、２０、２１、２２）を用いて、電源端子（図２の１４）との間に分圧した電圧、あるいは抵抗（図２の１９、２１）の代わりに、デプレション型トランジスタ等による定電流源を構成し、その両者の電圧を、一定電圧引き上げた電圧をコンパレータ（図２の２４）で比較する。
【００２７】
半導体集積回路装置においては、絶対値バラツキよりも相対値バラツキのほうが格段に小さく、またダイオードの絶対値バラツキは小さいことより、トランジスタのスレショルド電圧ＶＴ絶対値の依存性が少ない回路を構成している。より具体的には、相対的な電流値、すなわち電流比、を供給するトランジスタ（図３の１０１、１０３）と、温度により端子間電圧を変化させるダイオード群（図３の１０２、１０４）と、電圧変化の差を検出するコンパレータ（図３の２４）と、を有する。
【００２８】
あるいは、温度により端子間電圧を変化させるダイオード（図６、図７の１１１）と、その電圧変化を電流増幅させるカレントミラー回路（図６、図７の１１０、１１３）と、電流変化を電圧に変える抵抗（図６の１０８、１１２、図７の１１５、１１６）と、コンパレータ（図６、図７の２４）とを有する。
【００２９】
デプレション型トランジスタ（図３の１０１）による大きい定電流を、段数の少ないダイオード群（図３の１０２）に与え、デプレション型トランジスタ（図３の１０３）による小さい定電流を、段数の多いダイオード群（図３の１０４）に与えることにより、図５のように、電流による温度依存性の違いを利用して、温度検出をおこなう。
【００３０】
あるいは、同じ定電流を段数の少ないダイオード群（図３の１０２）と、段数が多く接合面積の大きいダイオード群（図３の１０４）に与えることにより、電流による温度依存性の違いを利用して、温度検出をおこなう。
【００３１】
あるいは、温度により端子間電圧が変化するダイオード（図６、図７の１１１）により、カレントミラー回路（図６、図７の１１０、１１３）の電流増幅を変化させ、電流変化を電圧に変える抵抗（図６の１０８、１１２および図７の１１５、１１６）の電圧変化を、コンパレータ（図６、図７の２４）で検出する。
【００３２】
【実施例】
本発明の実施例について図面を参照して詳細に説明する。
【００３３】
図１は、本発明の一実施例をなす電圧比較器の構成を示す図である。図１を参照すると、本発明の一実施例は、ドレインが電源に接続されゲートがそれぞれ入力端子１０、１１に接続されたトランジスタ２、５と、トランジスタ２、５のソースに一端をそれぞれ接続した抵抗３、６と、抵抗３の他端にドレインとゲートを接続しソースを接地したトランジスタ４と、抵抗６の他端にドレインを接続し、ゲートをトランジスタ４のゲートに共通接続しソースを接地したトランジスタ７と、ソースが接地され、ゲートが、トランジスタ７のドレインと抵抗６との接続点に接続されたトランジスタ９と、ゲートとソースを接続してトランジスタ９のドレインに接続しドレインを電源に接続したトランジスタ８とを備え、トランジスタ９のドレインを出力端子１２に接続して構成されている。トランジスタ４、７はカレントミラー回路を構成し、トランジスタ８はトランジスタ９の負荷を構成している。
【００３４】
入力端子１０の入力電圧をＶＩＮ１０、トランジスタ２、４のスレショルド電圧をＶＴ２、ＶＴ４、抵抗３の抵抗値をＲ３とすると、
Ｉ０＝（ＶＩＮ１０−ＶＴ２−ＶＴ４）／Ｒ３ …（１）
なる電流Ｉ０が、カレントミラー回路の入力側トランジスタ４に流れ、同じ電流値の電流が、カレントミラー回路の出力側トランジスタ７に流れる。そして、入力端子１１の入力電圧をＶＩＮ１１、トランジスタ５のスレショルド電圧をＶＴ５、抵抗６の抵抗値をＲ６とすると、
ＶＧ９＝ＶＩＮ１１−ＶＴ５−Ｒ６×Ｉ０ …（２）
なる電圧が、トランジスタ９のゲート電圧として印加される。
【００３５】
トランジスタ２とトランジスタ５、抵抗３と抵抗６、トランジスタ４とトランジスタ７を同じ特性（幅、長さを合わせる等）とにしておくことにより、トランジスタ２とトランジスタ５のスレショルド電圧は等しく（ＶＴ２＝ＶＴ５＝ＶＴ）、抵抗３と抵抗６の抵抗値が等しく（Ｒ３＝Ｒ６＝Ｒ）、トランジスタ９のゲート電圧は、次式（３）を表される。
【００３６】
ＶＧ９＝ＶＩＮ１１−ＶＴ−Ｒ×（ＶＩＮ１０−ＶＴ−ＶＴ４）／Ｒ＝ＶＩＮ１０−ＶＩＮ１１＋ＶＴ４ …（３）
【００３７】
したがって、トランジスタ９のスレショルド電圧ＶＴを、トランジスタ４とトランジスタ７を同じ特性（幅、長さを合わせる等）のものにしておくことにより、入力電圧の絶対値にかかわらず、トランジスタ９は、出力１２をオン・オフあるいは入力電圧差（ＶＩＮ１０−ＶＩＮ１１）を増幅出力することができる。
【００３８】
なお、抵抗３、６は、同じ特性のものであれば、抵抗素子に限定されるものでなく、トランジスタ２、５は、エンハンスメント型でもデプレション型でも、バイポーラ型トランジスタでもよい。
【００３９】
またトランジスタ４、７、９は、ＭＯＳＦＥＴ型でもバイポーラ型でもよいし、トランジスタ８は、デプレション型でも抵抗体でもよい。
【００４０】
さらに、抵抗３と抵抗６の電圧降下が同じであれば、たとえば抵抗３と抵抗６との抵抗比が、ほぼカレントミラー回路のミラー比（出力側トランジスタ７と入力側トランジスタ４の電流駆動能力の比、バイポーラトランジスタの場合、エミッタ面積比、ＭＯＳトランジスタと場合、Ｗ／Ｌ比の比）の逆数であればよい。
【００４１】
例えばトランジスタ７のトランスコンダクタンスパラメータが、トランジスタ４のトランスコンダクタンスパラメータのＮ倍の場合、抵抗６の抵抗値Ｒ６と抵抗Ｒ３の抵抗値Ｒ３は、Ｒ６／Ｒ３＝１／Ｎとされる。
【００４２】
図２は、本発明の関連発明の一例の構成を示す図である。図２を参照すると、この例は、制御ＧＮＤ１６上に構成された電源１、制御ＩＣ１３、ＣＭＯＳ標準ロジック２１０と、電源端子１４と制御ＩＣ１３の制御出力端子１５間に接続された抵抗１９、２０と、電源端子１４と制御ＧＮＤ間に接続された抵抗２１、２２と、パワーＧＮＤ１８と電源端子１４を電源とし、抵抗１９、２０による分圧電位、抵抗２１、２２による分圧電位を入力とするコンパレータ２４と、を備え、コンパレータ２４は、図１に示した前記実施例と同一のものである。
【００４３】
電源１の電圧をＶＤＤ、制御出力端子１５の電圧をＶＯ、抵抗１９、２０、２１、２２の抵抗値をそれぞれＲ１９、Ｒ２０、Ｒ２１、Ｒ２２とすると、電源端子１４と制御出力端子１５を、抵抗１９、２０で分圧した電圧は、制御ＧＮＤ１６基準で、
ＶＤＤ×Ｒ２０／（Ｒ１９＋Ｒ２０）＋ＶＯ×Ｒ１９／（Ｒ１９＋Ｒ２０）
となり、
電源端子１４と制御ＧＮＤ１６を、抵抗２１、２２で分圧した電圧は、
ＶＤＤ×Ｒ２２／（Ｒ２１＋Ｒ２２）
となるため、
ＧＮＤ間変動電圧１７に無関係な両電圧差を、コンパレータ２４で検出することになる。
【００４４】
なお、抵抗１９および抵抗２１の代わりに、デプレション型トランジスタ等による定電流源を構成し、制御出力端子１５および制御ＧＮＤ１６の電圧を、抵抗２０、あるいは、抵抗２２×各定電流値により、一定電圧を引き上げたものを、コンパレータ２４で比較してもよい。
【００４５】
抵抗を使用する場合には、コンパレータの両入力差は、制御出力端子１５と制御ＧＮＤ１６との電圧差よりも小さくなるが、定電流源を使用する場合には、制御出力端子１５と制御ＧＮＤ１６との電圧差そのままとなり、コンパレータ２４の性能の影響を受けにくい。
【００４６】
ただし、デプレション型トランジスタを作るためには、製造工程の追加が必要であるため、半導体集積回路装置全体の構成により、選択できる。
【００４７】
なお、コンパレータ２４は、上記した構成に限定されず、別の電圧比較器で構成してもよい。
【００４８】
図３は、本発明の実施例をなす温度検出器の構成を示す図である。図３を参照すると、本発明の実施例の温度検出器は、電源のドレインを接続し、ゲートとソースを接続したデプレション型トランジスタ１０１、１０３と、デプレション型トランジスタ１０１、１０３のソースに接続したダイオード群１０２、１０４と、デプレション型トランジスタ１０１、１０３とダイオード群１０２、１０４との接続点電位を入力して比較するコンパレータ２４と、を備えて構成されている。ダイオード群１０２のダイオードの段数はダイオード群１０４のダイオードの段数よりも少ない。コンパレータ２４は、図１に示した前記実施例と同一の構成とされる。
【００４９】
デプレション型トランジスタ１０１による大きい定電流を、段数の少ないダイオード群１０２に与え、デプレション型トランジスタ１０３による小さい定電流を、段数の多いダイオード群１０４に与えることにより、図５に示すように、電流による温度依存性の違いを利用して、温度検出をおこなう。
【００５０】
あるいは、同一の定電流を、段数の少ないダイオード群１０２と、段数が多く接合面積の大きいダイオード群１０４に与えることにより、電流による温度依存性の違いを利用して、温度検出をおこなう。
【００５１】
また、ダイオード群１０２、ダイオード群１０４の代わりに、図４に示すように、トランジスタ１０７のエミッタ・ベース間、およびベース・コレクタ間に、それぞれ抵抗１０５、１０６を接続し、トランジスタ１０７のエミッタ・ベータ間の電圧をＶＢＥ、抵抗１０５、１０６の抵抗値Ｒ１０５、Ｒ１０６とし、ダイオードの順電圧降下をＶＦとして、
ＶＢＥ＝ＶＦ×（Ｒ１０５＋Ｒ１０６）／Ｒ１０５
とすることにより、図３では、ダイオードの順電圧降下ＶＦの整数倍にしか設定できなかったものを、任意の値に設定することができる。
【００５２】
このように、半導体集積回路装置においては、絶対値バラツキよりも相対値バラツキのほうが格段に小さいこと、およびダイオードの絶対値バラツキは小さいことを考慮し、トランジスタのスレショルド電圧ＶＴの絶対値の依存性が少ない回路とすることにより、図１３（Ａ）に示した従来の温度検出回路では、スレショルド電圧ＶＴ絶対値のバラツキ以外を含めて、検出温度のバラツキ範囲が±３２℃程度であったものが、例えば±９℃程度となる。
【００５３】
図６は、本発明の別の実施例の構成を示す図である。図６を参照すると、本発明の第４の実施例は、カソードが接地されたダイオード１１１と、ソースをダイオード１１１のアノードに接続し、ドレインとゲートを接続したエンハンスメント型トランジスタ１１０と、トランジスタ１１０のドレインにソースとゲートを接続したデプレション型トランジスタ１０９と、トランジスタ１０９のドレインと電源間に接続された抵抗１０８と、ソースを接地し、ゲートをトランジスタ１１０のゲートに共通接続したエンハンスメント型トランジスタ１１３と、トランジスタ１１３のドレインと電源間に接続された抵抗１１２と、抵抗１０８とトランジスタ１０９の接続点、抵抗１１２とトランジスタ１１３の接続点電位を入力とするコンパレータ２４を備えて構成されている。
【００５４】
デプレション型トランジスタ１０９の定電流を、抵抗１０８、エンハンスメント型トランジスタ１１０、ダイオード１１１に供給し、エンハンスメント型トランジスタ１１３のゲートに、トランジスタ１１０のスレショルド電圧ＶＴとダイオード１１１のＶＦの和を印加し、そのゲート電圧に則したトランジスタ１１３のドレイン電流を抵抗１１２に与え、抵抗１０８、１１２の端子電圧をコンパレータ２４で比較する。
【００５５】
温度が変化すると、図８に示すように、トランジスタ１１３のゲートにかかる電圧が、主としてダイオード１１１のＶＦの温度変化により変わり、トランジスタ１１０の電流と、トランジスタ１１３の電流の比が変化する。検出したい温度での電流比を、抵抗１１２：抵抗１０８とすることにより、コンパレータ２４で温度検出する。
【００５６】
図７は、本発明の別の実施例の構成の変形を示す図である。図７を参照すると、デプレション型トランジスタ１１４による定電流を、抵抗１１５、トランジスタ１１０、ダイオード１１１とからなるパスと、抵抗１１６、トランジスタ１１３とからなるパスに分流する。図６に示した構成と同様に、温度が変化すると、図８に示すように、トランジスタ１１３のゲートにかかる電圧が、主としてダイオード１１１の順方向電圧降下ＶＦの温度変化により変わり、トランジスタ１１０の電流と、トランジスタ１１３の電流の比が変化する。
【００５７】
検出したい温度での電流比を、抵抗１１６：抵抗１１５とすることにより、コンパレータ２４で温度検出する。
【００５８】
本実施例によれば、従来（図１３（Ａ）参照）、スレショルド電圧ＶＴの絶対値バラツキ以外を含めて、検出温度のバラツキ範囲が±３２℃程度であったものが、例えば±２４℃程度となる。図３と比べて、検出温度のバラツキ範囲は広いが、ダイオード数をすくなくできるため、半導体集積回路装置の小型化を図ることができる。
【００５９】
図９は、本発明のさらに別の実施例の構成を示す図であり、図１、図２、図３、図６に示した回路をチップ上に作成した場合の半導体基板断面の一例を示す図である。図９を参照すると、Ｎ−層１５２、Ｐウエル１５３、Ｎウエル１５４、Ｐ層１５５、Ｎ＋層１５７、電極１５８、ポリシリコン層１５９、絶縁層１６０、Ｐ＋層１６１、Ｐ型ポリシリコン層１６２、Ｎ型ポリシリコン層１６３からなる、図に示すように、ＮｃｈＭＯＳＦＥＴ、ポリシリコン抵抗、ＰＮＰトランジスタ、ポリシリコンダイオード、パワーＭＯＳＦＥＴが構成されている。
【００６０】
図９に示す構成は、トランジスタをＮチャネルＭＯＳＦＥＴで、抵抗をポリシリコン抵抗で、ダイオードをポリシリコンダイオードで構成したものであり、保護機能内蔵パワーＭＯＳＦＥＴの一例として示す。なお、図９において、Ｎ型をＰ型に、Ｐ型をＮ型にすることにより、ＰチャネルパワーＭＯＳＦＥＴの場合で使用するＰｃｈＭＯＳＦＥＴ、ＮＰＮトランジスタで構成してもよい。またパワーＭＯＳＦＥＴを同一基板上に備える構成としなくてもよい。また、各デバイスは、絶縁層上に構成してもよいし、絶縁層下の単結晶中に構成してもよい。
【００６１】
【発明の効果】
以上説明したように、本発明によれば、下記記載の効果を奏する。
【００６２】
本発明の第１の効果は、入力電圧の絶対値に関わらず、出力をオンオフあるいは入力電圧差を増幅させることができる、ということである。
【００６３】
その理由は、本発明においては、両入力電圧の差電圧＋トランジスタ（図１の４）のスレショルド電圧ＶＴを、ＶＴなるスレショルド電圧をもつ出力トランジスタ（図１の９）のゲートに印加することにより、入力電圧の差電圧をそのままＶＴに重畳させ、入力電圧の絶対値に関わらず、出力をオンオフあるいは入力電圧差を増幅させることができるからである。
【００６４】
本発明の関連発明によれば、抵抗内蔵トランジスタを不要としており、装置の小型化を図ることができる。
【００６５】
その理由は、制御ＩＣの出力および制御ＧＮＤの電圧を引き上げ、その電圧をコンパレータで比較することにより、抵抗内蔵トランジスタを用いずに、パワーＧＮＤ側から、制御ＩＣのハイレベル・ロウレベルを識別できる、ためである。
【００６６】
本発明のさらに別の効果は、検出温度のバラツキ範囲を狭くすることができる、ということである。
【００６７】
その理由は、絶対値バラツキよりも相対値バラツキのほうが格段に小さいこと、およびダイオードの絶対値バラツキは小さく、本発明においては、トランジスタのＶＴ絶対値の影響を受けにくい回路構成としたためである。
【図面の簡単な説明】
【図１】本発明の一実施例の構成を示す図である。
【図２】本発明の関連発明の例の構成を示す図である。
【図３】本発明の第２の実施例の構成を示す図である。
【図４】本発明の第２の実施例の構成の別の例を示す図である。
【図５】本発明の第２の実施例の動作を説明するための特性図である。
【図６】本発明の第３の実施例の構成を示す図である。
【図７】本発明の第３の実施例の構成の別の例を示す図である。
【図８】本発明の第３の実施例の動作を説明するための特性図である。
【図９】本発明を半導体装置に作成した場合の構成の一例を示す断面図である。
【図１０】従来の比較増幅検出回路を示す図である。
【図１１】図１０に示した回路の動作を説明するための特性図である。
【図１２】従来の別の比較増幅検出回路の構成を示す図である。
【図１３】従来の別の比較増幅検出回路の構成を示す図であり、（Ａ）は回路構成、（Ｂ）は動作を説明するための図である。
【符号の説明】
１ 電源
２、４、５、７、８、９、１０１、１０３、１０７、１０９、１１０、１１３、１１４、２０１、２０２、２０３、２０４、２０５、２０６、２０７、２０８、２０９、２１３、２１６、２２３、２２５、２２６ トランジスタ
３、６、１９、２０、２１、２２、２３、１０５、１０６、１０８、１１２、１１５、１１６、２１１、２１２、２１４、２１５、２１７、２１８ 抵抗
１０、１１ 入力
１２ 出力
１３ 制御ＩＣ
１４ 電源端子
１５ 制御出力端子
１６ 制御ＧＮＤ
１７ ＧＮＤ間変動電圧
１８ パワーＧＮＤ
２４ コンパレータ
１０２、１０４、１１１、２２４ ダイオード群
１５１ Ｎ＋基板
１５２ Ｎ−層
１５３ Ｐwell
１５４ Ｎwell
１５５ Ｐ層
１５６ パワーＭＯＳＦＥＴドレイン電極
１５７ Ｎ＋層
１５８ 電極
１５９ ポリシリコン層
１６０ 絶縁層
１６１ Ｐ＋層
１６２ Ｐ型ポリシリコン層
１６３ Ｎ型ポリシリコン層
２１９ 定電圧ダイオード
２２０ ローサイドＩＰＤ
２２１ 負荷
２２２ バッテリー
Claims (7)
- カレントミラー回路の入力側を構成する第１のトランジスタが、ダイオードを介してグランドに接続されるとともに、電流源をなす第３のトランジスタと第１の抵抗を介して電源に接続され、前記カレントミラー回路の出力側を構成する第２のトランジスタは第２の抵抗を介して電源に接続され、
前記第１、第２の抵抗の端子電位を入力とする電圧比較器を備えたことを特徴とする温度検出回路。 - カレントミラー回路の入力側を構成する第１のトランジスタがダイオードを介してグランドに接続され、
第１、第２の抵抗の共通接続点と電源との間に電流源をなす第３のトランジスタが接続され、
前記カレントミラー回路の入力側、出力側を構成する第１、第２のトランジスタが前記第１、第２の抵抗にそれぞれ接続し、
前記第１、第２のトランジスタと前記第１、第２の抵抗との接続点電位を入力とする電圧比較器を備えたことを特徴とする温度検出回路。 - 請求項１又は２に記載の温度検出回路において、
前記電圧比較器が、
第１、第２の入力信号電圧を入力としバッファとして機能する第１のトランジスタ対と、
前記第１のトランジスタ対にそれぞれ第１及び第２の抵抗を介して入力端及び出力端を接続してなるカレントミラー回路をなす第２のトランジスタ対と、
前記カレントミラー回路の出力端電位を入力とする出力段トランジスタと、
を備えたことを特徴とする温度検出回路。 - 請求項１又は２に記載の温度検出回路において、
前記電圧比較器が、
電源・グランド間に第１、第２の電流路を備え、前記第１の電流路が、第１の入力信号を入力する第１のトランジスタと第１の抵抗とを含み、前記第２の電流路が、第２の入力信号を入力する第２のトランジスタと第２の抵抗とを含み、前記第１の電流路をなす前記第１の抵抗に入力端が接続され、前記第２の電流路をなす前記第２の抵抗に出力端が接続したカレントミラー回路を備え、
前記カレントミラー回路の出力端電位を入力とする出力段トランジスタと、
を備えたことを特徴とする温度検出回路。 - 前記出力段トランジスタの出力が出力端子に接続するとともに負荷素子に接続され、反転増幅型出力回路を構成してなることを特徴とする請求項３又は４記載の温度検出回路。
- 請求項１又は２に記載の温度検出回路において、
前記電圧比較器が、
第１、第２の入力信号電圧をゲート入力しドレインが電源に接続されてなるソースフォロワ構成の第１、第２のトランジスタと、
前記第１、第２のトランジスタのソースに一端がそれぞれ接続された第１、第２の抵抗と、
カレントミラー回路を構成し、ソースが接地されドレインとゲートとを接続して前記第１の抵抗の他端に接続した第３のトランジスタと、ソースが接地されドレインを前記第２の抵抗の他端に接続しゲートを前記第３のトランスジスタのゲートと共通接続した第４のトランジスタと、
ソースが接地され前記第４のトランジスタのドレイン電位をゲート入力としドレインが出力端子に接続された第５のトランジスタと、
前記電源と前記第５のトランジスタのドレイン間に接続された負荷素子と、
を備えたことを特徴とする温度検出回路。 - 請求項１又は２に記載の温度検出回路において、
前記電圧比較器が、
第１、第２の入力信号電圧をベース入力しコレクタが電源に接続されエミッタフォロワ構成の第１、第２のトランジスタと、
前記第１、第２のトランジスタのエミッタに一端がそれぞれ接続された第１、第２の抵抗と、
カレントミラー回路を構成し、エミッタが接地されコレクタとベースを接続して前記第１の抵抗の他端に接続した第３のトランジスタと、エミッタが接地されコレクタを前記第２の抵抗の他端に接続しベースを前記第３のトランスジスタのベースと共通接続した第４のトランジスタと、
エミッタが接地され前記第４のトランジスタのコレクタ電位をベース入力としコレクタを出力端子に接続した第５のトランジスタと、
前記電源と前記第５のトランジスタのコレクタ間に接続された負荷素子と、
を備えたことを特徴とする温度検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000383176A JP3657193B2 (ja) | 2000-12-18 | 2000-12-18 | 温度検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000383176A JP3657193B2 (ja) | 2000-12-18 | 2000-12-18 | 温度検出回路 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26383698A Division JP3319406B2 (ja) | 1998-09-18 | 1998-09-18 | 比較増幅検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001211037A JP2001211037A (ja) | 2001-08-03 |
| JP3657193B2 true JP3657193B2 (ja) | 2005-06-08 |
Family
ID=18850874
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000383176A Expired - Fee Related JP3657193B2 (ja) | 2000-12-18 | 2000-12-18 | 温度検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3657193B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4981267B2 (ja) * | 2005-05-11 | 2012-07-18 | ルネサスエレクトロニクス株式会社 | 過熱検出回路 |
| JP2012251917A (ja) * | 2011-06-06 | 2012-12-20 | Mitsumi Electric Co Ltd | 温度検出回路 |
-
2000
- 2000-12-18 JP JP2000383176A patent/JP3657193B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001211037A (ja) | 2001-08-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3319406B2 (ja) | 比較増幅検出回路 | |
| US4529897A (en) | Analog switch device having threshold change reducing means | |
| KR0139873B1 (ko) | 반도체 집적회로장치 | |
| US7548403B2 (en) | Overcurrent detection circuit | |
| JP2891297B2 (ja) | 電圧電流変換回路 | |
| JPH1022750A (ja) | 低電圧演算増幅器の入力段および方法 | |
| KR20010093718A (ko) | 위상 반전 방지 회로를 갖는 연산 증폭기 | |
| JP2724872B2 (ja) | 半導体集積回路用入力回路 | |
| US5635869A (en) | Current reference circuit | |
| JP2002050947A (ja) | 半導体集積回路 | |
| US5128823A (en) | Power semiconductor apparatus | |
| JP3593486B2 (ja) | 電圧比較回路およびこれを用いた基板バイアス調整回路 | |
| US5808501A (en) | Voltage level shifter and method | |
| US7944274B2 (en) | Semiconductor switch | |
| US4602207A (en) | Temperature and power supply stable current source | |
| JP3657193B2 (ja) | 温度検出回路 | |
| US6392465B1 (en) | Sub-threshold CMOS integrator | |
| JP3152340B2 (ja) | アナログスイッチ回路 | |
| US5682120A (en) | Differential amplifier circuit using lateral-type bipolar transistors with back gates | |
| JPH06347337A (ja) | 温度検出回路 | |
| JP2914408B2 (ja) | 高耐圧集積回路 | |
| KR19990062860A (ko) | 반도체 집적회로의 전원회로 | |
| JP2004072681A (ja) | コンパレータ回路およびこの回路を有する半導体集積回路 | |
| JPH05248962A (ja) | 半導体温度センサ | |
| US6842050B2 (en) | Current-mode circuit for implementing the minimum function |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041102 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041116 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050117 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050208 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050308 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080318 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090318 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100318 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100318 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110318 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110318 Year of fee payment: 6 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110318 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110318 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120318 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130318 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130318 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140318 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |