JP2012251917A - 温度検出回路 - Google Patents

Abstract

【課題】 バイポーラトランジスタを使用する必要がないとともに、回路を構成する素子数が少なく低消費電流で動作することができる温度検出回路を提供する。
【解決手段】 半導体チップ上に形成された温度検出素子（Ｄ１）と、該温度検出素子と直列に接続され該温度検出素子に流れる電流を電圧に変換する電流−電圧変換素子（Ｍ５）と、直列形態の前記電流−電圧変換素子および温度検出素子と並列に接続され前記電流−電圧変換素子により変換された電圧をゲート端子に受けるＭＯＳトランジスタ（Ｍ６）と、前記温度検出素子に向かって所定の第１電流を流す第１電流源（Ｍ３）および前記ＭＯＳトランジスタに向かって所定の第２電流を流す第２電流源（Ｍ４）を有する定電流回路と、前記第２電流源と前記ＭＯＳトランジスタ（Ｍ６）との接続ノードに入力端子が接続された論理回路（ＣＭＯＳインバータ）とによって温度検出回路を構成するようにした。
【選択図】 図１

Description

本発明は、加熱保護機能のための温度検出回路に関し、特に半導体集積回路のサーマルシャットダウン回路に適用して有効な技術に関する。

半導体集積回路は、回路が動作することによって熱が発生しチップ温度が高くなると誤動作のおそれがある。そこで、チップ温度が所定温度以上になったことを検出した場合には回路の動作を停止させるため、加熱保護機能として温度検出回路を備えたサーマルシャットダウン回路が設けられることがある。

従来、加熱保護機能を搭載した半導体集積回路においては、チップ温度を検出する温度検出回路として、バイポーラトランジスタにより構成されたバンドギャップ回路を使った回路が一般的であった（例えば、特許文献１参照）。
しかし、近年、半導体集積回路は、バイポーラトランジスタに比べて消費電力を低減できる絶縁ゲート型電界効果トランジスタ（以下、ＭＯＳトランジスタと称する）により構成されるようになって来ており、バイポーラトランジスタ・プロセスを使用しないで形成できる温度検出回路が望まれていた。

そこで、本発明者は、図７に示すような、ＭＯＳトランジスタのみで構成可能な温度検知回路に関する発明をなし、先に出願した（特許文献２）。
この先願発明に係る温度検知回路は、デプレッション型ＭＯＳトランジスタからなる定電流源ＤＴｒ１と、該定電流源ＤＴｒ１で生成された電流が供給され、周囲温度に応じて印加電圧が変化するダイオードからなる第１の温度検出素子Ｄ１と、定電流源ＤＴｒ１から第１の温度検出素子Ｄ１に供給される電流に比例した電流を出力する第１のカレントミラー回路（Ｔｒ２、Ｔｒ３）と、該カレントミラー回路（Ｔｒ２、Ｔｒ３）から出力された電流が供給される第１の抵抗Ｒ１と、該抵抗Ｒ１を通して電流が供給される第２の温度検出素子Ｄ２と、第１のカレントミラー回路（Ｔｒ２、Ｔｒ３）から第２の温度検出素子（Ｄ２）に供給される電流に比例した電流を生成する第２のカレントミラー回路（Ｔｒ４、Ｔｒ５）と、第２のカレントミラー回路（Ｔｒ４、Ｔｒ５）で生成された電流に応じた電圧を発生する第２の抵抗Ｒ２と、第１の温度検出素子Ｄ１の印加電圧と第２の抵抗Ｒ２により電流−電圧変換された電圧とを比較して温度検出を行うコンパレータＣＭＰ１とにより構成し、ダイオードの持つ負の温度特性とダイオードＤ１，Ｄ２の差電圧ΔＶの正の温度特性とをコンパレータＣＭＰ１によって比較して出力を切り替えるようにしたものである。

特開平７−１３６４３号公報 特開２００７−３１８０２８号公報

しかしながら、特許文献２に記載されている発明に係る温度検知回路は、温度検出部１１や出力部１２の他に電圧比較部（コンパレータ）ＣＭＰ１を有しているため、回路を構成する素子数が多いとともに消費電流が多い、ＭＯＳトランジスタに比べて素子サイズの大きい抵抗素子を必要とするといった改良すべき課題があった。

本発明は上記のような背景の下になされたもので、その目的とするところは、バイポーラトランジスタを使用する必要がないとともに、回路を構成する素子数が少なく低消費電流で動作することができる温度検出回路を提供することにある。

本発明は、上記目的を達成するため、
半導体チップ上に形成された温度検出素子と、
前記温度検出素子と直列形態に接続され該温度検出素子に流れる電流を電圧に変換する電流−電圧変換素子と、
直列形態の前記電流−電圧変換素子および温度検出素子と並列に接続され前記電流−電圧変換素子により変換された電圧をゲート端子に受けるＭＯＳトランジスタと、
前記電流−電圧変換素子に向かって所定の第１電流を流す第１電流源および前記ＭＯＳトランジスタに向かって所定の第２電流を流す第２電流源を有する定電流回路と、
前記第２電流源と前記ＭＯＳトランジスタとの接続ノードに入力端子が接続された論理回路とを備えるように構成した。

上記のような手段によれば、バイポーラトランジスタを使用せずにつまりＣＭＯＳプロセスによって温度検出回路を構成することができるので、プロセスを簡略化することができる。また、論理回路の出力が、電流−電圧変換素子により変換された電圧をゲート端子に受けるＭＯＳトランジスタの電流と第２電流の優劣に応じて変化する、つまり電流を比較して判定を行う回路形式であるため、電圧を比較するコンパレータが不要となり、回路を構成する素子数を減らすことができるとともに、消費電流を低減することができる。

ここで、望ましくは、前記定電流回路は、
ゲート端子とソース端子が結合されたデプレッション型ＭＯＳトランジスタからなる定電流源と、
該定電流源と直列に接続されたエンハンスメント型の第１ＭＯＳトランジスタおよび該トランジスタとゲート共通接続されたエンハンスメント型の第２ＭＯＳトランジスタを有し前記第１電流を出力する第１のカレントミラー回路と、
前記第１ＭＯＳトランジスタおよび該トランジスタとゲート共通接続されたエンハンスメント型の第３ＭＯＳトランジスタを有し前記第２電流を出力する第２のカレントミラー回路と、から構成する。
これにより、定電流回路を構成素子数の少ない簡単な回路によって実現することが
できる。

また、望ましくは、前記第２電流が流れる前記ＭＯＳトランジスタと並列に、前記電流−電圧変換素子により変換された電圧をゲート端子に受ける第４ＭＯＳトランジスタと、前記論理回路からの信号をゲート端子に受ける第５ＭＯＳトランジスタとが直列形態で接続されているように構成する。
これにより、ＭＯＳトランジスタを２個追加するだけで温度検出回路の出力にヒステリシス特性を付与することができる。

さらに、望ましくは、前記温度検出素子は、接地電位点にカソード端子が接続されてなるダイオードであり、前記第２ＭＯＳトランジスタと前記ダイオードとの間に前記電流−電圧変換素子が接続されているように構成する。
これにより、温度検出素子としてＰＮ接合ダイオードを使用したとしても該ダイオードに寄生するバイポーラトランジスタがオンされる不具合が発生するのを防止することができる。

また、望ましくは、前記電流−電圧変換素子はゲート端子とドレイン端子が結合された
エンハンスメント型の第６ＭＯＳトランジスタからなり、該第６ＭＯＳトランジスタのゲート端子と、前記電流−電圧変換素子としての第６ＭＯＳトランジスタにより電流−電圧変換された電圧をゲート端子に受ける前記ＭＯＳトランジスタのゲート端子とが接続されてカレントミラー回路を構成しているようにする。
ここで、電流−電圧変換素子は抵抗素子で構成することもできるが、ゲート端子とドレイン端子が結合されたＭＯＳトランジスタによって構成することで、バイポーラトランジスタはもちろんのこと、ＭＯＳトランジスタに比べて素子サイズの大きな抵抗素子を使用することなく温度検出回路を実現することができる。

本発明に従うと、バイポーラトランジスタはもちろんのこと抵抗素子を使用する必要がないとともに、回路を構成する素子数が少なく低消費電流で動作することができる温度検出回路を実現することができるという効果がある。

本発明に係る半導体チップ温度を検出する温度検出回路の一実施形態を示す回路構成図である。 実施形態の温度検出回路における温度検出素子とカレントミラー回路に流れる電流の温度特性を示すグラフである。 実施形態の温度検出回路においてチップ温度が低い状態から高い状態へ変化する場合の出力電圧の特性を示すグラフである。 実施形態の温度検出回路においてチップ温度が高い状態から低い状態へ変化する場合の出力電圧の特性を示すグラフである。 図１の実施形態の温度検出回路の第１の変形例を示す回路構成図である。 図１の実施形態の温度検出回路の第２の変形例を示す回路構成図である。 従来の温度検出回路の一例を示す回路構成図である。

以下、本発明の好適な実施の形態を図面に基づいて説明する。
図１は、本発明に係る半導体チップ温度を検出する温度検出回路の一実施形態を示す。この温度検出回路は、チップ温度が所定温度以上になった場合に回路の動作を停止させるための信号を出力するサーマルシャットダウン回路として利用することができる。

この実施形態の温度検出回路１０は、温度検出素子としてのダイオードＤ１および該ダイオードＤ１に流す定電流を生成する定電流回路と電流比較回路とを有する温度検出部１１と、温度検出部１１による検出結果を出力する出力部１２とから構成されている。
このうち、温度検出部１１の定電流回路は、ゲートとソースが結合されソースが接地電位点ＧＮＤに接続されたＭＯＳトランジスタＭ１と、電源電圧端子ＶＤＤと接地電位点ＧＮＤとの間にＭＯＳトランジスタＭ１と直列に接続されたＭＯＳトランジスタＭ２と、該ＭＯＳトランジスタＭ２とゲート共通接続されて各々カレントミラー回路を構成するＭＯＳトランジスタＭ３，Ｍ４とを備える。

なお、上記ＭＯＳトランジスタＭ１〜Ｍ４のうち、Ｍ１はデプレッション型（ノーマリ
オン型）、Ｍ２〜Ｍ４はエンハンスメント型（ノーマリオフ型）であり、ノーマリオン素子であるデプレッション型トランジスタＭ１はゲートとソースが結合されることにより、定電流源として動作する。

また、エンハンスメント型ＭＯＳトランジスタＭ２は、電源電圧端子ＶＤＤと接地電位点ＧＮＤとの間に定電流源としてのＭＯＳトランジスタＭ１と直列に接続されることにより、Ｍ１のドレイン電流Ｉ０と同一の電流を流す。ゲート共通接続されソース端子が電源電圧端子ＶＤＤに接続されたＭＯＳトランジスタＭ２とＭ３とからなる第１のカレントミラー回路およびＭＯＳトランジスタＭ２とＭ４とからなる第２のカレントミラー回路は、それぞれトランジスタのサイズ比（Ｗ／Ｌ比）に応じてＭ１のドレイン電流Ｉ０に比例した電流を流す。従って、ＭＯＳトランジスタＭ３およびＭ４は定電流源とみなすことができる。なお、上記第１と第２のカレントミラー回路を構成するＭＯＳトランジスタＭ２とＭ３およびＭ２とＭ４の電流比すなわちサイズ比は、特に限定されないがそれぞれ１：１に設定すればよい。

本実施形態では、第１のカレントミラー回路を構成する上記ＭＯＳトランジスタＭ３のドレイン端子と接地電位点ＧＮＤとの間に、ＭＯＳトランジスタＭ５と温度検出用のダイオードＤ１が直列に接続されている。また、第２のカレントミラー回路を構成する上記ＭＯＳトランジスタＭ４のドレイン端子と接地電位点ＧＮＤとの間には、ＭＯＳトランジスタＭ６が接続されている。このうち、ＭＯＳトランジスタＭ５は、ゲートとソースが結合されることにより電流−電圧変換素子として機能し、ＭＯＳトランジスタＭ６は、ＭＯＳトランジスタＭ５とゲート共通接続されることにより第３のカレントミラー回路を構成している。

さらに、ノードＮ１と接地電位点ＧＮＤとの間には、ＭＯＳトランジスタＭ６と並列に、同じくＭＯＳトランジスタＭ５とゲート共通接続されることにより第４のカレントミラー回路を構成するＭＯＳトランジスタＭ７と、ゲート端子に出力部１２からの信号が印加され温度検出部１１にヒステリシス特性を付与するＭＯＳトランジスタＭ８とが直列形態に接続されている。
なお、上記ＭＯＳトランジスタＭ１〜Ｍ８のうちＭ２〜Ｍ４はＰチャネル形ＭＯＳトランジスタ、Ｍ１およびＭ５〜Ｍ８はＮチャネル形ＭＯＳトランジスタである。また、上記第３と第４のカレントミラー回路を構成するＭＯＳトランジスタＭ５とＭ６およびＭ５とＭ７の電流比すなわち素子のサイズ比も、特に限定されないがそれぞれ１：１に設定すればよい。

また、出力部１２は、上記ＭＯＳトランジスタＭ４とＭ６との接続ノードＮ１にゲート端子が接続されたＭＯＳトランジスタＭ９，Ｍ１０からなる前段ＣＭＯＳインバータと、該ＣＭＯＳインバータの出力ノードにゲート端子が接続されたＭＯＳトランジスタＭ１１，Ｍ１２からなる後段ＣＭＯＳインバータとから構成されている。そして、前段ＣＭＯＳインバータの出力が、上記ヒステリシス付与用のＭＯＳトランジスタＭ８のゲート端子に印加されている。なお、出力部１２のＣＭＯＳインバータのうち後段ＣＭＯＳインバータは省略してもよい。

次に、本実施形態の温度検出回路１０の動作について説明する。
ＭＯＳトランジスタＭ４とＭ６との接続ノードＮ１を接地電位点ＧＮＤに接続したと仮定した場合にＭＯＳトランジスタＭ４に流れるドレイン電流をＩ１、また、ノードＮ１を電源電圧端子ＶＤＤに接続したと仮定した場合に、ＭＯＳトランジスタＭ６〜Ｍ８に流れる電流をＩ２とする。

すると、温度検出用のダイオードＤ１は負の温度特性（−２ｍＶ／℃）を有するため、
Ｍ５とＭ６，Ｍ７のカレントミラー回路でダイオードＤ１に流れる電流に比例した電流となるＭ６〜Ｍ８の電流Ｉ２も負の温度特性を有することとなる。これによって、電流Ｉ２は、図２に示すように、温度が高くなるほど減少するような特性を示す。
一方、デプレッション型ＭＯＳトランジスタＭ１とエンハンスメント型のＭＯＳトランジスタＭ２は温度特性がほぼ同一であるため、Ｍ２とＭ４のカレントミラー回路でＭ４に流れる電流Ｉ１は温度依存性のない電流となる。これによって、電流Ｉ１は、図２に示すように、温度にかかわらずほぼ一定になる平坦な特性を示す。

図２より、本実施形態の温度検出回路１０においては、電流Ｉ１を示す特性線と電流Ｉ２を示す特性線とが交差する１５０℃よりも低い温度ではＭ６〜Ｍ８に流れる電流Ｉ２が優勢となり、１５０℃よりも高い温度ではＭ４に流れるドレイン電流Ｉ１が優勢となることが分かる。そのため、温度検出部１０の出力は、図３に示すように、１５０℃の近傍で変化し、１５０℃よりも低い温度ではロウレベル（０Ｖ）となり、１５０℃よりも高い温度ではハイレベル（５Ｖ＝Ｖｄｄ）となるように動作することとなる。

また、温度検出回路１０の出力がハイレベルになる状態では、前段ＣＭＯＳインバータの出力（ロウレベル）がゲート端子に印加されるＭＯＳトランジスタＭ８がオフ状態になるため、Ｍ６〜Ｍ８に流れる電流Ｉ２が減少して、図２に示す電流Ｉ１の特性線と交差するポイントが１５０℃よりも低い方へシフトする。これによって、図４に示すように、１５０℃よりも低い１００℃の近傍で、温度検出回路１０の出力がハイレベルからロウレベルへ切り替わることとなる。その結果、温度検出回路１０の出力はヒステリシス特性を有することとなり、チップ温度が検出温度の近傍で揺らいだとしても出力がハイ／ロウに変化するのを防止することができる。

上記の説明から分かるように、本実施形態の温度検出回路１０は、Ｍ４に流れる電流Ｉ１とＭ６〜Ｍ８に流れる電流Ｉ２との電流比較で出力が変化することなるため、図７に示す先願に係る温度検出回路に設けられているコンパレータＣＭＰ１が不要となり、回路を構成する素子数を減らすことができるとともに、消費電流も少なくすることができるという利点がある。
また、図７に示す先願に係る温度検出回路においては抵抗素子Ｒ１，Ｒ２が設けられているのに対し、本実施形態の温度検出回路１０はＭＯＳトランジスタに比べて素子サイズの大きな抵抗素子が不要であるので、回路の占有面積をより低減することができるという利点がある。

さらに、本実施形態の温度検出回路１０における温度検出素子としてのダイオードＤ１は、カソード端子が接地電位点ＧＮＤに接続されているため、ダイオードＤ１として例えばＰＮ接合ダイオードを使用する場合に、Ｐ型半導体基板もしくはＰ型ウェル領域上にＰＮ接合を形成したとしても、ダイオードＤ１のカソードとしてのＮ型領域の電位を、接地電位が印加されるＰ型半導体基板もしくはＰ型ウェル領域と同一電位とすることができる。
そのため、半導体基板上に形成したＰＮ接合ダイオードに寄生するＰＮＰバイポーラトランジスタが存在したとしても、それがオン状態になることはない。従って、温度検出素子Ｄ１としてＰＮ接合ダイオードを使用することができ、ＣＭＯＳプロセスに余分な工程を追加することなく温度検出素子Ｄ１を備えた本実施形態の温度検出回路１０を製造することができる。

次に、上記実施形態の温度検出回路の変形例を、図５及び図６を用いて説明する。
図５に示す第１の変形例は、図１の温度検出回路１０において、ノードＮ１と接地電位点ＧＮＤとの間に設けられている、出力にヒステリシス特性を付与するためのＭＯＳトランジスタＭ７とＭ８を省略したものである。このような構成であっても、温度検出回路と
して動作することは可能である。従って、逆の見方をすると、図１の実施形態の温度検出回路１０は、図５の回路に２つのＭＯＳトランジスタＭ７とＭ８を追加するだけで、ヒステリシス特性を付与することができるという利点がある。

図６に示す第２の変形例は、ダイオードＤ１の接続位置を変えて、ＭＯＳトランジスタＭ５ではなくＭ６と直列に接続して、図１の温度検出回路１０とは出力の極性が逆になるようにした回路、すなわちチップ温度が設定温度よりも低い場合に出力がハイレベルとなり、チップ温度が設定温度よりも低い場合に出力がロウレベルとなるようにしたものである。
この変形例の場合も、電源電圧端子ＶＤＤとノードＮ１との間に接続されているＭＯＳトランジスタＭ７とＭ８は、回路にヒステリシス特性を付与するための素子である。従って、このＭＯＳトランジスタＭ７とＭ８は省略することができる。

以上本発明者によってなされた発明を実施形態に基づき具体的に説明したが、本発明は前記実施形態に限定されるものではない。例えば、前記実施形態の温度検出回路１０おける電流−電圧変換素子としてのＭＯＳトランジスタＭ５は抵抗素子で置き換えることも可能である。しかし、ＭＯＳトランジスタで構成すれば、ＭＯＳトランジスタに比べて素子サイズの大きな抵抗素子を使用せずに温度検出回路を実現することができるという利点がある。

また、前記実施形態の温度検出回路１０では、温度検出部１１の定電流回路として、デプレッション型ＭＯＳトランジスタＭ１とカレントミラー回路（Ｍ２，Ｍ３；Ｍ２，Ｍ４）とからなる回路を使用しているが、定電流回路はこのような構成に限定されず、温度の変化にかかわらず一定の電流をダイオードＤ１やＭＯＳトランジスタＭ６に流せる回路であればどのような回路であっても良い。ただし、実施形態の温度検出回路のようにデプレッション型ＭＯＳトランジスタを定電流源とした回路にあっては、回路を構成する素子数を減らすことができるという利点がある。

１０ 温度検出回路
１１ 温度検出部
１２ 出力部
Ｍ１ 定電流用のデプレッション型ＭＯＳトランジスタ（定電流源）
Ｍ２，Ｍ３ 第１カレントミラー回路
Ｍ２，Ｍ４ 第２カレントミラー回路
Ｄ１ 温度検出素子（温度検出用のダイオード）

Claims (5)

1. 半導体チップ上に形成された温度検出素子と、
   前記温度検出素子と直列形態に接続され該温度検出素子に流れる電流を電圧に変換する電流−電圧変換素子と、
   直列形態の前記電流−電圧変換素子および温度検出素子と並列に接続され前記電流−電圧変換素子により変換された電圧をゲート端子に受けるＭＯＳトランジスタと、
   前記電流−電圧変換素子に向かって所定の第１電流を流す第１電流源および前記ＭＯＳトランジスタに向かって所定の第２電流を流す第２電流源を有する定電流回路と、
   前記第２電流源と前記ＭＯＳトランジスタとの接続ノードに入力端子が接続された論理回路とを備えたことを特徴とする温度検出回路。
2. 前記定電流回路は、
   ゲート端子とソース端子が結合されたデプレッション型ＭＯＳトランジスタからなる定電流源と、
   該定電流源と直列に接続されたエンハンスメント型の第１ＭＯＳトランジスタおよび該トランジスタとゲート共通接続されたエンハンスメント型の第２ＭＯＳトランジスタを有し前記第１電流を出力する第１のカレントミラー回路と、
   前記第１ＭＯＳトランジスタおよび該トランジスタとゲート共通接続されたエンハンスメント型の第３ＭＯＳトランジスタを有し前記第２電流を出力する第２のカレントミラー回路と、から構成されていることを特徴とする請求項１に記載の温度検出回路。
3. 前記第２電流が流れる前記ＭＯＳトランジスタと並列に、前記電流−電圧変換素子により変換された電圧をゲート端子に受ける第４ＭＯＳトランジスタと、前記論理回路からの信号をゲート端子に受ける第５ＭＯＳトランジスタとが直列形態で接続されていることを特徴とする請求項２に記載の温度検出回路。
4. 前記温度検出素子は、接地電位点にカソード端子が接続されてなるダイオードであり、前記第２ＭＯＳトランジスタと前記ダイオードとの間に前記電流−電圧変換素子が接続されていることを特徴とする請求項２または３に記載の温度検出回路。
5. 前記電流−電圧変換素子はゲート端子とドレイン端子が結合されたエンハンスメント型の第６ＭＯＳトランジスタからなり、該第６ＭＯＳトランジスタのゲート端子と、前記電流−電圧変換素子としての第６ＭＯＳトランジスタにより電流−電圧変換された電圧をゲート端子に受ける前記ＭＯＳトランジスタのゲート端子とが接続されてカレントミラー回路を構成していることを特徴とする請求項４に記載の温度検出回路。

Images