JPS62171217A - シユミツトトリガ回路 - Google Patents
シユミツトトリガ回路Info
- Publication number
- JPS62171217A JPS62171217A JP61012825A JP1282586A JPS62171217A JP S62171217 A JPS62171217 A JP S62171217A JP 61012825 A JP61012825 A JP 61012825A JP 1282586 A JP1282586 A JP 1282586A JP S62171217 A JPS62171217 A JP S62171217A
- Authority
- JP
- Japan
- Prior art keywords
- channel
- field effect
- gate
- schmitt trigger
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 claims description 13
- 239000000758 substrate Substances 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、集積化温度スイッチや、集積化磁気センサ
などの出力段のシュミットトリガ回路に関するものであ
る。
などの出力段のシュミットトリガ回路に関するものであ
る。
この発明は、相補型ＭＩＳ電界効果型トランジスタ（以
下Ｃ−ＭＩＳＦＥＴと略す）によって構成され、集積化
温度センサや集積化磁気センサなど温度や磁気の変動を
Ｈｔｇｈ、ｌ、ｏｗの出力信号としてとり出す回路にお
いて、動作点付近での、雑音余裕度を改善するため、少
数のＭＩＳ電界効果型トランジスタの回路で、出力信号
にヒステリシスを与えるものである。
下Ｃ−ＭＩＳＦＥＴと略す）によって構成され、集積化
温度センサや集積化磁気センサなど温度や磁気の変動を
Ｈｔｇｈ、ｌ、ｏｗの出力信号としてとり出す回路にお
いて、動作点付近での、雑音余裕度を改善するため、少
数のＭＩＳ電界効果型トランジスタの回路で、出力信号
にヒステリシスを与えるものである。
従来、Ｃ−ＭＩＳＦＥＴによって構成された、代表的な
シュミットトリガ回路としては第２図の回路がよく知ら
れている。この回路は、抵抗２０゜２１とインバータ２
３．２４とを用い、抵抗２０と２１の比Ｒ＋／Ｒｔによ
ってヒステリシス幅をきめる回路である。
シュミットトリガ回路としては第２図の回路がよく知ら
れている。この回路は、抵抗２０゜２１とインバータ２
３．２４とを用い、抵抗２０と２１の比Ｒ＋／Ｒｔによ
ってヒステリシス幅をきめる回路である。
しかし、従来のシュミットトリガ回路は、ヒステリシス
の幅が、抵抗２０．２１のばらつきに影響され、ヒステ
リシス幅のばらつきが大きかった。
の幅が、抵抗２０．２１のばらつきに影響され、ヒステ
リシス幅のばらつきが大きかった。
また、ヒステリシス幅が温度特性をもつという欠点があ
った。また、抵抗回路のサイズによりヒステリシス幅が
決定されるので、チップ上で大きな面積を必要とすると
いう、３つの欠点があった。
った。また、抵抗回路のサイズによりヒステリシス幅が
決定されるので、チップ上で大きな面積を必要とすると
いう、３つの欠点があった。
そこで、この発明は、従来のこのような欠点を解決する
ため、まった（新しい回路構成により、ばらつきを小さ
く、精度のよい、ヒステリシス特性を、面積的にも小さ
なチップで得ることを目的としている。
ため、まった（新しい回路構成により、ばらつきを小さ
く、精度のよい、ヒステリシス特性を、面積的にも小さ
なチップで得ることを目的としている。
上記問題点を解決するために、この発明は、互いに闇値
とコンダクタンス定数の等しいＰチャネル及びＮチャネ
ルにＭＩＳＦＥＴと、２つの抵抗、又はこれにかわるＭ
ＩＳＦＥＴとから成るシュミットトリガ回路で、出力ト
ランジスタのゲートに、シュミットトリガの出力電圧を
印加することにより、入力印加電圧に対しヒステリシス
を得るようにした。さらにヒステリシス幅を制御するた
めにはトランジスタのサイズを変えれば容易に必要とす
るヒステリシス幅を得ることができる。
とコンダクタンス定数の等しいＰチャネル及びＮチャネ
ルにＭＩＳＦＥＴと、２つの抵抗、又はこれにかわるＭ
ＩＳＦＥＴとから成るシュミットトリガ回路で、出力ト
ランジスタのゲートに、シュミットトリガの出力電圧を
印加することにより、入力印加電圧に対しヒステリシス
を得るようにした。さらにヒステリシス幅を制御するた
めにはトランジスタのサイズを変えれば容易に必要とす
るヒステリシス幅を得ることができる。
以下にこの発明の実施例を、図面に基づいて説明する。
第１図において、ＰチャネルＭＩＳ−ＦＥＴＩのドレイ
ンとＮチャネルＭＩＳ−ＦＥＴ２のドレインとを直列に
接続し、また、これらと等しい闇値、及びコンダクタン
ス定数をもつＰチャネルにＭＩＳＦＥＴ３と、Ｎチャネ
ルにＭＩＳＦＥＴ４の、それぞれドレインを直列に接続
した回路を並列に接続し、一方の接続点８をＮチャネル
ＭＩＳＦＥＴ４のゲートに、他の一方の接続点９をＮチ
ャネルＭＩＳＦＥＴ２のゲートに交互に接続し、接続点
８と接続点９を、抵抗１３及び抵抗１４を介して、Ｖｓ
ｓｌｌと接続しである。ＰチャネルＭＩＳＦＥＴＩのゲ
ート６には一定電圧を印加しておく。例えば、５ｖ系で
は３．５ｖ程度の電圧を印加しておく。一方、他のＰチ
ャネルＭＯ３のゲート入力端子７には、可変入力端子を
印加する。例えば第４図ｆａ）のようなリニアな電圧ｖ
ｌｌｔを入力端子７より印加する。シュミットトリガの
出力端子９の出力電圧Ｖ。２は第４図（ａｌに示すよう
に、入力電圧ｖｅｘの増加、或いは減少に対してΔ■。
ンとＮチャネルＭＩＳ−ＦＥＴ２のドレインとを直列に
接続し、また、これらと等しい闇値、及びコンダクタン
ス定数をもつＰチャネルにＭＩＳＦＥＴ３と、Ｎチャネ
ルにＭＩＳＦＥＴ４の、それぞれドレインを直列に接続
した回路を並列に接続し、一方の接続点８をＮチャネル
ＭＩＳＦＥＴ４のゲートに、他の一方の接続点９をＮチ
ャネルＭＩＳＦＥＴ２のゲートに交互に接続し、接続点
８と接続点９を、抵抗１３及び抵抗１４を介して、Ｖｓ
ｓｌｌと接続しである。ＰチャネルＭＩＳＦＥＴＩのゲ
ート６には一定電圧を印加しておく。例えば、５ｖ系で
は３．５ｖ程度の電圧を印加しておく。一方、他のＰチ
ャネルＭＯ３のゲート入力端子７には、可変入力端子を
印加する。例えば第４図ｆａ）のようなリニアな電圧ｖ
ｌｌｔを入力端子７より印加する。シュミットトリガの
出力端子９の出力電圧Ｖ。２は第４図（ａｌに示すよう
に、入力電圧ｖｅｘの増加、或いは減少に対してΔ■。
のヒステリシスをもつ。従って出力トランジスタ５のド
レイン出力端子１２の出力電圧は、第４図（ｂｌのよう
にＶｌｌ！の増減により、ＶＨとＶｔでヒステリシスを
もたせることが可能となる。入力端子ＶＩＺに対するヒ
ステリシス電圧幅Δ■８□は、ＰチャネルＭＩＳＦＥＴ
Ｉと、３のに値を大きくすることにより、狭めることが
できる。
レイン出力端子１２の出力電圧は、第４図（ｂｌのよう
にＶｌｌ！の増減により、ＶＨとＶｔでヒステリシスを
もたせることが可能となる。入力端子ＶＩＺに対するヒ
ステリシス電圧幅Δ■８□は、ＰチャネルＭＩＳＦＥＴ
Ｉと、３のに値を大きくすることにより、狭めることが
できる。
第３図は、第１図の回路における抵抗１３．１４をデプ
レッション型ＭＩＳＦＥＴに置き換えた場合の回路を示
している。
レッション型ＭＩＳＦＥＴに置き換えた場合の回路を示
している。
第５図［ａｌは、この回路を磁気のＮ極、Ｓ極を判別す
るホールＩＣに用いた回路例を示している。
るホールＩＣに用いた回路例を示している。
ホールセンサの出力をコンパレータで受け、定電圧Ｖｌ
ｌを本発明のシュミットトリガ回路に入力し、一方、コ
ンパレータの出力を、もう一方の入力、■、に印加する
。■１．に対する出力電圧Ｖ。！は、第５図（ｂ）に示
すとおりである。この電圧を最終段の出力トランジスタ
に印加すると、第５図ｔｅｌのように磁場の強さに対し
て、ヒステリシス特性を得ることができる。
ｌを本発明のシュミットトリガ回路に入力し、一方、コ
ンパレータの出力を、もう一方の入力、■、に印加する
。■１．に対する出力電圧Ｖ。！は、第５図（ｂ）に示
すとおりである。この電圧を最終段の出力トランジスタ
に印加すると、第５図ｔｅｌのように磁場の強さに対し
て、ヒステリシス特性を得ることができる。
（発明の効果〕
この発明は以上説明したように、ホールＩＣや温度スイ
ッチＩＣにおいて、ＣｕＯ２の４つのＭＩＳＦＥＴと、
２つの抵抗とから成る回路で、精度よく、ばらつきの小
さい、所望のヒステリシスを得ることができ、雑音余裕
度を精度よく、著しく改善する効果がある。
ッチＩＣにおいて、ＣｕＯ２の４つのＭＩＳＦＥＴと、
２つの抵抗とから成る回路で、精度よく、ばらつきの小
さい、所望のヒステリシスを得ることができ、雑音余裕
度を精度よく、著しく改善する効果がある。
第１図は、この発明にかかるシュミットトリガ回路の回
路図、第２図は、従来のシュミットトリガ回路の回路図
、第３図はこの発明のシュミットトリガ回路の他の実施
例の回路図、第４図ｆａｔは、本発明のシュミットトリ
ガ回路の動作を説明する電圧特性図、第４図ｆｂｌは、
本発明のシュミットトリガ回路の出力電圧特性図、第５
図ｉａｌは、本発明のシュミントトリガ回路を用いたホ
ールＩＣの回路図、第５図ｔｂ＋は、シュミットトリガ
回路の入力端子特性のグラフ、第５図Ｔｅｌはシュミッ
トトリガ回路の出力電流特性のグラフである。 １．３・−・・−・・ＰチャネルＭ＋５ＦＥＴ２．４−
・−・−ＮチャネルＭＩＳＦＥＴ１３．１４・−・・−
抵抗 ５−・−・・・出力ＭＩＳＦＥＴ 以上 第２区 Ｖｇｚ （Ｖ ）
路図、第２図は、従来のシュミットトリガ回路の回路図
、第３図はこの発明のシュミットトリガ回路の他の実施
例の回路図、第４図ｆａｔは、本発明のシュミットトリ
ガ回路の動作を説明する電圧特性図、第４図ｆｂｌは、
本発明のシュミットトリガ回路の出力電圧特性図、第５
図ｉａｌは、本発明のシュミントトリガ回路を用いたホ
ールＩＣの回路図、第５図ｔｂ＋は、シュミットトリガ
回路の入力端子特性のグラフ、第５図Ｔｅｌはシュミッ
トトリガ回路の出力電流特性のグラフである。 １．３・−・・−・・ＰチャネルＭ＋５ＦＥＴ２．４−
・−・−ＮチャネルＭＩＳＦＥＴ１３．１４・−・・−
抵抗 ５−・−・・・出力ＭＩＳＦＥＴ 以上 第２区 Ｖｇｚ （Ｖ ）
Claims (2)
- （１）第１導電型の第１のＭＩＳ電界効果型トランジス
タのドレインと、第２導電型の第２のＭＩＳ電界効果型
トランジスタのドレインとを直列に接続した回路と、第
１導電型の第３のＭＩＳ電界効果型トランジスタと第２
導電型の第４のＭＩＳ電界効果型トランジスタを直列に
接続した回路とを電源に対して並列に接続し、前記第２
のＭＩＳ電界効果型トランジスタのゲートと、第３と第
４のＭＩＳ電界効果型トランジスタの接続点とを接続し
、前記第４のゲートと、第１と第２のＭＩＳ電界効果ト
ランジスタの接続点とを接続し、前記、第１と第２の電
界効果型トランジスタの接続点又は、前記第３と第４の
電界効果型トランジスタの接続点を出力トランジスタの
ゲートに接続したことを特徴とするシュミットトリガ回
路。 - （２）前記、第１と第２、第３と第４のＭＩＳ電界効果
トランジスタの接続点を抵抗を介して基板と接続したこ
とを特徴とする特許請求の範囲第１項記載のシュミット
トリガ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61012825A JPS62171217A (ja) | 1986-01-23 | 1986-01-23 | シユミツトトリガ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61012825A JPS62171217A (ja) | 1986-01-23 | 1986-01-23 | シユミツトトリガ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62171217A true JPS62171217A (ja) | 1987-07-28 |
Family
ID=11816159
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61012825A Pending JPS62171217A (ja) | 1986-01-23 | 1986-01-23 | シユミツトトリガ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62171217A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0481105A1 (de) * | 1990-10-15 | 1992-04-22 | Siemens Aktiengesellschaft | Schaltungsanordnung zum Erfassen der Übertemperatur eines elektronischen Bauelements |
| JP2012034079A (ja) * | 2010-07-29 | 2012-02-16 | Fuji Electric Co Ltd | 絶縁ゲート型デバイスの駆動回路 |
-
1986
- 1986-01-23 JP JP61012825A patent/JPS62171217A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0481105A1 (de) * | 1990-10-15 | 1992-04-22 | Siemens Aktiengesellschaft | Schaltungsanordnung zum Erfassen der Übertemperatur eines elektronischen Bauelements |
| JP2012034079A (ja) * | 2010-07-29 | 2012-02-16 | Fuji Electric Co Ltd | 絶縁ゲート型デバイスの駆動回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4779016A (en) | Level conversion circuit | |
| CA1047602A (en) | Voltage level conversion circuit | |
| JPS6435799A (en) | Semiconductor integrated circuit | |
| JPS62171217A (ja) | シユミツトトリガ回路 | |
| US3922569A (en) | Potential detector | |
| JP3249608B2 (ja) | 集積コンパレータ回路 | |
| JPS5967704A (ja) | Ｍｏｓｆｅｔ演算増幅器 | |
| JPH03132115A (ja) | 半導体集積回路 | |
| JPH0562487B2 (ja) | ||
| KR960027331A (ko) | 버퍼회로 및 바이어스회로 | |
| KR930001401B1 (ko) | 감지 증폭기 | |
| JPH06265584A (ja) | 半導体装置 | |
| JPH02179121A (ja) | インバータ回路 | |
| US6842050B2 (en) | Current-mode circuit for implementing the minimum function | |
| USH802H (en) | Binary voltage level converter | |
| KR0135173B1 (ko) | 기준 전류 회로 | |
| JPS6352512A (ja) | フリツプフロツプ回路 | |
| JPH03211472A (ja) | 電源電圧検出回路 | |
| JPH0355912A (ja) | ヒステリシス回路 | |
| JPS62222713A (ja) | 遅延用ｃｍｏｓインバ−タ回路 | |
| JPH04194677A (ja) | 半導体集積回路の閾値電圧測定方法 | |
| JPH0646696B2 (ja) | Ｍｏｓ ｆｅｔによる抵抗素子 | |
| JPH04288609A (ja) | 電源電圧検出回路 | |
| JPH061636B2 (ja) | センスアンプ回路 | |
| JPH04326074A (ja) | スレッショルド電圧の測定方法 |