JP3249608B2 - 集積コンパレータ回路 - Google Patents
集積コンパレータ回路Info
- Publication number
- JP3249608B2 JP3249608B2 JP33557292A JP33557292A JP3249608B2 JP 3249608 B2 JP3249608 B2 JP 3249608B2 JP 33557292 A JP33557292 A JP 33557292A JP 33557292 A JP33557292 A JP 33557292A JP 3249608 B2 JP3249608 B2 JP 3249608B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- field effect
- terminals
- effect transistor
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
- H03K17/6872—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor using complementary field-effect transistors
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
- G01R19/16504—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the components employed
- G01R19/16519—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the components employed using FET's
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/30—Modifications for providing a predetermined threshold before switching
- H03K17/302—Modifications for providing a predetermined threshold before switching in field-effect transistor switches
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Manipulation Of Pulses (AREA)
- Measurement Of Current Or Voltage (AREA)
Description
ジスタからなるインバータと、主電路に関して直列回路
を形成する2つの相補型トランジスタと、第一及び第二
の動作電圧端子とを備えた集積コンパレータ回路に関す
る。
ィーツェ・シェンク(Tietze-Schenk)著の「半導体回路
技術(Halbleiterschaltungstechnik)」第7版、140
頁以下に記載されている。この回路はバイポーラトラン
ジスタと、抵抗と、電源とを含んでいる。同一の型のそ
れぞれのコンパレータが同一の特性を持つためには、入
力差働増幅器のトランジスタのパラメータの再現性が良
くなければならない。演算増幅器の開閉点の絶対値はさ
らに電源に関係する。その特性もまた必ずしも常に簡単
かつ再現性よく設定されない。ここに使用される集積抵
抗も同様にその特性が変動する。その上、製造上の変動
もその構造によって異なる構成要素に非常に多様に作用
する。
頭に記載した種類の集積コンパレータ回路であって、電
源及び抵抗を必要とせず、同種の構成素子のみが使用さ
れるものを提供することにある。
コンパレータ回路が次の特徴を有することによって達成
される。即ち、 a)トランジスタがMOS型電界効果トランジスタ(以
下MOSFETと称す)であり、 b)インバータのMOSFETのゲート端子が直列回路
のMOSFETの接続点に接続され、 c)直列回路及びインバータが一方では第一の端子に、
他方では第三の端子もしくは第二の端子にそれぞれ接続
され、 d)第二及び第三の端子は比較すべき電圧の入力端子で
あり、 e)それぞれ第一の端子に接続されたMOSFET及び
第二の端子もしくは第三の端子に接続されたMOSFE
Tが同一のチャネル形である。
下に示されている。
発明を詳しく説明する。この発明の作用は図2の図表に
より説明する。
ネル形MOSFET3とnチャネル形MOSFET4よ
りなるインバータを含んでいる。両MOSFETはドレ
ーン側Dで互いに接続されている。MOSFET3のソ
ース端子Sは端子5に、MOSFET4のソース端子S
は端子6に接続されている。端子5、6には供給電圧V
DDが印加される。MOSFET3及び4のドレーン端子
Dは出力端子7に接続されている。集積コンパレータ回
路はさらに直列接続された2つの相補型MOSFET1
とMOSFET2とを有している。pチャネル形MOS
FET1のソース端子Sは端子5に、nチャネル形MO
SFET2のソース端子Sは第三の端子8に接続されて
いる。MOSFET1及び2のドレーン端子Dは互いに
電気的に接続されている。接続点10はインバータのM
OSFET3及び4のゲート端子Gに接続されている。
直列回路のMOSFET1及び2のゲート端子Gはその
ドレーン端子Dに接続されているので、MOSFET1
及び2はMOSダイオードとして動作する。端子8及び
6は比較すべき電圧Ue の入力端子を形成している。
T2のソース端子Sは0ボルトにある。MOSFET1
及び2は、接続点10に所定の電位を設定する分圧器を
形成している。分圧比はこの場合次のように選ばれてい
る。即ち、Ue =0ボルトの状態においてMOSFET
3がMOSFET4より小さい抵抗を形成するように導
通制御される。そのため端子6、7にかかる電圧はHレ
ベルにある。この状態は図2においてMOSFET1及
び2の変換特性(UGS/ID )の交点A1によって与え
られている。MOSFET1及び2の変換特性は図2で
は同様にそれぞれ1及び2で示されている。インバータ
の開閉点SはMOSFET3及び4の変換特性の交点S
によって与えられている。MOSFET3及び4の変換
特性は図2でそれぞれ3及び4で示されている。
続点10における電位はVDDの方向にずれる。これによ
りMOSFET4はより強く導電性となり、MOSFE
T3の導電性は低下する。従って出力電圧Ua はLレベ
ルに低下する。出力側における負の電圧変移はそれ故、
入力端6、8に電圧Ue がかかっていることを指す。電
圧Ua は次いでシュミットトリガーに導かれる。その出
力信号レベルは論理的に「0」或いは「1」に相当する
ように選ばれている。
った動作閾値を設定するために、MOSFET2と4の
変換特性は異なるように選ばれている。MOSFET1
と3の変換特性は同じにすることもできるが、同じであ
る必要はない。図2の図表ではMOSFET1と3の変
換特性は同じであるが、MOSFET2はMOSFET
4の変換特性よりも急峻な変換特性を持っている。従っ
て0ボルトより大きい動作閾値ΔUが得られる。電圧U
e を印加することにより変換特性はインバータの出力端
子6、7における前記の両状態とはっきり区別できる範
囲にずれる。MOSFET2のずれた伝達特性は図2に
は破線2 で示されている。
FET4の変換特性が同一であることも考えられる。し
かしながらこの場合にはコンパレータ回路はUe =0で
動作することになる。
のソース端子Sと端子5との間に電圧Ue を印加するこ
とも可能である。この場合MOSFET1の変換特性を
MOSFET3の変換特性より急峻にするのがよい。M
OSFET2と4の変換特性は同じにすることもできる
が、同じである必要はない。
のチャネル形のものが使用される。
ゲート端子G及びドレーン端子Dは互いに接続されてい
る。しかしながらゲート端子は固定電位におくこともで
きる。
が同一の場合、例えばMOSFETのチャネル幅の変更
によって設定可能である。図1の実施例ではそれ故MO
SFET2のチャネル幅はMOSFET4のチャネル幅
よりも大きく設定され得る。MOSFET1と3のチャ
ネル幅は同じにすることができる。集積コンパレータ回
路のすべてのMOSFETが同じ製造条件で作られるこ
とによって製造プロセスにおける変動はすべて4つのM
OSFETの特性に同じ程度に作用する。これにより集
積コンパレータ回路のパラメータが良好に維持され、同
一型のインバータの開閉点が製造上の変動には実質的に
無関係になるという効果がある。
Claims (2)
- 【請求項1】2つの相補型トランジスタ(3、4)から
なるインバータと、主電路に関して直列回路を形成する
2つの相補型トランジスタ(1、2)と、第一及び第二
の動作電圧端子(5、6)とを備えた集積コンパレータ
回路において、 a)前記トランジスタがMOS型電界効果トランジスタ
(1、2、3、4)であり、 b)前記インバータのMOS型電界効果トランジスタ
(3、4)のゲート端子が直列回路を形成するMOS型
電界効果トランジスタ(1、2)の接続点(10)に接
続され、 c)前記直列回路及びインバータが一方で第一の端子
(5)と、他方で第三の端子(8)もしくは第二の端子
(6)にそれぞれ接続され、 d)第二及び第三の端子(6、8)は比較すべき電圧
(Ue )の入力端子であり、 e)それぞれ第一の端子(5)に接続された複数のMO
S型電界効果トランジスタ(1、3)及び第二の端子
(6)もしくは第三の端子(8)に接続された複数のM
OS型電界効果トランジスタ(2、4)が同一のチャネ
ル形であり、しかも第一の端子(5)に接続されたMO
S型電界効果トランジスタ(1、3)の変換特性(U GS
/I D )が互いに同じであり、第三の端子(8)に接続
されたMOS型電界効果トランジスタ(2)の変換特性
は第二の端子(6)に接続されたMOS型電界効果トラ
ンジスタ(4)の変換特性より急峻であることを特徴と
する集積コンパレータ回路。 - 【請求項2】直列回路を形成する電界効果トランジスタ
(1、2)のゲート端子及びドレーン端子が互いに接続
されていることを特徴とする請求項1記載の集積コンパ
レータ回路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE4138860A DE4138860C1 (ja) | 1991-11-26 | 1991-11-26 | |
DE4138860.7 | 1991-11-26 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH05249148A JPH05249148A (ja) | 1993-09-28 |
JP3249608B2 true JP3249608B2 (ja) | 2002-01-21 |
Family
ID=6445619
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP33557292A Expired - Lifetime JP3249608B2 (ja) | 1991-11-26 | 1992-11-20 | 集積コンパレータ回路 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5434521A (ja) |
EP (1) | EP0544143B1 (ja) |
JP (1) | JP3249608B2 (ja) |
DE (2) | DE4138860C1 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR950012079A (ko) * | 1993-10-29 | 1995-05-16 | 발도르프, 옴케 | 집적 비교기 회로 |
EP0753754A3 (de) * | 1995-07-12 | 1998-01-07 | Siemens Aktiengesellschaft | Integrierte Komparatorschaltung |
DE19530481C1 (de) * | 1995-08-18 | 1997-03-27 | Siemens Ag | Integrierbare Komparatorschaltung mit einstellbarer Ansprechschwelle |
DE10350596B4 (de) * | 2003-10-30 | 2007-01-04 | Infineon Technologies Ag | Komparator und auf dem Komparator basierender Analog-Digital-Wandler |
TW200813444A (en) * | 2006-09-13 | 2008-03-16 | Advanced Analog Technology Inc | Negative voltage detector |
JP2010193036A (ja) * | 2009-02-17 | 2010-09-02 | Renesas Electronics Corp | コンパレータ回路 |
US10734985B2 (en) | 2018-12-17 | 2020-08-04 | Qualcomm Incorporated | Comparators for power and high-speed applications |
JP2021082861A (ja) * | 2019-11-14 | 2021-05-27 | 富士電機株式会社 | コンパレータ |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0085727B1 (de) * | 1982-02-06 | 1986-04-30 | Deutsche ITT Industries GmbH | Integrierte Komparatorschaltung |
JPS60124124A (ja) * | 1983-12-08 | 1985-07-03 | Nec Corp | 入力回路 |
US4709172A (en) * | 1985-08-19 | 1987-11-24 | Dallas Semiconductor Corporation | Input-voltage detector circuit for CMOS integrated circuit |
JPH0756931B2 (ja) * | 1988-04-18 | 1995-06-14 | 三菱電機株式会社 | 閾値制御型電子装置およびそれを用いた比較器 |
EP0360884A1 (de) * | 1988-09-26 | 1990-04-04 | Siemens Aktiengesellschaft | CMOS-Differentialkomparator mit Offsetspannung |
DE3906482A1 (de) * | 1989-03-01 | 1990-09-06 | Siemens Ag | Signalpegelwandler zur umsetzung von ttl- auf cmos-logik-signalpegeln |
US5274275A (en) * | 1991-03-29 | 1993-12-28 | Brooktree Corporation | Comparator |
US5289054A (en) * | 1992-03-24 | 1994-02-22 | Intel Corporation | Fast electronic comparator |
US5287070A (en) * | 1992-09-02 | 1994-02-15 | Ncr Corporation | Balanced voltage comparator |
-
1991
- 1991-11-26 DE DE4138860A patent/DE4138860C1/de not_active Expired - Fee Related
-
1992
- 1992-11-10 EP EP92119216A patent/EP0544143B1/de not_active Expired - Lifetime
- 1992-11-10 DE DE59208956T patent/DE59208956D1/de not_active Expired - Lifetime
- 1992-11-19 US US07/978,637 patent/US5434521A/en not_active Expired - Lifetime
- 1992-11-20 JP JP33557292A patent/JP3249608B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
EP0544143B1 (de) | 1997-10-08 |
DE59208956D1 (de) | 1997-11-13 |
DE4138860C1 (ja) | 1993-06-03 |
US5434521A (en) | 1995-07-18 |
EP0544143A2 (de) | 1993-06-02 |
EP0544143A3 (en) | 1993-07-21 |
JPH05249148A (ja) | 1993-09-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4752703A (en) | Current source polarity switching circuit | |
US5191235A (en) | Semiconductor integrated circuit device having substrate potential detection circuit | |
US5886556A (en) | Low power schmitt trigger | |
KR930015345A (ko) | 상보 입력 버퍼가 있는 집적 회로 | |
US5057722A (en) | Delay circuit having stable delay time | |
US4410813A (en) | High speed CMOS comparator circuit | |
CA1047602A (en) | Voltage level conversion circuit | |
US4717847A (en) | TTL compatible CMOS input buffer | |
US5467044A (en) | CMOS input circuit with improved supply voltage rejection | |
JP3249608B2 (ja) | 集積コンパレータ回路 | |
JPH0583004B2 (ja) | ||
KR930004351B1 (ko) | 레벨 변환회로 | |
JPS6358493B2 (ja) | ||
JPH0736505B2 (ja) | シユミツトトリガ回路 | |
JPH0311823A (ja) | Cmos入力バッファ回路 | |
JPH01154620A (ja) | 半導体集積回路 | |
JP2927112B2 (ja) | テスト回路 | |
JPH04304011A (ja) | アイソレータのインターフェース回路 | |
JPH0575205B2 (ja) | ||
JP2947042B2 (ja) | 低位相差差動バッファ | |
JP2783464B2 (ja) | 半導体集積回路 | |
KR870006661A (ko) | 집적 회로 및 집적 기준 소스 | |
JP2754673B2 (ja) | Ecl―ttlレベル変換回路 | |
JP2803633B2 (ja) | 半導体集積回路 | |
JPS6130347B2 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20011004 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081109 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081109 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091109 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101109 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111109 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111109 Year of fee payment: 10 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111109 Year of fee payment: 10 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111109 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121109 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121109 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121109 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131109 Year of fee payment: 12 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131109 Year of fee payment: 12 |