JPH04304011A - アイソレータのインターフェース回路 - Google Patents
アイソレータのインターフェース回路Info
- Publication number
- JPH04304011A JPH04304011A JP3093078A JP9307891A JPH04304011A JP H04304011 A JPH04304011 A JP H04304011A JP 3093078 A JP3093078 A JP 3093078A JP 9307891 A JP9307891 A JP 9307891A JP H04304011 A JPH04304011 A JP H04304011A
- Authority
- JP
- Japan
- Prior art keywords
- current
- field effect
- photocoupler
- mos field
- effect transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 claims abstract description 17
- 239000004065 semiconductor Substances 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Landscapes
- Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)
- Networks Using Active Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明はホトカプラの出力信号を
論理信号へ変換するアイソレータのインターフェース回
路に関する。
論理信号へ変換するアイソレータのインターフェース回
路に関する。
【０００２】
【従来の技術】ノイズ対策等の理由によりホトカプラに
より電源系を分離し、電気信号のアイソレーションを行
うことは広く行われている。図４はこの従来のホトカプ
ラによるアイソレーションを示す回路図である。
より電源系を分離し、電気信号のアイソレーションを行
うことは広く行われている。図４はこの従来のホトカプ
ラによるアイソレーションを示す回路図である。
【０００３】第１の電源系において端子Ｅに与えられた
信号によりドライバ２３（ここではインバータで示す）
がホトカプラ２の発光ダイオード２１を駆動する。発光
ダイオード２１のカソードは接地されている。ホトカプ
ラ２のホト・トランジスタ２２はそのコレクタが抵抗１
９を介して第２の電源端子Ｄに接続され、そのエミッタ
は接地されている。また、ホト・トランジスタ２２のコ
レクタは第２の電源系の入力バッファであるインバータ
１０の入力に接続されている。
信号によりドライバ２３（ここではインバータで示す）
がホトカプラ２の発光ダイオード２１を駆動する。発光
ダイオード２１のカソードは接地されている。ホトカプ
ラ２のホト・トランジスタ２２はそのコレクタが抵抗１
９を介して第２の電源端子Ｄに接続され、そのエミッタ
は接地されている。また、ホト・トランジスタ２２のコ
レクタは第２の電源系の入力バッファであるインバータ
１０の入力に接続されている。
【０００４】発光ダイオード２１が発光すると、ホト・
トランジスタ２２が導通し、発光しない場合はホト・ト
ランジスタ２２は非導通である。抵抗１９はホト・トラ
ンジスタ２２から流れた電流を入力バッファインバータ
１０の入力電圧に変換する最も単純な電流電圧変換回路
である。この従来例では入力端子Ｅの入力信号の反転出
力が端子Ｃに得られる。
トランジスタ２２が導通し、発光しない場合はホト・ト
ランジスタ２２は非導通である。抵抗１９はホト・トラ
ンジスタ２２から流れた電流を入力バッファインバータ
１０の入力電圧に変換する最も単純な電流電圧変換回路
である。この従来例では入力端子Ｅの入力信号の反転出
力が端子Ｃに得られる。
【０００５】
【発明が解決しようとする課題】しかしながら、この従
来のインターフェース回路においては、ホト・トランジ
スタ２２の導通時に論理回路と比較して大きな直流電流
が抵抗１９を介して流れ、また、入力信号が高速の場合
、ホトカプラ２のスルーレートの不足から、入力バッフ
ァの入力信号が中間電位となり、入力バッファに貫通電
流が流れたり、出力が不安定となる等の不都合があった
。
来のインターフェース回路においては、ホト・トランジ
スタ２２の導通時に論理回路と比較して大きな直流電流
が抵抗１９を介して流れ、また、入力信号が高速の場合
、ホトカプラ２のスルーレートの不足から、入力バッフ
ァの入力信号が中間電位となり、入力バッファに貫通電
流が流れたり、出力が不安定となる等の不都合があった
。
【０００６】本発明はかかる問題点に鑑みてなされたも
のであって、ホトカプラに直流的に流れる電流を減少さ
せ、装置の消費電流を低減できるアイソレータのインタ
ーフェース回路を提供することを目的とする。
のであって、ホトカプラに直流的に流れる電流を減少さ
せ、装置の消費電流を低減できるアイソレータのインタ
ーフェース回路を提供することを目的とする。
【０００７】
【課題を解決するための手段】本発明に係るアイソレー
タのインターフェース回路は、一端を接地した定電流源
と、この定電流源の他端と正電源との間にダイオード接
続した第１導電型の第１のＭＯＳ電界効果トランジスタ
と、この第１のＭＯＳ電界効果トランジスタとカレント
ミラーを構成する第１導電型の第２のＭＯＳ電界効果ト
ランジスタと、２つの入力端に夫々前記第１及び第２の
ＭＯＳ電界効果トランジスタのドレインが接続されたコ
ンパレータとを有し、前記第２のＭＯＳ電界効果トラン
ジスタのドレインに接続するホトカプラの出力電流を定
電流で制限することを特徴とする。
タのインターフェース回路は、一端を接地した定電流源
と、この定電流源の他端と正電源との間にダイオード接
続した第１導電型の第１のＭＯＳ電界効果トランジスタ
と、この第１のＭＯＳ電界効果トランジスタとカレント
ミラーを構成する第１導電型の第２のＭＯＳ電界効果ト
ランジスタと、２つの入力端に夫々前記第１及び第２の
ＭＯＳ電界効果トランジスタのドレインが接続されたコ
ンパレータとを有し、前記第２のＭＯＳ電界効果トラン
ジスタのドレインに接続するホトカプラの出力電流を定
電流で制限することを特徴とする。
【０００８】
【作用】本発明においては、第２のＭＯＳ電界効果トラ
ンジスタのドレインに接続するホトカプラの出力電流を
定電流で制限するから、ホトカプラの導通時にも、第２
のＭＯＳ電界効果トランジスタに流れる電流は、この導
通時に流し得る電流ではなく、それよりも小さい定電流
源の電流値に等しい。また、ホトカプラの非導通時には
第２のＭＯＳトランジスタの電流が０になる。これによ
り、ホトカプラによるアイソレータのインターフェース
回路の消費電流を低減することができ、このインターフ
ェース回路を半導体集積回路上に低消費電流で実現する
ことができる。
ンジスタのドレインに接続するホトカプラの出力電流を
定電流で制限するから、ホトカプラの導通時にも、第２
のＭＯＳ電界効果トランジスタに流れる電流は、この導
通時に流し得る電流ではなく、それよりも小さい定電流
源の電流値に等しい。また、ホトカプラの非導通時には
第２のＭＯＳトランジスタの電流が０になる。これによ
り、ホトカプラによるアイソレータのインターフェース
回路の消費電流を低減することができ、このインターフ
ェース回路を半導体集積回路上に低消費電流で実現する
ことができる。
【０００９】
【実施例】次に、本発明の実施例について添付の図面を
参照して具体的に説明する。
参照して具体的に説明する。
【００１０】図１は本発明の実施例に係るインターフェ
ース回路を示す回路図である。定電流源１３の一端は接
地され、他端（以下，Ａ点と記す）は第１のＰチャネル
型ＭＯＳトランジスタ１１のドレイン及びゲートに共通
接続されている。また、第２のＰチャネル型ＭＯＳトラ
ンジスタ１２のゲートは第１のＰチャネル型ＭＯＳトラ
ンジスタ１１のゲートに接続され、カレントミラーを構
成する。
ース回路を示す回路図である。定電流源１３の一端は接
地され、他端（以下，Ａ点と記す）は第１のＰチャネル
型ＭＯＳトランジスタ１１のドレイン及びゲートに共通
接続されている。また、第２のＰチャネル型ＭＯＳトラ
ンジスタ１２のゲートは第１のＰチャネル型ＭＯＳトラ
ンジスタ１１のゲートに接続され、カレントミラーを構
成する。
【００１１】第２のＰチャネル型ＭＯＳトランジスタ１
２のドレイン（以下、Ｂ点と記す）はホトカプラ２の出
力に接続されている。第１及び第２のＰチャネル型ＭＯ
Ｓトランジスタ１１，１２のソースは電源端子Ｄに接続
されている。そして、第１及び第２のＰチャネル型ＭＯ
Ｓトランジスタ１１，１２のドレインは夫々コンパレー
タ１４の２つの入力端子（＋，−）に接続されている。
２のドレイン（以下、Ｂ点と記す）はホトカプラ２の出
力に接続されている。第１及び第２のＰチャネル型ＭＯ
Ｓトランジスタ１１，１２のソースは電源端子Ｄに接続
されている。そして、第１及び第２のＰチャネル型ＭＯ
Ｓトランジスタ１１，１２のドレインは夫々コンパレー
タ１４の２つの入力端子（＋，−）に接続されている。
【００１２】一方、ホトカプラ２のホト・トランジスタ
２２のエミッタと発光ダイオード２１のカソードは接地
され、発光ダイオード２１のアノードは端子Ｅを入力と
するドライバ・インバータ２３の出力が接続されている
。
２２のエミッタと発光ダイオード２１のカソードは接地
され、発光ダイオード２１のアノードは端子Ｅを入力と
するドライバ・インバータ２３の出力が接続されている
。
【００１３】このように構成されたインターフェース回
路１においては、カレント・ミラーの関係にある第１及
び第２のＰチャネル型ＭＯＳトランジスタ１１，１２に
は、素子寸法が等しければ等しい電流が流れ、この電流
値は定電流源１３の電流値に等しい。第１のＰチャネル
型ＭＯＳトランジスタ１１のドレインの電位（Ａ点電位
）は、電源電圧値と、定電流源の電流値と、トランジス
タのしきい値電圧と、素子寸法等により一意に定まり、
以下のように現わすことができる。
路１においては、カレント・ミラーの関係にある第１及
び第２のＰチャネル型ＭＯＳトランジスタ１１，１２に
は、素子寸法が等しければ等しい電流が流れ、この電流
値は定電流源１３の電流値に等しい。第１のＰチャネル
型ＭＯＳトランジスタ１１のドレインの電位（Ａ点電位
）は、電源電圧値と、定電流源の電流値と、トランジス
タのしきい値電圧と、素子寸法等により一意に定まり、
以下のように現わすことができる。
【００１４】
【数１】ＶＤ１＝ＶＤＤ−√（２Ｉ０／β）−ＶＴ但し
、√（２Ｉ０／β）は（２Ｉ０／β）の平方根を示し、
βはＫ・Ｗ／Ｌで現わされ、Ｋは移動度、Ｗはチャネル
幅、Ｌはチャネル長であり、ＶＤＤは電源電圧、Ｉ０
は定電流源の電流値、ＶＴはしきい値電圧である。
、√（２Ｉ０／β）は（２Ｉ０／β）の平方根を示し、
βはＫ・Ｗ／Ｌで現わされ、Ｋは移動度、Ｗはチャネル
幅、Ｌはチャネル長であり、ＶＤＤは電源電圧、Ｉ０
は定電流源の電流値、ＶＴはしきい値電圧である。
【００１５】これに対し、第２のＰチャネル型ＭＯＳト
ランジスタ１２のドレイン電位（Ｂ点電位）は、ホトカ
プラ２の導通時はほぼ接地電位、非導通時はほぼ電源電
位となる。ホトカプラ２の導通時に流し得る電流ＩＨＯ
Ｎに対し、第２のＰチャネル型ＭＯＳトランジスタ１２
の電流は定電流源１３の電流値に等しく、Ｉ０は十分小
さい。また、ホトカプラ２の非導通時には、第２のＰチ
ャネル型ＭＯＳトランジスタ１２の電流も０となる。従
って、ホト・トランジスタ２２に流れる電流は、導通時
にＩ０（定電流）、非導通時に０となる。このように、
ホト・トランジスタに流れる電流をホト・トランジスタ
２２のコレクタ電流の定格の千分の１、実使用の数十分
の１に減少させることができる。
ランジスタ１２のドレイン電位（Ｂ点電位）は、ホトカ
プラ２の導通時はほぼ接地電位、非導通時はほぼ電源電
位となる。ホトカプラ２の導通時に流し得る電流ＩＨＯ
Ｎに対し、第２のＰチャネル型ＭＯＳトランジスタ１２
の電流は定電流源１３の電流値に等しく、Ｉ０は十分小
さい。また、ホトカプラ２の非導通時には、第２のＰチ
ャネル型ＭＯＳトランジスタ１２の電流も０となる。従
って、ホト・トランジスタ２２に流れる電流は、導通時
にＩ０（定電流）、非導通時に０となる。このように、
ホト・トランジスタに流れる電流をホト・トランジスタ
２２のコレクタ電流の定格の千分の１、実使用の数十分
の１に減少させることができる。
【００１６】入力信号が高速になると、ホトカプラのス
ルーレートの不足から、出力信号の立ち上がり及び立ち
下がりがなまり、台形波又は正弦波となる。本実施例の
インターフェース回路の電流電圧特性を図２に示す。ホ
ト・トランジスタ２２の電流は第２のＰチャネル型ＭＯ
Ｓトランジスタ１２により電流制限され、半波整流状の
波形となる。これに対しＢ点電位はＡ点電位を挟み、接
地電位付近から電源電圧付近までの振幅を出力する。コ
ンパレータ１４はＡ点電位を基準電圧とし、Ｂ点電位の
反転信号を出力する。
ルーレートの不足から、出力信号の立ち上がり及び立ち
下がりがなまり、台形波又は正弦波となる。本実施例の
インターフェース回路の電流電圧特性を図２に示す。ホ
ト・トランジスタ２２の電流は第２のＰチャネル型ＭＯ
Ｓトランジスタ１２により電流制限され、半波整流状の
波形となる。これに対しＢ点電位はＡ点電位を挟み、接
地電位付近から電源電圧付近までの振幅を出力する。コ
ンパレータ１４はＡ点電位を基準電圧とし、Ｂ点電位の
反転信号を出力する。
【００１７】図３は本発明の第２の実施例に係るインタ
ーフェース回路を示す回路図である。カレントミラーを
構成する第１のＰチャネル型ＭＯＳトランジスタ１１及
び第２のＰチャネル型ＭＯＳトランジスタ１２と並列に
、そのゲートがＡ点に接続されたＰチャネル型ＭＯＳト
ランジスタ１５，１７が設けられており、またＭＯＳト
ランジスタスイッチ１６，１８が夫々トランジスタ１５
，１７に縦列接続されている。本実施例においては、こ
のＰチャネル型ＭＯＳトランジスタ１５，１７とＭＯＳ
トランジスタスイッチ１６，１８との縦列接続体を少な
くとも１組設ける。ＭＯＳトランジスタスイッチ１６，
１８のゲートは夫々制御端子Ｆ，Ｇに接続されている。 また、Ｂ点は図１に示すホトカプラ２の出力に接続され
る。
ーフェース回路を示す回路図である。カレントミラーを
構成する第１のＰチャネル型ＭＯＳトランジスタ１１及
び第２のＰチャネル型ＭＯＳトランジスタ１２と並列に
、そのゲートがＡ点に接続されたＰチャネル型ＭＯＳト
ランジスタ１５，１７が設けられており、またＭＯＳト
ランジスタスイッチ１６，１８が夫々トランジスタ１５
，１７に縦列接続されている。本実施例においては、こ
のＰチャネル型ＭＯＳトランジスタ１５，１７とＭＯＳ
トランジスタスイッチ１６，１８との縦列接続体を少な
くとも１組設ける。ＭＯＳトランジスタスイッチ１６，
１８のゲートは夫々制御端子Ｆ，Ｇに接続されている。 また、Ｂ点は図１に示すホトカプラ２の出力に接続され
る。
【００１８】ホト・トランジスタ２２が流し得る電流が
大きく、且つ立ち上がり及び立ち下がりがなまる場合、
出力波形のデューティ比が入力波形と異なる。この対策
としては、発光ダイオードを駆動する電流を減少させる
か、定電流を増加させることが考えられる。本実施例に
おいては、ＭＯＳトランジスタスイッチ１６，１８を導
通することにより、ホト・トランジスタ２２に流す電流
がクランプされるレベルが上がり、デューティ比を入力
波形と同じにすることができる。また、定電流源１３の
電流値を増加することによっても同様の効果を得ること
ができる。
大きく、且つ立ち上がり及び立ち下がりがなまる場合、
出力波形のデューティ比が入力波形と異なる。この対策
としては、発光ダイオードを駆動する電流を減少させる
か、定電流を増加させることが考えられる。本実施例に
おいては、ＭＯＳトランジスタスイッチ１６，１８を導
通することにより、ホト・トランジスタ２２に流す電流
がクランプされるレベルが上がり、デューティ比を入力
波形と同じにすることができる。また、定電流源１３の
電流値を増加することによっても同様の効果を得ること
ができる。
【００１９】
【発明の効果】以上説明したように本発明は、ホトカプ
ラを定電流駆動することにより、ホトカプラに直流的に
流れる電流を減少させ、装置の消費電流を低減すること
ができるという効果を奏する。
ラを定電流駆動することにより、ホトカプラに直流的に
流れる電流を減少させ、装置の消費電流を低減すること
ができるという効果を奏する。
【図１】本発明の第１の実施例に係るアイソレータのイ
ンターフェース回路を示す回路図である。
ンターフェース回路を示す回路図である。
【図２】図１に示した実施例の各部における信号波形図
である。
である。
【図３】本発明の第２の実施例に係るアイソレータのイ
ンターフェース回路を示す回路図である。
ンターフェース回路を示す回路図である。
【図４】従来のアイソレータ回路を示す回路図である。
１；インターフェース回路
２；ホトカプラ
１０，２３；インバータ
１１，１２，１５，１７；Ｐチャネル型ＭＯＳトランジ
スタ １３；定電流源 １４；コンパレータ １６，１８；ＭＯＳトランジスタ １９：抵抗 ２１；発光ダイオード ２２；ホト・トランジスタ Ａ，Ｂ，Ｃ，Ｄ，Ｅ，Ｆ，Ｇ；端子
スタ １３；定電流源 １４；コンパレータ １６，１８；ＭＯＳトランジスタ １９：抵抗 ２１；発光ダイオード ２２；ホト・トランジスタ Ａ，Ｂ，Ｃ，Ｄ，Ｅ，Ｆ，Ｇ；端子
Claims (2)
- 【請求項１】 一端を接地した定電流源と、この定電
流源の他端と正電源との間にダイオード接続した第１導
電型の第１のＭＯＳ電界効果トランジスタと、この第１
のＭＯＳ電界効果トランジスタとカレントミラーを構成
する第１導電型の第２のＭＯＳ電界効果トランジスタと
、２つの入力端に夫々前記第１及び第２のＭＯＳ電界効
果トランジスタのドレインが接続されたコンパレータと
を有し、前記第２のＭＯＳ電界効果トランジスタのドレ
インに接続するホトカプラの出力電流を定電流で制限す
ることを特徴とするアイソレータのインターフェース回
路。 - 【請求項２】 前記第１のＭＯＳ電界効果トランジス
タと並列にそのゲートが前記第１のＭＯＳトランジスタ
のドレイン及びゲートに接続された第１導電型の第３の
ＭＯＳ電界効果トランジスタと、この第３のＭＯＳ電界
効果トランジスタに縦列接続されたＭＯＳトランジスタ
スイッチとを有することを特徴とする請求項１に記載の
インターフェース回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3093078A JPH04304011A (ja) | 1991-03-31 | 1991-03-31 | アイソレータのインターフェース回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3093078A JPH04304011A (ja) | 1991-03-31 | 1991-03-31 | アイソレータのインターフェース回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04304011A true JPH04304011A (ja) | 1992-10-27 |
Family
ID=14072484
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3093078A Pending JPH04304011A (ja) | 1991-03-31 | 1991-03-31 | アイソレータのインターフェース回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04304011A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6393400B1 (en) | 1997-06-18 | 2002-05-21 | Kabushiki Kaisha Optrom | Intelligent optical disk with speech synthesizing capabilities |
| US6510125B1 (en) | 1997-06-19 | 2003-01-21 | Kabushiki Kaisha Optrom | Storage medium having electronic circuit, apparatus communicating information with the electronic circuit, and system including them |
| JP2005129909A (ja) * | 2003-09-19 | 2005-05-19 | Semiconductor Energy Lab Co Ltd | 光センサー装置および電子機器 |
| JP2014187075A (ja) * | 2013-03-21 | 2014-10-02 | Toshiba Corp | 光結合装置 |
-
1991
- 1991-03-31 JP JP3093078A patent/JPH04304011A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6393400B1 (en) | 1997-06-18 | 2002-05-21 | Kabushiki Kaisha Optrom | Intelligent optical disk with speech synthesizing capabilities |
| US6510125B1 (en) | 1997-06-19 | 2003-01-21 | Kabushiki Kaisha Optrom | Storage medium having electronic circuit, apparatus communicating information with the electronic circuit, and system including them |
| JP2005129909A (ja) * | 2003-09-19 | 2005-05-19 | Semiconductor Energy Lab Co Ltd | 光センサー装置および電子機器 |
| JP2014187075A (ja) * | 2013-03-21 | 2014-10-02 | Toshiba Corp | 光結合装置 |
| US9104002B2 (en) | 2013-03-21 | 2015-08-11 | Kabushiki Kaisha Toshiba | Optical coupling device |
| US9297973B2 (en) | 2013-03-21 | 2016-03-29 | Kabushiki Kaisha Toshiba | Optical coupling device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4713600A (en) | Level conversion circuit | |
| JP2913095B2 (ja) | 電気回路 | |
| JP2567179B2 (ja) | レベル変換回路 | |
| US5565795A (en) | Level converting circuit for reducing an on-quiescence current | |
| JP2559032B2 (ja) | 差動増幅回路 | |
| US4779015A (en) | Low voltage swing CMOS receiver circuit | |
| JPH0583004B2 (ja) | ||
| JPH08204536A (ja) | インタフェース回路及びレベル変換回路 | |
| JPH04304011A (ja) | アイソレータのインターフェース回路 | |
| JP3249608B2 (ja) | 集積コンパレータ回路 | |
| CN211908761U (zh) | 功率半导体器件开通和关断电压产生电路 | |
| JP2867029B2 (ja) | レベル変換回路 | |
| JPH06216738A (ja) | フォトカプラ装置 | |
| JPH0160973B2 (ja) | ||
| JPH0754898B2 (ja) | レベル変換のための集積可能な回路装置 | |
| JPH07105709B2 (ja) | 電圧変換回路 | |
| JPS63111718A (ja) | 半導体集積回路 | |
| KR102400459B1 (ko) | 트랜지스터 드라이버 회로 | |
| US6049226A (en) | Level converter | |
| KR0159076B1 (ko) | 반파정류기 | |
| JPH0736505B2 (ja) | シユミツトトリガ回路 | |
| CA2512433A1 (en) | Switching circuit | |
| JPH01154620A (ja) | 半導体集積回路 | |
| JPH06152381A (ja) | 入力回路 | |
| JPS61186018A (ja) | 電界効果トランジスタ論理回路 |