JPH06216738A - フォトカプラ装置 - Google Patents
フォトカプラ装置Info
- Publication number
- JPH06216738A JPH06216738A JP483793A JP483793A JPH06216738A JP H06216738 A JPH06216738 A JP H06216738A JP 483793 A JP483793 A JP 483793A JP 483793 A JP483793 A JP 483793A JP H06216738 A JPH06216738 A JP H06216738A
- Authority
- JP
- Japan
- Prior art keywords
- fet
- electrode
- output
- output current
- mos
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
- H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/78—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used using opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically-coupled
- H03K17/785—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used using opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically-coupled controlling field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K2017/0806—Modifications for protecting switching circuit against overcurrent or overvoltage against excessive temperature
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
- H03K2217/0036—Means reducing energy consumption
Landscapes
- Electronic Switches (AREA)
- Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)
Abstract
(57)【要約】
【目的】 本発明は、リレー手段として応用され、二次
側に出力用ＭＯＳ−ＦＥＴを備えて出力用ＭＯＳ−ＦＥ
Ｔの通電電極を流れる電流を一定値以下に制限して使用
するフォトカプラ装置に関し、安定した過電流保護特性
及び熱暴走保護特性を備えたフォトカプラ装置を提供す
ることを目的とする。 【構成】 入力信号により発光する発光素子１と、発光
素子１からの光信号を受光して光起電力を発生するフォ
トダイオードアレイ２と、フォトダイオードアレイ２の
発生する光起電力によって駆動される出力用ＭＯＳ−Ｆ
ＥＴ５と、出力用ＭＯＳ−ＦＥＴ５のゲート電極電位を
一定値以下に制限するゲート電圧制限回路６とを具備
し、ゲート電圧制限回路６は、出力電流検出用抵抗Ｒ１
と、ＮＰＮトランジスタＱ１と、ＮＰＮトランジスタＱ
１を安定に動作させる負荷回路７とを有して構成する。
側に出力用ＭＯＳ−ＦＥＴを備えて出力用ＭＯＳ−ＦＥ
Ｔの通電電極を流れる電流を一定値以下に制限して使用
するフォトカプラ装置に関し、安定した過電流保護特性
及び熱暴走保護特性を備えたフォトカプラ装置を提供す
ることを目的とする。 【構成】 入力信号により発光する発光素子１と、発光
素子１からの光信号を受光して光起電力を発生するフォ
トダイオードアレイ２と、フォトダイオードアレイ２の
発生する光起電力によって駆動される出力用ＭＯＳ−Ｆ
ＥＴ５と、出力用ＭＯＳ−ＦＥＴ５のゲート電極電位を
一定値以下に制限するゲート電圧制限回路６とを具備
し、ゲート電圧制限回路６は、出力電流検出用抵抗Ｒ１
と、ＮＰＮトランジスタＱ１と、ＮＰＮトランジスタＱ
１を安定に動作させる負荷回路７とを有して構成する。
Description
【０００１】
【産業上の利用分野】本発明は、リレー手段として応用
され、二次側に出力用ＭＯＳ−ＦＥＴを備えて出力用Ｍ
ＯＳ−ＦＥＴの通電電極を流れる電流を一定値以下に制
限して使用するフォトカプラ装置に関し、特に、安定し
た過電流保護特性及び熱暴走保護特性を備えたフォトカ
プラ装置に関する。
され、二次側に出力用ＭＯＳ−ＦＥＴを備えて出力用Ｍ
ＯＳ−ＦＥＴの通電電極を流れる電流を一定値以下に制
限して使用するフォトカプラ装置に関し、特に、安定し
た過電流保護特性及び熱暴走保護特性を備えたフォトカ
プラ装置に関する。
【０００２】
【従来の技術】図８に、従来のフォトカプラ装置の回路
構成図を示す。
構成図を示す。
【０００３】本従来例のフォトカプラ装置は、発光ダイ
オード１、フォトダイオードアレイ２、放電回路（抵
抗）３、ゲート電圧制限用のＮＰＮトランジスタＱ１、
出力電流検出抵抗Ｒ１、及び出力用ＭＯＳ−ＦＥＴ５か
ら構成されている。
オード１、フォトダイオードアレイ２、放電回路（抵
抗）３、ゲート電圧制限用のＮＰＮトランジスタＱ１、
出力電流検出抵抗Ｒ１、及び出力用ＭＯＳ−ＦＥＴ５か
ら構成されている。
【０００４】フォトダイオードアレイ２は、発光ダイオ
ード１の光を受けて出力用ＭＯＳ−ＦＥＴ５がオンする
のに必要なゲート電圧を発生するものであり、発光ダイ
オード１の通電電流をオン／オフすることにより出力用
ＭＯＳ−ＦＥＴ５をオン／オフさせ、リレー応用に用い
られる。
ード１の光を受けて出力用ＭＯＳ−ＦＥＴ５がオンする
のに必要なゲート電圧を発生するものであり、発光ダイ
オード１の通電電流をオン／オフすることにより出力用
ＭＯＳ−ＦＥＴ５をオン／オフさせ、リレー応用に用い
られる。
【０００５】出力電流は出力電流検出用抵抗Ｒ１によっ
て電圧に変換され、ゲート電圧制限用のＮＰＮトランジ
スタＱ１のベース−エミッタ電極間に印加され、この電
圧の関数であるコレクタ電流が流れる。出力電流の増加
と共にゲート電圧制限用のＮＰＮトランジスタＱ１のコ
レクタ電流も増加し、コレクタ電流がフォトダイオード
アレイ２が供給する光電流に近づくと、フォトダイオー
ドアレイ２の動作点が変動し、出力用ＭＯＳ−ＦＥＴ５
のゲート電圧が低下する。このフィードバック動作によ
り出力電流Ｉ１はある電流値以上にはならず、過電流に
対する保護が実現される。この制限される出力電流値は
式（１）で表される。
て電圧に変換され、ゲート電圧制限用のＮＰＮトランジ
スタＱ１のベース−エミッタ電極間に印加され、この電
圧の関数であるコレクタ電流が流れる。出力電流の増加
と共にゲート電圧制限用のＮＰＮトランジスタＱ１のコ
レクタ電流も増加し、コレクタ電流がフォトダイオード
アレイ２が供給する光電流に近づくと、フォトダイオー
ドアレイ２の動作点が変動し、出力用ＭＯＳ−ＦＥＴ５
のゲート電圧が低下する。このフィードバック動作によ
り出力電流Ｉ１はある電流値以上にはならず、過電流に
対する保護が実現される。この制限される出力電流値は
式（１）で表される。
【０００６】 Ｉ１＝Ｖｔ／Ｒ１・ｌｎ（Ｉｓｃ／Ｉｓ） （１） Ｉ１ ：制限される出力電流値 Ｖｔ ：熱電圧、Ｖｔ＝ｋ・Ｔ／ｑ ｋ ：ボルツマン定数 Ｔ ：絶対温度 ｑ ：電子電荷量 Ｒ１ ：出力電流検出用抵抗値 Ｉｓｃ：フォトダイオードアレイ２の出力電流（短絡光
電流） Ｉｓ ：ゲート電圧制限用のＮＰＮトランジスタＱ１の
飽和電流 このような従来のフォトカプラ装置では、以下の３つの
問題点がある。
電流） Ｉｓ ：ゲート電圧制限用のＮＰＮトランジスタＱ１の
飽和電流 このような従来のフォトカプラ装置では、以下の３つの
問題点がある。
【０００７】出力ラインにシリーズに抵抗Ｒ１が入る
ためフォトカプラ装置の熱損失が大きくなる。
ためフォトカプラ装置の熱損失が大きくなる。
【０００８】ゲート電圧制限用のＮＰＮトランジスタＱ
１のベース−エミッタ電極間電圧ＶBEは、通常０．６〜
０．７［Ｖ］であり、出力電流Ｉ１を１５０［ｍＡ］で
制限しようとすれば、０．６［Ｖ］／１５０［ｍＡ］＝
４［Ω］以上の抵抗が必要となる。出力用ＭＯＳ−ＦＥ
Ｔ５のオン抵抗は通常数Ω〜数十Ωであり、４［Ω］は
無視できない大きさであり、フォトカプラ装置の熱損失
が大きくなる。
１のベース−エミッタ電極間電圧ＶBEは、通常０．６〜
０．７［Ｖ］であり、出力電流Ｉ１を１５０［ｍＡ］で
制限しようとすれば、０．６［Ｖ］／１５０［ｍＡ］＝
４［Ω］以上の抵抗が必要となる。出力用ＭＯＳ−ＦＥ
Ｔ５のオン抵抗は通常数Ω〜数十Ωであり、４［Ω］は
無視できない大きさであり、フォトカプラ装置の熱損失
が大きくなる。
【０００９】制限される出力電流値が発光ダイオード
１の光量依存性を持つ。
１の光量依存性を持つ。
【００１０】式（１）から明らかなように、制限される
出力電流値Ｉ１が発光ダイオード１の光量依存性を持
つ。これはフォトダイオードアレイ２の出力電流が増加
すると、ゲート電圧制限用ＮＰＮトランジスタＲ１は増
加したコレクタ電流を流さなければならないため、より
多くのベース−エミッタ電極間電圧ＶBE、つまりより多
くの出力電流を必要とするためである。
出力電流値Ｉ１が発光ダイオード１の光量依存性を持
つ。これはフォトダイオードアレイ２の出力電流が増加
すると、ゲート電圧制限用ＮＰＮトランジスタＲ１は増
加したコレクタ電流を流さなければならないため、より
多くのベース−エミッタ電極間電圧ＶBE、つまりより多
くの出力電流を必要とするためである。
【００１１】熱暴走に対する保護が弱い。
【００１２】熱電圧Ｖｔは正の温度特性、出力電流検出
用抵抗値Ｒ１はシリコンの拡散抵抗で作れば正の温度特
性、またゲート電圧制限用ＮＰＮトランジスタＱ１の飽
和電流Ｉｓは負の温度特性を持つが、この内飽和電流Ｉ
ｓが最も支配的であり、制限される出力電流値Ｉ１は負
の温度特性を持つことになる。しかしながら、従来技術
での温度特性は−０．６［ｍＡ／℃］程度であり、フォ
トカプラ装置の一般的なディレーティングカーブの−
１．５［ｍＡ／℃］と比べれば小さい。
用抵抗値Ｒ１はシリコンの拡散抵抗で作れば正の温度特
性、またゲート電圧制限用ＮＰＮトランジスタＱ１の飽
和電流Ｉｓは負の温度特性を持つが、この内飽和電流Ｉ
ｓが最も支配的であり、制限される出力電流値Ｉ１は負
の温度特性を持つことになる。しかしながら、従来技術
での温度特性は−０．６［ｍＡ／℃］程度であり、フォ
トカプラ装置の一般的なディレーティングカーブの−
１．５［ｍＡ／℃］と比べれば小さい。
【００１３】
【発明が解決しようとする課題】以上のように、従来の
フォトカプラ装置では、フォトカプラ装置の熱損失が大
きく、制限される出力電流値が一次側の発光ダイオード
の光量依存性を持ち、フォトダイオードアレイの出力電
流が増加すると、より多くの出力電流を必要とすること
となる他、熱暴走に対する保護が弱いという問題があっ
た。
フォトカプラ装置では、フォトカプラ装置の熱損失が大
きく、制限される出力電流値が一次側の発光ダイオード
の光量依存性を持ち、フォトダイオードアレイの出力電
流が増加すると、より多くの出力電流を必要とすること
となる他、熱暴走に対する保護が弱いという問題があっ
た。
【００１４】本発明は、上記問題点を解決するもので、
その目的は、出力用ＭＯＳ−ＦＥＴのゲート電極電位を
一定値以下に制限させるゲート電極制限回路に、安定動
作させるための負荷回路を付加して、安定した過電流保
護特性及び熱暴走保護特性を備えたフォトカプラ装置を
提供することである。
その目的は、出力用ＭＯＳ−ＦＥＴのゲート電極電位を
一定値以下に制限させるゲート電極制限回路に、安定動
作させるための負荷回路を付加して、安定した過電流保
護特性及び熱暴走保護特性を備えたフォトカプラ装置を
提供することである。
【００１５】
【課題を解決するための手段】前記課題を解決するため
に、本発明の第１の特徴は、図１に示す如く、入力信号
により発光する発光素子１と、前記発光素子１からの光
信号を受光して光起電力を発生するフォトダイオードア
レイ２と、前記フォトダイオードアレイ２の発生する光
起電力によって駆動される出力用ＭＯＳ−ＦＥＴ５と、
前記出力用ＭＯＳ−ＦＥＴ５のゲート電極電位を一定値
以下に制限するゲート電圧制限回路６とを具備し、前記
ゲート電圧制限回路６は、前記出力用ＭＯＳ−ＦＥＴ５
のソース電極にその一端を接続する出力電流検出用抵抗
Ｒ１と、前記出力用ＭＯＳ−ＦＥＴ５のゲート電極に後
記負荷回路７を介してコレクタ電極を、前記出力用ＭＯ
Ｓ−ＦＥＴ５のソース電極にベース電極を、前記出力電
流検出用抵抗Ｒ１の他端にエミッタ電極を、それぞれ接
続するＮＰＮトランジスタＱ１と、前記ＮＰＮトランジ
スタＱ１を安定に動作させる負荷回路７とを具備するこ
とである。
に、本発明の第１の特徴は、図１に示す如く、入力信号
により発光する発光素子１と、前記発光素子１からの光
信号を受光して光起電力を発生するフォトダイオードア
レイ２と、前記フォトダイオードアレイ２の発生する光
起電力によって駆動される出力用ＭＯＳ−ＦＥＴ５と、
前記出力用ＭＯＳ−ＦＥＴ５のゲート電極電位を一定値
以下に制限するゲート電圧制限回路６とを具備し、前記
ゲート電圧制限回路６は、前記出力用ＭＯＳ−ＦＥＴ５
のソース電極にその一端を接続する出力電流検出用抵抗
Ｒ１と、前記出力用ＭＯＳ−ＦＥＴ５のゲート電極に後
記負荷回路７を介してコレクタ電極を、前記出力用ＭＯ
Ｓ−ＦＥＴ５のソース電極にベース電極を、前記出力電
流検出用抵抗Ｒ１の他端にエミッタ電極を、それぞれ接
続するＮＰＮトランジスタＱ１と、前記ＮＰＮトランジ
スタＱ１を安定に動作させる負荷回路７とを具備するこ
とである。
【００１６】また、本発明の第２の特徴は、請求項１に
記載のフォトカプラ装置において、前記負荷回路７は、
前記出力用ＭＯＳ−ＦＥＴ５のゲート電極にその一端
を、前記ＮＰＮトランジスタＱ１のコレクタ電極にその
他端を、それぞれ接続する第２の抵抗Ｒ２と、前記出力
電流検出用抵抗Ｒ１の他端にコレクタ電極を、前記第２
の抵抗Ｒ２の他端にベース電極を、前記出力用ＭＯＳ−
ＦＥＴ５のゲート電極にエミッタ電極を、それぞれ接続
するＰＮＰトランジスタＱ２とを具備することである。
記載のフォトカプラ装置において、前記負荷回路７は、
前記出力用ＭＯＳ−ＦＥＴ５のゲート電極にその一端
を、前記ＮＰＮトランジスタＱ１のコレクタ電極にその
他端を、それぞれ接続する第２の抵抗Ｒ２と、前記出力
電流検出用抵抗Ｒ１の他端にコレクタ電極を、前記第２
の抵抗Ｒ２の他端にベース電極を、前記出力用ＭＯＳ−
ＦＥＴ５のゲート電極にエミッタ電極を、それぞれ接続
するＰＮＰトランジスタＱ２とを具備することである。
【００１７】また、本発明の第３の特徴は、請求項１ま
たは２に記載のフォトカプラ装置において、図２に示す
如く、前記ＰＮＰトランジスタＱ２は、ダーリントン接
続ＰＮＰトランジスタＱ３及びＱ４であることである。
たは２に記載のフォトカプラ装置において、図２に示す
如く、前記ＰＮＰトランジスタＱ２は、ダーリントン接
続ＰＮＰトランジスタＱ３及びＱ４であることである。
【００１８】本発明の第４の特徴は、図７に示す如く、
入力信号により発光する発光素子１と、前記発光素子１
からの光信号を受光して光起電力を発生するフォトダイ
オードアレイ２と、前記フォトダイオードアレイ２の発
生する光起電力によって駆動され、相互のゲート電極を
短絡接続する第１及び第２の出力用ＭＯＳ−ＦＥＴ５及
び５’と、前記第１及び第２の出力用ＭＯＳ−ＦＥＴ５
及び５’のゲート電極電位を一定値以下に制限するゲー
ト電圧制限回路６’とを具備し、前記ゲート電圧制限回
路６’は、前記第１及び第２の出力用ＭＯＳ−ＦＥＴ５
及び５’のソース電極にそれぞれの一端を接続し、それ
ぞれの他端を短絡接続する第１及び第２の出力電流検出
用抵抗Ｒ１及びＲ１’と、前記第１の出力用ＭＯＳ−Ｆ
ＥＴ５のゲート電極に後記負荷回路８を介してコレクタ
電極を、前記第１及び第２の出力電流検出用抵抗Ｒ１及
びＲ１’の他端同士の接続点にエミッタ電極を、前記第
１の出力用ＭＯＳ−ＦＥＴ５のソース電極と前記第１の
出力電流検出用抵抗Ｒ１との接続点にベース電極を、そ
れぞれ接続する第１のＮＰＮトランジスタＱ１と、前記
第２の出力用ＭＯＳ−ＦＥＴ５’のゲート電極に後記負
荷回路８を介してコレクタ電極を、前記第１及び第２の
出力電流検出用抵抗Ｒ１及びＲ１’の他端同士の接続点
にエミッタ電極を、前記第２の出力用ＭＯＳ−ＦＥＴ
５’のソース電極と前記第２の出力電流検出用抵抗Ｒ
１’との接続点にベース電極を、それぞれ接続する第２
のＮＰＮトランジスタＱ１’と、前記第１及び第２のＮ
ＰＮトランジスタＱ１及びＱ１’を安定に動作させる負
荷回路８とを具備することである。
入力信号により発光する発光素子１と、前記発光素子１
からの光信号を受光して光起電力を発生するフォトダイ
オードアレイ２と、前記フォトダイオードアレイ２の発
生する光起電力によって駆動され、相互のゲート電極を
短絡接続する第１及び第２の出力用ＭＯＳ−ＦＥＴ５及
び５’と、前記第１及び第２の出力用ＭＯＳ−ＦＥＴ５
及び５’のゲート電極電位を一定値以下に制限するゲー
ト電圧制限回路６’とを具備し、前記ゲート電圧制限回
路６’は、前記第１及び第２の出力用ＭＯＳ−ＦＥＴ５
及び５’のソース電極にそれぞれの一端を接続し、それ
ぞれの他端を短絡接続する第１及び第２の出力電流検出
用抵抗Ｒ１及びＲ１’と、前記第１の出力用ＭＯＳ−Ｆ
ＥＴ５のゲート電極に後記負荷回路８を介してコレクタ
電極を、前記第１及び第２の出力電流検出用抵抗Ｒ１及
びＲ１’の他端同士の接続点にエミッタ電極を、前記第
１の出力用ＭＯＳ−ＦＥＴ５のソース電極と前記第１の
出力電流検出用抵抗Ｒ１との接続点にベース電極を、そ
れぞれ接続する第１のＮＰＮトランジスタＱ１と、前記
第２の出力用ＭＯＳ−ＦＥＴ５’のゲート電極に後記負
荷回路８を介してコレクタ電極を、前記第１及び第２の
出力電流検出用抵抗Ｒ１及びＲ１’の他端同士の接続点
にエミッタ電極を、前記第２の出力用ＭＯＳ−ＦＥＴ
５’のソース電極と前記第２の出力電流検出用抵抗Ｒ
１’との接続点にベース電極を、それぞれ接続する第２
のＮＰＮトランジスタＱ１’と、前記第１及び第２のＮ
ＰＮトランジスタＱ１及びＱ１’を安定に動作させる負
荷回路８とを具備することである。
【００１９】また、本発明の第５の特徴は、請求項４に
記載のフォトカプラ装置において、前記負荷回路８は、
前記第１の出力用ＭＯＳ−ＦＥＴ５のゲート電極にその
一端を、前記第１及び第２のＮＰＮトランジスタＱ１及
びＱ１’のコレクタ電極にその他端を、それぞれ接続す
る第２の抵抗Ｒ２と、前記第１及び第２の出力電流検出
用抵抗Ｒ１及びＲ１’の他端同士の接続点にコレクタ電
極を、前記第２の抵抗Ｒ２の他端にベース電極を、前記
第１の出力用ＭＯＳ−ＦＥＴ５のゲート電極にエミッタ
電極を、それぞれ接続するＰＮＰトランジスタＱ２とを
具備することである。
記載のフォトカプラ装置において、前記負荷回路８は、
前記第１の出力用ＭＯＳ−ＦＥＴ５のゲート電極にその
一端を、前記第１及び第２のＮＰＮトランジスタＱ１及
びＱ１’のコレクタ電極にその他端を、それぞれ接続す
る第２の抵抗Ｒ２と、前記第１及び第２の出力電流検出
用抵抗Ｒ１及びＲ１’の他端同士の接続点にコレクタ電
極を、前記第２の抵抗Ｒ２の他端にベース電極を、前記
第１の出力用ＭＯＳ−ＦＥＴ５のゲート電極にエミッタ
電極を、それぞれ接続するＰＮＰトランジスタＱ２とを
具備することである。
【００２０】更に、本発明の第６の特徴は、請求項４ま
たは５に記載のフォトカプラ装置において、前記ＰＮＰ
トランジスタＱ２は、ダーリントン接続ＰＮＰトランジ
スタＱ３及びＱ４であることである。
たは５に記載のフォトカプラ装置において、前記ＰＮＰ
トランジスタＱ２は、ダーリントン接続ＰＮＰトランジ
スタＱ３及びＱ４であることである。
【００２１】
【作用】本発明の第１、第２、及び第３の特徴のフォト
カプラ装置では、図１及び図２に示す如く、従来のフォ
トカプラ装置の回路構成に対して、出力用ＭＯＳ−ＦＥ
Ｔのゲート電極電位を一定値以下に制限させるゲート電
極制限回路６に、安定動作させるための負荷回路７を備
えた構成となっている。負荷回路７としては、例えば第
２の抵抗Ｒ２及びＰＮＰトランジスタＱ２による構成が
考えられる。
カプラ装置では、図１及び図２に示す如く、従来のフォ
トカプラ装置の回路構成に対して、出力用ＭＯＳ−ＦＥ
Ｔのゲート電極電位を一定値以下に制限させるゲート電
極制限回路６に、安定動作させるための負荷回路７を備
えた構成となっている。負荷回路７としては、例えば第
２の抵抗Ｒ２及びＰＮＰトランジスタＱ２による構成が
考えられる。
【００２２】この構成により、出力電流検出用抵抗Ｒ１
の両端に発生する電圧をＮＰＮトランジスタＱ１のベー
ス−エミッタ電極間に印加し、第２の抵抗Ｒ２の両端に
発生する電圧をＰＮＰトランジスタＱ２のベース−エミ
ッタ電極間に印加することとなり、出力用ＭＯＳ−ＦＥ
Ｔ５のゲート電極の電圧制限は、主としてＰＮＰトラン
ジスタＱ２によって行ない、ＮＰＮトランジスタＱ１を
ＰＮＰトランジスタＱ２のドライバとして作用させてい
る。
の両端に発生する電圧をＮＰＮトランジスタＱ１のベー
ス−エミッタ電極間に印加し、第２の抵抗Ｒ２の両端に
発生する電圧をＰＮＰトランジスタＱ２のベース−エミ
ッタ電極間に印加することとなり、出力用ＭＯＳ−ＦＥ
Ｔ５のゲート電極の電圧制限は、主としてＰＮＰトラン
ジスタＱ２によって行ない、ＮＰＮトランジスタＱ１を
ＰＮＰトランジスタＱ２のドライバとして作用させてい
る。
【００２３】これにより、出力電流検出用抵抗Ｒ１の値
を低く抑えてフォトカプラ装置の熱損失を低減させるこ
とができ、また、制限される出力電流値の発光素子１に
よる光量依存性を極めて小さくすることができ、更に、
出力電流値の温度特性としてフォトカプラ装置のディレ
ーティングカーブに近い特性を得ることができるので、
結果として、出力用ＭＯＳ−ＦＥＴ５のゲート電極電位
を一定値以下に制限して、安定した過電流保護特性及び
熱暴走保護特性を備えたフォトカプラ装置を実現でき
る。
を低く抑えてフォトカプラ装置の熱損失を低減させるこ
とができ、また、制限される出力電流値の発光素子１に
よる光量依存性を極めて小さくすることができ、更に、
出力電流値の温度特性としてフォトカプラ装置のディレ
ーティングカーブに近い特性を得ることができるので、
結果として、出力用ＭＯＳ−ＦＥＴ５のゲート電極電位
を一定値以下に制限して、安定した過電流保護特性及び
熱暴走保護特性を備えたフォトカプラ装置を実現でき
る。
【００２４】また、本発明の第３の特徴のフォトカプラ
装置では、ＰＮＰトランジスタＱ２をダーリントン接続
ＰＮＰトランジスタＱ３及びＱ４で構成することによ
り、制限される出力電流値の発光素子１による光量依存
性を更に小さくすることができる。
装置では、ＰＮＰトランジスタＱ２をダーリントン接続
ＰＮＰトランジスタＱ３及びＱ４で構成することによ
り、制限される出力電流値の発光素子１による光量依存
性を更に小さくすることができる。
【００２５】更に、第１、第２、及び第３の特徴のフォ
トカプラ装置が直流負荷に適用される構成であるのに対
し、本発明の第４、第５、及び第６の特徴のフォトカプ
ラ装置は交流負荷に適用される構成となっている。本発
明の第４、第５、及び第６の特徴のフォトカプラ装置に
おいても、同様の作用により同等の効果が得られる。
トカプラ装置が直流負荷に適用される構成であるのに対
し、本発明の第４、第５、及び第６の特徴のフォトカプ
ラ装置は交流負荷に適用される構成となっている。本発
明の第４、第５、及び第６の特徴のフォトカプラ装置に
おいても、同様の作用により同等の効果が得られる。
【００２６】
【実施例】以下、本発明に係る実施例を図面に基づいて
説明する。
説明する。
【００２７】図１及び図２に本発明の第１の実施例に係
るフォトカプラ装置の構成図を示す。同図において、図
８（従来例）と重複する部分には同一の符号を附する。
るフォトカプラ装置の構成図を示す。同図において、図
８（従来例）と重複する部分には同一の符号を附する。
【００２８】図１及び図２において、本実施例のフォト
カプラ装置は、入力信号により発光する発光ダイオード
１と、発光ダイオード１からの光信号を受光して光起電
力を発生するフォトダイオードアレイ２と、フォトダイ
オードアレイ２の発生する光起電力によって駆動される
出力用ＭＯＳ−ＦＥＴ５と、出力用ＭＯＳ−ＦＥＴ５の
ゲート電極電位を一定値以下に制限するゲート電圧制限
回路６と、放電回路としての抵抗３とから構成されてい
る。
カプラ装置は、入力信号により発光する発光ダイオード
１と、発光ダイオード１からの光信号を受光して光起電
力を発生するフォトダイオードアレイ２と、フォトダイ
オードアレイ２の発生する光起電力によって駆動される
出力用ＭＯＳ−ＦＥＴ５と、出力用ＭＯＳ−ＦＥＴ５の
ゲート電極電位を一定値以下に制限するゲート電圧制限
回路６と、放電回路としての抵抗３とから構成されてい
る。
【００２９】ゲート電圧制限回路６は、出力用ＭＯＳ−
ＦＥＴ５のソース電極にその一端を接続する出力電流検
出用抵抗Ｒ１と、出力用ＭＯＳ−ＦＥＴ５のゲート電極
に負荷回路７を介してコレクタ電極を、出力用ＭＯＳ−
ＦＥＴ５のソース電極にベース電極を、出力電流検出用
抵抗Ｒ１の他端にエミッタ電極を、それぞれ接続するＮ
ＰＮトランジスタＱ１と、ＮＰＮトランジスタＱ１を安
定に動作させる負荷回路７とから構成されている。
ＦＥＴ５のソース電極にその一端を接続する出力電流検
出用抵抗Ｒ１と、出力用ＭＯＳ−ＦＥＴ５のゲート電極
に負荷回路７を介してコレクタ電極を、出力用ＭＯＳ−
ＦＥＴ５のソース電極にベース電極を、出力電流検出用
抵抗Ｒ１の他端にエミッタ電極を、それぞれ接続するＮ
ＰＮトランジスタＱ１と、ＮＰＮトランジスタＱ１を安
定に動作させる負荷回路７とから構成されている。
【００３０】負荷回路７は、図１においては、出力用Ｍ
ＯＳ−ＦＥＴ５のゲート電極にその一端を、ＮＰＮトラ
ンジスタＱ１のコレクタ電極にその他端を、それぞれ接
続する抵抗Ｒ２と、出力電流検出用抵抗Ｒ１の他端にコ
レクタ電極を、抵抗Ｒ２の他端にベース電極を、出力用
ＭＯＳ−ＦＥＴ５のゲート電極にエミッタ電極を、それ
ぞれ接続するＰＮＰトランジスタＱ２とから成り、図２
においては、ＰＮＰトランジスタＱ２を、ダーリントン
接続ＰＮＰトランジスタＱ３及びＱ４で構成している。
ＯＳ−ＦＥＴ５のゲート電極にその一端を、ＮＰＮトラ
ンジスタＱ１のコレクタ電極にその他端を、それぞれ接
続する抵抗Ｒ２と、出力電流検出用抵抗Ｒ１の他端にコ
レクタ電極を、抵抗Ｒ２の他端にベース電極を、出力用
ＭＯＳ−ＦＥＴ５のゲート電極にエミッタ電極を、それ
ぞれ接続するＰＮＰトランジスタＱ２とから成り、図２
においては、ＰＮＰトランジスタＱ２を、ダーリントン
接続ＰＮＰトランジスタＱ３及びＱ４で構成している。
【００３１】以下、図１のフォトカプラ装置について動
作説明を行なう。
作説明を行なう。
【００３２】発光ダイオード１に電流を流すと、フォト
ダイオードアレイ２のアノード−カゾード電極間に光起
電力による電圧が発生し、この電圧が出力用ＭＯＳ−Ｆ
ＥＴ５のゲート−ソース電極間に印加される。このため
出力用ＭＯＳ−ＦＥＴ５はオン状態になり、出力用ＭＯ
Ｓ−ＦＥＴ５のドレイン−ソース電極間は低抵抗（オン
抵抗ＲON）となる。
ダイオードアレイ２のアノード−カゾード電極間に光起
電力による電圧が発生し、この電圧が出力用ＭＯＳ−Ｆ
ＥＴ５のゲート−ソース電極間に印加される。このため
出力用ＭＯＳ−ＦＥＴ５はオン状態になり、出力用ＭＯ
Ｓ−ＦＥＴ５のドレイン−ソース電極間は低抵抗（オン
抵抗ＲON）となる。
【００３３】この状態で、出力用ＭＯＳ−ＦＥＴ５のド
レイン−ソース電極間に電圧ＶD を印加すると出力用Ｍ
ＯＳ−ＦＥＴ５の出力電流としてＩ１＝ＶD ／ＲONが流
れる。出力電流Ｉ１が流れると、出力電流検出用抵抗Ｒ
１の両端にＩ１×Ｒ１という電圧が発生し、ＮＰＮトラ
ンジスタＱ１のベース−エミッタ電極間電圧ＶBE（Ｑ
１）となる。
レイン−ソース電極間に電圧ＶD を印加すると出力用Ｍ
ＯＳ−ＦＥＴ５の出力電流としてＩ１＝ＶD ／ＲONが流
れる。出力電流Ｉ１が流れると、出力電流検出用抵抗Ｒ
１の両端にＩ１×Ｒ１という電圧が発生し、ＮＰＮトラ
ンジスタＱ１のベース−エミッタ電極間電圧ＶBE（Ｑ
１）となる。
【００３４】ＮＰＮトランジスタＱ１のベース−エミッ
タ電極間電圧ＶBE（Ｑ１）がある程度大きくなると、Ｎ
ＰＮトランジスタＱ１のコレクタ電流Ｉ２が流れる。Ｎ
ＰＮトランジスタＱ１のコレクタ電流Ｉ２が流れると、
抵抗Ｒ２の両端にＩ２×Ｒ２という電圧が発生し、ＰＮ
ＰトランジスタＱ２のベース−エミッタ電極間電圧ＶBE
（Ｑ２）となる。
タ電極間電圧ＶBE（Ｑ１）がある程度大きくなると、Ｎ
ＰＮトランジスタＱ１のコレクタ電流Ｉ２が流れる。Ｎ
ＰＮトランジスタＱ１のコレクタ電流Ｉ２が流れると、
抵抗Ｒ２の両端にＩ２×Ｒ２という電圧が発生し、ＰＮ
ＰトランジスタＱ２のベース−エミッタ電極間電圧ＶBE
（Ｑ２）となる。
【００３５】ＰＮＰトランジスタＱ２のベース−エミッ
タ電極間電圧ＶBE（Ｑ２）がある程度大きくなると、Ｐ
ＮＰトランジスタＱ２のコレクタ電流Ｉ３が流れる。出
力電流Ｉ１が大きくなる程、ＮＰＮトランジスタＱ１の
コレクタ電流Ｉ２及びＰＮＰトランジスタＱ２のコレク
タ電流Ｉ３が共に大きくなり、Ｉ２＋Ｉ３がフォトダイ
オードアレイ２の出力電流Ｉｓｃに近くなると、フォト
ダイオードアレイ２の動作点が変動し、出力用ＭＯＳ−
ＦＥＴ５のゲート電極電圧が低下する。この一連のフィ
ードバック動作により、出力電流Ｉ１はある電流値以上
にはならず、過電流に対する保護が実現される。
タ電極間電圧ＶBE（Ｑ２）がある程度大きくなると、Ｐ
ＮＰトランジスタＱ２のコレクタ電流Ｉ３が流れる。出
力電流Ｉ１が大きくなる程、ＮＰＮトランジスタＱ１の
コレクタ電流Ｉ２及びＰＮＰトランジスタＱ２のコレク
タ電流Ｉ３が共に大きくなり、Ｉ２＋Ｉ３がフォトダイ
オードアレイ２の出力電流Ｉｓｃに近くなると、フォト
ダイオードアレイ２の動作点が変動し、出力用ＭＯＳ−
ＦＥＴ５のゲート電極電圧が低下する。この一連のフィ
ードバック動作により、出力電流Ｉ１はある電流値以上
にはならず、過電流に対する保護が実現される。
【００３６】ここで、抵抗Ｒ２を大きな抵抗（例えば、
１［ＭΩ］）とすると、Ｉ３>>Ｉ２となり、従って、フ
ォトダイオードアレイ２の出力電流Ｉｓｃは殆どＰＮＰ
トランジスタＱ２に流れることになる。ＮＰＮトランジ
スタＱ１のコレクタ電流Ｉ２及びＰＮＰトランジスタＱ
２のコレクタ電流Ｉ３の関係を図３に示す。
１［ＭΩ］）とすると、Ｉ３>>Ｉ２となり、従って、フ
ォトダイオードアレイ２の出力電流Ｉｓｃは殆どＰＮＰ
トランジスタＱ２に流れることになる。ＮＰＮトランジ
スタＱ１のコレクタ電流Ｉ２及びＰＮＰトランジスタＱ
２のコレクタ電流Ｉ３の関係を図３に示す。
【００３７】ＮＰＮトランジスタＱ１のコレクタ電流Ｉ
２は、フォトダイオードアレイ２の出力電流Ｉｓｃと比
べれば小さな電流で、発光ダイオード１の光量が変化し
てフォトダイオードアレイ２の出力電流Ｉｓｃが変化し
ても、（フォトダイオードアレイ２の出力電流Ｉｓｃの
変化分は殆どＰＮＰトランジスタＱ２のコレクタ電流Ｉ
３の変化分となるため）殆ど変化しない（ΔＩｓｃ>>Δ
Ｉ２）。
２は、フォトダイオードアレイ２の出力電流Ｉｓｃと比
べれば小さな電流で、発光ダイオード１の光量が変化し
てフォトダイオードアレイ２の出力電流Ｉｓｃが変化し
ても、（フォトダイオードアレイ２の出力電流Ｉｓｃの
変化分は殆どＰＮＰトランジスタＱ２のコレクタ電流Ｉ
３の変化分となるため）殆ど変化しない（ΔＩｓｃ>>Δ
Ｉ２）。
【００３８】つまり、ＮＰＮトランジスタＱ１は小さな
電流Ｉ２を制御するだけなので、小さなベース−エミッ
タ電極間電圧ＶBE（Ｑ１）で動作する。従って、出力電
流検出用抵抗Ｒ１は、従来よりもより小さい値の抵抗で
実現できる。また、フォトダイオードアレイ２の出力電
流Ｉｓｃが変化してもＮＰＮトランジスタＱ１のコレク
タ電流Ｉ２は殆ど変化しないため、制限される出力電流
Ｉ１の光量依存性を極めて小さくできる。
電流Ｉ２を制御するだけなので、小さなベース−エミッ
タ電極間電圧ＶBE（Ｑ１）で動作する。従って、出力電
流検出用抵抗Ｒ１は、従来よりもより小さい値の抵抗で
実現できる。また、フォトダイオードアレイ２の出力電
流Ｉｓｃが変化してもＮＰＮトランジスタＱ１のコレク
タ電流Ｉ２は殆ど変化しないため、制限される出力電流
Ｉ１の光量依存性を極めて小さくできる。
【００３９】次に、温度特性について検討する。一般に
トランジスタのベース−エミッタ電極間電圧ＶBEは負の
温度特性を持ち、拡散抵抗は正の温度特性を持つ。この
ため、ＮＰＮトランジスタＱ１及び出力電流検出用抵抗
Ｒ１における高温での動作は、常温と同じコレクタ電流
Ｉ２を流そうとすれば、出力電流Ｉ１が小さくなる。つ
まり負の温度特性を持つことになる。また、ＰＮＰトラ
ンジスタＱ２及び抵抗Ｒ２における高温での動作も、常
温と同じコレクタ電流Ｉ３を流そうとすれば、ＮＰＮト
ランジスタＱ１のコレクタ電流Ｉ２が小さくなる。従っ
て、ＮＰＮトランジスタＱ１及びＰＮＰトランジスタＱ
２共に負の温度特性を持つため、本実施例では従来例よ
りも大きな負の温度特性を持つことになり、熱暴走に対
する保護特性が良好となる。
トランジスタのベース−エミッタ電極間電圧ＶBEは負の
温度特性を持ち、拡散抵抗は正の温度特性を持つ。この
ため、ＮＰＮトランジスタＱ１及び出力電流検出用抵抗
Ｒ１における高温での動作は、常温と同じコレクタ電流
Ｉ２を流そうとすれば、出力電流Ｉ１が小さくなる。つ
まり負の温度特性を持つことになる。また、ＰＮＰトラ
ンジスタＱ２及び抵抗Ｒ２における高温での動作も、常
温と同じコレクタ電流Ｉ３を流そうとすれば、ＮＰＮト
ランジスタＱ１のコレクタ電流Ｉ２が小さくなる。従っ
て、ＮＰＮトランジスタＱ１及びＰＮＰトランジスタＱ
２共に負の温度特性を持つため、本実施例では従来例よ
りも大きな負の温度特性を持つことになり、熱暴走に対
する保護特性が良好となる。
【００４０】図２に示すフォトカプラ装置においても、
上述した内容と同様の動作及び作用により同様の効果が
得られる。更に、通常ＮＰＮトランジスタと同時に作成
されるＰＮＰトランジスタのｈFEは２０〜４０程度と低
く、ＰＮＰトランジスタＱ２のベース電流が無視できな
い大きさでＮＰＮトランジスタに流入し、制限される出
力電流Ｉ１の光量依存性が大きくなるが、ＰＮＰトラン
ジスタＱ２を、ダーリントン接続ＰＮＰトランジスタＱ
３及びＱ４で構成した場合には、これを防止することが
できる。
上述した内容と同様の動作及び作用により同様の効果が
得られる。更に、通常ＮＰＮトランジスタと同時に作成
されるＰＮＰトランジスタのｈFEは２０〜４０程度と低
く、ＰＮＰトランジスタＱ２のベース電流が無視できな
い大きさでＮＰＮトランジスタに流入し、制限される出
力電流Ｉ１の光量依存性が大きくなるが、ＰＮＰトラン
ジスタＱ２を、ダーリントン接続ＰＮＰトランジスタＱ
３及びＱ４で構成した場合には、これを防止することが
できる。
【００４１】図２に示すフォトカプラ装置について、制
限される出力電流Ｉ１は次式で示される。尚、式（２）
は近似式であり、フォロダイオードアレイ２の出力電流
（短絡光電流）Ｉｓｃが大きい場合に適用される。
限される出力電流Ｉ１は次式で示される。尚、式（２）
は近似式であり、フォロダイオードアレイ２の出力電流
（短絡光電流）Ｉｓｃが大きい場合に適用される。
【００４２】 Ｉ１＝Ｖt ／Ｒ１・ｌｎ（Ｖｔ／（Ｉs1・Ｒ２） ・ｌｎ（Ｉｓｃ2 ／（ｈFE2 ・Ｉs2・Ｉs3）） ＋Ｉｓｃ／（Ｉs1・ｈFE2 ・ｈFE3 ）） （１） Ｉs1 ：ＮＰＮトランジスタＱ１の飽和電流 Ｉs2 ：ＰＮＰトランジスタＱ３の飽和電流 Ｉs3 ：ＰＮＰトランジスタＱ４の飽和電流 ｈFE2 ：ＰＮＰトランジスタＱ３のｈFE ｈFE3 ：ＰＮＰトランジスタＱ４のｈFE 以下、図２に示すフォトカプラ装置について、各種特性
を従来例と比較する。
を従来例と比較する。
【００４３】図４に制限される出力電流Ｉ１の光量依存
性を示す。尚、図４では光量を発光ダイオード１の通電
電流ＩＦで表している。同図に示すように、発光ダイオ
ード１の通電電流ＩＦが１［ｍＡ］及び５０［ｍＡ］の
時の出力電流Ｉ１の変化率は、本実施例では１０２
［％］、従来例では１２２［％］である。つまり、本実
施例では制限される出力電流Ｉ１の光量依存性は実用レ
ベルでは殆ど無いと言えるほど改善されていることが分
かる。
性を示す。尚、図４では光量を発光ダイオード１の通電
電流ＩＦで表している。同図に示すように、発光ダイオ
ード１の通電電流ＩＦが１［ｍＡ］及び５０［ｍＡ］の
時の出力電流Ｉ１の変化率は、本実施例では１０２
［％］、従来例では１２２［％］である。つまり、本実
施例では制限される出力電流Ｉ１の光量依存性は実用レ
ベルでは殆ど無いと言えるほど改善されていることが分
かる。
【００４４】また、図５に制限される出力電流Ｉ１と出
力電流検出用抵抗Ｒ１の関係を示す。例えば、制限され
る出力電流Ｉ１の値を１５０［ｍＡ］とする場合、従来
例では３．８［Ω］が必要であるのに対して、本実施例
では３．０［Ω］と２０［％］以上の低減が可能とな
る。
力電流検出用抵抗Ｒ１の関係を示す。例えば、制限され
る出力電流Ｉ１の値を１５０［ｍＡ］とする場合、従来
例では３．８［Ω］が必要であるのに対して、本実施例
では３．０［Ω］と２０［％］以上の低減が可能とな
る。
【００４５】図６に制限される出力電流Ｉ１の温度特性
を示す。従来例では約−０．５５［ｍＡ／℃］であるの
に対して、本実施例では約−０．９５［ｍＡ／℃］と大
きく改善されている。一般的なリレー応用に用いられる
フォトカプラ装置の出力電流Ｉ１のディレーティングは
−１．５［ｍＡ／℃］程度であり、これにかなり近い値
が得られている。また、接合温度が２００［℃］以上で
は出力電流Ｉ１は殆ど流れなくなるため熱暴走を防止で
きる。
を示す。従来例では約−０．５５［ｍＡ／℃］であるの
に対して、本実施例では約−０．９５［ｍＡ／℃］と大
きく改善されている。一般的なリレー応用に用いられる
フォトカプラ装置の出力電流Ｉ１のディレーティングは
−１．５［ｍＡ／℃］程度であり、これにかなり近い値
が得られている。また、接合温度が２００［℃］以上で
は出力電流Ｉ１は殆ど流れなくなるため熱暴走を防止で
きる。
【００４６】次に、図７に本発明の第２の実施例に係る
フォトカプラ装置の構成図を示す。
フォトカプラ装置の構成図を示す。
【００４７】本実施例のフォトカプラ装置は、入力信号
により発光する発光ダイオード１と、発光ダイオード１
からの光信号を受光して光起電力を発生するフォトダイ
オードアレイ２と、フォトダイオードアレイ２の発生す
る光起電力によって駆動され、相互のゲート電極を短絡
接続する第１及び第２の出力用ＭＯＳ−ＦＥＴ５及び
５’と、第１及び第２の出力用ＭＯＳ−ＦＥＴ５及び
５’のゲート電極電位を一定値以下に制限するゲート電
圧制限回路６’と、放電回路４とから構成されている。
により発光する発光ダイオード１と、発光ダイオード１
からの光信号を受光して光起電力を発生するフォトダイ
オードアレイ２と、フォトダイオードアレイ２の発生す
る光起電力によって駆動され、相互のゲート電極を短絡
接続する第１及び第２の出力用ＭＯＳ−ＦＥＴ５及び
５’と、第１及び第２の出力用ＭＯＳ−ＦＥＴ５及び
５’のゲート電極電位を一定値以下に制限するゲート電
圧制限回路６’と、放電回路４とから構成されている。
【００４８】ゲート電圧制限回路６’は、第１及び第２
の出力用ＭＯＳ−ＦＥＴ５及び５’のソース電極にそれ
ぞれの一端を接続し、それぞれの他端を短絡接続する第
１及び第２の出力電流検出用抵抗Ｒ１及びＲ１’と、第
１の出力用ＭＯＳ−ＦＥＴ５のゲート電極に負荷回路８
を介してコレクタ電極を、第１及び第２の出力電流検出
用抵抗Ｒ１及びＲ１’の他端同士の接続点にエミッタ電
極を、第１の出力用ＭＯＳ−ＦＥＴ５のソース電極と第
１の出力電流検出用抵抗Ｒ１との接続点にベース電極
を、それぞれ接続する第１のＮＰＮトランジスタＱ１
と、第２の出力用ＭＯＳ−ＦＥＴ５’のゲート電極に負
荷回路８を介してコレクタ電極を、第１及び第２の出力
電流検出用抵抗Ｒ１及びＲ１’の他端同士の接続点にエ
ミッタ電極を、第２の出力用ＭＯＳ−ＦＥＴ５’のソー
ス電極と第２の出力電流検出用抵抗Ｒ１’との接続点に
ベース電極を、それぞれ接続する第２のＮＰＮトランジ
スタＱ１’と、第１及び第２のＮＰＮトランジスタＱ１
及びＱ１’を安定に動作させる負荷回路８とから成って
いる。
の出力用ＭＯＳ−ＦＥＴ５及び５’のソース電極にそれ
ぞれの一端を接続し、それぞれの他端を短絡接続する第
１及び第２の出力電流検出用抵抗Ｒ１及びＲ１’と、第
１の出力用ＭＯＳ−ＦＥＴ５のゲート電極に負荷回路８
を介してコレクタ電極を、第１及び第２の出力電流検出
用抵抗Ｒ１及びＲ１’の他端同士の接続点にエミッタ電
極を、第１の出力用ＭＯＳ−ＦＥＴ５のソース電極と第
１の出力電流検出用抵抗Ｒ１との接続点にベース電極
を、それぞれ接続する第１のＮＰＮトランジスタＱ１
と、第２の出力用ＭＯＳ−ＦＥＴ５’のゲート電極に負
荷回路８を介してコレクタ電極を、第１及び第２の出力
電流検出用抵抗Ｒ１及びＲ１’の他端同士の接続点にエ
ミッタ電極を、第２の出力用ＭＯＳ−ＦＥＴ５’のソー
ス電極と第２の出力電流検出用抵抗Ｒ１’との接続点に
ベース電極を、それぞれ接続する第２のＮＰＮトランジ
スタＱ１’と、第１及び第２のＮＰＮトランジスタＱ１
及びＱ１’を安定に動作させる負荷回路８とから成って
いる。
【００４９】また負荷回路８は、第１の出力用ＭＯＳ−
ＦＥＴ５のゲート電極にその一端を、第１及び第２のＮ
ＰＮトランジスタＱ１及びＱ１’のコレクタ電極にその
他端を、それぞれ接続する抵抗Ｒ２と、第１及び第２の
出力電流検出用抵抗Ｒ１及びＲ１’の他端同士の接続点
にコレクタ電極を、抵抗Ｒ２の他端にベース電極を、第
１の出力用ＭＯＳ−ＦＥＴ５のゲート電極にエミッタ電
極を、それぞれ接続するＰＮＰトランジスタＱ２とから
成り、図７ではＰＮＰトランジスタＱ２を、ダーリント
ン接続ＰＮＰトランジスタＱ３及びＱ４で構成してい
る。
ＦＥＴ５のゲート電極にその一端を、第１及び第２のＮ
ＰＮトランジスタＱ１及びＱ１’のコレクタ電極にその
他端を、それぞれ接続する抵抗Ｒ２と、第１及び第２の
出力電流検出用抵抗Ｒ１及びＲ１’の他端同士の接続点
にコレクタ電極を、抵抗Ｒ２の他端にベース電極を、第
１の出力用ＭＯＳ−ＦＥＴ５のゲート電極にエミッタ電
極を、それぞれ接続するＰＮＰトランジスタＱ２とから
成り、図７ではＰＮＰトランジスタＱ２を、ダーリント
ン接続ＰＮＰトランジスタＱ３及びＱ４で構成してい
る。
【００５０】更に放電回路４は、放電用のＪＦＥＴ４３
と、抵抗４２と、発光ダイオード１からの光信号を受光
して放電用ＪＦＥＴ４３を駆動するための光起電力を発
生する第２のフォトダイオードアレイ４１とから成る。
と、抵抗４２と、発光ダイオード１からの光信号を受光
して放電用ＪＦＥＴ４３を駆動するための光起電力を発
生する第２のフォトダイオードアレイ４１とから成る。
【００５１】第１の実施例が直流負荷用の構成であるの
に対して、本実施例の構成が交流負荷用の構成と成って
いる他は、第１の実施例と同様であり、本実施例におい
ても同等の効果を得ることができる。
に対して、本実施例の構成が交流負荷用の構成と成って
いる他は、第１の実施例と同様であり、本実施例におい
ても同等の効果を得ることができる。
【００５２】
【発明の効果】以上のように本発明によれば、従来のフ
ォトカプラ装置の回路構成に対して、出力用ＭＯＳ−Ｆ
ＥＴのゲート電極電位を一定値以下に制限させるゲート
電極制限回路に、安定動作させるための例えば抵抗及び
ＰＮＰトランジスタから成る負荷回路を備え、出力用Ｍ
ＯＳ−ＦＥＴのゲート電極の電圧制限を、主としてＰＮ
Ｐトランジスタによって行ない、ＮＰＮトランジスタを
ＰＮＰトランジスタのドライバとして作用させることと
したので、出力電流検出用抵抗の値を低く抑えてフォト
カプラ装置の熱損失を低減させることができ、また、制
限される出力電流値の発光素子による光量依存性を極め
て小さくすることができ、更に、出力電流値の温度特性
としてフォトカプラ装置のディレーティングカーブに近
い特性を得ることができるので、結果として、出力用Ｍ
ＯＳ−ＦＥＴのゲート電極電位を一定値以下に制限し
て、安定した過電流保護特性及び熱暴走保護特性を備え
たフォトカプラ装置を提供することができる。
ォトカプラ装置の回路構成に対して、出力用ＭＯＳ−Ｆ
ＥＴのゲート電極電位を一定値以下に制限させるゲート
電極制限回路に、安定動作させるための例えば抵抗及び
ＰＮＰトランジスタから成る負荷回路を備え、出力用Ｍ
ＯＳ−ＦＥＴのゲート電極の電圧制限を、主としてＰＮ
Ｐトランジスタによって行ない、ＮＰＮトランジスタを
ＰＮＰトランジスタのドライバとして作用させることと
したので、出力電流検出用抵抗の値を低く抑えてフォト
カプラ装置の熱損失を低減させることができ、また、制
限される出力電流値の発光素子による光量依存性を極め
て小さくすることができ、更に、出力電流値の温度特性
としてフォトカプラ装置のディレーティングカーブに近
い特性を得ることができるので、結果として、出力用Ｍ
ＯＳ−ＦＥＴのゲート電極電位を一定値以下に制限し
て、安定した過電流保護特性及び熱暴走保護特性を備え
たフォトカプラ装置を提供することができる。
【００５３】また、ＰＮＰトランジスタをダーリントン
接続ＰＮＰトランジスタで構成することにより、制限さ
れる出力電流値の発光素子による光量依存性を更に小さ
くすることができる。
接続ＰＮＰトランジスタで構成することにより、制限さ
れる出力電流値の発光素子による光量依存性を更に小さ
くすることができる。
【００５４】更に、本発明を交流負荷に適用する構成と
しても、同様の作用により同等の効果が得られる。
しても、同様の作用により同等の効果が得られる。
【図面の簡単な説明】
【図１】本発明の第１の実施例に係るフォトカプラ装置
の回路構成図である。
の回路構成図である。
【図２】本発明の第１の実施例に係るフォトカプラ装置
の回路構成図である。
の回路構成図である。
【図３】第１の実施例のＮＰＮトランジスタのコレクタ
電流の特性説明図である。
電流の特性説明図である。
【図４】第１の実施例及び従来例において制限される出
力電流の光量依存性を説明する図である。
力電流の光量依存性を説明する図である。
【図５】第１の実施例及び従来例において制限される出
力電流の出力電流検出抵抗値に対する特性を説明する図
である。
力電流の出力電流検出抵抗値に対する特性を説明する図
である。
【図６】第１の実施例及び従来例において制限される出
力電流の温度特性を説明する図である。
力電流の温度特性を説明する図である。
【図７】本発明の第２の実施例に係るフォトカプラ装置
の回路構成図である。
の回路構成図である。
【図８】従来のフォトカプラ装置の構成図である。
１ 発光ダイオード ２ フォトダイオードアレイ ３ 放電回路（抵抗） ４ 放電回路 ５，５’ 出力用ＭＯＳ−ＦＥＴ ６ ゲート電圧制限回路 ７，８ 負荷回路 Ｑ１，Ｑ１’ ゲート電圧制限用ＮＰＮトランジスタ Ｑ２ ＰＮＰトランジスタ Ｑ３ ダーリントンを構成する１段目のＰＮＰトランジ
スタ Ｑ４ ダーリントンを構成する２段目のＰＮＰトランジ
スタ Ｒ１，Ｒ１’ 出力電流検出抵抗 Ｒ２ トランジスタＱ２のＶBE発生用抵抗 Ｉ１ 出力用ＭＯＳ−ＦＥＴの出力電流 Ｉ２ トランジスタＱ１のコレクタ電流 Ｉ３ トランジスタＱ２のコレクタ電流 Ｉｓｃ フォトダイオードアレイの短絡光電流 ４１ 放電用ＪＦＥＴ駆動用フォトダイオードアレイ ４２ 抵抗 ４３ 放電用ＪＦＥＴ
スタ Ｑ４ ダーリントンを構成する２段目のＰＮＰトランジ
スタ Ｒ１，Ｒ１’ 出力電流検出抵抗 Ｒ２ トランジスタＱ２のＶBE発生用抵抗 Ｉ１ 出力用ＭＯＳ−ＦＥＴの出力電流 Ｉ２ トランジスタＱ１のコレクタ電流 Ｉ３ トランジスタＱ２のコレクタ電流 Ｉｓｃ フォトダイオードアレイの短絡光電流 ４１ 放電用ＪＦＥＴ駆動用フォトダイオードアレイ ４２ 抵抗 ４３ 放電用ＪＦＥＴ
Claims (6)
- 【請求項１】 入力信号により発光する発光素子と、 前記発光素子からの光信号を受光して光起電力を発生す
るフォトダイオードアレイと、 前記フォトダイオードアレイの発生する光起電力によっ
て駆動される出力用ＭＯＳ−ＦＥＴと、 前記出力用ＭＯＳ−ＦＥＴのゲート電極電位を一定値以
下に制限するゲート電圧制限回路とを有し、 前記ゲート電圧制限回路は、 前記出力用ＭＯＳ−ＦＥＴのソース電極にその一端を接
続する出力電流検出用抵抗と、 前記出力用ＭＯＳ−ＦＥＴのゲート電極に後記負荷回路
を介してコレクタ電極を、前記出力用ＭＯＳ−ＦＥＴの
ソース電極にベース電極を、前記出力電流検出用抵抗の
他端にエミッタ電極を、それぞれ接続するＮＰＮトラン
ジスタと、 前記ＮＰＮトランジスタを安定に動作させる負荷回路と
を有することを特徴とするフォトカプラ装置。 - 【請求項２】 前記負荷回路は、 前記出力用ＭＯＳ−ＦＥＴのゲート電極にその一端を、
前記ＮＰＮトランジスタのコレクタ電極にその他端を、
それぞれ接続する第２の抵抗と、 前記出力電流検出用抵抗の他端にコレクタ電極を、前記
第２の抵抗の他端にベース電極を、前記出力用ＭＯＳ−
ＦＥＴのゲート電極にエミッタ電極を、それぞれ接続す
るＰＮＰトランジスタとを有することを特徴とする請求
項１に記載のフォトカプラ装置。 - 【請求項３】 前記ＰＮＰトランジスタは、ダーリント
ン接続ＰＮＰトランジスタであることを特徴とする請求
項１または２に記載のフォトカプラ装置。 - 【請求項４】 入力信号により発光する発光素子と、 前記発光素子からの光信号を受光して光起電力を発生す
るフォトダイオードアレイと、 前記フォトダイオードアレイの発生する光起電力によっ
て駆動され、相互のゲート電極を短絡接続する第１及び
第２の出力用ＭＯＳ−ＦＥＴと、 前記第１及び第２の出力用ＭＯＳ−ＦＥＴのゲート電極
電位を一定値以下に制限するゲート電圧制限回路とを有
し、 前記ゲート電圧制限回路は、 前記第１及び第２の出力用ＭＯＳ−ＦＥＴのソース電極
にそれぞれの一端を接続し、それぞれの他端を短絡接続
する第１及び第２の出力電流検出用抵抗と、 前記第１の出力用ＭＯＳ−ＦＥＴのゲート電極に後記負
荷回路を介してコレクタ電極を、前記第１及び第２の出
力電流検出用抵抗の他端同士の接続点にエミッタ電極
を、前記第１の出力用ＭＯＳ−ＦＥＴのソース電極と前
記第１の出力電流検出用抵抗との接続点にベース電極
を、それぞれ接続する第１のＮＰＮトランジスタと、 前記第２の出力用ＭＯＳ−ＦＥＴのゲート電極に後記負
荷回路を介してコレクタ電極を、前記第１及び第２の出
力電流検出用抵抗の他端同士の接続点にエミッタ電極
を、前記第２の出力用ＭＯＳ−ＦＥＴのソース電極と前
記第２の出力電流検出用抵抗との接続点にベース電極
を、それぞれ接続する第２のＮＰＮトランジスタと、 前記第１及び第２のＮＰＮトランジスタを安定に動作さ
せる負荷回路とを有することを特徴とするフォトカプラ
装置。 - 【請求項５】 前記負荷回路は、 前記第１の出力用ＭＯＳ−ＦＥＴのゲート電極にその一
端を、前記第１及び第２のＮＰＮトランジスタのコレク
タ電極にその他端を、それぞれ接続する第２の抵抗と、 前記第１及び第２の出力電流検出用抵抗の他端同士の接
続点にコレクタ電極を、前記第２の抵抗の他端にベース
電極を、前記第１の出力用ＭＯＳ−ＦＥＴのゲート電極
にエミッタ電極を、それぞれ接続するＰＮＰトランジス
タとを有することを特徴とする請求項４に記載のフォト
カプラ装置。 - 【請求項６】 前記ＰＮＰトランジスタは、ダーリント
ン接続ＰＮＰトランジスタであることを特徴とする請求
項４または５に記載のフォトカプラ装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP483793A JP2801825B2 (ja) | 1993-01-14 | 1993-01-14 | フォトカプラ装置 |
| US08/181,225 US5408102A (en) | 1993-01-14 | 1994-01-13 | Photo-coupler apparatus having adequate protection against excessive current and heat runaway |
| KR1019940000455A KR0157672B1 (ko) | 1993-01-14 | 1994-01-13 | 포토 커플러 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP483793A JP2801825B2 (ja) | 1993-01-14 | 1993-01-14 | フォトカプラ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06216738A true JPH06216738A (ja) | 1994-08-05 |
| JP2801825B2 JP2801825B2 (ja) | 1998-09-21 |
Family
ID=11594810
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP483793A Expired - Fee Related JP2801825B2 (ja) | 1993-01-14 | 1993-01-14 | フォトカプラ装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5408102A (ja) |
| JP (1) | JP2801825B2 (ja) |
| KR (1) | KR0157672B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0700101A1 (en) | 1994-08-31 | 1996-03-06 | Oki Electric Industry Co., Ltd. | Photosemiconductor relay, photosemiconductor relay device, controller using photosemiconductor relay, power supply apparatus using photosemiconductor relay and terminal switching apparatus using photosemiconductor relay |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| USRE35836E (en) * | 1979-08-09 | 1998-07-07 | C. P. Clare Corporation | Solid state optically coupled electrical power switch |
| GB2341974A (en) * | 1998-09-22 | 2000-03-29 | Secr Defence | Semiconductor device incorporating a superlattice structure |
| JP2001036394A (ja) * | 1999-07-23 | 2001-02-09 | Oki Electric Ind Co Ltd | フォトカプラ |
| EP1366552B1 (en) * | 2000-09-29 | 2011-11-09 | Panasonic Electric Works Co., Ltd. | Semiconductor device with protective functions |
| US7248800B2 (en) * | 2003-05-30 | 2007-07-24 | Canon Kabushiki Kaisha | Optical receiver, optical transmitter and optical transceiver |
| JP5027680B2 (ja) * | 2008-01-18 | 2012-09-19 | パナソニック株式会社 | 半導体リレーモジュール |
| JP7374948B2 (ja) | 2021-03-23 | 2023-11-07 | 株式会社東芝 | 半導体リレー装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63240059A (ja) * | 1987-03-27 | 1988-10-05 | Nec Corp | 半導体装置 |
| JPH0234027A (ja) * | 1988-07-25 | 1990-02-05 | Ricoh Co Ltd | ソリッドステートリレー |
| JPH04150223A (ja) * | 1990-10-10 | 1992-05-22 | Nippondenso Co Ltd | 集積回路を含んでなる出力回路 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4777387A (en) * | 1984-02-21 | 1988-10-11 | International Rectifier Corporation | Fast turn-off circuit for photovoltaic driven MOSFET |
| US4801822A (en) * | 1986-08-11 | 1989-01-31 | Matsushita Electric Works, Ltd. | Semiconductor switching circuit |
| US4931656A (en) * | 1988-03-07 | 1990-06-05 | Dionics Inc. | Means to dynamically discharge a capacitively charged electrical device |
| JPH0748559B2 (ja) * | 1988-11-30 | 1995-05-24 | シャープ株式会社 | 半導体装置 |
| US5057694A (en) * | 1989-03-15 | 1991-10-15 | Matsushita Electric Works, Ltd. | Optoelectronic relay circuit having charging path formed by a switching transistor and a rectifying diode |
| US5151602A (en) * | 1990-02-15 | 1992-09-29 | Matsushita Electric Works, Ltd. | Semiconductor relay circuit using photovoltaic diodes |
-
1993
- 1993-01-14 JP JP483793A patent/JP2801825B2/ja not_active Expired - Fee Related
-
1994
- 1994-01-13 KR KR1019940000455A patent/KR0157672B1/ko not_active IP Right Cessation
- 1994-01-13 US US08/181,225 patent/US5408102A/en not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63240059A (ja) * | 1987-03-27 | 1988-10-05 | Nec Corp | 半導体装置 |
| JPH0234027A (ja) * | 1988-07-25 | 1990-02-05 | Ricoh Co Ltd | ソリッドステートリレー |
| JPH04150223A (ja) * | 1990-10-10 | 1992-05-22 | Nippondenso Co Ltd | 集積回路を含んでなる出力回路 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0700101A1 (en) | 1994-08-31 | 1996-03-06 | Oki Electric Industry Co., Ltd. | Photosemiconductor relay, photosemiconductor relay device, controller using photosemiconductor relay, power supply apparatus using photosemiconductor relay and terminal switching apparatus using photosemiconductor relay |
| US5757020A (en) * | 1994-08-31 | 1998-05-26 | Oki Electric Industry Co., Ltd. | Photosemiconductor relay, photosemiconductor relay device, controller using photosemiconductor relay, power supply apparatus using photosemiconductor relay and terminal switching apparatus using photosemiconductor relay |
Also Published As
| Publication number | Publication date |
|---|---|
| US5408102A (en) | 1995-04-18 |
| JP2801825B2 (ja) | 1998-09-21 |
| KR0157672B1 (ko) | 1998-12-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5635823A (en) | Current detector circuit | |
| US7579880B2 (en) | Circuit for driving a semiconductor element | |
| JPH0265409A (ja) | 電圧クランプ差動シングル・エンド比較器 | |
| KR100381971B1 (ko) | 자여식dc-dc컨버터 | |
| JPH06244693A (ja) | Ｍｏｓ電界効果トランジスタスイッチ回路 | |
| JP2005333691A (ja) | 過電流検出回路及びこれを有する電源装置 | |
| US11209464B2 (en) | Current detection circuit and power converter | |
| JP2801825B2 (ja) | フォトカプラ装置 | |
| US5796280A (en) | Thermal limit circuit with built-in hysteresis | |
| US7642502B2 (en) | Photo relay having an insulated gate field effect transistor with variable impedance | |
| KR0164638B1 (ko) | 광 결합기 장치 | |
| CN215378891U (zh) | 一种用于E型GaN器件的开关 | |
| US6480038B1 (en) | Bipolar comparator | |
| JP2000235424A (ja) | カレントミラー回路、電流センサ及びこれを具備したスイッチング回路並びにスイッチングデバイス | |
| JPH09213893A (ja) | 半導体装置 | |
| US6320452B1 (en) | Floating power supply using dual npn transistor | |
| JP2511646B2 (ja) | 電源回路 | |
| KR0164528B1 (ko) | 전원 전압 독립형 정전류원 회로 | |
| JP2024065971A (ja) | 整流作用を有する制御回路 | |
| JP2003298400A (ja) | 半導体回路、及び、フォトカップラー | |
| SU1451669A1 (ru) | Стабилизатор напр жени посто нного тока | |
| JPH07303372A (ja) | 絶縁型スイッチング電源 | |
| JPH04304011A (ja) | アイソレータのインターフェース回路 | |
| JP2010051102A (ja) | 突入電流抑制回路 | |
| JPH053424A (ja) | 微小電圧検出回路およびこれを用いた電流制限回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080710 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090710 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090710 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100710 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110710 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |