KR930015345A - 상보 입력 버퍼가 있는 집적 회로 - Google Patents

상보 입력 버퍼가 있는 집적 회로 Download PDF

Info

Publication number
KR930015345A
KR930015345A KR1019920023167A KR920023167A KR930015345A KR 930015345 A KR930015345 A KR 930015345A KR 1019920023167 A KR1019920023167 A KR 1019920023167A KR 920023167 A KR920023167 A KR 920023167A KR 930015345 A KR930015345 A KR 930015345A
Authority
KR
South Korea
Prior art keywords
integrated circuit
field effect
effect transistor
transistor
input
Prior art date
Application number
KR1019920023167A
Other languages
English (en)
Inventor
리 모리스 버나드
Original Assignee
제임스 에이취. 폭스
아메리칸 텔리폰 앤드 텔레그라프 캄파니
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 제임스 에이취. 폭스, 아메리칸 텔리폰 앤드 텔레그라프 캄파니 filed Critical 제임스 에이취. 폭스
Publication of KR930015345A publication Critical patent/KR930015345A/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0013—Arrangements for reducing power consumption in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

종래 기술의 고속 TTL대 CMOS 입력 버퍼들은 입력 전압이 VDD와 V88사이에 중간 범위 레벨(예컨대 2.0V)에 유지되면 입력 트랜지스터들을 통해 대량의 전원 전류를 소모한다. 본 발명의 입력 버퍼는 이런 전류를 제한하기 위해 입력 인버터상의 p채널 상승 트랜지스터(21)와 직렬로 된 저항(27)을 포함한다. 또한, 높은 작동 속도를 얻기 위해 p채널분로 트랜지스터는 상기 저항과 병렬로 배치되고, 버퍼 출력신호(Vout)에 의해 제어된다. 이분로 트랜지스터(28)는 버퍼 출력이 낮아질때 회로의 저항을 효과적으로 바이패스하여 높은 작동 속도를 제공한다.

Description

상보 입력 버퍼가 있는 집적 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 한 실시예를 나타낸다,
제3도는 본 발명의 다른 실시예를 나타낸다.

Claims (12)

  1. p채널 전계효과 트랜지스터(21)가 입력 신호(Vin)를 받도록 결합된 n채널 전계효과 트랜지스터(22)에 직렬로 접속되어 있는 입력 인버터와, 버퍼 출력 마디(26)에 결합된 출력 인버터로 구성된 입력 버퍼를 가진 집적회로에 있어서, 상기 버퍼는 상기 입력 신호의 전압이 제1범위내에 있을때 상기 입력 인버터를 통한 전원 전류를 제한하는 저항(27)과, 상기 전압이 제2범위내에 있을때 상기 저항을 바이패스하는 분로 장치(28)로 구성되는 것을 특징으로 하는 집적 회로.
  2. 제1항에 있어서, 상기 제1범위가 제1전원 전압에서 상기 입력 인버터의 절환 한계치까지이고, 상기 제2범위가 제2전압 전압에서 상기 절환 한계치까지인 상기 집적 회로.
  3. 제1항에 있어서, 상기 분로 장치는 상기 버퍼 출력 마디에 결합된 제어 전극을 가진 트랜지스터인 상기 집적 회로.
  4. 제3항에 있어서, 상기 분로 장치가 p채널 전계효과 트랜지스터이고, 상기 저항은 게이트가 전원 전압 도체에 접속된 p채널 전계 효과 트랜지스터인 상기 집적 회로.
  5. p채널 전계효과 트랜지스터(21)가 입력 신호(Vin)를 받도록 결합된 n채널 전계효과 트랜지스터(22)와 직렬로 결합되어 있는 입력 인버터와 버퍼 출력 마디(26)에 결합된 출력 인버터로 구성된 입력 버퍼를 가진 집적 회로에 있어서, 상기 버퍼는 상기 입력 인버터의 상보 트랜지스터들(21)중 제1트랜지스터의 제어 전극과 전원 도체 사이에 직렬로 접속된 저항수단과, 제어 전극들이 상기 저항 수단과 병렬로 접속되고 한 제어 전극이 상기 버퍼 출력 마디에 결합되어 있는 분로 트랜지스터(28)를 더 포함하는 집적 회로.
  6. 제5항에 있어서, 상기 저항 수단은 게이트가 전원 전압 도체에 접속되어 있는 전계효과 트랜지스터인 상기 집적 회로.
  7. 제6항에 있어서, 상기 전계효과 트랜지스터가 p채널 트랜지스터인 상기 집적 회로.
  8. 제7항에 있어서, 상기 p채널 트랜지스터는 강화 방식 장치이고, 그 게이트가 음의 전원 전압 도체에 접속되어 있는 상기 집적 회로.
  9. 제8항에 있어서, 상기 출력 인버터는 n채널 전계효과 트랜지스터(25)에 직렬로 접속된 p채널 전계효과 트랜지스터(24)를 포함하는 상기 집적 회로.
  10. 제6항에 있어서, 상기 전계효과 트랜지스터가 n채널 트랜지스터인 상기 집적 회로.
  11. 제10항에 있어서, 상기 n채널 트랜지스터는 강화 방식 장치이고, 그 게이트가 양의 전원 전압도체에 접속되어 있는 상기 집적 회로.
  12. 제11항에 있어서, 상기 출력 인버터는 n채널 전계효과 트랜지스터(25)에 직렬로 접속된 p채널 전계효과 트랜지스터(24)인 상기 집적 회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개되는 것임.
KR1019920023167A 1991-12-12 1992-12-03 상보 입력 버퍼가 있는 집적 회로 KR930015345A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US806,890 1991-12-12
US07/806,890 US5304867A (en) 1991-12-12 1991-12-12 CMOS input buffer with high speed and low power

Publications (1)

Publication Number Publication Date
KR930015345A true KR930015345A (ko) 1993-07-24

Family

ID=25195066

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920023167A KR930015345A (ko) 1991-12-12 1992-12-03 상보 입력 버퍼가 있는 집적 회로

Country Status (4)

Country Link
US (1) US5304867A (ko)
EP (1) EP0546702A1 (ko)
JP (1) JPH05267603A (ko)
KR (1) KR930015345A (ko)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06152341A (ja) * 1992-10-30 1994-05-31 Nec Corp バッファリング回路
US5442304A (en) * 1993-10-15 1995-08-15 Advanced Micro Devices, Inc. CMOS logic gate clamping circuit
US6002618A (en) * 1994-08-15 1999-12-14 Creative Integrated Systems NMOS input receiver circuit
JP3205185B2 (ja) * 1994-08-16 2001-09-04 株式会社 沖マイクロデザイン レベル変換回路
US5467044A (en) * 1994-11-28 1995-11-14 Analog Devices, Inc. CMOS input circuit with improved supply voltage rejection
US5493245A (en) * 1995-01-04 1996-02-20 United Microelectronics Corp. Low power high speed level shift circuit
US5619153A (en) * 1995-06-28 1997-04-08 Hal Computer Systems, Inc. Fast swing-limited pullup circuit
US5753841A (en) * 1995-08-17 1998-05-19 Advanced Micro Devices, Inc. PC audio system with wavetable cache
US5703500A (en) * 1996-05-15 1997-12-30 Micron Technology, Inc. Threshold voltage scalable buffer with reference level
US5955893A (en) * 1996-12-16 1999-09-21 Macronix International Co., Ltd. Power saving buffer circuit buffer bias voltages
KR100242997B1 (ko) * 1996-12-30 2000-02-01 김영환 저전력 소비 입력 버퍼
US5952848A (en) * 1997-03-14 1999-09-14 Lucent Technologies Inc. High-voltage tolerant input buffer in low-voltage technology
US6023174A (en) 1997-07-11 2000-02-08 Vanguard International Semiconductor Corporation Adjustable, full CMOS input buffer for TTL, CMOS, or low swing input protocols
KR100275721B1 (ko) * 1997-09-08 2000-12-15 윤종용 반도체장치의 입력버퍼
KR100308208B1 (ko) * 1998-09-21 2001-11-30 윤종용 반도체집적회로장치의입력회로
FI20010404A0 (fi) * 2001-02-28 2001-02-28 Nokia Mobile Phones Ltd Logiikkatason siirtopiiri
US6693469B2 (en) 2001-05-01 2004-02-17 Lucent Technologies Inc. Buffer interface architecture
WO2003010882A2 (en) * 2001-07-25 2003-02-06 Koninklijke Philips Electronics N.V. Electronic circuit comprising an amplifier for amplifying a binary signal
US7583484B2 (en) * 2003-08-20 2009-09-01 Taiwan Semiconductor Manufacturing Company, Ltd. Circuit and method for ESD protection
US7119578B2 (en) * 2003-11-24 2006-10-10 International Business Machines Corp. Single supply level converter
KR100613058B1 (ko) * 2004-04-20 2006-08-16 주식회사 하이닉스반도체 지연 고정 루프 제어 회로
US7071747B1 (en) 2004-06-15 2006-07-04 Transmeta Corporation Inverting zipper repeater circuit
US20060158224A1 (en) * 2005-01-14 2006-07-20 Elite Semiconductor Memory Technology, Inc. Output driver with feedback slew rate control
EP1867048A1 (en) * 2005-03-31 2007-12-19 Nxp B.V. Electronic device
US7710153B1 (en) 2006-06-30 2010-05-04 Masleid Robert P Cross point switch
US7525367B2 (en) * 2006-10-05 2009-04-28 International Business Machines Corporation Method for implementing level shifter circuits for integrated circuits
US20080084231A1 (en) * 2006-10-05 2008-04-10 International Business Machines Corporation Method for Implementing Level Shifter Circuits and Low Power Level Shifter Circuits for Integrated Circuits
US20090174457A1 (en) * 2008-01-08 2009-07-09 Derick Gardner Behrends Implementing low power level shifter for high performance integrated circuits
US8629704B2 (en) * 2009-04-13 2014-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Level shifters, integrated circuits, systems, and methods for operating the level shifters
KR20110011988A (ko) * 2009-07-29 2011-02-09 삼성전자주식회사 레벨 시프터 및 이를 이용한 표시 장치
US8575963B2 (en) 2011-03-23 2013-11-05 Fairchild Semiconductor Corporation Buffer system having reduced threshold current
JP2013042362A (ja) * 2011-08-16 2013-02-28 Toshiba Corp Ｃｍｏｓ論理回路
KR102595497B1 (ko) * 2015-12-30 2023-10-30 엘지디스플레이 주식회사 Em 신호 제어 회로, em 신호 제어 방법 및 유기 발광 표시 장치
US11206026B2 (en) 2019-09-06 2021-12-21 SK Hynix Inc. Delay line, a delay locked loop circuit and a semiconductor apparatus using the delay line and the delay locked loop circuit
US11750201B2 (en) 2019-09-06 2023-09-05 SK Hynix Inc. Delay line, a delay locked loop circuit and a semiconductor apparatus using the delay line and the delay locked loop circuit
CN115769494A (zh) 2020-06-24 2023-03-07 微芯片技术股份有限公司 识别在对静态电流消耗具有增加抗扰性的输入电路处的晶体管-晶体管逻辑电平（ttl）
CN116997965A (zh) 2021-03-08 2023-11-03 微芯片技术股份有限公司 选择性交叉耦合反相器以及相关设备、系统和方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4210829A (en) * 1978-10-02 1980-07-01 National Semiconductor Corporation Power up circuit with high noise immunity
US4437024A (en) * 1981-10-22 1984-03-13 Rca Corporation Actively controlled input buffer
US4471242A (en) * 1981-12-21 1984-09-11 Motorola, Inc. TTL to CMOS Input buffer
NL8301711A (nl) * 1983-05-13 1984-12-03 Philips Nv Complementaire igfet schakeling.
US4672243A (en) * 1985-05-28 1987-06-09 American Telephone And Telegraph Company, At&T Bell Laboratories Zero standby current TTL to CMOS input buffer
US4791323A (en) * 1986-10-23 1988-12-13 Silicon Systems, Inc. Level translation circuit
US4825106A (en) * 1987-04-08 1989-04-25 Ncr Corporation MOS no-leak circuit
US4806801A (en) * 1987-08-27 1989-02-21 American Telephone And Telegraph Company, At&T Bell Laboratories TTL compatible CMOS input buffer having a predetermined threshold voltage and method of designing same
US5036226A (en) * 1989-10-23 1991-07-30 Ncr Corporation Signal converting circuit
US5151622A (en) * 1990-11-06 1992-09-29 Vitelic Corporation CMOS logic circuit with output coupled to multiple feedback paths and associated method
US5144167A (en) * 1991-05-10 1992-09-01 Altera Corporation Zero power, high impedance TTL-to-CMOS converter

Also Published As

Publication number Publication date
JPH05267603A (ja) 1993-10-15
US5304867A (en) 1994-04-19
EP0546702A1 (en) 1993-06-16

Similar Documents

Publication Publication Date Title
KR930015345A (ko) 상보 입력 버퍼가 있는 집적 회로
US4695744A (en) Level shift circuit including source follower output
KR950007292A (ko) 저소비 전류로 동작하는 파워-온 신호 발생 회로
KR880005731A (ko) 레벨변환회로
KR850006277A (ko) 입력버퍼 및 임계 전압 증가방법
KR880001108A (ko) Cmos 입력회로
KR920000177A (ko) 반도체 집적회로장치
KR930020850A (ko) 레벨 변환회로
KR880001109A (ko) 집적논리회로
US4488067A (en) Tristate driver circuit with low standby power consumption
KR930018822A (ko) 저전력 레벨 변환기
US5134323A (en) Three terminal noninverting transistor switch
KR940012851A (ko) 차동 전류원 회로
JPH07111448A (ja) インタフェース回路及びこれを具える電圧上昇回路
KR100357967B1 (ko) 바이씨모스(BiCMOS)에미터결합로직-씨모스레벨변환기
JP3249608B2 (ja) 集積コンパレータ回路
JPH0677804A (ja) 出力回路
KR960027331A (ko) 버퍼회로 및 바이어스회로
KR900015465A (ko) Cmos 전압레벨 시프팅 및 함수회로
KR930007560B1 (ko) 출력회로
KR890012445A (ko) 푸시-풀 출력회로
US5032741A (en) CDCFL logic circuits having shared loads
JPH07105709B2 (ja) 電圧変換回路
JP2000013194A (ja) シュミット・トリガ回路
KR910007268A (ko) 출력회로

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid