KR890012445A - 푸시-풀 출력회로 - Google Patents

푸시-풀 출력회로 Download PDF

Info

Publication number
KR890012445A
KR890012445A KR1019890000211A KR890000211A KR890012445A KR 890012445 A KR890012445 A KR 890012445A KR 1019890000211 A KR1019890000211 A KR 1019890000211A KR 890000211 A KR890000211 A KR 890000211A KR 890012445 A KR890012445 A KR 890012445A
Authority
KR
South Korea
Prior art keywords
transistor
output
type
terminal
power supply
Prior art date
Application number
KR1019890000211A
Other languages
English (en)
Other versions
KR0132782B1 (ko
Inventor
제임스 데이비스 토마스
세빈크 에베르트
크리티엔 마테우스 지에라우메스 펜닝스 레오날두스
허만 보스 피터
마이클 오 코넬 콜맥
게라드 페란 카탈
온트롭 한스
Original Assignee
이반 밀러 레르너
엔.브이.필립스 글로아이람펜파브리켄
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이반 밀러 레르너, 엔.브이.필립스 글로아이람펜파브리켄 filed Critical 이반 밀러 레르너
Publication of KR890012445A publication Critical patent/KR890012445A/ko
Application granted granted Critical
Publication of KR0132782B1 publication Critical patent/KR0132782B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00315—Modifications for increasing the reliability for protection in field-effect transistor circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)

Abstract

내용 없음.

Description

푸시-풀 출력회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 푸시-풀 출력회로 실시예의 도면.
제2도는 본 발명에 따른 푸시-풀 출력회로의 적합한 실시예의 도면.

Claims (6)

  1. 제1 및 2출력 트랜지스터의 전류 채널이 제1전력 공급 단자와 출력단자 사이 및 출력단자와 제2전력공급 단자 사이에 제각기 접속되는데 제1출력 트랜지스터는 P형 트랜지스터이고 제1 및 2입력 단자는 입력 단자가 논리신호 및 그 반전신호를 제각기 수신하는 제1 및 2출력 트랜지스터의 제어 전극에 각각 결합되는 푸시-풀 출력 회로에 있어서, 제2출력 트랜지스터 P형 트랜지스터이고, 출력단자의 전압이 소정의 전압 레벨 이하로 떨어질때 제3출력 트랜지스터를 턴온시키는 검출수단이 접속된 출력단자에 n형의 제3출력 트랜지스터의 전류 채널이, 제2출력 트랜지스터의 전류 채널에 평행하게 접속되는 것을 특징으로 하는 푸시-풀 출력회로.
  2. 제1항에 있어서, 검출수단은 P형의 검출 트랜지스터를 구비하는데 상기 트랜지스터의 제1주 전극은 제1전력 공급 단자에 접속되고 제어 전극은 출력단자에 접속되며 제2주 전극은 제3트랜스터의 제어 전극에 접속되는 것을 특징으로 하는 푸시-풀 출력회로.
  3. 제2항에 있어서, 제어 전극이 제1입력 단자에 결합된 P형의 제4트랜지스터의 전류 채널이 검출 트랜지스터의 제1주 전극과 제1전력 공급단자 사이에 접속되고, 제어전극이 제1입력 단자에 결합된 n형의 제5트랜지스터의 전류 채널이 검출 트랜지스터의 제2주 전극과 제2전력 공급단자 사이에 접속되는 것을 특징으로 하는 푸시-풀 출력회로.
  4. 제3항에 있어서, 검풀 트랜지스터의 제2주 전극과 제5트랜지스터의 제1주 전극 사이에 , 제어 전극이 제1전력 공급 단자에 결합된 n형의 제6트랜지스터의 전류 채널이 접속된 것을 특징으로 하는 푸시-풀 출력회로.
  5. 제1,2,3 또는 4항중 어느 한 항에 있어서, n형 트랜지스터는 n채널 전제 효과 트랜지스터이거나 npn 트랜지스터이고, P형 트랜지스터는 P채널 전계 효과 트랜지스터이거나 pnp 트랜지스터인 것을 특징으로 하는 푸-풀 출력회로.
  6. 집적 메모리 회로에 있어서, 제1,2,3,4 또는 5항중 어느 한 항에서 청구된 바와 같은 푸시-풀 출력 회로를 하나 이상 구비하는 것을 특징으로 하는 직접 메모리 회로.
    ※참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019890000211A 1988-01-14 1989-01-11 푸시-풀 출력회로 KR0132782B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NL8800075A NL8800075A (nl) 1988-01-14 1988-01-14 Hot carrier stress vrije push-pull uitgangsschakeling.
NL8800075 1988-01-14

Publications (2)

Publication Number Publication Date
KR890012445A true KR890012445A (ko) 1989-08-26
KR0132782B1 KR0132782B1 (ko) 1998-10-01

Family

ID=19851590

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890000211A KR0132782B1 (ko) 1988-01-14 1989-01-11 푸시-풀 출력회로

Country Status (6)

Country Link
US (1) US4929911A (ko)
EP (1) EP0328168B1 (ko)
JP (1) JP2958357B2 (ko)
KR (1) KR0132782B1 (ko)
DE (1) DE68901976T2 (ko)
NL (1) NL8800075A (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10007176A1 (de) 2000-02-17 2001-08-30 Infineon Technologies Ag Dekodiervorrichtung
TW582005B (en) 2001-05-29 2004-04-01 Semiconductor Energy Lab Pulse output circuit, shift register, and display device
WO2005078295A1 (ja) 2004-02-18 2005-08-25 Seiko Instruments Inc. 流体動圧軸受、モータおよび記録媒体駆動装置
KR102595497B1 (ko) * 2015-12-30 2023-10-30 엘지디스플레이 주식회사 Em 신호 제어 회로, em 신호 제어 방법 및 유기 발광 표시 장치
CN107306129B (zh) * 2016-04-18 2020-09-29 台湾类比科技股份有限公司 集成电路的输出级电路
TWI654842B (zh) * 2017-10-20 2019-03-21 立積電子股份有限公司 反相器

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4096398A (en) * 1977-02-23 1978-06-20 National Semiconductor Corporation MOS output buffer circuit with feedback
GB2158311B (en) * 1984-04-26 1987-12-02 Texas Instruments Ltd Output stage for a logic circuit
JPH0720060B2 (ja) * 1985-08-14 1995-03-06 株式会社東芝 出力回路装置
US4810969A (en) * 1987-06-23 1989-03-07 Honeywell Inc. High speed logic circuit having feedback to prevent current in the output stage

Also Published As

Publication number Publication date
JP2958357B2 (ja) 1999-10-06
EP0328168A1 (en) 1989-08-16
EP0328168B1 (en) 1992-07-08
JPH025615A (ja) 1990-01-10
NL8800075A (nl) 1989-08-01
US4929911A (en) 1990-05-29
DE68901976T2 (de) 1993-02-18
DE68901976D1 (de) 1992-08-13
KR0132782B1 (ko) 1998-10-01

Similar Documents

Publication Publication Date Title
KR850006277A (ko) 입력버퍼 및 임계 전압 증가방법
KR870009553A (ko) 논리회로
KR860000659A (ko) M0s 스태틱형 ram
KR880001108A (ko) Cmos 입력회로
KR880010576A (ko) 논리회로
KR870006728A (ko) Bimos 회로
KR880001109A (ko) 집적논리회로
KR920000177A (ko) 반도체 집적회로장치
KR910015114A (ko) 반도체 디지탈 회로
KR930020850A (ko) 레벨 변환회로
KR860000719A (ko) 상보형(相補型)Bi-MIS 게이트회로
KR930015369A (ko) 디지탈/아나로그 변환기용 전류 소자
KR860007753A (ko) 반도체 집전회로
KR860007783A (ko) 개선된 출력특성을 갖는 비교기 회로
KR910002127A (ko) 전원절환회로
KR910008863A (ko) 반도체 집적회로
KR880012009A (ko) BiMOS 논리회로
KR850007170A (ko) 파워-온 검출회로
KR860003712A (ko) 논리게이트 회로
KR940017217A (ko) 티티엘(ttl) 레벨의 입력 신호를 수신하는 입력 회로
KR890012445A (ko) 푸시-풀 출력회로
KR900010776A (ko) 메모리를 내장한 집적 회로
KR940012851A (ko) 차동 전류원 회로
KR930005369A (ko) 레벨변환회로
KR960027331A (ko) 버퍼회로 및 바이어스회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20011124

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee