KR930020850A - 레벨 변환회로 - Google Patents
레벨 변환회로 Download PDFInfo
- Publication number
- KR930020850A KR930020850A KR1019930003875A KR930003875A KR930020850A KR 930020850 A KR930020850 A KR 930020850A KR 1019930003875 A KR1019930003875 A KR 1019930003875A KR 930003875 A KR930003875 A KR 930003875A KR 930020850 A KR930020850 A KR 930020850A
- Authority
- KR
- South Korea
- Prior art keywords
- transistor
- current path
- gate
- conductivity type
- potential
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00315—Modifications for increasing the reliability for protection in field-effect transistor circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
- H03K19/0944—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET
- H03K19/0948—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET using CMOS or complementary insulated gate field-effect transistors
Abstract
본 발명의 목적은 전원 전압보다 높은 전압을 레벨 변환할 수 있고 더우기 1종류의 트랜지스터만에 의하여 구성할 수 있으며, 설계마진을 증대할 수 있는 동시에 제조공정을 삭감할 수 있고 비용이 많이드는 것을 억제하는데 있다.
모든 트랜지스터는 증가형이다. 입력노드(11)에 전원(VDD)보다 높은 전위가 공급된 경우, P채널 트랜지스터(12)는 오프하고, P채널 트랜지스터(13), N채널 트랜지스터(14)는 N채널 트랜지스터(13)를 통하여 각각 오프상태, 온상태로 되며, 출력노드(17)는 접지 레벨로 된다. 또 입력노드에 0 전위가 공급된 경우, P채널 트랜지스터(12),(13)는 온하고, N채널 트랜지스터(14)는 오프한다. 따라서 출력노드 (17)는 전원(VDD)으로 된다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 제1실시예를 도시한 회로도.
제2도는 본 발명의 제2실시예를 도시한 회로도.
Claims (2)
- 게이트가 신호 입력단(11)에 접속되고 전류 통로의 일단이 제1전위(VDD)에 접속된 제1도전형의 제1트랜지스터(12)와, 전류 통로의 일단이 상기 제1트랜지스터 전류 통로의 타단에 접속되고 전류 통로의 타단이 출력단(17)에 접속된 제1도전형의 제2트랜지스터(15)와, 전류 통로의 일단이 상기 출력단에 접속되고 전류 통로의 타단이 제2전위(VSS)에 접속된 제2도전형의 제1트랜지스터(16)와, 게이트가 상기 제1전위에 접속되고, 전류 통로의 일단이 상기 신호 입력단에 접속되며 타단이 상기 제1도전형의 제2의 트랜지스터의 게이트 및 제2도전형의 제1트랜지스터의 게이트에 접속된 제2도전형의 제2트랜지스터(13)를 구비하는 것을 특징으로 하는 레벨 변환 회로.
- 게이트가 신호 입력단(11)에 접속되고 전류 통로의 일단이 제1전위(VDD)에 접속된 제1도전형의 제1트랜지스터(12)와, 전류 통로의 일단이 상기 제1트랜지스터 전류 통로의 타단에 접속되고 전류 통로의 타단이 출력단(17)에 접속된 제1도전형의 제2트랜지스터(15)와, 전류 통로의 일단이 상기 출력단에 접속되고 전류 통로의 타단이 제2전위(VSS)에 접속된 제2도전형의 제1트랜지스터(16)와, 게이트가 상기 제1전위에 접속되고 전류 통로의 일단이 상기 신호 입력단에 접속되며 타단이 상기 제1도전형의 제2트랜지스터의 게이트 및 제2도전형의 제1트랜지스터의 게이트에 접속된 제2도전형의 제2트랜지스터(13)와, 전류 통로의 일단 및 게이트에 상기 제1전위가 접속되고 전류 통로의 타단이 상기 제1도전형의 제1트랜지스터 전류 통로의 타단에 접속된 제2도전형의 제3트랜지스터(21)와, 전류 통로의 일단 및 게이트에 상기 제1전위가 접속되고 전류 통로의 타단이 상기 제2도전형의 제2트랜지스터 전류 통로의 타단에 접속된 제2도전형의 제3트랜지스터(22)를 구비하는 것을 특징으로 하는 레벨 변환 회로.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP92-062508 | 1992-03-18 | ||
JP4062508A JP2567179B2 (ja) | 1992-03-18 | 1992-03-18 | レベル変換回路 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR2019970002225U Division KR0122246Y1 (ko) | 1992-03-18 | 1997-02-14 | 레벨변환회로 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR930020850A true KR930020850A (ko) | 1993-10-20 |
Family
ID=13202192
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019930003875A KR930020850A (ko) | 1992-03-18 | 1993-03-15 | 레벨 변환회로 |
KR2019970002225U KR0122246Y1 (ko) | 1992-03-18 | 1997-02-14 | 레벨변환회로 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR2019970002225U KR0122246Y1 (ko) | 1992-03-18 | 1997-02-14 | 레벨변환회로 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5495185A (ko) |
JP (1) | JP2567179B2 (ko) |
KR (2) | KR930020850A (ko) |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2978346B2 (ja) * | 1992-11-30 | 1999-11-15 | 三菱電機株式会社 | 半導体集積回路装置の入力回路 |
JP3623004B2 (ja) * | 1994-03-30 | 2005-02-23 | 松下電器産業株式会社 | 電圧レベル変換回路 |
JP2669346B2 (ja) * | 1994-05-31 | 1997-10-27 | 日本電気株式会社 | 半導体集積回路装置 |
US5546019A (en) * | 1995-08-24 | 1996-08-13 | Taiwan Semiconductor Manufacture Company | CMOS I/O circuit with 3.3 volt output and tolerance of 5 volt input |
US5604449A (en) * | 1996-01-29 | 1997-02-18 | Vivid Semiconductor, Inc. | Dual I/O logic for high voltage CMOS circuit using low voltage CMOS processes |
US5744982A (en) * | 1996-04-22 | 1998-04-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Input buffer circuit |
US5880605A (en) * | 1996-11-12 | 1999-03-09 | Lsi Logic Corporation | Low-power 5 volt tolerant input buffer |
JP3765163B2 (ja) * | 1997-07-14 | 2006-04-12 | ソニー株式会社 | レベルシフト回路 |
JP4036923B2 (ja) * | 1997-07-17 | 2008-01-23 | 株式会社半導体エネルギー研究所 | 表示装置およびその駆動回路 |
KR100308208B1 (ko) * | 1998-09-21 | 2001-11-30 | 윤종용 | 반도체집적회로장치의입력회로 |
US7162020B1 (en) * | 1999-06-14 | 2007-01-09 | Ascendent Telecommunications, Inc. | Method and apparatus for selectively establishing communication with one of plural devices associated with a single telephone number |
US6798629B1 (en) | 2001-06-15 | 2004-09-28 | Integrated Device Technology, Inc. | Overvoltage protection circuits that utilize capacitively bootstrapped variable voltages |
US7504861B2 (en) * | 2003-11-20 | 2009-03-17 | Transpacific Ip, Ltd. | Input stage for mixed-voltage-tolerant buffer with reduced leakage |
US7242559B2 (en) * | 2004-07-22 | 2007-07-10 | Taiwan Semiconductor Co., Ltd. | High voltage tolerant I/O circuit |
KR100704017B1 (ko) * | 2005-03-02 | 2007-04-04 | 재단법인서울대학교산학협력재단 | 레벨쉬프터 |
JP5838845B2 (ja) * | 2012-02-16 | 2016-01-06 | 凸版印刷株式会社 | 半導体集積回路 |
JP6213719B2 (ja) * | 2013-08-08 | 2017-10-18 | セイコーエプソン株式会社 | 入力保護回路、電子デバイス、リアルタイムクロックモジュール、電子機器及び移動体 |
CN107181482B (zh) * | 2016-03-09 | 2020-09-08 | 中芯国际集成电路制造(上海)有限公司 | 输入输出接收电路 |
WO2019058771A1 (ja) * | 2017-09-19 | 2019-03-28 | 株式会社ソシオネクスト | 入力回路 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4760279A (en) * | 1986-07-02 | 1988-07-26 | Kabushiki Kaisha Toshiba | Noise cancelling circuit |
US4825106A (en) * | 1987-04-08 | 1989-04-25 | Ncr Corporation | MOS no-leak circuit |
DE3904901A1 (de) * | 1989-02-17 | 1990-08-23 | Texas Instruments Deutschland | Integrierte gegentakt-ausgangsstufe |
JPH02283123A (ja) * | 1989-04-25 | 1990-11-20 | Seiko Epson Corp | 半導体装置 |
KR920009200B1 (ko) * | 1990-01-25 | 1992-10-14 | 삼성전자 주식회사 | 바이씨모스 풀 스윙 구동회로 |
US5136186A (en) * | 1991-08-30 | 1992-08-04 | Waferscale Integration, Incorporation | Glitch free power-up for a programmable array |
-
1992
- 1992-03-18 JP JP4062508A patent/JP2567179B2/ja not_active Expired - Fee Related
-
1993
- 1993-03-15 KR KR1019930003875A patent/KR930020850A/ko not_active Application Discontinuation
-
1995
- 1995-05-05 US US08/435,325 patent/US5495185A/en not_active Expired - Lifetime
-
1997
- 1997-02-14 KR KR2019970002225U patent/KR0122246Y1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
JPH0629826A (ja) | 1994-02-04 |
KR0122246Y1 (ko) | 1999-10-01 |
JP2567179B2 (ja) | 1996-12-25 |
US5495185A (en) | 1996-02-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR930020850A (ko) | 레벨 변환회로 | |
KR880005731A (ko) | 레벨변환회로 | |
KR930015345A (ko) | 상보 입력 버퍼가 있는 집적 회로 | |
KR900002566A (ko) | 버퍼회로 | |
KR890013862A (ko) | 전압레벨 변환회로 | |
KR880001108A (ko) | Cmos 입력회로 | |
KR910015114A (ko) | 반도체 디지탈 회로 | |
KR950022092A (ko) | 비교기 회로 | |
KR920000177A (ko) | 반도체 집적회로장치 | |
KR930015369A (ko) | 디지탈/아나로그 변환기용 전류 소자 | |
US5280201A (en) | Semiconductor logic circuit apparatus | |
KR910002127A (ko) | 전원절환회로 | |
KR970008894A (ko) | 입력버퍼회로 | |
KR960038997A (ko) | 반도체 메모리장치의 전류센스앰프회로 | |
KR900011152A (ko) | 전원전압 강하검파 및 초기화회로 재설정 회로 | |
KR940012851A (ko) | 차동 전류원 회로 | |
KR850006902A (ko) | 전압레벨 검출회로 | |
KR940020669A (ko) | 바이어스 회로(bias circuit) | |
KR930005369A (ko) | 레벨변환회로 | |
KR960027331A (ko) | 버퍼회로 및 바이어스회로 | |
KR960030395A (ko) | 저전압출력회로 및 반도체장치 | |
KR970019085A (ko) | Cmos 인버터(cmos inverter) | |
JPH04269011A (ja) | レベルシフト回路 | |
KR890012445A (ko) | 푸시-풀 출력회로 | |
KR930011274A (ko) | 입력회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application | ||
WICV | Withdrawal of application forming a basis of a converted application |