KR970008894A - 입력버퍼회로 - Google Patents
입력버퍼회로 Download PDFInfo
- Publication number
- KR970008894A KR970008894A KR1019960028851A KR19960028851A KR970008894A KR 970008894 A KR970008894 A KR 970008894A KR 1019960028851 A KR1019960028851 A KR 1019960028851A KR 19960028851 A KR19960028851 A KR 19960028851A KR 970008894 A KR970008894 A KR 970008894A
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- transistor
- node point
- pmos transistor
- buffer circuit
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
- H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
- H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/082—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using bipolar transistors
- H03K19/086—Emitter coupled logic
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
- H03K3/3565—Bistables with hysteresis, e.g. Schmitt trigger
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Power Engineering (AREA)
- Logic Circuits (AREA)
- Amplifiers (AREA)
- Thin Film Transistor (AREA)
Abstract
작은 진폭과 높은 비트율을 갖는 입력신호용 인터페이스에서, 신호전송선의 수신단에서의 입력신호전압이 기준전압(Vref)과 동일하게 될때, 수신기의 출력전압은 결정되지 않게 된다. 본 발명의 목적은 상기된 문제점을 피하는 것이다. CMOS 커런트 미러형 입력버퍼회로에 있어서, 두 트랜지스터의 도전형이 동일하며 기준전압(Vref)이 트랜지스터(Q1)의 게이트 전극에 인가되는 지점에서 트랜지스터(Q2)는 또다른 트랜지스터(Q1)에 병렬로 접속된다. 트랜지스터(Q2)는 히스테리시스 특성을 입력버퍼회로에 부여하며, 입력버퍼회로의 출력전원(N1)은 트랜지스터(Q2)의 게이트 전극에 공급된다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 바람직한 실시예 1의 회로도.
Claims (4)
- 기준전압이 공급되는 제1트랜지스터와, 상기 제1트랜지스터와 병렬로 접속되며 입력버퍼회로에 히스테리시스 특성을 부여하는 제2트랜지스터를 구비하며, 상기 제1 및 제2트랜지스터의 도전형은 동일하며, 상기 제2트랜지스터의 게이트 전극에는 상기 입력버퍼회로의 출력전압이 공급되는 것을 특징으로 하는 CMOS 커런트 미러형 입력버퍼회로.
- 기준전압이 공급되는 제1트랜지스터와, 상기 제1트랜지스터와 병렬로 접속되며 입력버퍼회로에 히스테리시스 특성을 부여하는 제2트랜지스터를 구비하며, 상기 제1 및 제2트랜지스터의 도전형은 동일하며, 상기 제2트랜지스터의 게이트 전극에는 상기 입력버퍼회로의 출력전압이 공급되는 것을 특징으로 하는 CMOS 인버터형 입력버퍼회로.
- 입력 및 출력단자와, 제1 및 제2전원과, 상기 제1전원과 제1노드점 사이에 접속된 소오스. 드레인 경로 및 에너지 저장신호가 공급된 게이트를 갖는 제1PMOS 트랜지스터와, 병렬로 접속되어 상기 제1노드점과 제2노드점 사이에서 소오스. 드레인 경로를 갖는 제2및 제3PMOS 트랜지스터로써, 상기 제2PMOS 트랜지스터는 기준전압이 공급된 게이트를 가지며, 상기 제3PMOS 트랜지스터는 상기 출력단자에 접속된 게이트를 갖는 제2 및 제3PMOS 트랜지스터와, 상기 제1노드점과 상기 출력단자 사이에 접속된 소오스. 드레인 경로 및 상기 입력단자에 접속된 게이트를 갖는 제4PMOS 트랜지스터와, 상기 제2노드점과 상기 제2전원 사이에 접속된 소오스. 드레인 경로 및, 상기 제2노드점에 접속된 게이트를 갖는 제1NMOS 트랜지스터와, 상기 출력단자와 상기 제2전원 사이에 접속된 소오스. 드레인 경로 및, 상기 제1NMOS 트랜지스터의 상기 게이트와 함께 상기 제2노드점에 접속된 게이트를 갖는 제2NMOS 트랜지스터를 구비하는 것을 특징으로 하는 입력버퍼회로.
- 직렬로 접속되어 제1전원과 제2노드점 사이에서 직렬로 접속된 소오스. 드레인 경로를 갖는 제1및 제2PMOS 트랜지스터로써, 상기 제1PMOS 트랜지스터의 게이트는 에너지 저장 신호가 공급되며, 제2PMOS 트랜지스터의 게이트는 상기 제1노드점에 접속되는 상기 제1및 제2PMOS 트랜지스터와, 직렬로 접속되어 상기 제1전원과 출력단자 사이에서 직렬로 접속된 소오스. 드레인 경로를 갖는 제3 및 제4트랜지스터로서, 상기 제3PMOS 트랜지스터의 게이트는 제1PMOS 트랜지스터의 게이트와 함께 상기 에너지 저장신호가 공급되며, 상기 제4PMOS 트랜지스터의 게이트는 제2PMOS 트랜지스터의 게이트와 함께 상기 제1노드점에 접속되는 상기 제3 및 제4PMOS 트랜지스터와 병렬로 접속되어, 상기 제1노드점과 제2전원 사이에서 소오스. 드레인 경로를 갖는 제1 및 제2NMOS 트랜지스터로서, 상기 제1NMOS 트랜지스터의 게이트는 기준전압이 공급되며, 제2NMOS 트랜지스터의 게이트는 상기 출력단자에 접속되는 상기 제2 및 제1NMOS 트랜지스터와, 상기 출력단자와 상기 제2전원 사이에서 접속된 소오스. 드레인 경로 및 입력 단자에 접속된 제3NMOS 트랜지스터의 게이트를 갖는 제3NMOS 트랜지스터를 구비하는 것을 특징으로 하는 입력버퍼회로.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7209240A JP2792475B2 (ja) | 1995-07-25 | 1995-07-25 | 入力バッファ |
JP95-209240 | 1995-07-25 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970008894A true KR970008894A (ko) | 1997-02-24 |
KR100220656B1 KR100220656B1 (ko) | 1999-09-15 |
Family
ID=16569687
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960028851A KR100220656B1 (ko) | 1995-07-25 | 1996-07-16 | 입력버퍼회로 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5796281A (ko) |
JP (1) | JP2792475B2 (ko) |
KR (1) | KR100220656B1 (ko) |
TW (1) | TW307947B (ko) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3693204B2 (ja) * | 1996-12-06 | 2005-09-07 | 株式会社日立製作所 | 半導体集積回路装置 |
US5945852A (en) * | 1998-03-31 | 1999-08-31 | Motorola, Inc. | CMOS comparator output circuit with high gain and hysteresis |
DE19841718C2 (de) * | 1998-09-11 | 2001-01-25 | St Microelectronics Gmbh | Komparator |
US6281731B1 (en) | 1999-10-27 | 2001-08-28 | International Business Machines Corporation | Control of hysteresis characteristic within a CMOS differential receiver |
US6275082B1 (en) | 2000-03-06 | 2001-08-14 | Infineon Technologies Ag | Receiver with switched current feedback for controlled hysteresis |
US6323719B1 (en) * | 2000-05-08 | 2001-11-27 | National Science Council | Pseudo bipolar junction transistor |
US6492836B2 (en) | 2000-11-30 | 2002-12-10 | Infineon Technologies Ag | Receiver immune to slope-reversal noise |
US6489809B2 (en) | 2000-11-30 | 2002-12-03 | Infineon Technologies Ag | Circuit for receiving and driving a clock-signal |
US6833749B2 (en) * | 2002-12-09 | 2004-12-21 | Honeywell International Inc. | System and method for obtaining hysteresis through body substrate control |
US6879198B2 (en) * | 2002-12-18 | 2005-04-12 | Stmicroelectronics Pvt. Ltd. | Differential input receiver with hysteresis |
US7215370B2 (en) * | 2003-07-23 | 2007-05-08 | Alphaplus Semiconductor Inc. | Pseudo-BJT based retinal focal-plane sensing system |
US7015746B1 (en) * | 2004-05-06 | 2006-03-21 | National Semiconductor Corporation | Bootstrapped bias mixer with soft start POR |
US7348802B2 (en) * | 2004-06-15 | 2008-03-25 | Stmicroelectronics Pvt. Ltd. | Differential receiver |
US7337419B2 (en) * | 2004-07-29 | 2008-02-26 | Stmicroelectronics, Inc. | Crosstalk noise reduction circuit and method |
EP3826179A1 (en) * | 2019-11-22 | 2021-05-26 | Nexperia B.V. | Schmitt trigger voltage comparator |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3612908A (en) * | 1969-11-20 | 1971-10-12 | North American Rockwell | Metal oxide semiconductor (mos) hysteresis circuits |
JPS5329767A (en) * | 1976-09-01 | 1978-03-20 | Hitachi Ltd | Control circuit |
US4069431A (en) * | 1976-12-22 | 1978-01-17 | Rca Corporation | Amplifier circuit |
JPS5775022A (en) * | 1980-10-29 | 1982-05-11 | Nec Corp | Comparator |
JPS5923915A (ja) * | 1982-07-30 | 1984-02-07 | Toshiba Corp | シユミツトトリガ回路 |
US4786825A (en) * | 1986-12-22 | 1988-11-22 | Western Digital Corporation | CMOS Schmitt trigger circuit using ratioed currents to establish switching thresholds |
US4874969A (en) * | 1988-06-08 | 1989-10-17 | National Semiconductor Corporation | High speed CMOS comparator with hysteresis |
JPH05335898A (ja) * | 1992-05-28 | 1993-12-17 | Mitsubishi Electric Corp | 入力バッファ回路 |
US5349246A (en) * | 1992-12-21 | 1994-09-20 | Sgs-Thomson Microelectronics, Inc. | Input buffer with hysteresis characteristics |
US5463339A (en) * | 1993-12-29 | 1995-10-31 | International Business Machines Incorporated | Amorphous, thin film transistor driver/receiver circuit with hysteresis |
US5459437A (en) * | 1994-05-10 | 1995-10-17 | Integrated Device Technology | Logic gate with controllable hysteresis and high frequency voltage controlled oscillator |
US5528185A (en) * | 1995-02-13 | 1996-06-18 | National Semiconductor Corporation | CMOS strobed comparator with programmable hysteresis |
US5656957A (en) * | 1995-10-19 | 1997-08-12 | Sgs-Thomson Microelectronics, Inc. | Comparator circuit with hysteresis |
-
1995
- 1995-07-25 JP JP7209240A patent/JP2792475B2/ja not_active Expired - Fee Related
-
1996
- 1996-07-16 KR KR1019960028851A patent/KR100220656B1/ko not_active IP Right Cessation
- 1996-07-22 TW TW085108898A patent/TW307947B/zh active
- 1996-07-23 US US08/681,358 patent/US5796281A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US5796281A (en) | 1998-08-18 |
JPH0946211A (ja) | 1997-02-14 |
JP2792475B2 (ja) | 1998-09-03 |
TW307947B (ko) | 1997-06-11 |
KR100220656B1 (ko) | 1999-09-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR970013707A (ko) | 레벨 시프트 반도체 장치 | |
KR970008894A (ko) | 입력버퍼회로 | |
KR910017773A (ko) | 버퍼 회로 | |
KR880001108A (ko) | Cmos 입력회로 | |
KR900002566A (ko) | 버퍼회로 | |
KR970031344A (ko) | 반도체 회로 및 래치 회로(Latch circuit for receiving small amplitude signals) | |
US6784719B2 (en) | Level shift circuit for transmitting signal from leading edge to trailing edge of input signal | |
KR960032900A (ko) | 반도체 집적회로용 입력 버퍼 회로 | |
KR930020850A (ko) | 레벨 변환회로 | |
KR950022092A (ko) | 비교기 회로 | |
KR960039569A (ko) | 승압 회로 | |
KR940024629A (ko) | 통신회로시스템 | |
KR960003087A (ko) | 수정발진회로 | |
KR950024349A (ko) | 외부 파워 서플라이의 전위에 의거하여 내부 파워 서플라이의 전위를 발생시키는 내부 파워 서플라이 회로 | |
KR940012851A (ko) | 차동 전류원 회로 | |
KR950016002A (ko) | 3치 입력 버퍼 회로 | |
KR960027331A (ko) | 버퍼회로 및 바이어스회로 | |
KR960039637A (ko) | 집적 버퍼회로 | |
KR960019978A (ko) | 펄스 발생기 | |
KR970008566A (ko) | 반도체 집적회로 | |
KR950034972A (ko) | 전압 조정기 | |
KR970063938A (ko) | 반도체 소자의 출력버퍼 회로 | |
KR970012732A (ko) | 반도체 소자의 지연회로 | |
KR970003935A (ko) | 논리 및 레벨 변환 회로 및 반도체 장치 | |
KR970024600A (ko) | 레벨시프트회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20080530 Year of fee payment: 10 |
|
LAPS | Lapse due to unpaid annual fee |