KR910017773A - 버퍼 회로 - Google Patents
버퍼 회로 Download PDFInfo
- Publication number
- KR910017773A KR910017773A KR1019910003855A KR910003855A KR910017773A KR 910017773 A KR910017773 A KR 910017773A KR 1019910003855 A KR1019910003855 A KR 1019910003855A KR 910003855 A KR910003855 A KR 910003855A KR 910017773 A KR910017773 A KR 910017773A
- Authority
- KR
- South Korea
- Prior art keywords
- circuit
- voltage
- output voltage
- comparator
- control signal
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
- H03K23/40—Gating or clocking signals applied to all stages, i.e. synchronous counters
- H03K23/50—Gating or clocking signals applied to all stages, i.e. synchronous counters using bi-stable regenerative trigger circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Nonlinear Science (AREA)
- Dram (AREA)
- Logic Circuits (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 직접 회로의 칩상에 조정된 드라이버 시스템을 블럭 형태로 도시한 회로도, 제2도는 본 발명의 양호한 실시예에 따른 버퍼의 부분 블럭 형태 및 부분 개략적인 형태를 도시한 회로도.
Claims (14)
- 제1제어 신호 및 제2제어 신호를 수신하고 출력 전압을 생성하기 위한 전압 발생기 회로, 출력 전압 및 입력 전압을 수신하고 제1제어 신호를 생성하기 위한 제1제어 회로, 및 출력 전압 및 입력 전압을 수신하고 제2제어 신호를 생성하기 위한 제2 제어 회로를 포함하는 것을 특징으로 하는 집적 회로.
- 제1항에 있어서, 상기 전압 발생기 회로가 전압 드라이버를 포함하는 것을 특징으로 하는 집적 회로.
- 제2항에 있어서, 상기 제1제어 회로가 제1비교기 회로를 포함하는 것을 특징으로 하는 집적 회로.
- 제3항에 있어서, 상기 제2제어 회로가, 입력 전압을 시프트하기 위한 입력 전압 시프터 회로, 출력 전압을 시프트하기 위한 출력 전압 시프터 회로, 및 시프트된 입력 전압을 시프트된 출력 전압과 비교하기 위한 제2전압 비교기 회로를 포함하는 것을 특징으로 하는 집적 회로.
- 제1항에 있어서, 상기 출력 전압이 제1 및 제2제어 회로에 의해 수신되기 전에 출력 전압에 접속된 커패시터를 포함하는 것을 특징으로 하는 집적 회로.
- 제4항에 있어서, 상기 출력 전압이 제1 및 제2제어 회로에 의해 수신되기 전에 출력 전압에 접속된 커패시터를 포함하는 것을 특징으로 하는 집적 회로.
- 제6항에 있어서, 바이어스 전압을 수신하고, 제1비교 회로, 제1전압 시프터 회로, 및 제2전압 시프터 회로를 바이어스 시키는 전류를 생성하기 위한 바이어스 전류 발생기 회로를 포함하는 것을 특징으로 하는 집적 회로.
- 제7항에 있어서, 제2비교기가 전압을 수신하는 것을 특징으로 하는 집적 회로.
- 제6항에 있어서, 전압 드라이버가 직렬로 접속된 풀업 트랜지스터 및 풀다운 트랜지스터, 풀다운 트랜지스터보다 높은 전위에서 바이어스되어 있는 풀업 트랜지스터, 제1제어 신호를 수신하고 있는 풀업 트랜지스터, 및 제2제어 수신을 수신하고 있는 풀다운 트랜지스터를 포함하는 것을 특징으로 하는 집적 회로.
- 제9항에 있어서, 제1비교기가, n채널 MOS 차동 증폭기, n채널 MOS 차동 증폭기에 접속된 p채널 트랜지스터의 전류 미러 능동 부하, 및 n채널 MOS차동 증폭기에 접속된 n채널 전류원 트랜지스터를 포함하는 것을 특징으로 하는 집적 회로.
- 제10항에 있어서, 제2비교기가, P 채널 MOS 차동 증폭기, P 채널 MOS 차동 증촉기에 접속된 n채널 트랜지스터의 전류 미러 능동 부하, 및 P 채널 MOS 차동 증폭기에 접속된 p채널 전류원 트랜지스터를 포함하는 것을 특징으로 하는 집적 회로.
- 입력 전압을 시프트 하기 위한 입력 전압 시프터 회로, 출력 전압을 시프트하기 위한 출력 전압 시프터 회로, 입력 전압을 출력 전압과 비교하여 제1제어 신호를 생성하기 위한 제1비교기 회로, 시프트된 입력 전압을 시프트된 출력 전압과 비교하고 제2제어 신호를 생성하기 위한 제2비교기 회로, 및 상기 제1제어 신호 및 상기 제2제어 신호를 수신하고 출력 전압을 생성하기 위한 전압 드라이버 회로를 포함하는 것을 특징으로 하는 버퍼 회로.
- 제12항에 있어서, 출력 전압, 제1비교기, 및 출력 전압 시프터 회로에 접속된 커패시터를 포함하는 것을 특징으로 하는 버퍼 회로.
- 제13항에 있어서, 입력 전압 시프터가 시프트된 입력 전압을 감소시키기 위해 끊어질 수 있는 퓨즈를 갖고 있으며, 출력 전압 시프터가 시프트된 출력 전압을 감소기키기 위해 끊어질 수 있는 퓨즈를 갖고 있는 것을 특징으로 하는 버퍼 회로.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US07/493,085 US5087834A (en) | 1990-03-12 | 1990-03-12 | Buffer circuit including comparison of voltage-shifted references |
US493085 | 1990-03-12 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR910017773A true KR910017773A (ko) | 1991-11-05 |
KR0182269B1 KR0182269B1 (ko) | 1999-04-15 |
Family
ID=23958837
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019910003855A KR0182269B1 (ko) | 1990-03-12 | 1991-03-11 | 버퍼 회로 |
Country Status (6)
Country | Link |
---|---|
US (1) | US5087834A (ko) |
EP (1) | EP0446595B1 (ko) |
JP (1) | JPH04219693A (ko) |
KR (1) | KR0182269B1 (ko) |
DE (1) | DE69118953T2 (ko) |
TW (1) | TW198125B (ko) |
Families Citing this family (43)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE69223658T2 (de) * | 1991-01-23 | 1998-06-18 | Texas Instruments Deutschland | Ausgangstufe für eine digitale Schaltung |
KR960006112Y1 (ko) * | 1991-04-30 | 1996-07-20 | 강진구 | 잡음제거회로 |
KR940004408B1 (ko) * | 1991-08-23 | 1994-05-25 | 삼성전자 주식회사 | 반도체 메모리 장치의 자동 스트레스 모드 테스트장치 |
US5202590A (en) * | 1991-11-06 | 1993-04-13 | Intel Corporation | Subthreshold sense circuit for clamping an injected current |
US5345195A (en) * | 1992-10-22 | 1994-09-06 | United Memories, Inc. | Low power Vcc and temperature independent oscillator |
KR950002084B1 (ko) * | 1992-12-16 | 1995-03-10 | 현대전자산업주식회사 | 고전압 노이즈 감소용 데이타 출력 버퍼회로 |
EP0609009A3 (en) * | 1993-01-28 | 1994-11-02 | Nat Semiconductor Corp | Double gate JFET circuit for controlling threshold voltages. |
US5528192A (en) * | 1993-11-12 | 1996-06-18 | Linfinity Microelectronics, Inc. | Bi-mode circuit for driving an output load |
US5459427A (en) * | 1994-05-06 | 1995-10-17 | Motorola, Inc. | DC level shifting circuit for analog circuits |
US5497348A (en) * | 1994-05-31 | 1996-03-05 | Texas Instruments Incorporated | Burn-in detection circuit |
US6204701B1 (en) | 1994-05-31 | 2001-03-20 | Texas Instruments Incorporated | Power up detection circuit |
US6127881A (en) * | 1994-05-31 | 2000-10-03 | Texas Insruments Incorporated | Multiplier circuit |
US6060945A (en) * | 1994-05-31 | 2000-05-09 | Texas Instruments Incorporated | Burn-in reference voltage generation |
JP3523718B2 (ja) * | 1995-02-06 | 2004-04-26 | 株式会社ルネサステクノロジ | 半導体装置 |
WO1999001936A1 (fr) * | 1997-07-04 | 1999-01-14 | Sukuld Enterprise Yuugen Kaisha | Circuit numerique |
JP3460519B2 (ja) * | 1997-07-18 | 2003-10-27 | 株式会社デンソー | バッファ回路 |
US6031389A (en) * | 1997-10-16 | 2000-02-29 | Exar Corporation | Slew rate limited output driver |
US6157178A (en) * | 1998-05-19 | 2000-12-05 | Cypress Semiconductor Corp. | Voltage conversion/regulator circuit and method |
JP3364154B2 (ja) * | 1998-05-22 | 2003-01-08 | 三菱電機株式会社 | 感熱式流量計 |
KR100498437B1 (ko) * | 1998-09-28 | 2005-09-09 | 삼성전자주식회사 | 종단회로를구비하는반도체장치및스윙전압매칭방법 |
JP2000196435A (ja) * | 1998-12-25 | 2000-07-14 | Nec Corp | 出力バッファ回路 |
GB2349996A (en) | 1999-05-12 | 2000-11-15 | Sharp Kk | Voltage level converter for an active matrix LCD |
JP3781924B2 (ja) * | 1999-08-30 | 2006-06-07 | ローム株式会社 | 電源回路 |
US6275178B1 (en) | 2000-01-27 | 2001-08-14 | Motorola, Inc. | Variable capacitance voltage shifter and amplifier and a method for amplifying and shifting voltage |
US6353335B1 (en) * | 2000-02-09 | 2002-03-05 | Conexant Systems, Inc. | Negative feedback, self-biasing PECL receivers |
US6381182B1 (en) * | 2000-09-13 | 2002-04-30 | Infineon Technologies Ag | Combined tracking of WLL and VPP low threshold voltage in DRAM array |
US6288577B1 (en) | 2001-03-02 | 2001-09-11 | Pericom Semiconductor Corp. | Active fail-safe detect circuit for differential receiver |
US6535054B1 (en) * | 2001-12-20 | 2003-03-18 | National Semiconductor Corporation | Band-gap reference circuit with offset cancellation |
US6677804B2 (en) * | 2002-02-11 | 2004-01-13 | Micron Technology, Inc. | Dual bandgap voltage reference system and method for reducing current consumption during a standby mode of operation and for providing reference stability during an active mode of operation |
EP1369762A1 (en) * | 2002-05-29 | 2003-12-10 | Dialog Semiconductor GmbH | Active subscriber information module |
US6650149B1 (en) | 2002-08-15 | 2003-11-18 | Pericom Semiconductor Corp. | Latched active fail-safe circuit for protecting a differential receiver |
JP2004166039A (ja) * | 2002-11-14 | 2004-06-10 | Alps Electric Co Ltd | 容量素子駆動回路 |
KR100635167B1 (ko) * | 2005-08-08 | 2006-10-17 | 삼성전기주식회사 | 온도 보상 바이어스 소스회로 |
US7521963B1 (en) * | 2006-03-27 | 2009-04-21 | National Semiconductor Corporation | System and method for providing a low standby power interface for a low voltage I2C compatible bus |
JP4921106B2 (ja) * | 2006-10-20 | 2012-04-25 | キヤノン株式会社 | バッファ回路 |
US7859240B1 (en) | 2007-05-22 | 2010-12-28 | Cypress Semiconductor Corporation | Circuit and method for preventing reverse current flow into a voltage regulator from an output thereof |
US20090051418A1 (en) * | 2007-08-21 | 2009-02-26 | Dietmar Gogl | Distributed voltage regulator |
CN101867364A (zh) * | 2009-04-16 | 2010-10-20 | 皓威科技有限公司 | 用于电容性负载的驱动器的输出级电路及其控制方法 |
US8786324B1 (en) * | 2013-05-13 | 2014-07-22 | Via Technologies, Inc. | Mixed voltage driving circuit |
US8836382B1 (en) * | 2013-05-13 | 2014-09-16 | Via Technologies, Inc. | Mixed voltage driving circuit |
KR102313384B1 (ko) * | 2015-08-13 | 2021-10-15 | 삼성전자주식회사 | 버퍼 회로 및 이를 포함하는 전자 회로 |
TWI573115B (zh) * | 2016-03-11 | 2017-03-01 | 奕力科技股份有限公司 | 具強化迴轉率的緩衝電路及具有該緩衝電路的源極驅動電路 |
US20230122789A1 (en) * | 2021-10-18 | 2023-04-20 | Texas Instruments Incorporated | Driver circuitry and power systems |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
IT1185935B (it) * | 1985-09-18 | 1987-11-18 | Sgs Microelettronica Spa | Stradio di uscita cmos a grande escursione di tensione e con stabilizzazione della corrente di rifoso |
JP2509596B2 (ja) * | 1987-01-14 | 1996-06-19 | 株式会社東芝 | 中間電位生成回路 |
US4859871A (en) * | 1987-02-13 | 1989-08-22 | Fujitsu Limited | Voltage level setting circuit |
JPH0690655B2 (ja) * | 1987-12-18 | 1994-11-14 | 株式会社東芝 | 中間電位発生回路 |
-
1990
- 1990-03-12 US US07/493,085 patent/US5087834A/en not_active Expired - Lifetime
-
1991
- 1991-02-01 EP EP91101354A patent/EP0446595B1/en not_active Expired - Lifetime
- 1991-02-01 DE DE69118953T patent/DE69118953T2/de not_active Expired - Fee Related
- 1991-03-11 KR KR1019910003855A patent/KR0182269B1/ko not_active IP Right Cessation
- 1991-03-12 JP JP3046723A patent/JPH04219693A/ja active Pending
- 1991-07-12 TW TW080105402A patent/TW198125B/zh active
Also Published As
Publication number | Publication date |
---|---|
KR0182269B1 (ko) | 1999-04-15 |
JPH04219693A (ja) | 1992-08-10 |
EP0446595B1 (en) | 1996-04-24 |
US5087834A (en) | 1992-02-11 |
EP0446595A3 (en) | 1992-04-08 |
DE69118953D1 (de) | 1996-05-30 |
EP0446595A2 (en) | 1991-09-18 |
DE69118953T2 (de) | 1996-09-19 |
TW198125B (ko) | 1993-01-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR910017773A (ko) | 버퍼 회로 | |
KR950004746A (ko) | 지연 회로 | |
KR940008260A (ko) | 집적 버퍼회로 | |
KR960009413A (ko) | 디지탈 전압 시프터 및 이를 이용한 시스템 | |
KR870009528A (ko) | 버퍼회로 | |
KR940010529A (ko) | 입력 버퍼 | |
KR950007287A (ko) | 디지탈 신호 처리용 지연 회로 | |
KR940024629A (ko) | 통신회로시스템 | |
KR910002127A (ko) | 전원절환회로 | |
KR970008894A (ko) | 입력버퍼회로 | |
KR940008254A (ko) | 전원 종속 입력 버퍼 | |
KR890013769A (ko) | 중간전위생성회로 | |
KR910017767A (ko) | 단일 단자형 mos-ecl 출력버퍼 | |
KR920015734A (ko) | 입력 버퍼 재생 래치 | |
KR0153067B1 (ko) | 단일 전원 차동 회로 | |
KR870011703A (ko) | 집적 회로 | |
KR960027331A (ko) | 버퍼회로 및 바이어스회로 | |
KR910019329A (ko) | Ecl 영역으로부터 나오는 신호 검출용 bicmos 입력회로 | |
US4553051A (en) | PMOS Input buffer compatible with logic inputs from an NMOS microprocessor | |
KR950029773A (ko) | 전압 레벨 검출 회로 및 반도체 기억 장치 | |
KR930011274A (ko) | 입력회로 | |
KR950015377A (ko) | 어드레스 천이 검출회로 | |
KR970063938A (ko) | 반도체 소자의 출력버퍼 회로 | |
KR960003071A (ko) | 차동증폭기 | |
KR0121228Y1 (ko) | 전압제어 발진기 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20101129 Year of fee payment: 13 |
|
EXPY | Expiration of term |