DE69118953T2 - Pufferschaltung - Google Patents

Pufferschaltung

Info

Publication number
DE69118953T2
DE69118953T2 DE69118953T DE69118953T DE69118953T2 DE 69118953 T2 DE69118953 T2 DE 69118953T2 DE 69118953 T DE69118953 T DE 69118953T DE 69118953 T DE69118953 T DE 69118953T DE 69118953 T2 DE69118953 T2 DE 69118953T2
Authority
DE
Germany
Prior art keywords
voltage
transistor
channel
comparator
driver
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69118953T
Other languages
English (en)
Other versions
DE69118953D1 (de
Inventor
Ching-Yuh Tsay
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Application granted granted Critical
Publication of DE69118953D1 publication Critical patent/DE69118953D1/de
Publication of DE69118953T2 publication Critical patent/DE69118953T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K23/00Pulse counters comprising counting chains; Frequency dividers comprising counting chains
    • H03K23/40Gating or clocking signals applied to all stages, i.e. synchronous counters
    • H03K23/50Gating or clocking signals applied to all stages, i.e. synchronous counters using bi-stable regenerative trigger circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10Regulating voltage or current
    • G05F1/46Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/462Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02Regulating voltage or current
    • G05F3/08Regulating voltage or current wherein the variable is dc
    • G05F3/10Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C5/00Details of stores covered by group G11C11/00
    • G11C5/14Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Logic Circuits (AREA)
  • Dram (AREA)

Description

    BEREICH DER ERFINDUNG
  • Die vorliegende Erfindung liegt im Bereich integrierter Schaltungen und richtet sich insbesondere auf Pufferschaltungen, wie im Oberbegriff des Anspruches 1 definiert.
  • HINTERGRUND DER ERFINDUNG
  • Rauschen ist stets ein zu berücksichtigender Punkt beim Design eines dynamischen Schreib-Lese-Speichers, eines DRAM, und ist ein bedeutender Faktor bei der Verursachung ungültiger Daten. Mit steigender Größe des DRAM-Arrays und bei Hinzufügung von mehr Speicherzellen zum Bilden von DRAMs enormer Speicherkapazität (Z.B. 16 Megabit-DRAMs, wo mehr als 16 Millionen Datenbits auf einem einzelnen Speicherchip gespeichert werden können) werden die Spannungsleitungen sehr lang, welche eine Spannung zum Array zuführen, was veranlaßt, daß sich Designer noch mehr mit Rauschüberlegungen befassen müssen. Rauschen, welches eine Spannungsleitung kreuzt, kann verursachen, daß die Spannung auf der Leitung schwingt. Dies kann verursachen, daß ungültige Daten vom Speicher-Array gelesen werden, und kann verursachen, daß ungültige Daten in das Speicher-Array geschrieben werden.
  • Einige VLSI-Schaltungen benutzen geregelte Spannungen bei ihrem Design und Betrieb. Man glaubt, daß die Benutzung geregelter Spannungen zu Robustheit des VLSI-Gesamtdesigns beim Steuern des Rauschens einen Beitrag liefert. Es ist bekannt, daß geregelte Spannungen von einer externen Stromversorgung einer VLSI-Vorrichtung zugeführt werden können. Es ist ebenfalls bekannt, daß geregelte Spannungen auf dem VLSI-Chip selbst unter Benutzung von Spannungsreglerschaltungen erzeugt werden können.
  • Im Fall des VLSI-DRAM-Designs wurde ebenfalls entdeckt, daß es erwünschenswert ist, geregelte Spannungen zu benutzen, da sie den Rauschabstand der Vorrichtung heraufsetzen. Jedoch treten Probleme beim Designen einer brauchbaren Spannungsreglerschaltung auf. Beispielsweise ist beim VLSI-DRAM- Design die Belastung der Ausgangsspannung der Spannungsreglerschaltung groß und variiert aufgrund vieler verschiedener Transistoren des Speicher-Arrays, welche ein- und ausschalten, wenn das Array Daten ein- und ausgibt. Das Schalten der Transistoren erzeugt Rauschen. Rauschen und eine Last können verursachen, daß die geregelte Ausgangsspannung unstabil und dadurch tendentiell ungeeignet für ihren beabsichtigten Zweck wird. Eine Vorrichtung ist deshalb zum Puffern der stabilen Referenzspannung benötigt.
  • Frühere Puffervorrichtungen haben sich als unbrauchbar herausgestellt. Ein Gegentakt-Ausgangstreiber ist nicht brauchbar, wenn die Ausgangsspannung nahe einer der Versorgungsspannungen liegt, und zwar aufgrund eines Schwellspannungsverlustes an jeder Ausgangsvorrichtung. Ein klassischer Klasse-AB-Treiber ist nicht geeignet, da der Standby-Strom ansteigt, wenn die Versorgungsspannung ansteigt. (Es ist bekannt, daß für TTL-Logiksignale die Versorgungsspannung für +5 V entworfen ist, jedoch aufgrund von Rauschen, Belastung und weiteren Faktoren die Versorgungsspannung typischerweise zwischen +4 V und +6 V schwingt.) Sogar mit Hinzufügung einer lokalen Rückkopplung reagiert der Klasse-AB-Treiber nicht, falls nicht die Ausgangsspannung stark genug schwingt. Zusätzlich muß die Ausgangsstufe mit einem Gleichstrom vorgespannt werden. Das macht es sogar noch schwieriger, die Ausgangskompensation durchzuführen. Obwohl er eine bessere Stabilitätssteuerung anbietet, ist ein Einzelstufen-Hochverstärkungspuffer nicht geeignet, und zwar wegen der Begrenzung sowohl des Eingangsals auch des Ausgangsspannungsbereichs. Zweistufige Puffer benötigen gewöhnlicherweise eine Miller-Kompensation, welche einen Standardkondensator, der für die meisten digitalen Prozesse nicht erhältlich ist, benutzt.
  • Eine Puffervorrichtung nach dem Oberbegriff des Anspruches 1 ist in der GB-A-2 180 710 offenbart. Zusätzlich zu den Nachteilen der oben erwähnten Pufferschaltungen nach dem Stand der Technik erzeugt diese Pufferschaltung des letzteren Dokuments eine Ausgangsspannung, die durch Vergleichen dieser Ausgangsspannung mit der Eingangsspannung geregelt wird, aber nicht in der Lage ist, die Eingangsspannung oder die Ausgangsspannung unabhängig zu variieren.
  • Deshalb ist es wünschenswert, einen Puffer mit einer Ausgangskompensation zu haben, welcher beim Spannungsreglerdesign eines VLSI-DRAM effektiv benutzt werden kann. Idealerweise sollte der Puffer einen konstanten Strom über Versorgungsschwankungen unter Aufrechterhaltung der Fähigkeit, als Reaktion auf Ausgangsspannungsschwankungen zu schwingen, verbrauchen. Er sollte einen Ansteuerstrom zur Verfügung stellen und in der Lage sein, Strom an seinem Ausgang sowohl abzugeben als auch aufzunehmen. Er sollte in der Lage sein, auf ein Ausgangsspannungsrauschen zu reagieren.
  • Aufgabe der vorliegenden Erfindung ist es, einen Puffer zu schaffen, der eine Ausgangsspannung nahe seiner Spannungsversorgung schafft, wobei die Spannungsversorgung seine Eingangsspannung ist. Der Puffer sollte geeignet sein, verschiedene Eingangsspannungen zu handhaben.
  • Eine weitere Aufgabe der vorliegenden Erfindung ist es, einen Puffer zu schaffen, der eine kleine und konstante Gleichstrom-Leistung über einen breiten Spannungsversorgungsbereich verbraucht.
  • Noch eine weitere Aufgabe der vorliegenden Erfindung ist es, einen Puffer zu schaffen, der Ströme als Reaktion auf Ausgangsänderungen sowohl abgibt als auch aufnimmt.
  • Noch eine weitere Aufgabe der vorliegenden Erfindung ist es, einen Puffer zu schaffen, der eine Ausgangskompensation zur Stabilisierung benutzt.
  • Weitere Aufgaben und Vorteile der Erfindung werden den Fachleuten mit Bezug auf die folgende Beschreibung zusammen mit der Zeichnung klar erscheinen.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Die Aufgaben der Erfindung werden durch eine Pufferschaltung des oben erwähnten Typs mit den zusätzlichen Merkmalen des kennzeichnenden Teils des Anspruches 1 gelöst.
  • KURZE BESCHREIBUNG DER ZEICHNUNG
  • Fig. 1 zeigt ein elektrisches Blockschaltbild eines auf dem Chip geregelten Treibersystems für eine integrierte Schaltung;
  • Fig. 2 zeigt ein elektrisches Diagramm, teilweise als Blockschaltbild und teilweise als Stromlauf-Schaltbild, eines Puffers gemäß der bevorzugten Ausführungsform der Erfindung;
  • Fig. 3 zeigt ein elektrisches Stromlauf-Schaltbild eines Puffers gemäß der bevorzugten Ausführungsform der Erfindung; und
  • Fig. 4 zeigt ein Zeitablaufdiagramm zur Veranschaulichung des Betriebs des Puffers von Fig. 2 und 3.
  • DETAILLIERTE BESCHREIBUNG DER BEVORZUGTEN AUSFUHRUNGSFORM
  • Fig. 1 ist ein elektrisches Blockschaltbild eines auf dem Chip geregelten Treibersystems für eine VLSI-Schaltung, wie z.B. einen dynamischen Schreib-Lese-Speicher (DRAM) mit 16 Megabit. Das System beinhaltet eine herkömmliche Bandabstands-Spannungsreferenz-Generatorschaltung 15 zum Erzeugen einer stabilen Referenzspannung, VREF. Die Bandabstandsreferenz-Generatorschaltung 15 erzeugt zwei zusätzliche Spannungen, BIAS 1 und BIAS 2, welche zum Erzeugen eines Konstantstroms für Abschnitte der integrierten Schaltung zum Erhöhen ihrer Funktionstüchtigkeit nützlich sind. VREF ist von der Größenordnung von etwa 1,3 Volt, wohingegen BIAS 1 und BIAS 2 größer sind und jeweils von der Größenordnung von etwa +4,0 V und +3,3 V sind. Viele solche Bandabstands- Spannungsreferenz-Generatorschaltungen sind im Stand der Technik wohlbekannt, und dementsprechend wird die Bandabstandsreferenz-Generatorschaltung nicht weiter erörtert werden. VREF wird an eine Spannungsmultipliziererschaltung 16 geliefert, welche den Betrag von VREF anhebt. Die Spannungsmultipliziererschaltung 16 kann gemäß einer von vielen herkömmlichen Konfigurationen konstruiert sein. Sie erzeugt in diesem Beispiel eine Eingangsspannung VIN, die an einen Puffer 17 angelegt wird. Der Puffer 17 wird vorteilhafterweise einen weiten Bereich von Werten für die Eingangsspannung VIN vom Multiplizierer 16 aufnehmen und wurde simuliert, für eine VIN von etwa zwischen +3,3 und +4,0 V zu arbeiten.
  • Der Puffer 17 liefert eine Ausgangsspannung VOUT für einen Haupttreiber 18, welche in ihrem Wert nahe bei der Eingangsspannung VIN liegt. Sein Gleichstromverbrauch ist klein und konstant über den breiten Bereich der Versorgungsspannung. Er bietet sowohl ein Abgeben als auch ein Aufnehmen von Strömen für den Haupttreiber 18, wenn sich die Ausgangslast ändert, und er benutzt eine Ausgangskompensation zur Selbststabilisierung. Der Puffer 17 ist die bevorzugte Ausführungsform der Erfindung und wird nachstehend weiter beschrieben.
  • Der Haupttreiber 18 von Fig. 1 versorgt das Speicher-Array 19 mit Energie.
  • Die nachstehende Diskussion betrifft Fig. 2. Die spezifische Beschreibung und der Betrieb seiner Komponenten wird in bezug auf die Diskussion von Fig. 3, das Stromlauf-Schaltbild, folgen. Fig. 2 ist ein teilweise als Blockschaltbild und als Stromlauf-Schaltbild ausgeführtes elektrisches Diagramm des Puffers 17 von Fig. 1 gemäß der bevorzugten Ausführungsform der Erfindung. Der Puffer 17 beinhaltet: einen Vorstrom-Generator 20; einen Komparator 30; einen Spannungsverschieber 40; einen Spannungsverschieber 50; einen Komparator 60; einen Treiber 70 und einen Kondensator 80.
  • Der Vorstrom-Generator 20 von Fig. 2 empfängt Spannungen BIAS 1 und BIAS 2. Der Vorstrom-Generator 20 reagiert zum Erzeugen eines konstanten Vorstroms zum Eingeben an den Komparator 30, Spannungsverschieber 40 und Spannungsverschieber 50. Der Komparator 30 empfängt eine Eingangsspannung VIN und eine Rückkopplung von der Ausgangsspannung VOUT. Der Komparator 30 vergleicht die Ausgangsspannung VOUT mit der Eingangsspannung VIN und reagiert darauf mit der Erzeugung eines Steuersignals, das in einen P-Kanal-Pull-up- Transistors 71 eines Treibers 70 eingegeben wird. Zwischen der Ausgangsspannung VOUT und dem Komparator 30 ist ein Kondensator 80 angeschlossen. Der Kondensator 80 hängt von der Ausgangsspannung VOUT ab und dient zum Stabilisieren der Ausgangs spannung VOUT.
  • Der Spannungsverschieber 40 von Fig. 2 empfängt die Eingangsspannung VIN und wird durch den Vorstrom-Erzeuger 20 vorgespannt Der Spannungsverschieber 40 reagiert darauf mit der Erzeugung einer Spannung, die in den Komparator 60 eingegeben wird, welche einen anderen Pegel als die Eingangsspannung VIN hat. Der Spannungsverschieber 40 kann als ein Eingangspegelverschieber bezeichnet werden.
  • Der Spannungsverschieber 50 empfängt die Ausgangsspannung VOUT und wird durch den Ausgangsstrom des Vorstrom-Erzeugers vorgespannt Der Spannungsverschieber 50 reagiert darauf mit der Erzeugung einer Spannung, die in den Komparator 60 eingegeben wird, welche einen anderen Pegel als die Ausgangsspannung VOUT hat. Der Spannungsverschieber 50 kann als ein Ausgangspegelverschieber bezeichnet werden. Der Komparator 60 empfängt die pegelverschobene Eingangsspannung und die pegelverschobene Ausgangsspannung und wird durch die Spannung BIAS 1 vorgespannt Der Komparator 60 vergleicht die pegelverschobenen Eingangs- und Ausgangsspannungen und reagiert darauf mit der Erzeugung eines Steuersignals, das in einen n-Kanal-Pull-down-Transistor 72 des Treibers 70 eingegeben wird.
  • Der Treiber 70 empfängt das Ausgangssignal des Komparators 30 am p-Kanal-Pull-up-Transistor 71 und empfängt das Ausgangssignal des Komparators 60 am n-Kanal-Pull-down-Transistor 72. Der Treiber 70 reagiert darauf mit der Erzeugung der Ausgangsspannung VOUT. Wie später detailliert erklärt werden wird, steuert das Ausgangssignal des Komparators 3 in erster Linie die Fähigkeit des Treibers 70, den Pegel der Ausgangsspannung VOUT zu erhöhen, während der Ausgangswert des Komparators 60 in erster Linie die Fähigkeit des Treibers 70 steuert, den Pegel der Ausgangsspannung VOUT abzusenken. Der Treiber 70 arbeitet somit als ein Gegentakt- Treiber. Der Treiber 70 ist so konstruiert, daß er unter Gleichgewichtsbedingungen mit einer konstanten Last an VOUT sehr wenig Gleichstrom zieht.
  • Ein Ende des Kondensators 80 ist mit der Ausgangsspannung VOUT verbunden. Das andere Ende des Kondensators 80 ist mit Masse verbunden. Die Ausgangsspannung VOUT, die durch den Treiber 70 erzeugt wird, wird dann an den Komparator 30 und Spannungsverschieber 50 zum Erzeugen einer Gegenkopplung eingegeben.
  • Mit Bezug auf Fig. 3 wird das Stromlauf-Schaltbild der bevorzugten Ausführungsform des Puffers 17 diskutiert.
  • Nach Fig. 3 ist der Vorstrom-Generator 20 aus p-Kanal-Transistoren 21 und 22 und einem n-Kanal-Transistor 23 gebildet. Die p-Kanal-Transistoren 21 und 22 sind in Serie geschaltet. Der Source-Anschluß des p-Kanal-Transistors 21 ist mit Vdd verbunden. (Wie im Stand der Technik bekannt, ist Vdd auf dem Chip typischerweise ungeregelt und liegt oft zwischen +4,0 Volt und +6,0 Volt.) Der Drain-Anschluß des p-Kanal- Transistors 21 ist mit dem Source-Anschluß des p-Kanal- Transistors 22 verbunden. Der Drain-Anschluß des p-Kanal- Transistors 22 ist mit dem Drain- und Gate-Anschluß des n- Kanal-Transistors 23 an einem Schaltungspunkt 1 verbunden. Das Ausgangssignal des Vorstromgenerators 20 wird am Schaltungspunkt 1 abgenommen. Der Source-Anschluß des n-Kanal- Transistors 23 ist mit Masse verbunden. Die Spannung BIAS 1 ist mit dem Gate-Anschluß des p-Kanal-Transistors 21 verbunden, und die Spannung BIAS 2 ist mit dem Gate-Anschluß des p-Kanal-Transistors 22 verbunden. Zum Gewährleisten eines besseren Stromspiegeleffektes, ist es vorzuziehen, daß die Transistorlänge des n-Kanal-Transistors 23 relativ lang ist, beispielsweise von der Größenordnung von etwa 6 µm.
  • Der Komparator 30 von Fig. 3 ist aus p-Kanal-Transistoren 31 und 32 und n-Kanal-Transistoren 33, 34 und 35 gebildet. Der Komparator 30 ist gemäß herkömmlichen Techniken konfiguriert, wobei der n-Kanal-MOS-Differenzverstärker mit den Transistoren 33 und 34 eine Stromspiegel-Aktivlast mit den p-Kanal-Transistoren 31 und 32 hat. Die Eingangsspannung VIN ist mit dem Komparator 30 über seinen Anschluß mit dem Gate- Anschluß des n-Kanal-Transistors 34 verbunden. Die Ausgangsspannung VOUT ist mit dem Komparator 30 über seine Verbindung mit dem Gate-Anschluß des n-Kanal-Transistors 33 zum Schaffen einer Rückkopplung verbunden. Der Gate-Anschluß des n-Kanal-Transistors 35 ist mit dem Knoten 1 verbunden. Der Source-Anschluß des n-Kanal-Transistors 35 ist mit Masse verbunden, während sein Drain-Anschluß mit den Source- Anschlüssen der n-Kanal-Transistoren 33 und 34 verbunden ist. Der Source-Anschluß des P-Kanal-Transistors 31 ist auf VDD vorgespannt, und sein Drain-Anschluß ist mit dem Drain- Anschluß des n-Kanal-Transistors 33 verbunden. In ähnlicher Weise ist der Source-Anschluß des p-Kanal-Transistors 32 auf VDD vorgespannt, und sein Drain-Anschluß ist mit dem Drain- Anschluß des n-Kanal-Transistors 34 verbunden. Die Gate- Anschlüsse der p-Kanal-Transistoren 32 und 32 sind an einem Schaltungspunkt 2 zusammengeschlossen. Ebenfalls angeschlossen am Schaltungspunkt 2 ist die Drain-/Drain-Verbindung des p-Kanal-Transistors 31 und n-Kanal-Transistors 33. Die Drain-Anschlüsse des p-Kanal-Transistors 32 und n-Kanal- Transistors 34 sind an einen Schaltungspunkt 4 angeschlossen, welcher den Gate-Anschluß des p-Kanal-Pull-up-Transistors 71 des Treibers 70 steuert.
  • Im Komparator 30 sind die Größen bestimmter Transistorpaare vorzugsweise gut aneinander angepaßt, um seine Funktionstüchtigkeit zu erhöhen, wie später beschrieben werden wird. Es ist wünschenswert, daß die Breiten-zu-Längen-Verhältnisse der p-Kanal-Transistoren 31 und 32 angepaßt sind. Es ist wünschenswert, daß die Verhältnisse der n-Kanal-Transistoren 33 und 34 angepaßt sind. Der N-Kanal-Transistor 35 ist in seiner Größe proportional zum n-Kanal-Transistor 23 des Vorstrom-Generators 20 gebildet, so daß der Komparator 30 mit einem hinreichenden vorstrom arbeitet, wobei er einen minimalen Standby-Strom im Stromgenerator 20 aufrechterhält
  • Der Spannungsverschieber 40 von Fig. 3 ist aus n-Kanal-Transistoren 41, 42, 43 und einer Sicherung 44 gebildet. Der Source-Anschluß des n-Kanal-Transistors 41 ist auf Vdd vorgespannt. Der Drain-Anschluß des n-Kanal-Transistors 41 ist mit dem Drain-Anschluß des n-Kanal-Transistors 42 an einem Schaltungspunkt 5 verbunden. Der Source-Anschluß des n- Kanal-Transistors 43 ist auf Masse vorgespannt, und sein Drain-Anschluß ist mit dem Source-Anschluß des n-Kanal- Transistors 42 an einem Schaltungspunkt 6 verbunden. Ebenfalls mit dem Schaltungspunkt 5 verbunden sind der Gate- Anschluß des n-Kanal-Transistors 42 sowie eine Seite der Sicherung 44. Die andere Seite der Sicherung 44 ist mit dem Schaltungspunkt 6 verbunden. Zum Ansteuern des Gate-Anschlusses des n-Kanal-Transistors 41 wird die Spannung VIN eingegeben. Der Gate-Anschluß des n-Kanal-Transistors 43 ist mit dem Ausgang des Vorstrom-Generators 20 am Schaltungspunkt 1 verbunden. Das Ausgangssignal des Spannungsverschiebers 40, das vom Schaltungspunkt 6 abgegriffen wird, ist mit dem p-Kanal-Transistor 64 des Komparators 60 verbunden.
  • Es ist vorzuziehen, daß die Vorrichtungsgrößen der n-Kanal- Transistoren 41 und 42 in etwa dieselben sind, so daß sie jeweils etwa dieselbe Schwelispannung Vt haben. Eine Transistorgröße von der Größenordnung von etwa 10 ist angemessen. Es ist ebenfalls vorzuziehen, daß das Breiten-zu- Längen-Verhältnis des n-Kanal-Transistors 43 dasselbe wie das des n-Kanal-Transistors 23 des Vorstrom-Generators 20 ist, wie später erklärt werden wird.
  • Der Spannungsverschieber 50 von Fig. 3 ist ähnlich wie der Spannungsverschieber 40 gebildet und enthält n-Kanal-Transistoren 51, 52, 53 und eine Sicherung 54. Der Source-Anschluß des n-Kanal-Transistors 51 ist auf Vdd vorgespannt Der Drain-Anschluß des n-Kanal-Transistors 51 ist mit dem Drain-Anschluß des n-Kanal-Transistors 52 an einem Schaltungspunkt 7 verbunden. Der Source-Anschluß des n-Kanal- Transistors 53 ist auf Masse vorgespannt, und sein Drain- Anschluß ist mit dem Source-Anschluß des n-Kanal-Transistors 52 an einem Schaltungspunkt 8 verbunden. Ebenfalls mit dem Schaltungspunkt 7 verbunden sind der Gate-Anschluß des n- Kanal-Transistors 52 sowie eine Seite der Sicherung 54. Die andere Seite der Sicherung 54 ist mit dem Schaltungspunkt 8 verbunden. Zum Ansteuern des Gate-Anschlusses des n-Kanal- Transistors 51 dient die Ausgangsspannung VOUT. Der Gate- Anschluß des n-Kanal-Transistors 53 ist mit dem Ausgang des Vorstrom-Generators 20 am Schaltungspunkt 1 verbunden. Die verschobene Ausgangsspannung des Verschiebers 50 wird vom Schaltungspunkt 8 abgeleitet und ist mit dem p-Kanal-Transistor 63 des Komparators 60 verbunden.
  • Es ist ebenfalls vorzuziehen, daß die Vorrichtungsgrößen und Schwellspannungen der n-Kanal-Transistoren 51, 52 und 53 des Spannungsverschiebers 50 von Fig. 3 jeweils denen der n- Kanal-Transistoren 41, 42 und 43 des Spannungsverschiebers 40 entsprechen.
  • Der Komparator 60 von Fig. 3 ist aus n-Kanal-Transistoren 61 und 62 und p-Kanal-Transistoren 63, 64 und 65 gebildet. Der Komparator 60 ist ähnlich wie der Komparator 30 gemäß herkömmlichen Techniken mit dem p-Kanal-MOS-Differenzverstärker aus den Transistoren 63 und 64 mit einer Stromspiegel- Aktivlast aus den n-Kanal-Transistoren 61 und 62 konfiguriert. Das Ausgangssignal des Spannungsverschiebers 50 ist mit dem Komparator 60 über seine Verbindung mit dem Gate- Anschluß des p-Kanal-Transistors 63 verbunden. Das Ausgangssignal des Spannungsverschiebers 40 ist mit dem Komparator 60 über seine Verbindung mit dem Gate-Anschluß des p-Kanal- Transistors 64 verbunden. Der Gate-Anschluß des p-Kanal- Transistors 65 ist mit der Spannung BIAS 1 verbunden. Der Source-Anschluß des p-Kanal-Transistors 65 ist mit Vdd verbunden, während sein Drain mit den Source-Anschlüssen der p- Kanal-Transistoren 63 und 64 verbunden ist. Der Source- Anschluß des N-Kanal-Transistors 61 ist auf Masse vorgespannt, und sein Drain-Anschluß ist mit dem Drain-Anschluß des p-Kanal-Transistors 63 verbunden. In ähnlicher Weise ist der Source-Anschluß des n-Kanal-Transistors 62 auf Masse vorgespannt, und seinen Drain-Anschluß ist mit dem Drain- Anschluß des p-Kanal-Transistors 64 verbunden. Die Gate- Anschlüsse der n-Kanal-Transistoren 61 und 62 sind an einem Schaltungspunkt 9 miteinander verbunden. Ebenfalls mit dem Schaltungspunkt 9 verbunden ist die Drain-/Drain-Verbindung des n-Kanal-Transistors 61 und p-Kanal-Transistors 63. Die Drain-Anschlüsse des n-Kanal-Transistors 62 und p-Kanal- Transistors 64 sind mit einem Schaltungspunkt 11 verbunden, der den Gate-Anschluß des n-Kanal-Pull-down-Transistors 72 des Treibers 70 steuert.
  • Im Komparator 60 sowie im Komparator 30 sind die Größen gewisser Paare vorzugsweise gut aneinander angepaßt. Es ist wünschenswert, daß die Verhältnisse der n-Kanal-Transistoren 61 und 62 von der Größenordnung von etwa 10 sind. Es ist wünschenswert, daß die Verhältnisse der p-Kanal-Transistoren 63 und 64 von der Größenordndung von etwa 20 sind. Der P- Kanal-Transistor 65 ist in seiner Größe proportional zum p- Kanal-Transistor 21 des Vorstrom-Generators 20 aufgebaut, so daß der Komparator 60 mit einem hinreichenden Vorstrom arbeitet, wobei er den Standby-Strom im Stromgenerator 20 minimal hält.
  • Der Treiber 70 von Fig. 3 ist aus einem p-Kanal-Pull-up- Transistor 71 und einem n-Kanal-Pull-down-Transistor 72 gebildet. Der P-Kanal-Pull-up-Transistor 71 und der n-Kanal- Pull-down-Transistor 72 sind in Serie geschaltet, wobei der Source-Anschluß des p-Kanal-Pull-up-Transistors 71 auf Vdd vorgespannt ist, während der Source-Anschluß des n-Kanal- Pull-down-Transistors 71 auf Masse vorgespannt ist. Der Ausgang des Komparators 30 treibt den Gate-Anschluß des p- Kanal-Pull-up-Transistors 71, und der Ausgang des Komparators 60 treibt das Gate des n-Kanal-Pull-down-Transistors 72. Die Ausgangsspannung VOUT wird an einem Schaltungspunkt 12 des Treibers 70 zwischen den Drain-Anschlüssen der Transistoren 71 und 72 abgenommen.
  • Die Vorrichtungsgrößen des p-Kanal-Pull-up-Transistors 71 und n-Kanal-Pull-down-Transistors 72 sind vorzugsweise so, daß der p-Kanal-Transistor 71 viel größer als der n-Kanal- Transistor 72 ist. Dies kann durch Erhöhen der Kanallänge des n-Kanal-Pull-down-Transistors 72 (von der Größenordnung von beispielsweise 6 µm) bewerkstelligt werden. Dies erhöht ebenfalls seine Schwellspannung Vt und resultiert deshalb in einer Gleich-Vorspannung im n-Kanal-Pull-down-Transistor 72, die virtuell Null ist.
  • In Fig. 3 ist ein Kondensator 80 mit der Ausgangsspannung VOUT verbunden, bevor diese in den Gate-Anschluß des n- Kanal-Transistors 33 des Komparators 30 eingespeist wird und bevor diese in den Gate-Anschluß des n-Kanal-Transistors 51 des Spannungsverschiebers 50 eingespeist wird. Der Kondensator 80 ist von der Größenordnung von 100 Picofarad.
  • Die Trans istorgrößen (Kanalbreiten-zu-Kanallängen-)-Verhältnisse der Transistoren 21, 22, 23, 35, 43, 53 und 65 sind so, daß diese Transistoren im Sättigungsbereich arbeiten.
  • Mit Bezug auf Fig. 2 und 3 wird nun der Betrieb des Puffers 17 erörtert werden.
  • Mit Bezug auf den Strom-Generator 20 werden bei einer Variation von Vdd die Spannungen BIAS 1 und BIAS 2 leicht variieren, während der Strom durch die Transistoren 21 und 22 konstantgehalten wird. Dieser Konstantstrom wird an die Vorrichtungen, die mit dem Schaltungspunkt 1 verbunden sind, gespiegelt. Das Verhältnis zwischen den Größen der Vorrichtungen, die mit dem Schaltungspunkt 1 verbunden sind, und dem des Transistors 23 bestimmen die Größe des gespiegelten Stroms, welchen sie empfangen. Wenn die Transistor-Breiten- zu-Längen-Verhältnisse der Transistoren 43 und 53 dieselben sind wie die des Transistors 23, spiegeln sie jeweils denselben Strom wie den des Transistors 23. Der Transistor 35 ist etwa 5 mal größer und empfängt etwa den fünffachen Strom der Transistoren 43 und 53. Mit Vorrichtungsgrößen des Puffers 17, wie oben beschrieben, ist der Konstantstrom, der durch den Schaltungspunkt 1 fließt, etwa 0,5 Microampere. Die Transistor-Kanallänge des Transistors 65 so, daß sie eine Stromvariation zu minimalisieren sucht und als ein besserer Stromspiegel arbeitet. Spannungsverschieber 40 und 50 helfen beim Erniedrigen der Spannungen an den Gate- Anschlüssen der Transistoren 63 und 64 und deshalb beim Erniedrigen der Drain-Spannung des Transistors 65 zum besseren Gewährleisten, daß der Transistor 65 in Sättigung ist.
  • Die Sicherung 44 des Spannungsverschiebers 40 schafft vorteilhafterweise die Fähigkeit, den Puffer 17 für verschiedene Werte der Eingangsspannung VIN zu betreiben. Bei N- Kanal-Transistoren 41 und 42 des Spannungsverschiebers 40 von etwa derselben Größe haben sie jeweils etwa dieselbe Schwellspannung Vt. Wenn die Sicherung 44 geschlossen ist, wie es der Fall ist, wenn die Eingangsspannung VIN ein Wert von +3,3 V hat, sind die Knoten 5 und 6 miteinander verbunden. Es gibt keinen Spannungsabfall am n-Kanal-Transistor 42. Die Spannung am Schaltungspunkt 6 gleicht VIN minus Vt des n-Kanal-Transistors 41 oder +3,3V minus Vt T41. Im Fall, in dem die Eingangsspannung VIN den größeren Wert von +4,0 V hat, wird die Sicherung 44 geöffnet. (Es ist im Stand der Technik integrierter Schaltungen wohlbekannt, daß die Sicherung 44 unter Benutzung eines Lasers geöffnet werden kann.) Die Schaltungspunkte 5 und 6 sind voneinander getrennt, und es gibt jetzt einen Vt-Spannungsabfall am n-Kanal-Transistor 42. Die Spannung am Schaltungspunkt 6 gleicht VIN minus den Vts der n-Kanal-Transistoren 41 und 42 oder +4,0 V - (Vt T41 + Vt T42). Wenn die Transistoren etwa dieselbe Schwellspannung haben, ist die Spannung am Schaltungspunkt 6 für einen VIN von +4,0 V etwa dieselbe wie die Spannung am Schaltungspunkt 6 für einen VIN von +3,3 V. Somit kann die Eingangsspannung VIN in vorteilhafter Weise auf einen Pegel von ein oder zwei Vt's nach unten verschoben werden, und zwar abhängig davon, ob die Sicherung 44 geöffnet oder geschlossen ist, während der Eingangswert am Komparator 60 konstant und unterhalb der Versorgungsspannung Vdd ohne Design- und Größen-Anpassung gehalten wird.
  • Der Spannungspegelverschieber 50 arbeitet ähnlich wie der Spannungspegelverschieber 40 mit Ausnahme der Tatsache, daß die Ausgangsspannung VOUT, die an den Gate-Anschluß des n- Kanal-Transistors 51 angelegt ist, auf einen Pegel von ein oder zwei Vt's nach unten verschoben ist, und zwar abhängig davon, ob die Sicherung 54, die parallel zum n-Kanal-Transistor 52 angeschlossen ist, geöffnet oder geschlossen ist. Dieselben Betrachtungen, die bezüglich des Spannungsverschiebers 40 erörtert wurden, bestimmen, ob die Sicherung 54 geöffnet oder geschlossen ist.
  • Bezüglich Komparator 30 empfängt der Komparator 30 einen konstanten Vorstrom vom n-Kanal-Transistor 35. Der N-Kanal- Transistor 35 agiert als eine Stromquelle nach Masse. Die Source-Anschlüsse der n-Kanal-Transistoren 33 und 34 werden durch den n-Kanal-Transistor 35 auf eine Spannung gezogen, die eine n-Kanal-Schwellspannung unterhalb der Spannungen liegt, die an die Gate-Anschlüsse der n-Kanal-Transistoren 33 und 34 angelegt ist. (Die Eingangsspannung VIN wird an den Gate-Anschluß des Transistors 34 angelegt; die Ausgangsspannung VOUT wird an den Gate-Anschluß des Transistors 33 angelegt.) Dies ermöglicht, daß die Transistoren 33 und 34 als Reaktion auf die Spannungen, die an ihre jeweiligen Gate-Anschlüsse angelegt werden, eingeschaltet werden, was den Betrieb des Komparators 30 zum Anlegen einer Spannung an den Schaltungspunkt 4 ermöglicht, welche auf der Differenz zwischen der Eingangsspannung VIN und der Ausgangsspannung VOUT basiert.
  • Wie oben beschrieben, ist es vorzuziehen, daß die Transistoren 33 und 34 eng aneinander angepaßt sind, und daß die Transistoren 31 und 32 eng aneinander angepaßt sind, und daß der Transistor 35 im Sättigungsbereich arbeitet. Bei hinreichender Anpassung der Transistorpaare wird der Betrieb des Komparators 30 zu einem Punkt hin tendieren, an dem der Strom, der durch die Transistoren 32 und 34 fließt, mit dem Strom, der durch die Transistoren 31 und 33 fließt, übereinstimmt, wobei die Gate-Source-Spannungen der Transistoren 31 und 32 gleich werden. Dementsprechend wird der Komparator 30 im Gleichgewichtszustand die Betriebsbedingung erreichen, bei der die Ausgangsspannung VOUT der Eingangsspannung VIN gleicht.
  • Falls die Ausgangsspannung VOUT plötzlich als Reaktion auf eine sich ändernde Last oder Rauschen abnimmt und kleiner als die Eingangsspannung VIN wird, wird der Transistor 34 stärker leitend als der Transistor 33, und zwar aufgrund der Spannung an seinem Gate-Anschluß, der Eingangsspannung VIN, welche größer ist als die Spannung am Gate-Anschluß des Transistors 34, die Ausgangsspannung VOUT. Dementsprechend wird der Hauptanteil des Stromes durch den Stromquellentransistor 35 durch die Transistoren 32 und 34 und nicht durch die Transistoren 31 und 33 abgezogen. Zum Erfüllen der Transistor-Strom-Spannungs-Beziehungen veranlaßt der hohe Strom, der durch den Transistor 32 relativ zum Transistor 31 fließt, daß die Spannung am Drain-Anschluß des Transistors 31 nach Vdd hin ansteigt und verursacht, daß die Spannung am Drain-Anschluß des Transistors 32 zu Masse hin abfällt. Wenn die Drain-Anschlüsse der Transistoren 34 und 32 am Schaltungspunkt 4 abfallen, wird der p-Kanal-Pull-up-Transistor 71 des Treibers 70 stärker angesteuert. Er wird stärker leitend und zieht die Ausgangsspannung VOUT nach Vdd hin, um sie dadurch zu erhöhen.
  • Bezug nehmend auf den Komparator 60 empfängt der Komparator 60 einen konstanten Vorstrom vom p-Kanal-Transistor 65. Der P-Kanal-Transistor 65 agiert als eine Stromquelle von der Versorgungsspannung Vdd an seinem Source-Anschluß. Die Source-Anschlüsse der p-Kanal-Transistoren 63 und 64 werden durch den p-Kanal-Transistor 65 auf eine Spannung gezogen, die eine p-Kanal-Schwellspannung oberhalb der Spannungen liegt, die an die Gate-Anschlüsse der p-Kanal-Transistoren 63 und 64 angelegt sind. (Das Ausgangssignal des Pegelverschiebers 50, der ein oder zwei Vts geringer ist als die Ausgangsspannung VOUT, wird an den Gate-Anschluß des Transistors 63 angelegt; das Ausgangssignal des Pegelverschiebers 40, der ein oder zwei Vts geringer ist als die Eingangsspannung VIN, wird an den Gate-Anschluß des Transistors 64 angelegt.) Dies ermöglicht, daß die Transistoren 63 und 64 als Reaktion auf die Spannungen, die an ihre jeweiligen Gate-Anschlüsse angelegt sind, einschalten, was den Betrieb des Komparators 60 zum Anlegen einer Spannung an den Schaltungspunkt 11, die auf der Differenz zwischen der pegelverschobenen Eingangsspannung und der pegelverschobenen Ausgangsspannung VOUT basiert, ermöglicht.
  • Wie oben erörtert, ist es vorzuziehen, daß die Transistoren 63 und 64 eng aneinander angepaßt sind, und daß die Transistoren 61 und 62 eng aneinander angepaßt sind. Bei hinreichender Anpassung der Transistorpaare wird der Betrieb des Komparators 60 zu einem Punkt hin tendieren, an dem der Strom, der durch die Transistoren 62 und 64 fließt, mit dem Strom, der durch die Transistoren 61 und 63 fließt, übereinstimmen wird, wobei die Gate-Source-Spannungen der Transistoren 61 und 62 gleich werden.
  • Falls die Ausgangsspannung VOUT plötzlich als Reaktion auf eine sich ändernde Last ansteigt, ist der Transistor 63 weniger leitend als der Transistor 64, und zwar aufgrund der Spannung an seinem Gate-Anschluß, der pegelverschobenen Ausgangsspannung VOUT, die größer als die Spannung am Gate- Anschluß des Transistors 64, die pegelverschobene Eingangsspannung VIN, ist. Dementsprechend wird der Hauptanteil des Stromes durch den Stromguellentransistor 65 durch die Transistoren 62 und 64 und nicht durch die Transistoren 61 und 63 abgezogen. Zum Erfüllen der Transistor-Strom-Spannungs-Beziehungen veranlaßt der niedrige Strom, der durch den Transistor 63 relativ zum Transistor 64 fließt, daß die Spannung am Drain-Anschluß des Transistors 63 auf Masse fällt, und veranlaßt, daß die Spannung am Drain des Transistors 64 nach Vdd hin ansteigt. Wenn die Drain-Anschlüsse der Transistoren 62 und 64 ansteigen, wird der n-Kanal-Pull- down-Transistor 72 des Treibers 70 stärker angesteuert. Er wird stärker leitend, und zieht die Ausgangsspannung VOUT in Richtung Masse, um sie dadurch zu erniedrigen.
  • Wenn der Komparator 30 den p-Kanal-Pull-up-Transistor 71 des Treibers 70 und der Komparator 60 den n-Kanal-Pull-down- Transistor 72 des Treibers 70 steuert, arbeitet der Treiber 70 als ein Gegentakttreiber. Wenn die Ausgangsspannung abnimmt, gehen die Schaltungspunkte 4 und 11 nach unten. Der Schaltungspunkt 4 erhöht den Quellenstrom vom p-Kanal-Pullup-Transistor 71, während der Schaltungspunkt 11 den Senkenstrom im n-Kanal-Pull-down-Transistor 72 erniedrigt. Wenn andererseits die Ausgangsspannung nach oben geht, zwingt die Gegenkopplung von der Ausgangsspannung VOUT sowohl den Schaltungspunkt 4 als auch den Schaltungspunkt 11 nach oben. Der Schaltungspunkt 4 reduziert den Quellenstrom im p-Kanal- Pull-up-Transistor 71, und der Schaltungspunkt 11 erhöht den Senkenstrom im n-Kanal-Pull-down-Transistor 72.
  • Der Puffer 17 kann als ein Klasse-B-Verstärker bezeichnet werden. Im Gleichgewichtszustand wird sehr wenig Gleichstrom vom Treiber 70 gezogen. Durch Auswahl des Transistors 72 mit einer längeren Kanallänge als der destransistors 62, wird die Schwellenspannung des Transistors 72 größer gemacht als die Schwellenspannung des Transistors 62. Im Gleichgewichtszustand ist der Transistor 72 aus- und der Transistor 71 eingeschaltet.
  • Simulationen enthüllen, daß der Strom am Schaltungspunkt 12 des Puffers 17 im wesentlichen konstant über einen breiten Bereich von Betriebsbedingungen bleibt. Tabelle 1 enthält Simulationsdaten für eine Eingangsspannung VIN von +3,3 V. Tabelle 2 enthält Simulationsdaten für eine Eingangsspannung VIN von +4,0 V. TABELLE 1 VIN Vdd Quellenstrom Senkenstrom TABELLE 2 VIN Vdd Quellenstrom Senkenstrom
  • Fig. 4 ist ein Zeitablaufdiagramm zur Veranschaulichung des Betriebs des Puffers 17. Zwei Zeitverlauflinien sind dargestellt. Eine für Vdd gleich 6,0 V, und eine für Vdd von +4,0 V. Für beide Zeitverlauflinien gleicht VIN +4,0 V. Die Ansprechzeit der Schaltung, die auf der horizontalen Achse angegeben ist, hat die Größenordnung von Zehnteln von Mikrosekunden.
  • Mit Bezug auf die Zeitverlaufslinie von Fig. 4, bei der Vdd gleich +4,0 V ist, steigt die Last zwischen Zeiten t0 und t1 und zieht mehr Strom, und demzufolge fällt die Ausgangsspannung VOUT, wenn der Puffer 17 mehr Strom zur Verfügung stellt. Zwischen den Zeiten t1 und t2 reagiert der Puffer 17. Der P-Kanal-Pull-up-Transistor 71 des Treibers 70 wird stärker angesteuert, und die Ausgangsspannung VOUT wird zu VIN nach oben gezogen. Jedoch nimmt zwischen den Zeiten t2 und t3 die Last ab und zieht weniger Strom, und demzufolge steigt die Ausgangsspannung VOUT, wenn der Puffer mehr Strom aufnimmt. Zwischen den Zeiten t3 und t4 reagiert der Puffer 17. Der N-Kanal-Pull-down-Transistor 72 des Treibers 70 wird stärker angesteuert, und die Ausgangsspannung VOUT wird zu VIN nach unten gezogen.
  • Somit ermöglicht die Erfindung, daß eine VLSI-Vorrichtung, wie z.B. ein DRAM, effektiven Gebrauch von geregelten Spannungen beim Steuern von Rauschen macht. Sie hat eine Ausgangskompensation und ist in der Lage, auf Ausgangsspannungsrauschen zu reagieren. Sie verbraucht einen konstanten Strom bei Schwankungen der Versorgungsspannung.
  • Obwohl die Erfindung hier mit Bezug auf ihre bevorzugte Ausführungsform detailliert beschrieben worden ist, sollte verstanden werden, daß diese Beschreibung nur ein Beispiel ist und nicht in beschränkender Weise ausgelegt werden soll.

Claims (8)

1. Pufferschaltung des Typs mit einer Treiberschaltung (70) mit einem ersten Treiber (71) und einem zweiten Treiber (72), welche in Serie geschaltet sind, einem ersten Komparator (30) zum Vergleichen einer Ausgangsspannung der Pufferschaltung und einer Eingangsspannung der Pufferschaltung, um ein erstes Steuersignal zu erzeugen, wobei das erste Steuersignal an dem ersten Treiber (71) angelegt ist, einem zweiten Komparator (60) zum Anlegen eines zweiten Steuersignals an den zweiten Treiber (72),
gekennzeichnet durch:
eine erste Spannungsverschiebeschaltung (50) zum Verschieben der Ausgangsspannung; und
eine zweite Spannungsverschiebeschaltung (40) zum Verschieben der Eingangsspannung, wobei der zweite Komparator (60) die verschobene Eingangsspannung mit der verschobenen Ausgangsspannung vergleicht, um das zweite Steuersignal zu erzeugen.
2. Puffer von Anspruch 1, gekennzeichnet durch:
einen Kondensator (80), der mit der Ausgangsspannung, mit dem ersten Komparator (30) und mit der Verschiebeschaltung für die Ausgangsspannung (50) verbunden ist.
3. Puffer nach Anspruch 1, dadurch gekennzeichnet, daß die Verschiebeschaltung für die Eingangsspannung (40) eine Sicherung (44) aufweist, die zum Erniedrigen der verschobenen Eingangsspannung zerstört werden kann;
daß die Verschiebeschaltung für die Ausgangsspannung (50) eine Sicherung (54) aufweist, die zum Erniedrigen der verschobenen Ausgangsspannung zerstört werden kann.
4. Integrierte Schaltung nach Anspruch 1, gekennzeichnet durch:
eine Vorstrom-Erzeugungsschaltung (20) zum Empfangen einer Vorspannung und Erzeugen eines Vorstroms für die Komparatorschaltung (30), die erste Spannungsverschiebeschaltung (50) und die zweite Spannungsverschiebeschaltung (40).
5. Integrierte Schaltung nach Anspruch 4, dadurch gekennzeichnet, daß der zweite Komparator (60) die Vorspannung empfängt.
6. Integrierte Schaltung nach Anspruch 5, dadurch gekennzeichnet, daß der Spannungstreiber umfaßt:
einen Pull-up-Transistor (71) und einen Pull-down-Transistor (72), welche in Reihe geschaltet sind, wobei der Pull-up- Transistor auf einem höheren Potential als der Pull-down- Transistor vorgespannt ist, der Pull-up-Transistor das erste Steuersignal empfängt und der Pull-down-Transistor das zweite Steuersignal empfängt.
7. Integrierte Schaltung nach Anspruch 6, dadurch gekennzeichnet, daß der erste Komparator (30) aufweist:
einen n-Kanal-MOS-Differenzverstärker (33, 34);
eine Stromspiegel-Aktivlast aus p-Kanal-Transistoren (31, 32), welche mit dem n-Kanal-MOS-Differenzverstärker (33, 34) verbunden ist;
einen n-Kanal-Stromquellentransistor (35), der mit dem n- Kanal-MOS-Differenzverstärker verbunden ist.
8. Integrierte Schaltung nach Anspruch 7, dadurch gekennzeichnet, daß der zweite Komparator (60) aufweist:
einen p-Kanal-MOS-Differenzverstärker (63, 64) ;
eine Stromspiegel-Aktivlast aus n-Kanal-Transistoren, die mit dem p-Kanal-MOS-Differenzverstärker (63, 64), verbunden sind;
einen p-Kanal-Stromquellentransistor (65), der mit dem p-Kanal-MOS-Differenzverstärker (63, 64) verbunden ist.
DE69118953T 1990-03-12 1991-02-01 Pufferschaltung Expired - Fee Related DE69118953T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US07/493,085 US5087834A (en) 1990-03-12 1990-03-12 Buffer circuit including comparison of voltage-shifted references

Publications (2)

Publication Number Publication Date
DE69118953D1 DE69118953D1 (de) 1996-05-30
DE69118953T2 true DE69118953T2 (de) 1996-09-19

Family

ID=23958837

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69118953T Expired - Fee Related DE69118953T2 (de) 1990-03-12 1991-02-01 Pufferschaltung

Country Status (6)

Country Link
US (1) US5087834A (de)
EP (1) EP0446595B1 (de)
JP (1) JPH04219693A (de)
KR (1) KR0182269B1 (de)
DE (1) DE69118953T2 (de)
TW (1) TW198125B (de)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0496277B1 (de) * 1991-01-23 1997-12-29 Texas Instruments Deutschland Gmbh Ausgangstufe für eine digitale Schaltung
KR960006112Y1 (ko) * 1991-04-30 1996-07-20 강진구 잡음제거회로
KR940004408B1 (ko) * 1991-08-23 1994-05-25 삼성전자 주식회사 반도체 메모리 장치의 자동 스트레스 모드 테스트장치
US5202590A (en) * 1991-11-06 1993-04-13 Intel Corporation Subthreshold sense circuit for clamping an injected current
US5345195A (en) * 1992-10-22 1994-09-06 United Memories, Inc. Low power Vcc and temperature independent oscillator
KR950002084B1 (ko) * 1992-12-16 1995-03-10 현대전자산업주식회사 고전압 노이즈 감소용 데이타 출력 버퍼회로
EP0609009A3 (de) * 1993-01-28 1994-11-02 Nat Semiconductor Corp Doppelgate-JFET Schaltung zur Steuerung von Schwellspannungen.
US5528192A (en) * 1993-11-12 1996-06-18 Linfinity Microelectronics, Inc. Bi-mode circuit for driving an output load
US5459427A (en) * 1994-05-06 1995-10-17 Motorola, Inc. DC level shifting circuit for analog circuits
US6060945A (en) * 1994-05-31 2000-05-09 Texas Instruments Incorporated Burn-in reference voltage generation
US6204701B1 (en) 1994-05-31 2001-03-20 Texas Instruments Incorporated Power up detection circuit
US6127881A (en) * 1994-05-31 2000-10-03 Texas Insruments Incorporated Multiplier circuit
US5497348A (en) * 1994-05-31 1996-03-05 Texas Instruments Incorporated Burn-in detection circuit
JP3523718B2 (ja) * 1995-02-06 2004-04-26 株式会社ルネサステクノロジ 半導体装置
JP3561884B2 (ja) * 1997-07-04 2004-09-02 スクルドエンタープライズ有限会社 ディジタル回路
JP3460519B2 (ja) * 1997-07-18 2003-10-27 株式会社デンソー バッファ回路
US6031389A (en) * 1997-10-16 2000-02-29 Exar Corporation Slew rate limited output driver
US6157178A (en) * 1998-05-19 2000-12-05 Cypress Semiconductor Corp. Voltage conversion/regulator circuit and method
JP3364154B2 (ja) * 1998-05-22 2003-01-08 三菱電機株式会社 感熱式流量計
KR100498437B1 (ko) * 1998-09-28 2005-09-09 삼성전자주식회사 종단회로를구비하는반도체장치및스윙전압매칭방법
JP2000196435A (ja) * 1998-12-25 2000-07-14 Nec Corp 出力バッファ回路
GB2349996A (en) * 1999-05-12 2000-11-15 Sharp Kk Voltage level converter for an active matrix LCD
JP3781924B2 (ja) * 1999-08-30 2006-06-07 ローム株式会社 電源回路
US6275178B1 (en) 2000-01-27 2001-08-14 Motorola, Inc. Variable capacitance voltage shifter and amplifier and a method for amplifying and shifting voltage
US6353335B1 (en) * 2000-02-09 2002-03-05 Conexant Systems, Inc. Negative feedback, self-biasing PECL receivers
US6381182B1 (en) * 2000-09-13 2002-04-30 Infineon Technologies Ag Combined tracking of WLL and VPP low threshold voltage in DRAM array
US6288577B1 (en) 2001-03-02 2001-09-11 Pericom Semiconductor Corp. Active fail-safe detect circuit for differential receiver
US6535054B1 (en) * 2001-12-20 2003-03-18 National Semiconductor Corporation Band-gap reference circuit with offset cancellation
US6677804B2 (en) * 2002-02-11 2004-01-13 Micron Technology, Inc. Dual bandgap voltage reference system and method for reducing current consumption during a standby mode of operation and for providing reference stability during an active mode of operation
EP1369762A1 (de) * 2002-05-29 2003-12-10 Dialog Semiconductor GmbH Aktives Teilnehmerinformationsmodule
US6650149B1 (en) 2002-08-15 2003-11-18 Pericom Semiconductor Corp. Latched active fail-safe circuit for protecting a differential receiver
JP2004166039A (ja) * 2002-11-14 2004-06-10 Alps Electric Co Ltd 容量素子駆動回路
KR100635167B1 (ko) * 2005-08-08 2006-10-17 삼성전기주식회사 온도 보상 바이어스 소스회로
US7521963B1 (en) * 2006-03-27 2009-04-21 National Semiconductor Corporation System and method for providing a low standby power interface for a low voltage I2C compatible bus
JP4921106B2 (ja) * 2006-10-20 2012-04-25 キヤノン株式会社 バッファ回路
US7859240B1 (en) 2007-05-22 2010-12-28 Cypress Semiconductor Corporation Circuit and method for preventing reverse current flow into a voltage regulator from an output thereof
US20090051418A1 (en) * 2007-08-21 2009-02-26 Dietmar Gogl Distributed voltage regulator
CN101867364A (zh) * 2009-04-16 2010-10-20 皓威科技有限公司 用于电容性负载的驱动器的输出级电路及其控制方法
US8836382B1 (en) * 2013-05-13 2014-09-16 Via Technologies, Inc. Mixed voltage driving circuit
US8786324B1 (en) * 2013-05-13 2014-07-22 Via Technologies, Inc. Mixed voltage driving circuit
KR102313384B1 (ko) * 2015-08-13 2021-10-15 삼성전자주식회사 버퍼 회로 및 이를 포함하는 전자 회로
TWI573115B (zh) * 2016-03-11 2017-03-01 奕力科技股份有限公司 具強化迴轉率的緩衝電路及具有該緩衝電路的源極驅動電路
US20230122789A1 (en) * 2021-10-18 2023-04-20 Texas Instruments Incorporated Driver circuitry and power systems

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1185935B (it) * 1985-09-18 1987-11-18 Sgs Microelettronica Spa Stradio di uscita cmos a grande escursione di tensione e con stabilizzazione della corrente di rifoso
JP2509596B2 (ja) * 1987-01-14 1996-06-19 株式会社東芝 中間電位生成回路
US4859871A (en) * 1987-02-13 1989-08-22 Fujitsu Limited Voltage level setting circuit
JPH0690655B2 (ja) * 1987-12-18 1994-11-14 株式会社東芝 中間電位発生回路

Also Published As

Publication number Publication date
EP0446595A2 (de) 1991-09-18
EP0446595B1 (de) 1996-04-24
JPH04219693A (ja) 1992-08-10
US5087834A (en) 1992-02-11
DE69118953D1 (de) 1996-05-30
EP0446595A3 (en) 1992-04-08
KR0182269B1 (ko) 1999-04-15
TW198125B (de) 1993-01-11
KR910017773A (ko) 1991-11-05

Similar Documents

Publication Publication Date Title
DE69118953T2 (de) Pufferschaltung
DE4305850C2 (de) Bezugsspannungsgeneratorschaltung mit Temperaturkompensation der Ausgangsspannung
DE69131723T2 (de) Integrierte Schaltung mit verbesserter Speisespannungssteuerung
DE69616726T2 (de) Spannungsregelumsetzer
DE69509806T2 (de) IC Ausgangstreiber mit spannungsregulierter Vorstufe
DE69422915T2 (de) Leseverstärker-organisation
DE69414930T2 (de) Schaltkreis zur Erzeugung von Referenzspannungen unter Verwendung einer Schwellenwertdifferenz zwischen zwei MOS-Transistoren
DE69515621T2 (de) Referenzspannungsquelle mit Verschiebung um eine Schwellenspannung
DE4337499A1 (de) Ringoszillator und Konstantspannungserzeugungsschaltung
DE69210063T2 (de) Integrierte Halbleiter-Schaltungseinheit mit Detektionsschaltung für Substrat-Potential
DE69530748T2 (de) Spannungsregler für einen Ausgangstreiber mit verringerter Ausgangsimpedanz
DE60315631T2 (de) Operationsverstärker mit vergrössertem gleichtakt-eingangssignalumfang
DE69428045T2 (de) Programmierbarer cmos bus- und übertragungsleitungstreiber
DE69523547T2 (de) Einstellbare Stromquelle
DE69615280T2 (de) Stromsensitiver Differenzverstärker für niedrige Betriebsspannung
DE19537203A1 (de) Leseverstärker
DE69411335T2 (de) Verstärkerschaltung des Flipflop-Typs
DE19654544C2 (de) Differenzverstärker
DE69521484T2 (de) Referenzspannungsschaltung mit einer nullpunktabweichungskompensierenden Stromquelle
DE3923632A1 (de) Versorgungsspannungswandler fuer hochverdichtete halbleiterspeichereinrichtungen
DE68921136T2 (de) Transistorverstärker für hohe Anstiegsgeschwindigkeiten und kapazitive Belastungen.
DE69111869T2 (de) Referenzspannungserzeugungsschaltung.
DE4324649C2 (de) Verstärkerschaltung, die ein verstärktes Ausgangssignal in Abhängigkeit von komplementären Eingangssignalen liefert
DE19951620B4 (de) Differentialverstärkerschaltung
DE69209498T2 (de) Referenzspannungsgenerator für dynamischen Specher mit wahlfreien Zugriff

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee