DE69210063T2 - Integrierte Halbleiter-Schaltungseinheit mit Detektionsschaltung für Substrat-Potential - Google Patents

Integrierte Halbleiter-Schaltungseinheit mit Detektionsschaltung für Substrat-Potential

Info

Publication number
DE69210063T2
DE69210063T2 DE69210063T DE69210063T DE69210063T2 DE 69210063 T2 DE69210063 T2 DE 69210063T2 DE 69210063 T DE69210063 T DE 69210063T DE 69210063 T DE69210063 T DE 69210063T DE 69210063 T2 DE69210063 T2 DE 69210063T2
Authority
DE
Germany
Prior art keywords
potential
circuit
mos transistor
channel mos
detection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69210063T
Other languages
English (en)
Other versions
DE69210063D1 (de
Inventor
Takahiro Hara
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Publication of DE69210063D1 publication Critical patent/DE69210063D1/de
Application granted granted Critical
Publication of DE69210063T2 publication Critical patent/DE69210063T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
    • G05F1/465—Internal voltage generators for integrated circuits, e.g. step down generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/301—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in MOSFET amplifiers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Dram (AREA)
  • Measurement Of Current Or Voltage (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Static Random-Access Memory (AREA)
  • Logic Circuits (AREA)

Description

    Hintergrund der Erfindung (1) Gebiet der Erfindung
  • Die vorliegende Erfindung betrifft eine integrierte Halbleiterschaltungsvorrichtung und insbesondere eine integrierte Halbleiterschaltungsvorrichtung mit einer Detektionsschaltung für ein Substratpotential.
    • (2) Beschreibung des Standes der Technik:
  • Fig. 1 zeigt eine in einer integrierten Halbleiterschaltungsvorrichtung verwendete herkömmliche Detektionsschaltung für ein Substratpotential, welche eine Schaltungskonfiguration aufweist, in welcher ein P-Kanal-MOS-Transistor (nachfolgend als ein "PMOS" bezeichnet) Q10 und ein N-Kanal-MOS-Transistor (nachfolgend als ein "NMOS" bezeichnet) Q20 zwischen einer Leistungsversorgungsquelle VCC und einer Substratpotentialquelle VBB in Reihe geschaltet sind. Der PMOS Q10 ist mit einer Source an die Leistungsversorgungsquelle Vcc angeschlossen, mit einem Gate an Masse angeschlossen und mit einer Drain an einem Detektionsausgangsknoten N1 (Wahr-Ausgabe, true output) angeschlossen, von welchem eine Detektionsausgabe abgezweigt wird. Der NMOS Q20 ist mit einer Source an die Substratpotentialquelle VBB angeschlossen, mit einem Gate an Masse angeschlossen und mit einer Drain an den Detektionsausgangsknoten N1 angeschlossen. Die Detektionsausgabe vom Ausgangsknoten N1 wird durch seriell-verbundene Inverter I1 bis In verstärkt.
  • Als nächstes wird beschrieben, wie die obige Schaltung arbeitet. Die Gate-Source-Spannung VGS des NMOS Q20 ist der Absolutwert des Substratpotentials VBB (nachfolgend ebenfalls als "VBB" bezeichnet) an ihrer Quelle, da das Potential an ihrer Gateelektrode ein Konstantwert des Massepotentials ist. Andererseits wird die Gate-Source-Spannung VGS des PMQS Q10 zu VGS = -VCC, da sich das Gäte auf dem Massepotential befindet und sich die Source auf einem Leistungsversorgungspotential VCC (nachfolgend als "VCC" bezeichnet) befindet. Da diese Gate-Source-Spannung VGS genügend größer als eine Schwellenspannung des PMOS Q10 ist, befindet sich der PMOS Q10 normalerweise in seinem leitfähigen Zustand.
  • Wenn somit das Substratpotential VBB flach ist (das heißt, in seinem absoluten Wert gering) gelangt der Detektionsausgangsknoten N1 wegen eines hohen Stromsteuervermögens des PMOS Q10 auf einen Hochpegelzustand, (in welchem eine Ausgabe des Inverters 11 im wesentlichen auf Massepotential gebracht ist). Wenn andererseits das Substratpotential VBB tief wird und das Stromsteuervermögen des NMOS Q20 größer wird als das des PMOS Q10 , gelangt der Detektionsausgangsknoten N1 auf einen Niedrigpegelzustand (in welchem die Ausgabe des Inverters I1 im wesentlichen auf den Leistungsversorgungspannungspegel gebracht ist)
  • Wie aus der oben erläuterten Betriebsweise ohne weiteres zu entnehmen ist, ist ein Detektionspegel für das Substratpotential ein übergangpunkt, an welchem der Detektionsausgangsknoten N1 von seinem hohen Pegel auf seinen niedrigen Pegel wechselt. Mit anderen Worten, da der Detektionspegel durch eine Differenz oder ein Verhältnis zwischen dem Stromsteuervermögen des NMOS-Transistors Q20 und dem des PMOS-Transistors Q10 bestimmt wird, ist es möglich, einen solchen Detektionspegel zu ändern, indem die Größen der jeweiligen MOS-Transistoren Q10 und Q20 geändert werden.
  • In der oben beschriebenen herkömmlichen Substratpotentialdetektionsschaltung wird die Differenz zwischen dem Stromsteuervermögen des PMOS-Transistors und dem des NMOS-Transistors zum Detektieren eine Änderung im Substratpotential genutzt.
  • Da sich jedoch die Schwellenspannungwerte der PMOS-Transistoren und NMOS-Transistoren aufgrund von Variationen in den Parametern verändern, die das Fabrikationsverfahren mit sich bringt, wodurch bewirkt wird, daß die Stromsteuervermögen von den geplanten Werten abweichen, und demgemäß ebenfalls bewirkt, daß sich der Detektionspegel des Substratpotentials unvermeidlich ändert. Dies ist ein Problem, das gelöst werden
  • JP-A-63 224 665 offenbart eine integrierte Halbleiterschaltungsvorrichtung mit einer Detektionsschaltung fur ein Substratpotential gemäß dem Oberbegriff von Anspruch 1. In dieser Schaltung werden eine eine Ausgabe detektierende Substratspannung und eine Ausgabe von einem Oszillator über eine AND- Schaltung an Vorstufen von Ladepumpenschaltungen eingegeben. Zusätzlich ist offenbart, die Ladepumpenschaltungen anzuhalten, wenn die Substratspannung niedriger als ein vorbestimmter Pegel ist, um somit den Leistungsverbrauch zu verringern.
  • Diese Schaltung hat einen Nachteil dahingehend, daß eine Oszillatorschaltung zuviel Rauschen erzeugen kann.
  • Andererseits ist in JP-A-59 122 225 eine Detektionsschaltung fur eine Bezugsspannung offenbart. Diese Schaltung ist mit einem Stromspiegel und zwei Widerstandsschaltungen versehen. Die Widerstandsschaltungen umfassen zwei FET's, die als Widerstände in Spannungsteilern wirken.
  • Diese Schaltung hat einen Nachteil dahingehend, daß das gleiche Potential als Bezugsspannung den Spannungsteilern und als Spannungsversorgungsquelle dem Stromspiegel zugeführt wird.
  • Somit beeinflussen Schwankungen der Versorgungsspannung die Schaltung.
    • Zusammenfassung der Erfindung
  • Es ist deshalb eine Aufgabe der Erfindung, die in der herkömmlichen Schaltung existierenden Probleme zu überwinden und eine verbesserte Detektionsschaltung für ein Substratpotential zu schaffen.
  • Diese Aufgabe wird erreicht durch eine integrierte Halbleiterschaltungsvorrichtung gemäß Anspruch 1. Die abhangigen Ansprüche beziehen sich auf weitere vorteilhafte Aspekte der vorliegenden Erfindung.
  • In der wie oben angeordneten integrierten Halbleiterschaltung werden die Eingangspannung und die Bezugsspannung derart eingestellt, daß es zwischen diesen im Anfangszustand eine vorbestimmte Hoch- und Tiefbeziehung gibt. Wenn sich das Substratpotential ändert, werden die Eingangsspannung und die Bezugsspannung in eine Umkehrbeziehung gebracht und die Stromspiegelschaltung erfaßt eine solche Umkehrung, wodurch ein Detektionssignal von der Stromspiegelschaltung ausgegeben wird.
    • Kurzbeschreibung der Zeichnungen
  • Die obige und weitere Aufgaben, Merkmale und Vorteile der vorliegenden Erfindung werden aus der folgenden Beschreibung der bevorzugten Ausführungsformen der Erfindung mit Bezug auf die beigefügten Zeichnungen ersichtlich, in welchen:
  • Fig. 1 ein Schaltungsdiagramm ist, das eine relevante, herkömmliche Detektionsschaltung für ein Substratpotential zeigt; Fig. 2 ein Schaltungsdiagramm ist, das eine Detektionsschaltung für ein Substratpotential einer Ausführungsform gemäß der Erfindung zeigt; und Fig. 3 ein Schaltungsdiagramm ist, das eine Schaltung einer weiteren Ausführungsform gemäß der Erfindung zeigt.
    • Bevorzugte Ausführungsformen der Erfindung
  • Nun werden bevorzugte Ausführungsformen der Erfindung mit Bezug auf die beigefügten Zeichnungen beschrieben.
  • Fig. 2 ist ein Schaltungsdiagramm, das eine Detektionsschaltung für ein Substratpotential einer ersten Ausführungsform gemäß der vorliegenden Erfindung zeigt. Die Schaltung umfaßt eine Stromspiegel-Verstärkerschaltung 100, die aus zwei PMOS- Transistoren Q1, Q2 und drei NMOS-Transistoren Q3 bis Q5 zusammengesetzt ist; ein erstes Widerstandsnetz zum Erzeugen einer Eingangsspannung, das aus Widerständen R1, R2 zusammengesetzt ist, die zwischen einer internen Bezugsspannungsguelle VREF und der Substratpotentialquelle VBB in Reihe geschaltet sind; ein zweites Widerstandsnetz zum Erzeugen einer Bezugsspannung, das aus Widerständen R3, R4 zusammengesetzt ist, die zwischen der internen Bezugsspannungsquelle VREF und Masse geschaltet sind. Die Schaltung umfaßt ferner eine gegebene Anzahl von Invertern I1 bis In, die in Reihe an einen Detektionsausgangsknoten N11 angeschlossen sind.
  • Dort, wo die Potentialdifferenz zwischen dem internen Bezugspotential VREF und dem Substratpotential VBB durch die Widerstände R1, R2 geteilt wird, kann das Knotenpotential V1 am Anschluß zwischen den Widerständen R1 und R2 wiedergegeben werden durch:
  • (R2 x VREF + R1 x VBB) / (R1 + R2),
  • und dieses wird einem Eingangsknoten der Stromspiegel-Verstärkerschaltung 100 zugeführt.
  • Andererseits kann dort, wo die Potentialdifferenz zwischen dem internen Bezugspotential VREF und dem Massepotential durch die Widerstände R3, R4 geteilt wird, das Knotenpotential V2 am Anschluß zwischen den Widerständen R3 und R4 wiedergegeben werden durch:
  • (R4 x VREF) / (R3 + R4),
  • und dieses wird dem anderen Eingangsknoten der Stromspiegelschaltung 100 zugeführt.
  • Das Knotenpotential V2 ist ein feststehenden Potential, da das interne Bezugspotential VREF konstant ist. Somit wird das Knotenpotential V2 als das Bezugspotential für die Stromspiegelschaltung 100 an das Gate des MOS-Transistors Q4 eingegeben. Andererseits wird das Knotenpotential V1 als eine Echteingabe für die gleiche Stromspiegelschaltung 100 an das Gate des NMOS-Transistors Q3 eingegeben. Die Echteingabe V1 wird klein sowie das Substratpotential VBB tief wird (und zwar der Absolutwert des Substratpotentials mit negativem Wert groß wird). Falls somit am Ausgangszustand die Widerstände R1, R2 und die Widerstände R3, R4 derart eingestellt sind, daß das Knotenpotential V1 das Knotenpotential V2 übersteigt, wenn das Substratpotential 0V beträgt, fällt das Knotenpotential V1 unter das Knotenpotential V2, wenn sich das Substratpotential VBB ändert und erreicht ein vorbestimmtes Potential, wodurch die Hoch- und Tiefbeziehung zwischen den obigen zwei Knotenpotentialen invertiert ist. Hier wird das Knotenpotential V1 an dem Punkt, an welchem die Beziehung zwischen den Knotenpotentialen V1 und V2 invertiert ist, zum Detektionspegel des Substratpotentials VEB.
  • Kurzgefaßt erhält aufgrund des Betriebs der Stromspiegel-Verstärkerschaltung 100, wenn das Wahr-Eingabepotential V1 größer ist als das Bezugspotential V2 der Wahr-Ausgabeknoten (Detektionsausgangsknoten) N11 ein Potential nahe der Leistungsversorgungsspannung VCC, während sich der Wahr-Ausgabeknoten N11 zu einem Potential nahe dem Massepotential stark ändert, wenn das Wahr-Eingabepotential V1 kleiner wird als das Bezugspotential V2.
  • Ferner wird das Potential am Wahr-Ausgabeknoten Nil durch die Inverter 11 bis In verstärkt und wird ein Ausgangssignal SUBD von dem letzten Inverter In ausgegeben. In der Schaltung der vorliegenden Erfindung wird, wenn das Ausgangssignal SUBD vom Leistungsversorgungspotential VCC zum Nassepotential GND (oder vom GND zum VCC) wechselt, detektiert, daß das Substratpotential VBB einen vorbestimmten Detektionspegel erreicht hat.
  • Fig. 3 zeigt schematisch eine Detektionsschaltung einer zweiten Ausführungsform gemäß der Erfindung.
  • Der Hauptpunkt, der in dieser Ausführungsform gegenüber der oben beschriebenen ersten Ausführungsform unterschiedlich ist, ist der, daß zusätzlich zwei Schalttransistoren vorgesehen sind. Insbesondere ist ein PMOS-Transistor Q6 zwischen die interne Bezugsspannungsquelle VREF und dem Widerstand R1 geschaltet und ist ein PMOS-Transistor Q7 zwischen die interne Bezugsspannungsquelle VREF und den Widerstand R3 geschaltet, wobei ein Steuersignal SW1 gemeinsam an die Gates der PMOS Q6 und Q7 eingegeben wird. Zudem wird auch ein weiteres Steuersignal SW2 an das Gate des NMOS Q5 in der Stromspiegelschaltung 100 eingegeben, während dessen Gate in der ersten Ausführungsform fest an die Leistungsversorgungsquelle VCC angeschlossen ist.
  • Die Steuersignale SW1 und SW2 werden zugeführt, um den Stromverbrauch durch die Schaltung der vorliegenden Erfindung einzusparen, wenn es keinen Bedarf gibt, das Substratpotential zu erfassen, und unter einem solchen Zustand wird das Signal SW1 auf der internen Bezugsspannung VREF gehalten, und das Signal SW2 wird auf dem Massepotential GND gehalten. Wenn das Steuersignal SW1 die interne Bezugsspannung VREF erhält, schalten sowohl der PMOS Q6 als auch der PMOS Q7 aus, so daß die Ströme IA, IB von der internen Bezugsspannungsquelle VREF zum Substrat fließen und die Masse abgeschnitten ist. Auch wenn das Steuersignal SW2 auf das Grundpotential gelangt, wird der in die Stromspiegel-Verstärkerschaltung 100 fließende Strom IC abgeschnitten, wenn der NMOS-Transistor Q5 ausschaltet.
  • Wenn es andererseits notwendig ist, das Substratpotential zu detektieren, wird das Steuersignal SW1 auf den Massepegel GND gebracht, wodurch die PMOS-Transistoren Q6, Q7 beide in ihrer Ein-Zustände gelangen, und das Steuersignal SW2 wird auf den Pegel der Versorgungsspannung VCC gebracht, wodurch der NMOS- Transistor Q5 auch in seinen Ein-Zustand gelangt. Da die Betriebsweise in anderer Hinsicht die gleiche ist, wie in der ersten Ausführungsform, wird hier die Beschreibung deshalb nicht wiederholt.
  • In sowohl der ersten Ausführungsform als auch der zweiten Ausführungsform werden die Knotenpotentiale V1 und V2 durch die Widerstände R1 bis R4 bestimmt, so daß, auch wenn die Widerstandswerte selbst der Widerstände R1 bis R4 aufgrund von Variationen in den Parametern, die auf den Verlauf des Herstellungsverfahrens zurückzuführen sind, variieren, die Widerstandsverhältnisse im wesentlichen konstant bleiben und der Detektionspegel nicht durch die Variationen in den Widerstandswerten selbst der Widerstände R1 bis R4 beeinflußt wird.
  • Da, wie vorstehend beschrieben, gemäß der vorliegenden Erfindung der Detektionspegel des Substratpotentials bestimmt wird, indem sich die Differenz zwischen dem internen Bezugspotential und dem Substratpotential und die Differenz zwischen dem internen Bezugspotential und dem Massepotential jeweils durch die betreffenden Widerstände geteilt wird, liegen die Vorteile darin, daß sich die Widerstandsverhältnisse nicht verändern, selbst wenn die Widerstandswerte selbst Änderungen unterzogen sind, und daß die Eingangspotentiale V1 und V2 nicht durch mögliche Herstellungsvariationen der betroffenen Elemente beeinflußt werden.
  • Selbst wenn ferner einige Variationen in den verwendeten Transistoren auftreten, werden die durch die Stromspiegelschaltung zu vergleichenden Eingangspotentiale V1 und V2 nicht beeinflußt und, da die Wahr-Ausgabe N11 der Stromspiegelschaltung genügend scharfe Ausgangskennwerte hat, in dem Maße, daß beliebige Variationen in den Schwellenwerten des die Wahr-Ausgabe empfangenden Inverters als vernachlässigbar angesehen werden können, wobei die Schaltung in ihrer Gesamtheit nicht an irgendwelchen Variationen in den Schwellenwerten der verwendeten Transistoren leidet und das Substratpotential stabil detektiert werden kann.
  • Obwohl die Erfindung in ihren bevorzugten Ausführungsformen beschrieben wurde, ist dies so zu verstehen, daß die Worte, die verwendet wurden, Worte der Beschreibung und nicht der Begrenzung sind, und daß Änderungen innerhalb des Schutzbereichs der anhängenden Ansprüche durch geführt werden können, ohne den Schutzbereich der Erfindung in seinen breiteren Aspekten zu verlassen.

Claims (4)

1. Integrierte Halbleiterschaltungsvorrichtung mit einer Detektionsschaltung für ein Substratpotential, die an einen Detektions-Ausgangsknoten (N11) ein Detektionssignal abgibt, wenn das Substratpotential (VBB) einen vorbestimmten Detektionspegel erreicht, wobei die Schaltungsvorrichtung gekennezeichnet ist durch:
eine Stromspiegelschaltung (100) mit einer ersten Reihenschaltung aus einem ersten P-Kanal-MOS-Transistor (Q1) und einem zweiten N-Kanal-MOS-Transistor (Q3), die zwischen der Stromversorgungsquelle (VCC) und einem gemeinsamen Verbindungsknoten geschaltet ist, einer zweiten Reihenschaltung aus einem dritten P-Kanal-MOS-Transistor (Q2) und einem vierten N-Kanal-MOS-Transistor (Q4), die zwischen der Stromversorgungsquelle (VCC) und dem gemeinsamen Verbindungsknoten geschaltet ist, und einem fünften N-Kanal-MOS- Transistor (Q5), der zwischen den gemeinsamen Verbindungsknoten und die Masse geschaltet ist, um als eine Stromquelle zu funktionieren;
eine erste Widerstandsschaltung, in der ein erster und ein zweiter Widerstand (R1,R2) in Reihe geschaltet sind, und die die Potentialdifferenz zwischen einer internen Referenzspannung (VREF) und dem Substratpotential (VBB) teilt und eine Eingangsspannung (Vi) erzeugt, die dem zweiten N- Kanal-MOS-Transistor (Q3) zugeführt wird; und
eine zweite Widerstandsschaltung in der ein dritter und vierter Widerstand (R3,R4) in Reihe geschaltet sind, und die die Potentialdifferenz zwischen der internen Referenzspannung und einem Massepotential (GND) teilt und eine Referenzspannung (V2) erzeugt, die dem vierten N-Kanal-MOS- Transistor (Q4) zugeführt wird.
2. Integrierte Halbleiterschaltungsvorrichtung nach Anspruch 1, weiterhin mit einem ersten Schalttransistor (QG), der zwischen der internen Referenzspannungsquelle (VREF) und der ersten Widerstandsschaltung (R1,R2) geschaltet ist, und einem zweiten Schalttransistor (Q7), der zwischen der internen Referenzspannungsquelle und der zweiten Widerstandsschaltung (R3,R4) geschaltet ist, wobei der erste und zweite Schalttransistor in Abhängigkeit von einem Steuersignal (SW1), das an beide gemeinsam angelegt wird, ein- und ausschalten.
3. Integrierte Halbleiterschaltungsvorrichtung nach Anspruch 1, wobei der fünfte N-Kanal-MOS-Transistor (Q5) der zwischen den gemeinsamen Verbindungsknoten und die Masse geschaltet ist, an seinem Gate ein Steuersignal (SW2) empfängt, in Abhängigkeit von welchem der fünfte N-Kanal-MOS- Transistor ein- und ausschaltet.
4. Integrierte Halbleiterschaltungsvorrichtung nach Anspruch 1, weiterhin mit wenigstens einem Inverter (I1 - In), der an den Detektionsausgangsknoten (N11) angeschlossen ist, um das an diesem ausgegebene Detektionssignal zu verstärken.
DE69210063T 1991-01-29 1992-01-29 Integrierte Halbleiter-Schaltungseinheit mit Detektionsschaltung für Substrat-Potential Expired - Fee Related DE69210063T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2807791 1991-01-29

Publications (2)

Publication Number Publication Date
DE69210063D1 DE69210063D1 (de) 1996-05-30
DE69210063T2 true DE69210063T2 (de) 1996-12-12

Family

ID=12238712

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69210063T Expired - Fee Related DE69210063T2 (de) 1991-01-29 1992-01-29 Integrierte Halbleiter-Schaltungseinheit mit Detektionsschaltung für Substrat-Potential

Country Status (5)

Country Link
US (1) US5191235A (de)
EP (1) EP0497319B1 (de)
JP (1) JP2870277B2 (de)
KR (2) KR950010048B1 (de)
DE (1) DE69210063T2 (de)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0554650A (ja) * 1991-08-26 1993-03-05 Nec Corp 半導体集積回路
JP2876854B2 (ja) * 1991-10-25 1999-03-31 日本電気株式会社 電位検出回路
US5329168A (en) * 1991-12-27 1994-07-12 Nec Corporation Semiconductor integrated circuit device equipped with substrate biasing system selectively powered from internal and external power sources
US5347172A (en) * 1992-10-22 1994-09-13 United Memories, Inc. Oscillatorless substrate bias generator
US5337284A (en) * 1993-01-11 1994-08-09 United Memories, Inc. High voltage generator having a self-timed clock circuit and charge pump, and a method therefor
US5280198A (en) * 1992-11-06 1994-01-18 Intel Corporation Power supply level detector
SE470527B (sv) * 1992-11-18 1994-07-04 Ericsson Telefon Ab L M Metod och anordning för att detektera om en signal har en önskad på förhand fastställd frekvens eller ej
KR950002084B1 (ko) * 1992-12-16 1995-03-10 현대전자산업주식회사 고전압 노이즈 감소용 데이타 출력 버퍼회로
US5367211A (en) * 1993-06-28 1994-11-22 Harris Corporation Differential amplifier with hysteresis
JP3157960B2 (ja) * 1993-08-19 2001-04-23 三菱電機株式会社 極性検出回路
US6882215B1 (en) * 1994-01-21 2005-04-19 Samsung Electronics Co., Ltd. Substrate bias generator in semiconductor memory device
JP3626521B2 (ja) 1994-02-28 2005-03-09 三菱電機株式会社 基準電位発生回路、電位検出回路および半導体集積回路装置
KR0127318B1 (ko) * 1994-04-13 1998-04-02 문정환 백바이어스전압 발생기
US5672997A (en) * 1994-09-21 1997-09-30 Intel Corporation Method and apparatus for reducing the nominal operating voltage supplied to an integrated circuit
WO1996042050A1 (de) * 1995-06-09 1996-12-27 Siemens Aktiengesellschaft Schaltungsanordnung zum vergleich zweier elektrischer grössen, die von einem ersten neuron-mos-feldeffekttransistor und einer referenzquelle zur verfügung gestellt werden
JP3597281B2 (ja) * 1995-11-28 2004-12-02 株式会社ルネサステクノロジ 電位検出回路及び半導体集積回路
US6087892A (en) * 1998-06-08 2000-07-11 Sun Microsystems, Inc. Target Ion/Ioff threshold tuning circuit and method
JP2000339958A (ja) 1999-05-25 2000-12-08 Toshiba Corp 半導体集積回路
US6448823B1 (en) 1999-11-30 2002-09-10 Xilinx, Inc. Tunable circuit for detection of negative voltages
JP3943790B2 (ja) * 2000-02-24 2007-07-11 株式会社東芝 負電位検知回路及びこの負電位検知回路を備えた半導体記憶装置
JP2001332696A (ja) * 2000-05-24 2001-11-30 Nec Corp 基板電位検知回路及び基板電位発生回路
US7336121B2 (en) * 2001-05-04 2008-02-26 Samsung Electronics Co., Ltd. Negative voltage generator for a semiconductor memory device
US20030197546A1 (en) * 2001-07-09 2003-10-23 Samsung Electronics Co., Ltd. Negative voltage generator for a semiconductor memory device
KR100955682B1 (ko) * 2008-04-28 2010-05-03 주식회사 하이닉스반도체 센싱 지연회로 및 이를 이용한 반도체 메모리 장치
RU2474954C1 (ru) * 2011-12-13 2013-02-10 Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Южно-Российский государственный университет экономики и сервиса" (ФГБОУ ВПО "ЮРГУЭС") Токовое зеркало

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57199335A (en) * 1981-06-02 1982-12-07 Toshiba Corp Generating circuit for substrate bias
JPS59122225A (ja) * 1982-12-28 1984-07-14 Nippon Texas Instr Kk 基準電圧検出回路
JPH0750552B2 (ja) * 1985-12-20 1995-05-31 三菱電機株式会社 内部電位発生回路
JPS63224665A (ja) * 1987-03-13 1988-09-19 Mitsubishi Electric Corp 基板電圧発生回路
US4780625A (en) * 1987-05-12 1988-10-25 Motorola, Inc. Integrated circuit sensor circuit
JPH021156A (ja) * 1988-06-01 1990-01-05 Hitachi Ltd 基板電圧検出回路
EP0360884A1 (de) * 1988-09-26 1990-04-04 Siemens Aktiengesellschaft CMOS-Differentialkomparator mit Offsetspannung
JP2557271B2 (ja) * 1990-04-06 1996-11-27 三菱電機株式会社 内部降圧電源電圧を有する半導体装置における基板電圧発生回路

Also Published As

Publication number Publication date
JP2870277B2 (ja) 1999-03-17
KR950010048B1 (ko) 1995-09-06
EP0497319B1 (de) 1996-04-24
EP0497319A1 (de) 1992-08-05
JPH05101658A (ja) 1993-04-23
KR920015551A (ko) 1992-08-27
DE69210063D1 (de) 1996-05-30
KR960008448B1 (ko) 1996-06-26
KR930014589A (ko) 1993-07-23
US5191235A (en) 1993-03-02

Similar Documents

Publication Publication Date Title
DE69210063T2 (de) Integrierte Halbleiter-Schaltungseinheit mit Detektionsschaltung für Substrat-Potential
DE3872762T2 (de) Referenzspannungsgeneratorschaltung.
DE3881850T2 (de) Schaltung zur Erzeugung einer Zwischenspannung zwischen einer Versorgungsspannung und einer Erdspannung.
DE102014118167B4 (de) Analogschalter und Verfahren zum Steuern von Analogschaltern
DE4037206C2 (de) Versorgungsspannungs-Steuerschaltkreis mit der Möglichkeit des testweisen Einbrennens ("burn-in") einer internen Schaltung
DE2935858C2 (de)
DE602004007915T2 (de) Unterspannungsdetektor
DE3750463T2 (de) Schalteinrichtung mit dynamischer Hysterese.
DE3873148T2 (de) Spannungshochniveaudetektionsanordnung in der mos-technologie.
DE102006031862B4 (de) Strombegrenzungsschaltung und Halbleiterspeichervorrichtung
EP0275941A2 (de) ECL-kompatible Eingangs-/Ausgangsschaltungen in CMOS-Technik
DE69114079T2 (de) Konstantstromquellenschaltung vom Stromspiegeltyp mit geringer Abhängigkeit von der Versorgungsspannung.
DE10044453A1 (de) Aktiver, gegen Unterschwingen gehärteter FET-Schalter
EP0499673B1 (de) Regelschaltung für einen Substratvorspannungsgenerator
DE69121661T2 (de) Kodeeinstellungsschaltung
DE68916093T2 (de) Integrierte Schaltung.
DE69124925T2 (de) Mehrfachpegellogische Eingangsschaltung
DE68925856T2 (de) Logische Bicmos-Schaltung
DE19951620B4 (de) Differentialverstärkerschaltung
DE69209498T2 (de) Referenzspannungsgenerator für dynamischen Specher mit wahlfreien Zugriff
DE3882742T2 (de) Halbleiter - Pufferschaltung.
DE3886707T2 (de) Übertragvorgriffsschaltung zur Anwendung in einem Addierer.
DE102006043453A1 (de) CMOS-Referenzspannungsquelle
DE69001669T2 (de) Gegen rauschen geschuetzter schwellwertdetektor.
DE69214303T2 (de) Konstante Spannungsgeneratorschaltung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee