DE4037206C2 - Versorgungsspannungs-Steuerschaltkreis mit der Möglichkeit des testweisen Einbrennens ("burn-in") einer internen Schaltung - Google Patents

Versorgungsspannungs-Steuerschaltkreis mit der Möglichkeit des testweisen Einbrennens ("burn-in") einer internen Schaltung

Info

Publication number
DE4037206C2
DE4037206C2 DE4037206A DE4037206A DE4037206C2 DE 4037206 C2 DE4037206 C2 DE 4037206C2 DE 4037206 A DE4037206 A DE 4037206A DE 4037206 A DE4037206 A DE 4037206A DE 4037206 C2 DE4037206 C2 DE 4037206C2
Authority
DE
Germany
Prior art keywords
supply voltage
mos transistor
connection
output node
control circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE4037206A
Other languages
English (en)
Other versions
DE4037206A1 (de
Inventor
Gyo-Jin Han
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE4037206A1 publication Critical patent/DE4037206A1/de
Application granted granted Critical
Publication of DE4037206C2 publication Critical patent/DE4037206C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/50—Amplifiers in which input is applied to, or output is derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower
    • H03F3/505—Amplifiers in which input is applied to, or output is derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower with field-effect devices
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
    • G05F1/465—Internal voltage generators for integrated circuits, e.g. step down generators
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
    • G05F3/247—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage producing a voltage or current as a predetermined function of the supply voltage

Description

Die vorliegende Erfindung bezieht sich auf einen Versorgungsspannungs-Steuerschaltkreis zur Verwendung in Halbleiterspeicherbausteinen und bezieht sich insbesondere auf einen Schaltkreis, der eine stabile interne Versorgungsspannung erhält unabhängig von einer Änderung der externen Versorgungsspannung und der die interne Versorgungsspannung linear erhöht, wenn die externe Versorgungsspannung gleich oder größer als ein bestimmter Wert ist, um einen testweisen Einbrennvorgang durchzuführen.
In letzter Zeit nimmt die Integrationsdichte bei Halbleiterbausteinen immer mehr zu, so daß bei einem Halbleiterbaustein mit einer Integrationsdichte im Nanometerbereich die Reduzierung der Bauteilfläche mit einer Zunahme der zugeführten Spannung einhergeht und damit die Zuverlässigkeit des Bauteils beträchtlich beeinflußt wird.
Um eine Verringerung der Zuverlässigkeit des Halbleiterbauteils durch den "punch-through"- und "hot-carrier"-Effekt zu verhindern, muß die Versorgungsspannung von 5 Volt, wie sie zur Zeit als Standardspannungsversorgung oder externe Versorgungsspannung verwendet wird, notwendigerweise für eine interne Schaltung auf z. B. 3,3 Volt reduziert werden.
In Fig. 2, die zur Erläuterung eines herkömmlichen Versorgungsspannungs-Steuerschaltkreises zur Erzeugung einer internen Spannung verwendet wird, ist ein Schaltkreis zu sehen, der einen ersten und zweiten unsymmetrischen K-Kanal-Differenzvorverstärker 20 und 30 mit den entsprechenden externen Eingangsspannungen V1 und V2, eine Rückkopplungsschaltung 40 mit Eingängen zum Empfangen der Ausgänge des ersten und zweiten Differenzialverstärkers 20 und 30 und mit einem ersten Ausgang, der den anderen Eingangsanschlüssen des ersten und zweiten Differenzverstärkers 20 und 30 zugeführt wird und einen dritten Differenzialverstärker 50, mit einem positiven Eingangsanschluß, der an einen ersten Ausgangsknoten 47 des Rückkopplungsschaltkreises 40 angeschlossen ist und einen negativen Eingangsanschluß, der mit dem Ausgang 51 davon verbunden ist, aufweist.
Der erste und zweite Differenzverstärker 20, 30 beinhalten jeweils erste N-MOS-Transistoren 23, 34, deren Gate-Anschlüsse mit den entsprechenden Eingangsspannungen V1 und V2 verbunden sind, zweite N-MOS-Transistoren 24, 33, deren Gate-Anschlüsse gemeinsam mit dem zweiten Ausgangsknoten 48 des Rückkopplungsschaltkreises 40 verbunden sind, getrennte Stromquellen 25, 35, die jeweils zwischen die Source-Anschlüsse der ersten und zweiten N-MOS-Transistoren 23 und 24 bzw. 33 und 34 und dem Erdanschluß verschaltet sind, erste und zweite P-MOS-Transistoren 21 und 22, 31 und 32, welche mit Anschlüssen für die externe Versorgungsspannung verbunden sind, und Ausgangsknoten 26, 36, die zwischen den ersten P-MOS-Transistoren 21, 32, und den ersten N-MOS-Transistoren 23, 34 verschaltet sind.
Der Rückkopplungsschaltkreis 40 beinhaltet einen dritten und vierten P-MOS-Transistoren 41 und 42, deren Kanäle zwischen dem Anschluß für die externe Versorgungsspannung und einem ersten Ausgangsknoten 47 verschaltet sind, und deren Gate-Anschlüsse mit den entsprechenden Ausgängen des ersten und zweiten Differenzverstärkers 20 und 30 verbunden sind, einen ersten Widerstand 45, der zwischen den ersten Ausgangsknoten 47 und einen zweiten Ausgangsknoten 48 verschaltet ist, wobei der zweite Ausgangsknoten gemeinsam mit den Gate-Anschlüssen der zweiten N-MOS-Transistoren 24, 33 des ersten und zweiten Differenzverstärkers 20 und 30 verbunden ist und einen zweiten Widerstand 46, welcher zwischen dem zweiten Ausgangsknoten 48 und dem Erdanschluß verschaltet ist. Der Rückkopplungsschaltkreis 40 erzeugt eine Referenzspannung Vref am ersten Ausgangsknoten 47 zwischen den zweiten P-MOS-Transistoren 41, 42 und dem ersten Widerstand 45, und führt die von dem ersten und zweiten Widerstand 45 und 46 geteilte Spannung an die anderen Eingänge des ersten und zweiten Differenzverstärkers 20 und 30 zurück.
Der dritte Differenzverstärker 50 empfängt über den positiven Eingang vom Rückkopplungsschaltkreis 40 die Referenzspannung Vref, und erzeugt damit die gewünschte interne Versorgungsspannung, die gleich der Referenzspannung Vref ist.
Fig. 3 zeigt ein Schaubild, das das Verhältnis zwischen interner Versorgungsspannung und externer Versorgungsspannung bei herkömmlichen Versorgungsspannungs-Steuerschaltkreisen zeigt.
Die horizontale Achse repräsentiert dabei die externe Versorgungsspannung, und die vertikale Achse die interne Versorgungsspannung. Gezeigt ist die interne Versorgungsspannung "c" entsprechend den Veränderungen der zwei Eingangsspannungen a und b. Zur besseren Anschaulichkeit ist die externe Versorgungsspannung in drei Intervalle geteilt und weist dabei das erste Intervall 60 unter 3,3 Volt, das zweite Intervall 61 von 3,3 Volt bis 6,6 Volt und das dritte Intervall 62 mit mehr als 6,6 Volt auf.
Die Betriebsweise des herkömmlichen Versorgungsspannungs-Steuerschaltkreises wird im folgenden anhand der Fig. 2 und 3 erklärt.
Der erste und zweite Differenzverstärker 20 und 30 empfangen jeweils die extern zugeführten Spannungen V1 und V2 über die Gate-Anschlüsse der entsprechenden N-MOS-Transistoren 23 und 34, und empfangen die von dem ersten und zweiten Widerstand 45 und 46 geteilte Spannung
an den entsprechenden Gate-Anschlüssen der zweiten N-MOS-Transistoren 24 und 33. Damit wird derjenige N-MOS-Transistor, der eine höhere Spannung erhält, stärker leitfähig und erzeugt einen Ausgang im "Low" oder "high"-Zustand an den Ausgangsknoten 26, 36.
Die Ausgänge der Ausgangsknoten 26, 36 steuern die Größe des Durchlaßstromes durch die dritten N-MOS-Transistoren 41 und 42, um damit die gewünschte Referenzspannung Vref am ersten Ausgangsknoten 47 zu erzeugen.
Befindet sich die externe Versorgungsspannung in dem ersten Intervall 60 unterhalb 3,3 Volt, so ist eine Eingangsspannung V1 des ersten Differenzverstärkers 20 größer als eine Eingangsspannung V2 des zweiten Differenzverstärkers 30, wie in Fig. 2 gezeigt. Entsprechend wird, bis die andere Eingangsspannung
gleich der Eingangsspannung V1 ist, der erste N-MOS-Transistor 23 des ersten Differenzverstärkers 20 angeschaltet, um damit den dritten N-MOS-Transistor 41 des Rückkopplungsschaltkreises 40 anzuschalten. Damit wird die Referenzspannung Vref des ersten Ausgangsknotens 47 im Verhältnis zu der extern angelegten Versorgungsspannung erhöht.
Befindet sich die externe Versorgungsspannung in dem zweiten Intervall 61 zwischen 3,3 und 6,6 Volt, so ist die eine Eingangsspannung V1 des ersten Differenzverstärkers 30 größer als die eine Eingangsspannung V2 des zweiten Differenzverstärkers 30. Entsprechend wird, bis die andere Eingangsspannung
des ersten und zweiten Differenzverstärkers 20 und 30 gleich der einen Eingangsspannung V1 des ersten Differenzverstärkers 20 wird, der erste Differenzverstärker 20 weiterhin in Betrieb sein. Daher wird die Referenzspannung Vref gleich ((R1+R2)/R2)×V1. In diesem Falle wird die Referenzspannung Vref, da die Spannung V1 konstant ist, einen konstanten Wert einnehmen, unabhängig von einem Ansteigen der externen Versorgungsspannung. Daher hat die interne Versorgungsspannung Int Vcc einen konstanten Wert von ca. 3,3 Volt. Liegt die externe Versorgungsspannung in dem dritten Intervall 62 oberhalb von 6,6 Volt, so wird die eine Eingangsspannung V2 des zweiten Differenzverstärkers 30 größer als die eine Eingangsspannung V1 des ersten Differenzverstärkers 20 sein. Entsprechend wird, bis die andere Eingangsspannung
des ersten und zweiten Differenzverstärkers 20 und 30 gleich der einen Eingangsspannung V2 des zweiten Differenzverstärkers 30 wird, der zweite Differenzverstärker 30 weiterhin als Hauptdifferenzverstärker im Betrieb sein. In diesem Fall ist die Referenzspannung Vref proportional zu V2, um so mit einem konstanten Anstieg dem Anstieg von V2 erhöht zu werden.
Wie oben beschrieben, ist es von großer Bedeutung, die interne Versorgungsspannung für die Verläßlichkeit des Halbleiterbauelements zu erhöhen, wenn die externe Spannung über einen bestimmten Wert (6,6 Volt) ansteigt, und die Grenze der internen Versorgungsspannung hängt von der gesamten Charakteristik des Halbleiterspeicherbausteins ab. Daher sollte der Anstieg der internen Versorgungsspannung leicht einstellbar sein, wenn die externe Versorgungsspannung einen bestimmten Wert übersteigt.
Um jedoch den Anstieg der internen Versorgungsspannung entsprechend einem herkömmlichen Versorgungsspannung-Steuerschaltkreis einzustellen, ist es notwendig, beide Eingangsspannungen V1 und V2 des ersten und zweiten Differenzverstärkers 20 und 30 und den ersten und zweiten Widerstand 45 und 46 des Rückkopplungsschaltkreises 40 zu ändern, was zu Schwierigkeiten führt.
Weiterhin entspricht der Strom, der in der Referenzspannungserzeugungsschaltung 10 des herkömmlichen Versorgungsspannungs-Steuerschaltkreises während des "Stand-by"-Betriebs fließt, der Summe der Ströme aus dem Strom durch den ersten und zweiten Widerstand 45 und 46 der Rückkopplungsschaltung 40 und des Stromes, der sich aufgrund der Eingangsspannung V1 und V2 des ersten und zweiten Differenzverstärkers 20 und 30 ergibt. Es wird daher, obwohl der von dem Halbleiterbaustein während des "Stand-by"-Betriebs verbrauchte Strom kleingehalten werden soll, ein sehr großer Strom verbraucht, da die herkömmliche Referenzspannungserzeugungsschaltung selbst einen Differenzverstärker beinhaltet.
Aus der DE 37 22 421 C2 ist eine integrierte Halbleiterschaltung bekannt, durch die eine konstante, externe Versorgungsspannung von 5 Volt auf einen geringeren Wert (3,5 Volt) erniedrigt wird. Eine Spannungswandlerschaltung wird zur Umwandlung der externen Versorgungsspannung in die interne Betriebsspannung verwendet. Eine Steuerschaltung dient zur Steuerung des Pegels der inneren Betriebsspannung. Durch Wahl der Spannung eines zusätzlichen Signals DIN wird der Pegel der internen Betriebsspannung auf beispielsweise 4,5 Volt erhöht. Dies geschieht unabhängig von Änderungen in der externen Versorgungsspannung. Aufgrund des durch das zusätzliche Signal DIN erhöhten Spannungspegels soll testweise eine Beschleunigung des dynamischen Einbrennens von Isolierfilmen für eine Gate-Elektrode von Feldeffekt-Transistoren mit isoliertem Gate erfolgen.
Weiterhin ist aus dem Artikel "Regulated On-chip Voltage Converter" aus IBM Technical Disclosure Bulletin, Vol. 31, No. 12, Mai 1989, Seite 192-194 ein Referenzspannungserzeugungsschaltkreis bekannt, der aus einer konstanten externen Versorgungsspannung von 5,0 Volt eine konstante interne Versorgungsspannung von 3,7 Volt erzeugt.
Ausgehend von dem bestehenden Stand der Technik liegt der Erfindung die Aufgabe zugrunde, mittels eines Versorgungsspannungs-Steuerschaltkreises eine einfache Einstellung des Anstiegs der internen Versorgungsspannung für den Fall, das die externe Versorgungsspannung einen bestimmten Wert überschreitet, zu ermöglichen und im Falle eines "Stand-by"-Betrieb, das heißt, falls die externe Versorgungsspannung den bestimmten Wert nicht überschreitet, den im Steuerschaltkreis verbrauchten Strom zu minimieren.
Diese Aufgabe wird durch die Merkmale des Anspruchs 1 gelöst.
Vorteilhafte Weiterbildungen der Erfindung sind durch die Merkmale der Unteransprüche gegeben.
Im folgenden wird die Erfindung an Hand von in der Zeichnung dargestellten Ausführungsbeispielen näher erläutert und beschrieben.
Es zeigt:
Fig. 1 einen Versorgungsspannungs-Steuerschaltkreis gemäß der Erfindung;
Fig. 2 ein Schaltbild einer herkömmlichen Schaltung;
Fig. 3 ein Schaubild zur Erläuterung des Verhältnisses zwischen der Referenzspannung und der externen Versorgungsspannung gemäß Fig. 2;
Fig. 4 einen Graphen zur Veranschaulichung der Beziehung zwischen der internen Versorgungsspannung und der externen Versorgungsspannung gemäß der vorliegenden Erfindung;
Fig. 5 ein Zeitdiagramm für Steuersignale wie sie gemäß der vorliegenden Erfindung auftreten und
Fig. 6 eine weitere Ausführungsform der vorliegenden Erfindung.
In Fig. 1 ist ein Versorgungsspannungs-Steuerschaltkreis gemäß der vorliegenden Erfindung gezeigt, bei dem ein Referenzspannungserzeugungsschaltkreis 70, ein Schaltkreis zum Feststellen der Höhe der Versorgungsspannung 90, eine erste Differenzverstärkerschaltung 110 und eine zweite Differenzverstärkerschaltung 130 gezeigt ist. Die erste Differenzverstärkerschaltung 110 empfängt die Spannung zweier Eingänge, die von der Ausgangsspannung Vref des Referenzspannungserzeugungsschaltkreises 70 und von der internen Versorgungsspannung Int Vcc stammen, und wird von einem ersten Steuersignal 125 und der die Höhe der Versorgungsspannung feststellenden Schaltung 90 gesteuert. Der Ausgang der ersten Differenzverstärkerschaltung 110 ist mit einem Anschluß für die interne Versorgungsspannung 122 verbunden. Der zweite Differenzverstärkerschaltkreis 130 empfängt die Spannung zweier Eingänge, welche von der Ausgangsspannung des Referenzspannungserzeugungsschaltkreises 70 und der internen Versorgungsspannung stammen, und wird durch ein zweites Steuersignal 145 gesteuert. Der Ausgang des zweiten Differenzverstärkerschaltkreises ist mit dem internen Versorgungsspannungsanschluß 122 verbunden.
Der Referenzspannungserzeugungsschaltkreis 70 beinhaltet eine Vielzahl von Transistoren. Die Kanäle eines ersten N-MOS-Transistors 73 und eines ersten P-MOS-Transistors 74 sind in Serie zwischen dem Anschluß für die externe Versorgungsspannung und einem Steuerknoten 71 verschaltet. Zwischen dem Steuerknoten 71 und dem Erdanschluß sind parallel ein Widerstand 80 und ein als Diode verschalteter pull-down P-MOS-Transistor 81 verschaltet. Weiter ist ein als Treiber verwendeter P-MOS-Transistoren 75 vorgesehen, dessen Kanal zwischen den externen Versorgungsspannungsanschluß und den Ausgangsknoten 72 verschaltet ist und dessen Gate mit dem Steuerknoten 71verbunden ist. Weiterhin ist eine Anzahl von drei bis sechs als Dioden verschalteter P-MOS-Transistoren 76 bis 79 miteinander seriell zwischen dem Ausgangsknoten 72 und dem Erdanschluß verbunden. Der Gate-Anschluß des ersten N-MOS-Transistors 73 ist mit dem Ausgangsknoten 72 und der Gate-Anschluß des ersten P-MOS-Transistors 74 mit dem Steuerknoten 71 verbunden.
Der Referenzspannungserzeugungsschaltkreis 70 erzeugt stets eine konstante Referenzspannung Vref, indem er die Gate-Spannung des treibenden P-MOS-Transistors 75 entsprechend der Spannung am Steuerknoten 71 steuert. Der Ausgangsknoten 72 ist mit dem Gate-Anschluß des ersten N-MOS-Transistors 73 verbunden, um die Referenzspannung Vref zurückzuführen. Damit wird die Spannung des Steuerknotens 71 entsprechend der Änderung der Referenzspannung gesteuert, welche durch Änderung von Parametern wie Temperatur usw. verursacht wird, so daß der Stromfluß durch den treibenden P-MOS-Transistor 75 fest eingestellt ist.
Der treibende P-MOS-Transistor 75 dient zum Aufladen des Ausgangsknotens 72. Der zweite P-MOS-Transistor 81 dient als sog. "pull-down"-Transistor, wobei sein Gate-Anschluß mit dem Erdanschluß verbunden ist. Damit wird im Falle, daß die externe Versorgungsspannung die Durchbruchspannung des ersten N-MOS-Transistors 73 und des ersten und zweiten P-MOS-Transistors 74 und 81 übersteigt, der zweite P-MOS-Transistor 81 eingeschaltet, damit er die Charakteristik eines Widerstands aufweist. Der die Höhe der Versorgungsspannung anzeigende Schaltkreis 90 weist eine erste Gruppe von als Dioden verschaltete N-MOS-Transistoren 92 bis 96 auf, die in Serie zwischen dem Anschluß für die externe Versorgungsspannung und einem Fühlerknoten 91 verschaltet sind. Ein Widerstand 102 ist zwischen dem Fühlerknoten 91 und dem Erdspannungsanschluß verschaltet. Weiterhin ist eine zweite Gruppe von als Dioden verschalteter N-MOS-Transistoren 97, 98 vorhanden, die seriell zum Fühlerknoten 91 verschaltet sind. Weiterhin ist ein zweiter N-MOS-Transistor 99 vorhanden, dessen Kanal zwischen den N-MOS-Transistor 98 und den Erdspannungsanschluß verschaltet ist und dessen Gate mit dem ersten Steuersignal 125 verbunden ist.
Die erste Gruppe der als Dioden verschalteten N-MOS-Transistoren 92 bis 96 dient zum Detektieren der Höhe der externen Versorgungsspannung, wobei die externe Versorgungsspannung um die Durchbruchspannung, welche proportional der Anzahl der N-MOS-Transistoren ist, erniedrigt wird. Die erniedrigte externe Versorgungsspannung wird dem Fühlerknoten 91 zugeführt.
Der erste Differenzverstärkungsschaltkreis 110 beinhaltet einen ersten unsymmetrischen N-Kanal-Differenzeingangsverstärker 105, bestehend aus einem siebten und achten P-MOS-Transistor 113 und 114 und fünften bis siebten N-MOS-Transistoren 115, 116 und 117. Weiterhin ist ein neunter P-MOS-Transistor 120 vorgesehen, dessen Kanal zwischen den Ausgangsknoten 111 des ersten Differenzverstärkers 105 und dem Anschluß für die externe Versorgungsspannung verschaltet ist und dessen Gate-Anschluß mit dem ersten Steuersignal 125 verbunden ist. Ein achter und ein neunter N-MOS-Transistor 118, 119 sind in Serie zwischen den Ausgangsknoten 111 und den Erdspannungsanschluß verschaltet, wobei deren Gate-Anschlüsse entsprechend mit dem Fühlerknoten 91 der die Höhe der Versorgungsspannung feststellenden Schaltung 90 und dem ersten Steuersignal 125 verbunden sind. Ein zehnter P-MOS-Transistor 121 ist mit dem Gate-Anschluß an den Ausgangsknoten 111 angeschlossen und mit seinem Kanal zwischen dem Anschluß für die externe Versorungsspannung und dem Anschluß für die interne Versorgungsspannung 122 verbunden.
Dem Gate-Anschluß des siebten N-MOS-Transistors 117 wird das erste Steuersignal 125 zugeführt. Die zwei Eingänge des ersten Differenzverstärkers 105 entsprechen dem Gate-Anschluß des fünften N-MOS-Transistors 115, welcher mit dem Ausgangsknoten 72 der Referenzspannungserzeugungsschaltung 70 verbunden ist und dem Gate-Anschluß des sechsten N-MOS-Transistors 116, welcher mit dem Anschluß für die interne Versorgungsspannung 122 verbunden ist.
Der zweite Differenzverstärkerschaltkreis 130 umfaßt einen zweiten unsymmetrischen N-Kanal-Differenzeingangsverstärker 138, der aus einem elften und zwölften P-MOS-Transistor 132, 133 und zehnten bis zwölften N-MOS-Transistor 135, 136 und 137 besteht. Weiterhin ist ein dreizehnter N-MOS-Transistor 139 vorgesehen, dessen Kanal zwischen dem Anschluß für die externe Versorgungsspannung und dem Ausgangsknoten 131 des zweiten Differenzverstärkers 138 verschaltet ist und dessen Gate-Anschluß mit dem zweiten Steuersignal 145 verbunden ist. Weiter ist ein dreizehnter P-MOS-Transistor 140 vorgesehen, dessen Kanal zwischen den Anschluß der externen Versorgungsspannung und den Anschluß 122 der internen Versorgungsspannung verschaltet ist und dessen Gate-Anschluß mit dem Ausgangsknoten 131 verbunden ist.
Der zweite Differenzverstärker 138 weist zwei Eingänge auf, die zum einen aus dem Gate-Anschluß des zehnten N-MOS-Transistors 135, welcher mit dem Ausgangsknoten 72 des die Referenzspannung erzeugenden Schaltkreises 70 und dem Gate-Anschluß des elften N-MOS-Transistors 136, welcher mit dem Anschluß für die interne Versorgungsspannung 122 verbunden ist, gebildet werden. Der Gate-Anschluß des zwölften N-MOS-Transistors 137 und der Gate-Anschluß des zehnten N-MOS-Transistors 135 sind gemeinsam mit dem Ausgangsknoten 72 der Referenzspannungserzeugungsschaltung 70 verbunden.
In Fig. 4 ist ein Schaubild gezeigt, das den Zusammenhang zwischen der Referenzspannung und der Änderung der extern zugeführten Versorgungsspannung zeigt. Die horizontale Achse repräsentiert die externe Versorgungsspannung und die vertikale Achse die interne Versorgungsspannung. Die Bezugsbuchstaben a, b, c zeigen interne Versorgungsspannungen mit unterschiedlichen Anstiegen, während mit d die interne Versorgungsspannung während des "Stand-by"-Betriebs bezeichnet ist, die zur gleichen Zeit die Referenzspannung der Referenzspannungserzeugungsschaltung ist.
Unter Beachtung des gewünschten Wertes von 3,3 V und eines bestimmten Wertes von 7 V für die interne Spannung ist die externe Versorgungsspannung in drei Intervalle zerlegt, von denen das erste Intervall 150 unter 3,3 V liegt, das zweite Intervall 151 zwischen 3,3 V und 7 V liegt, und das dritte Intervall 152 über 7 V liegt.
In Fig. 5 zeigt A ein Zeitdiagramm des externen Chip-Auswahlsignals, B ein Zeitdiagramm für das erste Steuersignal, wie es dem ersten Differenzverstärkerschaltkreis zugeführt wird und C ein Zeitdiagramm des zweiten Steuersignals, wie es dem zweiten Differenzverstärkungsschaltkreis zugeführt wird.
Befindet sich das externe Chip-Auswahl-Signal A in einem "low"-Zustand, so wird das erste Steuersignal B einen "high"-Zustand einnehmen, um damit den ersten Differenzverstärkerschaltkreis 110 einzuschalten, damit die Versorgungsschaltungssteuerschaltung in eine aktive Periode 155 kommt. Zum anderen wird, falls das externe Chip-Auswahlsignal A einen "high"-Zustand einnimmt, das zweite Steuersignal C einen "low"-Zustand einnehmen, so daß der zweite Differenzverstärkerschaltkreis 130 eingeschaltet wird und damit die Versorgungsspannungssteuerschaltung in eine "Stand-by"-Periode 156 kommt.
Die Arbeitsweise der erfindungsgemäßen Schaltung wird im folgenden detailliert unter Bezugnahme auf die Fig. 1, 4 und 5 beschrieben.
Befindet sich die externe Versorgungsspannung in dem ersten Intervall 150, d. h. nimmt sie einen Wert kleiner als der gewünschte Wert von 3,3 V ein, so macht der Gate-Anschluß des treibenden P-MOS-Transistors 75 eine vollständige Verbindung über den Widerstand 80 der Referenzspannungserzeugungsschaltung 70 zur Erde. Entsprechend wird der treibende P-MOS-Transistor 75 vollständig eingeschaltet, so daß die Referenzspannung Vref des Ausgangsknotens 72 von der externen Versorgungsspannung Vcc abhängt.
Wird die externe Versorgungsspannung allmählich erhöht und kommt in das zweite Intervall 151, so erhöht sich die Gate-Spannung des treibenden P-MOS-Transistors 75 durch den Strom, welcher durch den Widerstand 80 und den zweiten P-MOS-Transistor 81 fließt. Entsprechend verringert sich der durch den treibenden P-MOS-Transistor 75 fließende Strom, so daß die Referenzspannung Vref des Ausgangsknotens 72 auf einem konstanten Wert von 3,3 V gehalten wird, unabhängig von einem Ansteigen der externen Spannung.
Erhöht sich also die externe Versorgungsspannung auf über 3,3 V, nimmt die Fähigkeit des treibenden P-MOS-Transistors 75, Strom durchzulassen, entsprechend ab, so daß die Referenzspannung Vref am Ausgangsknoten 72 auf einem konstanten Wert von 3,3 V, wie in Fig. 4(d) gezeigt, bleibt.
Andererseits wird im Falle, daß die Referenzspannung Vref eine Änderung aufgrund von Temperatur oder anderen Parametern erfährt, die Änderung vom Ausgangsknoten 72 zum Gate-Anschluß des ersten N-MOS-Transistors 73 zurückgeführt und erneut negativ über den ersten P-MOS-Transistor 74 zum treibenden P-MOS-Transistor 75 zurückgekoppelt, so daß die Veränderung der Referenzspannung Vref minimiert wird.
Wird die Referenzspannung über einen gewünschten Wert hinaus erhöht, so bewirkt die hohe an den Gate-Anschluß des ersten N-MOS-Transistors 73 angelegte Spannung, daß der erste N-MOS-Transistor 73 stärker angeschaltet wird. Entsprechend wird die an dem Steuerknoten 71 angelegte Spannung erhöht, so daß die Fähigkeit des treibenden P-MOS-Transistors 75, Strom durchzulassen, erniedrigt wird, und damit die Referenzspannung an dem Ausgangsknoten 72 auf einem konstanten Wert gehalten wird.
Entsprechend wird das gleiche Arbeitsprinzip in dem Fall angewandt, bei dem die Referenzspannung unter den gewünschten Wert erniedrigt wird. Die konstante Referenzspannung an dem Ausgangsknoten 72 dient als erster Eingang für den ersten und zweiten Differenzverstärkungsschaltkreis 110 und 130, und im aktiven Betrieb veranlaßt das erste Steuersignal 125 im "high"-Zustand den ersten Differenzverstärkungsschaltkreis 110 zu arbeiten. Im "Stand-by"-Betrieb befindet sich das zweite Steuersignal 145 in einem "low"-Zustand und veranlaßt den zweiten Differenzverstärkungsschaltkreis 130, in Betrieb zu sein.
Im aktiven Betrieb, wenn das erste Steuersignal 125 in den "high"-Zustand geht, wird der siebte N-MOS-Transistor 117 des ersten Differenzverstärkers 105 angeschaltet, um dadurch den ersten Differenzverstärker 105 anzuschalten. Andererseits wird der neunte P-MOS-Transistor 120 durch das erste Steuersignal 125 welches im "high"-Zustand ist, abgeschaltet, um damit den ersten Differenzverstärkerschaltkreis 110 abzuschalten.
Befindet sich die externe Versorgungsspannung in dem ersten Intervall 150 gemäß Fig. 4, so wird der fünfte N-MOS-Transistor 115 des ersten Differenzverstärkers 105 im Verhältnis zum Anstieg der Referenzspannung des Ausgangsknotens 72 immer mehr eingeschaltet. Entsprechend wird die Höhe der Spannung am Ausgangsknoten 111 des ersten Differenzverstärkers 105 allmählich erniedrigt, so daß sich die Fähigkeit des zehnten P-MOS-Transistors 121, Strom durchzulassen, erhöht, und damit die interne Spannung im Verhältnis zur externen Versorgungsspannung, die dem Source-Anschluß des zehnten P-MOS-Transistors 121 zugeführt wird, zu erhalten.
Weiter wird, wenn die externe Versorgungsspannung sich im zweiten Bereich 151 von Fig. 4 befindet, eine konstante Referenzspannung an den Gate-Anschluß des fünften N-MOS-Transistors 115 des ersten Differenzverstärkers 105 gelegt, so daß der durch den fünften und sechsten N-MOS-Transistor 115 und 116 fließende Strom konstant gehalten wird. Damit wird eine konstante Spannung an den Gate-Anschluß des zehnten P-MOS-Transistors 121 gelegt, so daß selbst wenn die externe Versorgungsspannung angehoben wird, durch den konstanten Durchlaßstrom eine stabile, konstante Spannung erreicht wird.
Obwohl der Halbleiterspeicherbaustein im normalen Betrieb eine stabile, interne Versorgungsspannung halten sollte, unabhängig von einer Änderung der externen Versorgungsspannung, ist es trotzdem notwendig, die interne Versorgungsspannung anzuheben, um die Verläßlichkeit des Halbleiterbausteins oberhalb eines bestimmten Wertes der externen Versorgungsspannung zu testen ("burn-in").
Bei der vorliegenden Ausführungsform wird, wenn die externe Versorgungsspannung 7 V überschreitet, die interne Versorgungsspannung erhöht. Befindet sich die externe Versorgungsspannung in dem dritten Bereich 152 gemäß Fig. 4, in dem 7 V überschritten werden, so weist der Fühlerknoten 91 des Schaltkreises 90 zur Feststellung der Höhe der Versorgungsspannung einen Wert auf, der groß genug ist, um den achten N-MOS-Transistor 118, welcher mit dem Fühlerknoten 91 verbunden ist, anzuschalten.
Daher fließt der Strom an dem Ausgangsknoten 111 des ersten Differenzverstärkers 105 sowohl in den fünften N-MOS-Transistor 115 als auch in den achten und neunten N-MOS-Transistor 118, 119, so daß der zehnte P-MOS-Transistor 121 dessen Gate-Anschluß mit dem Ausgangsknoten 111 verbunden ist, mehr und mehr angeschaltet wird. Damit weist der Anschluß für die interne Spannung 122 eine linear ansteigende Versorgungsspannung auf.
Falls der Anstieg der internen Spannung über einen bestimmten Wert der externen Spannung eingestellt werden soll, entsprechend der Charakteristik eines jeden Halbleiterspeicherchips 50, muß lediglich die Größe des achten N-MOS-Transistors 118, dessen Fähigkeit, Strom durchzulassen, von der Spannung des Fühlerknotens 91 abhängt, geändert werden, was zu einer sehr viel leichteren Einstellung führt, verglichen mit der bei herkömmlichen Versorgungsspannungssteuerschaltkreisen.
In dem zweiten Differenzverstärkerschaltkreis 130 bewirkt das zweite Steuersignal 145 im "high"-Zustand, daß der dreizehnte N-MOS-Transistor 139 angeschaltet wird. Daraufhin wird der Ausgangsknoten 131 des zweiten Differenzverstärkers 138 frei mit Vcc-VTN (VTN steht für die Durchbruchspannung des N-MOS-Transistors) geladen, so daß der dreizehnte P-MOS-Transistor 140 im ausgeschalteten Zustand gehalten wird. Damit wird verhindert, daß die durch den Betrieb des ersten Differenzverstärkerschaltkreises 110 erzeugte interne Versorgungsspannung über den dreizehnten P-MOS-Transistor 140 zu dem zweiten Differenzverstärkerschaltkreis 130 zurückgeführt wird. Hierbei hat der zweite Differenzverstärkerschalter 130, verglichen mit dem ersten Verstärkerschaltkreis 110, eine sehr geringe Größe, um den während des "Stand-by"-Betriebs verbrauchten Strom zu minimieren und weist damit eine sehr geringe Zeitkonstante von einigen µsec. auf.
Wird die interne Versorgungsspannung um einen bestimmten Faktor erhöht, wird der sechste N-MOS-Transistor 116 des ersten Differenzverstärkerschalters 110 angeschaltet, so daß der Ausgang des Ausgangsknotens 111 "high" wird. Dementsprechend wird der zehnte P-MOS-Transistor 121 ausgeschaltet und es wird damit verhindert, daß die interne Versorgungsspannung weiter ansteigt.
Gleichzeitig benötigt der zweite Differenzverstärkerschaltkreis 130 eine gewisse Verzögerungszeit, um vollständig angeschaltet zu sein, da die Antwortgeschwindigkeit des elften N-MOS-Transistors 136 gering ist. Zu dieser Zeit wird, falls kein dreizehnter N-MOS-Transistor 139 vorhanden ist, der Ausgang des Ausgangsknotens 131 während der Verzögerungszeit im "low"-Zustand gehalten, um den dreizehnten P-MOS-Transistor 140 anzuschalten. Es kann daher das Phänomen auftreten, daß die interne Versorgungsspannung entsprechend dem Anstieg der externen Versorgungsspannung ansteigt.
Jedoch wird bei dem erfindungsgemäßen Schaltkreis der dreizehnte N-MOS-Transistor 139 mit eingeführt, um im aktiven Betrieb eingeschaltet zu sein und damit den dreizehnten P-MOS-Transistor 140 auszuschalten. Damit befindet sich nur der erste Differenzverstärkerschaltkreis 110 im aktiven Betriebszustand.
Als nächstes wird im "Stand-by"-Betrieb des Versorgungsspannungssteuerschaltkreises das zweite steuersignal 145 des Chip-Auswahl-Puffers vom "high"-Zustand in den "low"-Zustand verändert, so daß der dreizehnte N-MOS-Transistor 139 des zweiten Differenzverstärkerschaltkreises 130 ausgeschaltet wird. Entsprechend wird, wenn die externe Versorgungsspannung sich im aktiven Betrieb in dem zweiten Bereich befindet, der zweite Differenzverstärkerschaltkreis dieselbe Struktur einnehmen wie der erste Verstärkerschaltkreis 110 unddamit eine stabile interne Spannung aufgrund desselben Arbeitsprinzips halten. Weiterhin wird, selbst wenn die externe Versorgungsspannung einen vorgegebenen Wert von 7 V überschreitet, der Durchlaßstrom des dreizehnten P-MOS-Transistors 140 immer konstant gehalten werden, da kein anderer Stromdurchlaßschaltkreis so wie der achte N-MOS-Transistor 118 des ersten Differenzverstärkerschaltkreises 110 vorhanden ist. Daher wird, selbst wenn die externe Versorgungsspannung weiterhin über einen vorgegebenen Wert (7 V) ansteigt, die interne Spannung auf einer stabilen Spannung von 3,3 V gehalten.
Währenddessen wird in dem ersten Differenzverstärkerschaltkreis 110, wenn das erste Steuersignal 125 des Chip-Auswahl-Puffers in den "low"-Zustand gebracht wird, der neunte P-MOS-Transistor 120 angeschaltet. Damit wird die externe Versorgungsspannung Vcc direkt dem Gate-Anschluß des zehnten P-MOS-Transistors 121 zugeführt und dabei wird der erste Differenzverstärkerschaltkreis 110 ausgeschaltet.
Darüberhinaus wird, wie in Fig. 5 gezeigt, wenn von der aktiven Periode 155 zur "Stand-by"-Periode 156 übergegangen wird, das erste Steuersignal A direkt vom "low"-Zustand in den "high"-Zustand verändert, jedoch das zweite Steuersignal B vom "high"-Zustand mit einer gegebenen Verzögerungszeit Td in den "low"-Zustand. Damit wird, selbst während alle Signale des Halbleiterspeicherbausteins inaktiv sind, der erste Differenzverstärkerschaltkreis 110 während der Verzögerungszeit Td stärker betrieben, um ein Abfallen der internen Spannung aufgrund des verbrauchten Stromes zu verhindern. Daher wird ein stabiler Betrieb sowohl im "Stand-by"-Betrieb als auch während des aktiven Betriebs erreicht.
In Fig. 6 ist ein Blockschaltbild zum Verdeutlichen des Referenzspannungserzeugungsschaltkreises und des ersten und zweiten Differenzverstärkerschaltkreises entsprechend der vorliegenden Erfindung gezeigt. Für gleiche Teile werden die gleichen Bezugszeichen wie in Fig. 3 benützt. Der erste und zweite Differenzverstärkerschaltkreis werden entsprechend für den aktiven und den "Stand-by"-Betrieb verwendet.
Es sind erste, zweite und dritte Differenzverstärkerschaltkreise 110, 150, 160 für den aktiven Betrieb und ein Differenzverstärkerschaltkreis 130 für den "Stand-by"-Betrieb vorgesehen, wobei jeder zwischen dem Ausgangsknoten 72 des Referenzspannungserzeugungsschaltkreises 70 und den entsprechenden Anschlüssen für die interne Versorgungsspannung 122, 231 und 241 verschaltet ist. Es ist ein erster P-MOS-Transistor 251 vorgesehen, dessen Kanal zwischen den Anschlüssen für die interne Versorgungsspannung 122 und 231 verschaltet ist und dessen Gate-Anschluß mit dem ersten Steuersignal 125 verbunden ist. Ein zweiter P-MOS-Transistor 252 ist mit dem Kanal zwischen den Anschlüssen für die interne Versorgungsspannung 231 und 241 und mit dem Gate-Anschluß mit dem ersten Steuersignal 125 verbunden.
Der Ausgangsanschluß des Differenzverstärkerschaltkreises 130 für den "Stand-by"-Betrieb ist mit dem Anschluß für die interne Versorgungsspannung 122 des ersten Differenzverstärkerschaltkreises 110 für den aktiven Betrieb verbunden.
In einem herkömmlichen Speicherbaustein ist, um Rauschen zu vermeiden und die Zuverlässigkeit zu erhöhen, ein Versorgungsspannungs-Steuerschaltkreis vorgesehen, bei dem die Differenzverstärker spannungsmäßig voneinander getrennt sind. Jedoch weist dieser Schaltkreis das Problem auf, daß ein großer "Stand-by"-Strom entsprechend der Anzahl der "Stand-by"-Differenzverstärker verursacht wird.
In der vorliegenden Erfindung werden der erste und zweite P-MOS-Transistor 251 und 252, deren Gate-Anschlüsse mit dem ersten Steuersignal 125 des Chip-Auswahl-Puffers verbunden sind, eingesetzt, um jeweils jede der internen Spannungen (Versorgung) anzulegen und damit Rauschen zu verhindern und die Verläßlichkeit zu erhöhen.
Damit wird während des aktiven Betriebs der erste und zweite P-MOS-Transistor 251 und 252 durch das erste Steuersignal 125, welches sich im "high"-Zustand befindet, ausgeschaltet, so daß die internen Spannungs-Quellinien voneinander getrennt sind. Während des "Stand-by"-Betriebs werden, wenn das erste Steuersignal 125 in den "low"-Zustand geschaltet wird, um den ersten und zweiten P-MOS-Transistor 251 und 252 anzuschalten, die internen Spannungs-Quellinien miteinander verbunden. Daher sind daher während des aktiven Betriebs die internen Spannungs-Quellinien voneinander getrennt, um damit Rauschen zu unterdrücken und die Zuverlässigkeit zu erhöhen, dagegen sind im "Stand-by"-Betrieb die internen Spannungs-Quellinien miteinander verbunden, um dadurch den "Stand-by"-Strom zu minimieren.
Wie oben beschrieben, ist entsprechend dem erfindungsgemäßen Versorgungsspannungs-Steuerschaltkreis ein N-MOS-Transistor 118, dessen Gate-Anschluß mit dem Fühlerknoten 91 des Schaltkreises zum Erkennen der Höhe des Stromes 90 verbunden ist, mit dem Ausgangsknoten 111 des ersten Differenzverstärkers 110, der an seinem Eingang die Referenzspannung Vref empfängt, verbunden, so daß, falls eine externe Versorgungsspannung über einem bestimmten Wert angelegt wird, der Durchlaßstrom des N-MOS-Transistors erhöht wird, um damit linear die interne Versorgungsspannung zu erhöhen.
Bei einem herkömmlichen Schaltkreis ist es daher nötig, um den Ansteig der internen Versorgungsspannung oberhalb einer bestimmten externen Versorgungsspannung einzustellen, eine der Eingangsspannung der zwei Differenzverstärker und den ersten und zweiten Widerstand zu verändern. In dem erfindungsgemäßen Schaltkreis ist es lediglich notwendig, die Größe des N-MOS-Transistors einzustellen. Damit kann der Anstieg der internen Spannung sehr leicht eingestellt werden.
Weiterhin benötigt die herkömmliche Versorgungsspannungssteuerschaltung einen Referenzspannungserzeugungsschaltkreis, der einen Differenzverstärker enthält, welcher einen großen Strom verbraucht, dagegen ist der Referenzspannungserzeugungsschaltkreis bei dem erfindungsgemäßen Schaltkreis kein Differenzverstärker und immer so eingestellt, daß er eine konstante Spannung aufweist und damit beträchtlich den während des "Stand-by"-Betriebs verbrauchten Strom reduziert.
Zusätzlich führt der erfindungsgemäße Schaltkreis die Referenzspannung dem Referenzspannungserzeugungsschaltkreis zurück, wodurch die Änderung der Referenzspannung aufgrund von Temperatur oder anderer Parameter minimiert wird.
Weiterhin werden gemäß der vorliegenden Erfindung die internen Spannungs-Quellinien ("source lines") durch P-MOS-Transistoren verbunden, so daß die internen Spannungs-Quellinien im aktiven Betrieb voneinander getrennt werden können und während des "Stand-by"-Betriebs alle miteinander verbunden sind. Entsprechend wird Rauschen des Halbleiters verhindert, die Zuverlässigkeit erhöht und der "Stand-by"-Strom minimiert.

Claims (19)

1. Versorgungsspannungs-Steuerschaltkreis zum Versorgen einer internen Schaltung mit einer gegenüber der externen Versorgungsspannung Vccext stabilisierten internen Versorgungsspannung VCCint mit der Möglichkeit des testweisen Einbrennens der internen Schaltung durch Erhöhung der externen Versorgungsspannung Vccext mit
  • - einer mit einem Anschluß für die externe Versorgungsspannung verbundenen Referenzspannungserzeugungseinrichtung (70) zum Erzeugen einer Referenzspannung und zur Bereitstellung dieser Spannung an einem Ausgangsknoten (72);
  • - einer Einrichtung (90) zum Messen der externen Versorgungsspannung mit einer Widerstandsstrecke aus einer Mehrzahl von als Dioden verschalteten N-MOS-Transistoren (92 bis 96), die in Serie zwischen dem Anschluß für die externe Versorgungsspannung und einem Fühlerknoten (91) verschaltet sind, mit einem Widerstand (102), der zwischen dem Fühlerknoten (91) und einem Erdanschluß verschaltet ist, mit als Dioden verschalteten N-MOS-Transistoren (97, 98), die in Serie zu dem Fühlerknoten (91) verschaltet sind, und mit einem zweiten N-MOS-Transistor (99), dessen Kanal zwischen dem Transistor (98) und dem Erdanschluß verschaltet ist, und dessen Gate-Anschluß mit einem ersten Steuersignal (125) verbunden ist;
  • - einer ersten Differenzverstärkereinrichtung (110) mit zwei Eingängen, die entsprechend die Ausgänge des Ausgangsknotens (72) und der internen Versorgungsspannung (122) empfangen und die durch das erste Steuersignal (125) und den Ausgang des Fühlerknotens (91) gesteuert wird, und
  • - einer zweiten Differenzverstärkereinrichtung (130) mit zwei Eingängen, die jeweils die Ausgänge des Ausgangsknoten (72) und der internen Versorgungsspannung (122) empfangen, und die von einem zweiten Steuersignal (145) gesteuert wird.
2. Versorgungsspannungs-Steuerschaltkreis nach Anspruch 1, dadurch gekennzeichnet, daß die Referenzspannungserzeugungseinrichtung (70) aufweist:
  • - einen ersten N-MOS-Transistor (73) und einen als Diode verschalteten P-MOS-Transistor (74), deren Kanäle in Serie zwischen dem Anschluß für die externe Versorgungsspannung und dem Erdanschluß verschaltet sind.
  • - einen Ausgangsknoten (72), der mit dem Gate-Anschluß des ersten N-MOS-Transistors (73) verschaltet ist; und
  • - einen treibenden P-MOS-Transistor (75), dessen Kanal zwischen dem Anschluß für die externe Versorgungsspannung und dem Ausgangsknoten (72) verschaltet ist und dessen Gate-Anschluß mit dem Gate-Anschluß des P-MOS-Transistors (74) verbunden ist.
3. Versorgungsspannungs-Steuerschaltkreis nach Anspruch 2, dadurch gekennzeichnet, daß die Referenzspannungserzeugungseinrichtung (70) zusätzlich aufweist:
  • - einen Widerstand (80) und einen pull-down-P-MOS-Transistor (81), welche parallel zwischen dem Drain-Anschluß des P-MOS-Transistors (74) und dem Erdanschluß verschaltet sind; und
  • - eine Strompfadeinrichtung (76 bis 79), die zwischen dem Ausgangsknoten (72) und dem Erdanschluß verschaltet ist.
4. Versorgungsspannungs-Steuerschaltkreis nach Anspruch 3, dadurch gekennzeichnet, daß die Strompfadeinrichtung (76 bis 79) eine Mehrzahl von als Dioden verschalteten P-MOS-Transistoren (76 bis 79) enthält.
5. Versorgungsspannungs-Steuerschaltkreis nach wenigstens einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Einrichtung (90) zum Messen der externen Versorgungsspannung weiterhin enthält:
  • - einen dritten, als Diode verschalteten N-MOS-Transistor (100), welcher mit dem Fühlerknoten (91) verbunden ist; und
  • - einen vierten N-MOS-Transistor (101), dessen Kanal zwischen dem Source-Anschluß des dritten N-MOS-Transistors (100) und dem Erdanschluß verschaltet ist, und dessen Gate-Anschluß mit dem ersten Steuersignal (125) verbunden ist.
6. Versorgungsspannungs-Steuerschaltkreis nach wenigstens einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die erste Differenzverstärkereinrichtung (110) aufweist:
  • - einen ersten unsymmetrischen N-Kanal-Differenzeingangsverstärker (105) mit zwei Eingängen, die die Referenzspannung des Ausgangsknotens (72) und die interne Versorgungsspannung empfangen;
  • - einen P-MOS-Transistor (120), dessen Kanal zwischen dem Anschluß für die externe Versorgungsspannung und einem Ausgangsknoten (111) des ersten N-Kanal-Differenzverstärkers (105) verschaltet ist und dessen Gate mit dem ersten Steuersignal (125) verbunden ist;
  • - erste und zweite Stromdurchlaßtransistoren (118, 119) deren Kanäle in Serie zwischen dem Ausgangsknoten (111) und dem Erdanschluß verschaltet sind, und deren Gate-Anschlüsse entsprechend mit dem Fühlerknoten (91) und dem ersten Steuersignal (125) verbunden sind; und
  • - einen treibenden Transistor (121), dessen Kanal zwischen dem Anschluß für die externe Versorgungsspannung und dem Anschluß für die interne Versorgungsspannung (122) verschaltet ist und dessen Gate-Anschluß mit dem Ausgangsknoten (111) verbunden ist.
7. Versorgungsspannungs-Steuerschaltkreis nach wenigstens einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die zweite Differenzverstärkereinrichtung (130) aufweist:
  • - einen zweiten unsymmetrischen N-Kanal-Differenzeingangsverstärker (138) mit zwei Eingängen, die entsprechend mit dem Ausgabeknoten (72) und der internen Versorgungsspannung (122) verbunden sind;
  • - einen N-MOS-Transistor (139), dessen Kanal zwischen dem Anschluß für die externe Versorgungsspannung und einem Ausgangsknoten (131) des zweiten N-Kanal-Differenzverstärkers (130) verschaltet ist und dessen Gate-Anschluß mit dem zwqeiten Steuersignal (145) verbunden ist, und
  • - einen treibenden Transistor (140), dessen Gate mit dem Ausgangsknoten (131) verbunden ist und dessen Kanal zwischen dem Anschluß für die externe Versorgungsspannung und dem Anschluß für die interne Versorgungsspannung (122) verschaltet ist.
8. Versorgungsspannungs-Steuerschaltkreis nach wenigstens einem der vorangehenden Ansprüche, dadurch gekennzeichent, daß die erste Differenzverstärkungseinrichtung (110) durch das erste Steuersignal (125) im "high"-Zustand aktiviert wird, um damit den aktiven Betrieb auszuführen, während die zweite Differenzverstärkereinrichtung (138) durch das zweite Steuersignal (145) im "low"-Zustand aktiviert wird, um den "Stand-By"-Betrieb auszuführen.
9. Versorgungsspannungs-Steuerschaltkreis nach Anspruch 8, dadurch gekennzeichnet, daß der Versorgungsspannungs-Steuerschaltkreis nach einer gegebenen Verzögerungszeit des ersten Steuersignals (125) vom aktiven Modus in den "Stand-By"-Modus übergeht.
10. Versorgungsspannungs-Steuerschaltkreis nach Anspruch 6, dadurch gekennzeichnet, daß die ersten und zweiten Stromdurchlaßtransistoren (118, 119) vom N-MOS-Typ sind.
11. Versorgungsspannungs-Steuerschaltkreis nach Anspruch 10, dadurch gekennzeichnet, daß die treibenden Transistoren (121, 140) der ersten und zweiten Differenzverstärkereinrichtung (110, 130) P-MOS-Transistoren sind.
12. Versorgungsspannungs-Steuerschaltkreis nach wenigstens einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß der Anstieg der internen Spannung an dem Anschluß für die interne Versorgungsspannung (122) durch Einstellen der Größe des ersten Stromdurchlaßtransistors (118) für den Fall, daß die externe Versorgungsspannung gleich oder größer als ein bestimmter Wert ist, gesteuert wird.
13. Versorgungsspannungs-Steuerschaltkreis nach mindestens einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die erste Differenzverstärkereinrichtung (110) abgeschaltet wird, wenn der treibende Transistor (121) den "Stand-By"-Betrieb ausführt.
14. Versorgungsspannungs-Steuerschaltkreis nach wenigstens einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die zweite Differenzverstärkereinrichtung (130) ausgeschaltet wird, wenn der treibende Transistor (140) den aktiven Betrieb ausführt.
15. Versorgungsspannungs-Steuerschaltkreis nach wenigstens einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß der erste Differenzverstärker (105) umfaßt:
  • - zwei N-MOS-Transistoren (115, 116), deren Gates entsprechend mit dem Ausgangsknoten (72) und der internen Versorgungsspannung (122) und ihre Kanäle entsprechend mit den Kanälen von P-MOS-Transistoren (113, 114) an einem Ende und mit einem Kanal eines N-MOS-Transistors (117) an dem anderen Ende verbunden sind, wobei
    der Kanal des N-MOS-Transistors (117) weiterhin mit einem Erdanschluß und dessen Gate mit dem ersten Steuersignal (125) verbunden ist,
    die Kanäle der P-MOS-Transistoren (113, 114) weiterhin mit der externen Versorgungsspannung und deren Gate mit einem Knoten zwischen dem N-MOS-Transistor (116) und dem P-MOS-Transistor (114) verbunden sind und
    der Ausgangsknoten (111) zwischen dem N-MOS-Transistor (115) und dem P-MOS-Transistor (113) angeordnet ist.
16. Versorgungsspannungs-Steuerschaltkreis nach wenigstens einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß der zweite Differenzverstärker (138) umfaßt:
  • - zwei N-MOS-Transistoren (135, 136), deren Gates entsprechend mit dem Ausgangsknoten (72) und der internen Versorgungsspannung (122) verbunden sind, deren Kanäle entsprechend mit den Kanälen von P-MOS-Transistoren (132, 133) an einem Ende und mit einem Kanal eines N-MOS-Transistors (137) an dem anderen Ende verbunden sind,
  • - wobei
    der Kanal des N-MOS-Transistors (137) weiterhin mit einem Erdanschluß und dessen Gate mit dem Ausgabeknoten (72) verbunden ist,
    die Kanäle der P-MOS-Transistoren (132, 133) weiterhin mit der externen Spannungsversorgung und deren Gate mit einem zwischen dem N-MOS-Transistor (136) und dem P-MOS-Transistor (133) angeordneten Knoten verbunden sind, und
    der Ausgangsknoten (131) mit einem Knoten zwischen dem N-MOS-Transistor (135) und dem P-MOS-Transistor (132) verbunden ist.
17. Versorgungsspannungs-Steuerschaltkreis nach wenigstens einem der vorangehenden Ansprüche, gekennzeichnet durch eine Mehrzahl von Differenzverstärkereinrichtungen (110, 150, 160) für den aktiven Betrieb und eine Differenzverstärkereinrichtung (130) für den "Stand-By"-Betrieb, die zwischen dem Ausgangsknoten (72) der Referenzspannungserzeugungseinrichtung (70) und dem Anschluß für die interne Versorgungsspannung (122, 231, 241) entsprechend verschaltet sind; und durch Toreinrichtungen (251, 252), deren Kanäle entsprechend zwischen den benachbarten Anschlüssen für die interne Versorgungsspannung (122, 231, 241) verschaltet sind und deren Gate-Anschlüsse mit dem ersten Steuersignal (125) verschaltet sind.
18. Versorgungsspannungs-Steuerschaltkreis nach Anspruch 17, dadurch gekennzeichnet, daß die Toreinrichtungen (251, 252) P-MOS-Transistoren sind.
19. Versorgungsspannungs-Steuerschaltkreis nach Anspruch 17 oder 18, dadurch gekennzeichnet, daß die Toreinrichtungen (251, 252) in dem aktiven Modus ausgeschaltet werden und in dem "Stand-By"-Modus eingeschaltet werden.
DE4037206A 1990-09-29 1990-11-22 Versorgungsspannungs-Steuerschaltkreis mit der Möglichkeit des testweisen Einbrennens ("burn-in") einer internen Schaltung Expired - Fee Related DE4037206C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019900015678A KR930009148B1 (ko) 1990-09-29 1990-09-29 전원전압 조정회로

Publications (2)

Publication Number Publication Date
DE4037206A1 DE4037206A1 (de) 1992-04-09
DE4037206C2 true DE4037206C2 (de) 1995-08-10

Family

ID=19304259

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4037206A Expired - Fee Related DE4037206C2 (de) 1990-09-29 1990-11-22 Versorgungsspannungs-Steuerschaltkreis mit der Möglichkeit des testweisen Einbrennens ("burn-in") einer internen Schaltung

Country Status (11)

Country Link
US (1) US5077518A (de)
JP (1) JPH07101374B2 (de)
KR (1) KR930009148B1 (de)
CN (1) CN1044412C (de)
DE (1) DE4037206C2 (de)
FR (1) FR2667409B1 (de)
GB (1) GB2248357B (de)
HK (1) HK36197A (de)
IT (1) IT1250783B (de)
NL (1) NL193038C (de)
RU (1) RU1838814C (de)

Families Citing this family (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR910005599B1 (ko) * 1989-05-01 1991-07-31 삼성전자 주식회사 고밀도 반도체 메모리장치의 전원 공급전압 변환회로
JP2566067B2 (ja) * 1991-04-26 1996-12-25 株式会社東芝 論理回路
JP2727809B2 (ja) * 1991-08-26 1998-03-18 日本電気株式会社 半導体集積回路
US5177431A (en) * 1991-09-25 1993-01-05 Astec International Ltd. Linear programming circuit for adjustable output voltage power converters
JP2785548B2 (ja) * 1991-10-25 1998-08-13 日本電気株式会社 半導体メモリ
JPH05151773A (ja) * 1991-11-29 1993-06-18 Mitsubishi Electric Corp ダイナミツク型半導体記憶装置
JPH05217370A (ja) * 1992-01-30 1993-08-27 Nec Corp 内部降圧電源回路
KR950008453B1 (ko) * 1992-03-31 1995-07-31 삼성전자주식회사 내부전원전압 발생회로
EP0565806B1 (de) * 1992-04-16 1996-08-28 STMicroelectronics S.r.l. Genauer MOS-Schwellenspannungsgenerator
DE69229995T2 (de) * 1992-06-30 2000-03-16 St Microelectronics Srl Spannungsregler für Speichergeräte
EP0594162B1 (de) * 1992-10-22 1998-07-01 United Memories, Inc. Stromversorgung mit grossem Bereich für integrierte Schaltungen
US5483152A (en) * 1993-01-12 1996-01-09 United Memories, Inc. Wide range power supply for integrated circuits
US5532618A (en) * 1992-11-30 1996-07-02 United Memories, Inc. Stress mode circuit for an integrated circuit with on-chip voltage down converter
JP3156447B2 (ja) * 1993-06-17 2001-04-16 富士通株式会社 半導体集積回路
JP3356223B2 (ja) * 1993-07-12 2002-12-16 富士通株式会社 降圧回路及びこれを内蔵した半導体集積回路
JPH07105682A (ja) * 1993-10-06 1995-04-21 Nec Corp ダイナミックメモリ装置
US5504450A (en) * 1993-12-08 1996-04-02 At&T Corp. High voltage components for EEPROM system
JP3417630B2 (ja) * 1993-12-17 2003-06-16 株式会社日立製作所 半導体集積回路装置とフラッシュメモリ及び不揮発性記憶装置
KR970010284B1 (en) * 1993-12-18 1997-06-23 Samsung Electronics Co Ltd Internal voltage generator of semiconductor integrated circuit
KR960004573B1 (ko) * 1994-02-15 1996-04-09 금성일렉트론주식회사 기동회로를 갖는 기준전압발생회로
JP2006203248A (ja) * 1994-08-04 2006-08-03 Renesas Technology Corp 半導体装置
US5604430A (en) * 1994-10-11 1997-02-18 Trw Inc. Solar array maximum power tracker with arcjet load
KR0152905B1 (ko) * 1994-11-15 1998-12-01 문정환 반도체 메모리장치의 내부전압 발생회로
JP3523718B2 (ja) * 1995-02-06 2004-04-26 株式会社ルネサステクノロジ 半導体装置
US5570060A (en) * 1995-03-28 1996-10-29 Sgs-Thomson Microelectronics, Inc. Circuit for limiting the current in a power transistor
US5753841A (en) * 1995-08-17 1998-05-19 Advanced Micro Devices, Inc. PC audio system with wavetable cache
US5694035A (en) * 1995-08-30 1997-12-02 Micron Technology, Inc. Voltage regulator circuit
US5838150A (en) 1996-06-26 1998-11-17 Micron Technology, Inc. Differential voltage regulator
JPH10133754A (ja) * 1996-10-28 1998-05-22 Fujitsu Ltd レギュレータ回路及び半導体集積回路装置
DE19716430A1 (de) * 1997-04-18 1998-11-19 Siemens Ag Schaltungsanordnung zur Erzeugung einer internen Versorgungsspannung
EP0915408B1 (de) * 1997-11-05 2003-02-19 STMicroelectronics S.r.l. Hochspannungsregelungsschaltung und entsprechendes Spannungsregelungsverfahren
KR19990047008A (ko) * 1997-12-02 1999-07-05 구본준 외부조건 변화에 둔감한 기준전압 발생회로
US6037762A (en) * 1997-12-19 2000-03-14 Texas Instruments Incorporated Voltage detector having improved characteristics
KR100273278B1 (ko) * 1998-02-11 2001-01-15 김영환 반도체 소자의 펌핑회로
KR100506046B1 (ko) * 1998-06-30 2005-10-12 주식회사 하이닉스반도체 내부전압 발생장치
US6226205B1 (en) * 1999-02-22 2001-05-01 Stmicroelectronics, Inc. Reference voltage generator for an integrated circuit such as a dynamic random access memory (DRAM)
KR100308126B1 (ko) * 1999-07-21 2001-11-01 김영환 불휘발성 강유전체 메모리 장치의 레퍼런스 레벨 발생회로
US6333671B1 (en) * 1999-11-03 2001-12-25 International Business Machines Corporation Sleep mode VDD detune for power reduction
KR100576491B1 (ko) * 1999-12-23 2006-05-09 주식회사 하이닉스반도체 이중 내부전압 발생장치
US6669253B2 (en) * 2000-12-18 2003-12-30 David W. Benzing Wafer boat and boat holder
JP3964182B2 (ja) * 2001-11-02 2007-08-22 株式会社ルネサステクノロジ 半導体装置
US6933769B2 (en) * 2003-08-26 2005-08-23 Micron Technology, Inc. Bandgap reference circuit
DE10361724A1 (de) * 2003-12-30 2005-08-04 Infineon Technologies Ag Spannungsregelsystem
JP5458234B2 (ja) * 2008-01-25 2014-04-02 ピーエスフォー ルクスコ エスエイアールエル バンドギャップ基準電源回路
US8068356B2 (en) * 2008-05-28 2011-11-29 Taiwan Semiconductor Manufacturing Co., Ltd. Low power one-shot boost circuit
JP5325628B2 (ja) * 2009-03-26 2013-10-23 ラピスセミコンダクタ株式会社 半導体メモリの基準電位発生回路
US8493795B2 (en) * 2009-12-24 2013-07-23 Samsung Electronics Co., Ltd. Voltage stabilization device and semiconductor device including the same, and voltage generation method
US9035629B2 (en) * 2011-04-29 2015-05-19 Freescale Semiconductor, Inc. Voltage regulator with different inverting gain stages
CN102541133A (zh) * 2011-05-11 2012-07-04 电子科技大学 一种全温度范围补偿的电压基准源
CN102289243B (zh) * 2011-06-30 2013-06-12 西安电子科技大学 Cmos带隙基准源
CN103907285B (zh) * 2011-11-02 2017-05-17 马维尔国际贸易有限公司 差分放大器
JP5749299B2 (ja) * 2013-07-18 2015-07-15 ラピスセミコンダクタ株式会社 半導体メモリの基準電位発生回路及び半導体メモリ
CN103809646B (zh) * 2014-03-07 2015-07-08 上海华虹宏力半导体制造有限公司 分压电路及其控制方法
KR20180047209A (ko) * 2016-10-31 2018-05-10 에스케이하이닉스 주식회사 레퍼런스 선택 회로
CN109274362A (zh) * 2018-12-03 2019-01-25 上海艾为电子技术股份有限公司 控制电路
KR20240012615A (ko) * 2019-07-08 2024-01-29 에타 와이어리스, 아이엔씨. 차동 용량성 에너지 전달을 이용한 rf 전력 증폭기용의 다중 출력 공급 제너레이터
CN111710351B (zh) * 2020-05-18 2022-05-10 中国人民武装警察部队海警学院 支持差分放大和单端放大两种功能的灵敏放大电路

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1233812A (de) * 1969-05-16 1971-06-03
JP2592234B2 (ja) * 1985-08-16 1997-03-19 富士通株式会社 半導体装置
JPH0770216B2 (ja) * 1985-11-22 1995-07-31 株式会社日立製作所 半導体集積回路
JP2721151B2 (ja) * 1986-04-01 1998-03-04 株式会社東芝 半導体集積回路装置
JPH083766B2 (ja) * 1986-05-31 1996-01-17 株式会社東芝 半導体集積回路の電源電圧降下回路
JPS6370451A (ja) * 1986-09-11 1988-03-30 Mitsubishi Electric Corp 半導体集積回路

Also Published As

Publication number Publication date
KR920007339A (ko) 1992-04-28
FR2667409B1 (fr) 1993-07-16
FR2667409A1 (fr) 1992-04-03
ITRM910727A1 (it) 1992-03-30
NL193038B (nl) 1998-04-01
IT1250783B (it) 1995-04-21
NL9100497A (nl) 1992-04-16
DE4037206A1 (de) 1992-04-09
GB2248357A (en) 1992-04-01
JPH04145509A (ja) 1992-05-19
GB2248357B (en) 1994-07-06
GB9112078D0 (en) 1991-07-24
US5077518A (en) 1991-12-31
KR930009148B1 (ko) 1993-09-23
ITRM910727A0 (it) 1991-09-27
CN1044412C (zh) 1999-07-28
RU1838814C (ru) 1993-08-30
HK36197A (en) 1997-04-04
NL193038C (nl) 1998-08-04
JPH07101374B2 (ja) 1995-11-01
CN1051438A (zh) 1991-05-15

Similar Documents

Publication Publication Date Title
DE4037206C2 (de) Versorgungsspannungs-Steuerschaltkreis mit der Möglichkeit des testweisen Einbrennens ("burn-in") einer internen Schaltung
DE3710865C2 (de)
DE2935858C2 (de)
DE3627681C2 (de)
DE4331895C2 (de) Schaltung zum Halten einer Spannung
DE3906927C2 (de)
DE69731501T2 (de) Lastbetätigungsschaltung
DE19618752C2 (de) Einschaltrücksetzsignal-Erzeugungsschaltkreis einer Halbleitervorrichtung
DE2547871A1 (de) Kompensator fuer integrierte halbleiterschaltungen
DE4305864C2 (de) Ausgabepufferschaltung
DE19654544C2 (de) Differenzverstärker
DE4017617C2 (de) Spannungserzeugungsschaltung mit geringer Leistungsaufnahme und stabiler Ausgangsspannung bei kleiner Schaltkreisfläche
DE3249749C2 (de)
EP0499673B1 (de) Regelschaltung für einen Substratvorspannungsgenerator
DE10106775B9 (de) Spannungsdetektionsschaltung für ein Halbleiterspeicherbauelement
DE2745302C2 (de) Schaltungsanordnung zur Kontrolle der Versorgungsspannung für vorzugsweise integrierte Schaltkreise
DE10322246A1 (de) Für Energieversorgung bestimmtes internes Spannungs-Steuergerät mit zwei Schaltkreisen zur Erzeugung von zwei Referenzspannungen für interne Energiezufuhr
DE4234667A1 (de) Spannungserzeugungseinrichtung zum erzeugen einer spannung mit konstantem pegel und betriebsverfahren dafuer
DE10106767A1 (de) Spannungsdetektionsschaltung und Anhebespannungspegel-Bereitstellungsverfahren für ein Halbleiterspeicherbauelement
DE4336883C2 (de) Ausgangstreiberschaltung
DE4237001C2 (de) Integrierte Halbleiterschaltungsvorrichtung
DE4135148C2 (de) Substratvorspannungsgenerator mit Spannungsstabilisierung
DE4446405C2 (de) Halbleiterspeichereinrichtung mit einem Vorladespannungsgenerator
DE4334918C2 (de) Absenkkonverter zum Absenken einer externen Versorgungsspannung mit Kompensation herstellungsbedingter Abweichungen, seine Verwendung sowie zugehöriges Betriebsverfahren
DE19842208A1 (de) Integrierter Schaltkreis mit zwei Betriebszuständen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee